JP2010283240A - Method of patterning thin film, device, and method of manufacturing the same - Google Patents

Method of patterning thin film, device, and method of manufacturing the same Download PDF

Info

Publication number
JP2010283240A
JP2010283240A JP2009136678A JP2009136678A JP2010283240A JP 2010283240 A JP2010283240 A JP 2010283240A JP 2009136678 A JP2009136678 A JP 2009136678A JP 2009136678 A JP2009136678 A JP 2009136678A JP 2010283240 A JP2010283240 A JP 2010283240A
Authority
JP
Japan
Prior art keywords
thin film
film
patterning
vapor deposition
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009136678A
Other languages
Japanese (ja)
Inventor
Yoshihide Fujisaki
好英 藤崎
Tokiyoshi Umeda
時由 梅田
Shizuo Tokito
静士 時任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2009136678A priority Critical patent/JP2010283240A/en
Publication of JP2010283240A publication Critical patent/JP2010283240A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of patterning a thin film for patterning a thin film with low surface energy without damages, to provide a device, and to provide a method of manufacturing the same. <P>SOLUTION: The method of patterning a thin film includes a process for laminating a deposition film 30 on the thin film 20, a process for laminating a photo resist layer 40 on the deposition film, a process for patterning the photoresist layer by photolithography, and etching and patterning the deposition film by using the patterned photoresist layer, and a process for etching and patterning the thin film by using the patterned deposition film as a pattern mask. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、薄膜のパターニング方法、デバイス及びその製造方法に関し、特に、フォトレジストを用いて薄膜のパターニングを行う薄膜のパターニング方法、デバイス及びその製造方法に関する。   The present invention relates to a thin film patterning method, a device, and a manufacturing method thereof, and more particularly, to a thin film patterning method, a device, and a manufacturing method thereof for patterning a thin film using a photoresist.

従来から、薄膜層を高精細にパターニングする方法として、フォトリソグラフィ法が知られている。フォトリソグラフィ工程を実行するためには、薄膜層上にスピンコート、ダイコート、各種印刷法等を用いてフォトレジスト剤を塗布し、レジスト層を形成する必要がある。しかし、薄膜層の表面エネルギーが低いときには、フォトレジスト剤を塗布する際、薄膜層の表面の撥水性が高いため、フォトレジスト層がはじかれてしまうという問題があった。つまり、表面エネルギーの低い、濡れ性が悪い薄膜表面に、一般的なフォトレジスト剤を塗布することが困難であり、均一に所望の膜厚でフォトレジスト層の形成ができない。そのため、一般的なフォトリソグラフィ法の工程では、低表面エネルギー薄膜のパターニングが困難であった。   Conventionally, a photolithography method is known as a method for patterning a thin film layer with high definition. In order to execute the photolithography process, it is necessary to apply a photoresist agent on the thin film layer by using spin coating, die coating, various printing methods, and the like to form a resist layer. However, when the surface energy of the thin film layer is low, there is a problem that when the photoresist agent is applied, the surface of the thin film layer has high water repellency, so that the photoresist layer is repelled. That is, it is difficult to apply a general photoresist agent to the surface of a thin film having low surface energy and poor wettability, and a photoresist layer cannot be uniformly formed with a desired film thickness. For this reason, it has been difficult to pattern a low surface energy thin film in a general photolithography process.

そこで、低表面エネルギー薄膜の表面を、酸素プラズマ等で物理的に改質することで、表面エネルギーを大きくし、濡れ性を良くして一般的なフォトリソグラフィ法を適用する技術が知られている(例えば、特許文献1参照)。特許文献1には、配線膜上に、撥水性樹脂膜(低表面エネルギー薄膜)として、シリル化ポリメチルシルセスキオキサン樹脂を塗布し、撥水性樹脂膜の表面に平行平板エッチング装置を用いて酸素プラズマ処理を行い、撥水性樹脂膜の表面をレジスト塗布可能な状態としてから、通常のリソグラフィ工程により、レジスト塗布、露光、現像の後、レジスト膜をエッチングマスクとして、配線層と撥水性樹脂膜を同時にパターニングして配線を形成する技術が開示されている。   Therefore, a technique is known in which the surface of a low surface energy thin film is physically modified with oxygen plasma or the like to increase the surface energy and improve wettability and apply a general photolithography method. (For example, refer to Patent Document 1). In Patent Document 1, a silylated polymethylsilsesquioxane resin is applied as a water repellent resin film (low surface energy thin film) on a wiring film, and a parallel plate etching apparatus is used on the surface of the water repellent resin film. Oxygen plasma treatment is performed to make the surface of the water-repellent resin film resist-applicable, and after resist application, exposure, and development, the resist layer is used as an etching mask and the wiring layer and the water-repellent resin film by a normal lithography process. A technique is disclosed in which a wiring is formed by patterning simultaneously.

また、バーコード法やダイコート、凸版印刷、オフセット印刷、スクリーン印刷法等により、フォトレジスト剤を低表面エネルギー薄膜上に塗布したり、或いはこれらの印刷法を用いて低表面エネルギー薄膜をパターニングしたりすることも可能な技術が知られている(例えば、特許文献2参照)。   In addition, a photoresist agent is applied on a low surface energy thin film by bar code method, die coating, letterpress printing, offset printing, screen printing method, etc., or low surface energy thin film is patterned using these printing methods. A technique that can be used is also known (see, for example, Patent Document 2).

更に、波長157〔nm〕のFレーザー光を、窒素雰囲気中で薄膜層表面に集光照射することによってアブレーションを誘起し、薄膜層を微細にエッチングし、パターニングする方法が知られている(特許文献3)。 Furthermore, a method of inducing ablation by focusing and irradiating the surface of the thin film layer with F 2 laser light having a wavelength of 157 [nm] in a nitrogen atmosphere, finely etching the thin film layer, and patterning is known ( Patent Document 3).

特開平5−21433号公報JP-A-5-21433 特開2005−126608号公報JP 2005-126608 A 特開2007−72427号公報JP 2007-72427 A

しかしながら、上述の特許文献1に記載の構成では、酸素ブラズマにより薄膜表面改質を行うと、薄膜層表面の構造を破壊し、膜自体にダメージを与えてしまい、薄膜の耐圧等を含む電気的特性を著しく悪化させてしまうという問題があった。   However, in the configuration described in Patent Document 1 described above, when the thin film surface modification is performed by oxygen plasma, the structure of the thin film layer surface is destroyed, the film itself is damaged, and the electrical characteristics including the breakdown voltage of the thin film are included. There has been a problem that the characteristics are remarkably deteriorated.

また、特許文献2に記載の構成では、低表面エネルギー薄膜のパターニングを行うために、粘度の高い特殊なフォトレジスト剤やインキ剤等が必要となり、製造コストが高くなるという問題があった。   In addition, the configuration described in Patent Document 2 has a problem that a high-viscosity special photoresist agent or ink agent is required to perform patterning of the low surface energy thin film, resulting in an increase in manufacturing cost.

更に、特許文献3に記載の構成では、レーザー光を集光照射し、縮小投影露光を用いるため、広範囲のパターニングには不向きであるという問題があった。   Furthermore, the configuration described in Patent Document 3 has a problem that it is not suitable for patterning over a wide range because it condenses and irradiates laser light and uses reduced projection exposure.

そこで、本発明は、表面エネルギーの低い薄膜に、ダメージなくパターニングを行う薄膜のパターニング方法、デバイス及びその製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a thin film patterning method, a device, and a method for manufacturing the same, in which a thin film with low surface energy is patterned without damage.

上記目的を達成するため、第1の発明に係る薄膜のパターニング方法は、
前記薄膜上に、蒸着膜を積層する工程と、
前記蒸着膜上に、フォトレジスト層を積層する工程と、
フォトリソグラフィにより、前記フォトレジスト層をパターニングし、パターニングされた前記フォトレジスト層を用いて前記蒸着膜をエッチングしてパターニングする工程と、
パターニングされた前記蒸着膜をパターンマスクとして、前記薄膜をエッチングしてパターニングを行う工程と、を含むことを特徴とする。
In order to achieve the above object, a method for patterning a thin film according to the first invention comprises:
Laminating a vapor deposition film on the thin film;
Laminating a photoresist layer on the deposited film;
Patterning the photoresist layer by photolithography, etching the deposited film using the patterned photoresist layer, and patterning;
And performing a patterning process by etching the thin film using the patterned deposited film as a pattern mask.

これにより、薄膜上に直接的にフォトレジスト層を形成することが困難な場合であっても、蒸着膜を一旦薄膜上に積層することにより、蒸着膜を介して薄膜上にフォトレジスト層を積層することが可能となり、薄膜にダメージを与えることなく、フォトレジストを用いてパターニングを行うことができる。   As a result, even if it is difficult to form a photoresist layer directly on the thin film, the photoresist layer is laminated on the thin film via the deposited film by once laminating the deposited film on the thin film. Therefore, patterning can be performed using a photoresist without damaging the thin film.

第2の発明は、第1の発明に係る薄膜のパターニング方法において、
前記薄膜は、表面エネルギーが30mN/m以下である低表面エネルギー薄膜であることを特徴とする。
A second invention is a thin film patterning method according to the first invention, wherein:
The thin film is a low surface energy thin film having a surface energy of 30 mN / m or less.

これにより、フォトレジスト層の直接的積層が困難な、撥水性の高い低表面エネルギーの薄膜に対して、フォトレジストを用いて薄膜にダメージを与えることなくパターニングを行うことができる。   Thus, patterning can be performed on a thin film with high surface repellency and low surface energy, which is difficult to directly laminate a photoresist layer, using the photoresist without damaging the thin film.

第3の発明は、第2の発明に係る薄膜のパターニング方法において、
前記低表面エネルギー薄膜は、フッ素が添加されたポリイミド、フッ素が添加されたポリパラキシレン、ポリスチレン、サイトップ(登録商標)、テフロン(登録商標)、テフロン(登録商標)AF、フルオロポリアリールエーテル、ポリメチルシルセスキオキサン、機能性高分子、π共役系高分子、導電性高分子、π共役系分子、電荷移動錯体、液晶性分子及び自己組織化単分子膜のいずれかを含むことを特徴とする。
A third invention is a thin film patterning method according to the second invention.
The low surface energy thin film is made of fluorine-added polyimide, fluorine-added polyparaxylene, polystyrene, Cytop (registered trademark), Teflon (registered trademark), Teflon (registered trademark) AF, fluoropolyaryl ether, Including polymethylsilsesquioxane, functional polymer, π-conjugated polymer, conductive polymer, π-conjugated molecule, charge transfer complex, liquid crystalline molecule, and self-assembled monolayer And

これにより、デバイス製造工程で頻繁に利用され、かつ濡れ性が悪くフォトレジスト層の直接的な積層が困難な低表面エネルギー薄膜に対して、薄膜の特性を変質させることなくパターニングを行うことができる。   As a result, it is possible to perform patterning on a low surface energy thin film that is frequently used in a device manufacturing process and has poor wettability and is difficult to directly laminate a photoresist layer without changing the characteristics of the thin film. .

第4の発明は、第1〜3のいずれかの発明に係る薄膜のパターニング方法において、
前記蒸着膜は、金属、金属酸化物、π共役系分子、電荷移動錯体、液晶性分子、蒸着重合分子及びポリパラキシレンのいずれかを含むことを特徴とする。
A fourth invention is a thin film patterning method according to any one of the first to third inventions,
The vapor deposition film includes any one of a metal, a metal oxide, a π-conjugated molecule, a charge transfer complex, a liquid crystal molecule, a vapor deposition polymerization molecule, and polyparaxylene.

これにより、用途に応じて、種々の蒸着膜を用いて薄膜のパターニングを行うことができる。   Thereby, according to a use, a thin film can be patterned using various vapor deposition films.

第5の発明に係るデバイスは、第1〜4のいずれかの発明に係る薄膜のパターニング方法により形成された薄膜パターンを含むことを特徴とする。   A device according to a fifth invention includes a thin film pattern formed by the thin film patterning method according to any one of the first to fourth inventions.

これにより、薄膜のパターニング方法を利用して、用途に応じた種々のデバイスを構成することができる。   Thereby, various devices according to the application can be configured by using the thin film patterning method.

第6の発明に係るデバイスの製造方法は、第1〜4のいずれかの発明に係る薄膜のパターニング方法を用いて、デバイスの薄膜を形成する工程を含むことを特徴とする。   A device manufacturing method according to a sixth invention includes a step of forming a thin film of a device using the thin film patterning method according to any one of the first to fourth inventions.

これにより、薄膜のパターニングが必要なデバイスの製造プロセスにおいて、薄膜の材料の種類に関わらずデバイスの薄膜を形成することができ、用途に応じた種々のデバイスを製造することができる。   Thus, in the device manufacturing process that requires patterning of the thin film, the thin film of the device can be formed regardless of the type of the material of the thin film, and various devices can be manufactured according to the application.

第7の発明は、第6の発明に係るデバイスの製造方法において、
前記デバイスは、薄膜トランジスタであって、
前記デバイスの薄膜は、ゲート電極の周囲を覆うゲート絶縁膜であることを特徴とする。
7th invention is the manufacturing method of the device based on 6th invention,
The device is a thin film transistor,
The thin film of the device is a gate insulating film covering the periphery of the gate electrode.

これにより、薄膜トランジスタの製造を、濡れ性の悪い薄膜を用いた場合であっても、薄膜にダメージを与えることなく行うことができ、良好な特性を有する薄膜トランジスタを製造することができる。   Thus, even when a thin film with poor wettability is used, the thin film transistor can be manufactured without damaging the thin film, and a thin film transistor having good characteristics can be manufactured.

本発明によれば、濡れ性の悪い薄膜も含めて、薄膜にダメージを与えることなくパターニングを行うことができる。   According to the present invention, patterning can be performed without damaging the thin film, including thin films with poor wettability.

本実施形態に係る薄膜のパターニング方法の前半の工程の一例を示す図である。図1(a)は、薄膜形成工程の一例を示した図である。図1(b)は、蒸着膜形成工程の一例を示した図である。図1(c)は、フォトレジスト層形成工程の一例を示した図である。図1(d)は、フォトレジスト層パターニング工程を示した図である。It is a figure which shows an example of the process of the first half of the thin film patterning method which concerns on this embodiment. FIG. 1A is a diagram showing an example of a thin film forming process. FIG. 1B is a diagram illustrating an example of a vapor deposition film forming process. FIG. 1C is a diagram showing an example of a photoresist layer forming process. FIG. 1D is a view showing a photoresist layer patterning step. 本実施形態に係る薄膜のパターニング方法の後半の工程の一例を示す図である。図2(a)は、蒸着膜エッチング工程の一例を示した図である。図2(b)は、レジスト層剥離工程の一例を示した図である。図2(c)は、薄膜エッチング工程の一例を示した図である。図2(d)は、蒸着膜剥離工程の一例を示した図である。It is a figure which shows an example of the latter process of the thin film patterning method which concerns on this embodiment. FIG. 2A is a diagram showing an example of a deposited film etching process. FIG. 2B is a view showing an example of the resist layer peeling step. FIG. 2C is a diagram showing an example of a thin film etching process. FIG. 2D is a diagram showing an example of the deposited film peeling step. 表面張力と接触角の関係を示した図である。It is the figure which showed the relationship between surface tension and a contact angle. 接触角θと濡れ性の関係を示した図である。図4(a)は、濡れ性の高い状態を示した図である。図4(b)は、濡れ性の低い状態を示した図である。It is the figure which showed the relationship between contact angle (theta) and wettability. FIG. 4A is a diagram showing a state of high wettability. FIG. 4B is a diagram showing a state of low wettability. 接触角θの測定方法の一例について示した図である。It is the figure shown about an example of the measuring method of contact angle (theta). 実施例2に係る有機薄膜トランジスタの断面構成を示した図である。FIG. 5 is a diagram showing a cross-sectional configuration of an organic thin film transistor according to Example 2. 実施例2に係る有機トランジスタの伝達特性を示した図である。FIG. 6 is a diagram illustrating transfer characteristics of an organic transistor according to Example 2.

以下、図面を参照して、本発明を実施するための形態の説明を行う。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

図1は、本発明の実施形態に係る薄膜のパターニング方法の前半の部分工程の一例を示す図である。図1においては、薄膜形成工程から、レジストパターニング工程までが示されている。   FIG. 1 is a diagram showing an example of a partial process in the first half of a thin film patterning method according to an embodiment of the present invention. FIG. 1 shows a process from a thin film forming process to a resist patterning process.

図1(a)は、薄膜形成工程の一例を示した図である。図1(a)において、基板10の上面全体に、薄膜20が積層形成されている。このように、薄膜形成工程においては、基板10の上に、薄膜20が積層形成される。   FIG. 1A is a diagram showing an example of a thin film forming process. In FIG. 1A, a thin film 20 is laminated on the entire top surface of a substrate 10. Thus, in the thin film formation process, the thin film 20 is formed on the substrate 10 in a stacked manner.

基板10は、様々な材料の基板10が適用され得る。例えば、基板10には、ガラス、アルミナ焼結体、ポリイミドフィルム、ポリエステルフィルム、ポリフェニレンスルフィド膜、ポリパラキシレン膜等の各種絶縁性プラスチック等が用いられてもよい。但し、基板10は、用途に応じて種々の材料の基板10を適用することができ、これらの材料に限られるわけではない。また、これらの材料の2種類以上を使用してもよい。   As the substrate 10, substrates 10 of various materials can be applied. For example, various insulating plastics such as glass, alumina sintered body, polyimide film, polyester film, polyphenylene sulfide film, and polyparaxylene film may be used for the substrate 10. However, the board | substrate 10 of a various material can be applied to the board | substrate 10 according to a use, and is not necessarily restricted to these materials. Two or more of these materials may be used.

薄膜20は、種々の材料の薄膜20が適用され得るが、例えば、表面エネルギーの低い薄膜20層が適用されてもよい。ここで、表面エネルギーについて説明すると、固体の表面エネルギーは、その表面張力と実質的に同義である。表面エネルギーの高い固体表面は、一般に液体に濡れ易く(親水性)、表面エネルギーの低い固体表面は、液体に濡れ難い(疎水性)。例えば、表面エネルギーが30〔mN/m〕以下の低い表面は疎水性の表面であり、表面エネルギーが20〔mN/m〕以下の表面では、より疎水性が高い揮発性の表面である。   Although the thin film 20 of various materials can be applied to the thin film 20, for example, a thin film 20 layer having a low surface energy may be applied. Here, the surface energy will be described. The surface energy of a solid is substantially synonymous with its surface tension. A solid surface having a high surface energy is generally easily wetted by a liquid (hydrophilic), and a solid surface having a low surface energy is hardly wetted by a liquid (hydrophobic). For example, a low surface with a surface energy of 30 [mN / m] or less is a hydrophobic surface, and a surface with a surface energy of 20 [mN / m] or less is a volatile surface with higher hydrophobicity.

表面エネルギーの低い薄膜20としては、例えば、フッ素が添加されたポリイミド、フッ素が添加されたポリパラキシレン、ポリスチレン、サイトップ(登録商標)、テフロン(登録商標、ポリテトラフルオロエチレン)、テフロン(登録商標)AF(アモルファス フルオロポリマー)、フルオロポリアリールエーテル、ポリメチルシルセスキオキサン、機能性高分子、π共役系分子、電荷移動錯体、液晶性分子、自己組織化単分子膜等が挙げられる。但し、薄膜20の材料は、これらに限られるわけではなく、また、これらの材料を2種類以上使用してもよい。   Examples of the thin film 20 having a low surface energy include polyimide added with fluorine, polyparaxylene added with fluorine, polystyrene, Cytop (registered trademark), Teflon (registered trademark, polytetrafluoroethylene), and Teflon (registered). Trademarks) AF (amorphous fluoropolymer), fluoropolyaryl ether, polymethylsilsesquioxane, functional polymer, π-conjugated molecule, charge transfer complex, liquid crystalline molecule, self-assembled monolayer and the like. However, the material of the thin film 20 is not limited to these, and two or more of these materials may be used.

基板10上に薄膜20を形成する方法としては、スピンコート法、インクジェット法、スクリーン印刷法、ダイコート法等の各種印刷法や、抵抗加熱真空蒸着法、電子ビーム蒸着法、スパッタ蒸着法、CVD(Chemical Vapor Deposit)法、蒸着重合法等の公知の成膜方法が適用されてよい。   As a method of forming the thin film 20 on the substrate 10, various printing methods such as spin coating, ink jet, screen printing, and die coating, resistance heating vacuum deposition, electron beam deposition, sputter deposition, CVD ( A known film formation method such as a chemical vapor deposition method or a vapor deposition polymerization method may be applied.

また、薄膜20の厚さは、用途に応じて任意に定められてよく、例えば、数100〔nm〕〜数〔μm〕程度の厚さであってもよい。   The thickness of the thin film 20 may be arbitrarily determined according to the application, and may be, for example, about several hundreds [nm] to several [μm].

図1(b)は、蒸着膜形成工程の一例を示した図である。図1(b)において、基板10上に積層形成された薄膜20上の全面に、更に蒸着膜30が積層形成された状態が示されている。このように、蒸着膜形成工程においては、薄膜20の上に、蒸着膜30が積層形成される。   FIG. 1B is a diagram illustrating an example of a vapor deposition film forming process. FIG. 1B shows a state in which a vapor deposition film 30 is further laminated on the entire surface of the thin film 20 laminated on the substrate 10. Thus, in the vapor deposition film forming step, the vapor deposition film 30 is formed on the thin film 20 in a laminated manner.

蒸着膜30は、薄膜20が低表面エネルギーを有し、濡れ性が良好でない場合に、薄膜20の上にフォトレジスト層を直接形成しようとしても、疎水性のためうまく形成できないことから、一旦薄膜20の全体を覆い、フォトレジスト層を形成可能な状態とするために形成される膜である。よって、蒸着膜30は、その上にフォトレジスト層が形成可能な材料を選択して形成される。   When the thin film 20 has a low surface energy and the wettability is not good, even if an attempt is made to directly form a photoresist layer on the thin film 20, the deposited film 30 cannot be formed well because of hydrophobicity. 20 is a film formed so as to cover the entirety of 20 and make a photoresist layer formable. Therefore, the vapor deposition film 30 is formed by selecting a material on which a photoresist layer can be formed.

また、蒸着膜30は、後の工程で、薄膜20に対するパターンマスクとして利用されることから、特定のエッチング液に対して、パターンマスクとしての耐性を有する材料が選択される。なお、蒸着膜30がパターンマスクとして機能する内容の詳細は、後述する。   Moreover, since the vapor deposition film 30 is used as a pattern mask for the thin film 20 in a later step, a material having resistance as a pattern mask with respect to a specific etching solution is selected. Details of the function of the vapor deposition film 30 as a pattern mask will be described later.

蒸着膜30は、具体的には、例えば、アルミニウム、金、白金、クロム、モリブデン、パラジウム、インジウム等の金属や錫酸化物、酸化インジウム及びインジウム・錫酸化物(ITO、Indium Tin Oxide)等の金属類やπ共役系分子、電荷移動錯体、液晶性分子、蒸着重合分子、ポリパラキシレン等が挙げられる。但し、蒸着膜30の材料は、これらに限られるわけではなく、種々の材料を用いてよい。また、蒸着膜30は、2種類以上の材料を使用してもよい。   Specifically, the vapor deposition film 30 is made of metal such as aluminum, gold, platinum, chromium, molybdenum, palladium, indium, tin oxide, indium oxide, indium tin oxide (ITO), or the like. Examples thereof include metals, π-conjugated molecules, charge transfer complexes, liquid crystal molecules, vapor-deposition polymerized molecules, and polyparaxylene. However, the material of the vapor deposition film 30 is not limited to these, and various materials may be used. The vapor deposition film 30 may use two or more kinds of materials.

蒸着膜30を形成する方法としては、抵抗加熱真空蒸着法、電子ビーム蒸着法、CVD法、蒸着重合法等が挙げられる。これらの蒸着法により、蒸着膜30の材料が蒸発し、薄膜20の上に確実に蒸着膜30が堆積形成される。蒸着法は、材料を蒸発させ、薄膜20上に沈着させるので、薄膜20の材料の如何に関わらず、確実に蒸着膜30を積層形成することができる。   Examples of the method for forming the vapor deposition film 30 include a resistance heating vacuum vapor deposition method, an electron beam vapor deposition method, a CVD method, and a vapor deposition polymerization method. By these vapor deposition methods, the material of the vapor deposition film 30 evaporates, and the vapor deposition film 30 is reliably deposited on the thin film 20. In the vapor deposition method, since the material is evaporated and deposited on the thin film 20, the vapor deposition film 30 can be reliably formed regardless of the material of the thin film 20.

なお、蒸着膜30の形成に用いる蒸着法は、真空雰囲気下で蒸着が行われる真空蒸着法が適用されてもよい。これにより、蒸着膜30に不純物質が含まれ難くなり、また、薄膜20へのダメージを少なくすることができる。また、蒸着法は、蒸発系の蒸着法であってもよく、用途に応じて、適宜適切な蒸着法で蒸着膜30を形成することができる。   In addition, the vapor deposition method used for forming the vapor deposition film 30 may be a vacuum vapor deposition method in which vapor deposition is performed in a vacuum atmosphere. This makes it difficult for impurities to be contained in the vapor deposition film 30, and damage to the thin film 20 can be reduced. Further, the vapor deposition method may be an evaporation type vapor deposition method, and the vapor deposition film 30 can be appropriately formed by an appropriate vapor deposition method according to the application.

本工程を行うことにより、薄膜20の表面エネルギーが低く撥水性を有していても、蒸着膜30の表面エネルギーが高ければ、蒸着膜30上にフォトレジスト層を形成することが可能な状態とすることができる。   By performing this step, even if the surface energy of the thin film 20 is low and the water repellency is high, if the surface energy of the vapor deposition film 30 is high, a photoresist layer can be formed on the vapor deposition film 30. can do.

図1(c)は、フォトレジスト層形成工程の一例を示した図である。図1(c)において、蒸着膜30の上に、フォトレジスト層40が全面的に形成された状態が示されている。このように、フォトレジスト層形成工程においては、蒸着膜30の上に、フォトレジスト層40が積層形成される。   FIG. 1C is a diagram showing an example of a photoresist layer forming process. FIG. 1C shows a state in which a photoresist layer 40 is entirely formed on the vapor deposition film 30. Thus, in the photoresist layer forming step, the photoresist layer 40 is laminated on the vapor deposition film 30.

フォトレジスト層40は、特に特殊なレジストが用いられる必要はなく、一般的なレジストを用いて形成されてよい。つまり、レジストは、光により反応する化学物質を溶媒に溶かした一般的なものを利用してよい。薄膜20の表面エネルギーが低いときには、薄膜20上に直接フォトレジスト層40を形成しようとしても、疎水性が高くフォトレジスト層40を十分に形成することができないが、蒸着膜30を介することにより、一般的なレジストを利用してフォトレジスト層40を形成することができる。また、レジストのポジ型、ネガ型等についても、用途に応じて適切な種類のレジストを利用してよい。   The photoresist layer 40 need not be a special resist, and may be formed using a general resist. In other words, a general resist in which a chemical substance that reacts with light is dissolved in a solvent may be used. When the surface energy of the thin film 20 is low, even if the photoresist layer 40 is formed directly on the thin film 20, the photoresist layer 40 is highly hydrophobic and cannot be sufficiently formed. The photoresist layer 40 can be formed using a general resist. In addition, as for the positive type and the negative type of resist, an appropriate type of resist may be used depending on the application.

また、フォトレジスト層40の形成は、スピンコート法や吹き付けにより、蒸着膜30上にレジストが塗布されることにより行われてよい。また、フォトレジスト層40の厚さも、用途に応じて任意に設定してよい。   The formation of the photoresist layer 40 may be performed by applying a resist on the vapor deposition film 30 by spin coating or spraying. Further, the thickness of the photoresist layer 40 may be arbitrarily set according to the application.

図1(d)は、フォトレジスト層パターニング工程を示した図である。フォトレジスト層パターニング工程においては、フォトレジスト層40を露光した後に現像し、フォトレジスト層40の必要な部分のみを残して、レジストパターンを形成する。   FIG. 1D is a view showing a photoresist layer patterning step. In the photoresist layer patterning step, the photoresist layer 40 is exposed and developed, and a resist pattern is formed leaving only the necessary portion of the photoresist layer 40.

露光は、フォトレジスト層形成工程において形成されたフォトレジスト層40に光を照射することにより行われてよい。   The exposure may be performed by irradiating light to the photoresist layer 40 formed in the photoresist layer forming step.

現像は、露光後の基板10全体を現像液に浸し、フォトレジスト層40の不要な部分を除去することにより行われてよい。   The development may be performed by immersing the entire exposed substrate 10 in a developer and removing unnecessary portions of the photoresist layer 40.

露光及び現像により、形成すべき回路パターンが明らかになる。また、露光及び現像は、一般的な公知のリソグラフィ法により行われてよい。なお、露光及び現像の後、リンスやポストベーク等は必要に応じて行われてよい。   The circuit pattern to be formed becomes clear by exposure and development. The exposure and development may be performed by a general known lithography method. In addition, after exposure and development, rinsing, post-baking, or the like may be performed as necessary.

図2は、本発明の実施形態に係る薄膜のパターニング方法の後半の部分工程の一例を示す図である。なお、図1と同様の構成要素については、同一の参照符号を付してその説明を省略する。   FIG. 2 is a diagram illustrating an example of a partial process in the latter half of the thin film patterning method according to the embodiment of the present invention. In addition, about the component similar to FIG. 1, the same referential mark is attached | subjected and the description is abbreviate | omitted.

図2(a)は、蒸着膜エッチング工程の一例を示した図である。図2(a)において、フォトレジスト層40で覆われた部分以外の蒸着膜30が除去された状態が示されている。このように、蒸着膜エッチング工程では、不要な蒸着膜30の除去を行う。   FIG. 2A is a diagram showing an example of a deposited film etching process. FIG. 2A shows a state in which the deposited film 30 other than the portion covered with the photoresist layer 40 is removed. Thus, in the vapor deposition film etching process, unnecessary vapor deposition film 30 is removed.

蒸着膜30のエッチングは、例えば、プラズマによる反応性イオンエッチング、反応性ガスエッチング、反応性イオンビームエッチング、イオンビームエッチング、反応性レーザービームエッチング等を用いたドライエッチング法や、酸溶液、アルカリ溶液、各種溶剤を用いたウェットエッチング法により行われてよい。但し、蒸着膜30のエッチングは、これらの方法以外で実行されてもよく、種々のエッチング方法を適用することができる。   Etching of the vapor-deposited film 30 is, for example, dry etching using plasma reactive ion etching, reactive gas etching, reactive ion beam etching, ion beam etching, reactive laser beam etching, acid solution, alkaline solution, or the like. The wet etching method using various solvents may be used. However, the etching of the deposited film 30 may be performed by a method other than these methods, and various etching methods can be applied.

図2(b)は、レジスト層剥離工程の一例を示した図である。図2(b)において、蒸着膜30の上に形成されていたフォトレジスト層40が除去され、蒸着膜30が最上層となってパターニングされた状態となっている。このように、レジスト層剥離工程においては、蒸着膜30上のフォトレジスト層40が除去され、蒸着膜30のパターニングが完了する。つまり、次の工程においては、蒸着膜30がパターンマスクとしての役割を担うことになる。   FIG. 2B is a view showing an example of the resist layer peeling step. In FIG. 2B, the photoresist layer 40 formed on the vapor deposition film 30 is removed, and the vapor deposition film 30 is patterned as the uppermost layer. Thus, in the resist layer peeling step, the photoresist layer 40 on the vapor deposition film 30 is removed, and the patterning of the vapor deposition film 30 is completed. That is, in the next step, the deposited film 30 plays a role as a pattern mask.

ここで、比較参考例として、表面エネルギーの高い、一般的な薄膜層を高精細にパターニングする方法として、一般的に使用されるフォトリソグラフィ法について説明する。親水性を有する、一般的な薄膜にパターニングを行うフォトリソグラフィ法は、以下の通りである。なお、本実施形態に対応する同様の構成要素には、同一の参照符号を付して、その比較を容易にする。
(1) 薄膜20上に、スピンコート法等でフォトレジスト剤を塗布する(フォトレジスト層40形成)。
(2) 加熱によりフォトレジスト層40の溶剤を除去する(プリベーク)。
(3) パターンが描画されたハードマスク(フォトマスク)を通して、紫外線を照射する(露光)。
(4) 現像液でフォトレジスト層40を除去する(現像、フォトレジスト層40のパターニング)。
(5) 各種エッチング方法により、フォトレジスト層40の無い部分の薄膜20を除去する(パターニング)。
(6) フォトレジスト層40を除去する(レジスト剥離)。
Here, as a comparative reference example, a photolithography method that is generally used as a method for patterning a general thin film layer having a high surface energy with high definition will be described. The photolithography method for patterning a general thin film having hydrophilicity is as follows. In addition, the same reference number is attached | subjected to the same component corresponding to this embodiment, and the comparison is made easy.
(1) A photoresist agent is applied on the thin film 20 by spin coating or the like (photoresist layer 40 formation).
(2) The solvent of the photoresist layer 40 is removed by heating (pre-baking).
(3) Irradiate ultraviolet rays through a hard mask (photomask) on which a pattern is drawn (exposure).
(4) The photoresist layer 40 is removed with a developer (development, patterning of the photoresist layer 40).
(5) The thin film 20 in a portion without the photoresist layer 40 is removed by various etching methods (patterning).
(6) The photoresist layer 40 is removed (resist stripping).

上記(1)に示すように、薄膜20上に直接的にフォトレジスト剤を塗布し、フォトレジスト層40を形成することができれば、プリベーク、露光、現像、パターニングと直接的にパターンを形成することができる。しかしながら、薄膜20の表面エネルギーが低く、フォトレジスト層40を直接的に形成できない場合には、本実施形態に係る薄膜20のパターニング方法のように、薄膜20上に蒸着膜30を一旦形成することにより、蒸着膜30の上にフォトレジスト層40を形成することができる。そして、フォトレジスト層40を、蒸着膜30のパターニングに用いることにより、蒸着膜30をパターンマスクとして利用でき、上述の(5)、(6)のパターニングとレジスト剥離に対応する工程を行うことができる。以下、本実施形態における薄膜パターニングとパターンマスク剥離の内容について説明する。   As shown in (1) above, if a photoresist agent can be applied directly on the thin film 20 to form the photoresist layer 40, the pattern is formed directly with pre-baking, exposure, development, and patterning. Can do. However, when the surface energy of the thin film 20 is low and the photoresist layer 40 cannot be directly formed, the deposited film 30 is once formed on the thin film 20 as in the patterning method of the thin film 20 according to the present embodiment. Thus, the photoresist layer 40 can be formed on the vapor deposition film 30. Then, by using the photoresist layer 40 for patterning of the vapor deposition film 30, the vapor deposition film 30 can be used as a pattern mask, and the steps corresponding to the above-described patterning and resist stripping of (5) and (6) can be performed. it can. The contents of thin film patterning and pattern mask peeling in the present embodiment will be described below.

図2(c)は、薄膜エッチング工程の一例を示した図である。図2(c)において、蒸着膜30で覆われた部分以外の薄膜20が除去された状態となっている。このように、薄膜エッチング工程においては、蒸着膜30をパターンマスクとして、薄膜20のエッチングが行われ、薄膜20の不要部分が除去される。   FIG. 2C is a diagram showing an example of a thin film etching process. In FIG. 2C, the thin film 20 other than the portion covered with the vapor deposition film 30 is removed. Thus, in the thin film etching step, the thin film 20 is etched using the vapor deposition film 30 as a pattern mask, and unnecessary portions of the thin film 20 are removed.

薄膜20のエッチングは、例えば、プラズマによる反応性イオンエッチング、反応性ガスエッチング、反応性イオンビームエッチング、イオンビームエッチング、反応性レーザービームエッチング等を用いたドライエッチング法や、酸溶液、アルカリ溶液、各種溶剤を用いたウェットエッチング法により行われてよい。但し、薄膜20のエッチングは、これらの方法以外で実行されてもよく、種々のエッチング方法を適用することができる。   Etching of the thin film 20 is performed by, for example, dry etching using plasma reactive ion etching, reactive gas etching, reactive ion beam etching, ion beam etching, reactive laser beam etching, acid solution, alkaline solution, It may be performed by a wet etching method using various solvents. However, the etching of the thin film 20 may be performed by methods other than these methods, and various etching methods can be applied.

図2(d)は、蒸着膜剥離工程の一例を示した図である。図2(d)において、薄膜20の上に積層形成されていた蒸着膜30が剥離除去され、薄膜20のパターンが完成して形成された状態が示されている。このように、蒸着膜剥離工程で、パターンマスクとなっていた蒸着膜30を剥離除去することにより、薄膜のパターニングが終了する。   FIG. 2D is a diagram showing an example of the deposited film peeling step. FIG. 2D shows a state where the deposited film 30 formed on the thin film 20 is peeled off and the pattern of the thin film 20 is completed. In this manner, in the vapor deposition film peeling step, the vapor deposition film 30 that has been the pattern mask is peeled and removed, thereby completing the patterning of the thin film.

このように、本実施形態に係る薄膜20のパターニング方法においては、低表面エネルギーの薄膜20に対し、薄膜20にダメージを与えることなく、通常のフォトリソグラフィ工程を利用することにより、パターニングを行うことができる。   Thus, in the patterning method of the thin film 20 according to the present embodiment, patterning is performed on the thin film 20 with low surface energy by using a normal photolithography process without damaging the thin film 20. Can do.

次に、図3乃至図5を用いて、表面エネルギーと同義の表面張力と、濡れ性を示す接触角について説明する。   Next, a surface tension having the same meaning as the surface energy and a contact angle indicating wettability will be described with reference to FIGS.

図3は、表面張力と接触角の関係を示した図である。図3において、固体70の上に、液体80が液滴として滴下供給された状態が示されている。   FIG. 3 is a diagram showing the relationship between surface tension and contact angle. In FIG. 3, a state in which the liquid 80 is supplied as droplets on the solid 70 is shown.

図3において、固体70の表面張力をγ、液体(液滴)80の表面張力をγ、固体70と液体80の界面張力をγSLとすると、(A)式が成立する。この場合において、液滴80の接線と、固体70とのなす角度θを、接触角θという。 In FIG. 3, when the surface tension of the solid 70 is γ s , the surface tension of the liquid (droplet) 80 is γ L , and the interface tension between the solid 70 and the liquid 80 is γ SL , the equation (A) is established. In this case, the angle θ formed between the tangent line of the droplet 80 and the solid 70 is referred to as a contact angle θ.

図4は、接触角θと濡れ性の関係を示した図である。図4(a)は、濡れ性の高い状態を示した図であり、図4(b)は、濡れ性の低い状態を示した図である。 FIG. 4 is a diagram showing the relationship between the contact angle θ and the wettability. 4A is a diagram showing a state with high wettability, and FIG. 4B is a diagram showing a state with low wettability.

図4(a)、(b)に示すように、濡れ性が高いときには、接触角θは小さくなり、濡れ性が低いときには、接触角θは大きくなる。よって、濡れ性を示す指標として、接触角θを用いるようにしてもよい。例えば、固体70の表面エネルギーが低い状態には、接触角θは、100〜110°の値となる。この場合には、本実施形態において説明したように、フォトレジストの濡れ性が良好ではないので、蒸着膜30を形成してから、蒸着膜30の上に、フォトレジスト層40を形成する本実施形態に係る薄膜20のパターニング方法を適用することが好ましい。一方、例えば、接触角θが、例えば、40〜80°の範囲内にある場合には、上述の(1)〜(6)において説明した、薄膜20の上に直接フォトレジスト層40を形成するプロセスを実行するようにしてもよい。   As shown in FIGS. 4A and 4B, when the wettability is high, the contact angle θ is small, and when the wettability is low, the contact angle θ is large. Therefore, the contact angle θ may be used as an index indicating wettability. For example, when the surface energy of the solid 70 is low, the contact angle θ is 100 to 110 °. In this case, as described in the present embodiment, since the wettability of the photoresist is not good, the photoresist layer 40 is formed on the deposited film 30 after the deposited film 30 is formed. It is preferable to apply the patterning method of the thin film 20 according to the embodiment. On the other hand, for example, when the contact angle θ is in the range of 40 to 80 °, for example, the photoresist layer 40 is formed directly on the thin film 20 described in the above (1) to (6). The process may be executed.

図5は、接触角θの測定方法の一例について示した図である。図5は、θ/2法による接触角θの測定方法を示している。θ/2法は、液滴80の左右端点と頂点を結ぶ直線の、固体70の表面に対する角度から接触角θを求める。つまり、微小液滴形状は、円の一部と仮定することができ、幾何の定理より、θ=2θが成り立つ。これを利用し、例えば、薄膜20の上にレジストの液滴を滴下供給し、θ/2法により接触角θを測定するようにすれば、本実施形態に係る薄膜20のパターニング方法を用いてパターニングを行うか、通常の薄膜20の上に直接レジストを供給するパターニングを行うかを定めることができる。 FIG. 5 is a diagram showing an example of a method for measuring the contact angle θ. FIG. 5 shows a method of measuring the contact angle θ by the θ / 2 method. In the θ / 2 method, the contact angle θ is obtained from the angle of the straight line connecting the left and right end points and the vertex of the droplet 80 with respect to the surface of the solid 70. That is, minute droplets shape can be assumed to be part of a circle, from the geometric theorem, theta = 2 [Theta] 1 holds. Using this, for example, if droplets of resist are dropped on the thin film 20 and the contact angle θ is measured by the θ / 2 method, the patterning method of the thin film 20 according to the present embodiment is used. It is possible to determine whether to perform patterning or to perform patterning for supplying a resist directly on the normal thin film 20.

このように、薄膜20の濡れ性の評価は、表面エネルギーだけでなく、接触角θを用いて行うようにしてもよい。その場合、用いられる薄膜20とフォトレジストとの関係により、本実施形態に係る薄膜20のパターニング方法を適用する接触角θの範囲は、適宜設定してよいが、例えば、接触角θが100°以上のときに、本実施形態に係る薄膜20のパターニング方法を適用するようにしてもよい。   As described above, the evaluation of the wettability of the thin film 20 may be performed using not only the surface energy but also the contact angle θ. In that case, the range of the contact angle θ to which the patterning method for the thin film 20 according to the present embodiment is applied may be appropriately set depending on the relationship between the thin film 20 and the photoresist used. For example, the contact angle θ is 100 °. At the time described above, the patterning method for the thin film 20 according to the present embodiment may be applied.

なお、本実施形態に係る薄膜20のパターニング方法は、表面エネルギーが低い、又は接触角θが大きい濡れ性の低い薄膜20のパターンを形成する場合に適用することが好ましいが、濡れ性の高い薄膜20に対しても、同様に適用することができる。よって、薄膜20の濡れ性の評価が行われておらず、濡れ性が不明な場合にも、本実施形態に係る薄膜20のパターニング方法をそのまま適用することができる。本実施形態に係る薄膜20のパターニング方法は、薄膜20の濡れ性の如何に関わらず適用できるので、濡れ性の評価が曖昧な場合には、確実に薄膜20のパターニングが可能な方法として利用することができる。   The patterning method of the thin film 20 according to the present embodiment is preferably applied when a pattern of the thin film 20 having a low surface energy or a large contact angle θ and a low wettability is formed. The same applies to 20. Therefore, even when the wettability of the thin film 20 is not evaluated and the wettability is unknown, the patterning method of the thin film 20 according to this embodiment can be applied as it is. Since the patterning method of the thin film 20 according to the present embodiment can be applied regardless of the wettability of the thin film 20, when the evaluation of the wettability is ambiguous, it is used as a method capable of reliably patterning the thin film 20. be able to.

次に、本実施形態に係る薄膜20のパターニング方法を実際に行った実施例について説明する。なお、説明は、図1及び図2を用いて行う。実施例1においては、基板10としてガラス基板を用い、薄膜20として、サイトップ(登録商標)を用いた。   Next, an example in which the patterning method of the thin film 20 according to this embodiment is actually performed will be described. The description will be made with reference to FIGS. In Example 1, a glass substrate was used as the substrate 10, and Cytop (registered trademark) was used as the thin film 20.

図1(a)に示す薄膜形成工程においては、ガラス基板10の上に、サイトップの薄膜20を、スピンコート法により、厚さ200〔nm〕に形成した。   In the thin film formation step shown in FIG. 1A, a Cytop thin film 20 was formed on a glass substrate 10 to a thickness of 200 [nm] by spin coating.

図1(b)に示す蒸着膜形成工程においては、蒸着膜30として、金薄膜を用いた。そして、金薄膜を、真空蒸着法により厚さ50〔nm〕に形成し、蒸着膜30とした。   In the vapor deposition film forming step shown in FIG. 1B, a gold thin film was used as the vapor deposition film 30. Then, a gold thin film was formed to a thickness of 50 [nm] by a vacuum vapor deposition method to obtain a vapor deposition film 30.

図1(c)に示すフォトレジスト層形成工程においては、フォトレジスト層40として、TSMR8900(東京応化工業製)を用い、スピンコート法により、厚さ1〜2〔μm〕に形成した。   In the photoresist layer forming step shown in FIG. 1C, TSMR8900 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) was used as the photoresist layer 40, and was formed to a thickness of 1 to 2 [μm] by spin coating.

図1(d)に示すフォトレジスト層パターニング工程においては、フォトマスクを通した露光と現像により、フォトレジスト層40のパターニングを行った。   In the photoresist layer patterning step shown in FIG. 1D, the photoresist layer 40 was patterned by exposure and development through a photomask.

図2(a)に示す蒸着膜エッチング工程においては、蒸着膜30として用いている金薄膜を、ヨウ素アルカリ溶液によりエッチングすることで、蒸着膜30である金薄膜のパターニングを行った。   In the vapor deposition film etching step shown in FIG. 2A, the gold thin film used as the vapor deposition film 30 was etched with an iodine alkaline solution, whereby the gold thin film as the vapor deposition film 30 was patterned.

図2(b)に示すフォトレジスト層剥離工程においては、アセトン溶媒により、フォトレジスト層40を剥離した。   In the photoresist layer peeling step shown in FIG. 2B, the photoresist layer 40 was peeled off with an acetone solvent.

図2(c)に示す薄膜エッチング工程においては、蒸着膜30である金薄膜のパターンをマスクとして、酸素プラズマによりサイトップ薄膜のエッチングを行った。このとき、エッチングレートは2〔nm〕であった。   In the thin film etching step shown in FIG. 2C, the cytop thin film was etched by oxygen plasma using the gold thin film pattern as the deposited film 30 as a mask. At this time, the etching rate was 2 [nm].

図2(d)に示す蒸着膜剥離工程においては、蒸着膜30の金薄膜をヨウ素アルカリ溶液で剥離することで、目的とするサイトップ薄膜のパターンを得ることができた。   In the vapor deposition film peeling step shown in FIG. 2D, the intended Cytop thin film pattern could be obtained by peeling the gold thin film of the vapor deposition film 30 with an iodine alkaline solution.

このように、実施例1に係る薄膜20のパターニング方法によれば、低表面エネルギー薄膜であるサイトップ薄膜に、ダメージを与えることなく、通常のフォトレジストを用いて、所望のパターンを形成することができた。   Thus, according to the patterning method of the thin film 20 according to the first embodiment, a desired pattern is formed using a normal photoresist without damaging the Cytop thin film, which is a low surface energy thin film. I was able to.

図6は、本発明の実施形態に係る薄膜20のパターニング方法を用いて、低表面エネルギー薄膜であるサイトップをゲート絶縁膜21に用いた、実施例2に係る有機薄膜トランジスタの断面構成を示した図である。   FIG. 6 shows a cross-sectional configuration of an organic thin film transistor according to Example 2 in which Cytop, which is a low surface energy thin film, is used for the gate insulating film 21 by using the patterning method of the thin film 20 according to the embodiment of the present invention. FIG.

図6において、ガラス基板11上に、ゲート電極12となるアルミニウムをスパッタリングにより形成した。そして、低表面エネルギー薄膜として、サイトップ薄膜をスピンコート法により厚さ200〔nm〕に形成した後、実施形態に示す方法でパターニングし、ゲート絶縁膜21を形成した。次に、ソース・ドレイン電極50となる金を、真空蒸着法を用いて形成し、最後に有機半導体膜60としてペンタセンを50〔nm〕、同じく真空蒸着法を用いて成膜した。   In FIG. 6, aluminum used as the gate electrode 12 was formed on the glass substrate 11 by sputtering. Then, as a low surface energy thin film, a Cytop thin film was formed to a thickness of 200 [nm] by spin coating, and then patterned by the method described in the embodiment to form the gate insulating film 21. Next, gold to be the source / drain electrode 50 was formed by using a vacuum deposition method, and finally, pentacene was formed by 50 [nm] as the organic semiconductor film 60, and was also formed by using the vacuum deposition method.

このように、本実施形態に係る薄膜20のパターニング方法を用いて、種々のデバイスを製造することができる。つまり、デバイスの一部を本実施形態に係る薄膜20のパターニング方法を用いて形成し、他の部分を別のプロセスを組み合わせることにより、ゲート絶縁膜21のような薄膜20を含む種々のデバイスを製造することができる。実施例2においては、デバイスとして、ゲート絶縁膜21を含む薄膜トランジスタの例を挙げているが、種々のデバイスについて、本実施形態に係る薄膜20のパターニング方法を適用し、デバイスを製造することができる。   Thus, various devices can be manufactured using the patterning method of the thin film 20 according to the present embodiment. That is, various devices including the thin film 20 such as the gate insulating film 21 are formed by forming a part of the device by using the patterning method of the thin film 20 according to the present embodiment and combining another part with another process. Can be manufactured. In Example 2, an example of a thin film transistor including the gate insulating film 21 is given as the device. However, the device can be manufactured by applying the patterning method of the thin film 20 according to the present embodiment to various devices. .

図7は、図6のように作製した実施例2に係る有機トランジスタの伝達特性を示した図である。図7において、従来技術を用いたトランジスタの特性をP、実施例2に係る有機トランジスタの特性をQで示す。低表面エネルギーの薄膜20の表面を、プラズマ処理にて表面改質した後、レジストを塗布し、フォトリソグラフィ法を用いてパターニングした従来技術のトランジスタの特性Pは、閾値電圧が大きくプラス側にシフトし、ドレイン電流の変調が少なく、またキャリア移動度として、μ<0.01〔Vm/Vs〕という低い値を示した。 FIG. 7 is a diagram showing the transfer characteristics of the organic transistor according to Example 2 manufactured as shown in FIG. In FIG. 7, the characteristic of the transistor using the prior art is indicated by P, and the characteristic of the organic transistor according to Example 2 is indicated by Q. The characteristic P of the conventional transistor in which the surface of the low surface energy thin film 20 is surface-modified by plasma treatment, coated with a resist, and patterned using a photolithography method has a large threshold voltage and is shifted to the positive side. In addition, there was little modulation of the drain current, and the carrier mobility showed a low value of μ <0.01 [Vm 2 / Vs].

一方、本実施形態に係る薄膜20のパターニング方法を用いて低表面エネルギー薄膜20をパターニングしてゲート絶縁膜21を形成した場合、プラズマ処理等による絶縁表面のダメージを受けない。その結果、図7の特性Qに示すように、閾値電圧シフトが殆ど見られずに、高い移動度μ>0.1〔cm/Vs〕を得ることができた。この結果により、本実施形態に係る薄膜20のパターニング方法が、デバイス製造に有効であることが分かる。 On the other hand, when the gate insulating film 21 is formed by patterning the low surface energy thin film 20 using the patterning method of the thin film 20 according to the present embodiment, the insulating surface is not damaged by plasma treatment or the like. As a result, as shown by the characteristic Q in FIG. 7, a high mobility μ> 0.1 [cm 2 / Vs] could be obtained with almost no threshold voltage shift. This result shows that the patterning method of the thin film 20 according to the present embodiment is effective for device manufacture.

このように、本実施形態に係る薄膜20のパターニング方法によれば、表面エネルギーの低い薄膜20を、ダメージなくパターニングすることができる。よって、本実施形態に係る薄膜20のパターニング方法を用いることにより、絶縁性の撥水性が高い低表面エネルギー薄膜20は、パターニングされた層間絶縁膜、平坦化絶縁膜、ゲート絶縁膜、保護絶縁膜、キャパシタとして用いることが可能となる。また、機能性の撥水性が高い低表面エネルギー薄膜20は、パターニングされた機能性薄膜、導電性薄膜、半導体薄膜として用いることが可能となる。よって、本実施形態に係る薄膜20のパターニング方法を、デバイスの製造方法に好適に適用することができ、品質の高いデバイスを提供することができる。   Thus, according to the patterning method of the thin film 20 according to the present embodiment, the thin film 20 having a low surface energy can be patterned without damage. Therefore, by using the patterning method of the thin film 20 according to the present embodiment, the low surface energy thin film 20 having high insulating water repellency can be obtained by patterning an interlayer insulating film, a planarizing insulating film, a gate insulating film, and a protective insulating film. It can be used as a capacitor. Moreover, the low surface energy thin film 20 having high functional water repellency can be used as a patterned functional thin film, conductive thin film, and semiconductor thin film. Therefore, the patterning method of the thin film 20 according to the present embodiment can be suitably applied to a device manufacturing method, and a high-quality device can be provided.

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.

本発明は、薄膜のパターニングが必要な種々の加工に適用でき、例えば、半導体装置や液晶等の製造プロセスに利用することができる。   The present invention can be applied to various processes that require patterning of a thin film, and can be used, for example, in a manufacturing process of a semiconductor device or a liquid crystal.

10 基板
11 ガラス基板
12 ゲート電極
20 薄膜
21 ゲート絶縁膜
30 蒸着膜
40 フォトレジスト層
50 電極
60 有機半導体膜
70 固体
80 液体
DESCRIPTION OF SYMBOLS 10 Substrate 11 Glass substrate 12 Gate electrode 20 Thin film 21 Gate insulating film 30 Deposition film 40 Photoresist layer 50 Electrode 60 Organic semiconductor film 70 Solid 80 Liquid

Claims (7)

薄膜のパターニング方法であって、
前記薄膜上に、蒸着膜を積層する工程と、
前記蒸着膜上に、フォトレジスト層を積層する工程と、
フォトリソグラフィにより、前記フォトレジスト層をパターニングし、パターニングされた前記フォトレジスト層を用いて前記蒸着膜をエッチングしてパターニングする工程と、
パターニングされた前記蒸着膜をパターンマスクとして、前記薄膜をエッチングしてパターニングを行う工程と、を含むことを特徴とする薄膜のパターニング方法。
A thin film patterning method comprising:
Laminating a vapor deposition film on the thin film;
Laminating a photoresist layer on the deposited film;
Patterning the photoresist layer by photolithography, etching the deposited film using the patterned photoresist layer, and patterning;
And patterning the thin film by etching using the patterned deposited film as a pattern mask.
前記薄膜は、表面エネルギーが30mN/m以下である低表面エネルギー薄膜であることを特徴とする請求項1に記載の薄膜のパターニング方法。   The thin film patterning method according to claim 1, wherein the thin film is a low surface energy thin film having a surface energy of 30 mN / m or less. 前記低表面エネルギー薄膜は、フッ素が添加されたポリイミド、フッ素が添加されたポリパラキシレン、ポリスチレン、サイトップ(登録商標)、テフロン(登録商標)、テフロン(登録商標)AF、フルオロポリアリールエーテル、ポリメチルシルセスキオキサン、機能性高分子、π共役系高分子、導電性高分子、π共役系分子、電荷移動錯体、液晶性分子及び自己組織化単分子膜のいずれかを含むことを特徴とする請求項2に記載の薄膜のパターニング方法。   The low surface energy thin film is made of fluorine-added polyimide, fluorine-added polyparaxylene, polystyrene, Cytop (registered trademark), Teflon (registered trademark), Teflon (registered trademark) AF, fluoropolyaryl ether, Including polymethylsilsesquioxane, functional polymer, π-conjugated polymer, conductive polymer, π-conjugated molecule, charge transfer complex, liquid crystalline molecule, and self-assembled monolayer The thin film patterning method according to claim 2. 前記蒸着膜は、金属、金属酸化物、π共役系分子、電荷移動錯体、液晶性分子、蒸着重合分子及びポリパラキシレンのいずれかを含むことを特徴とする請求項1乃至3のいずれか一項に記載の薄膜のパターニング方法。   The vapor deposition film includes any one of a metal, a metal oxide, a π-conjugated molecule, a charge transfer complex, a liquid crystal molecule, a vapor deposition polymerization molecule, and polyparaxylene. The thin film patterning method according to the item. 請求項1乃至4のいずれか一項に記載の薄膜のパターニング方法によりパターニングされた薄膜パターンを含むことを特徴とするデバイス。   A device comprising a thin film pattern patterned by the thin film patterning method according to claim 1. 請求項1乃至4のいずれか一項に記載の薄膜のパターニング方法を用いて、デバイスの薄膜を形成する工程を含むことを特徴とするデバイスの製造方法。   A method for manufacturing a device, comprising a step of forming a thin film of a device using the thin film patterning method according to claim 1. 前記デバイスは、薄膜トランジスタであって、
前記デバイスの薄膜は、ゲート電極の周囲を覆うゲート絶縁膜であることを特徴とする請求項6に記載のデバイスの製造方法。
The device is a thin film transistor,
The device manufacturing method according to claim 6, wherein the thin film of the device is a gate insulating film covering a periphery of the gate electrode.
JP2009136678A 2009-06-05 2009-06-05 Method of patterning thin film, device, and method of manufacturing the same Pending JP2010283240A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009136678A JP2010283240A (en) 2009-06-05 2009-06-05 Method of patterning thin film, device, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009136678A JP2010283240A (en) 2009-06-05 2009-06-05 Method of patterning thin film, device, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010283240A true JP2010283240A (en) 2010-12-16

Family

ID=43539709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009136678A Pending JP2010283240A (en) 2009-06-05 2009-06-05 Method of patterning thin film, device, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010283240A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762159A (en) * 2014-01-23 2014-04-30 上海交通大学 Method for graphing conductive polymer film by using metal protecting layer
WO2015025949A1 (en) * 2013-08-23 2015-02-26 富士フイルム株式会社 Laminate body
WO2016021501A1 (en) * 2014-08-05 2016-02-11 旭硝子株式会社 Photosensitive resin solution, method for forming patterning film, and method for finely working fluorine-containing resin film
JP2016535413A (en) * 2013-08-29 2016-11-10 富士フイルム株式会社 Method for lithographic patterning of an organic layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198502A (en) * 1991-06-06 1993-08-06 Asahi Glass Co Ltd Manufacture of semiconductor
JPH1126819A (en) * 1997-06-30 1999-01-29 Kyocera Corp Electronic circuit parts
JP2001052979A (en) * 1999-08-05 2001-02-23 Sony Corp Formation method for resist, working method for substrate, and filter structure
JP2002198283A (en) * 2000-12-25 2002-07-12 Toshiba Corp Resist pattern formation method
JP2003077815A (en) * 2001-09-05 2003-03-14 Oki Electric Ind Co Ltd Method of forming circuit pattern

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198502A (en) * 1991-06-06 1993-08-06 Asahi Glass Co Ltd Manufacture of semiconductor
JPH1126819A (en) * 1997-06-30 1999-01-29 Kyocera Corp Electronic circuit parts
JP2001052979A (en) * 1999-08-05 2001-02-23 Sony Corp Formation method for resist, working method for substrate, and filter structure
JP2002198283A (en) * 2000-12-25 2002-07-12 Toshiba Corp Resist pattern formation method
JP2003077815A (en) * 2001-09-05 2003-03-14 Oki Electric Ind Co Ltd Method of forming circuit pattern

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015025949A1 (en) * 2013-08-23 2015-02-26 富士フイルム株式会社 Laminate body
JP2015194674A (en) * 2013-08-23 2015-11-05 富士フイルム株式会社 laminate
JP2016535413A (en) * 2013-08-29 2016-11-10 富士フイルム株式会社 Method for lithographic patterning of an organic layer
CN103762159A (en) * 2014-01-23 2014-04-30 上海交通大学 Method for graphing conductive polymer film by using metal protecting layer
WO2016021501A1 (en) * 2014-08-05 2016-02-11 旭硝子株式会社 Photosensitive resin solution, method for forming patterning film, and method for finely working fluorine-containing resin film

Similar Documents

Publication Publication Date Title
US10707079B2 (en) Orthogonal patterning method
US9159925B2 (en) Process for imprint patterning materials in thin-film devices
US20140322850A1 (en) Method for forming an organic device
JP2008523618A (en) Patterning method by surface modification
JP2011216647A (en) Method for manufacturing pattern-formed body, method for manufacturing functional element, and method for manufacturing semiconductor element
TWI677104B (en) Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor
JP2009272523A (en) Thin-film transistor, and method of manufacturing the same
KR20100106404A (en) Organic thin film transistors, active matrix organic optical devices and methods of making the same
US8413576B2 (en) Method of fabricating a structure
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
JP4984416B2 (en) Thin film transistor manufacturing method
JP2007036006A (en) Organic thin film transistor and its manufacturing method
JP2010283240A (en) Method of patterning thin film, device, and method of manufacturing the same
JP5332145B2 (en) Multilayer structure, electronic device, electronic device array, and display device
JP2015179765A (en) Electronic device and method for manufacturing the same
JP2011259001A (en) Method of producing patterned body, method of manufacturing functional element and method of manufacturing semiconductor element
US8153512B2 (en) Patterning techniques
Wang et al. Two photolithographic patterning schemes for PEDOT: PSS and their applications in organic light-emitting diodes
JP2009026901A (en) Laminate structure, electronic device, electronic device array, and display device
JP5071643B2 (en) Manufacturing method of electronic device
RU2515340C2 (en) Method of electronic device fabrication
JP5737506B2 (en) Method for manufacturing organic semiconductor element
JP5737505B2 (en) Method for manufacturing organic semiconductor element
US9620730B2 (en) Method for manufacturing an organic electronic device and organic electronic device
WO2017112932A1 (en) Patterning and inverted deposition engineering for solution-processed electrodes and semiconducting films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312