JP2010283158A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2010283158A
JP2010283158A JP2009135389A JP2009135389A JP2010283158A JP 2010283158 A JP2010283158 A JP 2010283158A JP 2009135389 A JP2009135389 A JP 2009135389A JP 2009135389 A JP2009135389 A JP 2009135389A JP 2010283158 A JP2010283158 A JP 2010283158A
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal plate
resin sheet
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009135389A
Other languages
Japanese (ja)
Inventor
Koji Tamura
幸治 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009135389A priority Critical patent/JP2010283158A/en
Publication of JP2010283158A publication Critical patent/JP2010283158A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin semiconductor device and a method for manufacturing the same. <P>SOLUTION: A method for manufacturing a semiconductor device includes a process of mounting a semiconductor chip 11 and a metal plate 12 apart on a first resin sheet 30 and pressing the semiconductor chip 11 to embed a part in the first resin sheet 30; a process of connecting the semiconductor chip 11 and the metal plate 12 via a connection conductor 14; a process of laminating a second resin sheet 34 on the first resin sheet 30, in such a manner as to cover the semiconductor chip 11, the metal plate 12 and the connection conductor 14; a process of removing the first resin sheet 30 and a part embedded in the first resin sheet 30 to expose the semiconductor chip 11 and the metal plate 12; a process of forming a protection film 18, having a first opening 18a exposing the semiconductor chip 11 on the second resin sheet 34 and a second opening 18b exposing the metal plate 12; and a process of forming first and second external electrodes 16 and 17 in the semiconductor chip 11 and the metal plate 12 with the protection film 18 as a mask. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

近年、携帯電話や移動式携帯端末に代表される各種の小型電子機器の普及に伴い、樹脂封止型の半導体装置では、電極リードが基板に直接ハンダ付けできる表面実装型のパッケージが主流になってきている。   In recent years, along with the widespread use of various small electronic devices typified by mobile phones and mobile portable terminals, surface-mount packages in which electrode leads can be soldered directly to a substrate have become mainstream in resin-encapsulated semiconductor devices. It is coming.

従来、第1電極リードに半導体チップを載置し、ワイヤを介して半導体チップと第2電極リードを接続し、樹脂でモールドした半導体装置は、本来必要でない半導体チップを支持する第1電極リード(支持基板)を用いているので、半導体装置を薄型化するのが難しいという問題がある。   2. Description of the Related Art Conventionally, a semiconductor device in which a semiconductor chip is mounted on a first electrode lead, the semiconductor chip and the second electrode lead are connected via a wire, and is molded with a resin is a first electrode lead that supports a semiconductor chip that is not originally required ( Since the support substrate is used, there is a problem that it is difficult to reduce the thickness of the semiconductor device.

これに対して、半導体チップを支持する支持基板を用いずに薄型化を図った半導体装置が知られている(例えば、特許文献1または特許文献2参照。)。
特許文献1に開示された半導体装置は、導電箔に分離溝を形成した後、回路素子を実装してワイヤボンディングし、この導電箔を支持基板として絶縁性樹脂を被着し、反転した後、今度は絶縁性樹脂を支持基板として導電箔を研磨して導電路として分離し、導電路よりも外側に位置する絶縁性樹脂を切断することにより、1パッケージとしている。
On the other hand, a semiconductor device is known that is thinned without using a support substrate that supports a semiconductor chip (see, for example, Patent Document 1 or Patent Document 2).
In the semiconductor device disclosed in Patent Document 1, after forming a separation groove in a conductive foil, a circuit element is mounted and wire-bonded, an insulating resin is applied using the conductive foil as a supporting substrate, and then inverted. This time, the conductive foil is polished using the insulating resin as a supporting substrate to separate the conductive path, and the insulating resin located outside the conductive path is cut to form one package.

特許文献2に開示された半導体装置は、外部電極用の電鋳が形成された金属板の上に半導体素子を接着固定した状態でワイヤボンディングして樹脂によって封止する。そして、樹脂封止後に金属板を剥離して得られた樹脂封止体を切断することにより、1パッケージとしている。   The semiconductor device disclosed in Patent Document 2 is sealed with resin by wire bonding in a state where a semiconductor element is bonded and fixed on a metal plate on which electroforming for external electrodes is formed. And it cuts the resin sealing body obtained by peeling a metal plate after resin sealing, and it is set as 1 package.

半導体装置の高さは、外部電極の厚さ、半導体チップの厚さ、ワイヤループの高さおよびモールド樹脂の厚さなどに依存するが、主として半導体チップの厚さに律速されている。即ち、半導体チップは本来必要ではないが、半導体チップをマウントするときのハンドリング性、ボンディングするときの耐衝撃性を確保するために必要な厚さの半導体基板を有しているので、マウント、ボンディングが終了した後に、事後的に半導体チップの厚さを薄くすることができれば更に半導体装置の薄型化を図ることができる。   The height of the semiconductor device depends on the thickness of the external chip, the thickness of the semiconductor chip, the height of the wire loop, the thickness of the mold resin, and the like, but is mainly limited by the thickness of the semiconductor chip. In other words, the semiconductor chip is not originally necessary, but since it has a semiconductor substrate having a thickness necessary for securing the handling property when mounting the semiconductor chip and the shock resistance when bonding, the mounting and bonding If the thickness of the semiconductor chip can be reduced afterwards, the semiconductor device can be further reduced in thickness.

然しながら、特許文献1または特許文献2に開示された半導体装置は、ダイシングしたときの半導体ウェーハの厚さと同じ厚さの半導体チップを有しており、半導体装置を更に薄型化するのが難しいという問題がある。
更に、組み立て工程において、事後的に半導体チップの厚さを薄くするということについては何らの開示も示唆もなされていない。
However, the semiconductor device disclosed in Patent Document 1 or Patent Document 2 has a semiconductor chip having the same thickness as the semiconductor wafer when dicing, and it is difficult to further reduce the thickness of the semiconductor device. There is.
Furthermore, there is no disclosure or suggestion about reducing the thickness of the semiconductor chip later in the assembly process.

特開2001−217372号公報JP 2001-217372 A 特開2006−351835号公報JP 2006-351835 A

本発明は、薄型の半導体装置およびその製造方法を提供する。   The present invention provides a thin semiconductor device and a method for manufacturing the same.

本発明の一態様の半導体装置の製造方法は、半導体チップおよび金属板を、第1樹脂シート上に離間して載置し、前記半導体チップを押圧し、前記半導体チップの一部を前記第1樹脂シートに埋め込む工程と、前記半導体チップと前記金属板とを、接続導体を介して電気的に接続する工程と、第2樹脂シートを、前記半導体チップ、前記金属板および前記接続導体を覆うように前記第1樹脂シート上に積層する工程と、前記第1樹脂シートを除去するとともに、途中で先に露出する前記第1樹脂シートに埋め込まれた前記半導体チップの一部を除去して、前記半導体チップおよび前記金属板を露出させる工程と、前記第2樹脂シート上に、前記半導体チップを露出する第1の開口と、前記金属板を露出する第2の開口とを有する保護膜を形成し、前記保護膜をマスクとして前記半導体チップおよび前記金属板に第1および第2外部電極を形成する工程と、を具備することを特徴としている。   In the method for manufacturing a semiconductor device of one embodiment of the present invention, a semiconductor chip and a metal plate are placed separately on a first resin sheet, the semiconductor chip is pressed, and a part of the semiconductor chip is transferred to the first resin sheet. A step of embedding in a resin sheet; a step of electrically connecting the semiconductor chip and the metal plate via a connection conductor; and a second resin sheet covering the semiconductor chip, the metal plate, and the connection conductor. Laminating on the first resin sheet, removing the first resin sheet, removing a part of the semiconductor chip embedded in the first resin sheet exposed earlier in the middle, A step of exposing the semiconductor chip and the metal plate, and forming a protective film having a first opening exposing the semiconductor chip and a second opening exposing the metal plate on the second resin sheet. It is characterized by comprising the steps of forming first and second external electrodes on the semiconductor chip and the metal plate the protective film as a mask.

本発明の一態様の半導体装置は、半導体チップと、前記半導体チップと同一平面上に離間して配置された金属板と、一方が前記半導体チップの第1の面に形成された電極パッドに接続され、他方が前記金属板の第1の面に接続された接続導体と、前記半導体チップの第1の面と対向する第2の面および前記金属板の第1の面と対向する第2の面をそれぞれ露出させて、前記半導体チップ、前記金属板および前記接続導体を封止する樹脂と、前記半導体チップの前記第2の面および前記金属板の前記第2の面に形成された第1および第2外部電極と、前記第1および第2外部電極の周りを囲むように、前記樹脂上に形成された保護膜と、を具備することを特徴としている。   A semiconductor device of one embodiment of the present invention includes a semiconductor chip, a metal plate that is spaced apart on the same plane as the semiconductor chip, and one electrode connected to an electrode pad formed on the first surface of the semiconductor chip. And the other is a connection conductor connected to the first surface of the metal plate, a second surface facing the first surface of the semiconductor chip, and a second surface facing the first surface of the metal plate. A first surface formed on the second surface of the semiconductor chip, the second surface of the semiconductor chip, and the resin that seals the semiconductor chip, the metal plate, and the connection conductor, respectively. And a second external electrode, and a protective film formed on the resin so as to surround the first and second external electrodes.

本発明によれば、薄型の半導体装置およびその製造方法が得られる。   According to the present invention, a thin semiconductor device and a manufacturing method thereof can be obtained.

本発明の実施例1に係る半導体装置を示す図で、図1(a)はその平面図、図1(b)は図1(a)のA−A線に沿って切断し矢印方向に眺めた断面図、図1(c)は図1(a)のB−B線に沿って切断し矢印方向に眺めた断面図。1A and 1B are diagrams illustrating a semiconductor device according to a first embodiment of the present invention, in which FIG. 1A is a plan view thereof, and FIG. 1B is cut along a line AA in FIG. FIG. 1C is a sectional view taken along the line BB in FIG. 1A and viewed in the direction of the arrow. 本発明の実施例に係る半導体装置の製造方法を工程順に示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device which concerns on the Example of this invention in process order. 本発明の実施例に係る半導体装置の製造方法を工程順に示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device which concerns on the Example of this invention in process order. 本発明の実施例に係る半導体装置を比較例の半導体装置と対比して示す図で、図4(a)が本実施例の半導体装置を示す断面図、図4(b)が比較例の半導体装置を示す断面図。4A and 4B are diagrams showing a semiconductor device according to an embodiment of the present invention in comparison with a semiconductor device of a comparative example, in which FIG. 4A is a cross-sectional view showing the semiconductor device of the present embodiment, and FIG. Sectional drawing which shows an apparatus. 本発明の実施例に係る別の半導体装置を示す図で、図5(a)はその平面図、図5(b)は図5(a)のC−C線に沿って切断し矢印方向に眺めた断面図。FIG. 5A is a plan view of another semiconductor device according to an embodiment of the present invention, and FIG. 5B is a cross-sectional view taken along the line CC in FIG. A cross-sectional view. 本発明の実施例に係る更に別の半導体装置を示す図で、図6(a)はその平面図、図6(b)は図6(a)のD−D線に沿って切断し矢印方向に眺めた断面図。FIG. 6A is a plan view of another semiconductor device according to an embodiment of the present invention, and FIG. 6B is a cross-sectional view taken along line DD in FIG. FIG.

以下、本発明の実施例について図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

本発明の実施例に係る半導体路装置について図1乃至図4を用いて説明する。図1は本実施例の半導体装置を示す図で、図1(a)はその平面図、図1(b)は図1(a)のA−A線に沿って切断し矢印方向に眺めた断面図、図1(c)は図1(a)のB−B線に沿って切断し矢印方向に眺めた断面図、図2および図3は半導体装置の製造工程を順に示す断面図、図4は半導体装置を比較例の半導体装置と対比して示す図で、図4(a)が本実施例の半導体装置を示す断面図、図4(b)が比較例の半導体装置を示す断面図である。   A semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 1A and 1B are diagrams showing the semiconductor device of this embodiment, FIG. 1A is a plan view thereof, and FIG. 1B is cut along the line AA in FIG. 1C is a cross-sectional view taken along the line BB in FIG. 1A and viewed in the direction of the arrow, and FIGS. 2 and 3 are cross-sectional views sequentially showing the manufacturing steps of the semiconductor device. 4 is a view showing the semiconductor device in comparison with the semiconductor device of the comparative example. FIG. 4A is a cross-sectional view showing the semiconductor device of this embodiment, and FIG. 4B is a cross-sectional view showing the semiconductor device of the comparative example. It is.

図1に示すように、本実施例の半導体装置10は、半導体チップ11と、半導体チップ11と同一平面上に離間して配置された金属板12と、一方が半導体チップ11の第1の面11aに形成された電極パッド13に接続され、他方が金属板12の第1の面12aに接続されたワイヤ(接続導体)14と、半導体チップ11の第1の面11aと対向する第2の面11bおよび金属板12の第1の面12aと対向する第2の面12bをそれぞれ露出させて、半導体チップ11、金属板12およびワイヤ14を封止する樹脂15と、を具備している。   As shown in FIG. 1, the semiconductor device 10 of the present embodiment includes a semiconductor chip 11, a metal plate 12 that is spaced apart on the same plane as the semiconductor chip 11, and one of the first surfaces of the semiconductor chip 11. A wire (connecting conductor) 14 connected to the electrode pad 13 formed on 11 a and the other connected to the first surface 12 a of the metal plate 12, and a second facing the first surface 11 a of the semiconductor chip 11. A resin 15 that seals the semiconductor chip 11, the metal plate 12, and the wire 14 is provided by exposing the surface 11 b and the second surface 12 b facing the first surface 12 a of the metal plate 12.

更に、半導体装置10は、半導体チップ11の第2の面11bおよび金属板12の第2の面12bに形成された第1および第2外部電極16、17と、第1および第2の外部電極16、17の周りを囲むように、樹脂15上に形成された保護膜18と、を具備している。   Furthermore, the semiconductor device 10 includes first and second external electrodes 16 and 17 formed on the second surface 11b of the semiconductor chip 11 and the second surface 12b of the metal plate 12, and first and second external electrodes. 16 and 17 and a protective film 18 formed on the resin 15 so as to surround the periphery.

半導体チップ11は、例えば厚さt1が50μm程度の縦型ダイオードで、第1の面11a側にアノード、第2の面11b側にカソードを有し、電極パッド13がアノード端子、第1外部電極16がカソード端子である。   The semiconductor chip 11 is, for example, a vertical diode having a thickness t1 of about 50 μm, and has an anode on the first surface 11a side and a cathode on the second surface 11b side, an electrode pad 13 is an anode terminal, and a first external electrode Reference numeral 16 denotes a cathode terminal.

金属板12は、厚さt2が半導体チップ11の厚さt1に等しい、例えば鉄と銅の合金材(主成分は鉄)にニッケルまたはハンダをメッキしたリードフレームの電極リードである。
電極パッド13は、例えば縦型ダイオードのアノードにオーミック接触したアルミニウムパッドである。
ワイヤ14は、例えば電極パッド13と金属板12とに超音波ボンディングされたボンディングループ高さ20μm程度の金(Au)線である。
The metal plate 12 is an electrode lead of a lead frame having a thickness t2 equal to the thickness t1 of the semiconductor chip 11, for example, an alloy material of iron and copper (main component is iron) plated with nickel or solder.
The electrode pad 13 is, for example, an aluminum pad that is in ohmic contact with the anode of a vertical diode.
The wire 14 is, for example, a gold (Au) wire having a bonding loop height of about 20 μm that is ultrasonically bonded to the electrode pad 13 and the metal plate 12.

樹脂15は、例えば半硬化エポキシ樹脂フィルムをアフターキュアして硬化させたモールド樹脂である。ボンディングループのトップからモールド樹脂の上面までの高さは50μm程度である。   The resin 15 is, for example, a mold resin obtained by curing after curing a semi-cured epoxy resin film. The height from the top of the bonding loop to the upper surface of the mold resin is about 50 μm.

第1および第2外部電極16、17は、例えば厚さ40μm程度の銅(Cu)メッキ電極であり、Cuの上に錫(Sn)メッキ、またはニッケル金(Ni/Au)メッキが外装されている。
保護膜18は、例えば後述するように第1および第2外部電極16、17をメッキするときのマスクとなるレジスト膜が残置されたものである。
The first and second external electrodes 16 and 17 are, for example, copper (Cu) plating electrodes having a thickness of about 40 μm, and tin (Sn) plating or nickel gold (Ni / Au) plating is packaged on the Cu. Yes.
For example, as will be described later, the protective film 18 is a film in which a resist film is left as a mask when the first and second external electrodes 16 and 17 are plated.

従って、半導体装置10の高さHは、第1および第2外部電極16、17の厚さ、半導体チップ11の厚さ、ボンディングループの高さおよびボンディングループのトップからモールド樹脂の上面までの高さの和となり、160μm程度になる。   Therefore, the height H of the semiconductor device 10 is the thickness of the first and second external electrodes 16 and 17, the thickness of the semiconductor chip 11, the height of the bonding loop, and the height from the top of the bonding loop to the upper surface of the mold resin. The sum is about 160 μm.

次に、半導体装置10の製造方法について説明する。図2および図3は半導体装置10の製造工程を順に示す断面図である。   Next, a method for manufacturing the semiconductor device 10 will be described. 2 and 3 are cross-sectional views showing the manufacturing process of the semiconductor device 10 in order.

始めに、図2(a)に示すように、厚さt0、例えばダイシングしたときの半導体ウェーハの厚さと同じ厚さ150μmの半導体チップ11と、厚さt0より薄い厚さt2、例えば50μmの金属板12を、第1樹脂シート30、例えば厚さ200μmの半硬化エポキシ樹脂シート上に離間して載置する。
本実施例では、一組の半導体チップ11および金属板12を、長尺の第1樹脂シート30に所定の間隔を置いて複数載置し、最終的にダイシングライン31に沿って切断することにより、1パッケージとしている。
First, as shown in FIG. 2A, a semiconductor chip 11 having a thickness t0, for example, 150 μm, which is the same as the thickness of the semiconductor wafer when diced, and a metal t2, for example, 50 μm, which is thinner than the thickness t0. The plate 12 is placed on the first resin sheet 30, for example, a semi-cured epoxy resin sheet having a thickness of 200 μm so as to be spaced apart.
In this embodiment, a set of a plurality of semiconductor chips 11 and metal plates 12 are placed on a long first resin sheet 30 at a predetermined interval, and finally cut along a dicing line 31. 1 package.

次に、図2(b)に示すように、半導体チップ11の厚さt0が金属板12の厚さt2より厚いので、第1樹脂シート30を台座32上に載置し、半導体チップ11を押さえ板33により押圧する。
次に、図2(c)に示すように、半導体チップ11の一部を第1樹脂シート30に埋め込んで、半導体チップ11の上面の高さと金属板12の上面の高さとを揃える。
次に、図2(d)に示すように、半導体チップ11の電極パッド13と金属板12とに、ワイヤ14を超音波ボンディングして、半導体チップ11の電極パッド13と金属板12とを電気的に接続する。
Next, as shown in FIG. 2B, since the thickness t0 of the semiconductor chip 11 is thicker than the thickness t2 of the metal plate 12, the first resin sheet 30 is placed on the base 32, and the semiconductor chip 11 is mounted. The pressure plate 33 is pressed.
Next, as shown in FIG. 2C, a part of the semiconductor chip 11 is embedded in the first resin sheet 30 so that the height of the upper surface of the semiconductor chip 11 and the height of the upper surface of the metal plate 12 are aligned.
Next, as shown in FIG. 2D, the wire 14 is ultrasonically bonded to the electrode pad 13 and the metal plate 12 of the semiconductor chip 11, and the electrode pad 13 and the metal plate 12 of the semiconductor chip 11 are electrically connected. Connect.

次に、図3(a)に示すように、例えば第1樹脂シート30と同じ材質で、厚さが120μm程度の第2樹脂シート34を、半導体チップ11、金属板12およびワイヤ14を覆うように第1樹脂シート30上に重ね合わせ、クリアランス(パッケージの高さ)を保って加圧することにより、包み込む半導体チップ11、金属板12およびワイヤ14の形状に倣い隙間無く充填した後、アフターキュアを施す。   Next, as shown in FIG. 3A, for example, a second resin sheet 34 made of the same material as the first resin sheet 30 and having a thickness of about 120 μm covers the semiconductor chip 11, the metal plate 12, and the wires 14. After filling the first resin sheet 30 with pressure and maintaining the clearance (the height of the package), it fills the shape of the semiconductor chip 11, the metal plate 12 and the wire 14 to be wrapped without gaps, and after-cure Apply.

これにより、第1樹脂シート30と第2樹脂シート34とが一体化して通常の熱硬化したエポキシ樹脂と同じになり、半導体チップ11、金属板12およびワイヤ14が樹脂でモールドされる。   Thereby, the 1st resin sheet 30 and the 2nd resin sheet 34 are integrated, and it becomes the same as the normal thermosetting epoxy resin, and the semiconductor chip 11, the metal plate 12, and the wire 14 are molded with resin.

本明細書では、第1樹脂シート30と第2樹脂シート34とがアフターキュアにより一体化した後も、便宜的に第1樹脂シート30、第2樹脂シート34と記している。   In the present specification, even after the first resin sheet 30 and the second resin sheet 34 are integrated by after-curing, they are referred to as the first resin sheet 30 and the second resin sheet 34 for convenience.

次に、図3(b)に示すように、第1樹脂シート30を、例えばラッピングにより除去するとともに、途中で先に露出する第1樹脂シート30に埋め込まれた部分をラッピンクして、半導体チップ11および金属板12を露出させる。
これにより、事後的に半導体チップ11の厚さがt0からt1に薄くなり、半導体チップ11の厚さt1が金属板12の厚さt2に等しくなる。
Next, as shown in FIG. 3B, the first resin sheet 30 is removed by, for example, lapping, and the portion embedded in the first resin sheet 30 that is exposed first in the middle is wrapped to form a semiconductor chip. 11 and the metal plate 12 are exposed.
As a result, the thickness of the semiconductor chip 11 is subsequently reduced from t0 to t1, and the thickness t1 of the semiconductor chip 11 is equal to the thickness t2 of the metal plate 12.

次に、図3(c)に示すように、半導体チップ11の全部を露出する第1の開口18aと、金属板12の一部を露出する第2の開口18bとを有する保護膜18、例えばフォトリソグラフィ法によりパターニングされたレジスト膜を第2樹脂シート34上に形成する。   Next, as shown in FIG. 3C, a protective film 18 having a first opening 18a exposing the entire semiconductor chip 11 and a second opening 18b exposing a part of the metal plate 12, for example, A resist film patterned by photolithography is formed on the second resin sheet 34.

次に、図3(d)に示すように、保護膜18をマスクとして電界メッキ法によりCuを厚さ40μm程度メッキし、Cuの上にSn、またはニッケル金(Ni/Au)の外装メッキを施す。これにより、半導体チップ11に第1外部電極16が形成され、金属板12に第2外部電極17が形成される。
次に、ブレード35を用い、ダイシングライン31に沿って、第2樹脂シート34をダイシングし、個々のパッケージに分離する。
Next, as shown in FIG. 3D, Cu is plated to a thickness of about 40 μm by electroplating using the protective film 18 as a mask, and Sn or nickel gold (Ni / Au) exterior plating is formed on the Cu. Apply. As a result, the first external electrode 16 is formed on the semiconductor chip 11 and the second external electrode 17 is formed on the metal plate 12.
Next, the second resin sheet 34 is diced along the dicing line 31 using the blade 35, and separated into individual packages.

これにより、組み立て工程においてマウント時のハンドリング性、ボンディング時の耐衝撃性を確保するのに必要な厚さt0を有し、ボンディング終了後に厚さをt1に薄くした半導体チップ11を有する薄型の半導体装置10が得られる。   As a result, a thin semiconductor having a semiconductor chip 11 having a thickness t0 necessary to ensure handling at the time of mounting and impact resistance at the time of bonding in the assembly process, and having a thickness reduced to t1 after the bonding is completed. Device 10 is obtained.

ダイシングライン31に相当する部分に支持基板や金属板が配置されていないので、ダイシング時のブレート35の磨耗、破損を大幅に低減することができる。第1、第2樹脂シート30、34を重ね、アフターキュアによりモールドしているので、モールド用の金型等も不要である。
更に、半導体チップ11を薄くしたことにより、導通抵抗の低減、放熱性の向上など半導体装置10の特性向上が期待できる。
Since the support substrate and the metal plate are not disposed in the portion corresponding to the dicing line 31, the wear and breakage of the blade 35 during dicing can be greatly reduced. Since the first and second resin sheets 30 and 34 are stacked and molded by after-curing, a mold for molding is unnecessary.
Further, by reducing the thickness of the semiconductor chip 11, it is possible to expect improvement in characteristics of the semiconductor device 10 such as reduction of conduction resistance and improvement of heat dissipation.

図4は、本実施例の半導体装置を比較例の半導体装置と対比して示す図で、図4(a)が本実施例の半導体装置を示す断面図、図4(b)が比較例の半導体装置を示す断面図である。ここで、比較例とは半導体チップ11を押圧して半導体チップ11の一部を第1樹脂シート30に埋め込まずに組み立てた半導体装置のことである。始めに、比較例の半導体装置について説明する。   4A and 4B are diagrams showing the semiconductor device of this embodiment in comparison with the semiconductor device of the comparative example. FIG. 4A is a cross-sectional view showing the semiconductor device of this embodiment, and FIG. It is sectional drawing which shows a semiconductor device. Here, the comparative example is a semiconductor device assembled by pressing the semiconductor chip 11 without embedding a part of the semiconductor chip 11 in the first resin sheet 30. First, a semiconductor device of a comparative example will be described.

図4(b)に示すように、比較例の半導体装置50は、第1樹脂シート30にマウントするときのハンドリング性、ワイヤ14をボンディングするときの耐衝撃性を確保するために必要な厚さt0を有する半導体チップ51を具備している。
その結果半導体装置50の高さH2は、半導体チップ51の厚さt0で律速され、半導体装置50を薄型化するのが困難である。
As shown in FIG. 4B, the semiconductor device 50 of the comparative example has a thickness necessary for securing handling properties when mounted on the first resin sheet 30 and impact resistance when bonding the wire 14. A semiconductor chip 51 having t0 is provided.
As a result, the height H2 of the semiconductor device 50 is limited by the thickness t0 of the semiconductor chip 51, and it is difficult to make the semiconductor device 50 thinner.

一方、本実施例の半導体装置10は、組み立て前には第1樹脂シート30にマウントするときのハンドリング性、ワイヤ14をボンディングするときの耐衝撃性を確保するために必要な厚さt0を有しているが、マウント、ボンディングが終了した後に本来必要のない半導体基板が除去されて厚さがt0からt1に薄化された半導体チップ11を具備している。
その結果、半導体装置10の高さH1は、半導体チップ11の厚さの低減量に応じて低くなるので、更に薄型の半導体装置を得る事ができる。
On the other hand, the semiconductor device 10 according to the present embodiment has a thickness t0 necessary for securing handling properties when mounted on the first resin sheet 30 and impact resistance when bonding the wire 14 before assembly. However, the semiconductor chip 11 is reduced in thickness from t0 to t1 by removing a semiconductor substrate that is not necessary after mounting and bonding.
As a result, the height H1 of the semiconductor device 10 is lowered according to the reduction amount of the thickness of the semiconductor chip 11, so that a thinner semiconductor device can be obtained.

以上説明したように、本実施例では、組み立て前には第1樹脂シート30にマウントするときのハンドリング性、ワイヤ14をボンディングするときの耐衝撃性を確保するために必要な厚さt0を有する半導体チップ11を、マウント、ボンディングが終了した後に本来必要のない半導体基板を除去することにより、事後的に厚さをt0からt1に薄化している。
その結果、十分な組み立て性を維持しながら、半導体装置を薄型化することができる。従って、薄型の半導体装置およびその製造方法が得られる。
As described above, in the present embodiment, the thickness t0 necessary for securing the handling property when mounted on the first resin sheet 30 and the shock resistance when bonding the wire 14 is obtained before assembly. The semiconductor chip 11 is thinned from t0 to t1 afterwards by removing the semiconductor substrate which is not necessary after the mounting and bonding.
As a result, the semiconductor device can be reduced in thickness while maintaining sufficient assembly. Therefore, a thin semiconductor device and a manufacturing method thereof can be obtained.

ここでは、第1樹脂シート30と、半導体チップ11の第1樹脂シート30に埋め込まれた一部を除去して半導体チップ11および金属板12を露出させる場合について説明したが、引き続いて第2樹脂シート34、半導体チップ11および金属板12を研磨し、第2樹脂シート34、半導体チップ11および金属板12を更に薄くすることも可能である。これによれば、金属板12の厚さt2に律速されずに、更に半導体装置を薄型化することが可能である。   Here, the case where the first resin sheet 30 and a part of the semiconductor chip 11 embedded in the first resin sheet 30 are removed to expose the semiconductor chip 11 and the metal plate 12 has been described. It is also possible to polish the sheet 34, the semiconductor chip 11 and the metal plate 12, and further reduce the thickness of the second resin sheet 34, the semiconductor chip 11 and the metal plate 12. According to this, it is possible to further reduce the thickness of the semiconductor device without being controlled by the thickness t2 of the metal plate 12.

半導体チップ11の上面11aと金属板12の上面12aとが同一平面上にあるように、半導体チップ11を第1樹脂シート30に埋め込む場合に説明したが、埋め込む量については特に制限はない。   Although the case where the semiconductor chip 11 is embedded in the first resin sheet 30 has been described so that the upper surface 11a of the semiconductor chip 11 and the upper surface 12a of the metal plate 12 are on the same plane, the amount embedded is not particularly limited.

目的の薄さの半導体装置が得られる範囲内であれば、半導体チップ11の上面11aが金属板12の上面12aより高く、即ち同一平面上になくても構わない。
また、半導体チップ11の上面11aを金属板12の上面12aより低くする必要はない。半導体装置の薄さは、金属板12の厚さt2で律速されるからである。
The upper surface 11a of the semiconductor chip 11 may be higher than the upper surface 12a of the metal plate 12, that is, not on the same plane, as long as a target thin semiconductor device can be obtained.
Further, the upper surface 11 a of the semiconductor chip 11 does not need to be lower than the upper surface 12 a of the metal plate 12. This is because the thickness of the semiconductor device is controlled by the thickness t2 of the metal plate 12.

半導体チップ11の厚さt0が金属板12の厚さt2より大きい場合について説明したが、半導体チップ11の厚さt0が金属板12の厚さt2より小さい場合には、金属板12を第1樹脂シート30に埋め込むことにより、同様に実施することができる。   The case where the thickness t0 of the semiconductor chip 11 is larger than the thickness t2 of the metal plate 12 has been described. However, when the thickness t0 of the semiconductor chip 11 is smaller than the thickness t2 of the metal plate 12, the metal plate 12 is changed to the first plate. By embedding in the resin sheet 30, it can implement similarly.

半導体チップ11が、2端子の縦型ダイオードである場合について説明したが、3端子の縦型トランジスタであっても同様に実施することができる。
図5は3端子の縦型トランジスタが形成された半導体チップを有する半導体装置を示す図で、図5(a)はその平面図、図5(b)は図5(a)のC−C線に沿って切断し矢印方向に眺めた断面図である。
Although the case where the semiconductor chip 11 is a two-terminal vertical diode has been described, the present invention can be similarly implemented even if it is a three-terminal vertical transistor.
5A and 5B are diagrams showing a semiconductor device having a semiconductor chip in which a three-terminal vertical transistor is formed. FIG. 5A is a plan view thereof, and FIG. 5B is a CC line in FIG. It is sectional drawing which cut | disconnected along and was seen in the arrow direction.

図5に示すように、半導体装置60は、3端子の縦型トランジスタが形成された半導体チップ61と、半導体チップ61を挟むように、半導体チップ61と同一平面上に離間して配置された金属板12、62と、一方が半導体チップ61の第1の面61aに形成された電極パッド13に接続され、他方が金属板12の第1の面12aに接続されたワイヤ14と、一方が半導体チップ61の第1の面61aに形成された電極パッド63に接続され、他方が金属板62の第1の面62aに接続されたワイヤ64と、を具備している。   As shown in FIG. 5, the semiconductor device 60 includes a semiconductor chip 61 in which a three-terminal vertical transistor is formed, and a metal that is arranged on the same plane as the semiconductor chip 61 so as to sandwich the semiconductor chip 61. The plates 12 and 62, one of which is connected to the electrode pad 13 formed on the first surface 61a of the semiconductor chip 61 and the other of which is connected to the first surface 12a of the metal plate 12 and one of which is a semiconductor A wire 64 connected to the electrode pad 63 formed on the first surface 61 a of the chip 61 and the other connected to the first surface 62 a of the metal plate 62.

更に半導体装置60は、半導体チップ61の第1の面61aと対向する第2の面61bおよび金属板12、62の第1の面12a、62aと対向する第2の面12b、62bをそれぞれ露出させて、半導体チップ61、金属板12、62およびワイヤ14、64を封止する樹脂15と、半導体チップ61の第2の面61bに形成された第1外部電極16、および金属板12に形成された第2外部電極17、金属板62の第2の面62bに形成された第3外部電極65と、第1乃至第3外部電極16、17、65の周りを囲むように、樹脂15上に形成された保護膜18と、を具備している。   Further, the semiconductor device 60 exposes the second surface 61b facing the first surface 61a of the semiconductor chip 61 and the second surfaces 12b and 62b facing the first surfaces 12a and 62a of the metal plates 12 and 62, respectively. The resin 15 for sealing the semiconductor chip 61, the metal plates 12, 62 and the wires 14, 64, the first external electrode 16 formed on the second surface 61b of the semiconductor chip 61, and the metal plate 12 are formed. On the resin 15 so as to surround the second external electrode 17 formed, the third external electrode 65 formed on the second surface 62b of the metal plate 62, and the first to third external electrodes 16, 17, 65. And a protective film 18 formed on the substrate.

半導体チップ61は、マウント、ボンディング終了後に薄化され、半導体チップ61の厚さt1と、金属板12、62の厚さt2は、互いに等しく設定されているので、十分な組み立て性を維持しながら、3端子の縦型トランジスタを有する半導体チップ61を有する薄型の半導体装置60が得られる。   The semiconductor chip 61 is thinned after completion of mounting and bonding, and the thickness t1 of the semiconductor chip 61 and the thickness t2 of the metal plates 12 and 62 are set to be equal to each other. A thin semiconductor device 60 having a semiconductor chip 61 having a three-terminal vertical transistor is obtained.

接続導体がワイヤ14である場合について説明したが、板または帯状の接続導体であっても構わない。図6は板状接続導体を有する半導体装置を示す図で、図6(a)はその平面図、図6(b)は図6(a)のD−D線に沿って切断し矢印方向に眺めた断面図である。   Although the case where the connecting conductor is the wire 14 has been described, it may be a plate or a strip-like connecting conductor. 6A and 6B are diagrams showing a semiconductor device having a plate-like connection conductor, FIG. 6A being a plan view thereof, and FIG. 6B being cut along the line DD in FIG. It is sectional drawing seen.

図6に示すように、半導体装置70は、一端が半導体チップ11の電極パッド13に接続され、他端が金属板12に接続された板状接続導体71を具備している。板状接続導体71は、例えばアルミニウムを主成分とし、微量のシリコンが添加された合金である。
半導体チップ11の上面と金属板12の上面とが同一平面上にあるので、半導体チップ11および金属板12に板状接続導体71を容易に超音波接合することができる。
As shown in FIG. 6, the semiconductor device 70 includes a plate-like connection conductor 71 having one end connected to the electrode pad 13 of the semiconductor chip 11 and the other end connected to the metal plate 12. The plate-like connection conductor 71 is an alloy containing, for example, aluminum as a main component and a small amount of silicon added.
Since the upper surface of the semiconductor chip 11 and the upper surface of the metal plate 12 are on the same plane, the plate-like connection conductor 71 can be easily ultrasonically bonded to the semiconductor chip 11 and the metal plate 12.

接続導体をワイヤ14から板状接続導体71に替えることにより、ワイヤ14のループの高さが不要になるので、半導体装置70の高さH3は半導体装置10の高さH1よりδだけ低くなり、半導体装置70を更に薄型化することが可能である。   By changing the connecting conductor from the wire 14 to the plate-like connecting conductor 71, the height of the loop of the wire 14 becomes unnecessary, so that the height H3 of the semiconductor device 70 is lower than the height H1 of the semiconductor device 10 by δ, It is possible to further reduce the thickness of the semiconductor device 70.

本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) 前記半導体チップおよび前記金属板が露出した後に、更に前記第2樹脂シート、前記半導体チップおよび前記金属板を研磨して、前記第2樹脂シート、前記半導体チップおよび前記金属板を更に薄くする請求項12に記載の半導体装置の製造方法。
The present invention can be configured as described in the following supplementary notes.
(Supplementary Note 1) After the semiconductor chip and the metal plate are exposed, the second resin sheet, the semiconductor chip, and the metal plate are further polished, and the second resin sheet, the semiconductor chip, and the metal plate are further polished. The method of manufacturing a semiconductor device according to claim 12, wherein the semiconductor device is thinned.

(付記2) 前記金属板が、リードフレームのリード端子であることを特徴とする請求項1乃至請求項3に記載の半導体装置の製造方法。 (Additional remark 2) The said metal plate is a lead terminal of a lead frame, The manufacturing method of the semiconductor device of Claim 1 thru | or 3 characterized by the above-mentioned.

(付記3) 前記接続導体が、ワイヤ、板または帯状の接続導体である請求項1に記載の半導体装置の製造方法。 (Supplementary note 3) The method of manufacturing a semiconductor device according to claim 1, wherein the connection conductor is a wire, plate, or strip-shaped connection conductor.

10、50、60、70 半導体装置
11、51、61 半導体チップ
12、62 金属板
13、63 電極パッド
14、64 ワイヤ(接続導体)
15 樹脂
16 第1外部電極
17 第2外部電極
18 保護膜
18a、18b 第1、第2の開口
30 第1樹脂シート
31 ダイシングライン
32 台座
33 押さえ板
34 第2樹脂シート
35 ブレード
65 第3外部電極
71 板状接続導体
10, 50, 60, 70 Semiconductor device 11, 51, 61 Semiconductor chip 12, 62 Metal plate 13, 63 Electrode pad 14, 64 Wire (connection conductor)
15 Resin 16 1st external electrode 17 2nd external electrode 18 Protective film 18a, 18b 1st, 2nd opening 30 1st resin sheet 31 Dicing line 32 Base 33 Holding plate 34 2nd resin sheet 35 Blade 65 3rd external electrode 71 Plate connection conductor

Claims (5)

半導体チップおよび金属板を、第1樹脂シート上に離間して載置し、前記半導体チップを押圧し、前記半導体チップの一部を前記第1樹脂シートに埋め込む工程と、
前記半導体チップと前記金属板とを、接続導体を介して電気的に接続する工程と、
第2樹脂シートを、前記半導体チップ、前記金属板および前記接続導体を覆うように前記第1樹脂シート上に積層する工程と、
前記第1樹脂シートを除去するとともに、途中で先に露出する前記第1樹脂シートに埋め込まれた前記半導体チップの一部を除去して、前記半導体チップおよび前記金属板を露出させる工程と、
前記第2樹脂シート上に、前記半導体チップを露出する第1の開口と、前記金属板を露出する第2の開口とを有する保護膜を形成し、前記保護膜をマスクとして前記半導体チップおよび前記金属板に第1および第2外部電極を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
Placing the semiconductor chip and the metal plate separately on the first resin sheet, pressing the semiconductor chip, and embedding a part of the semiconductor chip in the first resin sheet;
Electrically connecting the semiconductor chip and the metal plate via a connection conductor;
Laminating a second resin sheet on the first resin sheet so as to cover the semiconductor chip, the metal plate and the connection conductor;
Removing the first resin sheet, removing a part of the semiconductor chip embedded in the first resin sheet exposed earlier in the middle, and exposing the semiconductor chip and the metal plate;
A protective film having a first opening for exposing the semiconductor chip and a second opening for exposing the metal plate is formed on the second resin sheet, and the semiconductor chip and the protective film are used as a mask. Forming first and second external electrodes on a metal plate;
A method for manufacturing a semiconductor device, comprising:
前記半導体チップの一部を前記第1樹脂シートに埋め込むに際し、前記半導体チップの上面と前記金属板の上面とが同一平面上に揃うように埋め込むことを特徴とする請求項1に記載の半導体装置の製造方法。   2. The semiconductor device according to claim 1, wherein a part of the semiconductor chip is embedded in the first resin sheet so that an upper surface of the semiconductor chip and an upper surface of the metal plate are aligned on the same plane. Manufacturing method. 前記第1および第2外部電極の形成は、メッキ法により行うことを特徴とする請求項1に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the first and second external electrodes are formed by a plating method. 半導体チップと、
前記半導体チップと同一平面上に離間して配置された金属板と、
一方が前記半導体チップの第1の面に形成された電極パッドに接続され、他方が前記金属板の第1の面に接続された接続導体と、
前記半導体チップの第1の面と対向する第2の面および前記金属板の第1の面と対向する第2の面をそれぞれ露出させて、前記半導体チップ、前記金属板および前記接続導体を封止する樹脂と、
前記半導体チップの前記第2の面および前記金属板の前記第2の面に形成された第1および第2外部電極と、
前記第1および第2外部電極の周りを囲むように、前記樹脂上に形成された保護膜と、
を具備することを特徴とする半導体装置。
A semiconductor chip;
A metal plate spaced apart on the same plane as the semiconductor chip;
A connection conductor, one connected to the electrode pad formed on the first surface of the semiconductor chip and the other connected to the first surface of the metal plate;
The second surface facing the first surface of the semiconductor chip and the second surface facing the first surface of the metal plate are exposed to seal the semiconductor chip, the metal plate, and the connection conductor. Resin to stop,
First and second external electrodes formed on the second surface of the semiconductor chip and the second surface of the metal plate;
A protective film formed on the resin so as to surround the first and second external electrodes;
A semiconductor device comprising:
前記半導体チップの上面と前記金属板の上面とが同一平面上にあり、前記半導体チップの厚さと前記金属板の厚さとが等しいことを特徴とする請求項5に記載の半導体装置。   6. The semiconductor device according to claim 5, wherein the upper surface of the semiconductor chip and the upper surface of the metal plate are on the same plane, and the thickness of the semiconductor chip is equal to the thickness of the metal plate.
JP2009135389A 2009-06-04 2009-06-04 Semiconductor device and method for manufacturing the same Pending JP2010283158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009135389A JP2010283158A (en) 2009-06-04 2009-06-04 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009135389A JP2010283158A (en) 2009-06-04 2009-06-04 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010283158A true JP2010283158A (en) 2010-12-16

Family

ID=43539649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009135389A Pending JP2010283158A (en) 2009-06-04 2009-06-04 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010283158A (en)

Similar Documents

Publication Publication Date Title
TWI527175B (en) Etch-back type semiconductor package, substrate and manufacturing method thereof
US6841854B2 (en) Semiconductor device
US8163601B2 (en) Chip-exposed semiconductor device and its packaging method
US8455304B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US20090127682A1 (en) Chip package structure and method of fabricating the same
US10854560B2 (en) Semiconductor device and semiconductor device manufacturing method
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
US9263335B2 (en) Discrete semiconductor device package and manufacturing method
CN208767298U (en) Sensor encapsulation
US20120286410A1 (en) Semiconductor device packaging method and semiconductor device package
US11721654B2 (en) Ultra-thin multichip power devices
TW201705426A (en) Resin-encapsulated semiconductor device and method of manufacturing the same
JP6851239B2 (en) Resin-sealed semiconductor device and its manufacturing method
JP5621712B2 (en) Semiconductor chip
KR101238159B1 (en) Semiconductor package, stacking semiconductor package, and the method of fabricating the same
KR101134706B1 (en) Leadframe and method for manufacturing the same
JP2010283158A (en) Semiconductor device and method for manufacturing the same
TWI834888B (en) Package substrate
KR101358637B1 (en) Method for manufacturing a thin semiconductor package
JP4097486B2 (en) Circuit device manufacturing method
JP4749181B2 (en) Semiconductor device and manufacturing method thereof
KR101163905B1 (en) Leadframe and method for manufacturing the same
CN101385134A (en) Flip chip mlp with conductive ink
JP2004071900A (en) Circuit device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205