JP2010278346A - Method of manufacturing thin film capacitor - Google Patents
Method of manufacturing thin film capacitor Download PDFInfo
- Publication number
- JP2010278346A JP2010278346A JP2009131000A JP2009131000A JP2010278346A JP 2010278346 A JP2010278346 A JP 2010278346A JP 2009131000 A JP2009131000 A JP 2009131000A JP 2009131000 A JP2009131000 A JP 2009131000A JP 2010278346 A JP2010278346 A JP 2010278346A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- dielectric
- electrode
- dielectric layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、薄膜コンデンサの製造方法に関する。 The present invention relates to a method for manufacturing a thin film capacitor.
近年、電子機器や電子回路基板の多機能化及び小型化に伴い、これらに実装されるコンデンサの小型化が要求されている。従来、小型のコンデンサとしては、0603(0.6×0.3mm)サイズ又は0402(0.4×0.2mm)サイズのような極小な寸法の積層セラミックコンデンサが開発されてきた。 In recent years, along with the multifunction and miniaturization of electronic devices and electronic circuit boards, miniaturization of capacitors mounted thereon has been required. Conventionally, as a small capacitor, a multilayer ceramic capacitor having a very small size such as 0603 (0.6 × 0.3 mm) size or 0402 (0.4 × 0.2 mm) size has been developed.
さらに、電子回路基板としての機能を向上させるために、基板内に受動部品を埋め込んでしまうような検討が最近になり活発化してきている。それらの電子回路基板の製造において、従来の積層セラミックコンデンサを基板内に埋め込む場合、コンデンサの厚み及びセラミックスという性質からくる脆性に起因して、埋め込み工程上で発生する応力により、コンデンサにクラックが発生したり、基板の埋め込んだ部分が変形したりする問題があった。これらの問題は、積層セラミックコンデンサの中でも極小なものを用いた場合であっても解消することは困難であった。そのため、基板内への埋め込み用のコンデンサとして、積層セラミックコンデンサより厚さの薄い低背なコンデンサが望まれている。低背なコンデンサとしては、従来、誘電体薄膜と、誘電体薄膜を間に挟んで対向する電極とを備える薄膜コンデンサが知られている(下記特許文献1、2参照)。 Furthermore, in order to improve the function as an electronic circuit board, studies for embedding passive components in the board have recently been activated. In the production of these electronic circuit boards, when embedding conventional monolithic ceramic capacitors in the board, cracks occur in the capacitors due to the stress generated during the embedding process due to the brittleness caused by the capacitor thickness and ceramic properties. And there is a problem that the embedded portion of the substrate is deformed. These problems have been difficult to solve even when a very small multilayer ceramic capacitor is used. Therefore, a low-profile capacitor having a thickness smaller than that of the multilayer ceramic capacitor is desired as a capacitor for embedding in a substrate. Conventionally, as a low-profile capacitor, a thin film capacitor including a dielectric thin film and electrodes facing each other with the dielectric thin film interposed therebetween is known (see Patent Documents 1 and 2 below).
一方で、上記の薄膜コンデンサでは、従来の積層セラミックコンデンサと同様に、容量を増加させることが求められる。薄膜コンデンサの容量を増加させる方法としては、誘電体厚みを薄くする方法、コンデンサの有効面積を増大させる方法、さらに、誘電体の組成を最適化する方法、及び誘電体薄膜の微細構造を制御して、膜の緻密さを向上させる方法が挙げられる。 On the other hand, in the above thin film capacitor, it is required to increase the capacity as in the conventional multilayer ceramic capacitor. Methods for increasing the capacity of thin film capacitors include reducing the dielectric thickness, increasing the effective area of the capacitor, further optimizing the dielectric composition, and controlling the microstructure of the dielectric thin film. Thus, there is a method for improving the denseness of the film.
誘電体薄膜の組成を最適化する方法としては、一般的に、誘電体磁器組成物の中でも比較的高い比誘電率を有するBaTiO3を選択する方法が採用される。 As a method for optimizing the composition of the dielectric thin film, a method of selecting BaTiO 3 having a relatively high relative dielectric constant among dielectric ceramic compositions is generally employed.
誘電体薄膜の微細構造を制御する方法としては、誘電体薄膜の結晶をエピタキシャル成長させたり、配向させたり、配向させなくとも一定方向に規則的に成長させたりする技術がある。例えば、上記特許文献1には、ペロブスカイト型酸化物のカラムナー構造(柱状結晶構造)とグラニュラー構造が積層された多層構造を有する誘電体薄膜をCVD法により基板上に形成することで、誘電体薄膜の比誘電率を高める方法が開示されている。しかし、上記特許文献1の方法では、誘電体薄膜の形成に高価なCVD装置を必要とするため、薄膜コンデンサの製造コストが高くなることが問題となる。また、上記特許文献1の方法では、CVD法で誘電体薄膜を形成する際に基板を550℃加熱する。そのため、基板が卑金属である場合には、基板が酸化する恐れがある。さらに、上記特許文献1の方法では、CVD中の雰囲気、原料の状態、基板温度といった様々なファクターにより、誘電体薄膜の組成の制御が困難となる場合がある。 As a method for controlling the fine structure of the dielectric thin film, there is a technique of epitaxially growing the crystal of the dielectric thin film, orienting it, or growing it regularly in a certain direction without orientation. For example, Patent Document 1 discloses that a dielectric thin film having a multilayer structure in which a columnar structure (columnar crystal structure) of a perovskite oxide and a granular structure are stacked is formed on a substrate by a CVD method. A method for increasing the relative permittivity of is disclosed. However, the method disclosed in Patent Document 1 requires an expensive CVD apparatus for forming the dielectric thin film, which raises a problem that the manufacturing cost of the thin film capacitor increases. In the method of Patent Document 1, the substrate is heated at 550 ° C. when the dielectric thin film is formed by the CVD method. Therefore, when the substrate is a base metal, the substrate may be oxidized. Furthermore, in the method of Patent Document 1, it may be difficult to control the composition of the dielectric thin film due to various factors such as the atmosphere during CVD, the state of the raw material, and the substrate temperature.
誘電体薄膜の微細構造を制御する別の方法として、上記特許文献2には、ゾルゲル法を用いて結晶配向性のある誘電体薄膜を単結晶基板上に形成する方法が開示されている。しかし、上記特許文献2の方法は、サファイヤやMgO等の高価な単結晶基板を必要とするため、薄膜コンデンサの製造コストが高くなることが問題となる。 As another method for controlling the fine structure of the dielectric thin film, Patent Document 2 discloses a method of forming a dielectric thin film having crystal orientation on a single crystal substrate by using a sol-gel method. However, since the method of Patent Document 2 requires an expensive single crystal substrate such as sapphire or MgO, there is a problem that the manufacturing cost of the thin film capacitor is increased.
以上のように、従来、カラムナー構造を有し、比誘電率が高い誘電体薄膜を有する薄膜コンデンサを製造する場合、製造コストが高いことや誘電体薄膜の組成の制御が困難であること等が問題であった。したがって、従来は、低コストの方法を用いて誘電体薄膜の微細構造及び組成を制御し、誘電体薄膜の比誘電率を高め、薄膜コンデンサの容量を増加させることは困難であった。 As described above, when manufacturing a thin film capacitor having a columnar structure and a dielectric thin film having a high relative dielectric constant, the manufacturing cost is high and it is difficult to control the composition of the dielectric thin film. It was a problem. Therefore, conventionally, it has been difficult to control the microstructure and composition of the dielectric thin film using a low-cost method, increase the relative dielectric constant of the dielectric thin film, and increase the capacity of the thin film capacitor.
また、薄膜コンデンサでは、従来の積層セラミックコンデンサと同等の静電容量のみならず、絶縁抵抗値及びコンデンサとしての信頼性も求められる。ここで、コンデンサとしての「信頼性」とは、高温高湿環境下で薄膜コンデンサに電圧を印加し続けた際に、絶縁抵抗値が低下し難い特性を意味する。しかしながら、薄膜コンデンサを薄くするほど、絶縁抵抗値が低下し易く、またコンデンサとしての信頼性も低下し易いことが問題であった。 Thin film capacitors are required not only to have the same capacitance as conventional multilayer ceramic capacitors, but also to have insulation resistance values and reliability as capacitors. Here, “reliability” as a capacitor means a characteristic in which an insulation resistance value is not easily lowered when a voltage is continuously applied to a thin film capacitor in a high temperature and high humidity environment. However, the thinner the thin film capacitor, the easier it is for the insulation resistance value to decrease and the reliability as the capacitor to decrease.
そこで、本発明は、上記課題に鑑みてなされたものであり、カラムナー構造を有する誘電体薄膜を備え、従来に比べて容量が大きく、絶縁抵抗値が高く、且つコンデンサとしての信頼性が高い薄膜コンデンサを低コストで形成することを可能とする薄膜コンデンサの製造方法を提供することを目的とする。 Accordingly, the present invention has been made in view of the above problems, and includes a dielectric thin film having a columnar structure, a thin film having a larger capacity, a higher insulation resistance value, and a higher reliability as a capacitor. It is an object of the present invention to provide a method for manufacturing a thin film capacitor that makes it possible to form a capacitor at low cost.
上記目的を達成するため、本発明に係る薄膜コンデンサの製造方法は、金属溶液から形成した塗膜の仮焼成を電極上で一回以上行うことにより、一層以上の前駆体層を電極上に積層する積層工程と、電極上に積層された一層以上の前駆体層を真空雰囲気中で本焼成して、一層の誘電体層を電極上に形成する本焼成工程と、積層工程及び本焼成工程を交互にそれぞれ二回以上行って複数の誘電体層を電極上で積層することにより、誘電体薄膜を電極上に形成する薄膜形成工程と、を備え、金属溶液が、Ba,Sr,Ca及びPbからなる群より選ばれる少なくとも一種の元素Aと、Ti,Zr,Hf及びSnからなる群より選ばれる少なくとも一種の元素Bと、を含み、元素Bのモル数の合計MBに対する元素Aのモル数の合計MAの比MA/MBを1未満に調整し、一回の本焼成工程において形成する一層の誘電体層の単位面積当たりの質量を10〜50μg/cm2に調整する。なお、本発明において「誘電体層の単位面積」とは、電極及び誘電体層の積層方向に垂直な面における誘電体層の単位面積を意味する。 In order to achieve the above object, a method of manufacturing a thin film capacitor according to the present invention includes stacking one or more precursor layers on an electrode by performing temporary firing of a coating film formed from a metal solution once or more on the electrode. Laminating step, one or more precursor layers laminated on the electrode are main-fired in a vacuum atmosphere, and a main-firing step of forming a single dielectric layer on the electrode, a laminating step and a main-firing step. A thin film forming step of forming a dielectric thin film on the electrode by laminating a plurality of dielectric layers on the electrode alternately and twice or more, and the metal solution contains Ba, Sr, Ca and Pb. and at least one element a selected from the group consisting of, Ti, Zr, wherein the at least one element B selected from the group consisting of Hf and Sn, moles of element a to the total M B of the number of moles of element B The ratio of the total number M A M A / A M B was adjusted to less than 1, to adjust the further mass per unit area of the dielectric layer formed in a single main baking step to 10-50 / cm 2. In the present invention, “unit area of the dielectric layer” means a unit area of the dielectric layer in a plane perpendicular to the stacking direction of the electrode and the dielectric layer.
上記本発明では、カラムナー構造を有する誘電体薄膜を備え、従来に比べて容量が大きく、絶縁抵抗値が高く、且つコンデンサとしての信頼性が高い薄膜コンデンサを低コストで形成することを可能となる。 In the present invention, a thin film capacitor having a dielectric thin film having a columnar structure and having a larger capacity, higher insulation resistance value, and higher reliability as a capacitor can be formed at low cost. .
上記本発明では、金属溶液がMnを更に含むことが好ましい。これにより、誘電体薄膜の絶縁抵抗値とその信頼性を向上させ易くなる。なお、金属溶液中のMnの含有量は、AyBO3誘電体100モル(ここでy=MA/MB)に対して、0.05〜0.45モルであることが好ましい。 In the said invention, it is preferable that a metal solution further contains Mn. Thereby, it becomes easy to improve the insulation resistance value and reliability of the dielectric thin film. The content of Mn in the metal solution, to the A y BO 3 dielectric 100 moles (where y = M A / M B) , is preferably 0.05 to 0.45 mol.
本発明によれば、カラムナー構造を有する誘電体薄膜を備え、従来に比べて容量が大きく、絶縁抵抗値が高く、且つコンデンサとしての信頼性が高い薄膜コンデンサを低コストで形成することができる薄膜コンデンサの製造方法を提供することが可能となる。 According to the present invention, a thin film including a dielectric thin film having a columnar structure and capable of forming a thin film capacitor having a larger capacity, a higher insulation resistance value, and a higher reliability as a capacitor at a low cost. It is possible to provide a method for manufacturing a capacitor.
以下、本発明の好適な実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、同一又は同等の要素については同一の符号を付す。また、上下左右の位置関係は図面に示す通りであるが、寸法の比率は図面に示すものに限定されない。また、説明が重複する場合にはその説明を省略する。なお、後述する薄膜コンデンサが備える誘電体層の数は1層又は2層に限定されず、薄膜コンデンサにおいて3層以上の誘電体層が積層されていてもよい。 Hereinafter, preferred embodiments of the present invention will be described in detail. However, the present invention is not limited to the following embodiments. In addition, the same code | symbol is attached | subjected about the same or equivalent element. In addition, although the positional relationship between the top, bottom, left and right is as shown in the drawing, the ratio of dimensions is not limited to that shown in the drawing. Further, when the description overlaps, the description is omitted. Note that the number of dielectric layers included in the thin film capacitor described later is not limited to one or two layers, and three or more dielectric layers may be stacked in the thin film capacitor.
[第一実施形態]
(薄膜コンデンサの製造方法)
第一実施形態に係る薄膜コンデンサの製造方法は、金属溶液から形成した塗膜の仮焼成を電極上で2回行うことにより、2つの前駆体層を電極上に積層する積層工程と、電極上に積層された2つの前駆体層を真空雰囲気中で本焼成して、1層の誘電体層を電極上に形成する本焼成工程と、を備える。すなわち、第一実施形態では、化学溶液法を用いて誘電体層を下地電極上で形成する。そして、第一実施形態では、薄膜形成工程において、積層工程及び本焼成工程を交互にそれぞれ2回行って2層の誘電体層を積層することにより、カラムナー構造を有する誘電体薄膜を電極上に形成する。次に、誘電体薄膜上に上部電極を形成することにより、薄膜コンデンサを得る。以下では、図1、図2を用いて各工程を説明する。なお、図1、2は、電極、塗膜、前駆体層、誘電体層又は誘電体薄膜の積層方向における概略断面図である。
[First embodiment]
(Thin film capacitor manufacturing method)
The manufacturing method of the thin film capacitor according to the first embodiment includes a stacking step of stacking two precursor layers on an electrode by performing preliminary firing of a coating film formed from a metal solution twice on the electrode, And a main firing step in which the two precursor layers stacked on the substrate are fired in a vacuum atmosphere to form a single dielectric layer on the electrode. That is, in the first embodiment, the dielectric layer is formed on the base electrode using the chemical solution method. In the first embodiment, in the thin film formation step, the dielectric layer having the columnar structure is formed on the electrode by alternately laminating the main layer and the main baking step twice to laminate the two dielectric layers. Form. Next, an upper electrode is formed on the dielectric thin film to obtain a thin film capacitor. Below, each process is demonstrated using FIG. 1, FIG. 1 and 2 are schematic cross-sectional views in the stacking direction of an electrode, a coating film, a precursor layer, a dielectric layer, or a dielectric thin film.
第一実施形態の薄膜形成工程では、以下の第一積層工程、第一本焼成工程、第二積層工程及び第二本焼成工程を行う。 In the thin film formation step of the first embodiment, the following first lamination step, first main baking step, second lamination step, and second main baking step are performed.
<第一積層工程>
第一積層工程では、まず、下地電極6を準備する。必要に応じて下地電極6の表面をCMP(Chemical Mechanical Polishing)、電解研磨、バフ研磨等の方法により研磨してもよい。
<First lamination process>
In the first lamination step, first, the
下地電極6は、卑金属又は貴金属であればよいが、主成分としてNiを含有することが好ましい。NiはCMP等によって加工し易く、また貴金属より安価である点において好適である。下地電極6を構成するNiの純度は高いほど好ましく、99.99重量%以上であることが好ましい。なお、本発明の効果を損なわない程度であれば、下地電極6に微量の不純物が含まれていても良い。
The
下地電極6は、金属箔であってもよく、Si、ガラス又はセラミック等の基板上に形成された金属薄膜であってもよい。下地電極6が金属箔である場合、下地電極6の厚さは、5〜100μmであることが好ましく、20〜70μmであることがより好ましい。下地電極6の厚さが薄過ぎる場合、薄膜コンデンサの製造時に下地電極6をハンドリンクし難くなる傾向がある。下地電極6が基板上に形成された金属薄膜である場合、下地電極6の厚さは、50nm以上であることが好ましい。なお、金属薄膜を基板上に形成する前に、基板と金属薄膜との密着性を向上させるために、基板上に密着層を形成してもよい。また、下地電極6の面積は、例えば、100×100mm2程度である。
The
図1(A)に示すように、下地電極6の表面全体に、金属溶液を塗布し、第一塗膜20aを形成する。金属溶液の塗布は、スピンコートにより行えばよい。第一塗膜20aの厚さは、スピンコートの回転数、塗布時間又は金属溶液中の下記の元素A、Bの各含有率等により調整すればよい。
As shown in FIG. 1A, a metal solution is applied to the entire surface of the
第一実施形態では、金属溶液が、Ba,Sr,Ca及びPbからなる群より選ばれる少なくとも一種の元素Aと、Ti,Zr,Hf及びSnからなる群より選ばれる少なくとも一種の元素Bと、を含む。また、第一実施形態では、元素Bのモル数の合計MBに対する元素Aのモル数の合計MAの比MA/MBを1未満に調整する。これにより、最終的に得られる誘電体薄膜を、下記化学式(1)で表される組成を有するペロブスカイト型の複合酸化物から構成することが可能となる。 In the first embodiment, the metal solution includes at least one element A selected from the group consisting of Ba, Sr, Ca and Pb, and at least one element B selected from the group consisting of Ti, Zr, Hf and Sn, including. Further, in the first embodiment, adjusting the ratio M A / M B of the total M A mole number of the element A to the total M B of the number of moles of element B to less than 1. As a result, the finally obtained dielectric thin film can be composed of a perovskite complex oxide having a composition represented by the following chemical formula (1).
AyBO3 (1)
上記化学式(1)中、AはBa,Sr,Ca及びPbからなる群より選ばれる少なくとも一種の元素を表し、BはTi,Zr,Hf及びSnからなる群より選ばれる少なくとも一種を表し、y<1である。すなわち、第一実施形態では、MA/MB=y<1である。
A y BO 3 (1)
In the above chemical formula (1), A represents at least one element selected from the group consisting of Ba, Sr, Ca and Pb, B represents at least one selected from the group consisting of Ti, Zr, Hf and Sn, y <1. That is, in the first embodiment, M A / M B = y <1.
MA/MBが1以上である場合、上記化学式(1)においてy≧1となる。y≧1である場合、誘電体薄膜の高温高湿負荷環境下での絶縁抵抗の信頼性が低下する。第一実施形態では、MA/MBを1未満に調整し、y<1とすることにより、MA/MBが1以上である場合に比べて、高温高湿負荷環境下での絶縁抵抗の信頼性を向上させることが可能となる。なお、第一実施形態では、MA/MBを0.97以上に調整することが好ましい。MA/MBが0.97未満である場合、上記化学式(1)においてy<0.97となる。y<0.97である場合、0.97≦yである場合に比べて誘電体薄膜の絶縁抵抗値及びその信頼性が低下する傾向がある。第一実施形態では、比MA/MBを0.97以上に調整し、0.97≦yとすることにより、このような傾向を抑制することができる。 If M A / M B is 1 or more, and y ≧ 1 in the above formula (1). When y ≧ 1, the reliability of the insulation resistance of the dielectric thin film under a high temperature and high humidity load environment is lowered. In the first embodiment, by adjusting the M A / M B less than 1, by a y <1, as compared with the case where M A / M B is one or more, insulation of a high-temperature and high-humidity load environment It becomes possible to improve the reliability of resistance. In the first embodiment, it is preferable to adjust M A / M B to 0.97 or more. When M A / M B is less than 0.97, y <0.97 in the above chemical formula (1). When y <0.97, the insulation resistance value of the dielectric thin film and its reliability tend to be lower than when 0.97 ≦ y. In the first embodiment, the ratio M A / M B is adjusted to 0.97 or higher, by a 0.97 ≦ y, it is possible to suppress such a tendency.
第一実施形態では、金属溶液がMnを更に含むことが好ましい。これにより、最終的に得られる誘電体薄膜にMnを含有させることができる。誘電体薄膜がMnを含有する場合、誘電体薄膜がMnを含有しない場合に比べて、誘電体薄膜の絶縁抵抗値とその信頼性を向上させ易くなる。なお、金属溶液におけるMnの含有量は、AyBO3誘電体100モル(ここでy=MA/MB)に対して、0.05モル以上0.45モル以下に調整することが好ましい。金属溶液におけるMnの含有量が0.45モルより大きい場合、Mnの含有量が0.45モル以下である場合に比べて、誘電体薄膜の高温高湿負荷環境下での絶縁抵抗の信頼性が低下する傾向がある。第一実施形態では、Mnの含有量を0.45モル以下に調整することにより、このような傾向を抑制することができる。 In the first embodiment, it is preferable that the metal solution further contains Mn. Thereby, Mn can be contained in the dielectric thin film finally obtained. When the dielectric thin film contains Mn, it becomes easier to improve the insulation resistance value and the reliability of the dielectric thin film than when the dielectric thin film does not contain Mn. The content of Mn in the metal solution, with respect to A y BO 3 dielectric 100 moles (where y = M A / M B) , preferably adjusted to 0.05 mol to 0.45 mol . When the Mn content in the metal solution is greater than 0.45 mol, the reliability of the insulation resistance of the dielectric thin film in a high-temperature and high-humidity load environment is higher than when the Mn content is 0.45 mol or less. Tends to decrease. In the first embodiment, such a tendency can be suppressed by adjusting the Mn content to 0.45 mol or less.
金属溶液の具体例としては、例えば、上記の元素A、Bそれぞれの有機酸塩をアルコール等の有機溶媒に溶解させて得た液体を用いればよい。有機酸塩としては、オクチル酸塩、ネオデカン酸塩、ステアリン酸塩、又はナフテン酸塩等が挙げられる。なお、必要に応じてMnの有機酸塩を金属溶液に添加してもよい。 As a specific example of the metal solution, for example, a liquid obtained by dissolving the organic acid salts of the elements A and B in an organic solvent such as alcohol may be used. Examples of the organic acid salt include octylate, neodecanoate, stearate, or naphthenate. If necessary, an organic acid salt of Mn may be added to the metal solution.
下地電極6上に形成した第一塗膜20aを仮焼成することにより、第一塗膜20a中の有機成分が熱分解すると共に、第一塗膜20a中の元素A及びBが酸化される。その結果、図1(B)に示すように、第一前駆体層20bが下地電極6上に形成される。
By temporarily firing the
第一実施形態では、第一塗膜20aを大気等の酸化雰囲気中で仮焼成することが好ましい。これにより、後述する第一本焼成工程において、カラムナー構造を有するAyBO3の結晶の生成が促進される。また、第一実施形態では、第一塗膜20aを340〜600℃で仮焼成することが好ましく、400〜480℃で仮焼成することがより好ましく、400〜440℃で仮焼成することが特に好ましい。仮焼成の温度が低過ぎる場合、第一塗膜20a中の有機成分の一部が熱分解せずに第一前駆体層20a中に残存する傾向がある。有機成分が多く残存した第一前駆体層20aに対して本焼成工程を実施した場合、得られる誘電体層がポーラスとなり、誘電体層の密度が低くなる。その結果、薄膜コンデンサの容量を向上させるという本発明の効果が小さくなる。仮焼成の温度が高過ぎる場合、下地電極6が酸化し易い傾向がある。仮焼成の時間は、第一塗膜20aの厚さ、面積等に応じて、適宜調整すればよいが、5〜30分間程度とすればよい。
In the first embodiment, it is preferable that the
第一前駆体層20bの形成後、図1(C)に示すように、第一前駆体層20bの表面全体に、金属溶液を塗布し、第二塗膜22aを形成する。次に、第一塗膜20aと同様の方法で、第一前駆体層20b上に形成した第二塗膜22aを仮焼成することにより、図1(D)に示すように、第二前駆体層22bを第一前駆体層20b上に形成する。
After the formation of the
以上のように、第一積層工程では、金属溶液から形成した塗膜の仮焼成を下地電極上で2回行うことにより、第一前駆体層20b及び第二前駆体層22bを下地電極6上に積層する。
As described above, in the first laminating step, the
<第一本焼成工程>
第一本焼成工程では、下地電極6上に積層された第一前駆体層20b及び第二前駆体層22bを本焼成する。本焼成により、第一前駆体層20b及び第二前駆体層22b中でカラムナー構造を有するAyBO3の結晶成長及び焼結が進行し、第一前駆体層20b及び第二前駆体層22bが一体化する。その結果、図1(E)に示す第一誘電体層10が下地電極6上に形成される。
<First main firing step>
In the first main baking step, the
第一実施形態では第一本焼成工程において形成する第一誘電体層10の単位面積当たりの平均質量を10〜50μg/cm2に調整する。第一誘電体層10の単位面積当たりの平均質量が10μg/cm2未満である場合、10μg/cm2以上である場合に比べて、所望の厚さの誘電体薄膜を得るために要する積層工程及び本焼成工程の繰り返し数が増加するため、カラムナー構造を有する誘電体薄膜を低コストで製造することが困難となる。
In the first embodiment, the average mass per unit area of the
また、第一誘電体層10の単位面積当たりの平均質量が10μg/cm2未満である場合、下地電極6上にカラムナー構造の結晶が形成されるとしても、下地電極6上の一部分においては島上に結晶が形成されて第一誘電体層10が厚くなり、他の部分においては結晶が形成され難く、第一誘電体層10が薄くなる傾向がある。そのため、第一誘電体層10の表面形状が凹凸になる。後述する薄膜形成工程において、表面が凹凸状である第一誘電体層10に他の誘電体層を積層して誘電体薄膜を形成する場合、第一誘電体層10とは反対側の誘電体薄膜の表面において、第一誘電体層10表面に起因する凹凸形状が完全には解消さることなく残存する。なぜなら、薄膜形成工程では、第一誘電体層10表面の凸部(島上の結晶)を起点とした結晶成長が進行するため、最終的に得られる誘電体薄膜の表面も凹凸状になるからである。そのため、誘電体薄膜の表面粗さは、下地電極6上に島状の結晶が無い場合に比べて大きくなる。そして、誘電体薄膜表面の凹部において誘電体薄膜の厚さが他所に比べて薄くなり、絶縁抵抗値が他所より低下する。以上の理由から、第一誘電体層10の単位面積当たりの平均質量が10μg/cm2未満である場合、10μg/cm2以上である場合に比べて、誘電体薄膜の絶縁抵抗値が低下する。
In addition, when the average mass per unit area of the
第一誘電体層10の単位面積当たりの平均質量が50μg/cm2より大きい場合、カラムナー構造でなく、グラニュラー構造を有する誘電体薄膜が形成されるため、容量、絶縁抵抗値及びコンデンサとしての信頼性を向上させるという本発明の効果が得られなくなる。
When the average mass per unit area of the
一方、第一実施形態では、第一誘電体層10及び後述する第二誘電体層12それぞれの単位面積当たりの平均質量を10〜50μg/cm2に調整することにより、上記の問題を防止することができる。また、第一実施形態では、各誘電体層の単位面積当たりの平均質量が10μg/cm2未満である場合に比べて緻密なカラムナー構造を有する誘電体薄膜を形成することが可能となる。なお、100nm以上の厚さの誘電体薄膜を形成する場合、第一誘電体層10の単位面積当たりの平均質量を20μg/cm2以上に調整することが好ましい。
On the other hand, in the first embodiment, the above problems are prevented by adjusting the average mass per unit area of the
第一誘電体層10の単位面積当たりの質量は、蛍光X線分析(XRF)により測定すればよい。また、第一誘電体層10の単位面積当たりの質量は、金属溶液中の元素A、B、Mnの各含有率及び金属溶液から形成する第一塗膜20a及び第二塗膜22aの各厚さにより調整すればよい。
The mass per unit area of the
第一実施形態では、第一前駆体層20a及び第二前駆体層22bを真空雰囲気中で本焼成する。これにより、下地電極6の酸化を抑制しつつ、カラムナー構造を有するAyBO3の結晶を成長させることが可能となる。なお、真空雰囲気とは、例えば全圧が1.0×10−3〜1.0×101Pa程度であり、酸素分圧が2.0×10−4〜2.0Pa程度である雰囲気である。本焼成の時間は5分〜2時間程度とすればよい。仮に第一前駆体層20a及び第二前駆体層22bを還元雰囲気中で本焼成した場合、得られる誘電体薄膜の微細構造がグラニュラー構造となってしまい、真空雰囲気中で本焼成を行う場合に比べて、薄膜コンデンサの容量が低下すると共に、薄膜コンデンサの絶縁抵抗値及びその信頼性も低下する。第一実施形態では、真空雰囲気中で本焼成を行うことにより、このような不具合を防止することができる。なお、還元雰囲気とは、例えば、酸素分圧が2.0×10−10Paより低く、H2等の還元性ガスの分圧が高い雰囲気を意味する。
In the first embodiment, the
本焼成の温度は、600〜1000℃であることが好ましい。本焼成の温度が600℃未満である場合、AyBO3の結晶成長、焼結が不十分となり、容量、絶縁抵抗値及びコンデンサとしての信頼性を向上させるという本発明の効果が小さくなる傾向がある。一方、本焼成の温度が1000℃より高い場合、Ni等の下地電極6の一部が蒸発したり、下地電極6が変形してその表面が凹凸状になったりするため、容量、絶縁抵抗値及びコンデンサとしての信頼性を向上させるという本発明の効果が小さくなる傾向がある。本焼成の温度を600〜1000℃とすることにより、これらの傾向を抑制することができる。
The firing temperature is preferably 600 to 1000 ° C. When the main baking temperature is less than 600 ° C., the crystal growth and sintering of A y BO 3 become insufficient, and the effect of the present invention to improve the capacity, the insulation resistance value, and the reliability as a capacitor tends to be reduced. There is. On the other hand, when the temperature of the main baking is higher than 1000 ° C., a part of the
<第二積層工程>
第二積層工程では、図2(A)に示すように、第一積層工程と同様の方法で、第一誘電体層10の表面全体に金属溶液を塗布し、第三塗膜30aを形成する。次に、第一積層工程と同様の方法で、第一誘電体層10上に形成した第三塗膜30aを仮焼成する。これにより、図2(B)に示すように、第三前駆体層30bを第一誘電体層10上に形成する。そして、図2(C)に示すように、第一積層工程と同様の方法で、第三前駆体層30bの表面全体に、金属溶液を塗布し、第四塗膜32aを形成する。次に、第一積層工程と同様の方法で、第三前駆体層30b上に形成した第四塗膜32aを仮焼成する。これにより、図2(D)に示すように、第四前駆体層32bを第三前駆体層30b上に形成する。
<Second lamination step>
In the second laminating step, as shown in FIG. 2A, a metal solution is applied to the entire surface of the
<第二本焼成工程>
第二本焼成工程では、第一本焼成工程と同様の方法で、第一誘電体層10上に積層された第三前駆体層30a及び第二前駆体層32bを本焼成する。本焼成により、第三前駆体層30b及び第二前駆体層22b中でカラムナー構造を有するAyBO3の結晶成長及び焼結が進行し、第三前駆体層30b及び第二前駆体層22bが一体化する。その結果、図2(E)に示すように、第二誘電体層12が第一誘電体層10上に形成され、第一誘電体層10及び第二誘電体層12を備える誘電体薄膜4が得られる。そして、誘電体薄膜4上に上部電極8を形成することにより、図3に薄膜コンデンサ2aが完成する。上部電極8はスパッタリング等により形成すればよい。埋め込み用の薄膜コンデンサ素子は、ここから、さらに上部電極を適宜パターニングすることによって作製される。
<Second main firing step>
In the second main baking step, the
第一実施形態では、第一誘電体層10と同様の理由から、第二本焼成工程において形成する第二誘電体層12の単位面積当たりの質量を10〜50μg/cm2に調整する。第二誘電体層12の単位面積当たりの質量は、金属溶液中の元素A、B、Mnの各含有率及び金属溶液から形成する第三塗膜30a及び第四塗膜32aの各厚さにより調整すればよい。
In the first embodiment, for the same reason as the
上部電極8は、卑金属、貴金属、又は卑金属と貴金属との化合物若しくは合金であればよい。卑金属としては、Ni又はCuが好ましい。貴金属としてはPt,Rh,Pd,Re,Ir,Ruなどが挙げられる。なお、本発明の効果を損なわない程度であれば、上部電極8に微量の不純物が含まれていても良い。
The
誘電体薄膜4の厚さは、例えば、200〜1000nmとすればよい。誘電体薄膜4の厚さは、各誘電体層の厚さにより調整すればよい。各誘電体層の厚さは各前駆体層の厚さによって調整すればよい。各前駆体層の厚さは各塗膜の厚さによって調整すればよい。
The thickness of the dielectric
第一実施形態では、溶液法を用いて塗膜を形成し、且つ積層工程及び本焼成工程を交互にそれぞれ2回行うことにより、誘電体薄膜を形成する。そのため、第一の製造方法では、従来の製造方法のように、プラズマCVD法、電子サイクロトロン(ECR)プラズマCVD法又はプラズマスパッタ法等の成膜方法を実施するために要する高価な装置や誘電体層を形成するための単結晶基板が不要である。また、第一実施形態では、第一誘電体層10及び第二誘電体層12の単位面積当たりの質量を10μg/cm2以上に調整することにより、所望の厚さの誘電体薄膜を得るために要する積層工程及び本焼成工程の繰り返し数を低減することができる。以上の理由から、第一実施形態では、従来に比べて緻密なカラムナー構造を有する誘電体薄膜4を備える薄膜コンデンサ2aを低コストで製造することができる。また、第一実施形態によれば、容量、絶縁抵抗値及びその信頼性を損なうことなく、薄膜コンデンサ2aを低背化することも可能である。
In the first embodiment, a dielectric thin film is formed by forming a coating film using a solution method and alternately performing a lamination process and a main baking process twice. Therefore, in the first manufacturing method, as in the conventional manufacturing method, an expensive apparatus or dielectric required for performing a film forming method such as a plasma CVD method, an electron cyclotron (ECR) plasma CVD method, or a plasma sputtering method. A single crystal substrate for forming the layer is not necessary. Moreover, in the first embodiment, in order to obtain a dielectric thin film having a desired thickness by adjusting the mass per unit area of the
なお、第一実施形態において、第一、二、三及び四の各塗膜を形成する度に、各塗膜を個別に仮焼成し、本焼成してもよい。すなわち、塗膜の数と同じ回数(4回)本焼成工程を行ってもよい。 In the first embodiment, every time the first, second, third, and fourth coating films are formed, each coating film may be individually temporarily fired and then fired. That is, you may perform this baking process as many times as the number of coating films (4 times).
(薄膜コンデンサ)
第一実施形態の薄膜コンデンサ2aは、図3に示すように、誘電体薄膜4と、誘電体薄膜4を間に挟み、平行に対向する電極(下地電極6及び上部電極8)と、を備える。誘電体薄膜4は、第一誘電体層10と第二誘電体層12から構成される。なお、図3は、下地電極6、誘電体薄膜4及び上部電極8の積層方向における薄膜コンデンサ2aの断面図である。
(Thin film capacitor)
As shown in FIG. 3, the
誘電体薄膜4は下記化学式(1)で表される誘電体組成物から構成される。
The dielectric
AyBO3 (1)
上記化学式(1)中、AはBa,Sr,Ca及びPbからなる群より選ばれる少なくとも一種の元素を表し、BはTi,Zr,Hf及びSnからなる群より選ばれる少なくとも一種を表し、y<1である。なお、誘電体薄膜4はアクセプターとしてMnを含有してもよい。
A y BO 3 (1)
In the above chemical formula (1), A represents at least one element selected from the group consisting of Ba, Sr, Ca and Pb, B represents at least one selected from the group consisting of Ti, Zr, Hf and Sn, y <1. The dielectric
第一誘電体層10は、カラムナー構造を有する。すなわち、第一誘電体層10は、積層方向に延びる結晶粒界15を有し、下地電極6に対して交差する方向(略直交する方向)に延びる結晶である複数の柱状結晶からなる。この柱状結晶の平均粒径(下地電極6の表面に平行な断面における径)は、30〜300nm程度である。なお、この平均粒径は、例えば、下記のコード法により算出される。
The
コード法とは、対象物の表面を光学顕微鏡で観察し、観察面において任意に直線Lを引き、直線Lと粒界との交点の数Nを数え、下記数式(A)に示すように、LをNで割り、粒界間の平均長lをもとめて、ある統計学的な数値kとlとを乗じて、それを平均粒子径Dとする方法である(参考文献:「セラミックスのキャラクタリゼーション技術」社団法人 日本セラミックス協会 第7頁)。 In the code method, the surface of the object is observed with an optical microscope, a straight line L is arbitrarily drawn on the observation surface, the number N of intersections of the straight line L and the grain boundary is counted, and as shown in the following formula (A), This is a method in which L is divided by N, and the average length l between grain boundaries is calculated and multiplied by a certain statistical numerical value k and l to obtain an average particle diameter D (reference: “Character of ceramics” "Catalization Technology" Japan Ceramics Association, page 7).
D=k×(L/N) (A)
上記数式(A)中、L/N=lである。
D = k × (L / N) (A)
In the above formula (A), L / N = 1.
本実施形態では、統計学的な数値kとしてk=1.776を用いる。 In this embodiment, k = 1.7776 is used as the statistical numerical value k.
第二誘電体層12は、第一誘電体層10と同様に、カラムナー構造を有する。すなわち、第二誘電体層12は、誘電体層の積層方向に延びる結晶粒界17を有し、下地電極6に対して交差する方向(略直交する方向)に延びる結晶である複数の柱状結晶からなる。この柱状結晶の平均粒径(下地電極6の表面に平行な断面における径)は、30〜300nmである。
Similar to the
第一実施形態では、誘電体薄膜4が、カラムナー構造を有する第一誘電体層10及び第二誘電体層12から構成されるため、各誘電体層がグラニュラー構造を有する場合に比べて、誘電体薄膜4の比誘電率を高め、薄膜コンデンサ2aの容量を増加させることが可能となると共に、誘電体薄膜4の絶縁抵抗値及びコンデンサとしての信頼性を高めることが可能となる。
In the first embodiment, since the dielectric
第一実施形態では、図3に示すように、第一誘電体層10を構成する柱状結晶と、第二誘電体層12を構成する柱状結晶とが、第一誘電体層10と第二誘電体層12の界面において不連続であることが好ましい。すなわち、第一誘電体層10と第二誘電体層12とは異なる柱状結晶から構成されることが好ましい。さらに、第一誘電体層10の結晶粒界15と、第二誘電体層12の結晶粒界17とは、第一誘電体層10と第二誘電体層12との界面において不連続であることが好ましい。これにより、誘電体薄膜4の絶縁抵抗値及びその信頼を向上させ易くなる。
In the first embodiment, as shown in FIG. 3, the columnar crystals constituting the
第一誘電体層10の厚さは、例えば、10〜500nmである。第二誘電体層12の厚さは、例えば、10〜500nmである。
The thickness of the
[第二実施形態]
以下では、第一実施形態と第二実施形態との共通事項については説明を省略し、それらの相違点についてのみ説明する。
[Second Embodiment]
Below, description is abbreviate | omitted about the common matter of 1st embodiment and 2nd embodiment, and only those differences are demonstrated.
(薄膜コンデンサの製造方法)
上記第一実施形態では、積層した2つの前駆体層を一度に本焼成して1つの誘電体層を形成したが、第二実施形態では、1つの前駆体層を本焼成して1つの誘電体層を形成する。
(Thin film capacitor manufacturing method)
In the first embodiment, two laminated precursor layers are fired at a time to form one dielectric layer. In the second embodiment, one precursor layer is fired to produce one dielectric layer. A body layer is formed.
すなわち、第二実施形態に係る薄膜コンデンサの製造方法は、金属溶液から形成した塗膜の仮焼成を下地電極上で1回行うことにより、1つの前駆体層を下地電極上に積層する積層工程と、下地電極上に積層された1つの前駆体層を本焼成して、1つの誘電体層を下地電極上で形成する本焼成工程と、積層工程及び本焼成工程を交互にそれぞれ2回行い、第一誘電体層と第二誘電体層と積層して、誘電体薄膜を下地電極上に形成する薄膜形成工程と、を備える。そして、誘電体薄膜上に上部電極を形成することにより、薄膜コンデンサを得る。以下、図4を用いて各工程について説明する。 That is, the thin film capacitor manufacturing method according to the second embodiment is a lamination process of laminating one precursor layer on the base electrode by performing temporary firing of the coating film formed from the metal solution once on the base electrode. And a main firing step of firing one precursor layer laminated on the base electrode to form one dielectric layer on the base electrode, and alternately performing the lamination step and the main firing step twice. A thin film forming step of laminating the first dielectric layer and the second dielectric layer to form a dielectric thin film on the base electrode. A thin film capacitor is obtained by forming an upper electrode on the dielectric thin film. Hereinafter, each process is demonstrated using FIG.
第二実施形態の薄膜形成工程では、以下の第一積層工程、第一本焼成工程、第二積層工程及び第二本焼成工程を行う。 In the thin film formation step of the second embodiment, the following first lamination step, first main baking step, second lamination step, and second main baking step are performed.
<第一積層工程>
第一積層工程では、図4(A)に示すように、下地電極6の表面全体に金属溶液を塗布し、第一塗膜10aを形成する。そして、下地電極6上に形成した第一塗膜10aを仮焼成することにより、図4(B)に示すように、第一前駆体層10bを下地電極6上に形成する。
<First lamination process>
In the first lamination step, as shown in FIG. 4A, a metal solution is applied to the entire surface of the
<第一本焼成工程>
第一本焼成工程では、下地電極6上に積層した第一前駆体層10bを本焼成する。これにより、図4(C)に示す第一誘電体層10cを下地電極6上に形成する。
<First main firing step>
In the first main baking step, the
<第二積層工程>
図4(D)に示すように、第一誘電体層10cの表面全体に金属溶液を塗布し、第二塗膜12aを形成する。次に、第一積層工程と同様の方法で、第一誘電体層10c上に形成した第二塗膜12aを仮焼成することにより、図4(E)に示すように、第二前駆体層12bを第一誘電体層10c上に形成する。
<Second lamination step>
As shown in FIG. 4D, a metal solution is applied to the entire surface of the
<第二本焼成工程>
第二本焼成工程では、第一本焼成工程と同様の方法で、第一誘電体層10c上に積層した第二前駆体層12bを本焼成することにより、積層された第一誘電体層10cと第二誘電体層12cとを有する誘電体薄膜4cを下地電極6上に形成する。そして、誘電体薄膜4c上に上部電極8を形成することにより、図5に示す薄膜コンデンサ2bが完成する。埋め込み用の薄膜コンデンサ素子は、ここから、さらに上部電極を適宜パターニングすることによって作製される。
<Second main firing step>
In the second main firing step, the
(薄膜コンデンサ)
図5に示す薄膜コンデンサ2bでは、第一誘電体層10cと第二誘電体層12cとが焼結して一体化しているため、誘電体薄膜4cは、第一誘電体層10c及び第二誘電体層12cの積層方向において結晶粒界15が連続している複数の柱状結晶からなる。
(Thin film capacitor)
In the
薄膜コンデンサ2bにおいても、第一実施形態の場合と同様に、本発明の効果を奏することが可能となる。
Also in the
以上、本発明に係る薄膜コンデンサの製造方法の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではない。 The preferred embodiment of the method for manufacturing a thin film capacitor according to the present invention has been described above, but the present invention is not necessarily limited to the above-described embodiment.
例えば、積層工程において3つ以上の前駆体層を下地電極上に積層してもよく、積層工程及び本焼成工程を交互にそれぞれ3回以上行い、積層された3つ以上の誘電体層から誘電体薄膜を形成してよい。これらの場合も、本発明の効果を奏することができる。また、いずれの場合においても、各誘電体層の厚さ又は誘電体層の積層数を適宜設定することによって、誘電体薄膜4の厚さを制御できる。各誘電体層の厚さは各前駆体層の厚さ又は前駆体層の積層数によって制御できる。各前駆体層の厚さは、各塗膜の厚さ又は金属溶液中の各有機酸塩の含有率によって制御できる。
For example, in the laminating process, three or more precursor layers may be laminated on the base electrode, and the laminating process and the main firing process are alternately performed three times or more, and the dielectric is formed from the laminated three or more dielectric layers. A body thin film may be formed. Also in these cases, the effects of the present invention can be achieved. In any case, the thickness of the dielectric
また、薄膜コンデンサは、複数の誘電体薄膜を介して積層された複数の内部電極を備えている積層形の薄膜コンデンサでも良い。このような薄膜コンデンサを製造する場合は、下地電極上に誘電体薄膜を形成した後、誘電体薄膜上へ内部電極を形成する工程と内部電極上での薄膜形成工程とを交互に複数回繰り返せばよい。この繰り返しにより、内部電極と誘電体薄膜とが交互に積層された構造ができる。この積層された構造において、下地電極を1層目の電極と表現した場合、内部電極にはそれぞれ奇数層目の電極、偶数層目の電極に対応するものがあるが、下地電極および奇数層目の電極を金属配線により接続し、偶数層目の電極を同様に金属配線により接続し、それぞれを外部に端子としてとりだすことで、複数の内部電極及び誘電体薄膜が積層されたコンデンサを完成させることが出来る。 The thin film capacitor may be a multilayer thin film capacitor having a plurality of internal electrodes laminated via a plurality of dielectric thin films. When manufacturing such a thin film capacitor, after forming the dielectric thin film on the base electrode, the process of forming the internal electrode on the dielectric thin film and the process of forming the thin film on the internal electrode can be repeated alternately several times. That's fine. By repeating this, a structure in which internal electrodes and dielectric thin films are alternately laminated can be formed. In this stacked structure, when the base electrode is expressed as the first layer electrode, the internal electrodes correspond to the odd layer electrode and the even layer electrode, respectively. Are connected by metal wiring, the electrodes of even layers are similarly connected by metal wiring, and each is taken out as a terminal to complete a capacitor in which a plurality of internal electrodes and dielectric thin films are laminated. I can do it.
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。 EXAMPLES Hereinafter, although an Example demonstrates this invention still in detail, this invention is not limited to these Examples.
(試料2)
下地電極として、CMPによって表面が平坦化されたNi箔を準備した。表面を平坦化した後のNi箔の厚みは50μmとした。Ni箔の寸法は、縦100mm×横100mmとした。誘電体薄膜を形成するための化学溶液法に用いる金属溶液として、Ba、Ti及びMnそれぞれのオクチル酸塩を溶解させたブタノール溶液を準備した。なお、金属溶液中のBa、Ti及びMnのモル比は、後述する所望の誘電体薄膜の組成が得られるように調整した。
(Sample 2)
An Ni foil whose surface was flattened by CMP was prepared as a base electrode. The thickness of the Ni foil after the surface was flattened was 50 μm. The dimensions of the Ni foil were 100 mm long × 100 mm wide. A butanol solution in which octylates of Ba, Ti and Mn were dissolved was prepared as a metal solution used in the chemical solution method for forming the dielectric thin film. The molar ratio of Ba, Ti, and Mn in the metal solution was adjusted so as to obtain a desired dielectric thin film composition to be described later.
<積層工程>
積層工程では、Ni箔の表面全体に、金属溶液をスピンコートにより塗布し、一つの塗膜を形成した。そして、塗膜を400℃の大気中で仮焼成して、塗膜中の有機化合物を熱分解することにより、前駆体層をNi箔上に形成した。なお、積層工程では、後述する本焼成工程で塗膜を本焼成することにより形成される一層の誘電体層の単位面積当たりの質量が10μg/cm2となるように、金属溶液中の各オクチル酸塩の濃度及び塗膜の厚さ(金属溶液の塗布量)を調整した。
<Lamination process>
In the laminating step, a metal solution was applied to the entire surface of the Ni foil by spin coating to form one coating film. And the precursor layer was formed on Ni foil by pre-baking the coating film in the atmosphere of 400 degreeC, and thermally decomposing the organic compound in a coating film. In the laminating step, each octyl in the metal solution is set so that the mass per unit area of one dielectric layer formed by subjecting the coating film to main firing in the main firing step described later is 10 μg / cm 2. The concentration of the acid salt and the thickness of the coating film (coating amount of the metal solution) were adjusted.
<本焼成工程>
本焼成工程では、Ni箔上に積層した前駆体層を赤外線加熱炉内に入れ、真空ポンプを用いて炉内を減圧し、室温において電離真空計で測定される炉内の圧力を0.01Paに調整し、炉内の酸素分圧を0.002Pa程度に調整した。そして、真空ポンプによる減圧を継続しながら炉内の温度を900℃まで昇温した。このようにして炉内を真空に維持し、且つ炉内の温度を900℃に維持した状態で、Ni箔上に積層した前駆体層を本焼成し、前駆体層を結晶化した。これにより、一層の誘電体層をNi箔上に形成した。
<Main firing process>
In the main firing step, the precursor layer laminated on the Ni foil is placed in an infrared heating furnace, the pressure inside the furnace is reduced using a vacuum pump, and the pressure in the furnace measured by an ionization vacuum gauge at room temperature is 0.01 Pa. The oxygen partial pressure in the furnace was adjusted to about 0.002 Pa. And the temperature in a furnace was heated up to 900 degreeC, continuing the pressure_reduction | reduced_pressure by a vacuum pump. In this way, the precursor layer laminated on the Ni foil was subjected to main firing in a state where the inside of the furnace was maintained in a vacuum and the temperature in the furnace was maintained at 900 ° C., and the precursor layer was crystallized. As a result, a single dielectric layer was formed on the Ni foil.
<薄膜形成工程>
薄膜形成工程では、上述した1回の積層工程と1回の本焼成工程とを交互にそれぞれ36回行うことにより、Ni箔上に36層の誘電体層を積層した。すなわち、1回の積層工程と、積層工程に続く1回の本焼成工程とから構成されるサイクル(以下、「結晶化サイクル」と記す。)を36回繰り返した。これにより、積層された36層の誘電体層を有し、厚さが600nmである誘電体薄膜をNi箔上に形成した。そして、上部電極としてCu電極を誘電体薄膜上に形成し、試料2の薄膜コンデンサを得た。なお、誘電体薄膜の厚さは光学式膜厚計で測定した。また、上部電極の形成は、メタルマスクを用いたスパッタリングにより行った。Cu電極の厚さは1μmとした。Cu電極の形状は、直径2mmφの円形状とした。
<Thin film formation process>
In the thin film forming step, the above-described one laminating step and one main firing step were alternately performed 36 times, thereby laminating 36 dielectric layers on the Ni foil. That is, a cycle composed of one laminating step and one main firing step following the laminating step (hereinafter referred to as “crystallization cycle”) was repeated 36 times. As a result, a dielectric thin film having 36 dielectric layers stacked and having a thickness of 600 nm was formed on the Ni foil. Then, a Cu electrode was formed on the dielectric thin film as the upper electrode, and a thin film capacitor of Sample 2 was obtained. The thickness of the dielectric thin film was measured with an optical film thickness meter. The upper electrode was formed by sputtering using a metal mask. The thickness of the Cu electrode was 1 μm. The shape of the Cu electrode was a circular shape having a diameter of 2 mmφ.
試料2の作製と並行して、1回の結晶化サイクルで形成される一層の誘電体層の単位面積当たりの平均質量(以下、「M/C」と略す。)を、XRFによる分析結果から算出する実験を行った。その結果、各結晶化サイクルのM/Cは、いずれも10μg/cm2に制御されていることが確認された。また、XRFによる分析の結果、試料2の誘電体薄膜の組成は、100モルのBa0.99TiO3に対して、0.2モルのMnが含有されたものであることが確認された。 In parallel with the preparation of Sample 2, the average mass per unit area (hereinafter abbreviated as “M / C”) of one dielectric layer formed in one crystallization cycle is calculated from the analysis result by XRF. An experiment to calculate was performed. As a result, it was confirmed that the M / C of each crystallization cycle was controlled to 10 μg / cm 2 . As a result of analysis by XRF, it was confirmed that the dielectric thin film composition of Sample 2 contained 0.2 mol of Mn with respect to 100 mol of Ba 0.99 TiO 3 .
(試料1、3〜8)
試料1、3〜8の各薄膜コンデンサの作製では、結晶化サイクルを表1に示す回数繰り返した。また、試料1、3〜8の各薄膜コンデンサの作製では、金属溶液中の各オクチル酸塩の濃度を調整することにより、各結晶化サイクルのM/Cを表1に示す値に制御した。以上の事項以外は、試料2の場合と同様の条件で、試料1、3〜8の各薄膜コンデンサを作製した。試料1、3〜7の各誘電体薄膜の組成も、試料2と同様に、100モルのBa0.99TiO3に対して、0.2モルのMnが含有されたものであることが確認された。また、試料1、3〜8の各誘電体薄膜の厚さは600nmとした。
(Sample 1, 3-8)
In the production of each of the thin film capacitors of Samples 1 and 3-8, the crystallization cycle was repeated the number of times shown in Table 1. In the production of each thin film capacitor of Samples 1 and 3-8, the M / C of each crystallization cycle was controlled to the value shown in Table 1 by adjusting the concentration of each octylate in the metal solution. Except for the above items, the thin film capacitors of Samples 1 and 3 to 8 were manufactured under the same conditions as in Sample 2. The composition of each dielectric thin film of Samples 1 and 3-7 was confirmed to contain 0.2 mol of Mn with respect to 100 mol of Ba 0.99 TiO 3 , as with Sample 2. It was done. The thickness of each dielectric thin film of Samples 1 and 3 to 8 was 600 nm.
(試料9〜14)
試料9〜14の各薄膜コンデンサの作製では、本焼成工程において各前駆体層を還元雰囲気中で本焼成した。なお、還元雰囲気とは、水蒸気とH2及びのN2の混合ガスとからなり、酸素分圧が1.0×10−20Pa程度である雰囲気である。すなわち、還元雰囲気とは、試料2の場合の真空雰囲気に比べて酸素分圧が低く、Ni箔を酸化し難い雰囲気である。また、試料9〜14の各薄膜コンデンサの作製では、結晶化サイクルを表2に示す回数繰り返した。さらに、試料9〜14の各薄膜コンデンサの作製では、金属溶液中の各オクチル酸塩の濃度を調整することにより、各結晶化サイクルのM/Cを表2に示す値に制御した。以上の事項以外は、試料2の場合と同様の条件で、試料9〜14の各薄膜コンデンサを作製した。試料9〜14の各誘電体薄膜の組成も、試料2と同様に、100モルのBa0.99TiO3に対して、0.2モルのMnが含有されたものであることが確認された。また、試料9〜14の各誘電体薄膜の厚さは600nmとした。
(Samples 9 to 14)
In manufacturing the thin film capacitors of Samples 9 to 14, each precursor layer was subjected to main firing in a reducing atmosphere in the main firing step. Note that the reducing atmosphere is an atmosphere made of water vapor and a mixed gas of H 2 and N 2 and having an oxygen partial pressure of about 1.0 × 10 −20 Pa. That is, the reducing atmosphere is an atmosphere in which the oxygen partial pressure is lower than that of the vacuum atmosphere in the case of Sample 2 and the Ni foil is difficult to oxidize. Moreover, in preparation of each thin film capacitor of Samples 9 to 14, the crystallization cycle was repeated the number of times shown in Table 2. Furthermore, in the production of each thin film capacitor of Samples 9 to 14, the M / C of each crystallization cycle was controlled to the value shown in Table 2 by adjusting the concentration of each octylate in the metal solution. Except for the above items, the thin film capacitors of Samples 9 to 14 were manufactured under the same conditions as in Sample 2. The composition of each dielectric thin film of Samples 9 to 14 was confirmed to contain 0.2 mol of Mn with respect to 100 mol of Ba 0.99 TiO 3 as in Sample 2. . The thickness of each dielectric thin film of Samples 9 to 14 was 600 nm.
(試料15)
試料15の薄膜コンデンサの作製では、1回の積層工程で塗膜の形成と仮焼成とを交互に2回繰り返すことにより、2層の前駆体層をNi箔上で積層した。そして、この積層工程と本焼成工程とを交互に8回行うことにより、2層の前駆体層から形成される誘電体層をNi箔状に8層積層した。つまり、試料15の薄膜コンデンサの作製では、1回の積層工程とそれに続く1回の本焼成工程とから構成される結晶化サイクルを8回繰り返し、8層の誘電体層からなる誘電体薄膜をNi箔上に形成した。誘電体薄膜の総厚さは600nmとした。また、試料15の薄膜コンデンサの作製では、金属溶液中の各オクチル酸塩の濃度を調整することにより、各結晶化サイクルのM/Cを表3に示す値に制御した。以上の事項以外は、試料2の場合と同様の条件で、試料15の薄膜コンデンサを作製した。試料15の誘電体薄膜の組成も、試料2と同様に、100モルのBa0.99TiO3に対して、0.2モルのMnが含有されたものであることが確認された。
(Sample 15)
In the production of the thin film capacitor of
(試料16、17)
試料16、17の各薄膜コンデンサの作製では、結晶化サイクルを表3に示す回数繰り返した。また、試料16、17の薄膜コンデンサの作製では、金属溶液中の各オクチル酸塩の濃度を調整することにより、各結晶化サイクルのM/Cを表3に示す値に制御した。以上の事項以外は、試料15の場合と同様の条件で、試料16、17の各薄膜コンデンサを作製した。試料16、17の各誘電体薄膜の組成も、試料15と同様に、100モルのBa0.99TiO3に対して、0.2モルのMnが含有されたものであることが確認された。また、試料16、17の各誘電体薄膜の厚さは600nmとした。
(Samples 16 and 17)
In the production of each thin film capacitor of
(試料18〜20)
試料18〜20の各薄膜コンデンサの作製では、結晶化サイクルを表4に示す回数繰り返した。また、試料18〜20の各薄膜コンデンサの作製では、金属溶液中の各オクチル酸塩の濃度を調整することにより、各結晶化サイクルのM/Cを表4に示す値に制御した。
(Samples 18-20)
In making each thin film capacitor of Samples 18-20, the crystallization cycle was repeated the number of times shown in Table 4. In the production of each thin film capacitor of Samples 18 to 20, the M / C of each crystallization cycle was controlled to the value shown in Table 4 by adjusting the concentration of each octylate in the metal solution.
試料4、19の各薄膜コンデンサの作製では、金属溶液中のTiのモル数の合計MTiに対するBaのモル数の合計MBaの比MBa/MTiを0.99に調整し、表4に示す組成を有する誘電体薄膜を形成した。
In the production of each thin film capacitor of
試料18、20の各薄膜コンデンサの作製では、MBa/MTiを1に調整し、表4に示す組成を有する誘電体薄膜を形成した。 In the production of each thin film capacitor of Samples 18 and 20, M Ba / M Ti was adjusted to 1, and a dielectric thin film having the composition shown in Table 4 was formed.
試料19、20の各薄膜コンデンサの作製では、金属溶液にMnのオクチル酸塩を含有させなかった。 In the production of each of the thin film capacitors of Samples 19 and 20, Mn octylate was not contained in the metal solution.
以上の事項以外は、試料2の場合と同様の条件で、試料18〜20の各薄膜コンデンサを作製した。試料18〜20の各誘電体薄膜の厚さは600nmとした。 Except for the above items, the thin film capacitors of Samples 18 to 20 were manufactured under the same conditions as in Sample 2. The thickness of each dielectric thin film of Samples 18 to 20 was 600 nm.
[誘電体薄膜の微細構造の特定]
試料1〜20の各薄膜コンデンサを積層方向で切断し、各断面を透過型電子顕微鏡(TEM)で観察することにより、各薄膜コンデンサが備える誘電体薄膜の微細構造を特定した。結果を表1〜4に示す。
[Identification of microstructure of dielectric thin film]
Each thin film capacitor of Samples 1 to 20 was cut in the stacking direction, and each cross section was observed with a transmission electron microscope (TEM) to identify the microstructure of the dielectric thin film included in each thin film capacitor. The results are shown in Tables 1-4.
[容量及び絶縁抵抗値の測定]
後述する高温高湿負荷試験を実施する前の試料1〜20の各薄膜コンデンサの容量及び絶縁抵抗値を測定した。結果を表1〜4に示す。なお、容量の測定では、室温環境下に設置した各薄膜コンデンサに1kHzの交流電圧を印加した。交流電圧の実効値は1Vrmsとした。また、絶縁抵抗値の測定では、室温環境下に設置した各薄膜コンデンサにDC4Vの電圧を印加した。
[Measurement of capacitance and insulation resistance]
The capacity | capacitance and insulation resistance value of each thin film capacitor of the samples 1-20 before implementing the high temperature / humidity load test mentioned later were measured. The results are shown in Tables 1-4. In measuring the capacitance, an alternating voltage of 1 kHz was applied to each thin film capacitor installed in a room temperature environment. The effective value of the AC voltage was 1 Vrms. In the measurement of the insulation resistance value, a voltage of DC 4 V was applied to each thin film capacitor installed in a room temperature environment.
[高温高湿負荷試験]
試料1〜20の各薄膜コンデンサに対して高温高湿負荷試験を行った。高温高湿負荷試験とは、薄膜コンデンサを高温高湿環境下に保持し、薄膜コンデンサに一定の電圧負荷を一定時間加え続けることにより、薄膜コンデンサの絶縁抵抗値の劣化について評価する試験である。具体的には、各薄膜コンデンサが備える誘電体薄膜にDC3.5Vのバイアス(5.83V/μmの電界)を印加した状態で、130℃、85%RHの雰囲気下に薄膜コンデンサを100時間保持した。100時間経過した後の各薄膜コンデンサを室温環境下に設置し、上記の方法で、高温高湿負荷試験後の各薄膜コンデンサの容量及び絶縁抵抗値を測定した。結果を表1〜4に示す。高温高湿負荷試験後の絶縁抵抗値が高いほど、コンデンサとしての信頼性は高い。なお、表1〜4において、「zE+0n」(zは任意の正の実数であり、nは任意の自然数である。)とは、「z×10n」を意味する。また、表1〜4において「short」と記載された試料では、高温高湿試験中にショートが発生し、コンデンサとしての信頼性が低かったことを意味する。
[High temperature and high humidity load test]
A high-temperature and high-humidity load test was performed on each thin film capacitor of Samples 1-20. The high temperature and high humidity load test is a test for evaluating deterioration of the insulation resistance value of the thin film capacitor by holding the thin film capacitor in a high temperature and high humidity environment and continuously applying a constant voltage load to the thin film capacitor for a certain period of time. Specifically, the thin film capacitor is held for 100 hours in an atmosphere of 130 ° C. and 85% RH with a DC 3.5 V bias (5.83 V / μm electric field) applied to the dielectric thin film included in each thin film capacitor. did. Each thin film capacitor after 100 hours was installed in a room temperature environment, and the capacity and insulation resistance value of each thin film capacitor after the high temperature and high humidity load test were measured by the above method. The results are shown in Tables 1-4. The higher the insulation resistance value after the high temperature and high humidity load test, the higher the reliability as a capacitor. In Tables 1 to 4, “zE + 0n” (z is an arbitrary positive real number and n is an arbitrary natural number) means “z × 10 n ”. Further, in the samples described as “short” in Tables 1 to 4, a short circuit occurred during the high-temperature and high-humidity test, which means that the reliability as a capacitor was low.
表1に示すように、M/Cが10μg/cm2未満である試料1の作製では、M/Cが10〜50μg/cm2である試料2〜6に比べて、誘電体薄膜を得るために2倍以上の結晶化サイクル数を要し、作製のコストが高いことが確認された。 As shown in Table 1, in producing Sample 1 having an M / C of less than 10 μg / cm 2 , a dielectric thin film can be obtained as compared with Samples 2 to 6 having an M / C of 10 to 50 μg / cm 2. Therefore, the number of crystallization cycles was twice or more, and it was confirmed that the production cost was high.
M/Cが50μg/cm2より大きい試料7、8では、誘電体薄膜がグラニュラー構造を有し、試料2〜6に比べて容量が小さいことが確認された。また、試料7、8では、試料2〜6に比べて高温高湿負荷試験時のコンデンサとしての信頼性が低いことが確認された。
In
一方、M/Cが10〜50μg/cm2である試料2〜6では、誘電体薄膜がカラムナー構造を有し、試料7、8に比べて容量が2倍程度であり、試料1に比べて絶縁抵抗値が高く、試料7、8に比べてコンデンサとしての信頼性が高いことが確認された。
On the other hand, in Samples 2 to 6 where M / C is 10 to 50 μg / cm 2 , the dielectric thin film has a columnar structure, and the capacity is about twice that of
表2に示すように、還元雰囲気中で前駆体層を本焼成した試料9〜14では、真空雰囲気中で前駆体層を本焼成した表1の試料2〜6に比べて、容量が小さく、絶縁抵抗値及びコンデンサとしての信頼性が低いことが確認された。また、表2の結果から、M/Cが10〜50μg/cm2であったとしても、還元雰囲気中で前駆体層を本焼成した場合、誘電体薄膜の微細構造はグラニュラー構造になることが確認された。 As shown in Table 2, in Samples 9 to 14 in which the precursor layer was calcined in a reducing atmosphere, the capacity was small compared to Samples 2 to 6 in Table 1 in which the precursor layer was calcined in a vacuum atmosphere. It was confirmed that the insulation resistance value and the reliability as a capacitor were low. Further, from the results of Table 2, even if M / C is 10 to 50 μg / cm 2 , the fine structure of the dielectric thin film becomes a granular structure when the precursor layer is finally fired in a reducing atmosphere. confirmed.
表3に示すように、1回の積層工程で塗膜の形成と仮焼成とを交互に2回繰り返した試料15〜17のうち、M/Cが10〜50μg/cm2の範囲内に制御された試料15では、表1の試料2〜6と略同様に、容量が大きく、絶縁抵抗値とその信頼性が高いことが確認された。一方、M/Cが50μg/cm2より大きい試料16、17では、試料15に比べて、容量が小さく、コンデンサとしての信頼性が低いことが確認された。
As shown in Table 3, M / C is controlled within a range of 10 to 50 μg / cm 2 among
表4に示すように、試料4と試料18との対比、及び試料19と試料20との対比から、M/Cを10〜50μg/cm2の範囲内に制御するだけでなく、MBa/MTiを1未満に調整することによって初めて、容量が増加し、絶縁抵抗値とその信頼性が向上することが確認された。なお、試験前の試料18〜20は、試料14と同等以上の容量を有することが確認された。
As shown in Table 4, not only the M / C is controlled within the range of 10 to 50 μg / cm 2 from the comparison between the
試料4と試料19との対比から、誘電体薄膜がMnを含有することにより、絶縁抵抗値とその信頼性が向上することが確認された。
From the comparison between
2a,2c・・・薄膜コンデンサ、4,4c・・・誘電体薄膜、6、・・・下地電極、8・・・上部電極、10,10c,12,12c・・・誘電体層、10a,12a,20a,22a,30a,32a・・・塗膜、10b,12b,20b,22b,30b,32b・・・前駆体層。 2a, 2c: thin film capacitor, 4, 4c: dielectric thin film, 6: base electrode, 8: upper electrode, 10, 10c, 12, 12c: dielectric layer, 10a, 12a, 20a, 22a, 30a, 32a ... coating film, 10b, 12b, 20b, 22b, 30b, 32b ... precursor layer.
Claims (2)
前記電極上に積層された一層以上の前記前駆体層を真空雰囲気中で本焼成して、一層の誘電体層を前記電極上に形成する本焼成工程と、
前記積層工程及び前記本焼成工程を交互にそれぞれ二回以上行って複数の前記誘電体層を前記電極上で積層することにより、誘電体薄膜を前記電極上に形成する薄膜形成工程と、を備え、
前記金属溶液が、
Ba,Sr,Ca及びPbからなる群より選ばれる少なくとも一種の元素Aと、
Ti,Zr,Hf及びSnからなる群より選ばれる少なくとも一種の元素Bと、
を含み、
前記元素Bのモル数の合計MBに対する元素Aのモル数の合計MAの比MA/MBを1未満に調整し、
一回の前記本焼成工程において形成する一層の前記誘電体層の単位面積当たりの質量を10〜50μg/cm2に調整する、
薄膜コンデンサ素子の製造方法。 A lamination step of laminating one or more precursor layers on the electrode by performing temporary firing of the coating film formed from the metal solution once or more on the electrode;
A main baking step in which one or more of the precursor layers laminated on the electrode are main-fired in a vacuum atmosphere to form a single dielectric layer on the electrode;
A thin film forming step of forming a dielectric thin film on the electrode by laminating a plurality of the dielectric layers on the electrode by alternately performing the laminating step and the main baking step twice or more. ,
The metal solution is
At least one element A selected from the group consisting of Ba, Sr, Ca and Pb;
At least one element B selected from the group consisting of Ti, Zr, Hf and Sn;
Including
Adjust the ratio M A / M B of the total M A mole number of the element A to the total M B of the number of moles of the element B to less than 1,
Adjusting the mass per unit area of the dielectric layer of one layer formed in one main firing step to 10 to 50 μg / cm 2 ;
A method of manufacturing a thin film capacitor element.
請求項1に記載の薄膜コンデンサの製造方法。 The metal solution further comprises Mn,
The manufacturing method of the thin film capacitor of Claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009131000A JP5229113B2 (en) | 2009-05-29 | 2009-05-29 | Thin film capacitor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009131000A JP5229113B2 (en) | 2009-05-29 | 2009-05-29 | Thin film capacitor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278346A true JP2010278346A (en) | 2010-12-09 |
JP5229113B2 JP5229113B2 (en) | 2013-07-03 |
Family
ID=43425011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009131000A Active JP5229113B2 (en) | 2009-05-29 | 2009-05-29 | Thin film capacitor manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5229113B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165286A (en) * | 2013-03-01 | 2013-06-19 | 溧阳华晶电子材料有限公司 | Thin film capacitor |
EP3223287A1 (en) * | 2016-03-22 | 2017-09-27 | TDK Corporation | Dielectric thin film and electronic component |
US11069483B2 (en) | 2017-09-28 | 2021-07-20 | Tdk Corporation | Thin film capacitor |
WO2022181201A1 (en) * | 2021-02-25 | 2022-09-01 | Tdk株式会社 | Electronic component and method for manufacturing same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196848A (en) * | 2005-01-17 | 2006-07-27 | Mitsui Mining & Smelting Co Ltd | Capacitor layer forming material, manufacturing method of capacitor layer forming material and printed wiring board provided with built-in capacitor layer obtained by using capacitor layer forming material |
WO2007013604A1 (en) * | 2005-07-29 | 2007-02-01 | Tdk Corporation | Process for producing thin-film capacitor |
JP2007059896A (en) * | 2005-07-29 | 2007-03-08 | Tdk Corp | Method of fabricating dielectric film, and capacitor |
WO2008044573A1 (en) * | 2006-10-05 | 2008-04-17 | Mitsui Mining & Smelting Co., Ltd. | Capacitor layer-forming material, method for producing capacitor layer-forming material, and printed wiring board comprising built-in capacitor obtained by using the capacitor layer-forming material |
JP2008258555A (en) * | 2007-03-14 | 2008-10-23 | Hitachi Chem Co Ltd | Thin film composite material, method for manufacturing the same, electronic component material using thin film composite material, method for manufacturing electronic component, electronic component, and method for manufacturing the same |
-
2009
- 2009-05-29 JP JP2009131000A patent/JP5229113B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196848A (en) * | 2005-01-17 | 2006-07-27 | Mitsui Mining & Smelting Co Ltd | Capacitor layer forming material, manufacturing method of capacitor layer forming material and printed wiring board provided with built-in capacitor layer obtained by using capacitor layer forming material |
WO2007013604A1 (en) * | 2005-07-29 | 2007-02-01 | Tdk Corporation | Process for producing thin-film capacitor |
JP2007059896A (en) * | 2005-07-29 | 2007-03-08 | Tdk Corp | Method of fabricating dielectric film, and capacitor |
WO2008044573A1 (en) * | 2006-10-05 | 2008-04-17 | Mitsui Mining & Smelting Co., Ltd. | Capacitor layer-forming material, method for producing capacitor layer-forming material, and printed wiring board comprising built-in capacitor obtained by using the capacitor layer-forming material |
JP2008258555A (en) * | 2007-03-14 | 2008-10-23 | Hitachi Chem Co Ltd | Thin film composite material, method for manufacturing the same, electronic component material using thin film composite material, method for manufacturing electronic component, electronic component, and method for manufacturing the same |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165286A (en) * | 2013-03-01 | 2013-06-19 | 溧阳华晶电子材料有限公司 | Thin film capacitor |
EP3223287A1 (en) * | 2016-03-22 | 2017-09-27 | TDK Corporation | Dielectric thin film and electronic component |
CN107221429A (en) * | 2016-03-22 | 2017-09-29 | Tdk株式会社 | Thin dielectric film and electronic unit |
KR20170110011A (en) * | 2016-03-22 | 2017-10-10 | 티디케이가부시기가이샤 | Dielectric thin film and electronic component |
KR101949668B1 (en) | 2016-03-22 | 2019-02-20 | 티디케이가부시기가이샤 | Dielectric thin film and electronic component |
US11069483B2 (en) | 2017-09-28 | 2021-07-20 | Tdk Corporation | Thin film capacitor |
WO2022181201A1 (en) * | 2021-02-25 | 2022-09-01 | Tdk株式会社 | Electronic component and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP5229113B2 (en) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108257779B (en) | Laminated ceramic electronic component | |
JP5434714B2 (en) | Thin film capacitor and electronic circuit board | |
TWI260658B (en) | Multilayer ceramic capacitor | |
TWI518715B (en) | Laminated ceramic electronic component and method for producing laminated ceramic electronic component | |
JP6015159B2 (en) | Thin film capacitor | |
JP4362079B2 (en) | Multilayer chip capacitor and manufacturing method thereof | |
JP2019029422A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP5804064B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
JP2009032837A (en) | Laminated ceramic capacitor and its manufacturing method | |
JP5267251B2 (en) | Thin film capacitor and method of manufacturing thin film capacitor | |
JP2017199859A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
US20130222974A1 (en) | Dielectric ceramic composition and electronic device | |
JP5838968B2 (en) | Dielectric ceramic, multilayer ceramic electronic component, and manufacturing method thereof | |
JP5772255B2 (en) | Laminated electronic components | |
JP5229113B2 (en) | Thin film capacitor manufacturing method | |
JPWO2004065668A1 (en) | Composition for thin film capacitor, high dielectric constant insulating film, thin film capacitor, thin film multilayer capacitor, and method for manufacturing thin film capacitor | |
KR20100136509A (en) | Large area thin film capacitors on metal foils and methods of manufacturing same | |
JP5164356B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JPWO2004065669A1 (en) | Composition for thin film capacitor, high dielectric constant insulating film, thin film capacitor, thin film multilayer capacitor, and method for manufacturing thin film capacitor | |
JP2010212503A (en) | Laminated ceramic capacitor | |
JP2006140136A (en) | Dielectric thin film, thin-film dielectric device, and its manufacturing method | |
JP5375582B2 (en) | Thin film capacitor manufacturing method | |
JP5445704B2 (en) | Thin film capacitor manufacturing method | |
JP3924898B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP2010059027A (en) | Method for producing ceramic powder, method for producing dielectric ceramic, ceramic powder, dielectric ceramic and multilayer ceramic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5229113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |