JP2010278058A - Semiconductor device and method of manufacturing semiconductor device - Google Patents

Semiconductor device and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2010278058A
JP2010278058A JP2009126582A JP2009126582A JP2010278058A JP 2010278058 A JP2010278058 A JP 2010278058A JP 2009126582 A JP2009126582 A JP 2009126582A JP 2009126582 A JP2009126582 A JP 2009126582A JP 2010278058 A JP2010278058 A JP 2010278058A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
hydrogen barrier
contact hole
titanium aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009126582A
Other languages
Japanese (ja)
Inventor
Yukio Kitahara
幸男 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009126582A priority Critical patent/JP2010278058A/en
Publication of JP2010278058A publication Critical patent/JP2010278058A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having a ferroelectric capacitor with excellent characteristics. <P>SOLUTION: The semiconductor device 1 includes: the ferroelectric capacitor 3 having a ferroelectric film 32 provided between a lower electrode 31 and an upper electrode 33; a first hydrogen barrier film 35 provided on the ferroelectric capacitor 3; an interlayer dielectric 13 provided on the first hydrogen barrier film 35; a contact hole 36 provided on the upper electrode 33 and on the first hydrogen barrier film 35 and interlayer dielectric 13; a conductive film 37 provided in the contact hole 36 and made of nitride of titanium aluminum; a second hydrogen barrier film 38 provided on the conductive film 37 and made of oxide of titanium aluminum; a plug 39 provided on the second hydrogen barrier film 38 in the contact hole 36; and wiring provided on the conductive film 37. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置、半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

従来から、強誘電体材料の自発分極を利用した強誘電体キャパシタが知られている。強誘電体キャパシタを用いると、低電圧動作及び高速動作が可能な不揮発メモリー素子を構成することができる。1つのメモリーセルは、端的には1つのトランジスターと1つの強誘電体キャパシタにより構成される。したがって、メモリー素子をDRAMと同程度に高集積することが可能であり、大容量のメモリー装置を構成することもできる。   Conventionally, a ferroelectric capacitor using spontaneous polarization of a ferroelectric material is known. When a ferroelectric capacitor is used, a nonvolatile memory element capable of low voltage operation and high speed operation can be configured. One memory cell is basically composed of one transistor and one ferroelectric capacitor. Therefore, it is possible to integrate memory elements as highly as a DRAM and to configure a large-capacity memory device.

強誘電体キャパシタは、下部電極、強誘電体膜、及び上部電極が積層された構造となっている。強誘電体膜の形成材料(強誘電体材料)としては、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O、以下PZTと称す)等のペロブスカイト型酸化物や、タンタル酸ビスマスストロンチウム(SrBiTa)等のビスマス層状化合物等が有望視されている。 A ferroelectric capacitor has a structure in which a lower electrode, a ferroelectric film, and an upper electrode are laminated. Ferroelectric film forming materials (ferroelectric materials) include perovskite oxides such as lead zirconate titanate (Pb (Zr, Ti) O 3 , hereinafter referred to as PZT), bismuth strontium tantalate (SrBi). 2 Ta 2 O 9) bismuth layer compound such like are promising.

強誘電体膜は、一般に金属酸化物からなっており、還元されると特性が低下してしまう。一方で、下部電極や上部電極と導通させる配線やプラグ等の導電部は、酸化されると高抵抗になってしまい、電気特性が低下してしまう。このような事情により、強誘電体キャパシタを含んだ半導体装置には、強誘電体膜の還元を防止する水素バリア膜や、導電部の酸化を防止する酸素バリア膜が設けられている(例えば、特許文献1)。   A ferroelectric film is generally made of a metal oxide, and its properties deteriorate when reduced. On the other hand, conductive parts such as wirings and plugs that are electrically connected to the lower electrode and the upper electrode become high resistance when oxidized, and electrical characteristics deteriorate. Under such circumstances, a semiconductor device including a ferroelectric capacitor is provided with a hydrogen barrier film that prevents reduction of the ferroelectric film and an oxygen barrier film that prevents oxidation of the conductive portion (for example, Patent Document 1).

特開2008−28229号公報JP 2008-28229 A

特許文献1の技術によれば、強誘電体層と第1の絶縁層(層間絶縁膜)との間に第2のバリア膜(水素バリア膜)が設けられているので、水素ガスや水分等の還元性物質が第1の絶縁膜から強誘電体膜に直接的に侵入することが防止される。しかしながら、第2のバリア膜には上部電極を配線等と電気的に接続するための開口が設けられており、この開口を通して還元性物質が強誘電体層に侵入するおそれがある。これにより強誘電体層の特性が劣化する恐れがある。   According to the technique of Patent Document 1, since the second barrier film (hydrogen barrier film) is provided between the ferroelectric layer and the first insulating layer (interlayer insulating film), hydrogen gas, moisture, etc. This reducing substance is prevented from directly entering the ferroelectric film from the first insulating film. However, the second barrier film is provided with an opening for electrically connecting the upper electrode to the wiring or the like, and the reducing substance may enter the ferroelectric layer through the opening. As a result, the characteristics of the ferroelectric layer may be deteriorated.

本発明は、前記事情に鑑み成されたものであって、良好な特性を有する強誘電体キャパシタを備える半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device including a ferroelectric capacitor having good characteristics and a method for manufacturing the same.

本発明の半導体装置は、下部電極と上部電極との間に強誘電体膜が設けられた強誘電体キャパシタと、前記強誘電体キャパシタの上に設けられた第1水素バリア膜と、前記第1水素バリア膜の上に設けられた層間絶縁膜と、前記上部電極の上であって、前記第1水素バリア膜と前記層間絶縁膜とに設けられたコンタクトホールと、前記コンタクトホールに設けられたチタンアルミニウムの窒化物からなる導電膜と、前記導電膜の上に設けられたチタンアルミニウムの酸化物からなる第2水素バリア膜と、前記第2水素バリア膜の上であって、前記コンタクトホールに設けられたプラグと、前記導電膜の上に設けられた配線と、を備えていることを特徴とする。   The semiconductor device of the present invention includes a ferroelectric capacitor in which a ferroelectric film is provided between a lower electrode and an upper electrode, a first hydrogen barrier film provided on the ferroelectric capacitor, and the first 1 an interlayer insulating film provided on the hydrogen barrier film, a contact hole provided on the upper electrode and in the first hydrogen barrier film and the interlayer insulating film, and provided in the contact hole A conductive film made of nitride of titanium aluminum, a second hydrogen barrier film made of an oxide of titanium aluminum provided on the conductive film, and the contact hole on the second hydrogen barrier film. And a wiring provided on the conductive film.

このようにすれば、導電膜の上に設けられたチタンアルミニウムの酸化物からなる第2水素バリア膜が設けられているので、コンタクトホールを通じて水素ガス等の還元性物質の侵入が抑制される。   In this case, since the second hydrogen barrier film made of titanium aluminum oxide provided on the conductive film is provided, intrusion of a reducing substance such as hydrogen gas through the contact hole is suppressed.

本発明の半導体装置の製造方法は、下部電極と上部電極との間に強誘電体膜が設けられた強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタの上に第1水素バリア膜を形成する工程と、前記第1水素バリア膜の上に層間絶縁膜を形成する工程と、前記上部電極の上であって、前記層間絶縁膜と前記第1水素バリア膜とにコンタクトホールを形成する工程と、前記コンタクトホールにチタンアルミニウムの窒化物からなる導電膜を形成する工程と、前記導電膜の上にチタンアルミニウム膜を形成する工程と、前記チタンアルミニウム膜と前記強誘電体膜とを酸素雰囲気で熱処理する工程と、前記コンタクトホールにプラグを形成する工程と、前記導電膜の上に配線を形成する工程と、を備え、前記熱処理する工程において、前記チタンアルミニウム膜を酸化させてチタンアルミニウムの酸化物からなる第2水素バリア膜を形成することを備えていることを特徴とする。   The method of manufacturing a semiconductor device according to the present invention includes a step of forming a ferroelectric capacitor in which a ferroelectric film is provided between a lower electrode and an upper electrode, and a first hydrogen barrier film on the ferroelectric capacitor. Forming an interlayer insulating film on the first hydrogen barrier film, and forming a contact hole on the upper electrode and in the interlayer insulating film and the first hydrogen barrier film A step of forming a conductive film made of nitride of titanium aluminum in the contact hole, a step of forming a titanium aluminum film on the conductive film, and the titanium aluminum film and the ferroelectric film. A step of performing a heat treatment in an oxygen atmosphere; a step of forming a plug in the contact hole; and a step of forming a wiring over the conductive film. The emissions aluminum film is oxidized, characterized in that it comprises forming a second hydrogen barrier film consisting of oxides of titanium aluminum.

このようにすれば、熱処理する工程において、チタンアルミニウム膜を酸化させてチタンアルミニウムの酸化物からなる第2水素バリア膜を形成するので、コンタクトホールを通じて水素ガス等の還元性物質の侵入が抑制される。   In this way, in the heat treatment step, the titanium aluminum film is oxidized to form the second hydrogen barrier film made of an oxide of titanium aluminum, so that intrusion of a reducing substance such as hydrogen gas through the contact hole is suppressed. The

本発明の半導体装置の製造方法は、前記熱処理する工程において、前記強誘電体膜の結晶性を回復させることを特徴とする。   The semiconductor device manufacturing method of the present invention is characterized in that the crystallinity of the ferroelectric film is recovered in the heat treatment step.

このようにすれば、チタンアルミニウム膜を酸化させて第2水素バリア膜を形成するプロセスと、強誘電体膜の結晶性を回復させるプロセスとが共通であるので、効率よく、良好な特性の強誘電体キャパシタを有する半導体装置を製造することができる。   In this way, the process of forming the second hydrogen barrier film by oxidizing the titanium aluminum film and the process of recovering the crystallinity of the ferroelectric film are common, so that the strong and efficient characteristics are enhanced. A semiconductor device having a dielectric capacitor can be manufactured.

本発明に係る強誘電体メモリー装置の概略構成を示す側断面図である。1 is a side sectional view showing a schematic configuration of a ferroelectric memory device according to the present invention. (a)〜(c)は、強誘電体メモリー装置の製造方法を示す工程図である。(A)-(c) is process drawing which shows the manufacturing method of a ferroelectric memory device. (a)〜(c)は、図2(c)から続く工程図である。(A)-(c) is process drawing which continues from FIG.2 (c). (a)〜(c)は、図3(c)から続く工程図である。(A)-(c) is process drawing which continues from FIG.3 (c). (a)〜(c)は、図4(c)から続く工程図である。(A)-(c) is process drawing which continues from FIG.4 (c).

以下、本発明の一実施形態を説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。以降の説明では図面を用いて各種の構造を例示するが、構造の特徴的な部分を分かりやすく示すために、図面中の構造はその寸法や縮尺を実際の構造に対して異ならせて示す場合がある。   Hereinafter, although one embodiment of the present invention is described, the technical scope of the present invention is not limited to the following embodiment. In the following description, various structures are illustrated using drawings, but in order to show the characteristic parts of the structures in an easy-to-understand manner, the structures in the drawings are shown in different sizes and scales from the actual structures. There is.

図1は、本実施形態の半導体装置(強誘電体メモリー装置)の構成を概略して示す側断面図である。強誘電体メモリー装置1は、多数のメモリーセルを含んでおり、図1にはその1つを図示している。メモリーセルの各々は、トランジスター2、強誘電体キャパシタ3を含んでいる。本実施形態ではメモリーセルが、スタック型になっている。   FIG. 1 is a side sectional view schematically showing the configuration of the semiconductor device (ferroelectric memory device) of the present embodiment. The ferroelectric memory device 1 includes a large number of memory cells, one of which is shown in FIG. Each memory cell includes a transistor 2 and a ferroelectric capacitor 3. In this embodiment, the memory cell is a stack type.

詳しくは、シリコン基板10の表層に複数の素子分離領域11が形成されており、素子分離領域11の間が1つのメモリーセルになっている。シリコン基板10の表層には、トランジスター2が設けられている。トランジスター2を覆って、第1層間絶縁膜12が設けられている。第1層間絶縁膜12を貫通して、第1プラグ41及び第2プラグ42が設けられている。第1層間絶縁膜12上の第1プラグ41と重なる位置に、強誘電体キャパシタ3が設けられている。   Specifically, a plurality of element isolation regions 11 are formed on the surface layer of the silicon substrate 10, and one memory cell is formed between the element isolation regions 11. A transistor 2 is provided on the surface layer of the silicon substrate 10. A first interlayer insulating film 12 is provided so as to cover the transistor 2. A first plug 41 and a second plug 42 are provided through the first interlayer insulating film 12. A ferroelectric capacitor 3 is provided at a position overlapping the first plug 41 on the first interlayer insulating film 12.

強誘電体キャパシタ3を覆って、第2層間絶縁膜(層間絶縁膜)13が設けられている。第2層間絶縁膜13を貫通して、強誘電体キャパシタ3と重なる位置に導電膜37が設けられている。第2層間絶縁膜13を貫通して、第1プラグ41と重なる位置に第3プラグ(導電部)43が設けられている。第3プラグ43は、第1プラグ41と導通させて接続(以下、導通接続と称することがある)されている。第2層間絶縁膜13上に、配線層4が設けられている。配線層4には図示略のグランド線、ビット線等の配線(導電部)が設けられている。   A second interlayer insulating film (interlayer insulating film) 13 is provided so as to cover the ferroelectric capacitor 3. A conductive film 37 is provided so as to penetrate the second interlayer insulating film 13 and overlap the ferroelectric capacitor 3. A third plug (conductive portion) 43 is provided at a position that penetrates the second interlayer insulating film 13 and overlaps the first plug 41. The third plug 43 is electrically connected to the first plug 41 (hereinafter sometimes referred to as a conductive connection). A wiring layer 4 is provided on the second interlayer insulating film 13. The wiring layer 4 is provided with wirings (conductive portions) such as ground lines and bit lines (not shown).

ここでは、グランド線が、第1プラグ41及び第3プラグ43を介して、トランジスター2と電気的に接続されている。トランジスター2は、第2プラグ42を介して強誘電体キャパシタ3と電気的に接続されている。強誘電体キャパシタ3は、導電膜37を介してビット線と電気的に接続されている。以下、強誘電体メモリー装置1の構成要素を詳しく説明する。   Here, the ground line is electrically connected to the transistor 2 via the first plug 41 and the third plug 43. The transistor 2 is electrically connected to the ferroelectric capacitor 3 via the second plug 42. The ferroelectric capacitor 3 is electrically connected to the bit line through the conductive film 37. Hereinafter, the components of the ferroelectric memory device 1 will be described in detail.

トランジスター2は、例えば単結晶シリコンからなるシリコン基板10の表層を活性層として形成されている。詳しくは、シリコン基板10の表層に、ソース領域21及びドレイン領域22が形成されている。シリコン基板10の表層において、ソース領域21とドレイン領域22との間の領域がチャネル領域になっている。ソース領域21、ドレイン領域22、チャネル領域を覆ってゲート絶縁膜23が設けられている。チャネル領域と平面的に重なる部分のゲート絶縁膜23上に、ゲート電極24が設けられている。ゲート電極24の周辺に、ゲート電極24の側壁に当接してサイドウォール25が設けられている。ソース領域21、ドレイン領域22は、それぞれ高濃度不純物領域と、低濃度不純物領域とを含んでおり、サイドウォール25と重なる部分が低濃度不純物領域になっている。ソース領域21の高濃度不純物領域は、第1プラグ41と導通接続されている。ドレイン領域22の高濃度不純物領域は、第2プラグ42と導通接続されている。   The transistor 2 is formed using, for example, a surface layer of a silicon substrate 10 made of single crystal silicon as an active layer. Specifically, a source region 21 and a drain region 22 are formed on the surface layer of the silicon substrate 10. In the surface layer of the silicon substrate 10, a region between the source region 21 and the drain region 22 is a channel region. A gate insulating film 23 is provided to cover the source region 21, the drain region 22, and the channel region. A gate electrode 24 is provided on a portion of the gate insulating film 23 that overlaps the channel region in a planar manner. A side wall 25 is provided around the gate electrode 24 so as to be in contact with the side wall of the gate electrode 24. Each of the source region 21 and the drain region 22 includes a high concentration impurity region and a low concentration impurity region, and a portion overlapping with the sidewall 25 is a low concentration impurity region. The high concentration impurity region of the source region 21 is electrically connected to the first plug 41. The high concentration impurity region of the drain region 22 is electrically connected to the second plug 42.

第1層間絶縁膜12は、シリコン酸化物やシリコン窒化物等の絶縁材料からなる。第1層間絶縁膜12を貫通して、ソース領域21の高濃度領域に通じるコンタクトホールと、ドレイン領域22の高濃度領域に通じるコンタクトホールとが形成されている。コンタクトホール内に、それぞれ第1プラグ41、第2プラグ42が埋設されている。第1プラグ41、第2プラグ42は、例えばタングステンやモリブデン、タンタル、チタン、ニッケル等の導電材料からなる。ここでは、第1プラグ41、第2プラグ42、第3プラグ43、第4プラグ39がいずれもタングステンからなっている。   The first interlayer insulating film 12 is made of an insulating material such as silicon oxide or silicon nitride. A contact hole that penetrates through the first interlayer insulating film 12 and leads to the high concentration region of the source region 21 and a contact hole that leads to the high concentration region of the drain region 22 are formed. A first plug 41 and a second plug 42 are embedded in the contact holes, respectively. The first plug 41 and the second plug 42 are made of a conductive material such as tungsten, molybdenum, tantalum, titanium, or nickel. Here, the first plug 41, the second plug 42, the third plug 43, and the fourth plug 39 are all made of tungsten.

強誘電体キャパシタ3は、下部電極31、強誘電体膜32、上部電極33を含んでいる。ここでは、下部電極31と第1層間絶縁膜12との間に、下地導電部34が設けられている。下地導電部34は、第2プラグ42と重なる部分に設けられており、第2プラグ42と導通接続されている。下地導電部34は、第2プラグ42の酸化を防止するともに、強誘電体膜32の結晶配向を制御するものである。下地導電部34は、自己配向性と酸素バリア性とを有する導電材料、例えばチタンアルミニウムの窒化物(チタンアルミニウムナイトライド、TiAlN)からなる。   The ferroelectric capacitor 3 includes a lower electrode 31, a ferroelectric film 32, and an upper electrode 33. Here, a base conductive portion 34 is provided between the lower electrode 31 and the first interlayer insulating film 12. The base conductive portion 34 is provided in a portion overlapping the second plug 42 and is conductively connected to the second plug 42. The base conductive portion 34 prevents oxidation of the second plug 42 and controls the crystal orientation of the ferroelectric film 32. The base conductive portion 34 is made of a conductive material having self-orientation properties and oxygen barrier properties, such as titanium aluminum nitride (titanium aluminum nitride, TiAlN).

下部電極31は、下地導電部34上に設けられており、下地導電部34と導通接続されている。上部電極33は、強誘電体膜32上に設けられている。下部電極31、上部電極33は、導電材料からなる単層あるいは複数層の膜により構成される。下部電極31、上部電極33を構成する膜としては、イリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウムのうちから少なくとも1つからなる膜、またはこれらの合金からなる膜、あるいはこれらの酸化物からなる膜等から選択される。イリジウムや白金等の貴金属からなる膜を用いれば、熱的・化学的に安定な下部電極31になる。ここでは、下部電極31、上部電極33が単層のイリジウム膜からなっている。   The lower electrode 31 is provided on the base conductive portion 34 and is electrically connected to the base conductive portion 34. The upper electrode 33 is provided on the ferroelectric film 32. The lower electrode 31 and the upper electrode 33 are composed of a single layer or a plurality of layers of a conductive material. As a film constituting the lower electrode 31 and the upper electrode 33, a film made of at least one of iridium, platinum, ruthenium, rhodium, palladium and osmium, a film made of an alloy thereof, or an oxide thereof Selected from membranes and the like. When a film made of a noble metal such as iridium or platinum is used, the lower electrode 31 is thermally and chemically stable. Here, the lower electrode 31 and the upper electrode 33 are made of a single-layer iridium film.

強誘電体膜32は、一般式がABOで示される強誘電体材料からなっている。Aサイト金属は、例えば鉛、あるいは鉛の一部をランタンあるいはカルシウム、ストロンチウムに置換したものからなる。またBサイト金属は、例えばジルコニウム又はチタンからなり、これにバナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、及びマグネシウムのうちの1つ以上を添加してもよい。 The ferroelectric film 32 is made of a ferroelectric material whose general formula is ABO 3 . The A-site metal is composed of, for example, lead or a part of lead replaced with lanthanum, calcium, or strontium. The B-site metal is made of, for example, zirconium or titanium, and one or more of vanadium, niobium, tantalum, chromium, molybdenum, tungsten, and magnesium may be added thereto.

強誘電体材料の具体例としては、チタン酸ジルコン酸鉛((Pb(Zr,Ti)O、以下、PZTと称することがある)や、そのBサイト金属としてニオブを添加したPZTN等が挙げられる。自発分極量を大きくする観点から、Tiの含有量をZrの含有量よりも多くすることが好ましい。この場合には、ヒステリシス特性を良好にする観点から、結晶構造が正方晶に属する(111)配向であるものが好ましい。ここでは、強誘電体膜32が、PTZNからなり、正方晶に属する(111)配向のペロブスカイト型の結晶構造になっている。 Specific examples of the ferroelectric material include lead zirconate titanate ((Pb (Zr, Ti) O 3 , hereinafter sometimes referred to as PZT), PZTN added with niobium as the B-site metal, and the like. From the viewpoint of increasing the amount of spontaneous polarization, it is preferable to make the Ti content higher than the Zr content, in which case the crystal structure belongs to a tetragonal crystal from the viewpoint of improving the hysteresis characteristics ( In this case, the ferroelectric film 32 is made of PTZN and has a (111) -oriented perovskite crystal structure belonging to tetragonal crystal.

強誘電体キャパシタ3の側面及び上面、強誘電体キャパシタ3の周辺部を覆って、第1水素バリア膜35が設けられている。第1水素バリア膜35は、強誘電体膜32の還元を防止するようになっている。第1水素バリア膜35は、例えばアルミニウム酸化物からなる。   A first hydrogen barrier film 35 is provided so as to cover the side and top surfaces of the ferroelectric capacitor 3 and the peripheral portion of the ferroelectric capacitor 3. The first hydrogen barrier film 35 prevents the ferroelectric film 32 from being reduced. The first hydrogen barrier film 35 is made of, for example, aluminum oxide.

第1水素バリア膜35と第1層間絶縁膜12とを覆って、第2層間絶縁膜13が設けられている。第2層間絶縁膜13は、第1層間絶縁膜12と同様に、シリコン酸化物等の絶縁物からなる。第2層間絶縁膜13を貫通して、第1プラグ41に通じるコンタクトホールが設けられている。このコンタクトホール内に、第3プラグ43が埋設されている。また、第2層間絶縁膜13を貫通して、上部電極33に通じるコンタクトホール36が設けられている。   A second interlayer insulating film 13 is provided so as to cover the first hydrogen barrier film 35 and the first interlayer insulating film 12. Similar to the first interlayer insulating film 12, the second interlayer insulating film 13 is made of an insulator such as silicon oxide. A contact hole that penetrates through the second interlayer insulating film 13 and communicates with the first plug 41 is provided. A third plug 43 is embedded in the contact hole. Further, a contact hole 36 that penetrates through the second interlayer insulating film 13 and communicates with the upper electrode 33 is provided.

コンタクトホール36内の側壁と上部電極33上とに連続して、チタンアルミニウムの窒化物からなる導電膜37が設けられている。コンタクトホール36内の導電膜37を覆って、チタンアルミニウムの酸化物からなる第2水素バリア膜38が設けられている。コンタクトホール36内において第2水素バリア膜38を側壁及び底部とする凹部内には、第4プラグ39が埋設されている。導電膜37は、前記ビット線と導通接続されている。   A conductive film 37 made of titanium aluminum nitride is provided continuously on the side wall in the contact hole 36 and on the upper electrode 33. A second hydrogen barrier film 38 made of titanium aluminum oxide is provided to cover the conductive film 37 in the contact hole 36. In the contact hole 36, a fourth plug 39 is embedded in a recess having the second hydrogen barrier film 38 as a side wall and a bottom. The conductive film 37 is electrically connected to the bit line.

以上のような構成の強誘電体メモリー装置1において、トランジスター2のゲート電極24に電圧が印加されるとチャネル領域がオンとなる。チャネル領域がオンになった状態で、ビット線からソース領域21に電気信号が供給されると、この電気信号がチャネル領域、ドレイン領域22、第2プラグ42、下地導電部34を介して、下部電極31に伝達される。これにより、下部電極31と上部電極33との間に電圧を印加され、強誘電体膜32に電荷(データ)が蓄積される。強誘電体メモリー装置1は、電気信号をトランジスター2によってスイッチングすることにより、強誘電体キャパシタ3へデータを書込むことや、強誘電体キャパシタ3からデータを読出すことが可能になっている。   In the ferroelectric memory device 1 configured as described above, when a voltage is applied to the gate electrode 24 of the transistor 2, the channel region is turned on. When an electrical signal is supplied from the bit line to the source region 21 with the channel region turned on, the electrical signal is transmitted to the lower portion via the channel region, the drain region 22, the second plug 42, and the base conductive portion 34. It is transmitted to the electrode 31. As a result, a voltage is applied between the lower electrode 31 and the upper electrode 33, and charges (data) are accumulated in the ferroelectric film 32. The ferroelectric memory device 1 is capable of writing data to the ferroelectric capacitor 3 and reading data from the ferroelectric capacitor 3 by switching an electric signal with the transistor 2.

強誘電体キャパシタ3は、強誘電体膜32の分極反転を利用してデータを保持するので、データの再度書込(リフレッシュ)によりデータを保持する必要性が低くなる。したがって、強誘電体キャパシタ3を用いることにより低消費電力のメモリー装置を構成することが可能である。   Since the ferroelectric capacitor 3 holds data by utilizing the polarization inversion of the ferroelectric film 32, the necessity of holding the data by rewriting (refreshing) the data is reduced. Therefore, a memory device with low power consumption can be configured by using the ferroelectric capacitor 3.

一般に、強誘電体キャパシタにデータの書き換えを繰り返し行うと、読み出し信号量が初期状態から小さくなってしまう。例えば、強誘電体キャパシタに1011回程度の書き換えを行うと、信号量が読み出し不能になることがある。書き換えにより信号量が低下する原因としては、強誘電体膜の劣化が考えられている。強誘電体膜は、金属酸化物等からなっており、強誘電体膜において還元された部分(劣化部分)は、分極反転に寄与しなくなる。したがって、強誘電体膜において劣化部分の占める割合が大きくなるにつれて、信号量が小さくなる。 In general, when data is repeatedly rewritten in a ferroelectric capacitor, the read signal amount decreases from the initial state. For example, when the rewriting of approximately 10 11 times the ferroelectric capacitor, it may signal amount becomes unreadable. As a cause of a decrease in signal amount due to rewriting, deterioration of the ferroelectric film is considered. The ferroelectric film is made of a metal oxide or the like, and the reduced portion (deteriorated portion) in the ferroelectric film does not contribute to the polarization inversion. Therefore, the amount of signal decreases as the proportion of the deteriorated portion in the ferroelectric film increases.

本実施形態の強誘電体メモリー装置1にあっては、強誘電体キャパシタ3の側壁と上面とが第1水素バリア膜35に覆われているので、強誘電体膜32の劣化が低減される。強誘電体キャパシタ3と電気的な接続をとるために、第1水素バリア膜35には上部電極33上に開口が設けられており、この開口を通して還元性物質(例えば水素)が侵入することがありえる。しかしながら、第1水素バリア膜35の開口を含んだコンタクトホール36は、側壁及び底部(上部電極33の頂部)が導電膜37に覆われており、さらに導電膜37が第2水素バリア膜38に覆われているので、還元性物質が第1水素バリア膜35の開口から強誘電体膜32に至ることが格段に低減される。このように、強誘電体メモリー装置1は、強誘電体膜32の劣化が格段に低減されており、強誘電体キャパシタ3のヒステリシス特性が良好になっているので、高耐久性かつ高信頼性のものになっている。   In the ferroelectric memory device 1 of the present embodiment, the side wall and the upper surface of the ferroelectric capacitor 3 are covered with the first hydrogen barrier film 35, so that the deterioration of the ferroelectric film 32 is reduced. . In order to make electrical connection with the ferroelectric capacitor 3, an opening is provided in the first hydrogen barrier film 35 on the upper electrode 33, and a reducing substance (for example, hydrogen) may enter through the opening. It can be. However, the contact hole 36 including the opening of the first hydrogen barrier film 35 is covered with the conductive film 37 on the side wall and the bottom (the top of the upper electrode 33), and the conductive film 37 further forms the second hydrogen barrier film 38. Since it is covered, the reduction of the reducing substance from the opening of the first hydrogen barrier film 35 to the ferroelectric film 32 is significantly reduced. As described above, in the ferroelectric memory device 1, the deterioration of the ferroelectric film 32 is remarkably reduced, and the hysteresis characteristics of the ferroelectric capacitor 3 are excellent. Therefore, the ferroelectric memory device 1 has high durability and high reliability. It is a thing.

次に、強誘電体メモリー装置1の構成に基づいて、本発明に係る半導体装置の製造方法の一実施形態を説明する。図2(a)〜(c)、図3(a)〜(c)、図4(a)〜(c)、図5(a)〜(c)は、本実施形態の半導体装置の製造方法を概略して示す断面工程図である。なお、図2(b)以降の図では、第1層間絶縁膜12の下層構造の図示を省略している。   Next, an embodiment of a method for manufacturing a semiconductor device according to the present invention will be described based on the configuration of the ferroelectric memory device 1. FIGS. 2A to 2C, FIGS. 3A to 4C, FIGS. 4A to 4C, and FIGS. 5A to 5C illustrate a method for manufacturing a semiconductor device according to this embodiment. FIG. In FIG. 2B and subsequent figures, the lower layer structure of the first interlayer insulating film 12 is not shown.

まず、図2(a)に示すように、シリコン基板10に例えばLOCOS法やSTI法等で素子分離領域11を形成する。そして、素子分離領域11の間におけるシリコン基板10上に熱酸化法等によりゲート絶縁膜23を形成する。そして、ゲート絶縁膜23上に多結晶シリコン等からなるゲート電極24を形成する。そして、素子分離領域11間のシリコン基板10の表層に、ゲート電極24をマスクとして低濃度に不純物を注入する。そして、エッチバック法等を用いてサイドウォール25を形成する。そして、素子分離領域11間のシリコン基板10の表層に、ゲート電極24とサイドウォール25とをマスクとして濃度に不純物を注入する。これにより、低濃度不純物領域と高濃度不純物領域とを含んだ、ソース領域21及びドレイン領域22が得られる。以上のようにして、トランジスター2を形成する。   First, as shown in FIG. 2A, an element isolation region 11 is formed on a silicon substrate 10 by, for example, a LOCOS method or an STI method. Then, a gate insulating film 23 is formed on the silicon substrate 10 between the element isolation regions 11 by thermal oxidation or the like. Then, a gate electrode 24 made of polycrystalline silicon or the like is formed on the gate insulating film 23. Then, impurities are implanted at a low concentration into the surface layer of the silicon substrate 10 between the element isolation regions 11 using the gate electrode 24 as a mask. Then, the sidewall 25 is formed using an etch back method or the like. Then, impurities are implanted into the surface layer of the silicon substrate 10 between the element isolation regions 11 using the gate electrode 24 and the sidewall 25 as a mask. Thereby, the source region 21 and the drain region 22 including the low concentration impurity region and the high concentration impurity region are obtained. As described above, the transistor 2 is formed.

そして、トランジスター2が形成されたシリコン基板10上に、例えばCVD法でシリコン酸化物を成膜して第1層間絶縁膜12を形成する。そして、ソース領域21上とドレイン領域22上とにおける第1層間絶縁膜12をエッチングして、ソース領域21を露出させるコンタクトホールと、ドレイン領域22を露出させるコンタクトホールとを形成する。そして、コンタクトホール内と第1層間絶縁膜12上とに、例えばCVD法でタングステンを成膜してコンタクトホール内にタングステンを埋め込む。そして、第1層間絶縁膜12上をCMP法等で研磨することにより、第1層間絶縁膜12上のタングステンを除去する。このようにして、ソース領域21上のコンタクトホール内に第1プラグ41を埋設し、ドレイン領域22上のコンタクトホール内に第2プラグ42を埋設する。   Then, a silicon oxide film is formed on the silicon substrate 10 on which the transistor 2 is formed by, for example, a CVD method to form a first interlayer insulating film 12. Then, the first interlayer insulating film 12 on the source region 21 and the drain region 22 is etched to form a contact hole that exposes the source region 21 and a contact hole that exposes the drain region 22. Then, tungsten is formed in the contact hole and on the first interlayer insulating film 12 by, for example, a CVD method, and tungsten is buried in the contact hole. Then, the tungsten on the first interlayer insulating film 12 is removed by polishing the first interlayer insulating film 12 by a CMP method or the like. In this way, the first plug 41 is embedded in the contact hole on the source region 21, and the second plug 42 is embedded in the contact hole on the drain region 22.

次いで、図2(b)に示すように、第2プラグ42上と第2プラグ42周辺の第1層間絶縁膜12上とに、下地導電部34と強誘電体キャパシタ3とを形成する。
具体的には、第2プラグ42上と第1層間絶縁膜12上とに、下地導電部34の形成材料として、例えばチタンアルミニウムの窒化物をスパッタリング法により成膜する。
そして、チタンアルミニウム窒化膜上に、下部電極31の形成材料として例えばイリジウムをスパッタリング法等により形成する。
そして、イリジウム膜上に、強誘電体膜32の形成材料として例えばPZTNを、ゾルゲル法(CSD法)やMOCVD法、スパッタリング法等により酸素雰囲気で成膜する。
そして、PZTN膜上に、上部電極33の形成材料として例えばイリジウムをスパッタリング法等により形成する。
そして、上層のイリジウム膜上にハードマスク等のマスクパターンを形成する。マスクパターンをエッチングマスクとして、上層のイリジウム膜、PZTN膜、下層のイリジウム膜、チタンアルミニウム窒化膜をエッチングする。以上のようにして、強誘電体キャパシタ3を形成する。
Next, as shown in FIG. 2B, the base conductive portion 34 and the ferroelectric capacitor 3 are formed on the second plug 42 and the first interlayer insulating film 12 around the second plug 42.
Specifically, a nitride of titanium aluminum, for example, is formed on the second plug 42 and the first interlayer insulating film 12 as a material for forming the base conductive portion 34 by sputtering.
Then, for example, iridium is formed as a material for forming the lower electrode 31 on the titanium aluminum nitride film by a sputtering method or the like.
On the iridium film, for example, PZTN is formed as a material for forming the ferroelectric film 32 in an oxygen atmosphere by a sol-gel method (CSD method), an MOCVD method, a sputtering method, or the like.
Then, for example, iridium is formed as a material for forming the upper electrode 33 on the PZTN film by a sputtering method or the like.
Then, a mask pattern such as a hard mask is formed on the upper iridium film. Using the mask pattern as an etching mask, the upper iridium film, PZTN film, lower iridium film, and titanium aluminum nitride film are etched. As described above, the ferroelectric capacitor 3 is formed.

チタンアルミニウムの窒化物が自己配向性を有する材質であるので、チタンアルミニウム窒化膜の結晶配向が良好になる。イリジウム膜やPZTN膜は、下地となるチタンアルミニウム窒化膜の結晶配向を反映して、結晶配向が良好になる。また、PZTN膜を酸素雰囲気で成膜しているが、チタンアルミニウム窒化膜が酸素バリア性を有しているので、第1プラグ41や第2プラグ42の酸化が防止される。   Since the titanium aluminum nitride is a material having self-orientation, the crystal orientation of the titanium aluminum nitride film is improved. The iridium film and the PZTN film have a good crystal orientation reflecting the crystal orientation of the titanium aluminum nitride film as a base. Further, although the PZTN film is formed in an oxygen atmosphere, since the titanium aluminum nitride film has an oxygen barrier property, oxidation of the first plug 41 and the second plug 42 is prevented.

次いで、図2(c)に示すように、強誘電体キャパシタ3の側壁及び上面、下地導電部34の側壁、下地導電部34の周辺における第1層間絶縁膜12上を連続して覆う第1水素バリア膜35を形成する。ここでは、シリコン基板10上方のほぼ全域にわたってアルミニウム酸化物を成膜し、この膜をパターニングすることにより第1水素バリア膜35を形成する。   Next, as shown in FIG. 2C, the first and second insulating interlayers 12 are continuously covered so as to continuously cover the side wall and upper surface of the ferroelectric capacitor 3, the side wall of the base conductive portion 34, and the periphery of the base conductive portion 34. A hydrogen barrier film 35 is formed. Here, an aluminum oxide film is formed over almost the entire area above the silicon substrate 10, and the first hydrogen barrier film 35 is formed by patterning this film.

次いで、図3(a)に示すように、第1水素バリア膜35上と、第1層間絶縁膜12上とを覆って、第2層間絶縁膜13を形成する。ここでは、テトラエトキシシランを含んだ原料ガスを用いてCVD法でシリコン酸化物を成膜し、第2層間絶縁膜13を形成する。原料ガスの反応により水素ガスや水分等の還元性物質が生成されることがある。強誘電体キャパシタ3が第1水素バリア膜35に覆われているので、強誘電体膜32の還元による劣化が格段に低減される。   Next, as shown in FIG. 3A, a second interlayer insulating film 13 is formed so as to cover the first hydrogen barrier film 35 and the first interlayer insulating film 12. Here, a silicon oxide film is formed by a CVD method using a source gas containing tetraethoxysilane to form the second interlayer insulating film 13. Reducing substances such as hydrogen gas and moisture may be generated by the reaction of the raw material gas. Since the ferroelectric capacitor 3 is covered with the first hydrogen barrier film 35, the deterioration due to the reduction of the ferroelectric film 32 is remarkably reduced.

次いで、図3(b)に示すように、強誘電体キャパシタ3の上部電極33上の第2層間絶縁膜13と第1水素バリア膜35とを貫通して、上部電極33の上面を露出させるコンタクトホール36を形成する。なお、第2層間絶縁膜13を形成する前、あるいはコンタクトホール36を形成した後に、強誘電体キャパシタ3を酸素雰囲気で熱処理することにより、強誘電体膜32の酸素欠陥等を修復することもできる。   Next, as shown in FIG. 3B, the upper surface of the upper electrode 33 is exposed through the second interlayer insulating film 13 and the first hydrogen barrier film 35 on the upper electrode 33 of the ferroelectric capacitor 3. A contact hole 36 is formed. Note that oxygen defects or the like in the ferroelectric film 32 may be repaired by heat-treating the ferroelectric capacitor 3 in an oxygen atmosphere before forming the second interlayer insulating film 13 or after forming the contact hole 36. it can.

次いで、図3(c)に示すように、コンタクトホール36内に露出した部分の上部電極33の上面、コンタクトホール36の側壁、コンタクトホール36周辺の第2層間絶縁膜13上を連続的に覆って、チタンアルミニウム窒化膜37aを形成する。そして、チタンアルミニウム窒化膜37aを覆って、チタンアルミニウム膜38aを形成する。ここでは、チタンアルミニウム窒化膜37a、チタンアルミニウム膜38aをスパッタリング法により連続して形成する。具体的には、コンタクトホール36が形成されたシリコン基板10を、スパッタリング装置の成膜室内に設置する。そして、チタンアルミニウムをターゲットに用いるとともに、成膜室内に窒素ガスを反応ガスとして流通させて、チタンアルミニウムの窒化物を成膜する。そして、窒素ガスの供給を停止して、そのままチタンアルミニウムを成膜する。   Next, as shown in FIG. 3C, the upper surface of the upper electrode 33 exposed in the contact hole 36, the side wall of the contact hole 36, and the second interlayer insulating film 13 around the contact hole 36 are continuously covered. Then, a titanium aluminum nitride film 37a is formed. Then, a titanium aluminum film 38a is formed so as to cover the titanium aluminum nitride film 37a. Here, the titanium aluminum nitride film 37a and the titanium aluminum film 38a are successively formed by a sputtering method. Specifically, the silicon substrate 10 in which the contact hole 36 is formed is installed in a film forming chamber of a sputtering apparatus. Titanium aluminum is used as a target, and nitrogen gas is circulated as a reaction gas in the film formation chamber to form a titanium aluminum nitride film. Then, the supply of nitrogen gas is stopped and titanium aluminum film is formed as it is.

次いで、図4(a)に示すように、チタンアルミニウム窒化膜37a、チタンアルミニウム膜38aが形成されたシリコン基板10を酸素雰囲気で熱処理することにより、強誘電体膜32の結晶性を回復させる。また、この熱処理によりチタンアルミニウム膜38aを酸化して、チタンアルミニウム酸化膜38bを形成する。   Next, as shown in FIG. 4A, the crystallinity of the ferroelectric film 32 is recovered by heat-treating the silicon substrate 10 on which the titanium aluminum nitride film 37a and the titanium aluminum film 38a are formed in an oxygen atmosphere. The titanium aluminum film 38a is oxidized by this heat treatment to form a titanium aluminum oxide film 38b.

次いで、図4(b)に示すように、第2層間絶縁膜13上をCMP法で研磨することにより、第2層間絶縁膜13上のチタンアルミニウム窒化膜37a、チタンアルミニウム酸化膜38bを除去する。このようにして、コンタクトホール36内の側壁にチタンアルミニウムの窒化物からなる導電膜37を形成する。また、チタンアルミニウムの酸化物からなり、コンタクトホール36内において導電膜37を覆う第2水素バリア膜38を形成する。   Next, as shown in FIG. 4B, the titanium interlayer nitride film 37a and the titanium aluminum oxide film 38b on the second interlayer insulating film 13 are removed by polishing the second interlayer insulating film 13 by CMP. . In this manner, a conductive film 37 made of titanium aluminum nitride is formed on the side wall in the contact hole 36. Further, a second hydrogen barrier film 38 made of titanium aluminum oxide and covering the conductive film 37 in the contact hole 36 is formed.

次いで、図4(c)に示すように、第1プラグ41上の第2層間絶縁膜13を貫通して、第1プラグ41の上面を露出させるコンタクトホール43aを形成する。第2層間絶縁膜13を形成した後に、コンタクトホール43aを形成するまでの間に、第1プラグ41は第2層間絶縁膜13に覆われているので、第1プラグ41の酸化が低減される。   Next, as shown in FIG. 4C, a contact hole 43 a that penetrates the second interlayer insulating film 13 on the first plug 41 and exposes the upper surface of the first plug 41 is formed. Since the first plug 41 is covered with the second interlayer insulating film 13 after the second interlayer insulating film 13 is formed and before the contact hole 43a is formed, the oxidation of the first plug 41 is reduced. .

次いで、図5(a)に示すように、コンタクトホール43a内、コンタクトホール36内において第2水素バリア膜38を内壁とする凹部内、第2層間絶縁膜13上とに連続して、第3プラグ43の形成材料としてタングステンを還元雰囲気で成膜する。還元雰囲気でタングステンを成膜しているので、低抵抗なタングステン膜43bを形成することができる。また、第1プラグ41の一部が酸化されている場合には、第1プラグ41も還元されて低抵抗になる。強誘電体膜32については、コンタクトホール36内の側壁側と底部側とを覆って第2水素バリア膜38が設けられているので、強誘電体膜32が還元されることが防止される。   Next, as shown in FIG. 5A, in the contact hole 43a, in the contact hole 36, in the recess having the second hydrogen barrier film 38 as the inner wall, and on the second interlayer insulating film 13, the third Tungsten is formed in a reducing atmosphere as a material for forming the plug 43. Since tungsten is formed in a reducing atmosphere, a low-resistance tungsten film 43b can be formed. Further, when a part of the first plug 41 is oxidized, the first plug 41 is also reduced and becomes low resistance. As for the ferroelectric film 32, the second hydrogen barrier film 38 is provided so as to cover the side wall side and the bottom side in the contact hole 36, so that the ferroelectric film 32 is prevented from being reduced.

次いで、図5(b)に示すように、第2層間絶縁膜13上をCMP法で研磨することにより、第2層間絶縁膜13上のタングステン膜43bを除去する。このようにして、コンタクトホール43a内に第3プラグ43を埋設し、第2水素バリア膜38に囲まれる部分(凹部内)に、第4プラグ39を埋設する。また、第3プラグ43を埋設した後に、コンタクトホール43aを形成して、第4プラグ39を埋設してもよい。図5(c)に示すように、第2層間絶縁膜13上に配線層4を形成すること等により、図1に示した強誘電体メモリー装置1が得られる。   Next, as shown in FIG. 5B, the tungsten film 43b on the second interlayer insulating film 13 is removed by polishing the second interlayer insulating film 13 by CMP. In this manner, the third plug 43 is embedded in the contact hole 43a, and the fourth plug 39 is embedded in a portion (in the recess) surrounded by the second hydrogen barrier film 38. Further, after the third plug 43 is buried, the fourth plug 39 may be buried by forming the contact hole 43a. As shown in FIG. 5C, the ferroelectric memory device 1 shown in FIG. 1 is obtained by forming the wiring layer 4 on the second interlayer insulating film 13 or the like.

以上のような本実施形態の半導体装置の製造方法にあっては、チタンアルミニウム膜38aを、チタンアルミニウム窒化膜37aと同一のターゲットを用いて同一の成膜室内で連続して形成しているので、効率よくチタンアルミニウム膜38aを形成することができる。また、酸素雰囲気で熱処理することにより、強誘電体膜32の結晶性を回復させるとともに、チタンアルミニウム膜38aを酸化しているので、強誘電体膜32の結晶性を良好にすることができ、また効率よく第2水素バリア膜38を形成することができる。また、コンタクトホール36の内壁側と底部側とを覆って第2水素バリア膜38を形成しているので、強誘電体膜32の還元を防止しつつ、第3プラグ43を還元雰囲気で形成することができる。これにより、強誘電体キャパシタ3を良好なヒステリシス特性にすることができ、かつ第3プラグ43等の、強誘電体キャパシタ3に電気信号を伝達する導電部分を良好な電気特性にすることができる。
以上のように、本実施形態の半導体装置の製造方法によれば、良好な特性の強誘電体メモリー装置1を低コストで効率よく製造することができる。
In the semiconductor device manufacturing method of the present embodiment as described above, the titanium aluminum film 38a is continuously formed in the same film forming chamber using the same target as the titanium aluminum nitride film 37a. The titanium aluminum film 38a can be formed efficiently. In addition, by performing heat treatment in an oxygen atmosphere, the crystallinity of the ferroelectric film 32 is recovered and the titanium aluminum film 38a is oxidized, so that the crystallinity of the ferroelectric film 32 can be improved. In addition, the second hydrogen barrier film 38 can be formed efficiently. Since the second hydrogen barrier film 38 is formed covering the inner wall side and the bottom side of the contact hole 36, the third plug 43 is formed in a reducing atmosphere while preventing the ferroelectric film 32 from being reduced. be able to. As a result, the ferroelectric capacitor 3 can have good hysteresis characteristics, and the conductive portions such as the third plug 43 that transmit an electrical signal to the ferroelectric capacitor 3 can have good electrical characteristics. .
As described above, according to the semiconductor device manufacturing method of the present embodiment, the ferroelectric memory device 1 having good characteristics can be efficiently manufactured at low cost.

なお、本発明の技術範囲は前記実施形態に限定されるものではない。本発明の主旨を逸脱しない範囲内で多様な変形が可能である。例えば、コンタクトホール43aをコンタクトホール36と一括して形成してもよい。この場合には、コンタクトホール36内、コンタクトホール43a内、第2層間絶縁膜13上に一括して、チタンアルミニウムの窒化物、チタンアルミニウムを連続成膜する。そして、酸素雰囲気で熱処理することにより、強誘電体膜32の結晶性を回復するとともに、チタンアルミニウムを酸化する。そして、チタンアルミニウム酸化膜を覆ってタングステンを成膜する。そして、CMP法により第2層間絶縁膜13上の、タングステン膜、チタンアルミニウム酸化膜、チタンアルミニウム窒化膜を除去する。このようにすれば、コンタクトホール43aをコンタクトホール36と一括して形成することができ、またタングステン膜をチタンアルミニウム酸化膜、チタンアルミニウム窒化膜と一括して除去することができる。したがって、工数を減らすことができ、低コストで効率よく強誘電体メモリー装置を製造することができる。   The technical scope of the present invention is not limited to the above embodiment. Various modifications are possible without departing from the gist of the present invention. For example, the contact hole 43a may be formed together with the contact hole 36. In this case, nitride of titanium aluminum and titanium aluminum are continuously formed in a lump in the contact hole 36, the contact hole 43a, and the second interlayer insulating film 13. Then, by performing heat treatment in an oxygen atmosphere, the crystallinity of the ferroelectric film 32 is restored and titanium aluminum is oxidized. Then, tungsten is formed to cover the titanium aluminum oxide film. Then, the tungsten film, titanium aluminum oxide film, and titanium aluminum nitride film on the second interlayer insulating film 13 are removed by CMP. In this way, the contact hole 43a can be formed together with the contact hole 36, and the tungsten film can be removed together with the titanium aluminum oxide film and the titanium aluminum nitride film. Therefore, the number of steps can be reduced, and a ferroelectric memory device can be manufactured efficiently at low cost.

1・・・強誘電体メモリー装置(半導体装置)、2・・・トランジスター、3・・・強誘電体キャパシタ、31・・・下部電極、32・・・強誘電体膜、33・・・上部電極、35・・・第1水素バリア膜、36・・・コンタクトホール、37・・・導電膜、38・・・第2水素バリア膜、43・・・第3プラグ(導電部) DESCRIPTION OF SYMBOLS 1 ... Ferroelectric memory device (semiconductor device), 2 ... Transistor, 3 ... Ferroelectric capacitor, 31 ... Lower electrode, 32 ... Ferroelectric film, 33 ... Upper part Electrode 35 ... first hydrogen barrier film 36 ... contact hole 37 ... conductive film 38 ... second hydrogen barrier film 43 ... third plug (conductive part)

Claims (3)

下部電極と上部電極との間に強誘電体膜が設けられた強誘電体キャパシタと、
前記強誘電体キャパシタの上に設けられた第1水素バリア膜と、
前記第1水素バリア膜の上に設けられた層間絶縁膜と、
前記上部電極の上であって、前記第1水素バリア膜と前記層間絶縁膜とに設けられたコンタクトホールと、
前記コンタクトホールに設けられたチタンアルミニウムの窒化物からなる導電膜と、
前記導電膜の上に設けられたチタンアルミニウムの酸化物からなる第2水素バリア膜と、
前記第2水素バリア膜の上であって、前記コンタクトホールに設けられたプラグと、
前記導電膜の上に設けられた配線と、
を備えていることを特徴とする半導体装置。
A ferroelectric capacitor in which a ferroelectric film is provided between the lower electrode and the upper electrode;
A first hydrogen barrier film provided on the ferroelectric capacitor;
An interlayer insulating film provided on the first hydrogen barrier film;
A contact hole on the upper electrode and provided in the first hydrogen barrier film and the interlayer insulating film;
A conductive film made of titanium aluminum nitride provided in the contact hole;
A second hydrogen barrier film made of titanium aluminum oxide provided on the conductive film;
A plug provided on the second hydrogen barrier film and in the contact hole;
Wiring provided on the conductive film;
A semiconductor device comprising:
下部電極と上部電極との間に強誘電体膜が設けられた強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタの上に第1水素バリア膜を形成する工程と、
前記第1水素バリア膜の上に層間絶縁膜を形成する工程と、
前記上部電極の上であって、前記層間絶縁膜と前記第1水素バリア膜とにコンタクトホールを形成する工程と、
前記コンタクトホールにチタンアルミニウムの窒化物からなる導電膜を形成する工程と、
前記導電膜の上にチタンアルミニウム膜を形成する工程と、
前記チタンアルミニウム膜と前記強誘電体膜とを酸素雰囲気で熱処理する工程と、
前記コンタクトホールにプラグを形成する工程と、
前記導電膜の上に配線を形成する工程と、を備え、
前記熱処理する工程において、前記チタンアルミニウム膜を酸化させてチタンアルミニウムの酸化物からなる第2水素バリア膜を形成することを備えていることを特徴とする半導体装置の製造方法。
Forming a ferroelectric capacitor in which a ferroelectric film is provided between the lower electrode and the upper electrode;
Forming a first hydrogen barrier film on the ferroelectric capacitor;
Forming an interlayer insulating film on the first hydrogen barrier film;
Forming a contact hole on the upper electrode and in the interlayer insulating film and the first hydrogen barrier film;
Forming a conductive film made of nitride of titanium aluminum in the contact hole;
Forming a titanium aluminum film on the conductive film;
Heat-treating the titanium aluminum film and the ferroelectric film in an oxygen atmosphere;
Forming a plug in the contact hole;
Forming a wiring on the conductive film,
The method of manufacturing a semiconductor device, wherein the heat treatment step includes oxidizing the titanium aluminum film to form a second hydrogen barrier film made of an oxide of titanium aluminum.
前記熱処理する工程において、前記強誘電体膜の結晶性を回復させることを特徴とする請求項2に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 2, wherein the crystallinity of the ferroelectric film is recovered in the heat treatment step.
JP2009126582A 2009-05-26 2009-05-26 Semiconductor device and method of manufacturing semiconductor device Pending JP2010278058A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009126582A JP2010278058A (en) 2009-05-26 2009-05-26 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009126582A JP2010278058A (en) 2009-05-26 2009-05-26 Semiconductor device and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2010278058A true JP2010278058A (en) 2010-12-09

Family

ID=43424787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009126582A Pending JP2010278058A (en) 2009-05-26 2009-05-26 Semiconductor device and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2010278058A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016129235A (en) * 2009-12-21 2016-07-14 エルジー イノテック カンパニー リミテッド Light-emitting element, method for manufacturing light-emitting element, light-emitting element package, and illumination system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016129235A (en) * 2009-12-21 2016-07-14 エルジー イノテック カンパニー リミテッド Light-emitting element, method for manufacturing light-emitting element, light-emitting element package, and illumination system

Similar Documents

Publication Publication Date Title
JP5251864B2 (en) Semiconductor device and manufacturing method thereof
US8659062B2 (en) Method of manufacturing a ferroelectric capacitor and a ferroelectric capacitor
US7910968B2 (en) Semiconductor device and method for manufacturing the same
JP5076890B2 (en) Semiconductor device and manufacturing method thereof
KR100909029B1 (en) Semiconductor device and manufacturing method thereof
JP5293184B2 (en) Semiconductor device having capacitor and method of manufacturing the same
JP2009071022A (en) Manufacturing method of semiconductor device, and semiconductor device
JP2006073648A (en) Semiconductor device and its manufacturing method
JP2005217044A (en) Semiconductor device and method for manufacturing the same
JP4105656B2 (en) Semiconductor device and manufacturing method thereof
JP2008135543A (en) Nonvoltatile memory device and manufacturing method thereof
JP2006310637A (en) Semiconductor device
JP2006278550A (en) Manufacturing method of semiconductor device
JP4823895B2 (en) Semiconductor device and manufacturing method thereof
JP4095582B2 (en) Semiconductor device and manufacturing method thereof
JP2010278058A (en) Semiconductor device and method of manufacturing semiconductor device
JP4579236B2 (en) Manufacturing method of semiconductor device
JP2011029508A (en) Ferroelectric capacitor, semiconductor device, and method of manufacturing ferroelectric capacitor
KR100943011B1 (en) Semiconductor device and method for manufacturing same
JP5007723B2 (en) Semiconductor device including capacitor and manufacturing method thereof
JP2009071141A (en) Manufacturing method of ferroelectric memory device, and ferroelectric memory device
JP2010278059A (en) Method of manufacturing semiconductor device
JP5360161B2 (en) Semiconductor device and manufacturing method thereof
JP5338800B2 (en) Manufacturing method of semiconductor device
JP2011035195A (en) Manufacturing method of ferroelectric memory device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120130