JP2010276360A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2010276360A JP2010276360A JP2009126491A JP2009126491A JP2010276360A JP 2010276360 A JP2010276360 A JP 2010276360A JP 2009126491 A JP2009126491 A JP 2009126491A JP 2009126491 A JP2009126491 A JP 2009126491A JP 2010276360 A JP2010276360 A JP 2010276360A
- Authority
- JP
- Japan
- Prior art keywords
- conduction
- switch elements
- switch
- resistor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
- G01R27/205—Measuring contact resistance of connections, e.g. of earth connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
- G01R31/42—AC power supplies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
Description
本発明は、半導体装置の内部抵抗成分を高精度に測定する技術に関する。 The present invention relates to a technique for measuring an internal resistance component of a semiconductor device with high accuracy.
例えば、モータ駆動用半導体装置の場合、その内部にパワートランジスタが内蔵されており、モータに電力を与え駆動している。そのパワートランジスタがフルオンした際のオン抵抗は、モータ駆動用半導体装置のスペックとして非常に重要な要素であり、このオン抵抗の値は、半導体装置内での電力損失を低減するために、数百mΩ〜数Ωと小さな値が要求される。以上のような理由から、このオン抵抗は半導体装置の出荷検査の際に精度良く測定される必要がある。 For example, in the case of a semiconductor device for driving a motor, a power transistor is built in the device, and the motor is driven by supplying electric power. The on-resistance when the power transistor is fully turned on is a very important factor in the specifications of a semiconductor device for driving a motor. The value of this on-resistance is several hundreds in order to reduce power loss in the semiconductor device. A small value of mΩ to several Ω is required. For the reasons described above, this on-resistance needs to be measured with high accuracy during the shipping inspection of the semiconductor device.
オン抵抗を精度良く測定するために、弊害となるのが半導体装置と測定装置との接触抵抗である。図4を用いて説明する。103,104は外部端子であり、119が測定ピン、118が接触抵抗である。この接触抵抗118の値は一定ではなく、測定装置の接触部分の汚れ等により測定回数が増加するに従って増加し、1Ω程度まで大きくなる可能性がある。このため、数百mΩ〜数Ωのオン抵抗を測定する際には、必ず排除する必要がある。
In order to measure the on-resistance with high accuracy, a harmful effect is the contact resistance between the semiconductor device and the measuring device. This will be described with reference to FIG. 103 and 104 are external terminals, 119 is a measurement pin, and 118 is a contact resistance. The value of the
パッケージ形状がQFP(Quad Flat Package)のようなリード付のパッケージの場合の測定方法を図5に示す。201がパッケージのリード、202が電流フォース用プローブ、204が電圧センス用プローブ、203,205は接触抵抗である。実際に電流が流れる経路とは別に、リードでの電圧そのものをモニタするための電圧センス用プローブ204を両端に設けることにより、接触抵抗203,205の影響を排除した4端子法により、精度良くオン抵抗が測定できる。
FIG. 5 shows a measurement method when the package shape is a package with leads such as QFP (Quad Flat Package). 201 is a package lead, 202 is a current force probe, 204 is a voltage sensing probe, and 203 and 205 are contact resistances. Separately from the actual current path, the
上記では、例としてパワートランジスタのオン抵抗の測定について説明したが、半導体装置内部の低抵抗測定に関しては、同様のことがいえる。 In the above description, the measurement of the on-resistance of the power transistor has been described as an example.
近年、機器の小型化のみならず、内部実装基板枚数を削減するために、基板に実装される半導体装置自体の小型化が必要不可欠となっている。一方では、半導体装置は多機能を1パッケージに内蔵する必要もあり、半導体装置の外部端子数は増加傾向にある。外部端子数が多く、かつ小型化を実現できるのは、従来のように外部端子を周辺に配列する構成ではなく、パッケージ下面に外部端子を格子状に配置し、外部端子にボールを接合するBGA(Ball Grid Array)タイプのパッケージである。デジタルスチルカメラ、カムコーダ等では、このBGAタイプのパッケージが標準的になりつつある。 In recent years, not only miniaturization of equipment but also reduction of the number of internal mounting boards has necessitated downsizing of the semiconductor device itself mounted on the board. On the other hand, the semiconductor device also needs to incorporate multiple functions in one package, and the number of external terminals of the semiconductor device tends to increase. The large number of external terminals and the miniaturization can be realized not by the configuration in which the external terminals are arranged in the periphery as in the prior art, but by arranging the external terminals in a lattice shape on the lower surface of the package and joining the balls to the external terminals This is a (Ball Grid Array) type package. In digital still cameras, camcorders, etc., this BGA type package is becoming standard.
このBGAタイプのパッケージに関して、特許文献1では、ボールに接触するピンを二重構造にしておき、一方は電流フォースピン、他方は電圧センスピンとすることによって、抵抗4端子測定を実現できる方法が開示されている。 Regarding this BGA type package, Patent Document 1 discloses a method capable of realizing resistance four-terminal measurement by making a pin in contact with a ball into a double structure, one being a current force pin and the other being a voltage sense pin. Has been.
ただし、この構造は理論的には可能であるが、検査器側のソケット側の構造を変更することになり、より小型化を可能とするボールピッチ(ボールーボール間距離)が狭い仕様のパッケージの場合、強度的、信頼性的な課題があり、実用化されていないのが現状である。よって、半導体装置内の低抵抗を高精度に測定ができないという課題があった。 However, this structure is theoretically possible, but the structure of the socket side on the tester side will be changed, and the package with a specification with a narrow ball pitch (ball-to-ball distance) that enables further miniaturization. In this case, there are strength and reliability problems, and the current situation is that they are not put into practical use. Therefore, there is a problem that the low resistance in the semiconductor device cannot be measured with high accuracy.
本発明は、上述した課題を解決するものであり、検査器側のソケット構造を変更することなく、半導体装置内の低抵抗を高精度に測定可能にすることを目的とする。 An object of the present invention is to solve the above-described problems, and to make it possible to measure a low resistance in a semiconductor device with high accuracy without changing a socket structure on the side of an inspector.
本発明の第1態様では、半導体装置として、少なくとも1つの抵抗体と、内部回路と、前記抵抗体の両端にそれぞれ、直接接続された第1および第2の外部端子と、前記内部回路用の第3および第4の外部端子と、前記抵抗体の一端と前記第3の外部端子との間、および、前記抵抗体の他端と前記第4の外部端子との間にそれぞれ設けられており、導通・非導通が切替可能な第1および第2のスイッチ素子と、前記内部回路と前記第3および第4の外部端子との間にそれぞれ設けられており、導通・非導通が切替可能な第3および第4のスイッチ素子と、前記第1〜第4のスイッチ素子の導通・非導通を、選択的に制御するスイッチ切替部とを備えたものである。 In the first aspect of the present invention, as a semiconductor device, at least one resistor, an internal circuit, first and second external terminals directly connected to both ends of the resistor, and the internal circuit Provided between the third and fourth external terminals, one end of the resistor and the third external terminal, and between the other end of the resistor and the fourth external terminal, respectively. The first and second switch elements that can be switched between conduction and non-conduction, and provided between the internal circuit and the third and fourth external terminals, respectively, can be switched between conduction and non-conduction. A third and fourth switch elements, and a switch switching unit that selectively controls conduction / non-conduction of the first to fourth switch elements are provided.
この態様によると、スイッチ切替部が、第1および第2のスイッチ素子を導通状態にするとともに、第3および第4のスイッチ素子を非導通状態にすることによって、内部回路用の第3および第4の外部端子が、内部回路から電気的に切り離されて、抵抗体の両端に電気的に接続される。すなわち、抵抗体の抵抗値を測定する場合において、抵抗体に、第1〜第4の外部端子を接続することが可能になる。したがって、例えば、抵抗体に直接接続された第1および第2の外部端子を電流フォース端子、スイッチ素子を介して接続された第3および第4の外部端子を電圧センス端子とすることによって、4端子測定が可能になる。 According to this aspect, the switch switching unit causes the first and second switch elements to be in a conductive state, and causes the third and fourth switch elements to be in a non-conductive state, whereby the third and second switch elements for the internal circuit are provided. 4 external terminals are electrically disconnected from the internal circuit and electrically connected to both ends of the resistor. That is, when measuring the resistance value of the resistor, the first to fourth external terminals can be connected to the resistor. Therefore, for example, the first and second external terminals directly connected to the resistor are the current force terminals, and the third and fourth external terminals connected via the switch elements are the voltage sense terminals. Terminal measurement is possible.
本発明の第2態様では、半導体装置として、少なくとも1つの抵抗体と、内部回路と、前記抵抗体の両端にそれぞれ、直接接続された第1および第2の外部端子と、前記内部回路用の第3および第4の外部端子と、前記抵抗体の一端と前記第3の外部端子との間、および、前記抵抗体の他端と前記第4の外部端子との間にそれぞれ設けられており、導通・非導通が切替可能な第1および第2のスイッチ素子と、前記第1および第2のスイッチ素子の導通・非導通を、選択的に制御するスイッチ切替部と、前記内部回路に対して、通常動作状態にするか、または、出力機能停止状態にするかを制御する出力機能停止部とを備えたものである。 In the second aspect of the present invention, as a semiconductor device, at least one resistor, an internal circuit, first and second external terminals directly connected to both ends of the resistor, and the internal circuit Provided between the third and fourth external terminals, one end of the resistor and the third external terminal, and between the other end of the resistor and the fourth external terminal, respectively. The first and second switch elements that can be switched between conduction and non-conduction, a switch switching unit that selectively controls conduction / non-conduction of the first and second switch elements, and the internal circuit And an output function stop unit for controlling whether to enter the normal operation state or the output function stop state.
この態様によると、スイッチ切替部が、第1および第2のスイッチ素子を導通状態にするとともに、出力機能停止部が、内部回路を出力停止状態にすることによって、内部回路用の第3および第4の外部端子が、内部回路から電気的に切り離されて、抵抗体の両端に電気的に接続される。すなわち、抵抗体の抵抗値を測定する場合において、抵抗体に第1〜第4の外部端子を接続することが可能になる。したがって、例えば、抵抗体に直接接続された第1および第2の外部端子を電流フォース端子、スイッチ素子を介して接続された第3および第4の外部端子を電圧センス端子とすることによって、4端子測定が可能になる。 According to this aspect, the switch switching unit brings the first and second switch elements into the conductive state, and the output function stop unit sets the internal circuit in the output stop state, whereby the third and second switches for the internal circuit. 4 external terminals are electrically disconnected from the internal circuit and electrically connected to both ends of the resistor. That is, when measuring the resistance value of the resistor, the first to fourth external terminals can be connected to the resistor. Therefore, for example, the first and second external terminals directly connected to the resistor are the current force terminals, and the third and fourth external terminals connected via the switch elements are the voltage sense terminals. Terminal measurement is possible.
本発明の第3態様では、半導体装置として、2個の出力端子と、電源端子および接地端子とをそれぞれ有する第1および第2のHブリッジ回路と、前記第1のHブリッジ回路の各トランジスタのオンオフを制御するHブリッジゲート駆動回路と、前記第1のHブリッジ回路の2個の出力端子と前記第2のHブリッジ回路の一方の出力端子との間にそれぞれ設けられており、導通・非導通が切替可能な第1および第2のスイッチ素子と、前記第1のHブリッジ回路の電源端子および接地端子と前記第2のHブリッジ回路の他方の出力端子との間にそれぞれ設けられており、導通・非導通が切替可能な第3および第4のスイッチ素子と、前記第1〜第4のスイッチ素子の導通・非導通を、選択的に制御するスイッチ切替部とを備えたものである。 In the third aspect of the present invention, the semiconductor device includes first and second H bridge circuits each having two output terminals, a power supply terminal and a ground terminal, and each transistor of the first H bridge circuit. An H-bridge gate drive circuit for controlling on / off, and two output terminals of the first H-bridge circuit and one output terminal of the second H-bridge circuit, respectively. Conductive first and second switching elements, and a power supply terminal and a ground terminal of the first H bridge circuit and the other output terminal of the second H bridge circuit, respectively. The third and fourth switch elements that can be switched between conduction and non-conduction, and a switch switching unit that selectively controls conduction / non-conduction of the first to fourth switch elements. .
この態様によると、スイッチ切替部が、第1および第2のスイッチ素子のうち一方を導通状態、他方を非導通状態にするとともに、第3および第4のスイッチ素子のうち一方を導通状態、他方を非導通状態にすることによって、第2のHブリッジ回路の2個の出力端子が、第1のHブリッジ回路の一のトランジスタのソース・ドレインに電気的に接続される。すなわち、このトランジスタのオン抵抗を測定する場合において、トランジスタに、第2のHブリッジ回路の2個の出力端子を含めた4個の外部端子を接続することが可能になる。したがって、例えば、トランジスタに直接接続された外部端子を電流フォース端子、スイッチ素子を介して接続された第2のHブリッジ回路の2個の出力端子を電圧センス端子とすることによって、4端子測定が可能になる。 According to this aspect, the switch switching unit sets one of the first and second switch elements to the conductive state and the other to the non-conductive state, and sets one of the third and fourth switch elements to the conductive state and the other. Is made non-conductive, so that the two output terminals of the second H-bridge circuit are electrically connected to the source and drain of one transistor of the first H-bridge circuit. That is, when measuring the on-resistance of the transistor, it is possible to connect four external terminals including the two output terminals of the second H-bridge circuit to the transistor. Therefore, for example, by using the external terminal directly connected to the transistor as the current force terminal and the two output terminals of the second H bridge circuit connected via the switch element as voltage sense terminals, the four-terminal measurement can be performed. It becomes possible.
本発明の半導体装置によれば、スイッチ素子を制御することによって、抵抗体またはトランジスタに4個の外部端子を接続することが可能となる。これにより、4端子測定が可能となるので、高精度に抵抗値を測定することができる。しかも、検査器側のソケットの構造を変更する必要がない。 According to the semiconductor device of the present invention, it is possible to connect four external terminals to the resistor or the transistor by controlling the switch element. As a result, four-terminal measurement is possible, so that the resistance value can be measured with high accuracy. In addition, it is not necessary to change the structure of the socket on the inspection device side.
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、実施形態で記述される数字等は、全て本発明を具体的に説明するために例示したものであり、本発明はこれらに制限されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. It should be noted that the numbers and the like described in the embodiments are all exemplified for specifically explaining the present invention, and the present invention is not limited to these.
(第1の実施形態)
図1は第1の実施形態に係る半導体装置の構成例を示す図である。図1において、1,2は抵抗体としてのパワートランジスタ、9,10は内部回路である。3,4はパワートランジスタ1の両端すなわちソース・ドレインにそれぞれ、直接接続された外部端子、5,6はパワートランジスタ2の両端すなわちソース・ドレインにそれぞれ、直接接続された外部端子、7,8は内部回路9,10用の外部端子である。また、19は測定ピン、18は測定ピン19と外部端子3との間の接触抵抗である。
(First embodiment)
FIG. 1 is a diagram illustrating a configuration example of the semiconductor device according to the first embodiment. In FIG. 1, 1 and 2 are power transistors as resistors, and 9 and 10 are internal circuits.
パワートランジスタ1の一端と外部端子7との間、および、パワートランジスタ1の他端と外部端子8との間に、それぞれ、導通・非導通が切替可能なスイッチ素子13,14が設けられている。同様に、パワートランジスタ2の一端と外部端子7との間、および、パワートランジスタ2の他端と外部端子8との間に、それぞれ、導通・非導通が切替可能なスイッチ素子11,12が設けられている。また、内部回路9と外部端子7との間、および、内部回路10と外部端子8との間に、それぞれ、導通・非導通が切替可能なスイッチ素子15,16が設けられている。そして、各スイッチ素子11〜16を制御するためのスイッチ切替部17が設けられている。スイッチ切替部17は、各スイッチ素子11〜16の導通・非導通を、選択的に制御する。
通常動作時は、スイッチ切替部17は、スイッチ素子15,16を導通状態にするとともに、スイッチ素子11,12,13,14は全て非導通状態にする。この場合、外部端子7,8は、内部回路9,10にそれぞれ接続されており、パワートランジスタ1,2とは電気的に絶縁状態となっている。
During normal operation, the
パワートランジスタ1のオン抵抗を測定する場合は、スイッチ切替部17は、スイッチ素子13,14を導通状態にするとともに、スイッチ素子15,16を非導通状態にする。スイッチ素子11,12も非導通状態にしておく。これにより、スイッチ素子13,14を経由して、パワートランジスタ1のソース・ドレインがそれぞれ外部端子7,8に接続される。この状態で、パワートランジスタ1のソース・ドレインと直接接続されている外部端子3,4を電流フォース端子として使用し、パワートランジスタ1のソース・ドレインとスイッチ素子13,14を介して接続された外部端子7,8を電圧センス端子として使用する。これにより、パワートランジスタ1のオン抵抗の4端子測定が可能となり、高精度な測定が実現できる。
When measuring the on-resistance of the power transistor 1, the
また同様に、パワートランジスタ2のオン抵抗を測定する場合は、スイッチ切替部17は、スイッチ素子11,12を導通状態にするとともに、スイッチ素子15,16を非導通状態にする。スイッチ素子13,14も非導通状態にしておく。これにより、スイッチ素子11,12を経由して、パワートランジスタ2のソース・ドレインがそれぞれ外部端子7,8に接続される。この状態で、パワートランジスタ2のソース・ドレインと直接接続されている外部端子5,6を電流フォース端子として使用し、パワートランジスタ2のソース・ドレインとスイッチ素子11,12を介して接続された外部端子7,8を電圧センス端子として使用する。これにより、パワートランジスタ2のオン抵抗の4端子測定が可能となり、高精度な測定が実現できる。
Similarly, when the on-resistance of the
なお、図示してはいないが、パワートランジスタが2個以上の場合でも、外部端子7,8へのスイッチ素子を追加することによって、同様に、オン抵抗の4端子測定が可能となり、高精度測定が可能となることは明白である。
Although not shown in the figure, even when there are two or more power transistors, by adding a switch element to the
(第2の実施形態)
図2は第2の実施形態に係る半導体装置の構成例を示す図である。図2において、図1と共通の構成要素には、図1と同一の符号を付しており、ここではその詳細な説明を省略する。
(Second Embodiment)
FIG. 2 is a diagram illustrating a configuration example of the semiconductor device according to the second embodiment. 2, the same components as those in FIG. 1 are denoted by the same reference numerals as those in FIG. 1, and detailed description thereof is omitted here.
図1の構成と異なるのは、内部回路9,10と外部端子7,8とが直接接続されており、スイッチ素子15,16が省かれている点と、内部回路9,10に対して、通常動作状態にするか、または、出力機能停止状態にするかを制御する出力機能停止部20を備えている点である。スイッチ切替部17Aは、各スイッチ素子11〜14の導通・非導通を、選択的に制御する。その他の構成は、図1の構成と同様である。
1 is different from the configuration of FIG. 1 in that the
通常動作時は、出力機能停止部20は、内部回路9,10を通常動作状態にし、スイッチ切替部17Aはスイッチ素子11,12,13,14は全て非導通状態にする。この場合、外部端子7,8は、内部回路9,10にそれぞれ接続されており、パワートランジスタ1,2とは電気的に絶縁状態となっている。
During normal operation, the output function stop unit 20 puts the
パワートランジスタ1のオン抵抗を測定する場合は、スイッチ切替部17Aは、スイッチ素子13,14を導通状態にする。スイッチ素子11,12は非導通状態にしておく。また、出力機能停止部20は、内部回路9,10を出力機能停止状態にする。内部回路9,10の出力はハイインピーダンス状態になる。これにより、スイッチ素子13,14を経由して、パワートランジスタ1のソース・ドレインがそれぞれ外部端子7,8に接続される。この状態で、パワートランジスタ1のソース・ドレインと直接接続されている外部端子3,4を電流フォース端子として使用し、パワートランジスタ1のソース・ドレインとスイッチ素子13,14を介して接続された外部端子7,8を電圧センス端子として使用する。これにより、パワートランジスタ1のオン抵抗の4端子測定が可能となり、高精度な測定が実現できる。
When measuring the on-resistance of the power transistor 1, the
パワートランジスタ2のオン抵抗を測定する場合は、スイッチ切替部17Aは、スイッチ素子11,12を導通状態にする。スイッチ素子13,14は非導通状態にしておく。また、出力機能停止部20は、内部回路9,10を出力機能停止状態にする。内部回路9,10の出力はハイインピーダンス状態になる。これにより、スイッチ素子11,12を経由して、パワートランジスタ2のソース・ドレインがそれぞれ外部端子7,8に接続される。この状態で、パワートランジスタ2のソース・ドレインと直接接続されている外部端子5,6を電流フォース端子として使用し、パワートランジスタ2のソース・ドレインとスイッチ素子13,14を介して接続された外部端子7,8を電圧センス端子として使用する。これにより、パワートランジスタ2のオン抵抗の4端子測定が可能となり、高精度な測定が実現できる。
When measuring the on-resistance of the
なお、図示してはいないが、パワートランジスタが2個以上の場合でも、外部端子7,8へのスイッチ素子を追加することによって、同様に、オン抵抗の4端子測定が可能となり、高精度測定が可能となることは明白である。
Although not shown in the figure, even when there are two or more power transistors, by adding a switch element to the
(第3の実施形態)
図3は第3の実施形態に係る半導体装置の構成例を示す図である。図3において、60,61は2個の出力端子と、電源端子および接地端子とをそれぞれ有する第1および第2のHブリッジ回路、59,62は第1および第2のHブリッジ回路60,61の各トランジスタのオンオフを制御するHブリッジゲート駆動回路である。第1のHブリッジ回路60において、51は電源側パワートランジスタ、54は接地側パワートランジスタ、52は電源端子、53,67は出力端子、68は接地端子である。また、第2のHブリッジ回路61において、57,58は出力端子である。
(Third embodiment)
FIG. 3 is a diagram illustrating a configuration example of a semiconductor device according to the third embodiment. In FIG. 3,
第1のHブリッジ回路60の2個の出力端子53,67と第2のHブリッジ回路61の一方の出力端子58との間に、それぞれ、導通・非導通が切替可能なスイッチ素子56,64が設けられている。また、第1のHブリッジ回路60の電源端子52および接地端子68と第2のHブリッジ回路61の他方の出力端子57との間に、それぞれ、導通・非導通が切替可能なスイッチ素子55,63が設けられている。スイッチ切替部66は、各スイッチ素子55,56,63,64の導通・非導通を、選択的に制御する。
通常状態では、スイッチ切替部66は、スイッチ素子55,56,63,64を全て非導通状態にする。第1および第2のHブリッジ回路60,61はHブリッジゲート駆動回路59,62によって駆動され、例えば、出力端子53,67,57,58に半導体装置外部で接続されたモータに電力を供給し、回転駆動する。
In the normal state, the
電源側パワートランジスタ51のオン抵抗を測定する場合は、Hブリッジゲート駆動回路59は、第1のHブリッジ回路61を構成する全てのパワートランジスタをオフ状態にする。そしてスイッチ切替部66は、スイッチ素子55,56を導通状態、スイッチ素子63,64を非導通状態にする。これにより、電源側パワートランジスタ51のソースには電源端子52とともに、スイッチ素子55を経由して第2のHブリッジ回路61の出力端子57が接続され、ドレインには出力端子53とともに、スイッチ素子56を経由して第2のHブリッジ回路61の出力端子58が接続される。この状態で、電源端子52および出力端子53を電流フォース端子として使用し、第2のHブリッジ回路61の出力端子57,58を電圧センス端子として使用する。これにより、電源側パワートランジスタ51のオン抵抗の4端子測定が可能となり、高精度な測定が実現できる。
When measuring the on-resistance of the power supply-
また、接地側パワートランジスタ54のオン抵抗を測定する場合は、同様にHブリッジゲート駆動回路59は、第1のHブリッジ回路61を構成する全てのパワートランジスタをオフ状態にする。そしてスイッチ切替部66は、スイッチ素子56,63を導通状態、スイッチ素子55,64を非導通状態にする。これにより、接地側パワートランジスタ54のソースには出力端子53とともに、スイッチ素子56を経由して第2のHブリッジ回路61の出力端子58が接続され、ドレインには接地端子68とともに、スイッチ素子63を経由して第2のHブリッジ回路61の出力端子57が接続される。この状態で、出力端子53および接地端子68を電流フォース端子として使用し、第2のHブリッジ回路61の出力端子57,58を電圧センス端子として使用する。これにより、接地側パワートランジスタ54のオン抵抗の4端子測定が可能となり、高精度な測定が実現できる。
When measuring the on-resistance of the ground-
また同様に、出力端子67側に接続された電源側および接地側パワートランジスタのオン抵抗についても、スイッチ切替部66により、スイッチ素子55,56,63,64の導通・非導通を選択的に切替えることにより、4端子測定が可能となる。すなわち、スイッチ素子56,64のうち一方を導通状態、他方を非導通状態にするとともに、スイッチ素子55,63のうち一方を導通状態、他方を非導通状態にすることによって、第1のHブリッジ回路60のいずれかのトランジスタのソース・ドレインに、第2のHブリッジ回路61の出力端子57,58を接続することができる。
Similarly, with respect to the on-resistance of the power supply side and ground side power transistors connected to the output terminal 67 side, the
本発明では、半導体装置の抵抗体測定に関し、検査器側のソケットの構造変更をすることなく、高精度に抵抗値を測定することが可能なので、例えば、BGAパッケージの検査の効率化に有用である。 In the present invention, the resistance value of the semiconductor device can be measured with high accuracy without changing the structure of the socket on the tester side. is there.
1,2 パワートランジスタ(抵抗体)
3,5 外部端子(第1の外部端子)
4,6 外部端子(第2の外部端子)
7 外部端子(第3の外部端子)
8 外部端子(第4の外部端子)
9,10 内部回路
11,13 スイッチ素子(第1のスイッチ素子)
12,14 スイッチ素子(第2のスイッチ素子)
15 スイッチ素子(第3のスイッチ素子)
16 スイッチ素子(第4のスイッチ素子)
17,17A スイッチ切替部
20 出力機能停止部
52 電源端子
53 出力端子
55 スイッチ素子(第3のスイッチ素子)
56 スイッチ素子(第1のスイッチ素子)
57,58 出力端子
59,62 Hブリッジゲート駆動回路
60 第1のHブリッジ回路
61 第2のHブリッジ回路
63 スイッチ素子(第4のスイッチ素子)
64 スイッチ素子(第2のスイッチ素子)
66 スイッチ切替部
67 出力端子
68 接地端子
1, 2 Power transistor (resistor)
3,5 External terminal (first external terminal)
4,6 External terminal (second external terminal)
7 External terminal (third external terminal)
8 External terminal (4th external terminal)
9, 10
12, 14 switch element (second switch element)
15 switch element (third switch element)
16 switch element (fourth switch element)
17, 17A Switch switching unit 20 Output
56 switch element (first switch element)
57, 58
64 switch element (second switch element)
66 Switch switching section 67
Claims (6)
内部回路と、
前記抵抗体の両端にそれぞれ、直接接続された第1および第2の外部端子と、
前記内部回路用の第3および第4の外部端子と、
前記抵抗体の一端と前記第3の外部端子との間、および、前記抵抗体の他端と前記第4の外部端子との間にそれぞれ設けられており、導通・非導通が切替可能な第1および第2のスイッチ素子と、
前記内部回路と前記第3および第4の外部端子との間にそれぞれ設けられており、導通・非導通が切替可能な第3および第4のスイッチ素子と、
前記第1〜第4のスイッチ素子の導通・非導通を、選択的に制御するスイッチ切替部とを備えた
ことを特徴とする半導体装置。 At least one resistor;
Internal circuitry,
First and second external terminals directly connected to both ends of the resistor,
Third and fourth external terminals for the internal circuit;
Provided between one end of the resistor and the third external terminal, and between the other end of the resistor and the fourth external terminal, and can be switched between conduction and non-conduction. First and second switch elements;
Third and fourth switch elements provided between the internal circuit and the third and fourth external terminals, respectively, which can be switched between conduction and non-conduction;
A semiconductor device comprising: a switch switching unit that selectively controls conduction / non-conduction of the first to fourth switch elements.
前記抵抗体の抵抗値を測定する場合において、前記スイッチ切替部は、前記第1および第2のスイッチ素子を導通状態にするとともに、前記第3および第4のスイッチ素子を非導通状態にする
ことを特徴とする半導体装置。 The semiconductor device according to claim 1,
When measuring the resistance value of the resistor, the switch switching unit sets the first and second switch elements in a conductive state and sets the third and fourth switch elements in a non-conductive state. A semiconductor device characterized by the above.
内部回路と、
前記抵抗体の両端にそれぞれ、直接接続された第1および第2の外部端子と、
前記内部回路用の第3および第4の外部端子と、
前記抵抗体の一端と前記第3の外部端子との間、および、前記抵抗体の他端と前記第4の外部端子との間にそれぞれ設けられており、導通・非導通が切替可能な第1および第2のスイッチ素子と、
前記第1および第2のスイッチ素子の導通・非導通を、選択的に制御するスイッチ切替部と、
前記内部回路に対して、通常動作状態にするか、または、出力機能停止状態にするかを制御する出力機能停止部とを備えた
ことを特徴とする半導体装置。 At least one resistor;
Internal circuitry,
First and second external terminals directly connected to both ends of the resistor,
Third and fourth external terminals for the internal circuit;
Provided between one end of the resistor and the third external terminal, and between the other end of the resistor and the fourth external terminal, and can be switched between conduction and non-conduction. First and second switch elements;
A switch switching unit that selectively controls conduction / non-conduction of the first and second switch elements;
A semiconductor device comprising: an output function stop unit that controls whether the internal circuit is in a normal operation state or an output function stop state.
前記抵抗体の抵抗値を測定する場合において、前記スイッチ切替部は、前記第1および第2のスイッチ素子を導通状態にし、前記出力機能停止部は、前記内部回路を出力機能停止状態にする
ことを特徴とする半導体装置。 The semiconductor device according to claim 3.
When measuring the resistance value of the resistor, the switch switching unit causes the first and second switch elements to be in a conductive state, and the output function stop unit sets the internal circuit to an output function stop state. A semiconductor device characterized by the above.
前記第1のHブリッジ回路の各トランジスタのオンオフを制御するHブリッジゲート駆動回路と、
前記第1のHブリッジ回路の2個の出力端子と前記第2のHブリッジ回路の一方の出力端子との間にそれぞれ設けられており、導通・非導通が切替可能な第1および第2のスイッチ素子と、
前記第1のHブリッジ回路の電源端子および接地端子と前記第2のHブリッジ回路の他方の出力端子との間にそれぞれ設けられており、導通・非導通が切替可能な第3および第4のスイッチ素子と、
前記第1〜第4のスイッチ素子の導通・非導通を、選択的に制御するスイッチ切替部とを備えた
ことを特徴とする半導体装置。 First and second H-bridge circuits each having two output terminals, a power supply terminal and a ground terminal;
An H bridge gate driving circuit for controlling on / off of each transistor of the first H bridge circuit;
The first and second switches are provided between two output terminals of the first H-bridge circuit and one output terminal of the second H-bridge circuit, respectively, and can be switched between conduction and non-conduction. A switch element;
Third and fourth switches that are provided between the power supply terminal and the ground terminal of the first H-bridge circuit and the other output terminal of the second H-bridge circuit, respectively, and can be switched between conduction and non-conduction. A switch element;
A semiconductor device comprising: a switch switching unit that selectively controls conduction / non-conduction of the first to fourth switch elements.
前記第1のHブリッジ回路の一のトランジスタのオン抵抗値を測定する場合において、前記Hブリッジゲート駆動回路は前記第1のHブリッジ回路の各トランジスタをオフ状態にし、前記スイッチ切替部は、前記第1および第2のスイッチ素子のうち一方を導通状態、他方を非導通状態にするとともに、前記第3および第4のスイッチ素子のうち一方を導通状態、他方を非導通状態にする
ことを特徴とする半導体装置。 The semiconductor device according to claim 5.
When measuring the on-resistance value of one transistor of the first H-bridge circuit, the H-bridge gate drive circuit turns off each transistor of the first H-bridge circuit, and the switch switching unit One of the first and second switch elements is turned on and the other is turned off, and one of the third and fourth switch elements is turned on and the other is turned off. A semiconductor device.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009126491A JP2010276360A (en) | 2009-05-26 | 2009-05-26 | Semiconductor device |
PCT/JP2010/000884 WO2010137199A1 (en) | 2009-05-26 | 2010-02-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009126491A JP2010276360A (en) | 2009-05-26 | 2009-05-26 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010276360A true JP2010276360A (en) | 2010-12-09 |
Family
ID=43222333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009126491A Pending JP2010276360A (en) | 2009-05-26 | 2009-05-26 | Semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010276360A (en) |
WO (1) | WO2010137199A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10859616B2 (en) | 2018-03-13 | 2020-12-08 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03112397A (en) * | 1989-09-22 | 1991-05-13 | Nec Corp | Semiconductor device |
JP2008060494A (en) * | 2006-09-04 | 2008-03-13 | Rohm Co Ltd | Semiconductor integrated circuit |
JP4711940B2 (en) * | 2006-12-08 | 2011-06-29 | 株式会社東芝 | Semiconductor integrated circuit and method for measuring termination resistance of semiconductor integrated circuit |
-
2009
- 2009-05-26 JP JP2009126491A patent/JP2010276360A/en active Pending
-
2010
- 2010-02-12 WO PCT/JP2010/000884 patent/WO2010137199A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10859616B2 (en) | 2018-03-13 | 2020-12-08 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
WO2010137199A1 (en) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5262945B2 (en) | Electronic equipment | |
JP5953135B2 (en) | Resistance measuring device and circuit board inspection device | |
US9726709B2 (en) | Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip | |
TWI793179B (en) | Resistance measuring device, substrate inspection device, and resistance measuring method | |
US9880229B2 (en) | Measurement of bonding resistances | |
JP5437183B2 (en) | Measuring device and substrate inspection device | |
US20070013359A1 (en) | Integrated circuit and circuit board | |
WO2010137199A1 (en) | Semiconductor device | |
WO2001081937A2 (en) | Electronic circuit device with a short circuit switch and method of testing such a device | |
KR101665890B1 (en) | Apparatus for sensing disorder of 3-phase motor | |
JP4574588B2 (en) | Kelvin contact measuring device and measuring method | |
KR101663920B1 (en) | Board inspection method and jig for board inspection | |
JP7365225B2 (en) | Insulation monitoring device and power supply device equipped with the same | |
KR100915931B1 (en) | Semiconductor device and semiconductor measuring device | |
KR20180133598A (en) | Current sensor | |
WO2016017334A1 (en) | Electrical current detection apparatus | |
JP2001228191A (en) | Lsi soldered joint structure, and lsi soldered part abnormal joint detecting method used for it | |
JP2005249447A (en) | Probe pin | |
JP4812856B2 (en) | Connection abnormality detection device and in-vehicle electronic device using the same | |
JP2006170878A (en) | Electronic circuit device, and measuring method therefor | |
JP2010223791A (en) | Semiconductor device and inspecting method for the same | |
JP6410144B2 (en) | Semiconductor device and inspection method thereof | |
JP5811803B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2010190839A (en) | Semiconductor device | |
KR20010110157A (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements |