JP2010273203A - 信号送信装置及び信号受信装置 - Google Patents

信号送信装置及び信号受信装置 Download PDF

Info

Publication number
JP2010273203A
JP2010273203A JP2009124258A JP2009124258A JP2010273203A JP 2010273203 A JP2010273203 A JP 2010273203A JP 2009124258 A JP2009124258 A JP 2009124258A JP 2009124258 A JP2009124258 A JP 2009124258A JP 2010273203 A JP2010273203 A JP 2010273203A
Authority
JP
Japan
Prior art keywords
signal
clock
positive
negative
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009124258A
Other languages
English (en)
Other versions
JP5420971B2 (ja
Inventor
Yasushi Sato
康史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawai Musical Instrument Manufacturing Co Ltd
Original Assignee
Kawai Musical Instrument Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawai Musical Instrument Manufacturing Co Ltd filed Critical Kawai Musical Instrument Manufacturing Co Ltd
Priority to JP2009124258A priority Critical patent/JP5420971B2/ja
Publication of JP2010273203A publication Critical patent/JP2010273203A/ja
Application granted granted Critical
Publication of JP5420971B2 publication Critical patent/JP5420971B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

【課題】 2種以上の信号をそれより数の少ない組の伝送系で伝送できる信号送信装置及び信号受信装置を提供する。
【解決手段】 クロック信号を発生するクロック発信部1と、入力されるSIG−A信号及びSIG−B信号の夫々に、0〜+Vccまでの電圧を印加して全振幅を0〜+Vccに、また0〜−Vccまでの電圧を印加して同じくその全振幅を0〜−Vccに、夫々シフトさせる加算部20a及び20bと、印加された上記夫々の信号を、上記クロック信号周期でサンプル・アンド・ホールドするサンプル・アンド・ホールド部22a及び22bと、クロック信号の正負夫々の周期毎に各信号が切り出されて出力されるパルス振幅変調部24a及び24bと、両信号が加算され、クロック周期の正負で交互に、夫々の信号が出力され、一組の伝送経路に載せしめる送出部3とを有している。
【選択図】 図1

Description

本発明は、信号送信装置及び信号受信装置に関する。
従来のアナログ信号送受信装置では、基準電位(グランド)と信号電位との間の電位差を信号として送受する構成を取っている。
一方、デジタル信号送受信装置では、非同期シリアル通信などの技術を用いて時分割多重化された信号を単一の信号経路とグランド線のセットで送受信することが可能であった。
上記従来のアナログ信号送受信装置では、基準電位(グランド)と信号電位との間の電位差を信号として送受するため、複数の信号を送受する場合には、信号数+1(グランド線)の経路が必要であった。これを時分割多重化して複数の信号が信号経路を共有する場合であっても、時分割のタイミングの送受のために、信号経路とは別の経路が必要であった。
他方従来のデジタル信号送受信装置でも、上記のように、非同期シリアル通信などの技術を用いて時分割多重化された信号を単一の信号経路とグランド線のセットで送受することが可能であったが、アナログ信号をデジタル信号に変換する際、及びその逆の変換の際に複雑な変換回路が必要であり、装置が大規模かつ高価なものになりがちである、という欠点があった。
本発明は、以上のような問題に鑑み創案されたもので、第1及び第2の発明の目的は、下記構成を備えることにより、簡単な回路構成で二種類のアナログ信号を単一の信号経路及びグランドのみで送信することが可能となるようにする信号送信装置に係るものである。
また第3の発明の目的は、下記構成を備えることにより、簡単な回路構成で二種類のPAM信号を単一の信号経路及びグランドのみで送信することが可能となるようにする信号送信装置に係るものである。
第4の発明の目的は、下記構成を備えることにより、簡単な回路構成で二種類のPWM信号を単一の信号経路及びグランドのみで送信することが可能となるようにする信号送信装置に係るものである。
第5の発明の目的は、下記構成を備えることにより、第1〜第4の発明に係る送信装置が送信した信号から二種類のアナログ信号を分離して受信することが可能となるようにする信号受信装置に係るものである。
さらに第6の発明の目的は、下記構成を備えることにより、第4の発明に係る送信装置が送信した信号から、不要なノイズ成分を取り除いた上で、二種類のアナログ信号を分離して受信することが可能となるようにする信号受信装置に係るものである。
そのため、本発明に係る信号送信装置の構成は、
第1及び第2の信号を送信する送信装置であって、
正負の所定電圧値の間でクロック波形を発生するクロック発生手段と、
前記第1の信号の波形に応じて前記クロック発生手段が発生したクロック波形の正側を変調する第1の変調手段と、
前記第2の信号の波形に応じて前記クロック発生手段が発生したクロック波形の負側を変調する第2の変調手段と、
前記クロック波形が正のときに前記第1の変調手段の出力を、前記クロック波形が負のときに前記第2の変調手段の出力を、送出する送出手段と
を有することを基本的特徴としている。
また、上記本発明に係る信号送信装置における前記変調手段の構成は、
前記第1及び第2の信号にそれぞれ正および負の所定電圧を加算する第1及び第2の加算手段と、
前記第1及び第2の加算手段の出力を前記クロック波形に同期した所定のタイミングで標本化する第1及び第2のサンプル・アンド・ホールド手段と、
前記第1のサンプル・アンド・ホールド手段の出力値に応じて前記クロックの正側のパルスを、前記第2のサンプル・アンド・ホールド手段の出力値に応じて前記クロックの負側のパルスを、それぞれ変調する第1及び第2のパルス変調手段と
からなることを特徴としている。
上記本発明に係る信号送信装置における前記第1及び第2のパルス変調手段の構成は、それぞれ前記クロック波形の正側及び負側のクロックパルスの振幅を前記第1及び第2の信号に応じて変調するものであることを特徴としている。
同じく本発明に係る信号送信装置における前記第1及び第2のパルス変調手段の構成は、それぞれ前記クロック波形の正側及び負側のクロックパルスのパルス幅を前記第1及び第2の信号に応じて変調するものであることを特徴としている。
他方第5の発明の構成は、上記いずれかの信号送信装置によって送信された前記第1及び第2の送信波形を受信する信号受信装置であって、
前記送信波形のそれぞれ正側と負側を個別に抽出する第1及び第2の抽出手段と、
前記第1及び第2の抽出手段が抽出した前記送信波形の正側及び負側を、それぞれ復調して前記第1及び第2の信号を得る第1及び第2の復調手段と
を備えたことを特徴としている。
また第6の発明の構成は、第4の発明に係る信号送信装置によって送信された送信波形を受信する第5の発明に係る信号受信装置であって、前記第1及び第2の抽出手段の出力振幅をそれぞれ所定値に制限する第1及び第2の振幅制限手段を備えたことを特徴としている。
上記第1の発明の構成によれば、第1及び第2の変調手段により、第1の信号の波形に応じてクロック波形の正側を変調し、また第2の信号の波形に応じてクロック波形の負側を変調すると共に、送出手段により、クロック波形が正のときに前記第1の変調手段により変調された出力を、またクロック波形が負のときに前記第2の変調手段により変調された出力を、送出することで、夫々交互に間欠的に正側と負側に振れる変調された信号にされ、それらが一つの転送信号に(クロック周期の正負で交互に、夫々の変調信号が出力)されて、送信装置から1組の転送経路に出力せしめられることになる。
また第2の発明の構成によれば、2つの信号を夫々正側と負側にシフトさせ、上記クロック信号周期で夫々の信号をサンプル・アンド・ホールドし、さらにクロック信号の正負夫々の周期毎に各信号が第1及び第2のパルス変調手段により切り出されることで、夫々交互に間欠的に正側と負側に振れる信号にされ、それらが一つの転送信号に合成(クロック周期の正負で交互に、夫々の信号が出力)されて、送信装置から1組の転送経路に出力せしめられる。
その際、第1及び第2のパルス変調手段の1つの構成としては、それぞれ前記クロック波形の正側及び負側のクロックパルスの振幅を前記第1及び第2の信号に応じて変調するものであることが考えられる。そのような構成とすることで、送出手段により、クロック波形が正のときに前記第1の変調手段により振幅変調された出力を、またクロック波形が負のときに前記第2の変調手段により振幅変調された出力を、送出することで、夫々交互に間欠的に正側と負側に振れる振幅変調された信号にされ、それらが一つの転送信号に(クロック周期の正負で交互に、夫々の振幅変調信号が出力)されて、送信装置から1組の転送経路に出力せしめられることになる。
これに対し、第1及び第2のパルス変調手段は、それぞれ前記クロック波形の正側及び負側のクロックパルスのパルス幅を前記第1及び第2の信号に応じて変調するようにしても良い。そのような構成とすることで、送出手段により、クロック波形が正のときに前記第1の変調手段によりパルス幅変調された出力を、またクロック波形が負のときに前記第2の変調手段によりパルス幅変調された出力を、送出することで、夫々交互に間欠的に正側と負側に振れるパルス幅変調された信号にされ、それらが一つの転送信号に(クロック周期の正負で交互に、夫々のパルス幅変調信号が出力)されて、送信装置から1組の転送経路に出力せしめられることになる。
他方そのような転送信号を受信した側では、第1及び第2の抽出手段により、正側だけの間欠的な信号と、負側だけの間欠的な信号とに分けられ、第1及び第2の復調手段により、抽出された送信波形の正側及び負側がそれぞれ復調されて、前記第1及び第2の信号が得られることになる。
またそのうち、クロックが正負の夫々で、パルス幅変調されて1つの信号となって送出されてきて、それを受信した信号受信装置では、第1及び第2の振幅制限手段により、第1及び第2の抽出手段の出力振幅がそれぞれ所定値に制限されるようにすると、不要なノイズ成分を取り除いて受信することが可能となる。後述する実施例2のクリッパ回路がそれに相当することになる。
以上のような本発明の構成によれば、伝送系に載せる信号は、いずれも正側と負側で別々の振幅変調又はパルス幅変調された信号が1つの信号に合成されて、一定のクロック信号周期で伝送系に載せられて、転送され、それを受信した側は、正側と負側で別々に分離されて、元の信号に夫々復調される。従って、これらの信号送受信装置間では、一組の伝送系によって二種類の情報を同時に転送することができるようになるという優れた効果を奏し得る。
以下、本発明の実施の形態を、図面を使用して説明する。
図1及び図2は、本発明の一実施例に係る2つのアナログ信号SIG−A及びSIG−Bを送受信するための信号送受信装置の構成を示す機能ブロック図である。これらの送受信装置は、音楽演奏練習用に、それらの学習者が、これらの内容を教示する先生との間で、個々に学習内容を指示したり、或いは全体にその指示を出したり、各学習者が先生に演奏内容を送ったり、両間で会話をする場合に用いられる構成である。図1及び図2の構成で、片方向の送受信が可能であるので、両方向の通信には、もう一組必要である。また、演奏学習者が多い場合には、先生に対して、学習者人数分の組の送受信装置を用いることになる。
同図に示すように、本実施例の信号送信装置は、図1に示すように、クロック発生部1と、第1変調部2a及び第2変調部2bと、送出部3とを備えている。 そのうち、上記クロック発生部1は、後述する図5(c)に示すようなクロック信号(高速キャリア信号)を発生するジェネレータである。
また上記第1変調部2a及び第2変調部2bは、本実施例では、SIG−A信号及びSIG−B信号に、それぞれ正および負の所定電圧を加算する第1及び第2の加算部20a及び20bと、該第1及び第2の加算部20a及び20bの出力を前記クロック波形に同期した所定のタイミングで標本化する第1及び第2のサンプル・アンド・ホールド部22a及び22bと、第1のサンプル・アンド・ホールド部22aの出力値に応じて前記クロックの正側のパルスを、また第2のサンプル・アンド・ホールド部22bの出力値に応じて前記クロックの負側のパルスを、それぞれ振幅変調する第1及び第2のパルス振幅変調部24a及び24bとを有する構成である。
上記加算部20a及び20bは、アナログ加算器で構成され、SIG−A及びSIG−B信号に対して最大振幅が±Vccまで取り得るように、図3(a)(b)に示すSIG−A及びSIG−B信号の夫々に、図3(c)(d)に夫々示すように、0〜+1/2Vccまでの電圧を印加して全振幅を0〜+1/2Vccに、また0〜−1/2Vccまでの電圧を印加して同じくその全振幅を0〜−1/2Vccに、夫々シフトさせる。なお、SIG−A信号及びSIG−B信号の最大振幅は、いずれも±1/2Vccである。
上記サンプル・アンド・ホールド部22a及び22bは、サンプル・アンド・ホールド回路で構成され、上記電圧で夫々印加された上記夫々のアナログ信号を、上記クロック信号周期でサンプル・アンド・ホールドする。図4(a)(b)は、前図3(c)(d)に示す信号状態から、図5(c)のクロック信号のアップエッヂ(UP−EDGE;上昇部分の初めのトップ部分)でサンプル・アンド・ホールドした波形を示している。同図から明らかなように、サンプル・アンド・ホールド部22a及び22bは入力された波形の瞬時値(この場合はクロック信号のアップエッヂの瞬間の値)を保って出力する回路である。クロック信号入力はそのトリガーになる。
これらの図では、クロック信号のアップエッヂでサンプル・アンド・ホールドを行っているので、波形図でも、SIG−A信号に対して、SIG−B信号には、クロック信号半周期分の遅延が発生する。この遅延を嫌う場合は、(1)SIG−B側ではクロック信号のダウンエッヂでサンプル・アンド・ホールドを行なう、(2)クロック周期を、遅延時間が問題にならない程度に短く(クロック周波数を高く)する、(3)図1でSIG−B側のサンプル・アンド・ホールド部22bへのクロック信号入力を反転して行う[実質的に(1)と同じ]、などの方法で対処することになる。
上記パルス振幅変調部24a及び24bは、アナログゲート回路で構成される。そのうちパルス振幅変調部24aは、図4(a)に示すような状態のSIG−Aについて、図5(c)のクロック信号が正の時に、すなわち、クロック信号の半サイクルに同期して+側だけを切り出し、図4(c)に示すような信号波形となるSIG−Aを通過させる。自分の半サイクルでない期間(−側)は0Vが出力される。またパルス振幅変調部24bは、図4(b)に示すような状態のSIG−Bについて、図5(c)のクロック信号が負の時に、すなわち、クロック信号の半サイクルに同期して−側だけを切り出し、図4(d)に示すような信号波形となるSIG−Bを通過させる。自分の半サイクルでない期間(+側)は0Vが出力される。
上記送出部3は、アナログ加算回路で構成されており、上記図4(c)に相当する図5(a)に示すような正側の振幅をとるSIG−A(正側クロック信号に乗ったアナログ信号)と、上記図4(d)に相当する図5(b)に示すようなに示すような負側の振幅をとるSIG−B(負側クロック信号に乗ったアナログ信号)とを加算合成して、全体として図5(d)に示したような間欠的に正側と負側の振幅を交互にとる1の高周波アナログ信号とし、それを1組の伝送経路に出力する構成である。
他方本実施例の信号受信装置は、図2に示すように、第1及び第2の抽出部4a及び4bと、第1及び第2の復調部5a及び5bとを備えている。
上記抽出部4a及び4bは、同じく、向きが互いに反対方向のダイオードで構成され、上記転送経路からプラグで本受信装置に受信される上記高周波信号を、図5(a)(b)[又は図4(c)(d)]に示すように、信号の正負を分離する。
上記復調部5a及び5bは、CRフィルタによる平滑回路で構成され、上記正負で分離された状態の信号は、該復調部5a及び5bにより、図4(a)(b)に示すように、正側及び負側のアナログ信号を夫々包絡させて、電圧を元の状態にシフトさせ、最終的に図3(a)(b)に示すようなSIG−A及びSIG−Bの2つのアナログ信号に夫々復調している。
上記実施例1の構成によれば、2つの信号SIG−A及びSIG−Bは、上記加算部20a及び20bにより、夫々正側と負側にシフトされ、上記サンプル・アンド・ホールド部22a及び22bにより、クロック信号周期で夫々の信号がサンプル・アンド・ホールドされる。さらに上記パルス振幅変調部24a及び24bにより、クロック信号の正負夫々の周期毎に各アナログ信号が切り出されることで、夫々交互に間欠的に正側と負側に振れるアナログ信号にされる。それらが、上記送出部3により、一つの転送信号に加算合成(クロック周期の正負で交互に、夫々のアナログ信号が出力)されて、図1の送信装置から1組の転送経路に出力せしめられる。
他方そのような転送信号が受信された図2の信号受信装置側では、上記抽出部4a及び4bにより、正側だけの間欠的なアナログ信号と、負側だけの間欠的なアナログ信号とに分けられる。正側だけの間欠的なアナログ信号は、上記復調部5aにより包絡され、電圧を元の状態にシフトさせてSIG−Aのアナログ信号に復調される。他方、負側だけの間欠的なアナログ信号も、上記復調部5bにより包絡され、電圧を元の状態にシフトさせて、SIG−Bのアナログ信号に復調される。
従って、これらの信号送受信装置間では、一組の伝送系によって二種類の情報を同時に転送することができるようになる。
図6及び図7は、本願第2の発明の実施例に係る2つのアナログ信号SIG−A及びSIG−Bを送受信するための信号送受信装置の構成を示す機能ブロック図である。これらの信号送受信装置は、実施例1とほぼ同様な構成を有しているが、信号送信装置側の第1及び第2の変調部2a及び2bにおけるパルス振幅変調部24a及び24bに代わり、パルス幅変調部24a’及び24b’が設けられており、一組の伝送系に出力される信号は、パルス信号である。その他は、図7のクリッパ回路6a及び6bを除き、実施例1と同様であるので、同一構成には同一番号が付されている。
これらの実施例の装置も、音楽演奏練習用に、それらの学習者が、これらの内容を教示する先生との間で、個々に学習内容を指示したり、或いは全体にその指示を出したり、各学習者が先生に演奏内容を送ったり、両間で会話をする場合に用いられる構成である。図6及び図7の構成で、片方向の送受信が可能であるので、両方向の通信には、もう一組必要である。また、演奏学習者が多い場合には、先生に対して、学習者人数分の組の送受信装置を用いることになる。
ここで上記パルス幅変調部24a’及び24b’の構成について説明する。該パルス幅変調部24a’及び24b’は、例えば図8に示す積分回路240と比較回路242で構成されており、入力電圧に比例して出力パルスのON時間幅を長くしたり短くしたり制御する構成である。すなわち、夫々のアナログ信号の振幅に応じたデューティー比になるように、正側パルス信号及び負側パルス信号に変調する構成である。
このパルス幅変調部24a’及び24b’の構成は、クロック信号がONになると、積分回路240により、SIG−A信号では電圧が最小値から、またSIG−B信号では電圧が最大値から、夫々定率で、SIG−A信号では上昇することになり、またSIG−B信号では降下することになる。これに対し、比較回路242はこの上昇(又は降下)する電圧と、入力されたサンプル・アンド・ホールドされた電圧とを比較し、SIG−A信号ではサンプル・アンド・ホールド電圧が上回る、SIG−B信号ではサンプル・アンド・ホールド電圧が下回るまで、出力を、SIG−A信号では+Vccに、SIG−B信号では−Vccに維持した上で、そのごにする。従って、出力側では、サンプル・アンド・ホールド電圧に比例した時間幅の定電圧パルスが発生する。
図9(a)(b)は、上記積分回路240での信号処理状態と上記比較回路242での信号処理状態を示している。同図(a)において、破線はクロック信号出力の波形、斜線はクロック信号出力を積分回路240に入力した場合の積分回路の出力波形、太線はSIG−Aのサンプル・アンド・ホールド部22a出力、一点鎖線は積分回路240出力とサンプル・アンド・ホールド部22a出力が交わる時刻を示す。
他方図8の比較回路242は、入力A(サンプル・アンド・ホールド出力)が入力B(積分回路240出力)より高電位の場合にON出力、そうでない場合にOFF出力するので、図9(a)に示すように、クロックスタート時から積分回路240出力(クロックタイミング毎に一定の波形を描く)が、サンプル・アンド・ホールド部22a出力(SIG−Aの波形値による)を上回るまでの間、図9(b)に示すように、比較回路242はONを出力する。従って、比較回路242出力のパルス幅がSIG−Aの波形値に比例するパルス幅変調波形が生成される。またクロックがOFFの間は、比較回路242の出力はゲート(0Vを出力)されるので、その間の回路動作はその後の値に影響しない。さらに、積分回路240はクロック信号が負の値を取るとリセットされ、正に反転すると再度積分演算を開始する。
図10(a)(b)は、パルス幅変調部24a’による、クロック周期に応じた間欠的な正側のSIG−A信号(サンプル・アンド・ホールドされた信号)を、その振幅に応じたデューティー比になるように、パルス信号に変調した状態を示す説明図である。また同図(c)(d)は、パルス幅変調部24b’による、クロック周期に応じた間欠的な負側のSIG−B信号(サンプル・アンド・ホールドされた信号)を、その振幅に応じたデューティー比になるように、パルス信号に変調した状態を示す説明図である。
他方図7の信号受信装置では、上記パルス信号を、実施例1の図2と同じ回路で受信することができるが、上記実施例1の方式と異なり、ダイオードで構成される上記抽出部4a及び4bと上記復調部5a及び5bの間に、上述のように、振幅制限手段となるクリッパ回路6a及び6bが挿入されており、抽出4a及び4bの出力振幅をそれぞれ所定値に制限することで、伝送経路内で加わった余計なノイズ(電圧変動)を極力排除することができるようにしている。
以上詳述した実施例2の構成では、2つのSIG−A信号とSIG−B信号は、正側と負側に夫々シフトされ、上記クロック信号周期で夫々の信号がサンプル・アンド・ホールドされ、さらにクロック信号の正負夫々の周期毎に各信号が切り出されると共に、上記パルス幅変調部24a’及び24b’により、夫々の振幅に応じたデューティー比になるパルス信号に正側及び負側で夫々パルス幅変調される。それらが一つの転送信号に加算合成(クロック周期の正負で交互に、夫々のパルス信号が出力)されて、送信装置から1組の転送経路に出力される。
他方そのような転送パルス信号を受信した信号受信装置では、正側だけのパルス信号と負だけ側のパルス信号とに分離され、夫々の信号はそのデューティー比に応じた振幅になる間欠的な信号に夫々変換され、これらの各信号が包絡されて、電圧が元の状態にシフトされ、アナログのSIG−A信号及びSIG−B信号に夫々復調される。
従って、この実施例2の信号送受信装置間でも、一組の伝送系によって二種類の情報を同時に転送することができるようになる。
尚、本発明の信号送信装置及び信号受信装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明の信号送信装置及び信号受信装置は、音楽演奏学習用や語学練習用の1対多数ないし多数対多数間の送受信を行う集団学習装置の構成として用いることが可能である。
本発明の実施例1に係るSIG−A信号及びSIG−B信号を送信するための信号送信装置の構成を示す機能ブロック図である。 同じく実施例1におけるSIG−A信号及びSIG−B信号を受信するための信号受信装置の構成を示す機能ブロック図である。 実施例1における信号送信装置中のクロック信号とSIG−A信号及びSIG−B信号との間で、信号が変調処理される過程を示す波形図である。 同じく実施例1における信号送信装置中で、SIG−A信号及びSIG−B信号に信号が変調処理される過程を示す波形図である。 同じく実施例1における信号送信装置中で、SIG−A信号及びSIG−B信号に信号が変調処理される最終過程を示す波形図である。 実施例2に係るSIG−A信号及びSIG−B信号を送信するための信号送信装置の構成を示す機能ブロック図である。 同じく実施例2におけるSIG−A信号及びSIG−B信号を受信するための信号受信装置の構成を示す機能ブロック図である。 実施例2のパルス幅変調部24a’及び24b’が、積分回路240と比較回路242で構成されている場合の回路図である。 上記積分回路240及び比較回路242での信号処理状態を示す説明図である。 実施例2におけるパルス幅変調部24a’及び24b’による、クロック周期に応じた間欠的な正側のSIG−A信号及びSIG−B信号を、夫々の振幅に応じたデューティー比になるように、パルス信号に対し、そのパルス幅を変調した状態を示す説明図である。
1 クロック発生部
2a、2b 変調部
3 送出部
4a、4b 抽出部
5a、5b 復調部
6a、6b クリッパ回路
20a、20b 加算部
22a、22b サンプル・アンド・ホールド部
24a、24b パルス振幅変調部
24a’、24b’ パルス幅変調部
240 積分回路
242 比較回路

Claims (6)

  1. 第1及び第2の信号を送信する送信装置であって、
    正負の所定電圧値の間でクロック波形を発生するクロック発生手段と、
    前記第1の信号の波形に応じて前記クロック発生手段が発生したクロック波形の正側を変調する第1の変調手段と、
    前記第2の信号の波形に応じて前記クロック発生手段が発生したクロック波形の負側を変調する第2の変調手段と、
    前記クロック波形が正のときに前記第1の変調手段の出力を、前記クロック波形が負のときに前記第2の変調手段の出力を、送出する送出手段と
    を備えたことを特徴とする信号送信装置。
  2. 前記変調手段は、
    前記第1及び第2の信号にそれぞれ正および負の所定電圧を加算する第1及び第2の加算手段と、
    前記第1及び第2の加算手段の出力を前記クロック波形に同期した所定のタイミングで標本化する第1及び第2のサンプル・アンド・ホールド手段と、
    前記第1のサンプル・アンド・ホールド手段の出力値に応じて前記クロックの正側のパルスを、前記第2のサンプル・アンド・ホールド手段の出力値に応じて前記クロックの負側のパルスを、それぞれ変調する第1及び第2のパルス変調手段と
    からなることを特徴とする請求項1に記載の信号送信装置。
  3. 前記第1及び第2のパルス変調手段は、それぞれ前記クロック波形の正側及び負側のクロックパルスの振幅を前記第1及び第2の信号に応じて変調するものであることを特徴とする請求項2に記載の信号送信装置。
  4. 前記第1及び第2のパルス変調手段は、それぞれ前記クロック波形の正側及び負側のクロックパルスのパルス幅を前記第1及び第2の信号に応じて変調するものであることを特徴とする請求項2に記載の信号送信装置。
  5. 請求項1乃至4のいずれかに記載の信号送信装置によって送信された前記第1及び第2の送信波形を受信する信号受信装置であって、
    前記送信波形のそれぞれ正側と負側を個別に抽出する第1及び第2の抽出手段と、
    前記第1及び第2の抽出手段が抽出した前記送信波形の正側及び負側を、それぞれ復調して前記第1及び第2の信号を得る第1及び第2の復調手段と
    を備えたことを特徴とする信号受信装置。
  6. 請求項4に記載の信号送信装置によって送信された送信波形を受信する請求項5に記載の信号受信装置であって、
    前記第1及び第2の抽出手段の出力振幅をそれぞれ所定値に制限する第1及び第2の振幅制限手段を備えたことを特徴とする請求項5に記載の信号受信装置。
JP2009124258A 2009-05-22 2009-05-22 信号送信装置及び信号受信装置 Expired - Fee Related JP5420971B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009124258A JP5420971B2 (ja) 2009-05-22 2009-05-22 信号送信装置及び信号受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009124258A JP5420971B2 (ja) 2009-05-22 2009-05-22 信号送信装置及び信号受信装置

Publications (2)

Publication Number Publication Date
JP2010273203A true JP2010273203A (ja) 2010-12-02
JP5420971B2 JP5420971B2 (ja) 2014-02-19

Family

ID=43420857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009124258A Expired - Fee Related JP5420971B2 (ja) 2009-05-22 2009-05-22 信号送信装置及び信号受信装置

Country Status (1)

Country Link
JP (1) JP5420971B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62209488A (ja) * 1986-03-10 1987-09-14 富士通株式会社 アナログデ−タのサンプリング方法
JPH036164A (ja) * 1989-06-02 1991-01-11 Ricoh Co Ltd 電話回線インタフェース回路
JPH05207249A (ja) * 1991-12-27 1993-08-13 Brother Ind Ltd 変調装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62209488A (ja) * 1986-03-10 1987-09-14 富士通株式会社 アナログデ−タのサンプリング方法
JPH036164A (ja) * 1989-06-02 1991-01-11 Ricoh Co Ltd 電話回線インタフェース回路
JPH05207249A (ja) * 1991-12-27 1993-08-13 Brother Ind Ltd 変調装置

Also Published As

Publication number Publication date
JP5420971B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
US20220239539A1 (en) Real time ofdm transmission system
WO2008078919A3 (en) Methods for sequence generation and transmission based on time and frequency domain transmission unit in a mobile communication system
JP2006174411A5 (ja)
JP2000201132A5 (ja)
CN106326177A (zh) 源同步链路的时钟通道上的数据
KR20130076694A (ko) 송신 시스템, 수신 시스템, 송신 방법 및 수신 방법
RU2015100994A (ru) Система передачи аудиоданных, устройство передачи аудиоданных и токен электронной подписи
IN2014DN03502A (ja)
JP2007019676A5 (ja)
CN107223312A (zh) 用于数据链路功率降低和吞吐量提高的多调制
EP1734709A1 (en) Transmission signal producing apparatus
JP5420971B2 (ja) 信号送信装置及び信号受信装置
RU2581774C1 (ru) Способ передачи информации и система для его осуществления
WO2008103211A3 (en) Pulse-based communication for devices connected to a bus
Sushmaja et al. Implementation of binary shift keying techniques
US9571704B2 (en) Signal multiplexing apparatus and transmission apparatus
GB0308701D0 (en) Forming multi-carrier signals
JP2015036249A (ja) 列車制御システム
JP4607777B2 (ja) スキャニング式列車検知装置及びスキャニング式列車検知方法
CN111835664B (zh) 信号调制方法、信号调制器及信号调制系统
DE602008006488D1 (de) Vorrichtung zur Demodulation eines Signals, das Informationen umfasst, die durch Phasenmodulation einer Trägerwelle übermittelt werden
Goel Generation of ASK, FSK and PSK using sample & hold IC LF 398
JP2004208110A (ja) 無線通信システム、受信装置および情報受信方法
ATE358916T1 (de) Verfahren zum modulieren geformter impulse
JP2004104204A (ja) 変復調装置及び変復調方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131121

LAPS Cancellation because of no payment of annual fees