JP2010263468A - フレームレート変換装置及び方法 - Google Patents

フレームレート変換装置及び方法 Download PDF

Info

Publication number
JP2010263468A
JP2010263468A JP2009113434A JP2009113434A JP2010263468A JP 2010263468 A JP2010263468 A JP 2010263468A JP 2009113434 A JP2009113434 A JP 2009113434A JP 2009113434 A JP2009113434 A JP 2009113434A JP 2010263468 A JP2010263468 A JP 2010263468A
Authority
JP
Japan
Prior art keywords
pixel data
frames
motion vector
frame
interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009113434A
Other languages
English (en)
Other versions
JP5212252B2 (ja
Inventor
Maki Koizumi
真季 小泉
Hideki Aiba
英樹 相羽
Eiji Matsumoto
栄治 松本
Tomoyuki Shishido
智之 宍戸
Hiroshi Noguchi
浩史 野口
Atsushi Yoshida
篤史 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2009113434A priority Critical patent/JP5212252B2/ja
Publication of JP2010263468A publication Critical patent/JP2010263468A/ja
Application granted granted Critical
Publication of JP5212252B2 publication Critical patent/JP5212252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】画質を優先する場合とレスポンスの速さを優先する場合との双方に対応することができるフレームレート変換装置を提供する。
【解決手段】動きベクトル検出部37は、2フレームまたは4フレームの探索範囲に含まれる画素データを用いて動きベクトルを検出する。補間画素データ生成部38は、動きベクトルと、2フレームまたはそれ以上の探索範囲に含まれる画素データとを用いて補間画素データを生成する。フレーム画像生成部39は、補間フレームを生成し、2フレーム間に内挿して入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する。モード制御部41は、レスポンス優先モードと画質優先モードとに応じて各部を制御する。
【選択図】図1

Description

本発明は、映像信号の実フレーム間に補間フレームを内挿してフレーム数を増大させ、フレームレート(フレーム周波数)を変換するフレームレート変換装置及び方法に関する。
液晶パネルを用いた画像表示装置で動画像を表示すると残像が生じやすい。そこで、残像を低減させるため、映像信号の実フレーム間に補間フレームを内挿してフレーム数を増大させ、例えば60Hzのフレームレートを2倍の120Hzまたはそれ以上の周波数に変換して画像表示することが行われている。フレームレート変換装置においては、画像の動きベクトルを検出し、動きベクトルを用いて各補間画素を生成し、実フレーム間に内挿する補間フレームを生成する。
画像表示装置にフレームレート変換装置を搭載した場合、補間フレームを生成する信号処理による遅延時間が発生する。従って、フレームレート変換装置を搭載した画像表示装置においては、映像信号の各フレームが画面に表示されるタイミングは、フレームレート変換装置を搭載しない画像表示装置よりも遅くなる。リアルタイム処理が求められる場合とリアルタイム処理が求められない場合とで、動きベクトルの検出方法を切り換える映像信号処理装置が特許文献1に記載されている。
特開2006−92399号公報
近年、画像表示装置における高画質化の要求はますます高まっている。フレームレート変換装置において、動きベクトルの誤検出が発生した場合には補間フレームは誤補間の補間画素を含むことになる。従って、高画質のフレームレート変換画像を得るには、動きベクトルの誤検出を極力少なくすることが必要である。
ところで、画像表示装置にゲーム機器を接続し、画像表示装置にゲーム機器の画像を表示させてゲームを行うことがある。画像表示装置がフレームレート変換装置を搭載する場合、ゲーム機器に対する操作入力の入力タイミングと、その操作入力に対応した画像の表示タイミングとの間には時間的なずれが生じる。
一般的には、高画質のフレームレート変換画像を得ようとすれば動きベクトルの検出精度(画像の補間精度)を上げることが必要となり、映像信号の各フレームが画面に表示されるタイミングの遅延時間が増大する。しかしながら、画像表示装置をゲーム機器の画像を表示させるモニタとして使用する場合には、遅延時間は極力少ない方が好ましい。フレームレート変換画像を高画質にしようとすると遅延時間が大きくなり、遅延時間を少なくしようとすると高画質にしにくいというトレードオフの関係にある。そこで、レスポンスの速さ(少ない遅延時間)を優先する場合と画質を優先する場合との双方に対応することができる画像表示装置が求められる。
本発明はこのような要望に対応するためになされたものであり、レスポンスの速さ(少ない遅延時間)を優先する場合と画質を優先する場合との双方に対応することができ、両者を選択することができるフレームレート変換装置及び方法を提供することを目的とする。
本発明は、上述した従来の技術の課題を解決するため、入力映像信号の複数のフレームそれぞれで、補間画素データを生成する際に用いる動きベクトルを検出するための複数の画素データを含む所定の領域が探索範囲として設定され、前記複数のフレームそれぞれの探索範囲に含まれる画素データを生成する画素データ生成部(2〜36)と、2フレームの探索範囲に含まれる画素データを用いて動きベクトルを検出する第1の検出方法と、前記2フレームよりも時間的に前または後のフレームを含む3フレーム以上の探索範囲に含まれる画素データを用いて動きベクトルを検出する第2の検出方法とのいずれかで動きベクトルを検出する動きベクトル検出部(37)と、前記第1の検出方法により検出した動きベクトルと、前記2フレームの探索範囲に含まれる画素データとを用いて補間画素データを生成する第1の補間画素データ生成方法と、前記第2の検出方法により検出した動きベクトルと、少なくとも前記2フレームの探索範囲に含まれる画素データとを用いて補間画素データを生成する第2の補間画素データ生成方法とのいずれかで補間画素データを生成する補間画素データ生成部(38)と、前記第1の補間画素データ生成方法により順次生成した補間画素データによって補間フレームを生成し、前記2フレーム間に内挿して前記入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する第1のフレーム画像生成方法と、前記第2の補間画素データ生成方法により順次生成した補間画素データによって補間フレームを生成し、前記2フレーム間に内挿して前記入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する第2のフレーム画像生成方法とのいずれかでフレーム画像を生成するフレーム画像生成部(39)と、前記動きベクトル検出部が前記第1の検出方法で動きベクトルを検出し、前記補間画素データ生成部が前記第1の補間画素データ生成方法で補間画素データを生成し、前記フレーム画像生成部が前記第1のフレーム画像生成方法でフレーム画像を生成する第1のモードと、前記動きベクトル検出部が前記第2の検出方法で動きベクトルを検出し、前記補間画素データ生成部が前記第2の補間画素データ生成方法で補間画素データを生成し、前記フレーム画像生成部が前記第2のフレーム画像生成方法でフレーム画像を生成する第2のモードとを選択的に切り換えるモード制御部(41)とを備えることを特徴とするフレームレート変換装置を提供する。
この構成において、前記モード制御部は、前記第1のモードのとき、前記画素データ生成部における前記2フレームの探索範囲に含まれる画素データ以外の画素データを生成する回路部分を非動作とするよう制御することが好ましい。
また、本発明は、上述した従来の技術の課題を解決するため、入力映像信号の複数のフレームそれぞれで、補間画素データを生成する際に用いる動きベクトルを検出するための複数の画素データを含む所定の領域が探索範囲として設定され、前記複数のフレームそれぞれの探索範囲に含まれる画素データを生成する画素データ生成ステップと、第1のモードのとき、2フレームの探索範囲に含まれる画素データを用いて動きベクトルを検出する第1の検出方法で動きベクトルを検出し、第2のモードのとき、前記2フレームよりも時間的に前または後のフレームを含む3フレーム以上の探索範囲に含まれる画素データを用いて動きベクトルを検出する第2の検出方法で動きベクトルを検出する動きベクトル検出ステップと、前記第1のモードのとき、前記第1の検出方法により検出した動きベクトルと、前記2フレームの探索範囲に含まれる画素データとを用いて補間画素データを生成する第1の補間画素データ生成方法で補間画素データを生成し、前記第2のモードのとき、前記第2の検出方法により検出した動きベクトルと、少なくとも前記2フレームの探索範囲に含まれる画素データとを用いて補間画素データを生成する第2の補間画素データ生成方法で補間画素データを生成する補間画素データ生成ステップと、前記第1のモードのとき、前記第1の補間画素データ生成方法により順次生成した補間画素データによって補間フレームを生成し、前記2フレーム間に内挿して前記入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する第1のフレーム画像生成方法でフレーム画像を生成し、前記第2の補間画素データ生成方法により順次生成した補間画素データによって補間フレームを生成し、前記第2のモードのとき、前記2フレーム間に内挿して前記入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する第2のフレーム画像生成方法でフレーム画像を生成するフレーム画像生成ステップとを含むことを特徴とするフレームレート変換方法を提供する。
この構成において、前記第1のモードのとき、前記画素データ生成ステップにて前記2フレームの探索範囲に含まれる画素データ以外の画素データを生成しないことが好ましい。
本発明のフレームレート変換装置及び方法によれば、レスポンスの速さ(少ない遅延時間)を優先する場合と画質を優先する場合との双方に対応することができ、両者を選択することが可能となる。
本発明のフレームレート変換装置の一実施形態を示すブロック図である。 本発明のフレームレート変換装置の一実施形態の動作を説明するための図である。
以下、本発明のフレームレート変換装置及び方法について、添付図面を参照して説明する。図1において、入力端子1には、フレームレート変換の対象となっている映像信号を構成する各画素データが順次入力される。入力された画素データP0はフレームメモリ2に入力されて1フレーム期間遅延され、画素データP1として出力される。画素データP1はフレームメモリ3に入力されて1フレーム期間遅延され、画素データP2として出力される。画素データP2はフレームメモリ4に入力されて1フレーム期間遅延され、画素データP3として出力される。
また、画素データP0はラインメモリ5,6に順次入力されて1ライン期間ずつ遅延される。画素データP0は遅延器13,14に順次入力されて1画素期間ずつ遅延される。ラインメモリ5の出力は遅延器15,16に順次入力されて1画素期間ずつ遅延される。ラインメモリ6の出力は遅延器17,18に順次入力されて1画素期間ずつ遅延される。フレームメモリ2より出力された画素データP1はラインメモリ7,8に順次入力されて1ライン期間ずつ遅延される。画素データP1は遅延器19,20に順次入力されて1画素期間ずつ遅延される。ラインメモリ7の出力は遅延器21,22に順次入力されて1画素期間ずつ遅延される。ラインメモリ8の出力は遅延器23,24に順次入力されて1画素期間ずつ遅延される。
フレームメモリ3より出力された画素データP2はラインメモリ9,10に順次入力されて1ライン期間ずつ遅延される。画素データP2は遅延器25,26に順次入力されて1画素期間ずつ遅延される。ラインメモリ9の出力は遅延器27,28に順次入力されて1画素期間ずつ遅延される。ラインメモリ10の出力は遅延器29,30に順次入力されて1画素期間ずつ遅延される。フレームメモリ4より出力された画素データP3はラインメモリ11,12に順次入力されて1ライン期間ずつ遅延される。画素データP3は遅延器31,32に順次入力されて1画素期間ずつ遅延される。ラインメモリ11の出力は遅延器33,34に順次入力されて1画素期間ずつ遅延される。ラインメモリ12の出力は遅延器35,36に順次入力されて1画素期間ずつ遅延される。
以上のようにして、遅延器13〜18からは現在フレームF0の領域A0に含まれる9個の画素データが出力され、遅延器19〜24からは現在フレームF0に対して1フレーム前のフレームF1の領域A1に含まれる9個の画素データが出力される。遅延器25〜30からは現在フレームF0に対して2フレーム前のフレームF2の領域A2に含まれる9個の画素データが出力され、延器31〜36からは現在フレームF0に対して3フレーム前のフレームF3の領域A3に含まれる9個の画素データが出力される。図2(A),(B)に、フレームF0,F1,F2,F3及び領域A0,A1,A2,A3を概念的に示している。
図2(A),(B)において、領域A0〜A3に含まれる画素データは、補間フレームF10,F21の各補間画素データPiを生成する際に必要となる動きベクトルを求めるために使用される。領域A0〜A3は、動きベクトルの探索範囲である。このように、図1の入力端子1に順次入力される映像信号の複数のフレームそれぞれには、図2(A),(B)に示すように、補間画素データPiを生成する際に用いる動きベクトルを検出するための複数の画素データを含む所定の領域が探索範囲として設定される。図1におけるフレームメモ2〜4,ラインメモリ5〜12,遅延器13〜36の回路部分は、複数のフレームそれぞれの探索範囲に含まれる画素データを生成する画素データ生成部となっている。
本実施形態においては、後述するように、図2(A)に示す2つのフレームF0,F1の領域A0,A1に含まれる画素データを用いて動きベクトルを検出する第1の検出方法と、図2(B)に示す4つのフレームF0〜F3の領域A0〜A3に含まれる画素データを用いて動きベクトルを検出する第2の検出方法とを切り換えるよう構成されている。本実施形態では、第2の検出方法は4フレームF0〜F3の領域A0〜A3を探索範囲としたが、フレームF1,F2と、フレームF1,F2よりも時間的に前のフレームF3との3フレームの領域A1〜A3を探索範囲としてもよく、フレームF1,F2と、フレームF1,F2よりも時間的に後のフレームF0との3フレームの領域A0〜A2を探索範囲としてもよい。さらには、5フレーム以上の領域を探索範囲としてもよい。即ち、第1の検出方法では2フレームの領域を探索範囲とし、第2の検出方法では3フレーム以上の領域を探索範囲とすればよい。
ここでは簡略化のため、動きベクトルの探索範囲に含まれる画素データを9個としたが、実際にはさらに多くの画素データを含む領域を探索範囲とする。また、図2(B)の場合には、フレームF0,F3における探索範囲は、フレームF1,F2における探索範囲よりも広くする必要があるが、簡略化のためフレームF0〜F3の探索範囲を全て同じとしている。従って、実際には、図1において、さらに多くのラインメモリや遅延器を必要とする。本実施形態では、全てのフレームの探索範囲を9個の画素データを含む領域A0〜A3として説明することとする。
図1において、端子40には、レスポンスの速さを優先するレスポンス優先モードと画質を優先する画質優先モードとを切り換えるためのモード切換信号が入力される。このモード切換信号は、ユーザが図示していない操作部を操作していずれかのモードを選択することによって発生させたものでもよいし、画面に表示させる映像信号に応じて自動的に発生させたものでもよい。例えば、高画質表示が求められる、放送波信号より得た映像信号やハードディスクドライブまたは光ディスクのような記録媒体に記録された映像信号を再生する再生装置によって再生されたた映像信号を表示する場合には画質優先モードとし、ゲーム機器からの映像信号を表示する場合にはレスポンス優先モードとすることが好ましい。
画像表示装置は、ゲーム機器からの映像信号を表示する場合に適切な画質に調整するゲームモードを備えていることが多い。ゲームモードを選択した場合にレスポンス優先モードとし、それ以外で画質優先モードとしてもよい。モード切換信号は、例えば、レスポンス優先モードを示す“0”と、画質優先モードを示す“1”であるとする。
端子40に入力されたモード切換信号はモード制御部41に入力される。モード制御部41は入力されたモード切換信号に応じて動きベクトル検出部37と補間画素データ生成部38とフレーム画像生成部39とを制御する。また、より好ましくは、モード制御部41は、動きベクトル検出部37と補間画素データ生成部38とフレーム画像生成部39に加えて、モード切換信号に応じて破線で囲んだフレームメモリ3,4とラインメモリ9〜12と遅延器25〜36の部分を制御する。
まず、モード制御部41にモード切換信号がレスポンス優先モードを示す“0”が入力された場合の動作について説明する。動きベクトル検出部37は、モード制御部41による制御に基づいて、図2(A)に示すように、2つのフレームF0,F1の領域A0,A1の画素データを用いて、フレームF0,F1間に内挿する補間画素データPiを生成するために必要な動きベクトルMVを検出する。動きベクトル検出部37は、補間画素データPiを通る複数の方向の画素の差分値が最も小さい方向を動きベクトルMVとする。
動きベクトルMVは補間画素データ生成部38に入力される。補間画素データ生成部38は、モード制御部41による制御に基づいて、動きベクトルMVと、動きベクトルMVの方向に対応する領域A0,A1の画素データとを用いて、補間画素データPiを生成する。このように、補間画素データ生成部38は、レスポンス優先モードの場合には、上記の第1の検出方法により検出した動きベクトルと、2フレームの探索範囲A0,A1に含まれる画素データとを用いて補間画素データを生成する第1の補間画素データ生成方法を採用する。
フレーム画像生成部39は、モード制御部41による制御に基づいて、補間画素データ生成部38から順次入力される補間画素データPiによって、図2(A)に示すフレームF0,F1間に内挿する補間フレームF10のフレーム画像を生成する。また、フレーム画像生成部39は、モード制御部41による制御に基づいて、補間画素データ生成部38から順次入力される画素データPA0によってフレームF0のフレーム画像を生成する。
そして、フレーム画像生成部39は、補間フレームF10のフレーム画像とフレームF0のフレーム画像とがこの順で出力されるよう出力位相を調整して、入力端子1に入力された映像信号のフレームレートの2倍のフレームレートで出力する。フレームレート変換された映像信号は出力端子42より出力される。このように、フレーム画像生成部39は、レスポンス優先モードの場合には、上記の第1の補間画素データ生成方法により順次生成した補間画素データによって補間フレームを生成し、2フレーム間に内挿して入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する第1のフレーム画像生成方法を採用する。
この場合、出力端子42より出力される映像信号の各フレームが画面に表示されるタイミングの遅延時間は少ない。従って、レスポンスが速く、例えばゲーム機器からの映像信号を表示した場合に、ゲーム機器に対する操作入力の入力タイミングと、その操作入力に対応した画像の表示タイミングとの間の時間的なずれが少なくなる。
以上の説明より分かるように、レスポンス優先モードの場合には、動きベクトル検出部37と補間画素データ生成部38は領域A2,A3の画素データを使用しない。従って、動きベクトル検出部37と補間画素データ生成部38は領域A2,A3の画素データを入力しなくてもよい。そこで、モード制御部41は、破線で囲んだフレームメモリ3,4とラインメモリ9〜12と遅延器25〜36の部分を非動作とするよう制御してもよい。破線で囲んだ部分を非動作とした場合には消費電力を低減させることが可能となる。
次に、モード制御部41にモード切換信号が画質優先モードを示す“1”が入力された場合の動作について説明する。領域A0〜A3それぞれに含まれる画素データは動きベクトル検出部37に入力される。動きベクトル検出部37は、モード制御部41による制御に基づいて、図2(B)に示すように、4つのフレームF0〜F3の領域A0〜A3の画素データを用いて、フレームF2,F1間に内挿する補間画素データPiを生成するために必要な動きベクトルMVを検出する。動きベクトル検出部37は、補間画素データPiを通る複数の方向の画素の差分値が最も小さい方向を動きベクトルMVとする。なお、この場合の補間画素データPiと、上述した補間フレームF10内の補間画素データPiとはタイミングが異なる補間画素データであるが、便宜上、同一の符号を付している。
動きベクトルMVは補間画素データ生成部38に入力される。補間画素データ生成部38には、領域A0〜A2それぞれに含まれる画素データが入力される。
補間画素データ生成部38は、モード制御部41による制御に基づいて、動きベクトルMVと、動きベクトルMVの方向に対応する領域A1,A2の画素データとを用いて、補間画素データPiを生成する。本実施形態においては、補間画素データ生成部38は、2フレームの領域A1,A2の画素データを用いて補間画素データPiを生成しているが、画質を向上させるために、4フレームの領域A0〜A3の画素データを用いて補間画素データPiを生成してもよい。この場合、補間画素データ生成部38には、領域A3の画素データも入力する必要がある。
このように、補間画素データ生成部38は、画質優先モードの場合には、上記の第2の検出方法により検出した動きベクトルと、少なくとも2フレームの探索範囲に含まれる画素データとを用いて補間画素データを生成する第2の補間画素データ生成方法を採用する。
フレーム画像生成部39には、補間画素データ生成部38によって生成された補間画素データPiと、領域A0の画素データの内、補間画素データPiと同一の水平及び垂直方向の画素位置に位置する画素データPA0と、領域A1の画素データの内、補間画素データPiと同一の水平及び垂直方向の画素位置に位置する画素データPA1とが入力される。フレーム画像生成部39は、モード制御部41による制御に基づいて、補間画素データ生成部38から順次入力される補間画素データPiによって、図2(B)に示すフレームF2,F1間に内挿する補間フレームF21のフレーム画像を生成する。また、フレーム画像生成部39は、モード制御部41による制御に基づいて、補間画素データ生成部38から順次入力される画素データPA1によってフレームF1のフレーム画像を生成する。
そして、フレーム画像生成部39は、補間フレームF21のフレーム画像とフレームF1のフレーム画像とがこの順で出力されるよう出力位相を調整して、入力端子1に入力された映像信号のフレームレートの2倍のフレームレートで出力する。フレームレート変換された映像信号は出力端子42より出力される。このように、フレーム画像生成部39は、画質優先モードの場合には、上記の第2の補間画素データ生成方法により順次生成した補間画素データによって補間フレームを生成し、2フレーム間に内挿して入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する第2のフレーム画像生成方法を採用する。
この場合、出力端子42より出力される映像信号は4フレームを動きベクトルMVの探索範囲として生成したものであるので誤補間が少なく、図2(A)の場合よりも高画質のフレームレート変換画像となる。但し、図2(B)より分かるように、各フレームが画面に表示されるタイミングは1フレーム期間以上遅延することになる。
本発明は以上説明した本実施形態に限定されることはなく、本発明の要旨を逸脱しない範囲において種々変更可能である。本実施形態においては、フレームレートを2倍にするフレームレート変換装置について説明したが、3倍以上のフレームレートに変換するフレームレート変換装置としてもよい。また、図1においては、画素データPA0,PA1を補間画素データ生成部38からフレーム画像生成部39へと供給する構成としたが、遅延器15,21より出力された画素データに基づいて画素データPA0,PA1を得てもよい。この場合は、補間画素データPiと画素データPA0,PA1とのタイミング合わせを適宜行うことが必要である。
1 入力端子
2〜4 フレームメモリ
5〜12 ラインメモリ
13〜36 遅延器
37 動きベクトル検出部
38 補間画素データ生成部
39 フレーム画像生成部
40 端子
41 モード制御部

Claims (4)

  1. 入力映像信号の複数のフレームそれぞれで、補間画素データを生成する際に用いる動きベクトルを検出するための複数の画素データを含む所定の領域が探索範囲として設定され、前記複数のフレームそれぞれの探索範囲に含まれる画素データを生成する画素データ生成部と、
    2フレームの探索範囲に含まれる画素データを用いて動きベクトルを検出する第1の検出方法と、前記2フレームよりも時間的に前または後のフレームを含む3フレーム以上の探索範囲に含まれる画素データを用いて動きベクトルを検出する第2の検出方法とのいずれかで動きベクトルを検出する動きベクトル検出部と、
    前記第1の検出方法により検出した動きベクトルと、前記2フレームの探索範囲に含まれる画素データとを用いて補間画素データを生成する第1の補間画素データ生成方法と、前記第2の検出方法により検出した動きベクトルと、少なくとも前記2フレームの探索範囲に含まれる画素データとを用いて補間画素データを生成する第2の補間画素データ生成方法とのいずれかで補間画素データを生成する補間画素データ生成部と、
    前記第1の補間画素データ生成方法により順次生成した補間画素データによって補間フレームを生成し、前記2フレーム間に内挿して前記入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する第1のフレーム画像生成方法と、前記第2の補間画素データ生成方法により順次生成した補間画素データによって補間フレームを生成し、前記2フレーム間に内挿して前記入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する第2のフレーム画像生成方法とのいずれかでフレーム画像を生成するフレーム画像生成部と、
    前記動きベクトル検出部が前記第1の検出方法で動きベクトルを検出し、前記補間画素データ生成部が前記第1の補間画素データ生成方法で補間画素データを生成し、前記フレーム画像生成部が前記第1のフレーム画像生成方法でフレーム画像を生成する第1のモードと、前記動きベクトル検出部が前記第2の検出方法で動きベクトルを検出し、前記補間画素データ生成部が前記第2の補間画素データ生成方法で補間画素データを生成し、前記フレーム画像生成部が前記第2のフレーム画像生成方法でフレーム画像を生成する第2のモードとを選択的に切り換えるモード制御部と
    を備えることを特徴とするフレームレート変換装置。
  2. 前記モード制御部は、前記第1のモードのとき、前記画素データ生成部における前記2フレームの探索範囲に含まれる画素データ以外の画素データを生成する回路部分を非動作とするよう制御することを特徴とする請求項1記載のフレームレート変換装置。
  3. 入力映像信号の複数のフレームそれぞれで、補間画素データを生成する際に用いる動きベクトルを検出するための複数の画素データを含む所定の領域が探索範囲として設定され、前記複数のフレームそれぞれの探索範囲に含まれる画素データを生成する画素データ生成ステップと、
    第1のモードのとき、2フレームの探索範囲に含まれる画素データを用いて動きベクトルを検出する第1の検出方法で動きベクトルを検出し、第2のモードのとき、前記2フレームよりも時間的に前または後のフレームを含む3フレーム以上の探索範囲に含まれる画素データを用いて動きベクトルを検出する第2の検出方法で動きベクトルを検出する動きベクトル検出ステップと、
    前記第1のモードのとき、前記第1の検出方法により検出した動きベクトルと、前記2フレームの探索範囲に含まれる画素データとを用いて補間画素データを生成する第1の補間画素データ生成方法で補間画素データを生成し、前記第2のモードのとき、前記第2の検出方法により検出した動きベクトルと、少なくとも前記2フレームの探索範囲に含まれる画素データとを用いて補間画素データを生成する第2の補間画素データ生成方法で補間画素データを生成する補間画素データ生成ステップと、
    前記第1のモードのとき、前記第1の補間画素データ生成方法により順次生成した補間画素データによって補間フレームを生成し、前記2フレーム間に内挿して前記入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する第1のフレーム画像生成方法でフレーム画像を生成し、前記第2の補間画素データ生成方法により順次生成した補間画素データによって補間フレームを生成し、前記第2のモードのとき、前記2フレーム間に内挿して前記入力映像信号が有するフレームレートより高いフレームレートを有する映像信号として出力する第2のフレーム画像生成方法でフレーム画像を生成するフレーム画像生成ステップと
    を含むことを特徴とするフレームレート変換方法。
  4. 前記第1のモードのとき、前記画素データ生成ステップにて前記2フレームの探索範囲に含まれる画素データ以外の画素データを生成しないことを特徴とする請求項3記載のフレームレート変換方法。
JP2009113434A 2009-05-08 2009-05-08 フレームレート変換装置及び方法 Active JP5212252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009113434A JP5212252B2 (ja) 2009-05-08 2009-05-08 フレームレート変換装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009113434A JP5212252B2 (ja) 2009-05-08 2009-05-08 フレームレート変換装置及び方法

Publications (2)

Publication Number Publication Date
JP2010263468A true JP2010263468A (ja) 2010-11-18
JP5212252B2 JP5212252B2 (ja) 2013-06-19

Family

ID=43361184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009113434A Active JP5212252B2 (ja) 2009-05-08 2009-05-08 フレームレート変換装置及び方法

Country Status (1)

Country Link
JP (1) JP5212252B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156380A1 (ko) * 2018-02-09 2019-08-15 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
CN112135081A (zh) * 2020-09-11 2020-12-25 Oppo广东移动通信有限公司 模式控制方法、装置、插帧芯片以及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001025021A (ja) * 1999-07-05 2001-01-26 Sony Corp 動き検出方法および動き検出装置
JP2004320278A (ja) * 2003-04-15 2004-11-11 Victor Co Of Japan Ltd 動画像時間軸補間方法及び動画像時間軸補間装置
JP2006165602A (ja) * 2004-12-02 2006-06-22 Hitachi Ltd フレームレート変換装置、及び映像表示装置、並びにフレームレート変換方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001025021A (ja) * 1999-07-05 2001-01-26 Sony Corp 動き検出方法および動き検出装置
JP2004320278A (ja) * 2003-04-15 2004-11-11 Victor Co Of Japan Ltd 動画像時間軸補間方法及び動画像時間軸補間装置
JP2006165602A (ja) * 2004-12-02 2006-06-22 Hitachi Ltd フレームレート変換装置、及び映像表示装置、並びにフレームレート変換方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156380A1 (ko) * 2018-02-09 2019-08-15 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
KR20190096685A (ko) * 2018-02-09 2019-08-20 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
US11606603B2 (en) 2018-02-09 2023-03-14 Samsung Electronics Co., Ltd. Display apparatus and controlling method thereof
KR102586695B1 (ko) * 2018-02-09 2023-10-11 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
CN112135081A (zh) * 2020-09-11 2020-12-25 Oppo广东移动通信有限公司 模式控制方法、装置、插帧芯片以及电子设备
CN112135081B (zh) * 2020-09-11 2022-10-28 Oppo广东移动通信有限公司 模式控制方法、装置、插帧芯片以及电子设备

Also Published As

Publication number Publication date
JP5212252B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5317825B2 (ja) 画像処理装置及び画像処理方法
KR100806858B1 (ko) 고화질 영상표시장치 및 그 프레임레이트변환방법
JP2010056694A (ja) 映像信号処理装置、画像表示装置および映像信号処理方法
JP2009003420A (ja) 映像信号表示装置及び映像信号再生方法
US20090196567A1 (en) Video processing apparatus and controlling method for same
JP2014179818A (ja) 画像処理装置および画像処理方法
US20140028909A1 (en) Method for converting frame rate and video processing apparatus using the same
JP5249166B2 (ja) 画像処理装置、画像処理方法
US20140036148A1 (en) Apparatus and method for converting frame rate of video signal, and video processing apparatus using the same
JP5212252B2 (ja) フレームレート変換装置及び方法
JP2009300786A (ja) 表示装置およびその制御方法、プログラム、記録媒体
JP2007047476A (ja) 液晶表示装置および液晶表示装置の駆動方法
JP2008070561A (ja) 表示装置及びその制御方法
JP2007017604A (ja) 表示パネル駆動装置および表示パネル駆動方法
JP5241632B2 (ja) 画像処理回路および画像処理方法
JP5318811B2 (ja) 2次元/3次元映像処理装置および映像表示装置
JP5219646B2 (ja) 映像処理装置及び映像処理装置の制御方法
JP2007311963A (ja) 画像表示装置、信号処理装置、および画像処理方法、並びにコンピュータ・プログラム
JP2007288483A (ja) 画像変換装置
WO2012169096A1 (ja) 映像表示装置及び映像処理装置
JP2004357253A (ja) 映像信号変換装置、映像信号処理装置及び映像表示装置
JP2010261985A (ja) 画像処理装置、画像処理方法、及びプログラム
JP5526918B2 (ja) 映像信号処理装置及び方法
JP2012227799A (ja) 画像表示装置
JP4729124B2 (ja) 表示パネル駆動装置および表示パネル駆動方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5212252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3