JP2010262973A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2010262973A JP2010262973A JP2009110634A JP2009110634A JP2010262973A JP 2010262973 A JP2010262973 A JP 2010262973A JP 2009110634 A JP2009110634 A JP 2009110634A JP 2009110634 A JP2009110634 A JP 2009110634A JP 2010262973 A JP2010262973 A JP 2010262973A
- Authority
- JP
- Japan
- Prior art keywords
- underfill resin
- elastic modulus
- semiconductor device
- resin
- glass transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体装置に関し、より特定的には配線基板上に半導体チップがフリップチップ接合され、半導体チップと配線基板との間隙がアンダーフィル樹脂によって充填された構造を有する半導体装置に関するものである。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a structure in which a semiconductor chip is flip-chip bonded onto a wiring board and a gap between the semiconductor chip and the wiring board is filled with an underfill resin. .
近年の携帯機器、デジタル家電などの電子機器や通信機器などにおいては、軽量小型化、薄型化、高密度化、高速伝送化などの要求から、バンプを介して半導体チップを配線基板にフリップチップ接続した半導体装置が用いられている。この半導体装置においては、バンプを保護するために、半導体チップと配線基板の間隙にアンダーフィル樹脂が充填される。特に、近年の半導体チップは層間絶縁膜として超低誘電率膜(Low−k膜、ULow−k膜、ELow−k膜)を含むようになり、バンプは環境保護の観点から鉛フリーはんだから構成されるようになってきた。 In recent years, electronic devices and communication devices such as portable devices and digital home appliances are flip chip connected via a bump to a semiconductor chip due to demands for lighter, smaller, thinner, higher density, higher speed transmission, etc. Such a semiconductor device is used. In this semiconductor device, an underfill resin is filled in the gap between the semiconductor chip and the wiring board to protect the bumps. In particular, recent semiconductor chips include ultra-low dielectric constant films (Low-k films, UL-k films, ELow-k films) as interlayer insulating films, and bumps are made of lead-free solder from the viewpoint of environmental protection. It has come to be.
半導体チップの絶縁膜にLow−k膜が使用される以前においては、アンダーフィル樹脂は、ガラス転移温度(Tg)が一般的な動作保証温度範囲(−55℃〜+125℃)の上限である125℃よりも高く、たとえば130℃〜140℃であり、動作保証温度範囲の下限である−55℃での弾性率が11GPaと高いものが用いられていた。ここでアンダーフィル樹脂は、Tg以下の温度域では冷却するに従って硬くなる。そのため、半導体チップの角部などに内部応力が集中し、チップ表面とアンダーフィル樹脂との界面で剥離が発生したり、アンダーフィル樹脂のフィレットにクラックが発生したり、半導体チップに含まれる脆弱な超低誘電率膜に剥離が発生したりするという問題があった。 Prior to the use of a low-k film for an insulating film of a semiconductor chip, the glass transition temperature (T g ) of the underfill resin is the upper limit of a general guaranteed operating temperature range (−55 ° C. to + 125 ° C.). A material having a modulus of elasticity higher than 125 ° C., for example, 130 ° C. to 140 ° C. and having a high elastic modulus of 11 GPa at −55 ° C., which is the lower limit of the guaranteed operating temperature range, has been used. Here underfill resin harden according to cool at a temperature range below T g. For this reason, internal stress concentrates on the corners of the semiconductor chip, and peeling occurs at the interface between the chip surface and the underfill resin, cracks occur in the fillet of the underfill resin, and the semiconductor chip is vulnerable. There is a problem that peeling occurs in the ultra-low dielectric constant film.
これに対し、ガラス転移温度(Tg)が低く、低温側で弾性率が低いアンダーフィル樹脂を用いれば、このような問題は生じないものと考えられる。そこで、本発明者は、このようなアンダーフィル樹脂としてTgが動作保証温度範囲の上限である125℃よりも低い80℃であり、低温域における弾性率が4GPa未満と低い特性を有するアンダーフィル樹脂を用いた評価試験を行なった。 On the other hand, if an underfill resin having a low glass transition temperature (T g ) and a low elastic modulus on the low temperature side is used, it is considered that such a problem does not occur. The present inventors are 80 ° C. lower than 125 ° C. T g is the upper limit of the guaranteed operation temperature range as such underfill resin, the underfill elastic modulus at low-temperature region and a low characteristic than 4GPa An evaluation test using a resin was performed.
その結果、以下のような評価結果が得られた。すなわち、半導体チップと配線基板とを接続するバンプには、半導体チップと配線基板との熱膨張係数差により生じる熱応力が発生する。また、鉛フリーはんだからなるバンプは、動作保障温度範囲下限近傍の低温域においてクリープ限界が低く、脆くなる。そして、半導体装置を低温域に冷却したところ、上記アンダーフィル樹脂は熱応力を分散できず、鉛フリーはんだからなるバンプが破壊されるという問題が生じた。また、このようなアンダーフィル樹脂においては、Tg以下での熱膨張率は30〜60ppm/℃であるが、Tgを超えると熱膨張係数は100ppm/℃以上と非常に高くなる。そして、実装時のリフロー温度に加熱されると、アンダーフィル樹脂の熱膨張係数が大きく、当該樹脂の体積膨張が大きいことに起因して、アンダーフィル樹脂が配線基板から半導体チップを持ち上げ、鉛フリーはんだのクリープ限界を超えてバンプ接合を破壊するという問題が生じた。 As a result, the following evaluation results were obtained. That is, a thermal stress generated due to a difference in thermal expansion coefficient between the semiconductor chip and the wiring board is generated on the bump connecting the semiconductor chip and the wiring board. Further, the bump made of lead-free solder has a low creep limit and becomes brittle in a low temperature region near the lower limit of the guaranteed operating temperature range. When the semiconductor device was cooled to a low temperature region, the underfill resin could not disperse the thermal stress, causing a problem that the bump made of lead-free solder was destroyed. Further, in such underfill resin, the thermal expansion coefficient of the following The T g is 30~60ppm / ℃, the thermal expansion coefficient exceeds a T g becomes very high and 100 ppm / ° C. or higher. When heated to the reflow temperature at the time of mounting, the underfill resin lifts the semiconductor chip from the wiring board due to the large thermal expansion coefficient of the underfill resin and the volume expansion of the resin. There was a problem of breaking the bump joint beyond the solder creep limit.
さらに近年、半導体チップの絶縁膜にLow−k膜が使用されるようになり、上記のようなアンダーフィル樹脂に対し、より低応力化が必要になってきた。これに対し、たとえば特許文献1には、ガラス転移温度(Tg)が100℃〜120℃、125℃における熱膨張係数α1が30ppm/℃以下のものを使用すると、半導体素子、インターポーザおよびプリント基板各々の間における破壊および破断を低減できると記載されている。 Furthermore, in recent years, a low-k film has been used for an insulating film of a semiconductor chip, and it has become necessary to lower the stress of the above-described underfill resin. In contrast, for example, in Patent Document 1, when a glass transition temperature (T g ) of 100 ° C. to 120 ° C. and a thermal expansion coefficient α 1 at 125 ° C. of 30 ppm / ° C. or less is used, a semiconductor element, an interposer, and a print are used. It is described that the breakage and breakage between each of the substrates can be reduced.
また、特許文献2には、ビルドアップ型多層基板を用いたフリップチップパッケージにおいて、基板のコア材の厚みおよび熱膨張係数に合わせて、アンダーフィル樹脂の熱膨張係数およびガラス転移温度を適切に設計することにより、温度変化に伴う半導体パッケージの内部応力を緩和し、損傷を抑制することが開示されている。 Patent Document 2 discloses that in a flip chip package using a build-up type multilayer substrate, the thermal expansion coefficient and glass transition temperature of the underfill resin are appropriately designed in accordance with the thickness of the core material and the thermal expansion coefficient of the substrate. By doing so, it is disclosed that the internal stress of the semiconductor package accompanying the temperature change is relaxed and the damage is suppressed.
しかしながら、上記特許文献1においては、バンプに用いられるはんだの種類や、半導体チップが備える絶縁膜の種類については検討されていない。さらに、特許文献2においては、アンダーフィル樹脂のガラス転移温度が半導体装置の保証温度範囲内である場合、半導体装置の温度がアンダーフィル樹脂のガラス転移温度を超えると、熱膨張係数の急激な増大によって半導体チップと多層基板との間の熱膨張係数差による内部応力が発生するのみならず、半導体チップが多層基板からはがされる方向に持ち上げられて、はんだバンプを破壊するという不具合については考慮されていない。また、半導体装置の実装時のリフロー温度において問題となる熱膨張係数差、およびそれによる内部応力も考慮されていない。 However, in the said patent document 1, the kind of solder used for a bump and the kind of insulating film with which a semiconductor chip is provided are not examined. Further, in Patent Document 2, when the glass transition temperature of the underfill resin is within the guaranteed temperature range of the semiconductor device, when the temperature of the semiconductor device exceeds the glass transition temperature of the underfill resin, the thermal expansion coefficient increases rapidly. The internal stress due to the difference in coefficient of thermal expansion between the semiconductor chip and the multilayer board is not only caused by this, but the problem that the semiconductor chip is lifted away from the multilayer board and destroys the solder bumps is considered. It has not been. Further, the difference in thermal expansion coefficient that causes a problem in the reflow temperature at the time of mounting the semiconductor device and the internal stress due to the difference are not taken into consideration.
本発明は上述のような課題を解決するためになされたもので、その目的は、超低誘電率膜の破壊と鉛フリーはんだからなるバンプの破壊をともに防ぐことが可能な半導体装置を提供することである。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a semiconductor device capable of preventing both destruction of an ultra-low dielectric constant film and destruction of bumps made of lead-free solder. That is.
本発明に従った半導体装置は、配線基板と、配線基板上に鉛フリーはんだからなるバンプを介してフリップチップ接合された半導体チップと、半導体チップと配線基板との間隙を充填するアンダーフィル樹脂とを備えている。アンダーフィル樹脂は、エポキシ樹脂、硬化剤および無機充填剤を含有している。そして、このアンダーフィル樹脂は、ガラス転移温度が125℃以上であり、25℃における熱膨張係数が30ppm/℃以下であり、−55℃以上ガラス転移温度未満の温度域における貯蔵弾性率が4GPa以上9GPa以下、かつ損失弾性率が100MPa以上であり、当該損失弾性率は複数のピークを有している。 A semiconductor device according to the present invention includes a wiring board, a semiconductor chip that is flip-chip bonded to the wiring board via bumps made of lead-free solder, and an underfill resin that fills a gap between the semiconductor chip and the wiring board. It has. The underfill resin contains an epoxy resin, a curing agent, and an inorganic filler. The underfill resin has a glass transition temperature of 125 ° C or higher, a thermal expansion coefficient at 25 ° C of 30 ppm / ° C or lower, and a storage elastic modulus of 4 GPa or higher in a temperature range of -55 ° C or higher and lower than the glass transition temperature. The loss elastic modulus is 9 MPa or less and the loss elastic modulus is 100 MPa or more, and the loss elastic modulus has a plurality of peaks.
本発明の半導体装置においては、アンダーフィル樹脂のガラス転移温度が、半導体装置の動作保証温度範囲上限の125℃以上であるため、動作保証温度範囲において、その機械特性が大きく変化しない。すなわち、弾性率、熱膨張率が大きく変化しないため、半導体装置が稼動中に大きな熱応力が急激に発生することが抑制される。 In the semiconductor device of the present invention, since the glass transition temperature of the underfill resin is 125 ° C. or more which is the upper limit of the guaranteed operating temperature range of the semiconductor device, the mechanical characteristics do not change significantly within the guaranteed operating temperature range. In other words, since the elastic modulus and the coefficient of thermal expansion do not change greatly, it is possible to suppress the occurrence of a large thermal stress during the operation of the semiconductor device.
また、本発明の半導体装置においては、アンダーフィル樹脂の25℃における熱膨張係数が30ppm/℃以下と低い値であるため、より低温域においてはさらに低い値となる一方、動作保証温度上限の125℃での熱膨張係数も飛躍的に高い値になることはない。そのため、半導体チップと配線基板との熱膨張係数差を効果的に緩和できる。なお、ガラス転移温度が動作保証温度範囲上限の125℃以上であっても、従来の半導体装置において用いられるアンダーフィル樹脂のように熱膨張係数の値が高い場合、動作保証温度上下限での熱応力が比較的に高くなり、半導体装置にクラック、剥離などの不具合を発生させるおそれがある。 Further, in the semiconductor device of the present invention, the thermal expansion coefficient at 25 ° C. of the underfill resin is a low value of 30 ppm / ° C. or lower, and thus the value is lower in the lower temperature range, while the operation guarantee temperature upper limit of 125 is reached. The coefficient of thermal expansion at 0 ° C does not increase dramatically. Therefore, the difference in thermal expansion coefficient between the semiconductor chip and the wiring board can be effectively reduced. Even if the glass transition temperature is 125 ° C. or more, which is the upper limit of the guaranteed operating temperature range, if the coefficient of thermal expansion is high like the underfill resin used in conventional semiconductor devices, The stress becomes relatively high, and there is a risk of causing problems such as cracks and peeling in the semiconductor device.
さらに、本発明の半導体装置においては、アンダーフィル樹脂の−55℃以上ガラス転移温度未満の温度域における貯蔵弾性率が9GPa以下となっている。そのため、特に低温域での半導体チップのコーナー部に集中する熱応力が低くなり、超低誘電率膜の剥離や、半導体チップとアンダーフィル樹脂との剥離を抑制することができる。一方、当該温度域における貯蔵弾性率が4GPa以上であるため、低温域において、半導体チップと配線基板との熱膨張係数差に起因してはんだにかかる熱応力を、アンダーフィル樹脂が分散して緩和し、はんだバンプの破壊を抑制することができる。 Furthermore, in the semiconductor device of the present invention, the storage elastic modulus of the underfill resin in the temperature range of −55 ° C. or higher and lower than the glass transition temperature is 9 GPa or lower. Therefore, the thermal stress concentrated on the corner portion of the semiconductor chip particularly in the low temperature region is reduced, and the peeling of the ultra-low dielectric constant film and the peeling between the semiconductor chip and the underfill resin can be suppressed. On the other hand, because the storage elastic modulus in the temperature range is 4 GPa or more, the thermal stress applied to the solder due to the difference in thermal expansion coefficient between the semiconductor chip and the wiring board is dispersed and relaxed in the low temperature range. Thus, breakage of the solder bumps can be suppressed.
また、本発明の半導体装置においては、アンダーフィル樹脂の−55℃以上ガラス転移温度未満の温度域における損失弾性率が100MPa以上であり、かつ複数のピークを有している。そのため、低温域においてアンダーフィル樹脂にかかる熱応力を、分子鎖が動いて熱に変換し、緩和する効果が大きくなっている。また、複数の損失弾性率のピークがあることにより、各ピーク出現の温度において分子鎖の動きが起こり、複数回の応力緩和が可能であるため、熱応力の緩和効果がさらに大きくなっている。 In the semiconductor device of the present invention, the loss elastic modulus of the underfill resin in the temperature range of −55 ° C. or higher and lower than the glass transition temperature is 100 MPa or higher and has a plurality of peaks. Therefore, the thermal stress applied to the underfill resin in the low temperature range is converted to heat by the movement of the molecular chain, and the effect of mitigating is increased. In addition, since there are a plurality of peaks of the loss modulus, the movement of the molecular chain occurs at the temperature at which each peak appears, and the stress can be relaxed a plurality of times, so that the thermal stress relaxation effect is further increased.
以上のように、本発明の半導体装置によれば、超低誘電率膜の破壊と鉛フリーはんだからなるバンプの破壊をともに防ぐことが可能な半導体装置を提供することができる。 As described above, according to the semiconductor device of the present invention, it is possible to provide a semiconductor device capable of preventing both the destruction of the ultra-low dielectric constant film and the destruction of the bump made of lead-free solder.
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
まず、本発明の一実施の形態における半導体装置の構造について説明する。図1を参照して、本実施の形態における半導体装置1は、配線基板11と、配線基板11上に鉛フリーはんだからなるバンプ13を介してフリップチップ接合された半導体チップ12と、半導体チップ12と配線基板11との間隙を充填するアンダーフィル樹脂14とを備えている。半導体チップ12は、層間絶縁膜として超低誘電率膜(Low−k膜、ULow−k膜またはELow−k膜)を含んでいる。さらに、半導体装置1は、半導体チップ12を取り囲むように配線基板11上に配置されたリング15と、半導体チップ12およびリング15上に配置されたヒートスプレッダ18とを備えている。リング15と配線基板11およびヒートスプレッダ18とは、接着剤16によって接合されている。また、半導体チップ12とヒートスプレッダ18とは、放熱樹脂17を介して接続されている。以上の構成により、半導体装置1においては、半導体チップ12と配線基板11とがバンプ13によって電気的に接続されているとともに、半導体チップ12が動作することによって発生した熱は、放熱樹脂17からヒートスプレッダ18へと伝導し、ヒートスプレッダ18から外部へと放出される。
First, the structure of the semiconductor device in one embodiment of the present invention will be described. Referring to FIG. 1, a semiconductor device 1 according to the present embodiment includes a
ここで、アンダーフィル樹脂14は、エポキシ樹脂、硬化剤および無機充填剤を含有している。そして、この、アンダーフィル樹脂14は、ガラス転移温度が125℃以上であり、25℃における熱膨張係数が30ppm/℃以下であり、−55℃以上ガラス転移温度未満の温度域における貯蔵弾性率が4GPa以上9GPa以下、かつ損失弾性率が100MPa以上であり、−55℃以上ガラス転移温度未満の温度域における温度の変化に対して損失弾性率は複数のピークを有している。
Here, the
本実施の形態における半導体装置1においては、アンダーフィル樹脂14のガラス転移温度が、半導体装置1の動作保証温度範囲上限の125℃以上となっている。その結果、動作保証温度範囲において、アンダーフィル樹脂14の弾性率や熱膨張率が大きく変化しないため、半導体装置1の稼動中に大きな熱応力が急激に発生することが抑制されている。
In the semiconductor device 1 in the present embodiment, the glass transition temperature of the
また、本実施の形態における半導体装置1においては、アンダーフィル樹脂の25℃における熱膨張係数が30ppm/℃以下となっている。そのため、動作保証温度範囲において熱膨張係数が飛躍的に高い値となることが回避され、半導体チップと配線基板との熱膨張係数差が効果的に緩和されている。 Moreover, in the semiconductor device 1 in the present embodiment, the thermal expansion coefficient of the underfill resin at 25 ° C. is 30 ppm / ° C. or less. For this reason, it is avoided that the thermal expansion coefficient becomes a remarkably high value in the guaranteed operating temperature range, and the difference in thermal expansion coefficient between the semiconductor chip and the wiring board is effectively reduced.
さらに、本実施の形態における半導体装置1においては、アンダーフィル樹脂14の−55℃以上ガラス転移温度未満の温度域における貯蔵弾性率が9GPa以下となっている。そのため、特に低温域での半導体チップ12のコーナー部に集中する熱応力が低くなり、超低誘電率膜の剥離や、半導体チップ12とアンダーフィル樹脂14との剥離が抑制されている。一方、当該温度域における貯蔵弾性率が4GPa以上であるため、低温域において、半導体チップ12と配線基板11との熱膨張係数差に起因してバンプ13にかかる熱応力が、アンダーフィル樹脂14によって分散、緩和され、バンプ13の破壊が抑制されている。
Furthermore, in the semiconductor device 1 in the present embodiment, the storage elastic modulus of the
また、本実施の形態における半導体装置1においては、アンダーフィル樹脂14の−55℃以上ガラス転移温度未満の温度域における損失弾性率が100MPa以上であり、かつ複数のピークを有している。そのため、低温域においてアンダーフィル樹脂14にかかる熱応力を、分子鎖が動いて熱に変換し、緩和する効果が大きくなっている。また、複数の損失弾性率のピークがあることにより、各ピークが出現する温度において分子鎖の動きが起こり、複数回の応力緩和が可能であるため、熱応力の緩和効果がさらに大きくなっている。
Moreover, in the semiconductor device 1 in the present embodiment, the loss elastic modulus of the
以上のように、本実施の形態における半導体装置1は、超低誘電率膜の破壊と鉛フリーはんだからなるバンプ13の破壊をともに防ぐことが可能な半導体装置となっている。
As described above, the semiconductor device 1 according to the present embodiment is a semiconductor device capable of preventing both the destruction of the ultra-low dielectric constant film and the destruction of the
次に、上記半導体装置1が備えるアンダーフィル樹脂14の詳細について説明する。本実施の形態におけるアンダーフィル樹脂14としては、たとえば、主に主剤である(a)エポキシ樹脂、(b)硬化剤および(c)無機充填剤を含有するエポキシ樹脂組成物を採用することができる。アンダーフィル樹脂14には、接着剤としての機能も要求されることから、接着性の良好な熱硬化エポキシ樹脂を採用することが最適である。
Next, details of the
このエポキシ樹脂としては、一分子中に2個以上のエポキシ基があるものであれば使用可能であり、たとえばビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビフェニル型エポキシ樹脂などを使用することができる。また、上記エポキシ樹脂としては、室温で液状のものが好ましいが、室温で固体のエポキシ樹脂であっても、アンダーフィル樹脂の特性に影響のない範囲で加熱して液化することにより、使用することも可能である。また、アンダーフィル樹脂14は、毛細管現象を利用して半導体チップ12と配線基板11との間に充填されることが多い。そのため、できるだけ粘度の低いものが好ましい。また、必要な特性を得るためには、アンダーフィル樹脂14に含まれるエポキシ樹脂は1種類である必要はなく、複数種類を適当な割合で混合して用いてもよい。
Any epoxy resin having two or more epoxy groups in one molecule can be used. For example, bisphenol A type epoxy resin, bisphenol F type epoxy resin, biphenyl type epoxy resin, etc. can be used. it can. In addition, the epoxy resin is preferably liquid at room temperature, but even if it is a solid epoxy resin at room temperature, it can be used by heating and liquefying within a range that does not affect the properties of the underfill resin. Is also possible. Further, the
上記硬化剤としては、エポキシ樹脂を硬化できるものであれば、種々の硬化剤を採用することができるが、たとえばアミン系樹脂、酸無水物系樹脂、フェノール系樹脂など公知のものを用いることができる。これらの中でも特に、アミン系樹脂は粘度が低く、接着強度が高くなるという点から好ましく用いることができる。硬化剤の添加量は、エポキシ樹脂を硬化させる有効量であればよく、エポキシ基とほぼ等モルが目安となる。エポキシ基が過剰であれば、エポキシ基同士の単独重合が発生して樹脂全体は硬化するが、硬化後の弾性率が高くなる。一方、硬化剤が過剰である場合は、硬化剤のみでの硬化反応は起こらないため、未硬化の硬化剤が残留することとなる。その結果、樹脂全体として硬化が不十分となり、必要な物性が発現しない。エポキシ基と硬化剤とのモル比をほぼ等量にしておけば、十分に硬化が進行し、所望の特性が得られる。アンダーフィル樹脂14に含まれる硬化剤も1種類である必要はなく、複数種類のものを適宜必要な割合で混合して用いてもよい。
As the curing agent, various curing agents can be adopted as long as they can cure the epoxy resin. For example, known ones such as amine resins, acid anhydride resins, and phenol resins may be used. it can. Among these, amine resins can be preferably used from the viewpoints of low viscosity and high adhesive strength. The addition amount of the curing agent may be an effective amount that cures the epoxy resin, and is approximately equimolar with the epoxy group. If the epoxy group is excessive, homopolymerization between the epoxy groups occurs and the entire resin is cured, but the elastic modulus after curing is increased. On the other hand, when the curing agent is excessive, the curing reaction with only the curing agent does not occur, so that an uncured curing agent remains. As a result, the resin as a whole is not sufficiently cured and the necessary physical properties are not exhibited. If the molar ratio between the epoxy group and the curing agent is approximately equal, curing proceeds sufficiently and desired characteristics can be obtained. It is not necessary for the curing agent contained in the
無機充填剤(無機フィラ)としては、たとえばシリカなどを用いることができる。フィラの添加量(充填率)は、上記本実施の形態におけるアンダーフィル樹脂14の効果を損なわない範囲で任意に決定することができるが、特にアンダーフィル樹脂14において50〜70質量%の割合で添加されることが好ましい。このフィラは、シランカップリング剤等で表面処理されたものであってもよい。また、フィラの粒径は、アンダーフィル樹脂14が、半導体チップ12と配線基板11との間隙(ギャップ)を毛細管現象で充填するものであるという性質上、当該間隙よりも小さい必要がある。さらに、フィラの添加量が増加するに従い、アンダーフィル樹脂14の粘度が上昇する傾向があるため、粘度の上昇を抑えるための適正な粒径分布が必要である。また、流動性の確保と、配線面に傷をつけないという観点から、粒形は破砕形状(不定形)ではなく、球状であることが好ましい。
As the inorganic filler (inorganic filler), for example, silica or the like can be used. The addition amount (filling rate) of the filler can be arbitrarily determined within a range that does not impair the effect of the
本実施の形態におけるアンダーフィル樹脂14には、必要に応じて、硬化促進剤を添加してもよい。硬化促進剤の添加量としては、エポキシ樹脂に対し、0.1〜10質量部であればよく、過剰に添加すると長期保存性を低下させるという問題と、熱硬化時に反応速度が上がり、反応熱も上がるため、硬化物の特性が低下するという問題が発生するおそれがある。硬化促進剤を不足気味に添加すると反応速度が低下し、硬化に時間がかかって作業性を低下させるという問題と、樹脂全体が未硬化状態になるという問題が発生するおそれがある。
A curing accelerator may be added to the
本発明のアンダーフィル樹脂14には、必要に応じて、樹脂の内部応力を低下させる目的で、低応力化剤を添加してもよい。低応力化剤としては、シリコーンゴム、シリコーンオイル、ポリブタジエンゴム、熱可塑性樹脂などを用いることができる。これらは、エポキシ樹脂や硬化剤と化学反応するものであっても、反応に関与しないものであってもよい。また、これらの低応力化剤が固体の場合は、アンダーフィル樹脂14の粘度やチクソ性を増加させないよう、粒形や粒径を調整する。なお、これらの低応力化剤が液状の場合は、アンダーフィル樹脂14の熱硬化の際にエポキシ樹脂や硬化剤から分離して浮遊し、アンダーフィル樹脂の接着性を低下させたり、硬化物物性を低下させたり、沁みだして半導体部品を汚染したりすることのないように調整する必要がある。
A stress reducing agent may be added to the
本発明のアンダーフィル樹脂14には、さらに必要に応じて、フィラとマトリクス樹脂との界面の接着、密着を促進するシランカップリング剤などのフィラ表面処理剤、カーボンブラックなどの着色剤、イオントラップ剤、反応性希釈剤、レベリング剤、その他の添加剤を配合することができる。
The
本実施の形態におけるアンダーフィル樹脂14を構成するエポキシ樹脂、硬化剤、低応力化剤等は、その分子構造、分子量は特に限定されないが、硬化物であるアンダーフィル樹脂14の貯蔵弾性率、損失弾性率、ガラス転移温度、熱膨張係数、強度などの機械特性は、エポキシ樹脂と硬化剤とが3次元的に架橋した状態における、その分子構造、架橋構造および架橋点間距離によって規定される。エポキシ樹脂や硬化剤の分子量が低く、架橋点間距離が短いと、貯蔵弾性率が高く、損失弾性率が低く、強度も低くなる傾向がある。一方、エポキシ樹脂や硬化剤の分子量が高く、架橋点間距離が長いと、貯蔵弾性率が低く、損失弾性率が高くなる傾向がある。架橋点が多いとガラス転移温度は上昇し、熱膨張係数は低くなり、強度が高くなる傾向がある。すなわち、硬化物の貯蔵弾性率、損失弾性率、ガラス転移温度、熱膨張係数、強度などの機械特性は、樹脂を構成するエポキシ樹脂、硬化剤、その他架橋にかかわる樹脂の、分子量、分子構造、官能基の数等に依存する。
The molecular structure and molecular weight of the epoxy resin, curing agent, stress reducing agent, etc. constituting the
本実施の形態におけるアンダーフィル樹脂14は、ガラス転移温度が125℃以上であり、かつ25℃での熱膨張係数が30ppm/℃以下である。たとえば、エポキシ樹脂と硬化剤とにおいて、2官能以上のものを用いて樹脂の架橋密度を高くすることにより、ガラス転移温度125℃以上と、熱膨張係数30ppm/℃以下とを実現することができる。熱膨張係数30ppm/℃以下は、樹脂の粘度や貯蔵弾性率、損失弾性率を所望の範囲に維持できる範囲でフィラの充填率を増加させることによっても実現できる。
The
本実施の形態におけるアンダーフィル樹脂14は、−55℃以上ガラス転移温度未満の温度域における貯蔵弾性率が4GPa以上9GPa以下であることを特徴とする。エポキシ樹脂と硬化剤、無機充填剤の配合の他、貯蔵弾性率が高すぎる場合には、シリコーンゴムなどの低応力化剤を添加する。シリコーンゴム、シリコーンオイルなどの低応力化剤は、半導体装置の動作保証温度範囲内にガラス転移点を持たず、当該温度範囲において低い弾性率を保持する。したがって、アンダーフィル樹脂14の他の特性を損なわない範囲で添加量を調節して、アンダーフィル樹脂14の弾性率を調整することができる。また、無機充填剤の添加量を下げることによっても、効果的に貯蔵弾性率を低下させることができる。
The
本実施の形態におけるアンダーフィル樹脂14は、損失弾性率が100MPa以上であり、かつ複数の損失弾性率のピークを有することを特徴とする。樹脂硬化物の損失弾性率は、熱エネルギーによる、樹脂の架橋点間での分子鎖の緩和を示すものであるため、エポキシ樹脂や硬化剤の架橋反応に寄与する官能基と官能基との間がフレキシブルな構造で、かつ分子鎖の長いものを用いることによって、上記特性を実現することができる。さらに、架橋反応に寄与する官能基間の分子量や分子構造の異なるエポキシ樹脂や硬化剤を複数種類用いることにより、複数の損失弾性率のピークを有する硬化物(アンダーフィル樹脂14)を実現することができる。また、無機充填剤はマトリクス樹脂の動きを妨げるので、無機充填剤の添加量を減ずることにより、マトリクス樹脂の特性が発現しやすくなり、損失弾性率の上昇や、複数のピークを実現できる。
The
ここで、本実施の形態における半導体装置1においては、アンダーフィル樹脂14のガラス転移温度以上の温度域における貯蔵弾性率が100MPa以上であることが好ましい。これにより、半導体装置1の温度が万一アンダーフィル樹脂14のガラス転移温度を超えた場合でも、半導体チップ12と配線基板11との熱膨張係数差に起因してバンプ13にかかる熱応力を、アンダーフィル樹脂14によって分散して緩和し、バンプ13の破壊を抑制することができる。
Here, in the semiconductor device 1 according to the present embodiment, it is preferable that the storage elastic modulus in the temperature range equal to or higher than the glass transition temperature of the
また、本実施の形態における半導体装置1においては、アンダーフィル樹脂14は、周波数10−2Hz以上10Hz以下の全範囲において、ガラス転移温度が125℃以上であり、25℃における熱膨張係数が30ppm/℃以下であり、−55℃以上ガラス転移温度未満の温度域における貯蔵弾性率が4GPa以上9GPa以下、かつ損失弾性率が100MPa以上であり、当該損失弾性率は複数のピークを有していることが好ましい。
In the semiconductor device 1 according to the present embodiment, the
このように、広い周波数範囲において上記所定の特性を有するアンダーフィル樹脂14を採用することにより、上記半導体装置1の信頼性を向上させることができる。
Thus, the reliability of the semiconductor device 1 can be improved by employing the
次に、上記半導体装置1の製造方法について簡単に説明する。図2を参照して、本実施の形態における半導体装置の製造方法においては、まず工程(S10)および工程(S20)として、それぞれアンダーフィル樹脂準備工程および半導体チップ接合工程が実施される。 Next, a method for manufacturing the semiconductor device 1 will be briefly described. Referring to FIG. 2, in the method of manufacturing a semiconductor device in the present embodiment, first, an underfill resin preparation step and a semiconductor chip bonding step are performed as step (S10) and step (S20), respectively.
工程(S10)においては、アンダーフィル樹脂14を構成するエポキシ樹脂、硬化剤、無機充填剤などの成分を所定量秤量採取し、必要に応じて加熱しながら、溶融、攪拌、分散させながら混合する。そして、硬化後にボイドが発生することを回避するため、真空等の減圧雰囲気下で十分脱気した後、シリンジに充填する。
In the step (S10), a predetermined amount of components such as an epoxy resin, a curing agent and an inorganic filler constituting the
一方、工程(S20)においては、図1を参照して、半導体チップ12と配線基板11とを、鉛フリーはんだからなるバンプ13を介してフリップチップ接合する。
On the other hand, in the step (S20), referring to FIG. 1, the
次に、工程(S30)としてアンダーフィル樹脂充填工程が実施される。この工程(S30)では、工程(S10)において準備されたアンダーフィル樹脂を充填したシリンジの先端に、アンダーフィル樹脂の粘度と吐出速度、塗布量を考慮した計算によって決定された最適な形状のニードルがセットされ、アンダーフィル樹脂がエアー圧力や機械的力によって押し出される。押し出されたアンダーフィル樹脂は、半導体チップ12の周囲に沿って塗布され、半導体チップ12と配線基板11との間隙を毛細管現象によって充填する。その際、配線基板11は、半導体チップ12が搭載された側とは反対の主面側から、アンダーフィル樹脂が化学反応して粘度上昇が起こらない程度に加熱されてもよい。これにより、アンダーフィル樹脂の粘度が低下し、半導体チップ12と配線基板11との間隙への充填が促進される。さらに、半導体チップ12と配線基板11との間隙が十分に充填された後、半導体チップ12の周縁部にさらにアンダーフィル樹脂を塗布して、フィレットを形成する。
Next, an underfill resin filling step is performed as a step (S30). In this step (S30), the needle having the optimum shape determined by calculation in consideration of the viscosity of the underfill resin, the discharge speed, and the coating amount is applied to the tip of the syringe filled with the underfill resin prepared in step (S10). Is set and the underfill resin is extruded by air pressure or mechanical force. The extruded underfill resin is applied along the periphery of the
次に、工程(S40)として硬化工程が実施される。この工程(S40)では、工程(S30)において塗布されたアンダーフィル樹脂を硬化させる加熱処理が実施される。具体的には、当該加熱処理は、たとえばオーブン中で90℃〜170℃に加熱し、0.5時間〜3時間保持することにより実施することができる。加熱温度が低すぎる場合や加熱時間が短すぎる場合は、樹脂の硬化が不十分となって半導体チップ12や配線基板11とアンダーフィル樹脂14との接着強度が低くなり、また樹脂自体の強度が低くなって、半導体装置1の信頼性の低下を招くという問題が発生する。一方、加熱温度が高すぎたり加熱時間が長すぎたりすると、硬化時の温度上昇が激しくなって、半導体チップ12にダメージを与えたり、熱応力の増大で半導体装置にクラックや剥離が生じたり、樹脂特性の劣化を招くなどの問題が発生する。
Next, a curing step is performed as a step (S40). In this step (S40), a heat treatment for curing the underfill resin applied in step (S30) is performed. Specifically, the said heat processing can be implemented by heating to 90 to 170 degreeC, for example in oven, and hold | maintaining for 0.5 to 3 hours. When the heating temperature is too low or when the heating time is too short, the resin is not sufficiently cured, and the adhesive strength between the
次に、工程(S50)としてリング設置工程が実施される。この工程(S50)では、図1を参照して、リング15が、半導体チップ12を取り囲むように配線基板11上に配置され、接着剤16によってリング15と配線基板11とが接合される。
Next, a ring installation step is performed as a step (S50). In this step (S50), referring to FIG. 1,
次に、工程(S60)としてヒートスプレッダ設置工程が実施される。この工程(S60)では、半導体チップ12の上部表面に放熱樹脂17が塗布されるとともに、リング15の上部表面に接着剤16が塗布された後、当該半導体チップ12の上部表面およびリング15の上部表面に接触するようにヒートスプレッダ18が載置される。その後、放熱樹脂を硬化させることにより、ヒートスプレッダ18を固定する。以上のプロセスにより、本実施の形態における半導体装置1は完成する。
Next, a heat spreader installation step is performed as a step (S60). In this step (S60), after the
配合を変化させたアンダーフィル樹脂を作製し、その特性を調査するとともに、当該アンダーフィル樹脂を含む半導体装置を作製し、信頼性を調査する実験を行なった。実験の手順は以下の通りである。 An underfill resin having a different composition was prepared, the characteristics thereof were investigated, a semiconductor device including the underfill resin was manufactured, and an experiment was conducted to investigate the reliability. The experimental procedure is as follows.
まず、液状エポキシ樹脂としてaおよびb、アミン系硬化剤としてc〜hを、それぞれエポキシ等量、アミノ等量がほぼ同じになるように調整した。そして、球状シリカ、シランカップリング剤、カーボンブラック、シリコーンゴムである低応力化剤等を配合して均一混合し、真空脱気して、表1に示す配合の実施例1および比較例1〜5における樹脂を調整した。 First, a and b as the liquid epoxy resin and c to h as the amine curing agent were adjusted so that the epoxy equivalent and the amino equivalent were almost the same. Then, spherical silica, silane coupling agent, carbon black, a low stress agent such as silicone rubber and the like are blended and mixed uniformly, vacuum degassed, and Example 1 and Comparative Examples 1 to 1 shown in Table 1 are blended. The resin in 5 was adjusted.
次に、得られた樹脂を、片側をクリップ留めした内径5mmのシリコーンチューブに充填した後、オーブン中で160℃に加熱し、2時間保持することにより硬化させた。硬化した樹脂丸棒を長さ3mmに切り出し、底面を研磨して平行にし、熱膨張係数測定用のサンプルとした。また、熱機械特性測定装置を用い、荷重2g、昇温速度3℃/minの条件下でガラス転移温度および熱膨張係数を測定した。さらに、直径3.5mmのシリコーンチューブをスペーサとして、テフロンシートを張った2枚のガラス板の間に、ボイドが発生しないように樹脂を流し入れ、オーブン中で160℃に加熱し、2時間保持することにより当該樹脂を硬化させた。硬化した樹脂板を、幅5mm、長さ50mmに切り出し、粘弾性測定用サンプルを作製した。そして、粘弾性測定装置を用い、−80℃から210℃まで5℃昇温毎に、各温度での周波数を10〜0.01Hzまで変換しながら、貯蔵弾性率および損失弾性率を測定した。 Next, after filling the obtained resin into a silicone tube having an inner diameter of 5 mm clipped on one side, it was cured by heating to 160 ° C. in an oven and holding for 2 hours. The cured resin round bar was cut out to a length of 3 mm, and the bottom surface was polished and parallelized to obtain a sample for measuring the thermal expansion coefficient. Moreover, the glass transition temperature and the thermal expansion coefficient were measured using a thermomechanical property measuring apparatus under conditions of a load of 2 g and a temperature increase rate of 3 ° C./min. Furthermore, by using a silicone tube having a diameter of 3.5 mm as a spacer, a resin is poured between two glass plates stretched with a Teflon sheet so as not to generate voids, heated to 160 ° C. in an oven, and held for 2 hours. The resin was cured. The cured resin plate was cut into a width of 5 mm and a length of 50 mm to prepare a viscoelasticity measurement sample. And the storage elastic modulus and the loss elastic modulus were measured using the viscoelasticity measuring device, changing the frequency at each temperature from 10 to 0.01 Hz every time the temperature was raised from -80 ° C to 210 ° C by 5 ° C.
一方、半導体装置の信頼性の評価は以下のように行なった。絶縁膜として超低誘電率膜を含み、この絶縁膜を通したデイジーチェインを通して抵抗値を測定できる厚み600μmの半導体チップを、鉛フリーはんだバンプで、厚み1.0mmのビルドアップ配線基板にフリップチップ接合し、配線基板の裏面のはんだボール搭載用パッドから、デイジーチェインの抵抗値を測定できるようにしたパッケージを作製した。そして、半導体チップとビルドアップ配線基板との間隙に表1記載の樹脂を充填し、オーブン中で160℃に加熱し、2時間保持することにより樹脂を硬化させた。その後、放熱樹脂を半導体チップ上に塗布し、ヒートスプレッダを載せ、放熱樹脂を硬化させることによりヒートスプレッダと半導体チップとを接着して、半導体装置を完成させた。そして、この半導体装置を、温度30℃、相対湿度70%の環境下に192時間保持することにより吸湿させた後、最高温度260℃の窒素リフローを4回通した。さらに、この半導体装置を熱サイクル試験装置に装填し、−55℃に10分間保持した後、+125℃に10分間保持する熱サイクルを2000サイクル実施した。そして、熱サイクル試験装置から半導体装置を取り出し、配線基板裏面のはんだボール搭載用パッドにテスターをあてて、デイジーチェインの抵抗値を測定することにより、回路が維持されているか否かを調査した。 On the other hand, the reliability of the semiconductor device was evaluated as follows. A semiconductor chip with a thickness of 600 μm, which includes an ultra-low dielectric constant film as an insulating film, and whose resistance can be measured through a daisy chain through this insulating film, is flip-chipd onto a build-up wiring board with a thickness of 1.0 mm using lead-free solder bumps. After bonding, a package was prepared in which the resistance value of the daisy chain could be measured from the solder ball mounting pad on the back surface of the wiring board. Then, the resin described in Table 1 was filled in the gap between the semiconductor chip and the build-up wiring board, heated to 160 ° C. in an oven, and held for 2 hours to cure the resin. Thereafter, a heat dissipation resin was applied onto the semiconductor chip, a heat spreader was placed, the heat dissipation resin was cured, and the heat spreader and the semiconductor chip were bonded to complete the semiconductor device. The semiconductor device was absorbed by holding it in an environment of a temperature of 30 ° C. and a relative humidity of 70% for 192 hours, and then nitrogen reflow at a maximum temperature of 260 ° C. was passed four times. Further, this semiconductor device was loaded into a thermal cycle test apparatus, held at −55 ° C. for 10 minutes, and then subjected to 2000 thermal cycles of holding at + 125 ° C. for 10 minutes. Then, the semiconductor device was taken out from the thermal cycle test apparatus, a tester was applied to the solder ball mounting pad on the back surface of the wiring board, and the resistance value of the daisy chain was measured to investigate whether or not the circuit was maintained.
次に、実験結果について説明する。ここで、表1において、Tgはガラス転移温度、α1は25℃における熱膨張係数、E’(<Tg)は−55℃以上ガラス転移温度未満の温度域における貯蔵弾性率、E’(>Tg)はガラス転移温度以上の温度域における貯蔵弾性率、E”は−55℃以上ガラス転移温度未満の温度域における損失弾性率、E”ピーク数は−55℃以上ガラス転移温度未満の温度域における損失弾性率のピーク数を示している。また、表1において、「2000サイクル後の変化率」とは、上記Tg、α1、E’(<Tg)およびE”のうち、熱サイクルの前後において最も大きく変化した特性の熱サイクルの前後における変化率を示している。さらに、表1において、「回路維持」については、オープン、すなわち回路切断が発生していなかったものを○、回路切断が発生していたものを×と表示している。 Next, experimental results will be described. Here, in Table 1, T g is the glass transition temperature, α 1 is the thermal expansion coefficient at 25 ° C., E ′ (<T g ) is the storage elastic modulus in the temperature range of −55 ° C. or more and less than the glass transition temperature, E ′ (> T g ) is the storage elastic modulus in the temperature range above the glass transition temperature, E ″ is the loss elastic modulus in the temperature range above −55 ° C. and below the glass transition temperature, and E ″ peak number is −55 ° C. and below the glass transition temperature. The number of peaks of loss elastic modulus in the temperature range is shown. In Table 1, “the rate of change after 2000 cycles” means the thermal cycle having the characteristics that changed most significantly before and after the thermal cycle among the above T g , α 1 , E ′ (<T g ), and E ″. Further, in Table 1, “Circuit maintenance” is indicated as “open”, that is, when no circuit disconnection occurred, and as “x” when circuit disconnection occurred. is doing.
表1を参照して、アンダーフィル樹脂の配合を変化させることにより、Tg、α1、E’およびE”を比較的自由に変化させることが可能であることが分かる。そして、2000サイクル後の変化率が20〜60%となっている比較例1〜5のアンダーフィル樹脂を採用した半導体装置においては、上記熱サイクルによって回路の切断が発生しているのに対し、当該変化率が15%にまで抑制された実施例1の半導体装置においては、回路の切断を回避することができた。このことから、本発明の半導体装置によれば、超低誘電率膜の破壊と鉛フリーはんだからなるバンプの破壊をともに防ぐことにより、信頼性の向上した半導体装置を提供可能であることが確認された。 Referring to Table 1, it can be seen that T g , α 1 , E ′ and E ″ can be changed relatively freely by changing the composition of the underfill resin. After 2000 cycles In the semiconductor device adopting the underfill resin of Comparative Examples 1 to 5 in which the change rate of 20 to 60% is, the circuit is disconnected by the thermal cycle, whereas the change rate is 15 %, It was possible to avoid circuit disconnection in the semiconductor device of Example 1. Therefore, according to the semiconductor device of the present invention, destruction of the ultra-low dielectric constant film and lead-free soldering were achieved. It was confirmed that it was possible to provide a semiconductor device with improved reliability by preventing the destruction of bumps made of
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。 The embodiments and examples disclosed herein are illustrative in all respects and should not be construed as being restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明の半導体装置は、配線基板上に半導体チップがフリップチップ接合され、半導体チップと配線基板との間隙がアンダーフィル樹脂によって充填された構造を有する半導体装置に、特に有利に適用することができる。 The semiconductor device of the present invention can be particularly advantageously applied to a semiconductor device having a structure in which a semiconductor chip is flip-chip bonded onto a wiring board and a gap between the semiconductor chip and the wiring board is filled with an underfill resin. .
1 半導体装置、11 配線基板、12 半導体チップ、13 バンプ、14 アンダーフィル樹脂、15 リング、16 接着剤、17 放熱樹脂、18 ヒートスプレッダ。 DESCRIPTION OF SYMBOLS 1 Semiconductor device, 11 Wiring board, 12 Semiconductor chip, 13 Bump, 14 Underfill resin, 15 Ring, 16 Adhesive, 17 Heat radiation resin, 18 Heat spreader.
Claims (4)
前記配線基板上に鉛フリーはんだからなるバンプを介してフリップチップ接合された半導体チップと、
前記半導体チップと前記配線基板との間隙を充填するアンダーフィル樹脂とを備え、
前記アンダーフィル樹脂は、
エポキシ樹脂、硬化剤および無機充填剤を含有し、
ガラス転移温度が125℃以上であり、
25℃における熱膨張係数が30ppm/℃以下であり、
−55℃以上ガラス転移温度未満の温度域における貯蔵弾性率が4GPa以上9GPa以下、かつ損失弾性率が100MPa以上であり、前記損失弾性率は複数のピークを有している、半導体装置。 A wiring board;
A semiconductor chip flip-chip bonded to the wiring board via bumps made of lead-free solder;
An underfill resin that fills a gap between the semiconductor chip and the wiring board;
The underfill resin is
Contains epoxy resin, curing agent and inorganic filler,
The glass transition temperature is 125 ° C. or higher,
The coefficient of thermal expansion at 25 ° C. is 30 ppm / ° C. or less,
A semiconductor device having a storage elastic modulus of 4 GPa to 9 GPa in a temperature range of −55 ° C. or higher and lower than a glass transition temperature, a loss elastic modulus of 100 MPa or higher, and the loss elastic modulus having a plurality of peaks.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009110634A JP2010262973A (en) | 2009-04-30 | 2009-04-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009110634A JP2010262973A (en) | 2009-04-30 | 2009-04-30 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010262973A true JP2010262973A (en) | 2010-11-18 |
Family
ID=43360854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009110634A Withdrawn JP2010262973A (en) | 2009-04-30 | 2009-04-30 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010262973A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011158468A1 (en) * | 2010-06-14 | 2011-12-22 | パナソニック株式会社 | Semiconductor device and manufacturing method therefor |
JP2013187242A (en) * | 2012-03-06 | 2013-09-19 | Nitto Denko Corp | Underfill material and semiconductor device manufacturing method |
WO2014156882A1 (en) * | 2013-03-26 | 2014-10-02 | 日東電工株式会社 | Underfill material, sealing sheet, and method for producing semiconductor device |
CN104946153A (en) * | 2014-03-31 | 2015-09-30 | 日东电工株式会社 | Thermosetting chip bonding film, cutting/chip bonding film and semiconductor making method |
JP2015195266A (en) * | 2014-03-31 | 2015-11-05 | 日東電工株式会社 | Die bonding film with dicing sheet, semiconductor device and semiconductor device manufacturing method |
US9368421B2 (en) | 2011-11-28 | 2016-06-14 | Nitto Denko Corporation | Under-fill material and method for producing semiconductor device |
WO2017038343A1 (en) * | 2015-09-02 | 2017-03-09 | 日立オートモティブシステムズ株式会社 | In-vehicle control device |
JP2018062606A (en) * | 2016-10-14 | 2018-04-19 | 日立化成株式会社 | Underfill material, electronic component device and method for producing electronic component device |
-
2009
- 2009-04-30 JP JP2009110634A patent/JP2010262973A/en not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011158468A1 (en) * | 2010-06-14 | 2011-12-22 | パナソニック株式会社 | Semiconductor device and manufacturing method therefor |
US9368421B2 (en) | 2011-11-28 | 2016-06-14 | Nitto Denko Corporation | Under-fill material and method for producing semiconductor device |
JP2013187242A (en) * | 2012-03-06 | 2013-09-19 | Nitto Denko Corp | Underfill material and semiconductor device manufacturing method |
WO2014156882A1 (en) * | 2013-03-26 | 2014-10-02 | 日東電工株式会社 | Underfill material, sealing sheet, and method for producing semiconductor device |
JP2014192238A (en) * | 2013-03-26 | 2014-10-06 | Nitto Denko Corp | Underfill material, sealing sheet and method for manufacturing semiconductor device |
CN104946153A (en) * | 2014-03-31 | 2015-09-30 | 日东电工株式会社 | Thermosetting chip bonding film, cutting/chip bonding film and semiconductor making method |
JP2015195266A (en) * | 2014-03-31 | 2015-11-05 | 日東電工株式会社 | Die bonding film with dicing sheet, semiconductor device and semiconductor device manufacturing method |
JP2015198116A (en) * | 2014-03-31 | 2015-11-09 | 日東電工株式会社 | Thermo-setting die-bonding film, dicing/die-bonding film, and method of manufacturing semiconductor device |
TWI643269B (en) * | 2014-03-31 | 2018-12-01 | 日商日東電工股份有限公司 | A die-bonding film with a dicing sheet, a semiconductor device, and a method of manufacturing a semiconductor device |
WO2017038343A1 (en) * | 2015-09-02 | 2017-03-09 | 日立オートモティブシステムズ株式会社 | In-vehicle control device |
JP2018062606A (en) * | 2016-10-14 | 2018-04-19 | 日立化成株式会社 | Underfill material, electronic component device and method for producing electronic component device |
JP2022133311A (en) * | 2016-10-14 | 2022-09-13 | 昭和電工マテリアルズ株式会社 | Underfill material, electronic component device and method for producing electronic component device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010262973A (en) | Semiconductor device | |
TWI416673B (en) | Connection structure for flip-chip semiconductor package, build-up layer material, sealing resin composition, and circuit substrate | |
CN104851826B (en) | Vacuum laminating apparatus and method for manufacturing semiconductor device | |
JP2011014885A (en) | Dam material composition of underfill material for multilayer semiconductor device, and method of manufacturing multilayer semiconductor device using the same dam material composition | |
TWI433628B (en) | Semiconductor device | |
JP6356581B2 (en) | Manufacturing method of semiconductor device | |
US8563362B2 (en) | Method of producing semiconductor chip laminate comprising an adhesive that comprises a curing compound, curing agent and spacer particles | |
KR20220152583A (en) | Resin composition for sealing, electronic component device and method for producing electronic component device | |
KR100906047B1 (en) | Semiconductor device | |
JPH10289969A (en) | Semiconductor device and sealing resin sheet for use therefor | |
JP2004331908A (en) | Liquid state epoxy resin composition and flip chip type semiconductor device | |
JP7224296B2 (en) | Mounting structure manufacturing method and sheet used therefor | |
JP3911088B2 (en) | Semiconductor device | |
JP5274744B2 (en) | Film adhesive and semiconductor device using the same | |
JP5552788B2 (en) | Epoxy resin composition, semiconductor sealing resin composition, and semiconductor device | |
KR101253107B1 (en) | Film like adhesive for attaching semiconductor element, semiconductor device using the same, and method for manufacturing the semiconductor device | |
JP4876935B2 (en) | Epoxy resin composition and semiconductor device | |
JP5614022B2 (en) | Epoxy resin composition, semiconductor sealing resin composition, and semiconductor device | |
Rabilloud | Adhesives for electronics | |
JP5105099B2 (en) | Liquid epoxy resin composition for semiconductor encapsulation, and flip chip type semiconductor device encapsulated using it as an underfill material | |
JP5445005B2 (en) | Epoxy resin composition, semiconductor sealing resin composition, and semiconductor device | |
JP5626179B2 (en) | Film adhesive and semiconductor device using the same | |
JP2008277631A (en) | Semiconductor device | |
JP5856489B2 (en) | Conductive paste and semiconductor device | |
WO2011158468A1 (en) | Semiconductor device and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120703 |