JP2010257462A

JP2010257462A - 半導体処理装置

Info

Publication number: JP2010257462A
Application number: JP2010099116A
Authority: JP
Inventors: Hiroyuki Maemura; 浩之前村; Nobuya Uta; 暢也宇多
Original assignee: Renesas Design Corp; Renesas Electronics Corp
Current assignee: Renesas Design Corp; Renesas Electronics Corp
Priority date: 2010-04-22
Filing date: 2010-04-22
Publication date: 2010-11-11
Anticipated expiration: 2017-09-29
Also published as: JP4896246B2

Abstract

【課題】デバイスが現在使用中であるか否かを示す情報をホストコンピュータに伝達することができる半導体処理装置を提供する。
【解決手段】デバイス１１は、ホストコンピュータ１３に対してＵＳＢ１．０規格に基づく通信を行なう場合は制御端子を「Ｌ」レベルにし、ＰチャネルＭＯＳトランジスタ２２を導通させてデータ信号線に電源電位を与え、ホストコンピュータ１３に対してＵＳＢ１．０規格に基づく通信を行なわない場合は制御端子を「Ｈ」レベルにし、ＮチャネルＭＯＳトランジスタ２６を導通させてデータ信号線に接地電位を与える。
【選択図】図６

Description

この発明は、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓＳｐｅｓｉｆｉｃａｔｉｏｎｖｅｒｓｉｏｎ１．０，１９９６年１月１９日）規格の元でホストコンピュータと接続されるデバイスの使用又は不使用の状況等を伝達する半導体処理装置に関するものである。

図９はＵＳＢ規格におけるホストコンピュータとデバイス間の接続関係を示す回路図であり、図において、１は例えばマウス，キーボード，ペンタブレットやゲームパッドなどのデバイス、２はプルアップ電源、３はＵＳＢ規格の信号線Ｄ^-をプルアップするＵＳＢ規格のプルアップ抵抗、４はホストコンピュータ５とデバイス１を接続するコネクタ、５は例えばパソコンなどのホストコンピュータ、６はデバイス１から信号線Ｄ^-及び信号線Ｄ⁺を介してデータを受信するとともに、信号線Ｄ^-及び信号線Ｄ⁺を介してデータをデバイス１に送信するホストコンピュータ５の入出力部、７は信号線Ｄ^-をプルダウンするＵＳＢ規格のプルダウン抵抗、８は信号線Ｄ⁺をプルダウンするＵＳＢ規格のプルダウン抵抗である。

次に動作について説明する。
まず、ＵＳＢ規格による通信方式では、図９に示すように、ホストコンピュータ５とデバイス１間を４つの信号線（信号線Ｄ^-，信号線Ｄ⁺，５Ｖ電源線Ｖ_CC，グランド線ＧＮＤ）で接続する。

そして、ＵＳＢ規格による通信方式では、デバイス１がホストコンピュータ５にデータを伝送する場合には、デバイス１が信号線Ｄ^-と信号線Ｄ⁺間に差動信号を出力することにより（具体的には、信号線Ｄ^-にＬレベルの信号を出力するときは信号線Ｄ⁺にＨレベルの信号を出力し、信号線Ｄ^-にＨレベルの信号を出力するときは信号線Ｄ⁺にＬレベルの信号を出力する）、データをホストコンピュータ５に送信する。これにより、ホストコンピュータ５の入出力部６がデバイス１からのデータを受信し、図示せぬホストコンピュータ５のＣＰＵがデータの内容を解析する。

なお、従来はデバイス１がホストコンピュータ５に接続されている状態において、デバイス１の使用又は不使用の状況を伝達することができる使用状況伝達装置がなく、ホストコンピュータ５はデバイス１が物理的に接続されている限り、現在使用中であるとして、例えば、ホストコンピュータ５のＣＰＵが周期的に入出力部６の受信状況を監視するなどの処理が行われていた。

因みに、デバイス１がホストコンピュータ５と物理的に接続されている場合、プルアップ電源２及びプルアップ抵抗３が信号線Ｄ^-の電位Ｖ_Mをプルアップすることにより、信号線Ｄ^-の電位Ｖ_Mが設定値Ｖ_TH1より高くなり（図１０（ａ）参照）、一方、デバイス１がホストコンピュータ５と物理的に接続されていない場合、信号線Ｄ^-の電位Ｖ_Mはプルアップされず、信号線Ｄ^-の電位Ｖ_Mが設定値Ｖ_TH2より低くなる（図１０（ｂ）参照）。

従って、ホストコンピュータ５は信号線Ｄ^-の電位Ｖ_Mを設定値Ｖ_TH1及び設定値Ｖ_TH2と比較することにより、デバイス１が物理的に接続されているか否かを判断することができる。

従来は使用状況伝達装置が存在していなかったので、デバイス１がホストコンピュータ５と物理的に接続されているか否かを判断できても、デバイス１が現在使用中であるか否かの判断ができず、デバイス１がホストコンピュータ５と物理的に接続されている限り、実際にデバイス１を使用していないときでも、ホストコンピュータ５は実際にデバイス１を使用しているときと同様の通信処理等が必要となり、ホストコンピュータ５の処理負担を低減することができない課題があった。

また、デバイス１がホストコンピュータ５と物理的に接続されている限り、実際にデバイス１を使用していないときでも、プルアップ電源２からプルアップ抵抗３及びプルダウン抵抗７を介してグランドに電流が流れるため、消費電流を低減することができないなどの課題もあった。

この発明は上記のような課題を解決するためになされたもので、デバイスが現在使用中であるか否かを示す情報をホストコンピュータに伝達することができる半導体処理装置を得ることを目的とする。

この発明に係る半導体処理装置は、別の半導体処理装置から電力供給を受けるために用いられる第１および第２の電源端子と、それぞれ第１および第２のデータ信号線を介して別の半導体処理装置に接続され、差動信号としてデータの入出力を行なって別の半導体処理装置と通信を行なうための第１および第２のデータ端子と、それらの出力ノードがそれぞれ第１および第２のデータ端子に接続され、差動信号としてデータの出力を行なうための第１および第２のバッファと、外部のスイッチ回路に接続される制御端子と、別の半導体処理装置に対してＵＳＢ１．０規格に基づく通信を行なう場合は制御端子に第１の信号を出力し、ＵＳＢ１．０規格に基づく通信を行なわない場合は制御端子に第２の信号を出力するとともに、第１の信号を出力した場合は、第１および第２のバッファにデータの出力を行なわせるか否かを制御し、第２の信号を出力した場合は、第１および第２のバッファの出力ノードをハイインピーダンス状態にさせるか否かを制御する制御回路とを備えたものである。スイッチ回路は、制御回路から第１の信号が出力された場合は、所定の抵抗を介して第１のデータ信号線に電源電位を与え、制御回路から第２の信号が出力された場合は、所定の抵抗を介して第１のデータ信号線に接地電位を与える。

以上のように、この発明によれば、ＵＳＢ１．０規格に基づく通信を行なう場合は第１のデータ信号線に電源電位を与え、ＵＳＢ１．０規格に基づく通信を行なわない場合は制御端子に接地電位を与えるように構成したので、デバイスがホストコンピュータと物理的に接続されている状態において、デバイスが現在使用中であるか否かを示す情報をホストコンピュータに伝達することができるようになり、その結果、ホストコンピュータは実際にデバイスを使用していないときは、デバイスとの通信処理等が不要となり、ホストコンピュータの処理負担を低減することができる効果がある。

また、実際にデバイスを使用していないときは、電源からプルアップ抵抗及びプルダウン抵抗を介してグランドに流れる電流がスイッチ回路により遮断されるため、消費電流を低減することができるなどの効果もある。

この発明の実施の形態１による使用状況伝達装置を示す回路図である。信号線Ｄ^-の電位Ｖ_Mの変化を示すグラフ図である。この発明の実施の形態２による使用状況伝達装置を示す回路図である。この発明の実施の形態３による使用状況伝達装置を示す回路図である。デバイスの状態を説明する表図である。この発明の実施の形態７による使用状況伝達装置を示す回路図である。この発明の実施の形態８による使用状況伝達装置を示す回路図である。バッファの状態を説明する表図である。ＵＳＢ規格におけるホストコンピュータとデバイス間の接続関係を示す回路図である。信号線Ｄ^-の電位Ｖ_Mの変化を示すグラフ図である。

以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による使用状況伝達装置を示す回路図であり、図において、１１は例えばマウス，キーボード，ペンタブレットやゲームパッドなどのデバイス、１２はホストコンピュータ１３とデバイス１１を接続するコネクタ、１３は例えばパソコンなどのホストコンピュータである。

また、１４は実際にデバイス１１を使用する場合は、ホストコンピュータ１３に伝送するデータに応じてＬレベルの信号又はＨレベルの信号をレジスタ１５及びレジスタ１７に格納するとともに、Ｌレベルの信号をレジスタ１９に格納し、実際にデバイス１１を使用しない場合は、Ｈレベルの信号をレジスタ１９に格納するＣＰＵ（設定手段）、１５はＣＰＵ１４から出力された信号を格納するレジスタ、１６はレジスタ１５に格納されている信号をＵＳＢ規格の信号線Ｄ^-に出力するバッファ、１７はＣＰＵ１４から出力された信号を格納するレジスタ、１８はレジスタ１７に格納されている信号をＵＳＢ規格の信号線Ｄ⁺に出力するバッファである。

また、１９はデバイス１１を使用する場合にはＣＰＵ１４からＬレベルの信号を受信して格納し、デバイス１１を使用しない場合にはＣＰＵ１４からＨレベルの信号を受信して格納するレジスタ（設定手段）、２０はプルアップ電源（電源）、２１は一端が信号線Ｄ^-に接続され、信号線Ｄ^-をプルアップするＵＳＢ規格のプルアップ抵抗、２２は一端がプルアップ電源２０に接続される一方、他端がプルアップ抵抗２１の他端に接続され、レジスタ１９にＬレベルの信号が格納されると導通状態となり、レジスタ１９にＨレベルの信号が格納されると非導通状態となるＰチャネルＭＯＳトランジスタなどのゲート（切換手段）である。

さらに、２３はデバイス１１から信号線Ｄ^-及び信号線Ｄ⁺を介してデータを受信するとともに、信号線Ｄ^-及び信号線Ｄ⁺を介してデータをデバイス１１に送信するホストコンピュータ１３の入出力部、２４は信号線Ｄ^-をプルダウンするＵＳＢ規格のプルダウン抵抗、２５は信号線Ｄ⁺をプルダウンするＵＳＢ規格のプルダウン抵抗である。

次に動作について説明する。
まず、ＵＳＢ規格による通信方式では、図１に示すように、ホストコンピュータ１３とデバイス１１間を４つの信号線（信号線Ｄ^-，信号線Ｄ⁺，５Ｖ電源線Ｖ_CC，グランド線ＧＮＤ）で接続する。

そして、ＵＳＢ規格による通信方式では、デバイス１１がホストコンピュータ１３にデータを伝送する場合には、デバイス１１が信号線Ｄ^-と信号線Ｄ⁺間に差動信号を出力することにより（具体的には、信号線Ｄ^-にＬレベルの信号を出力するときは信号線Ｄ⁺にＨレベルの信号を出力し、信号線Ｄ^-にＨレベルの信号を出力するときは信号線Ｄ⁺にＬレベルの信号を出力する）、データをホストコンピュータ１３に送信する。これにより、ホストコンピュータ１３の入出力部２３がデバイス１１からのデータを受信し、図示せぬホストコンピュータ１３のＣＰＵがデータの内容を解析する。

その逆に、ホストコンピュータ１３がデバイス１１にデータを伝送する場合には、ホストコンピュータ１３の入出力部２３が信号線Ｄ^-と信号線Ｄ⁺間に差動信号を出力することにより、データをデバイス１１に送信する。これにより、デバイス１１のＣＰＵ１４がホストコンピュータ１３からのデータをバスを介して受信し、データの内容を解析する。

このように、デバイス１１がホストコンピュータ１３と物理的に接続されて、実際に使用されるときは、ＣＰＵ１４はレジスタ１９にＬレベルの信号を格納する。これにより、ゲート２２は導通状態となるため、プルアップ電源２０とプルアップ抵抗２１間が電気的に接続されて、信号線Ｄ^-の電位Ｖ_Mがプルアップされることになる。

従って、レジスタ１５にＨレベルの信号が格納された場合には、図２（ａ）に示すように、信号線Ｄ^-の電位Ｖ_Mが設定値Ｖ_TH1より高くなるので、ホストコンピュータ１３はこの状態を検知することにより、デバイス１１が現在使用中であると判断することができる。

ただし、デバイス１１からホストコンピュータ１３に伝送するデータによってはレジスタ１５に格納される信号がＬレベルとなるため、デバイス１１を現在使用していても、信号線Ｄ^-の電位Ｖ_Mが設定値Ｖ_TH1より高くならなくなり、ホストコンピュータ１３は信号線Ｄ^-の電位Ｖ_Mを監視しても、デバイス１１が現在使用中であることを検知できなくなる。

しかし、ＵＳＢ規格の通信方式では、信号線Ｄ^-と信号線Ｄ⁺間に差動信号が出力されるので、レジスタ１５に格納される信号がＬレベルの信号であるときは、一部の例外を除き、レジスタ１７に格納される信号はＨレベルの信号となるため（パケットの送信が終了するときは双方のレジスタにＬレベルの信号が格納される）、信号線Ｄ⁺の電位Ｖ_Nが図示せぬ設定値Ｖ_TH3より高くなる。

従って、上記のようなデータを伝送する場合でも、ホストコンピュータ１３は信号線Ｄ⁺の電位Ｖ_Nを監視することによりデバイス１１が現在使用中であると判断することができる。

即ち、ホストコンピュータ１３は、信号線Ｄ^-の電位Ｖ_M又は信号線Ｄ⁺の電位Ｖ_Nの何れか一方が設定値より高い場合には、デバイス１１が現在使用中であると判断することができる。

一方、デバイス１１がホストコンピュータ１３と物理的に接続されているが、実際に使用されていないときは、ＣＰＵ１４はレジスタ１９にＨレベルの信号を格納する。これにより、ゲート２２は非導通状態となるため、プルアップ電源２０とプルアップ抵抗２１間が電気的に非接続となり、信号線Ｄ^-の電位Ｖ_Mがプルアップされない状態となる。

そして、デバイス１１が実際に使用されないときは、通常デバイス１１にはデータが何も入力されないので、レジスタ１５及びレジスタ１７は初期状態となり（Ｌレベルの信号が格納されているのと等価な状態）、信号線Ｄ^-の電位Ｖ_M及び信号線Ｄ⁺の電位Ｖ_Nは０Ｖとなってそれぞれ設定値Ｖ_TH2，Ｖ_TH4（図示せず）より低くなる。

従って、ホストコンピュータ１３はこの状態を検知することにより、デバイス１１が現在使用されていないと判断することができる。

なお、パケットの送信が終了するときはレジスタ１５及びレジスタ１７の双方にＬレベルの信号が格納されて、信号線Ｄ^-の電位Ｖ_M及び信号線Ｄ⁺の電位Ｖ_Nがそれぞれ０Ｖとなるが、かかる信号の出力は約１．３μＳ程度の短い期間であり、ＵＳＢ規格では、２．５μＳ以上の期間連続して０Ｖであることをもってデバイス１１の接続状態を判断するように定めているので、パケット送信の終了を示す信号によってデバイス１１が不使用であると判断するおそれはない。

以上で明らかなように、この実施の形態１によれば、ＣＰＵ１４によりデバイス１１を使用する旨の設定がされると、プルアップ電源２０とプルアップ抵抗２１間を電気的に接続し、ＣＰＵ１４によりデバイス１１を使用しない旨の設定がされると、プルアップ電源２０とプルアップ抵抗２１間を電気的に非接続とするようにしたので、デバイス１１がホストコンピュータ１３と物理的に接続されている状態において、デバイス１１が現在使用中であるか否かを示す情報をホストコンピュータ１３に伝達することができるようになり、その結果、ホストコンピュータ１３は実際にデバイス１１を使用していないときは、デバイス１１との通信処理等が不要となり、ホストコンピュータ１３の処理負担を低減することができる効果を奏する。

また、実際にデバイス１１を使用していないときは、プルアップ電源２０からプルアップ抵抗２１及びプルダウン抵抗２４を介してグランドに流れる電流がゲート２２により遮断されるため、消費電流を低減することができるなどの効果も奏する。
実施の形態２．
図３はこの発明の実施の形態２による使用状況伝達装置を示す回路図であり、図において、図１のものと同一符号は同一または相当部分を示すので説明を省略する。

２６は一端がプルアップ抵抗２１の他端に接続される一方、他端がグランドに接続され、レジスタ１９にＬレベルの信号が格納されると非導通状態となり、レジスタ１９にＨレベルの信号が格納されると導通状態となるＮチャネルＭＯＳトランジスタなどのゲート（スイッチ手段）である。

次に動作について説明する。
ゲート２６を設けた以外は上記実施の形態１と同様であるので、ゲート２６の動作についてのみ説明する。

実際にデバイス１１を使用する場合は、上述したように、レジスタ１９にＬレベルの信号が格納されるので、ゲート２６は非導通状態となり、信号線Ｄ^-の電位Ｖ_Mは、上記実施の形態１の場合と同様に、プルアップされて設定値Ｖ_TH1より高くなる。

一方、実際にデバイス１１を使用しない場合は、上述したように、レジスタ１９にＨレベルの信号が格納されるので、ゲート２６は導通状態となり、プルアップ抵抗２１はグランドと電気的に接続された状態となる。

従って、この実施の形態２によれば、プルアップ電源２０とプルアップ抵抗２１間の電気的な接続関係を単に非接続とする実施の形態１と異なり、信号線Ｄ^-の電位Ｖ_Mが強制的に０Ｖとされるので（実施の形態１における信号線Ｄ^-の電位Ｖ_Mは徐々に低下して０Ｖとなる）、ホストコンピュータ１３は実施の形態１の場合よりも素早くデバイス１１の不使用状態を認識することができる効果を奏する。
実施の形態３．
図４はこの発明の実施の形態３による使用状況伝達装置を示す回路図であり、図において、図１のものと同一符号は同一または相当部分を示すので説明を省略する。

２７は実際にデバイス１１を使用する場合は、Ｌレベルの信号をレジスタ１９に格納するとともに、Ｈレベルの信号（またはＬレベルの信号）をレジスタ２８に格納し、実際にデバイス１１を使用しない場合は、Ｈレベルの信号をレジスタ１９及びレジスタ２８に格納し、デバイス１１を待機させる場合は、Ｈレベルの信号をレジスタ１９に格納するとともに、Ｌレベルの信号をレジスタ２８に格納するＣＰＵ（設定手段）、２８はＣＰＵ２７が出力する信号を格納するレジスタ（設定手段）、２９はレジスタ２８にＬレベルの信号が格納されると、プルアップ電源２０とプルアップ抵抗２１間にインピーダンスを付加したのと等価な状態となる高インピーダンスをもつＰチャネルＭＯＳトランジスタなどのゲートであり、ゲート２２と共に切換手段を構成する。

次に動作について説明する。
上記実施の形態１，２では、使用又は不使用を設定するものについて説明したが、不使用を設定した場合、上述したように、信号線Ｄ^-の電位Ｖ_Mは０Ｖとなるので、次に信号線Ｄ^-の電位Ｖ_Mを設定値Ｖ_TH1より高くしてデバイス１１の使用を設定する際、信号線Ｄ^-の電位Ｖ_Mが設定値Ｖ_TH1より高くなるまで、ある程度の時間待つ必要がある。

そこで、この実施の形態３では、デバイス１１を現在使用していないが、近い将来使用の予定がある場合には、信号線Ｄ^-の電位Ｖ_Mを０Ｖとせずに、信号線Ｄ^-の電位Ｖ_Mを設定値Ｖ_TH1よりわずかに低い電位にして、直ちにデバイス１１の使用を開始することができる待機状態（アイドリング状態）の設定を可能にしたものである。

即ち、図５に示すように、レジスタ１９及びレジスタ２８に格納する信号の組合せにより、デバイス１１の使用，不使用又は待機を設定することができる。

具体的には、実際にデバイス１１を使用する場合には、ＣＰＵ２７がレジスタ１９にＬレベルの信号を格納するとともに、レジスタ２８にＨレベルの信号（またはＬレベルの信号）を格納すると、ゲート２２が導通状態となるため、ゲート２９の状態に拘わらず、プルアップ電源２０がプルアップ抵抗２１と電気的に接続され、使用状態となる。

次に、実際にデバイス１１を使用しない場合には、ＣＰＵ２７がレジスタ１９にＨレベルの信号を格納するとともに、レジスタ２８にＨレベルの信号を格納すると、ゲート２２及びゲート２９が非導通状態となるため、プルアップ電源２０がプルアップ抵抗２１と電気的に非接続され、不使用状態となる。

そして、デバイス１１を待機させる場合には、ＣＰＵ２７がレジスタ１９にＨレベルの信号を格納するとともに、レジスタ２８にＬレベルの信号を格納すると、ゲート２２が非導通状態となり、ゲート２９がインピーダンス状態となるため、プルアップ電源２０とプルアップ抵抗２１間にインピーダンスを付加したのと等価な状態とされ、待機状態となる。

なお、ＵＳＢ規格では、プルアップ電源２０が約３．３Ｖ、プルアップ抵抗２１が１．５ＫΩ、プルダウン抵抗２４が１５ＫΩ、バッファ１６が出力するＬレベルの信号の電位Ｖ_Mが最大０．３Ｖ、設定値Ｖ_TH2が最大０．８Ｖに設定されるので、ゲート２９はＯＮ抵抗値が１５０ＫΩのものが採用される。

以上で明らかなように、この実施の形態３によれば、ＣＰＵ２７によりデバイス１１を待機させる旨の設定がされると、プルアップ電源２０とプルアップ抵抗２１間にインピーダンスを付加するようにしたので、デバイス１１の不使用時の消費電流を低減しつつ（ゲート２９は高インピーダンスを有しているがプルアップ電源２０とプルアップ抵抗２１は電気的には接続されているので、多少の電流は流れる）、デバイス１１の使用を開始する際、デバイス１１の使用を早期に開始することができる効果を奏する。
実施の形態４．
上記実施の形態１では、ゲート２２等の状態を切り換えることにより、デバイス１１の使用又は不使用を設定するものについて示したが、実際にデバイス１１を使用しない場合には、ＣＰＵ１４がレジスタ１５，１７にＬレベルの信号を格納するように、プログラムを作成することができる場合には、信号線Ｄ^-（第１の信号線）及び信号線Ｄ⁺（第２の信号線）に対してＬレベルの信号を出力することができるので、デバイス１１がホストコンピュータ１３と物理的に接続されている状態において、デバイス１１が現在使用中であるか否かを示す情報をホストコンピュータ１３に伝達することができるようになり、その結果、ホストコンピュータ１３は実際にデバイス１１を使用していないときは、デバイス１１との通信処理等が不要となり、ホストコンピュータ１３の処理負担を低減することができる効果がある。
実施の形態５．
上記実施の形態１〜４では、ＣＰＵ２７等がレジスタ１９等に設定内容を格納するものについて示したが、外部スイッチ等を設け、その外部スイッチ等の状態がレジスタ１９等に格納されるようにしてもよい。
実施の形態６．
上記実施の形態１〜４では、信号線Ｄ^-にプルアップ抵抗２１やゲート２２等を接続して信号線Ｄ^-の電位Ｖ_Mを制御するものについて示しが、信号線Ｄ⁺にプルアップ抵抗２１やゲート２２等を接続して信号線Ｄ⁺の電位Ｖ_Nを制御するようにしてもよい。
実施の形態７．
上記実施の形態１〜４では、デバイス１１の中にプルアップ電源２０やゲート２２を設けたものについて示したが、図６に示すように、デバイス１１の外にプルアップ電源２０やゲート２２を設けてもよい。
実施の形態８．
上記実施の形態１〜４では、デバイス１１がホストコンピュータ１３と物理的に接続されているが、実際に使用されないときは、レジスタ１５及びレジスタ１７が初期状態となって、信号線Ｄ^-の電位Ｖ_M及び信号線Ｄ⁺の電位Ｖ_Nが０Ｖとなるものについて示したが、図７に示すように、実際に使用されないときは、レジスタ３０及びレジスタ３１にＬレベルの信号を格納することにより、強制的にバッファ１６及びバッファ１８が何も出力しない状態（ハイインピーダンス状態）に遷移させるようにしてもよい（図８参照）。

これにより、上記実施の形態１等では、実際に使用されないときでもバッファ１６等を通じて電流がグランドに流れていたが、この実施の形態８によれば、バッファ１６，１８がハイインピーダンス状態となるため、バッファ１６等を通じてグランドに流れる電流が遮断され、さらに消費電流を低減することができる。

なお実施の形態１〜８では、信号線Ｄ⁺，Ｄ^-の入力をバスに直接入力する形態であるが、必要に応じてバスへの入力データを保持する回路を設けてもよい。

１１デバイス、１４，２７ＣＰＵ（設定手段）、１９，２８レジスタ（設定手段）、２０プルアップ電源（電源）、２１プルアップ抵抗、２２，２９ゲート（切換手段）、２６ゲート（スイッチ手段）。

Claims

半導体処理装置であって、
別の半導体処理装置から電力供給を受けるために用いられる第１および第２の電源端子と、
それぞれ第１および第２のデータ信号線を介して前記別の半導体処理装置に接続され、差動信号としてデータの入出力を行なって前記別の半導体処理装置と通信を行なうための第１および第２のデータ端子と、
それらの出力ノードがそれぞれ前記第１および第２のデータ端子に接続され、差動信号としてデータの出力を行なうための第１および第２のバッファと、
外部のスイッチ回路に接続される制御端子と、
前記別の半導体処理装置に対してＵＳＢ１．０規格に基づく通信を行なう場合は前記制御端子に第１の信号を出力し、ＵＳＢ１．０規格に基づく通信を行なわない場合は前記制御端子に第２の信号を出力するとともに、前記第１の信号を出力した場合は、前記第１および第２のバッファにデータの出力を行なわせるか否かを制御し、前記第２の信号を出力した場合は、前記第１および第２のバッファの出力ノードをハイインピーダンス状態にさせるか否かを制御する制御回路とを備え、
前記スイッチ回路は、前記制御回路から前記第１の信号が出力された場合は、所定の抵抗を介して前記第１のデータ信号線に電源電位を与え、前記制御回路から前記第２の信号が出力された場合は、前記所定の抵抗を介して前記第１のデータ信号線に接地電位を与える、半導体処理装置。
前記スイッチ回路は、
前記所定の抵抗を介して前記第１のデータ信号線に接続される出力ノードと、
電源電位のノードと前記出力ノードとの間に接続され、ゲート電極が前記制御端子に接続され、前記第１の信号に応答して導通するＰチャネルＭＯＳトランジスタと、
前記出力ノードと接地電位のノードとの間に接続され、ゲート電極が前記制御端子に接続され、前記第２の信号に応答して導通するＮチャネルＭＯＳトランジスタとを含む、請求項１に記載の半導体処理装置。