JP2010252564A - Switching power supply circuit and electronic equipment having the same - Google Patents
Switching power supply circuit and electronic equipment having the same Download PDFInfo
- Publication number
- JP2010252564A JP2010252564A JP2009100662A JP2009100662A JP2010252564A JP 2010252564 A JP2010252564 A JP 2010252564A JP 2009100662 A JP2009100662 A JP 2009100662A JP 2009100662 A JP2009100662 A JP 2009100662A JP 2010252564 A JP2010252564 A JP 2010252564A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- circuit
- switching element
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、電子機器の電源装置などに用いられる、スイッチング電源回路に関する。 The present invention relates to a switching power supply circuit used for a power supply device of an electronic apparatus.
従来、電子機器の電源装置などにおいて、スイッチング動作によって出力電力を調整するスイッチング電源回路が広く用いられている。スイッチング電源は、電力変換効率が比較的高く、省エネルギー化、バッテリーの長寿命化、および発熱の低減などに貢献し得る。また近年、省エネルギー化の促進により、スイッチング電源が電力を供給する機器の低電圧化が進み、2.5V系、1.5V系、1.0V系など、低い電圧のものが一般的となっている。 2. Description of the Related Art Conventionally, switching power supply circuits that adjust output power by a switching operation have been widely used in power supply devices for electronic devices. The switching power supply has a relatively high power conversion efficiency, and can contribute to energy saving, a longer battery life, and reduced heat generation. Further, in recent years, with the promotion of energy saving, the voltage of devices to which the switching power supply supplies power has been reduced, and low voltage devices such as 2.5V system, 1.5V system, and 1.0V system have become common.
またスイッチング電源においては、製品の小型・低価格化のため、コイルサイズを小さく構成できる高発振周波数(例えば900kHz以上)化が望まれている。そのため、短オン時間(例えば150ns以下)で動作可能なスイッチング電源が求められている。また更に、機器に必要な電流は上昇する傾向にあるが、不必要なときには機器の消費電流を低減させるため、高負荷(たとえば1A以上)の場合から軽負荷(たとえば100mA以下)の場合まで、安定して動作するスイッチング電源が求められている。 In switching power supplies, in order to reduce the size and cost of products, it is desired to increase the oscillation frequency (for example, 900 kHz or more) that can be configured with a small coil size. Therefore, a switching power supply that can operate in a short on-time (for example, 150 ns or less) is required. Furthermore, although the current required for the device tends to increase, when it is unnecessary, the current consumption of the device is reduced, so from the case of a high load (for example, 1 A or more) to the case of a light load (for example, 100 mA or less) There is a need for a switching power supply that operates stably.
また、小型化に向けて出力コンデンサやコイルの縮小が必要となり、スイッチング電源の安定した帰還回路の設計が比較的容易に実現できる、電流制御タイプ(電流検出と電圧検出を行いスイッチングのタイミングを決める方式)のスイッチング電源が注目されている。なお電流制御タイプのスイッチング電源は、特許文献1や特許文献2などに開示されている。
In addition, it is necessary to reduce the output capacitor and coil for miniaturization, and it is relatively easy to design a stable feedback circuit for the switching power supply. Current control type (current detection and voltage detection are used to determine the switching timing. Switching power supply is attracting attention. Note that a current control type switching power supply is disclosed in
ここで、電流制御タイプのスイッチング電源の一例として、図5に示す構成のものを挙げ、その動作について簡潔に説明する。 Here, as an example of the current control type switching power supply, the one shown in FIG. 5 is cited, and its operation will be briefly described.
入力端子INに供給される直流電圧は、入力コンデンサC1で平滑化され入力電圧Vinになった後、スイッチング素子12のスイッチング動作によりパルス電圧に変換される。そして、スイッチング素子12がオンのときは、入力端子INからコイルL1に電流が流れ、これにより、コイルL1にエネルギーが蓄積され、且つ、出力端子OUTに接続された負荷にエネルギーが供給される。
The DC voltage supplied to the input terminal IN is smoothed by the input capacitor C1 to become the input voltage Vin, and then converted into a pulse voltage by the switching operation of the
一方、スイッチング素子12がオフのときは、コイルL1に蓄積されたエネルギーが負荷に供給される。尚、出力端子OUTには出力コンデンサC2によって平滑化された出力電圧Voutが供給される。またスイッチング素子12は、フリップフロップ回路(RSフリップフロップ回路)17aがセット状態であればオン、リセット状態であればオフになるように、ドライブ回路17bを介して制御される。
On the other hand, when the
一方、コンパレータ16の非反転入力端子には、電流検出回路11にて検出された検出電流Isens(スイッチング素子12を流れるスイッチ電流Iswの大きさに応じた電流)に、電流補償回路13によって補償電流Icが加えられた電流(補償済み電流Icc)が、入力される。そしてフリップフロップ回路17aの入力端子Rには、コンパレータ16の出力信号が入力され、入力端子Sには、発信器18からの出力信号が入力される。
On the other hand, at the non-inverting input terminal of the
ここで、当該スイッチング電源におけるスイッチング動作について、図6のタイミングチャート(出力端子OUTに、標準的な負荷が接続されている場合)を参照しながら説明する。なお図6の(a)は、発信器18から出力されるパルス信号の波形を表している。また図6の(b)は、フリップフロップ回路17aの出力端子Qからの出力信号の波形を表しており、図6の(c)は、スイッチ電流Iswの波形を表している。また図6の(d)は、検出電流Isensの波形を表しており、図6の(e)は、補償電流Icの波形を表している。
Here, the switching operation in the switching power supply will be described with reference to the timing chart of FIG. 6 (when a standard load is connected to the output terminal OUT). FIG. 6A shows the waveform of the pulse signal output from the
これらの図に示すように、フリップフロップ回路17aは、発信器18からのパルス信号を受け、その立ち下がりのタイミングでセットされ、スイッチング素子12をオンにする。一方、コンパレータ16からの信号がH(High)レベルになるとリセットされ、スイッチング素子12をオフにする。
As shown in these figures, the flip-
このようにして、スイッチング素子12のオン/オフが切替えられ、スイッチング素子12には、図6の(c)に示すような波形のスイッチ電流Iswが流れる。なお、スイッチング素子12がオフとなるタイミング、つまり、コンパレータ16の出力がHレベルとなるタイミングは、次のようにして定まる。
In this way, the
コンパレータ16は、図6の(f)に示すように、検出電流Isensに補償電流Icが付加された補償済み電流Iccと、電圧検出回路15から出力される誤差電流Ieとを比較する。そして、補償済み電流Iccのレベルが誤差電流Ieのレベルに達するタイミング(Aで示すタイミング)で、コンパレータ16は出力信号をHレベルにし、フリップフロップ回路17aをリセットする。なお、誤差電流Ieの方が大きい場合には、コンパレータ16は出力信号をL(Low)レベルにし、フリップフロップ回路17aをリセットしないようにする。
As shown in FIG. 6F, the
なおここでは図6の(d)に示すように、検出電流Isensには、所定のオフセットα1が設けられている。これにより、スイッチ電流Iswが流れていない時であっても、補償済み電流Iccはα1のレベルを維持する。またオフセットα1と誤差電流Ieとの差を、図6の(f)に示すようにα2とする。 Here, as shown in FIG. 6D, the detection current Isens is provided with a predetermined offset α1. Thereby, even when the switch current Isw does not flow, the compensated current Icc maintains the level of α1. Further, the difference between the offset α1 and the error current Ie is α2, as shown in FIG.
ここで、電圧検出回路15からの誤差電流Ieは、出力電圧Voutを分圧抵抗R1およびR2で分圧した帰還電圧Vadjと、基準電圧Vrefとの誤差に応じた電流である。そのため、スイッチング素子12のスイッチング動作によって、出力電圧Voutは、基準電圧Vrefに応じた一定の電圧に保たれることになる。
Here, the error current Ie from the
なお、先述した補償電流Icの付加は、スイッチ電流Iswに生じた変動が収束されるようにして、スイッチング動作が安定するように実行される。すなわち電流補償回路13は、スイッチング素子12のオン時に、時間と共に大きくなる補償電流Icを検出電流Isensに加算することで、補償済み電流Iccの傾きを大きくする。このような動作がなされることにより、出力端子OUTに接続される負荷の大きさが変動した場合でも、出力電圧Voutは安定的に保持される。
Note that the addition of the compensation current Ic described above is performed so that the fluctuation generated in the switch current Isw is converged and the switching operation is stabilized. That is, the
ここで、上述したスイッチング電源の出力端子OUTに接続されている負荷が軽い場合(軽負荷が接続されている場合)を想定する。このとき、スイッチ電流Iswのレベルは、図7の(c)に示すように小さくなり、更に図7の(f)に示すように、誤差電流Ieや補償済み電流Iccのレベルも小さくなる。これにより、オフセットα1と誤差電流Ieとの差であるα2も小さくなる。 Here, it is assumed that the load connected to the output terminal OUT of the switching power supply described above is light (when a light load is connected). At this time, the level of the switch current Isw decreases as shown in FIG. 7C, and the level of the error current Ie and the compensated current Icc also decreases as shown in FIG. 7F. As a result, α2 which is the difference between the offset α1 and the error current Ie is also reduced.
その結果、スイッチング素子12におけるスイッチング動作が、スイッチング動作自体(特に、オフからオンへの切替)に起因するノイズ等の影響を受け易くなる。例えば図7(f)に示すように、補償済み電流Iccに当該ノイズが重畳することがある。この場合、α2が比較的小さいことにより、意図しないタイミング(図7の(f)のBで示すタイミング)において、補償済み電流Iccのレベルが誤差電流Ieのレベルに達する可能性がある。
As a result, the switching operation in the
この場合、コンパレータ16から不適切な信号が出力されることになり、ひいては、スイッチング素子12におけるスイッチング動作に、悪影響が及ぶこととなる。なおこのような現象は、短オン時間で動作するスイッチング電源回路において、より顕著に発生する。
In this case, an inappropriate signal is output from the
そこで本発明は、軽負荷が接続されている場合であっても、スイッチング動作に起因するノイズ等がスイッチング動作に悪影響を及ぼすことを、極力抑えることが容易となるスイッチング電源回路の提供を目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a switching power supply circuit that makes it easy to suppress, as much as possible, noise caused by a switching operation from adversely affecting the switching operation even when a light load is connected. To do.
上記目的を達成するため、本発明に係るスイッチング電源回路は、入力端子と出力端子との間にスイッチング素子を備え、前記入力端子に入力された電力を、前記スイッチング素子のオン/オフ切替を通じて調整し、該調整された電力を前記出力端子から出力する、スイッチング電源回路において、前記スイッチング素子に流れる電流に応じた値を示す第1信号を生成する、第1信号生成回路と、前記出力端子における電圧に応じた値を示す第2信号を生成する、第2信号生成回路と、前記スイッチング素子のオン/オフ切替を制御する切替制御回路と、前記第1信号または第2信号に所定値を加算し、第1信号と第2信号の値の差を小さくする加算回路と、を備え、前記切替制御回路は、第1信号の値が第2信号の値に達するごとに、前記スイッチング素子をオフとするものであり、前記加算回路は、前記スイッチング素子がオンに切替るタイミングを検出し、該検出されたタイミングから所定の第1遅延時間が経過したタイミングにおいて、前記加算を開始する構成とする。 In order to achieve the above object, a switching power supply circuit according to the present invention includes a switching element between an input terminal and an output terminal, and adjusts the power input to the input terminal through on / off switching of the switching element. In the switching power supply circuit that outputs the adjusted power from the output terminal, a first signal generation circuit that generates a first signal indicating a value corresponding to a current flowing through the switching element, and A second signal generating circuit for generating a second signal indicating a value corresponding to the voltage; a switching control circuit for controlling on / off switching of the switching element; and adding a predetermined value to the first signal or the second signal And an addition circuit that reduces a difference between the values of the first signal and the second signal, and the switching control circuit is configured so that each time the value of the first signal reaches the value of the second signal, The switching element is turned off, and the adder circuit detects timing when the switching element is turned on, and starts the addition at a timing when a predetermined first delay time has elapsed from the detected timing. The configuration is as follows.
本構成によれば、第1遅延時間として、スイッチング動作に起因するノイズが十分に減衰する時間を設定すれば、当該ノイズがスイッチング動作に悪影響を及ぼすことを、極力抑えることが可能となる。 According to this configuration, if a time during which noise due to the switching operation is sufficiently attenuated is set as the first delay time, it is possible to suppress the noise from adversely affecting the switching operation as much as possible.
また上記構成としてより具体的には、前記加算回路は、前記スイッチング素子がオフに切替るタイミングを検出し、該検出の結果に応じたタイミングにおいて、前記加算を停止する構成としてもよい。 More specifically, the addition circuit may be configured to detect the timing at which the switching element is switched off and stop the addition at a timing according to the detection result.
また上記構成としてより具体的には、前記加算回路は、前記スイッチング素子がオフに切替るタイミングから所定の第2遅延時間が経過したタイミングにおいて、前記加算を停止する構成としてもよい。 More specifically, the addition circuit may be configured to stop the addition at a timing when a predetermined second delay time has elapsed from a timing at which the switching element is switched off.
また上記構成において、前記スイッチング素子のオン/オフが切替るタイミングを示すタイミング特定信号を取得し、該スイッチング素子がオンである期間において、前記第1信号の傾きを増大させる補償回路を備えており、該タイミング特定信号は、前記加算回路にも供給され、該加算回路は、該タイミング特定信号に基づいて、前記スイッチング素子のオン/オフが切替るタイミングを検出する構成としてもよい。 In the above-described configuration, a compensation circuit is provided for acquiring a timing specifying signal indicating a timing at which the switching element is turned on / off, and increasing the slope of the first signal during the period when the switching element is on. The timing specifying signal is also supplied to the adder circuit, and the adder circuit may detect a timing at which the switching element is turned on / off based on the timing specifying signal.
本構成によれば、タイミング特定信号(実施例では、出力信号Scに相当)を補償回路に伝送する経路と、タイミング特定信号を加算回路に伝送する経路との、共通化を図ることが可能となる。 According to this configuration, it is possible to share the path for transmitting the timing specifying signal (corresponding to the output signal Sc in the embodiment) to the compensation circuit and the path for transmitting the timing specifying signal to the adding circuit. Become.
また上記構成としてより具体的には、所定期間において前記スイッチング素子をオフの状態とするDMAX回路を備えており、前記加算回路は、該所定期間を示す信号を取得し、該取得した信号に応じて、前記加算を開始または停止する構成としてもよい。 More specifically, the configuration includes a DMAX circuit that turns off the switching element in a predetermined period, and the adder circuit acquires a signal indicating the predetermined period and responds to the acquired signal. Thus, the addition may be started or stopped.
また本発明に係るスイッチング電源回路は、直流電圧が与えられる入力端子に一端が接続され、前記直流電圧をスイッチングしてパルス電圧に変換するスイッチング素子と、前記スイッチング素子の他端と出力端子間に接続され、前記パルス電圧を平滑して前記直流電圧とは別の直流電圧にするコイルと、前記出力端子とグランド間に接続され、前記コイルからの直流電圧を平滑して出力電圧とする出力コンデンサと、前記スイッチング素子とコイルとの接続点と前記グランド間に接続され、前記スイッチング素子のオフ期間に前記コイルに電流を流す整流素子と、を備えたスイッチング電源回路において、前記スイッチング素子に流れる電流の大きさに応じた第1信号を生成する電流検出回路と、前記出力電圧の分圧によって生じた帰還電圧と;所定の基準電圧と;の誤差を表す第2信号を生成する電圧検出回路と、発振器が生成するパルス信号の周期ごとに、前記スイッチング素子をオンにし、第1信号の値が第2信号の値に達するごとに、前記スイッチング素子をオフとする、切替制御回路と、前記第1信号または第2信号に所定値を加算し、第1信号と第2信号の値の差を小さくする加算回路と、を備え、前記加算回路は、前記スイッチング素子のオン/オフが切替るタイミングを検出し、オンに切替ったタイミングから所定の第1遅延時間が経過したタイミングにおいて、前記加算を開始する一方、オフに切替ったタイミング、または、オフに切替ったタイミングから所定の遅延時間が経過したタイミングにおいて、前記加算を停止する構成とする。 A switching power supply circuit according to the present invention has one end connected to an input terminal to which a DC voltage is applied, a switching element that switches the DC voltage into a pulse voltage, and the other end of the switching element and an output terminal. A coil connected to smooth the pulse voltage to make a DC voltage different from the DC voltage, and an output capacitor connected between the output terminal and the ground, and smoothing the DC voltage from the coil to make an output voltage And a rectifying element that is connected between a connection point between the switching element and the coil and the ground, and flows a current through the coil during an off period of the switching element. A current detection circuit for generating a first signal corresponding to the magnitude of the output voltage, and a feedback current generated by dividing the output voltage And a voltage detection circuit for generating a second signal representing an error between the predetermined reference voltage and the pulse signal generated by the oscillator, the switching element is turned on, and the value of the first signal is the second signal. The switching control circuit that turns off the switching element each time the value reaches the value, and an addition that adds a predetermined value to the first signal or the second signal and reduces the difference between the values of the first signal and the second signal The addition circuit detects a timing at which the switching element is turned on / off, and starts the addition at a timing when a predetermined first delay time has elapsed from the timing at which the switching element is turned on. On the other hand, the addition is stopped at a timing when switched off or when a predetermined delay time has elapsed from the timing when switched off.
本構成によれば、所定の遅延時間として、スイッチング動作に起因するノイズが十分に減衰する時間を設定すれば、当該ノイズがスイッチング動作に悪影響を及ぼすことを、極力抑えることが可能となる。 According to this configuration, if a time during which noise due to the switching operation is sufficiently attenuated is set as the predetermined delay time, it is possible to suppress the noise from adversely affecting the switching operation as much as possible.
また、上記構成に係るスイッチング電源回路を備えた電子機器であれば、上記構成に係る利点を享受することが可能となる。 Moreover, if it is an electronic device provided with the switching power supply circuit which concerns on the said structure, it will become possible to enjoy the advantage which concerns on the said structure.
上述した通り、本発明に係るスイッチング電源回路によれば、第1遅延時間として、スイッチング動作に起因するノイズが十分に減衰する時間を設定すれば、当該ノイズがスイッチング動作に悪影響を及ぼすことを、極力抑えることが可能となる。その結果、短オン時間や軽負荷の条件においても、誤動作を極力抑え、安定して電力を供給することができる、高効率なスイッチング電源回路を実現することが可能となる。 As described above, according to the switching power supply circuit according to the present invention, if the time that noise due to the switching operation is sufficiently attenuated is set as the first delay time, the noise adversely affects the switching operation. It is possible to suppress as much as possible. As a result, it is possible to realize a highly efficient switching power supply circuit that can suppress malfunction as much as possible and supply power stably even under short on-time and light load conditions.
本発明の実施形態について、実施例1および実施例2に係るスイッチング電源回路を挙げて、以下に説明する。 Embodiments of the present invention will be described below with reference to switching power supply circuits according to Example 1 and Example 2.
[実施例1]
まず本発明の一実施形態(実施例1)について説明する。図1は、実施例1に係るスイッチング電源装置の構成図である。本図に示すように、スイッチング電源装置1は、電流検出回路11、スイッチング素子12、電流補償回路13、電流加算回路14、電圧検出回路15、コンパレータ16、制御回路17、発信器18、入力端子IN、出力端子OUT、入力コンデンサC1、出力コンデンサC2、コイルL1、ダイオードD1、および分圧抵抗(R1、R2)などを備えている。
[Example 1]
First, an embodiment (Example 1) of the present invention will be described. FIG. 1 is a configuration diagram of a switching power supply device according to the first embodiment. As shown in the figure, the switching
外部から直流電圧が供給される入力端子INは、電流検出回路11、スイッチング素子12、およびコイルL1の各々を介して、出力端子OUTに接続されている。なお出力端子OUTは、外部の負荷(不図示)に接続される。これによりスイッチング電源1は、当該負荷に電力を供給することが可能となっている。
An input terminal IN to which a DC voltage is supplied from the outside is connected to an output terminal OUT via each of the
電流検出回路11は、入力端子INとスイッチング素子12の間に設けられているとともに、コンパレータ16の非反転入力端子に接続されている。これにより電流検出回路11は、スイッチング素子12を流れる電流(スイッチ電流Isw)の大きさを検出し、この検出結果に応じた電流(検出電流Isens)を、コンパレータ16の非反転入力端子に出力する。
The
より具体的には、電流検出回路11は、スイッチ電流Iswに比例した電流に、所定のオフセットα1を加えた電流を、検出電流Isensとする。その結果、検出電流Iswは、図2の(d)に示すような波形の電流となる。なお入力端子INと電流検出回路11の間には、一端が接地された入力コンデンサC1が接続されている。
More specifically, the
スイッチング素子12は、トランジスタ等によって形成されており、入力端子INと出力端子OUTを結ぶ電力経路の導通/非導通を切替えるように、スイッチング動作(オン/オフの切替)を行う。このスイッチング動作は、制御回路17から入力される信号によって制御される。
The switching
またスイッチング素子12とコイルL1の間には、ダイオードD1のカソードが接続されており、ダイオードD1のアノード側は接地されている。またコイルL1と出力端子OUTの間には、一端が接地された出力コンデンサC2が接続されている。更にコイルL1と出力端子OUTの間には、分圧抵抗(R1、R2)を介して接地されている。
The cathode of the diode D1 is connected between the switching
そして分圧抵抗R1と分圧抵抗R2の間は、電圧検出回路15の反転入力端子に接続されている。これにより、電圧検出回路15の反転入力端子には、出力端子OUTから出力される電圧(出力電圧Vout)に応じた電圧(調整電圧Vadj)が入力されることになる。また電圧検出回路15の非反転入力端子には、所定値の電圧(基準電圧Vref)が入力されるようになっている。
The voltage dividing resistor R1 and the voltage dividing resistor R2 are connected to the inverting input terminal of the
電圧検出回路15は、差動増幅回路として形成されており、両入力端子に入力された電圧(調整電圧Vadjと調整電圧Vadj)の差に応じた電流(誤差電流Ie)を出力する。この誤差電流Ieは、コンパレータ16の反転入力端子に出力されることになる。
The
また電流補償回路13は、補償電流Icを生成し、検出電流Isensに付加する。電流補償回路13は、スイッチング素子12がオフの間はゼロとなり、スイッチング素子12がオンの間は徐々に増大するように、補償電流Icを生成する。その結果、補償電流Icは、図2の(e)に示すような波形の電流となる。このような補償電流Icが付加されることにより、後述する通り、スイッチング動作を安定させることが可能となる。
The
なお電流補償回路13は、フリップフロップ回路17aがドライブ回路17bに出力する信号(後述する出力信号Sc)が供給され、この出力信号Scの状態を監視することで、スイッチング素子12のオン/オフが切替るタイミングを検知する。ただしこれは一例であって、他の方法によって検知するようになっていても構わない
The
また電流加算回路14は、一定値α3の加算電流Iadを生成して、検出電流Isensに付加(加算)する。電流加算回路14は、スイッチング素子12がオンするタイミングを検知し、このタイミングから所定時間T1だけ遅延したタイミングにおいて、加算電流Iadの生成および付加(加算)を開始する。また電流加算回路14は、スイッチング素子12がオフするタイミングを検知し、このタイミングで、加算電流Iadの生成および付加(加算)を停止する。つまり、スイッチング素子12がオンしてからT1が経過したタイミングから、スイッチング素子12がオフするタイミングまでの期間において、検出電流Isensに加算電流Iadが加算されることになる。
The
その結果、加算電流Iadは、図2の(f)に示すような波形の電流となる。加算電流Iadが付加されることにより、後述する通り、主にスイッチング動作に起因して生じるノイズがスイッチング動作に悪影響を及ぼすことを、防止することが可能となる。なお、加算電流Iadの生成および付加(加算)を停止するタイミングは、スイッチング素子12がオフしたタイミングから遅延したタイミング(所定の遅延時間が経過したタイミング)としても構わない。ただしこの場合でも、次にスイッチング素子12がオンするタイミングまでには、加算電流Iadの加算は停止される。
As a result, the addition current Iad has a waveform as shown in FIG. By adding the addition current Iad, as will be described later, it is possible to prevent noise generated mainly due to the switching operation from adversely affecting the switching operation. Note that the timing at which generation and addition (addition) of the addition current Iad is stopped may be a timing delayed from the timing at which the
また電流加算回路14は、電流補償回路13の場合と同じように出力信号Scが供給され、この出力信号Scの状態を監視することにより、スイッチング素子12のオン/オフが切替るタイミングを検知する。このように、電流補償回路13と電流加算回路14においては、スイッチング素子12のオン/オフが切替るタイミングを検知するために、共通の信号が用いられるようになっている。
Further, the
つまり、電流補償回路13を動作させる信号により、電流加算回路14も動作するようになっており、当該信号を伝送するための経路(回路)を共通化し、簡素化することが可能となっている。その結果、スイッチング電源回路1のコスト削減を図ることが容易となっている。なお出力信号Scは、スイッチング素子12のオン/オフが切替るタイミングを示す信号(タイミング特定信号)と見ることもできる。
That is, the
またコンパレータ16の非反転入力端子には、検出電流Isensに、補償電流Icや加算電流Iadが付加された電流(補償・加算済み電流Imix)が入力されることとなる。そしてコンパレータ16は、両入力端子に入力された電流(補償・加算済み電流Imixと誤差電流Ie)の大小関係に応じた信号を、制御回路17に出力する。
Further, a current (compensated / added current Imix) obtained by adding the compensation current Ic and the addition current Iad to the detection current Isens is input to the non-inverting input terminal of the
制御回路17は、フリップフロップ回路(RSフリップフロップ回路)17aおよびドライブ回路17bを備えている。フリップフロップ回路17aは、R端子に、コンパレータ16からの出力信号が、S端子に、発信器18によって生成される発振信号が、それぞれ入力されるようになっている。
The
そしてフリップフロップ回路17aは、これらの入力に応じた出力信号Scを、ドライブ回路17bに出力する。ドライブ回路17bは、出力信号Scの状態に応じて、スイッチング素子12のオン/オフを切替える(スイッチング動作を制御する)。
The flip-
上述した構成により、スイッチング電源回路1は、次のように動作する。入力端子INに供給される直流電圧は、入力コンデンサC1で平滑化され入力電圧Vinになった後、スイッチング素子12のスイッチング動作によりパルス電圧に変換される。そして、スイッチング素子12がオンのときは、入力端子INからコイルL1に電流が流れ、これにより、コイルL1にエネルギーが蓄積され、且つ、出力端子OUTに接続された負荷に、エネルギーが供給される。
With the above-described configuration, the switching
一方、スイッチング素子12がオフのときは、コイルL1に蓄積されたエネルギーが、出力端子OUTに接続された負荷に供給される。尚、出力端子OUTには、出力コンデンサC2によって平滑化された出力電圧Voutが供給されることになる。またスイッチング素子12は、フリップフロップ回路17aがセット状態であればオン、リセット状態であればオフになるように、ドライブ回路17bを介して制御される。このようにして、スイッチング電源回路1は、入力端子INに入力された電力を、スイッチング素子12のオン/オフ切替を通じて調整し、この調整された電力を出力端子OUTから出力する。
On the other hand, when the switching
ここで、スイッチング動作のより詳細な内容について、図2に示す各タイミングチャート(軽負荷が接続されている場合)を参照しながら説明する。なお図2の(a)は、発信器18から出力されるパルス信号の波形を表している。また図2の(b)は、フリップフロップ回路17aの出力端子Qから出力される出力信号Scの波形を表している。また図2の(c)は、スイッチング素子12を流れるスイッチ電流Iswの波形を表し、図2の(d)は、検出電流Isensの波形を表している。また図2の(e)は、補償電流Icの波形を表し、図2の(f)は、加算電流Iadの波形を表している。
Here, more detailed contents of the switching operation will be described with reference to each timing chart (when a light load is connected) shown in FIG. 2A shows the waveform of a pulse signal output from the
これらの図に示すように、フリップフロップ回路17aは、発信器18からのパルス信号を受け、その立ち下がりのタイミングでセットされ、スイッチング素子12をオンにする。一方、コンパレータ16からの信号がH(High)レベルになるとリセットされ、スイッチング素子12をオフにする。
As shown in these figures, the flip-
このようにして、スイッチング素子12のオン/オフが切替えられ、スイッチング素子12には、図2の(c)に示すようなスイッチ電流Iswが流れる。なお、スイッチング素子12がオフとなるタイミング、つまり、コンパレータ16の出力がHレベルとなるタイミングは、次のようにして定まる。
In this way, the switching
先述したように、コンパレータ16の非反転入力端子には、補償・加算済み済み電流Imixが入力され、同じく反転入力端子には、誤差電流Ieが入力される。これによりコンパレータ16は、図2の(g)に示すように、補償・加算済み電流Imixと、誤差電流Ieとを比較する。
As described above, the compensated and added current Imix is input to the non-inverting input terminal of the
そして、補償・加算済み電流Imixのレベルが誤差電流Ieのレベルに達するタイミングで、コンパレータ16は出力信号をHレベルにし、フリップフロップ回路17aをリセットする。なお、誤差電流Ieのレベルの方が大きい場合には、コンパレータ16は出力信号をL(Low)レベルにし、フリップフロップ回路17aをリセットしないようにする。
Then, at the timing when the level of the compensated / added current Imix reaches the level of the error current Ie, the
ここで、電圧検出回路15からの誤差電流Ieは、出力電圧Voutを分圧抵抗R1およびR2で分圧した帰還電圧Vadjと、基準電圧Vrefとの誤差に応じた電流である。そのため、スイッチング素子12のスイッチング動作によって、出力電圧Voutは、基準電圧Vrefに応じた一定の電圧に保たれることになる。
Here, the error current Ie from the
また補償電流Icは、スイッチング素子12のオン時に、時間と共に大きくなり、補償・加算済み電流Imixの傾きを大きくするものとなっている。そのため、スイッチング動作が安定し、出力端子OUTに接続される負荷の大きさが変動した場合でも、出力電圧Voutは安定的に保持される。
The compensation current Ic increases with time when the switching
また加算電流Iadは、スイッチング素子12がオンとなってから遅延時間T1が経過した後、補償・加算済み電流Imixにα3のオフセットを与え、補償・加算済み電流Imixと誤差電流Ieとの差を小さくする。これにより、主にスイッチング動作に起因して生じるノイズがスイッチング動作に悪影響を及ぼすことを、防止することが可能となっている。
Further, the addition current Iad gives an offset of α3 to the compensated / added current Imix after the delay time T1 has elapsed since the switching
つまり、図2の(g)に示すように、補償・加算済み電流Imixに、スイッチング動作に起因するノイズ(オフからオンへの切替時に発生するノイズ)が重畳しても、当該ノイズが重畳している期間においては、補償・加算済み電流Imixには、α3のオフセットが与えられていない。そのため、当該ノイズの影響によって、意図しないタイミングで、補償・加算済み電流Imixのレベルが誤差電流Ieのレベルに達してしまうこと(図7の(f)に示すような状態となること)が、未然に防止される。 That is, as shown in FIG. 2 (g), even if noise caused by the switching operation (noise generated when switching from off to on) is superimposed on the compensated / added current Imix, the noise is superimposed. During this period, the offset of α3 is not given to the compensated / added current Imix. Therefore, the level of the compensated / added current Imix reaches the level of the error current Ie at an unintended timing due to the influence of the noise (being in a state as shown in FIG. 7 (f)). Prevented in advance.
このことは、補償・加算済み電流Imixにノイズが重畳する期間(ノイズが十分に減衰しておらず、ノイズの影響が比較的大きいと想定される期間)では、ノイズが重畳しない期間(ノイズが十分に減衰し、ノイズの影響が比較的小さいと想定される期間)に比べて、補償・加算済み電流Imixのレベルと誤差電流Ieのレベルの差が大きくなるようにされていると見ることもできる。これによって、両電流(ImixとIe)の大小関係に、ノイズの影響が及ばないようにされている。 This is because the period in which noise is superimposed on the compensated / added current Imix (the period in which noise is not sufficiently attenuated and the influence of noise is assumed to be relatively large) is the period in which noise is not superimposed (noise is It can be seen that the difference between the level of the compensated and added current Imix and the level of the error current Ie is larger than the period of time when the attenuation is sufficiently attenuated and the influence of noise is assumed to be relatively small. it can. This prevents the influence of noise on the magnitude relationship between the two currents (Imix and Ie).
なおスイッチング電源回路1では、補償・加算済み電流Imixと誤差電流Ieはコンパレータ16で比較されることになる。そのため、加算電流Iadが検出電流Isensに付加されることは、加算電流Iadと同じ大きさで極性の異なる電流が、誤差電流Ieに加算されることと等価である。また実際に、加算電流Iadが検出電流Isensに付加される代わりに、加算電流Iadと同じ大きさで極性の異なる電流が、誤差電流Ieに付加されるようにしても構わない。
In the switching
また上述した遅延時間T1の大きさについては、任意とすることが可能である。ただし、上述した悪影響を確実に防止するため、スイッチング動作に起因するノイズが十分に減衰する(ノイズの大きさが所定の基準値以下になる)と見込まれる時間、或いは、この時間よりもやや長めに設定されることが望ましい。 Further, the above-described delay time T1 can be arbitrarily set. However, in order to surely prevent the above-described adverse effects, the time that the noise caused by the switching operation is sufficiently attenuated (the magnitude of the noise is below a predetermined reference value) or slightly longer than this time It is desirable to be set to.
また加算電流Iadの大きさα3についても、任意とすることが可能であるが、上述した悪影響を確実に防止するため、スイッチング動作に起因するノイズの大きさに比べて、十分大きく設定されることが望ましい。 Also, the magnitude α3 of the addition current Iad can be arbitrarily set, but is set sufficiently larger than the magnitude of noise due to the switching operation in order to surely prevent the above-described adverse effects. Is desirable.
[実施例2]
次に、本発明の他の実施形態(実施例2)について説明する。なお本実施例は、DMAX回路が設けられた点、および加算電流Iadの生成に関わる点を除いて、基本的に実施例1と同等であり、重複した説明を省略する。
[Example 2]
Next, another embodiment (Example 2) of the present invention will be described. The present embodiment is basically the same as the first embodiment except for the point where a DMAX circuit is provided and the point relating to the generation of the addition current Iad, and redundant description is omitted.
図3は、本実施例に係るスイッチング電源回路1の構成図である。本図に示すように、スイッチング電源回路1は、DMAX回路19を有している。DMAX回路19は、コイルL1における磁気飽和の防止等を目的として、適宜、スイッチング素子12を一定時間オフにする役割を果たす。
FIG. 3 is a configuration diagram of the switching
より具体的には、DMAX回路19は、スイッチング素子12をオフとするための信号(オフ切替信号)を、フリップフロップ回路17aのR端子に出力する。これにより、オフ切替信号がHレベルである期間においては、スイッチング素子12はオフとなる。なお、DMAX回路19をどのようなタイミングで動作させるかについては、磁気飽和の防止等が実現されるように、任意に設定可能である。
More specifically, the
またDMAX回路19は、上述したオフ切替信号を電流加算回路14にも出力し、電流加算回路14はこれを取得する。これにより、電流加算回路14は、オフ切替信号によってスイッチング素子12がオフとされるタイミングを検出する。そして更に電流加算回路14は、この検出結果に応じて加算電流Iadを生成し、検出電流Isensに付加するようになっている。なお、オフ切替信号は、DMAX回路19によってスイッチング素子12がオフにされる期間を示す信号と見ることもできる。
The
ここで、加算電流Iadの波形等について、図4のタイミングチャートを参照しながら説明する。なお図4の(a)は、発信器18から出力されるパルス信号の波形を表しており、図4の(b)は、フリップフロップ回路17aの出力端子Qから出力される出力信号Scの波形を表している。また図4の(c)は、DMAX回路19が出力するオフ切替信号の波形を表している。また図4の(d)は、加算電流Iadの波形を表している。
Here, the waveform and the like of the addition current Iad will be described with reference to the timing chart of FIG. 4A shows the waveform of the pulse signal output from the
本図に示すように、オフ切替信号がHレベルである期間は、発信器18におけるパルスの立ち下がり(Taのタイミング)が到来しても、出力信号ScはLレベルの状態であり、スイッチング素子12はオフの状態である。そしてオフ切替信号がLレベルとなったとき(Tbのタイミングが到来したとき)、出力信号ScはHレベルの状態となり、スイッチング素子12はオンに切替る。
As shown in this figure, during the period in which the OFF switching signal is at the H level, the output signal Sc is in the L level state even when the pulse fall (Ta timing) at the
一方、加算電流Iadの生成および付加は、Tbのタイミングから遅延時間T1が経過したタイミングにおいて開始される。また加算電流Iadの生成および付加は、オフ切替信号がHレベルとなるタイミングにおいて停止される。このように加算電流Iadの生成および付加の開始または停止は、DMAX回路19が出力するオフ切替信号に応じて、実行されるようになっている。
On the other hand, generation and addition of the addition current Iad is started at the timing when the delay time T1 has elapsed from the timing of Tb. The generation and addition of the addition current Iad are stopped at the timing when the off switching signal becomes H level. In this way, the generation or addition of the addition current Iad is started or stopped in accordance with the OFF switching signal output from the
そのため、オフ信号によってスイッチング素子12がオンとなるタイミングが変動し、ひいては、スイッチング動作に起因するノイズが発生するタイミングが変動しても、加算電流Iadを適切なタイミングで付加することが可能となっている。なお、ここで説明したオフ信号や加算電流の波形は一例であって、他の波形が採用されても構わない。
For this reason, the addition current Iad can be added at an appropriate timing even when the timing at which the
[まとめ]
上述した通り、本発明の実施形態に係るスイッチング電源回路1は、入力端子INと出力端子OUTとの間にスイッチング素子12を備え、入力端子INに入力された電力を、スイッチング素子12のスイッチング動作(オン/オフ切替)を通じて調整し、この調整された電力を出力端子OUTから出力するものとなっている。
[Summary]
As described above, the switching
そして更に、スイッチング電源回路1は、スイッチング素子12に流れる電流に応じた大きさの検出電流Isens(第1信号)を生成する機能部(電流検出回路11など)と、出力端子OUTにおける電圧に応じた大きさの誤差電流Ie(第2信号)を生成する機能部(電圧検出回路15など)と、スイッチング素子12のオン/オフ切替を制御する機能部(コンパレータ16や制御回路17など)と、検出電流Isens(または誤差電流Ie)に所定値を加算し、これらの電流値の差を小さくする機能部(加算回路14)と、を備えている。
Further, the switching
またコンパレータ16や制御回路17は、検出電流Isensの値が誤差電流Ieの値に達するごとに、スイッチング素子12をオフとするものである。また加算回路14は、
スイッチング素子12がオンに切替るタイミングを検出し、この検出されたタイミングから遅延時間T1が経過したタイミングにおいて、加算電流Iadの加算を開始するようになっている。
The
The timing at which the
そのため、遅延時間T1として、スイッチング動作に起因するノイズが十分に減衰する時間を設定することにより、当該ノイズがスイッチング動作に悪影響を及ぼすことを、極力抑えることが可能となっている。 Therefore, by setting the time for which the noise caused by the switching operation is sufficiently attenuated as the delay time T1, it is possible to suppress the noise from adversely affecting the switching operation as much as possible.
なお、上述したスイッチング電源回路1は、電子機器全般、および汎用電源などに利用することが可能である。特に、小型化や短オン時間が求められる機器(一例として、カーオーディオなどの車載機器、液晶テレビやDVDビデオなどのAV機器、CDドライバやDVDドライバといったパソコン周辺機器)の電源装置として、スイッチング電源回路1は好適である。
Note that the switching
以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。本発明は、その主旨を逸脱しない範囲において、種々の改変を加えて実施され得る。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this content. The present invention can be implemented with various modifications without departing from the spirit of the present invention.
本発明は、スイッチング電源装置の分野などにおいて利用することができる。 The present invention can be used in the field of switching power supplies.
1 スイッチング電源回路
11 電流検出回路
12 スイッチング素子
13 電流補償回路
14 電流加算回路
15 電圧検出回路
16 コンパレータ
17 制御回路
17a フリップフロップ回路
17b ドライブ回路
18 発振器
19 DMAX回路
IN 入力端子
OUT 出力端子
C1 入力コンデンサ
C2 出力コンデンサ
D1 ダイオード
L1 コイル
R1、R2 分圧抵抗
DESCRIPTION OF
Claims (7)
前記スイッチング素子に流れる電流に応じた値を示す第1信号を生成する、第1信号生成回路と、
前記出力端子における電圧に応じた値を示す第2信号を生成する、第2信号生成回路と、
前記スイッチング素子のオン/オフ切替を制御する切替制御回路と、
前記第1信号または第2信号に所定値を加算し、第1信号と第2信号の値の差を小さくする加算回路と、
を備え、
前記切替制御回路は、
第1信号の値が第2信号の値に達するごとに、前記スイッチング素子をオフとするものであり、
前記加算回路は、
前記スイッチング素子がオンに切替るタイミングを検出し、該検出されたタイミングから所定の第1遅延時間が経過したタイミングにおいて、前記加算を開始することを特徴とするスイッチング電源回路。 A switching device comprising a switching element between an input terminal and an output terminal, adjusting power input to the input terminal through on / off switching of the switching element, and outputting the adjusted power from the output terminal In the power circuit,
A first signal generation circuit for generating a first signal indicating a value corresponding to a current flowing through the switching element;
A second signal generation circuit for generating a second signal indicating a value corresponding to a voltage at the output terminal;
A switching control circuit for controlling on / off switching of the switching element;
An adding circuit for adding a predetermined value to the first signal or the second signal and reducing a difference between the values of the first signal and the second signal;
With
The switching control circuit includes:
Each time the value of the first signal reaches the value of the second signal, the switching element is turned off.
The adder circuit
A switching power supply circuit comprising: detecting a timing at which the switching element is turned on; and starting the addition at a timing at which a predetermined first delay time has elapsed from the detected timing.
前記スイッチング素子がオフに切替るタイミングを検出し、該検出の結果に応じたタイミングにおいて、前記加算を停止することを特徴とする請求項1に記載のスイッチング電源回路。 The adder circuit
2. The switching power supply circuit according to claim 1, wherein a timing at which the switching element is switched off is detected, and the addition is stopped at a timing according to a result of the detection.
前記スイッチング素子がオフに切替るタイミングから所定の第2遅延時間が経過したタイミングにおいて、前記加算を停止することを特徴とする請求項2に記載のスイッチング電源回路。 The adder circuit
3. The switching power supply circuit according to claim 2, wherein the addition is stopped at a timing when a predetermined second delay time has elapsed from a timing at which the switching element is switched off.
該タイミング特定信号は、前記加算回路にも供給され、
該加算回路は、
該タイミング特定信号に基づいて、前記スイッチング素子のオン/オフが切替るタイミングを検出することを特徴とする請求項2または請求項3に記載のスイッチング電源回路。 A timing specifying signal indicating a timing for switching on / off of the switching element is supplied, and a compensation circuit is provided to increase a slope of the first signal in a period in which the switching element is on;
The timing specifying signal is also supplied to the adding circuit,
The adder circuit
4. The switching power supply circuit according to claim 2, wherein a timing at which the switching element is turned on / off is detected based on the timing specifying signal.
前記加算回路は、
該所定期間を示す信号を取得し、該取得した信号に応じて、前記加算を開始または停止することを特徴とする請求項2または請求項3に記載のスイッチング電源回路。 A DMAX circuit for turning off the switching element for a predetermined period;
The adder circuit
4. The switching power supply circuit according to claim 2, wherein a signal indicating the predetermined period is acquired, and the addition is started or stopped according to the acquired signal. 5.
前記スイッチング素子の他端と出力端子間に接続され、前記パルス電圧を平滑して前記直流電圧とは別の直流電圧にするコイルと、
前記出力端子とグランド間に接続され、前記コイルからの直流電圧を平滑して出力電圧とする出力コンデンサと、
前記スイッチング素子とコイルとの接続点と前記グランド間に接続され、前記スイッチング素子のオフ期間に前記コイルに電流を流す整流素子と、
を備えたスイッチング電源回路において、
前記スイッチング素子に流れる電流の大きさに応じた第1信号を生成する電流検出回路と、
前記出力電圧の分圧によって生じた帰還電圧と;所定の基準電圧と;の誤差を表す第2信号を生成する電圧検出回路と、
発振器が生成するパルス信号の周期ごとに、前記スイッチング素子をオンにし、第1信号の値が第2信号の値に達するごとに、前記スイッチング素子をオフとする、切替制御回路と、
前記第1信号または第2信号に所定値を加算し、第1信号と第2信号の値の差を小さくする加算回路と、
を備え、
前記加算回路は、
前記スイッチング素子のオン/オフが切替るタイミングを検出し、
オンに切替ったタイミングから所定の遅延時間が経過したタイミングにおいて、前記加算を開始する一方、
オフに切替ったタイミング、または、オフに切替ったタイミングから所定の第1遅延時間が経過したタイミングにおいて、前記加算を停止する
ことを特徴とするスイッチング電源回路。 One end is connected to an input terminal to which a DC voltage is applied, and the switching element that switches the DC voltage to a pulse voltage, and
A coil connected between the other end of the switching element and an output terminal, and smoothing the pulse voltage to make a DC voltage different from the DC voltage;
An output capacitor connected between the output terminal and the ground, and smoothing a DC voltage from the coil to be an output voltage;
A rectifying element that is connected between a connection point between the switching element and the coil and the ground, and causes a current to flow through the coil during an off period of the switching element;
In a switching power supply circuit comprising:
A current detection circuit that generates a first signal corresponding to the magnitude of the current flowing through the switching element;
A voltage detection circuit that generates a second signal representing an error between a feedback voltage generated by dividing the output voltage; and a predetermined reference voltage;
A switching control circuit that turns on the switching element for each period of a pulse signal generated by an oscillator and turns off the switching element each time the value of the first signal reaches the value of the second signal;
An adding circuit for adding a predetermined value to the first signal or the second signal and reducing a difference between the values of the first signal and the second signal;
With
The adder circuit
Detecting the switching timing of the switching element;
While starting the addition at a timing when a predetermined delay time has elapsed from the timing of switching on,
The addition is stopped at a timing when the switch is turned off or when a predetermined first delay time has elapsed from the timing when the switch is turned off.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009100662A JP5172770B2 (en) | 2009-04-17 | 2009-04-17 | Switching power supply circuit and electronic device including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009100662A JP5172770B2 (en) | 2009-04-17 | 2009-04-17 | Switching power supply circuit and electronic device including the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010252564A true JP2010252564A (en) | 2010-11-04 |
JP5172770B2 JP5172770B2 (en) | 2013-03-27 |
Family
ID=43314251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009100662A Expired - Fee Related JP5172770B2 (en) | 2009-04-17 | 2009-04-17 | Switching power supply circuit and electronic device including the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5172770B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004040856A (en) * | 2002-06-28 | 2004-02-05 | Fuji Electric Holdings Co Ltd | Switching power supply |
JP2005027487A (en) * | 2003-07-04 | 2005-01-27 | Shindengen Electric Mfg Co Ltd | Switching power source |
JP2005184991A (en) * | 2003-12-19 | 2005-07-07 | Sharp Corp | Switching power supply unit and electronic apparatus using the switching power supply unit |
JP2007236071A (en) * | 2006-02-28 | 2007-09-13 | Sony Corp | Voltage conversion device and method |
-
2009
- 2009-04-17 JP JP2009100662A patent/JP5172770B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004040856A (en) * | 2002-06-28 | 2004-02-05 | Fuji Electric Holdings Co Ltd | Switching power supply |
JP2005027487A (en) * | 2003-07-04 | 2005-01-27 | Shindengen Electric Mfg Co Ltd | Switching power source |
JP2005184991A (en) * | 2003-12-19 | 2005-07-07 | Sharp Corp | Switching power supply unit and electronic apparatus using the switching power supply unit |
JP2007236071A (en) * | 2006-02-28 | 2007-09-13 | Sony Corp | Voltage conversion device and method |
Also Published As
Publication number | Publication date |
---|---|
JP5172770B2 (en) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9444349B2 (en) | DC/DC converter, control circuit thereof, power supply, power adapter and electronic apparatus using the same | |
JP5507980B2 (en) | Switching power supply control circuit, electronic device, and switching power supply control method | |
JP2008035594A (en) | Semiconductor integrated circuit and electronic apparatus equipped with the same | |
JP2016123185A (en) | Insulation synchronous rectification type dc/dc converter, synchronous rectification controller, power supply employing the same, power supply adapter, electronic apparatus, and control method for synchronous rectification controller | |
JP2010022121A (en) | Switching power supply device and semiconductor device for switching power supply | |
JP2009303281A (en) | Switching power supply and semiconductor device used for the same | |
JP2011062026A (en) | Switching power supply device and semiconductor device | |
JP2009189170A (en) | Energy converter and semiconductor device and switch control method for the energy converter | |
JP6321533B2 (en) | DC / DC converter | |
JP6498432B2 (en) | Insulation synchronous rectification type DC / DC converter, synchronous rectification controller, power supply device using the same, power supply adapter and electronic device, and method for controlling synchronous rectification transistor | |
JP2010093922A (en) | Switching power supply apparatus | |
JP2014057401A (en) | Dc/dc converter, control circuit of the same, control method, power supply device using the same, power supply adapter, and electronic device | |
JP6356545B2 (en) | Switching power supply | |
US9401650B2 (en) | Power supply apparatus | |
JP4400426B2 (en) | Switching power supply | |
TWI434502B (en) | Power supply | |
TWI463768B (en) | Dc-to-dc converter | |
JP2011147324A (en) | Switching power supply circuit | |
JP2011199973A (en) | Switching regulator | |
JP5172770B2 (en) | Switching power supply circuit and electronic device including the same | |
US8421511B2 (en) | Power converter and pulse width modulation signal controlling apparatus thereof | |
JP2003174774A (en) | Switching power supply and control method for power supply | |
TW200841569A (en) | Circuit for controlling sleeping voltage of DC-to-DC converter and method thereof | |
JP2008270012A (en) | Discharge lamp lighting apparatus | |
US10348203B2 (en) | DC-to-DC controller, DC-to-DC power converter and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121226 |
|
LAPS | Cancellation because of no payment of annual fees |