JP2010251446A - Wiring board, and method of manufacturing the same - Google Patents
Wiring board, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010251446A JP2010251446A JP2009097767A JP2009097767A JP2010251446A JP 2010251446 A JP2010251446 A JP 2010251446A JP 2009097767 A JP2009097767 A JP 2009097767A JP 2009097767 A JP2009097767 A JP 2009097767A JP 2010251446 A JP2010251446 A JP 2010251446A
- Authority
- JP
- Japan
- Prior art keywords
- porous film
- wiring board
- paste
- film part
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、配線板、およびその製造方法に関し、特に配線板の性能を改善するとともに、その製造を容易にするための改良に関する。 The present invention relates to a wiring board and a manufacturing method thereof, and more particularly to an improvement for improving the performance of the wiring board and facilitating the manufacturing thereof.
近年の電子機器の小型化・軽量化に伴い、配線板の薄型化・高密度化が進んでいる。また、特に情報通信分野や情報処理分野において使用される電子機器に対しては、高機能化の要求も強い。このため、電子機器を高機能化するための部品を搭載するのに十分な実装面積を配線板に確保する必要性が高まっている。そして、このような要求に応えるために、表面実装部品(SMD:Surface Mount Device)の微小化、端子の狭ピッチ化、配線のファインパターン化、並びに部品を基板表面に高密度に実装するための表面実装技術(SMT:Surface Mount Technology)の採用等についての検討がなされてきた。 With recent reductions in size and weight of electronic devices, wiring boards are becoming thinner and more dense. In addition, there is a strong demand for higher functionality particularly for electronic devices used in the information communication field and information processing field. For this reason, there is an increasing need to secure a mounting area on the wiring board sufficient to mount components for enhancing the functionality of electronic equipment. In order to meet such demands, surface mount components (SMD: Surface Mount Device) are miniaturized, terminals are narrowed, wiring is finely patterned, and components are mounted on the substrate surface at high density. Studies have been made on the adoption of surface mount technology (SMT).
これらの技術による改良にかかわらず、電子機器の高機能化の要求に対応するために、能動素子(チップ部品)の部品点数はますます増大している。そして、それに伴って、電気的調整を行う受動素子(キャパシタ、インダクタ、およびレジスタ)の部品点数も増大している。受動素子の実装面積は、配線板の半分以上を占める場合もあり、このことが、電子機器の小型化および高機能化の障害となっている。 Despite improvements by these technologies, the number of active elements (chip parts) is increasing more and more in order to meet the demand for higher functionality of electronic devices. Along with this, the number of parts of passive elements (capacitors, inductors, and resistors) that perform electrical adjustment is also increasing. The mounting area of the passive element may occupy more than half of the wiring board, and this is an obstacle to downsizing and high functionality of electronic devices.
そこで、受動素子の機能を配線板に内蔵させる技術が注目されている。この技術によれば、小型化が容易になることの他に、以下に列挙するような効果を達成することができる。第1に、受動素子である表面実装部品と配線板とを接続するはんだ接合部を使用する必要がなくなり、信頼性が向上する。第2に、回路設計の自由度が増す。第3に、受動素子を内蔵化することにより、受動素子をより効果的な位置に形成することが可能となる。第4に、配線長の短縮が可能となり、結果として、寄生容量が低減されて電気特性が向上する。第5に、受動素子を表面実装する必要性がなくなることから低コスト化が図れる。 Therefore, a technique for incorporating the function of a passive element in a wiring board has attracted attention. According to this technique, in addition to facilitating downsizing, the effects listed below can be achieved. First, it is not necessary to use a solder joint for connecting a surface mount component, which is a passive element, and a wiring board, and reliability is improved. Second, the degree of freedom in circuit design increases. Third, by incorporating a passive element, it is possible to form the passive element at a more effective position. Fourth, the wiring length can be shortened. As a result, the parasitic capacitance is reduced and the electrical characteristics are improved. Fifth, it is possible to reduce the cost because the necessity of surface mounting the passive element is eliminated.
そして、配線板に受動素子を内蔵させる技術の一例として、特許文献1には、樹脂および導電体を含むインク(ペースト)を使用して、配線パターンを形成する場合と同様にインクジェット印刷法により基板の上に抵抗体素子を形成し、これにより抵抗体素子を配線の内部に組み込む技術が開示されている。 As an example of a technique for incorporating a passive element in a wiring board, Patent Document 1 discloses that a substrate is formed by an inkjet printing method in the same manner as in the case of forming a wiring pattern using an ink (paste) containing a resin and a conductor. A technique is disclosed in which a resistor element is formed on the substrate, thereby incorporating the resistor element into the wiring.
しかしながら、インクジェット印刷法を用いた場合、吐出するインクの粘度が100mPa・s程度になると、ノズルが詰まる可能性がある。また、吐出するインクに含まれる粒子がミクロンオーダーのサイズのものであっても、ノズルが詰まる可能性がある。その結果、ペーストを安定的に吐出しながら抵抗体を形成することが困難である。
さらには、抵抗体を形成するためのペーストと、配線パターンを形成するためのペーストの組成が異なるために、各ペーストの材料特性に合わせてインクジェットヘッドの駆動制御を行う必要があり、処理が複雑になるという問題がある。
However, when the ink jet printing method is used, the nozzle may be clogged when the viscosity of the ink to be ejected is about 100 mPa · s. Moreover, even if the particles contained in the ejected ink are of the micron order size, the nozzles may be clogged. As a result, it is difficult to form a resistor while discharging the paste stably.
Furthermore, since the composition of the paste for forming the resistor and the paste for forming the wiring pattern are different, it is necessary to control the drive of the inkjet head in accordance with the material characteristics of each paste, and the processing is complicated. There is a problem of becoming.
本発明は、上記従来の問題点に鑑みてなされたものであり、インクジェット印刷法により配線パターンおよび抵抗体を基板の上に形成する場合の制御を容易にすることができる配線板および配線板の製造方法を提供することを目的とする。 The present invention has been made in view of the above-described conventional problems, and is a wiring board and a wiring board that can facilitate control when a wiring pattern and a resistor are formed on a substrate by an inkjet printing method. An object is to provide a manufacturing method.
上記目的を達成するために、本発明は、絶縁体材料からなる基材と、
前記基材の表面に形成された第1多孔膜部と、
前記基材の表面に形成された、前記第1多孔膜部とは導電体の粒子を含むペーストの拡散率が異なる第2多孔膜部と、
前記第1多孔膜部に形成された、導電体の粒子を主たる材料とする配線パターンと、
前記第2多孔膜部に形成された、導電体の粒子を主たる材料とする抵抗体とを具備する配線板を提供する。
In order to achieve the above object, the present invention comprises a base material made of an insulator material,
A first porous membrane formed on the surface of the substrate;
A second porous film portion formed on the surface of the base material, the first porous film portion being different from a diffusivity of a paste containing conductive particles; and
A wiring pattern mainly formed of conductive particles formed in the first porous membrane part;
Provided is a wiring board including a resistor made of conductive particles as a main material formed in the second porous film part.
本発明の好ましい形態の配線板においては、前記導電体の粒子の平均粒径が30nm以下である。 In the wiring board of the preferable form of this invention, the average particle diameter of the particle | grains of the said conductor is 30 nm or less.
本発明の別の好ましい形態の配線板においては、前記第2多孔膜部は、少なくとも前記基材の面方向への前記ペーストの拡散率が前記第1多孔膜部よりも大きい。 In the wiring board according to another preferred embodiment of the present invention, the second porous film portion has at least a diffusion rate of the paste in the surface direction of the base material larger than that of the first porous film portion.
本発明のさらに別の好ましい形態の配線板においては、前記第2多孔膜部は、前記ペーストの拡散率が前記第1多孔膜部の1.5倍以上である。 In the wiring board according to still another preferred embodiment of the present invention, the second porous film portion has a diffusivity of the paste of 1.5 times or more that of the first porous film portion.
本発明のさらに別の好ましい形態の配線板においては、前記導電体の粒子が、金、銀および銅よりなる群から選択された少なくとも1種を含む。 In still another preferred form of the wiring board of the present invention, the conductor particles include at least one selected from the group consisting of gold, silver and copper.
本発明のさらに別の好ましい形態の配線板においては、前記第1多孔膜部の厚みが、前記第2多孔膜部の厚みよりも小さい。 In a wiring board according to still another preferred embodiment of the present invention, the thickness of the first porous film part is smaller than the thickness of the second porous film part.
また、本発明は、絶縁体材料からなる基材の表面に第1多孔膜部を形成する工程a、
前記基材の表面に、前記第1多孔膜部とは導電体の粒子を含むペーストの拡散率が異なる第2多孔膜部を形成する工程b、
前記第1多孔膜部に、導電体の粒子を含むペーストを供給して配線パターンを形成する工程c、並びに
前記第2多孔膜部に、導電体の粒子を含むペーストを供給して抵抗体を形成する工程dを含む配線板の製造方法を提供する。
Further, the present invention provides a step a for forming a first porous film part on the surface of a base material made of an insulator material;
Forming a second porous film part on the surface of the base material, the second porous film part having a different diffusion rate of the paste containing conductive particles from the first porous film part;
Supplying a paste containing conductive particles to the first porous film part to form a wiring pattern; and supplying a paste containing conductive particles to the second porous film part to provide a resistor Provided is a method of manufacturing a wiring board including a step d of forming.
本発明の好ましい形態の配線板の製造方法においては、前記第1多孔膜部に供給される導電体の粒子を含むペーストの組成と、前記第2多孔膜部に供給される導電体の粒子を含むペーストの組成とが同じである。 In the method for manufacturing a wiring board according to a preferred embodiment of the present invention, the composition of the paste containing the conductive particles supplied to the first porous film part and the conductive particles supplied to the second porous film part are obtained. The composition of the paste to be included is the same.
本発明の別の好ましい形態の配線板の製造方法においては、前記配線パターンの単位長さあたりに供給される前記ペーストの分量と、前記抵抗体の単位長さあたりに供給されるペーストの分量とが同じである。 In the method for manufacturing a wiring board according to another preferred embodiment of the present invention, the amount of the paste supplied per unit length of the wiring pattern, and the amount of the paste supplied per unit length of the resistor, Are the same.
本発明のさらに別の好ましい形態の配線板の製造方法においては、前記第1多孔膜部および前記第2多孔膜部に所定の溶媒を供給して、前記第1多孔膜部および前記第2多孔膜部の厚みを減ずる工程eを含む。 In a method of manufacturing a wiring board according to still another preferred embodiment of the present invention, a predetermined solvent is supplied to the first porous film part and the second porous film part, and the first porous film part and the second porous film part are supplied. Including a step e of reducing the thickness of the film part.
本発明のさらに別の好ましい形態の配線板の製造方法においては、前記第1多孔膜部に所定の溶媒を供給して、前記第1多孔膜部の厚みを減ずる工程fを含む。 The method for manufacturing a wiring board according to still another preferred embodiment of the present invention includes a step f of supplying a predetermined solvent to the first porous film part to reduce the thickness of the first porous film part.
本発明のさらに別の好ましい形態の配線板の製造方法においては、前記第1多孔膜部および前記第2多孔膜部に前記導電体の粒子を含むペーストがインクジェット印刷法により供給される。 In a method for manufacturing a wiring board according to still another preferred embodiment of the present invention, a paste containing particles of the conductor is supplied to the first porous film part and the second porous film part by an ink jet printing method.
本発明のさらに別の好ましい形態の配線板の製造方法においては、インクジェット印刷法により、前記導電体の粒子を含むペーストを、前記第1多孔膜部および前記第2多孔膜部の吹き付け予定ポイントに、その並びの順番通りに吹き付けて、前記配線パターンまたは前記抵抗体を形成する。 In a method for manufacturing a wiring board according to still another preferred embodiment of the present invention, the paste containing the conductor particles is applied to the spray target points of the first porous film part and the second porous film part by an inkjet printing method. The wiring pattern or the resistor is formed by spraying in the order of arrangement.
本発明によれば、基板の上に配線パターンを形成するために使用するペーストと、基板の上に抵抗体を形成するために使用するペーストとを同一の組成のペーストとし、かつインクジェット印刷法によりペーストを供給するための印刷制御を同一として、配線パターンと抵抗体とを形成することができる。したがって、配線パターンに抵抗体が組み込まれた配線板の製造が極めて容易となる。 According to the present invention, the paste used for forming the wiring pattern on the substrate and the paste used for forming the resistor on the substrate are made to have the same composition, and the ink jet printing method is used. The wiring pattern and the resistor can be formed with the same printing control for supplying the paste. Therefore, it is very easy to manufacture a wiring board in which a resistor is incorporated in the wiring pattern.
以下、図面を参照しながら、本発明の実施の形態を説明する。
《実施の形態1》
図1に、本発明の実施の形態1に係る配線板の概略構成を断面図により示す。図1に示すように、配線板10は、絶縁体材料から構成された基材12を備えている。
基材12の表面には、第1多孔膜部14および第2多孔膜部16が設けられている。第1多孔膜部14には、配線パターン18が形成され、第2多孔膜部16には、抵抗体20が形成される。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
Embodiment 1
FIG. 1 is a sectional view showing a schematic configuration of a wiring board according to Embodiment 1 of the present invention. As shown in FIG. 1, the
A first
基材12は、例えばポリイミドからなる有機フィルムから構成することができる。そのほか、基材12は、ポリアミドおよびポリエチレンテレフタレート等の有機フィルムから構成することもできる。基材12の厚みは例えば25μmとすることができるが、特に限定されない。また、基材12は、有機フィルムのようなフレキシブルな材料に限らず、熱硬化性樹脂やセラミックのようなリジッドな絶縁体材料から構成することもできる。
The
第1多孔膜部14および第2多孔膜部16は、少なくとも有機溶剤に可溶性の多孔膜から構成されるのが好ましい。これにより、後に示すように、第1多孔膜部14および第2多孔膜部16の空孔を潰して、導電性、特に配線パターン18の導電性を上げることができる。第1多孔膜部14は、例えば熱可塑性樹脂であるポリエーテルイミド系樹脂を主成分として構成することができる。第2多孔膜部16もまた、熱硬化性樹脂であるアミドイミド系樹脂を主成分として構成することができる。第1多孔膜部14および第2多孔膜部16は、連通性を有する多数の微小な空孔を含んでいる。
The first
第1多孔膜部14は、平均孔径を例えば2〜6μmとすることができる。空隙率は、70〜75%とすることができる。また、膜厚は、例えば25μmとすることができるが、特に限定されない。ここで、第1多孔膜部14においては、空孔は、基材12の厚み方向に面方向よりも緊密につながるように形成されており、基材12の面方向への繋がり性は比較的小さくなっている。
第2多孔膜部16は、平均孔径を例えば0.5〜1μmとすることができる。空隙率は、75〜80%とすることができる。また、膜厚は、例えば25μmとすることができるが、特に限定されない。ここで、第2多孔膜部16は、空孔の繋がり性が、基材12の面方向および厚み方向の両方において第1多孔膜部14よりも大きくなっている。
The first
The second
図2に、基材12、第1多孔膜部14、および第2多孔膜部16のみからなる配線板10の前駆体を示す。この前駆体は、配線パターン18を形成すべき部分の基材12の表面に第1多孔膜部14の素材であるポリエーテルイミド系樹脂の多孔膜を貼り付け、抵抗体20を形成すべき部分の基材12の表面に第2多孔膜部16の素材であるアミドイミド系樹脂の多孔膜を貼り付けて構成されている。
In FIG. 2, the precursor of the
図3に、第1多孔膜部14に配線パターン18を形成する手順を示す。まず、同図(a)に示すように、インクジェットノズル22から導電体の粒子を含むペースト24が第1多孔膜部14に向かって吹き付けられる。そして、同図(b)に示すように、第1多孔膜部14の表面に付着したペースト24は、第1多孔膜部14の内部に浸透する。このとき、第1多孔膜部14の面方向へのペースト24の拡散率は比較的小さい。このため、ペースト24は、第1多孔膜部14の面方向にはあまり拡散せず、主に厚み方向に拡散する。
FIG. 3 shows a procedure for forming the
図4に、第2多孔膜部16に抵抗体20を形成する手順を示す。まず、同図(a)に示すように、インクジェットノズル22から導電体の粒子を含むペースト24が第2多孔膜部16に向かって吹き付けられる。ここで、第2多孔膜部16に吹き付けられるペースト24の組成は、第1多孔膜部14に吹き付けられるペースト24の組成と同じである。また、抵抗体20を形成するようにペースト24を第2多孔膜部16に吹き付る吹き付け制御(印刷制御)は、配線パターン18を形成するようにペースト24を第1多孔膜部14に吹き付る吹き付け制御と全く同様に行われる。つまり、抵抗体20の単位長さあたりにインクジェットノズル22が第2多孔膜部16にペースト24を吹き付ける回数および1回の吹きつけの分量は、配線パターン18の単位長さあたりにインクジェットノズル22が第1多孔膜部14にペースト24を吹き付ける回数および1回の吹きつけの分量と同じである。
FIG. 4 shows a procedure for forming the
そして、図4(b)に示すように、第2多孔膜部16の表面に付着したペースト24は、第2多孔膜部16の内部に浸透する。このとき、ペースト24は、第2多孔膜部16の面方向および厚み方向の両方に、第1多孔膜部14におけるよりも広く拡散する。
Then, as shown in FIG. 4B, the
ペースト24に含まれる導電体の粒子は、平均粒径を30nm以下とするのが好ましい。このように、ナノオーダーの導電体の粒子を使用することにより、インクジェットノズル22におけるつまりの発生を抑えて安定的に配線パターン18および抵抗体20を形成することができる。導電体の粒子は、銀から構成することができるほか、金および銅から構成することもできる。ペースト24の分散媒には、テトラデカン、トルエン、水およびエタノール等を使用することができる。
The conductor particles contained in the
また、第2多孔膜部16におけるペースト24の拡散率は、第1多孔膜部14におけるペースト24の拡散率の1.5倍以上とするのが好ましい。例えば第2多孔膜部16における面方向および厚み方向の拡散率をそれぞれ第1多孔膜部14の1.22(≒1.50.5)倍以上とすることで、第2多孔膜部16におけるペースト24の拡散率を、第1多孔膜部14におけるペースト24の拡散率の1.5倍以上とすることができる。第2多孔膜部16におけるペースト24の拡散率を第1多孔膜部14におけるペースト24の拡散率の1.5倍以上とすることによって、第2多孔膜部16においては、ペースト24に含まれている導電体の粒子が互いに接触し難くなる。その結果、導電体の粒子の繋がりの度合いに差が生じ、抵抗率は、103〜106倍に高くなる。
The diffusivity of the
第1多孔膜部14および第2多孔膜部16におけるペースト24の拡散率の調節は、各多孔膜部の材質、厚みおよび空孔の繋がり性を調節することによって制御することができる。
The adjustment of the diffusivity of the
以上のようにして、ペースト24を第1多孔膜部14および第2多孔膜部16に付着させ、拡散させた後、ペースト24を含んだ第1多孔膜部14および第2多孔膜部16を所定温度(例えば220℃)で加熱する。これにより、ペースト24の分散媒が揮発されるとともに、導電体の粒子が焼結される。その結果、第1多孔膜部14には配線パターン18が形成され、第2多孔膜部16には抵抗体20が形成される。
After the
ここで、インクジェット印刷法により第1多孔膜部14および第2多孔膜部16にペースト24を供給する場合は、図5に示すように、連なった各ポイントP1〜P10にペースト24を吹き付けて、配線パターン18または抵抗体20を形成する。ところが、各ポイントP1〜P10に、その並びの順番通りにペースト24を吹き付けると、そのペースト24が配線パターン18等の幅方向に滲んでしまう。そこで、通常は、何個おきかの各ポイント(例えば、ポイントP1、P4、P7およびP10)にペースト24を吹き付け、次に1つずつ位置をずらした各ポイント(例えば、ポイントP2、P5およびP8)にペースト24を吹き付け、その次にさらに1つずつ位置をずらした各ポイント(例えば、ポイントP3、P6およびP9)にペーストを吹き付ける、というようにして、配線パターン18等を形成するのが通常である。つまり、通常は、何回かに分けてペースト24を吹き付けるように、インクジェットヘッドの往復が繰り返される。
Here, when supplying the
これに対して、配線板10の形成においては、第1多孔膜部14および第2多孔膜部16にペースト24が吹き付けられるので、ペースト24の配線パターン18等の幅方向への滲みを抑えることができる。このため、上述した通常の方法によらずに、ペースト24を、各ポイントP1〜P10に、その並びの順番通りに吹き付けて配線パターン18または抵抗体20を形成することができる。したがって、配線パターン18および抵抗体20の形成を効率よく行うことができ、生産性を向上させることができる。
On the other hand, in the formation of the
次に、第1多孔膜部14および第2多孔膜部16の素材である多孔膜の作製方法を説明する。第1多孔膜部14の素材である多孔膜は、例えばポリエーテルイミド系樹脂をN−メチル−2−ピロリドン(NMP)に溶解させた溶液を、表面を平滑にしたステンレス鋼製のベルト等の膜作製用基盤の上に流し込んで付着させ、凝固させた後、上記基盤から剥離することにより作製することができる。このとき、均質なスポンジ状の多孔構造を得るために、水溶性ポリマー(例えば、ポリビニルピロリドン)をポリエーテルイミド系樹脂の溶液に添加する。そして、上記基盤から剥離された膜に水を供給することにより、水溶性ポリマーを抽出し、空孔を形成する。このとき、その水溶性ポリマーの種類や添加量を変えることによって、多孔膜部の平均孔径および空隙率を所望の値に調整することができる。
また、第2多孔膜部16の素材である多孔膜も、例えばアミドイミド系樹脂をNMPに溶解させた溶液を使用して、第1多孔膜部14の場合と同様にして作製することができる。
Next, a method for producing a porous film that is a material of the first
In addition, the porous film that is the material of the second
次に、本実施の形態1の配線板に係る実施例を説明する。なお、本発明は、以下の実施例に限定されるものではない。
《実施例1》
厚みが25μmである、ポリイミドから構成された基材12(東レ・デュポン(株)製のカプトン)の表面にポリエーテルイミド系樹脂からなる多孔膜(ダイセル化学工業(株)製)を貼り付けて、第1多孔膜部14を形成した。その膜厚は25μmとし、空孔の径は2μmとし、空隙率は70%とした。
また、基材12の表面にアミドイミド系樹脂からなる多孔膜(ダイセル化学工業(株)製)を貼り付けて、第2多孔膜部16を形成した。その膜厚は25μmとし、空孔の径は0.5μmとし、空隙率は80%とした。
Next, examples according to the wiring board of the first embodiment will be described. The present invention is not limited to the following examples.
Example 1
A porous membrane (made by Daicel Chemical Industries, Ltd.) made of a polyetherimide resin is pasted on the surface of a base material 12 (Kapton made by Toray DuPont Co., Ltd.) having a thickness of 25 μm and made of polyimide. The first
Moreover, the 2nd
これらの第1多孔膜部14および第2多孔膜部16に対して、ペースト24の分散媒として使用したテトラデカンが基材12の面方向に拡散する拡散率を調べる試験を行った。試験方法は、気温23.2℃の下で1回あたり1μLの分散媒を滴下し、その染みの径を10分後に測定するようにして行った。それぞれ、10回あたりの平均値を算出したところ、第1多孔膜部14においては上記分散媒の染みの径は7.09mmであったのに対して、第2多孔膜部16においては上記分散媒の染みの径は9.27mmであった。この結果によれば、第2多孔膜部16の面方向の拡散率は、第1多孔膜部14の面方向の拡散率の1.31(≒9.27÷7.09)倍であるということができる。また、両者の厚み方向の拡散率の倍率も同程度であるものと推定される。したがって、第2多孔膜部16の拡散率は、第1多孔膜部14の拡散率の1.72倍であるものと推定される。
The first
次に、粒子径が3〜7nm(平均粒子径5nm)である銀粒子を、テトラデカンからなる分散媒に分散させてペースト24を調製した。このとき、ペースト24における銀粒子の含有量は59.5重量%であった。ペースト24の粘度は7.5mPa・sであり、比重は1.8であり、硬化温度は215℃であった。。そのペースト24を、インクジェット印刷装置により第1多孔膜部14および第2多孔膜部16に供給した後、220℃の温度で銀粒子を焼結させて、配線パターン18および抵抗体20を形成した。
Next, silver particles having a particle size of 3 to 7 nm (average particle size of 5 nm) were dispersed in a dispersion medium made of tetradecane to prepare
以上の処理により、第1多孔膜部14には、厚みが15μm、線幅が90μmの配線パターン18が形成された。この配線パターン18の抵抗率は3.1mΩ・cmであった。一方、第2多孔膜部16には、厚みが25μm、線幅が130μmである抵抗体20が形成された。この抵抗体20の抵抗率は1.4kΩ・cmであった。
このように、本実施例によれば、インクジェット印刷法により、配線パターン18を形成するのに使用するのと同じ組成のペースト24を使用して、配線パターン18を形成するときと同じ印刷制御で抵抗体20を形成することができた。したがって、極めて簡便に、絶縁体材料からなる基材12に、配線パターン18と抵抗体20とを形成することができた。
Through the above processing, a
As described above, according to this embodiment, the same printing control as that for forming the
なお、実施の形態1および実施例1においては、第1多孔膜部14および第2多孔膜部16の素材として、ポリエーテルイミド系樹脂およびアミドイミド系樹脂を使用したが、これに限られるものではなく、公知の樹脂材料を適宜使用することができる。
In Embodiment 1 and Example 1, polyetherimide resin and amideimide resin are used as the material of the first
《実施の形態2》
次に、本発明の実施の形態2を説明する。図6に、実施の形態2の配線板の概略構成を断面図により示す。
実施の形態2は、実施の形態1を改変したものであり、その基本的構成は実施の形態1と同様である。したがって、以下に、実施の形態1とは異なる部分を主に説明する。
<< Embodiment 2 >>
Next, a second embodiment of the present invention will be described. FIG. 6 is a cross-sectional view showing a schematic configuration of the wiring board according to the second embodiment.
The second embodiment is a modification of the first embodiment, and its basic configuration is the same as that of the first embodiment. Therefore, the following description will mainly focus on the differences from the first embodiment.
図6に示すように、実施の形態2の配線板10Aにおいては、第1多孔膜部14Aおよび第2多孔膜部16Aは、所定の溶媒(有機溶剤)により処理されて厚みが減縮されている。
As shown in FIG. 6, in the wiring board 10A of the second embodiment, the first
ここで、第1多孔膜部14Aおよび第2多孔膜部16Aの処理には、NMP(N−メチル−2−ピロリドン)を使用することができる。ポリエーテルイミド系樹脂およびアミドイミド系樹脂等からなる実施の形態1の第1多孔膜部14および第2多孔膜部16にNMP等の所定の溶媒を含浸させると膜の構造体が溶解し、その空孔部分がなくなり、厚みおよび幅が小さくなる。その結果、配線パターン18Aおよび抵抗体20Aは、表面が第1多孔膜部14Aまたは第2多孔膜部16Aから突出する。
Here, NMP (N-methyl-2-pyrrolidone) can be used for the treatment of the first
このように、配線パターン18Aおよび抵抗体20Aを、第1多孔膜部14Aまたは第2多孔膜部16Aの表面から突出させることによって、特に配線パターン18Aと他部材との接触抵抗を小さくすることができる。また、特に配線パターン18Aにおいては、第1多孔膜部14Aの表面よりも上に位置して、導通に寄与する導電体の粒子の量が増大するので、導通抵抗も小さくなる。
したがって、配線パターン18の良好な導通性を得ることができる。
In this way, by causing the
Therefore, good conductivity of the
なお、抵抗体20Aについては、導電体の粒子が面方向に拡散されているために、厚み方向に圧縮されても抵抗率はそれほど下がらず、所望の抵抗値を維持することが可能である。
As for the
《実施の形態3》
次に、本発明の実施の形態3を説明する。図7に、実施の形態3の配線板の概略構成を断面図により示す。
実施の形態3は、実施の形態2を改変したものであり、その基本的構成は実施の形態2と同様である。したがって、以下に、実施の形態2とは異なる部分を主に説明する。
<< Embodiment 3 >>
Next, a third embodiment of the present invention will be described. FIG. 7 is a sectional view showing a schematic configuration of the wiring board according to the third embodiment.
The third embodiment is a modification of the second embodiment, and its basic configuration is the same as that of the second embodiment. Therefore, the following description will mainly focus on the differences from the second embodiment.
図7に示すように、実施の形態3の配線板10Bにおいては、第1多孔膜部14Bのみが所定の溶媒により処理されて、厚み方向に圧縮されている。一方、第2多孔膜部16Bは、所定の溶媒により処理されずに、実施の形態1の第2多孔膜部16と同様の状態となっている。これにより、第1多孔膜部14Bの厚みL1は、第2多孔膜部16Bの厚みL2よりも小さくなっている。
As shown in FIG. 7, in the
その結果、配線パターン18Bのみが第1多孔膜部14Bの表面から突出されて、配線パターン18Aの導通性が良好となっている。一方、抵抗体20Bは、第2多孔膜部16Bの厚みが維持されているので、導電体の粒子が面方向にも厚み方向にも拡散されたままとなっており、所望の抵抗値をより容易に達成することができる。
As a result, only the
本発明の配線板、及び配線基板の製造方法によれば、抵抗体を形成するためのペーストの粘度調整やインクジェット駆動装置の駆動波形の調整を、配線パターンを形成する場合と同様にすることができる。したがって、抵抗体を形成するためのペーストを安定して吐出するための煩雑な調整が不必要となり、簡便に配線パターンと印刷抵抗体とを有する配線板を得ることができる。 According to the wiring board and the manufacturing method of the wiring board of the present invention, the viscosity adjustment of the paste for forming the resistor and the adjustment of the driving waveform of the ink jet driving device can be made the same as the case of forming the wiring pattern. it can. Therefore, complicated adjustment for stably discharging the paste for forming the resistor is unnecessary, and a wiring board having a wiring pattern and a printed resistor can be obtained easily.
10 配線板
12 基材
14 第1多孔膜部
16 第2多孔膜部
18 配線パターン
20 抵抗体
DESCRIPTION OF
Claims (13)
前記基材の表面に形成された第1多孔膜部と、
前記基材の表面に形成された、前記第1多孔膜部とは導電体の粒子を含むペーストの拡散率が異なる第2多孔膜部と、
前記第1多孔膜部に形成された、導電体の粒子を主たる材料とする配線パターンと、
前記第2多孔膜部に形成された、導電体の粒子を主たる材料とする抵抗体とを具備する配線板。 A base material made of an insulator material;
A first porous membrane formed on the surface of the substrate;
A second porous film portion formed on the surface of the base material, the first porous film portion being different from a diffusivity of a paste containing conductive particles; and
A wiring pattern mainly formed of conductive particles formed in the first porous membrane part;
A wiring board comprising: a resistor made of conductive particles as a main material formed in the second porous film part.
前記基材の表面に、前記第1多孔膜部とは導電体の粒子を含むペーストの拡散率が異なる第2多孔膜部を形成する工程b、
前記第1多孔膜部に、導電体の粒子を含むペーストを供給して配線パターンを形成する工程c、並びに
前記第2多孔膜部に、導電体の粒子を含むペーストを供給して抵抗体を形成する工程dを含む配線板の製造方法。 Forming a first porous film portion on the surface of a base material made of an insulator material, a.
Forming a second porous film part on the surface of the base material, the second porous film part having a different diffusion rate of the paste containing conductive particles from the first porous film part;
Supplying a paste containing conductive particles to the first porous film portion to form a wiring pattern; and supplying a paste containing conductive particles to the second porous film portion to provide a resistor. A method of manufacturing a wiring board including a step d of forming.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009097767A JP2010251446A (en) | 2009-04-14 | 2009-04-14 | Wiring board, and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009097767A JP2010251446A (en) | 2009-04-14 | 2009-04-14 | Wiring board, and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010251446A true JP2010251446A (en) | 2010-11-04 |
Family
ID=43313480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009097767A Pending JP2010251446A (en) | 2009-04-14 | 2009-04-14 | Wiring board, and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010251446A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013021750A1 (en) * | 2011-08-11 | 2013-02-14 | 古河電気工業株式会社 | Wiring substrate and method for manufacturing same and semiconductor device |
-
2009
- 2009-04-14 JP JP2009097767A patent/JP2010251446A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013021750A1 (en) * | 2011-08-11 | 2013-02-14 | 古河電気工業株式会社 | Wiring substrate and method for manufacturing same and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5817404A (en) | Printed circuit board | |
JP3887337B2 (en) | Wiring member and manufacturing method thereof | |
JP5497347B2 (en) | Wiring board | |
US20100123248A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2011159922A (en) | Wiring circuit board and method of manufacturing the same | |
TWI737852B (en) | Integrated circuit wafer integration with catalytic laminate or adhesive | |
US20090242246A1 (en) | Printed circuit board and method for manufacturing same | |
US8327534B2 (en) | Method of fabricating printed circuit board assembly | |
JP2005050965A (en) | Wiring board and its manufacturing method | |
JP2007084387A (en) | Manufacturing method of ceramic circuit board | |
JP2010062525A (en) | Printed circuit board and method of manufacturing the same | |
JP2003188497A (en) | Method of forming conductor circuit | |
JP2008294308A (en) | Ink jet printing method | |
JP2010251446A (en) | Wiring board, and method of manufacturing the same | |
KR101771815B1 (en) | Connectiing structure of metal and method of manufacturing the same | |
JPWO2004056162A1 (en) | Electronic component for flip chip mounting and manufacturing method thereof, circuit board and manufacturing method thereof, mounting body manufacturing method | |
JP5426246B2 (en) | Wiring board and manufacturing method thereof | |
JP2004266133A (en) | Laminated wiring board, its manufacturing method, semiconductor device, and electronic equipment | |
US10905013B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2008300846A (en) | Circuit board which has internal register, and electric assembly using this circuit board | |
JP2009170474A (en) | Circuit board and manufacturing method thereof and electronic equipment | |
JP3741216B2 (en) | Wiring board manufacturing method | |
KR20140123734A (en) | A method of manufacturing wiring substrate using sintering step | |
JP2010118460A (en) | Printed wiring board and its manufacturing method | |
JP2006041238A (en) | Wiring board and manufacturing method thereof |