JP2010236040A - Film deposition system - Google Patents
Film deposition system Download PDFInfo
- Publication number
- JP2010236040A JP2010236040A JP2009086341A JP2009086341A JP2010236040A JP 2010236040 A JP2010236040 A JP 2010236040A JP 2009086341 A JP2009086341 A JP 2009086341A JP 2009086341 A JP2009086341 A JP 2009086341A JP 2010236040 A JP2010236040 A JP 2010236040A
- Authority
- JP
- Japan
- Prior art keywords
- film
- physical quantity
- thin film
- film formation
- quantity measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、薄膜の成膜装置に係わり、特に薄膜の膜質および膜厚の制御を行う成膜装置に関する。 The present invention relates to a thin film forming apparatus, and more particularly to a film forming apparatus that controls the film quality and thickness of a thin film.
従来の薄膜抵抗体の作成技術としては、TaやNiCrといった金属材料を、スパッタ及び蒸着等により薄膜を形成し、膜厚とともに変化するシート抵抗が所望の抵抗となるように膜厚を制御し、抵抗体を作成する技術が一般に知られている。この従来薄膜抵抗体の作成技術においては、例えばTaを任意のN2雰囲気下でスパッタリングする事により、TaをスパッタターゲットとしてTaNを成膜する反応性スパッタリングを行い、または、NiCrを使用して抵抗体を作成する場合には、Ni及びCrの元素比率を変化させる手法を取る等、所望の抵抗及びその他の物性を得るために元素構成に改良を加えることが多い。この様に抵抗体作成において、成膜の膜厚、構成元素の制御を行うことは、重要であるといえる。 As a conventional technique for producing a thin film resistor, a metal material such as Ta or NiCr is formed by sputtering, vapor deposition, or the like, and the film thickness is controlled so that the sheet resistance changing with the film thickness becomes a desired resistance. A technique for producing a resistor is generally known. In this conventional thin film resistor fabrication technique, for example, Ta is sputtered in an arbitrary N 2 atmosphere, reactive sputtering is performed to deposit TaN using Ta as a sputtering target, or resistance is achieved using NiCr. When creating a body, improvements are often made to the elemental composition to obtain the desired resistance and other physical properties, such as by taking a technique of changing the elemental ratio of Ni and Cr. In this way, it can be said that it is important to control the film thickness and constituent elements in the formation of the resistor.
NiCr抵抗体をスパッタ法で作成する場合、一般的には予め所望の合金比率で作成されたNiCrをターゲットとして成膜を行うことになる。しかし、同一のターゲットを使用して成膜を重ねると、Ni、Crのそれぞれのスパッタリングレートの差により、成膜されたNiCrの合金比率が変化してしまう。結果として同じ膜厚のNiCr抵抗体であっても、スパッタリングターゲット取り付け直後に成膜したものとその後数回成膜した後に成膜したものとでは、抵抗値が変化してしまう現象がおきていた。これはスパッタ法のみならず、蒸着においても、また、どのような合金及び化合物を使用しても、発生する現象であり、この現象が、安定に所望の抵抗値を有する抵抗体を作成することを困難にしている。 When the NiCr resistor is formed by sputtering, film formation is generally performed using NiCr prepared in advance with a desired alloy ratio as a target. However, when film formation is repeated using the same target, the alloy ratio of the formed NiCr changes due to the difference in sputtering rates of Ni and Cr. As a result, even with NiCr resistors having the same film thickness, there was a phenomenon that the resistance value changed between the film formed immediately after the sputtering target was attached and the film formed after several film formations thereafter. . This is a phenomenon that occurs not only in sputtering, but also in vapor deposition and using any alloy or compound. This phenomenon creates a resistor having a desired resistance value stably. Making it difficult.
この問題に対し、成膜バッチ間の抵抗値の差を軽減する技術として特許文献1に開示された技術が知られている。特許文献1に開示された技術は、スパッタ法において、直前のバッチで成膜された抵抗体の抵抗値を、成膜チャンバに隣接した抵抗測定ステージ上で迅速に読み取り、成膜条件にフィードバックし、成膜条件を制御するものである。これにより、スループットも落とすことなく、製造される抵抗体の抵抗値を安定に保つことができる。 To solve this problem, a technique disclosed in Patent Document 1 is known as a technique for reducing a difference in resistance value between film forming batches. In the technique disclosed in Patent Document 1, in the sputtering method, the resistance value of the resistor deposited in the immediately preceding batch is quickly read on the resistance measurement stage adjacent to the deposition chamber and fed back to the deposition condition. The film forming conditions are controlled. Thereby, the resistance value of the manufactured resistor can be kept stable without reducing the throughput.
しかしながら、特許文献1に開示された技術では、成膜条件にフィードバックされる情報は、1バッチ前の成膜における情報であり、現在成膜中の薄膜に関する情報になり得ない。よって例えば、成膜中に成膜レートが大きく変動した場合、その成膜バッチで作製される薄膜の膜厚は目的膜厚とは異なるものとなり、抵抗値、電気特性も目的のものとは異なるものとなる。 However, in the technique disclosed in Patent Document 1, the information fed back to the film formation conditions is information on the film formation one batch before and cannot be information on the thin film currently formed. Thus, for example, when the film formation rate fluctuates greatly during film formation, the film thickness of the thin film produced in the film formation batch is different from the target film thickness, and the resistance value and electrical characteristics are also different from the target film thickness. It will be a thing.
この問題に対し、成膜中の薄膜の抵抗値をモニターする技術として、特許文献2に開示された技術がある。特許文献2に開示された技術は、成膜されるサンプル上に電極を設置し、成膜中における電極間の抵抗値を経時的に読み取ることにより、目的の抵抗値に達するまで成膜し、目的の抵抗値に達した時点で成膜を終了するものである。 To solve this problem, there is a technique disclosed in Patent Document 2 as a technique for monitoring the resistance value of a thin film during film formation. In the technique disclosed in Patent Document 2, an electrode is placed on a sample to be formed, and a resistance value between the electrodes during film formation is read over time to form a film until a target resistance value is reached. Film formation is terminated when the target resistance value is reached.
しかしながら、特許文献2に開示された技術では、薄膜の抵抗値は、目的の抵抗値を有するものが得られるが、成膜条件の制御が行われていないため、成膜される薄膜の物性分布は、例えば成膜レート変動など、成膜状況の影響を受けたものとなり、薄膜中のいずれの深さ位置においても均一な膜質を有する薄膜を形成することは難しい。このような膜質が均一でない薄膜が起こす悪影響としては、CMOSプロセスにおけるゲート電極形成プロセスが挙げられる。ゲート電極にAlを使用する場合、まずウエハ全面にAlをスパッタリングで成膜する。その後にゲート電極として残したい部分をレジストで保護し、ウエハ全面をドライエッチングすることによりゲート電極として使用される部分以外のAlを除去する工程を行う。このゲートプロセスにおいて、始めにスパッタリングで形成されるAl薄膜に、上述した様な膜質が均一ではないAl薄膜が形成されると、その後のドライエッチング時に膜質に応じたサイドエッチングが発生する。その結果、目的のゲート形状とは異なるゲート電極形状となり、トランジスタ性能の悪化、バラつきの増大などを引き起こすことになる。 However, in the technique disclosed in Patent Document 2, a thin film having a target resistance value can be obtained. However, since the film forming conditions are not controlled, the physical property distribution of the thin film to be formed is determined. Is affected by the film formation condition such as film formation rate fluctuation, and it is difficult to form a thin film having uniform film quality at any depth position in the thin film. An adverse effect caused by such a thin film with non-uniform film quality includes a gate electrode formation process in a CMOS process. When Al is used for the gate electrode, first, Al is formed on the entire surface of the wafer by sputtering. Thereafter, a portion to be left as the gate electrode is protected with a resist, and the entire surface of the wafer is dry-etched to remove Al other than the portion used as the gate electrode. In this gate process, when an Al thin film having a non-uniform film quality as described above is first formed on an Al thin film formed by sputtering, side etching corresponding to the film quality occurs during subsequent dry etching. As a result, the gate electrode shape is different from the target gate shape, which causes deterioration of transistor performance and increase in variation.
また、特許文献2に開示された技術を実施する場合には、成膜サンプルの抵抗を測定するため、サンプルに配線を行う必要があり、このためサンプルに成膜する際に、サンプルを自転または公転させることができないため、薄膜の膜厚の面内バラつきは、大きいものとなる。また、サンプルに抵抗値測定用のパターンを必要とするため、歩留まりが低下するという問題も生ずる。 In addition, when the technique disclosed in Patent Document 2 is implemented, it is necessary to wire the sample in order to measure the resistance of the film formation sample. For this reason, when the film is formed on the sample, the sample rotates or rotates. Since it cannot be revolved, the in-plane variation of the film thickness of the thin film becomes large. Further, since a resistance measurement pattern is required for the sample, there is a problem that the yield is lowered.
本発明は、上述した従来技術の問題点を解決するためになされたものであり、その目的は、装置の大幅な改造を必要とせずに、所望の物理量を高精度かつ均一に有する薄膜の製造を可能にする薄膜の膜厚制御装置を提供することである。 The present invention has been made to solve the above-described problems of the prior art, and its purpose is to produce a thin film having a desired physical quantity with high accuracy and uniformity without requiring a significant modification of the apparatus. It is an object of the present invention to provide a film thickness control device for a thin film that makes it possible.
本発明は、上記課題を解決するために鋭意研究を重ねた結果、成膜装置の構成を特性の公正にする事で目的を達成できることを見出し、この知見に基づいて本発明をなすに至った。すなわち、成膜チャンバ内に成膜サンプルとは別に薄膜が成膜され、成膜中薄膜の物理量を読み取る物理量測定素子と、その物理量と所望の物理量とを比較する比較部と、比較結果に基づいて成膜条件及び/または成膜時間を制御する制御部とを設けることを特徴とする。 As a result of intensive studies to solve the above problems, the present invention has found that the object can be achieved by making the structure of the film forming apparatus fair in characteristics, and has reached the present invention based on this knowledge. . That is, a thin film is formed separately from the film formation sample in the film formation chamber, a physical quantity measuring element that reads the physical quantity of the thin film during film formation, a comparison unit that compares the physical quantity with a desired physical quantity, and a comparison result And a controller for controlling the film formation conditions and / or the film formation time.
また、物理量は、成膜中の薄膜の抵抗値、成膜中の薄膜の電子移動度、又は成膜中の薄膜の電気容量であってもよい。また、物理量測定素子は、絶縁性基板上に2つ以上の電極を有するものとしてもよく、また、成膜中の薄膜は、2種類以上の元素からなる膜であるものとしてもよい。 The physical quantity may be a resistance value of the thin film being formed, an electron mobility of the thin film being formed, or an electric capacity of the thin film being formed. The physical quantity measuring element may have two or more electrodes on an insulating substrate, and the thin film being formed may be a film made of two or more elements.
本発明によれば、所望の物理量を有する薄膜の製造において、所望の物理量を膜内に均一に有する薄膜の製造を可能にする。 ADVANTAGE OF THE INVENTION According to this invention, in manufacture of the thin film which has a desired physical quantity, manufacture of the thin film which has a desired physical quantity uniformly in a film | membrane is enabled.
以下、本発明の実施の形態について、EB蒸着機を使用したNiCr(80:20)薄膜成膜を例に取り、図1、図2、図3を使用して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1, 2, and 3, taking NiCr (80:20) thin film deposition using an EB vapor deposition machine as an example.
図1は、本発明による成膜装置における、成膜条件の制御を行う成膜フローを示すフローチャートである。
ステップS101において、成膜レートと目標膜厚の設定を行う。ここでは、例として、成膜レートを成膜レート下限R0と成膜レート上限R1の間に設定し、膜厚をy0まで成膜を行う場合を示す。この設定内容を使用して、以降のステップにおいて比較、制御を行う。次に、ステップS102において、EB電源のエミッションを開始し、成膜が開始される。次に、ステップS103において、物理量測定素子による抵抗測定を行う。ここでは抵抗値の変化から薄膜膜厚yと膜厚変化量を算出し、経過時間との関係から成膜レートRを算出する。
FIG. 1 is a flowchart showing a film forming flow for controlling film forming conditions in a film forming apparatus according to the present invention.
In step S101, a film formation rate and a target film thickness are set. Here, as an example, the film formation rate is set between the film formation rate lower limit R0 and the film formation rate upper limit R1, and the film formation is performed up to y0. Using this setting content, comparison and control are performed in subsequent steps. Next, in step S102, emission of the EB power source is started and film formation is started. Next, in step S103, resistance measurement using a physical quantity measuring element is performed. Here, the thin film thickness y and the film thickness change amount are calculated from the change in resistance value, and the film formation rate R is calculated from the relationship with the elapsed time.
ステップS104において、算出した膜厚yと、ステップS101において設定した設定膜厚y0とを比較し、膜厚yが設定膜厚y0に達していれば、ステップS107に進み、EB蒸着は終了する。また、ステップS104において、膜厚yが設定膜厚y0に達していない場合は、ステップS105、ステップS106に進み、成膜レートRの比較を行う。 In step S104, the calculated film thickness y is compared with the set film thickness y0 set in step S101. If the film thickness y has reached the set film thickness y0, the process proceeds to step S107, and the EB vapor deposition ends. If the film thickness y does not reach the set film thickness y0 in step S104, the process proceeds to step S105 and step S106, and the film formation rate R is compared.
ステップS105において、成膜レートRがステップS101において設定した成膜レート下限R0に達していない場合、ステップS108に進み、EB電源のPOWERを上げて成膜レートRが上昇される。また、ステップS105において、成膜レートRが成膜レート下限R0に達している場合には、ステップS106に進む。 In step S105, if the film formation rate R has not reached the film formation rate lower limit R0 set in step S101, the process proceeds to step S108, where the EB power supply POWER is increased to increase the film formation rate R. In step S105, when the film formation rate R has reached the film formation rate lower limit R0, the process proceeds to step S106.
ステップS106において、成膜レートRが成膜レート上限R1以下である場合には、EB電源のPOWERは適量と判断され、ステップS109に進み、EB電源のPOWERは維持したままとなる。また、ステップS106において、成膜レートRが成膜レート上限R1より高い場合には、ステップ110に進み、EB電源のPOWERは下げられ成膜レートRが低下される。ステップS108乃至ステップS110に続いて、ステップS111に進み、ステップS111において一定時間成膜を行い、再びステップ103に進む。
In step S106, when the film formation rate R is equal to or less than the film formation rate upper limit R1, the power of the EB power source is determined to be an appropriate amount, and the process proceeds to step S109, and the power of the EB power source is maintained. In step S106, if the film formation rate R is higher than the film formation rate upper limit R1, the process proceeds to
以上のように、EB電源のPOWER制御を行いながら、成膜を行うことにより、ステップS101で設定した成膜レートを維持しつつ、目的の膜厚まで成膜を行うことができ、膜質が均一な成膜を行う事が可能となる。より厳密な制御を行う場合には、R0、R1の幅を狭くし、ステップ111の成膜時間及びサイクル時間を短縮し、物理量測定素子に、高分解能の測定器を使用すればよい。また、成膜装置は、EB蒸着機だけではなく、MBE、PCVD、CVD、MOCVD、スパッタを使用してもよい。 As described above, by performing film formation while performing POWER control of the EB power supply, film formation can be performed up to the target film thickness while maintaining the film formation rate set in step S101, and the film quality is uniform. It is possible to perform proper film formation. When more strict control is performed, the widths of R0 and R1 are narrowed, the film formation time and cycle time in step 111 are shortened, and a high-resolution measuring device may be used as the physical quantity measuring element. The film forming apparatus may use not only the EB vapor deposition machine but also MBE, PCVD, CVD, MOCVD, and sputtering.
図2は、本発明による成膜装置の一例として、EB蒸着機200の構成と配置を示す図である。
成膜条件としては、成膜チャンバ201の真空度は、1×10-7Torrとし、サンプル204は、GaAs基板を使用した。サンプル204は、サンプル204と蒸着源202との距離を一定にするため、プラネタリホルダ208にセットした。このプラネタリホルダ208は公転を行う。蒸着源202は、NiCr(80:20)φ30mm、厚み3mmのタブレットを使用し、タングステン製のハースに充填した。
FIG. 2 is a diagram showing the configuration and arrangement of an EB
As film forming conditions, the degree of vacuum of the
図2において、EB蒸着機200は、物理量測定素子205を備える。物理量測定素子205は、ホルダ208上に配置する場合には、公転による配線のねじれを起こさない公転軸直下に設置する。この際、配線ケーブル206が接続される面を蒸着源202がある面とは反対に配置するように配置する。また、物理量測定素子205をホルダ208上ではなく、例えばチャンバ201内壁上に設置する場合には、物理量測定素子205は、蒸着源202からの距離が蒸着源202とサンプル204との間の距離と同じとなり、かつその距離で蒸着源202を中心に球を描いた時に、物理量測定素子205の面がその球の法線に向き、かつ配線を接続する面が蒸着源202とは反対側となるように配置する。
In FIG. 2, the EB
このように、設置した物理量測定素子205は、チャンバ201外部の物理量計測器207に接続され、物理量測定器207によって成膜された膜の電気特性を測定する。このとき、物理量測定器207は、薄膜の抵抗を測定する機器だけでなく、例えば電子移動度や電気容量などの他の電気特性を測定する機器であってもよい。また、物理量測定器207の分解能が高いほど、成膜制御性が高くなるため、分解能が高い物理量測定器を使用することが望ましい。
As described above, the installed physical
図3は、本発明における物理量測定素子の構造の詳細を示す図である。図3aは、物理量測定素子の上面図を示す。
図3aにおいて、物理量測定素子の構造として具体的には3cm×5cm、厚み3mmのガラス板301の両端5mmの部分に金を蒸着し電極302としたものを使用する。ただしこの寸法、材質には決まりはなく、絶縁性平板上に電極を備えたものなら何でも良い。
FIG. 3 is a diagram showing details of the structure of the physical quantity measuring element in the present invention. FIG. 3a shows a top view of the physical quantity measuring element.
In FIG. 3 a, specifically, the structure of the physical quantity measuring element is a 3 cm × 5 cm, 3 mm
図3bは、配線ケーブル303により物理量測定素子と物理量計測器とを接続した場合の側面図を示す。図3bにおいて、物理量測定素子は、背面の電極部302において測定器に接続する為の配線ケーブル303と接続する。
FIG. 3 b shows a side view when the physical quantity measuring element and the physical quantity measuring device are connected by the
図3cは、配線ケーブル303で物理量測定素子と物理量計測器とを接続する別の形態の側面図を示す。図3cにおいて、物理量測定素子の電極は、コネクタ形状306とし、さらにチャンバ内壁304に、物理量計測器と電気的に接続されたソケット部305を設ける。物理量測定素子の電極コネクタ306をチャンバ内壁のソケット部305に装着できる構造とすることにより、物理量測定素子を再現性良く設置でき、取り外しが容易で使い勝手が良い形状とすることができる。
FIG. 3 c shows a side view of another embodiment in which the physical quantity measuring element and the physical quantity measuring device are connected by the
図3dは、成膜を行い、物理量測定素子に薄膜が成膜された様子を示す側面図である。物理量測定素子は、使い捨てとし、成膜バッチごとに新たなものを調製することが望ましいが、例えば、PCVDで成膜する場合に、使用した物理量測定素子について、その物理量測定素子に成膜された薄膜307を同じPCVDでプラズマエッチングし、薄膜307を剥離する構成とすることもできる。この場合には、物理量測定素子は、成膜バッチごとに取り替える必要がなくなる。また、この場合、成膜装置と薄膜を除去する装置は、必ずしも同一とする必要はなく、別の装置とすることも可能である。
FIG. 3d is a side view showing a state in which a thin film is formed on the physical quantity measuring element after film formation. The physical quantity measuring element should be disposable, and it is desirable to prepare a new one for each film forming batch. For example, when forming a film by PCVD, the physical quantity measuring element used was formed on the physical quantity measuring element. The
また、物理量測定素子の電極数、配置については、4端子等の多端子構造に改良することができる。この場合には、4端子測定等の、より精度の高い成膜制御を行うことができる。さらに、電極に磁場を発生させる機構を物理量測定素子近傍に備えることにより、ホール測定、ファン・デア・ポー測定を行うことができ、これにより確認できる測定パラメータを使用して成膜制御を行う事も可能である。 Further, the number of electrodes and the arrangement of the physical quantity measuring element can be improved to a multi-terminal structure such as four terminals. In this case, film formation control with higher accuracy such as four-terminal measurement can be performed. Furthermore, by providing a mechanism for generating a magnetic field in the electrode in the vicinity of the physical quantity measuring element, it is possible to perform hole measurement, fan der paw measurement, and perform film formation control using measurement parameters that can be confirmed by this. Is also possible.
201 成膜チャンバ
202 蒸着ハース
203 飛行金属粒子
204 GaAsウエハ
205 物理量測定素子
206 配線ケーブル
207 物理量計測器
301 ガラス板
302 金電極
303 配線ケーブル
304 チャンバ内壁
305 ソケット
306 コネクタ
307 成膜された薄膜
DESCRIPTION OF
Claims (6)
前記薄膜の物理量と所望の物理量とを比較する比較部と、
前記比較部の比較結果に基づいて成膜条件及び/または成膜時間を制御する制御部と
を備えることを特徴とした成膜装置。 A physical quantity measuring element for measuring a physical quantity of a thin film during film formation;
A comparison unit for comparing the physical quantity of the thin film with a desired physical quantity;
A film forming apparatus comprising: a control unit that controls film forming conditions and / or film forming time based on a comparison result of the comparison unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009086341A JP2010236040A (en) | 2009-03-31 | 2009-03-31 | Film deposition system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009086341A JP2010236040A (en) | 2009-03-31 | 2009-03-31 | Film deposition system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010236040A true JP2010236040A (en) | 2010-10-21 |
Family
ID=43090643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009086341A Withdrawn JP2010236040A (en) | 2009-03-31 | 2009-03-31 | Film deposition system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010236040A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013190895A1 (en) * | 2012-06-21 | 2013-12-27 | 住友電気工業株式会社 | Semiconductor device manufacturing method and film forming device |
CN103981505A (en) * | 2014-05-06 | 2014-08-13 | 京东方科技集团股份有限公司 | Monitoring device |
-
2009
- 2009-03-31 JP JP2009086341A patent/JP2010236040A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013190895A1 (en) * | 2012-06-21 | 2013-12-27 | 住友電気工業株式会社 | Semiconductor device manufacturing method and film forming device |
JP2014003250A (en) * | 2012-06-21 | 2014-01-09 | Sumitomo Electric Ind Ltd | Semiconductor device manufacturing method and deposition apparatus |
CN103981505A (en) * | 2014-05-06 | 2014-08-13 | 京东方科技集团股份有限公司 | Monitoring device |
US9879343B2 (en) | 2014-05-06 | 2018-01-30 | Boe Technology Group Co., Ltd. | Detection system for detecting service life of baffle mechanism in a chamber for vacuum coating |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4463416B2 (en) | Method for forming semiconductor device | |
JP5979182B2 (en) | Substrate support apparatus and substrate processing apparatus having the same | |
US20040087047A1 (en) | Control of nichrome resistor temperature coefficient using RF plasma sputter etch | |
JPS6148773B2 (en) | ||
JP2010236040A (en) | Film deposition system | |
US8482375B2 (en) | Sputter deposition of cermet resistor films with low temperature coefficient of resistance | |
JP2006080170A (en) | Manufacturing method of cnt-containing wiring material and target material for sputtering | |
WO2014204812A1 (en) | Replacement metal gate transistor | |
CN110983276A (en) | Preparation method and preparation equipment of tantalum nitride film resistor | |
JP2002517084A (en) | Resistor having low temperature coefficient of resistance and method of manufacturing the same | |
KR101952879B1 (en) | Composite target sputtering for forming doped phase change meterials | |
CN114388265A (en) | Insulator film in MIM capacitor and preparation method thereof | |
JP2009301796A (en) | Ceramic heater and its manufacturing method | |
KR101812947B1 (en) | Method of manufacturing resistive film for bolometer, resistive film for bolometer by the same and method of manufacturing bolometer | |
JP4768967B2 (en) | Stencil mask for ion implantation and manufacturing method thereof | |
JPH06108238A (en) | Sputtering device | |
US9709453B2 (en) | Pressure sensor and method for manufacturing the same | |
WO2022163806A1 (en) | Temperature measurement method, temperature measurement device, and thin film formation method | |
JP5804415B2 (en) | Nano-gap electrode and manufacturing method thereof | |
JP4901264B2 (en) | Plasma CVD equipment | |
KR102054594B1 (en) | Tungsten thin film with improved conductivity and manufacturing method thereof | |
JP2966943B2 (en) | Probe for measuring plasma parameters | |
KR20040102319A (en) | Stencil mask for ion implantation | |
JP2005097708A (en) | Thin film deposition apparatus, thin film evaluation method, and thin film deposition method | |
US6368729B1 (en) | Tungsten film, method of manufacturing the same, and thin-film heater |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |