JP2010233171A - High frequency amplifier circuit and communication apparatus - Google Patents

High frequency amplifier circuit and communication apparatus Download PDF

Info

Publication number
JP2010233171A
JP2010233171A JP2009081366A JP2009081366A JP2010233171A JP 2010233171 A JP2010233171 A JP 2010233171A JP 2009081366 A JP2009081366 A JP 2009081366A JP 2009081366 A JP2009081366 A JP 2009081366A JP 2010233171 A JP2010233171 A JP 2010233171A
Authority
JP
Japan
Prior art keywords
resistor
heterojunction bipolar
bipolar transistor
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009081366A
Other languages
Japanese (ja)
Other versions
JP5448044B2 (en
Inventor
Yuta Sugiyama
雄太 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2009081366A priority Critical patent/JP5448044B2/en
Publication of JP2010233171A publication Critical patent/JP2010233171A/en
Application granted granted Critical
Publication of JP5448044B2 publication Critical patent/JP5448044B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high frequency amplifier circuit which functions even when a supply voltage to a bias supply circuit is low. <P>SOLUTION: The bias supply circuit includes a second hetero-junction bipolar transistor of which the emitter is grounded, a depression type FET, and first and second resistors. One end of the first resistor is connected to the collector of the second hetero-junction bipolar transistor, and the other end of the first resistor is connected to a first node. One end of the second resistor is connected to the first node and the other end of the second resistor is grounded. The gate of the depression type FET is connected to the first node, the source of the depression type FET is connected to the base of the second hetero-junction bipolar transistor directly or via a resistor, and a bias voltage is output from the source of the depression type FET. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、高周波信号を増幅する高周波増幅回路およびそれを用いた通信機器に関する。   The present invention relates to a high-frequency amplifier circuit that amplifies a high-frequency signal and a communication device using the same.

近年の無線通信端末においては小型化が要求されており、それに使用される部品も小型化が要求されている。高周波増幅回路においても例外ではなく、例えばIEEE（Institute of Electrical and Electronic Engineers）802.11a/b/gに準拠する無線LAN(Local Area Network)に用いられているOFDM(Orthogonal Frequency Division Multiplexing)変調信号や、携帯電話で用いられているCDMA（Code Division Multiple Access）方式の高周波信号等の増幅にも、パワー密度の許容値が大きいヘテロ接合型バイポーラトランジスタを用いた高周波増幅回路が利用されている。   In recent years, wireless communication terminals are required to be downsized, and parts used therefor are also required to be downsized. There is no exception in high-frequency amplifier circuits, for example, OFDM (Orthogonal Frequency Division Multiplexing) modulation signals used in wireless LAN (Local Area Network) compliant with IEEE (Institute of Electrical and Electronic Engineers) 802.11a / b / g, A high frequency amplifier circuit using a heterojunction bipolar transistor having a large allowable power density is also used for amplifying CDMA (Code Division Multiple Access) type high frequency signals used in mobile phones.

ところが一般的にGaAsなどで構成されるヘテロ接合型バイポーラトランジスタは、そのベースにおけるオン電圧が高いために、図２に示すようなバイアス供給回路（非特許文献１）を用いた高周波増幅回路では２.５Ｖ以上のバイアス供給電圧が必要となり、これ以下の電圧では電流が流れないため、低電圧化が難しい。あるいは、２.８Ｖから３Ｖといった閾値に近い電圧をバイアス供給回路への供給電圧とすると、バイアス供給電圧の変動あるいは温度変動に際して流れる電流が大きく変動し、不安定となってしまう。   However, in general, a heterojunction bipolar transistor composed of GaAs or the like has a high on-voltage at its base, so that a high-frequency amplifier circuit using a bias supply circuit (Non-Patent Document 1) as shown in FIG. A bias supply voltage of 0.5 V or higher is required, and current does not flow at voltages lower than this, so it is difficult to reduce the voltage. Alternatively, if a voltage close to a threshold value of 2.8 V to 3 V is used as the supply voltage to the bias supply circuit, the current that flows when the bias supply voltage changes or the temperature changes greatly fluctuates and becomes unstable.

この課題を解決するために、例えば非特許文献２では、ディプレション型電界効果型トランジスタをバイアス供給回路に組み込むことを提案している。これは従来別々だったヘテロ接合型バイポーラトランジスタプロセスとショットキー接合型のディプレション型電界効果トランジスタプロセスを、同一ウェハに適用することが可能になったことを利用している。   In order to solve this problem, for example, Non-Patent Document 2 proposes to incorporate a depletion type field effect transistor in a bias supply circuit. This utilizes the fact that the heterojunction bipolar transistor process and the Schottky junction depletion type field effect transistor process, which have been conventionally separated, can be applied to the same wafer.

2001 IEEE MTT-S Int. Microwave Symp. Dig., pp.507-510, 20012001 IEEE MTT-S Int. Microwave Symp. Dig., Pp.507-510, 2001 IEEE Journal of Solid-State Circuits, Vol.42, No.10, pp.2137-2148, Oct 2007IEEE Journal of Solid-State Circuits, Vol.42, No.10, pp.2137-2148, Oct 2007

しかしながら、非特許文献２の回路では、ディプレション型電界効果トランジスタのゲート閾値電圧の絶対値が、ヘテロ接合型バイポーラトランジスタのベースのオン電圧より十分小さいことが必要となる。非特許文献２の回路を図３に示し、これを用いて説明する。図３に示す回路では、ヘテロ接合型バイポーラトランジスタ２１、２２と、電界効果トランジスタ３１と、抵抗１１とを備える。ヘテロ接合型バイポーラトランジスタ２２は、高周波信号を増幅する。ヘテロ接合型バイポーラトランジスタ２１のベース-エミッタ間電圧をVbe、電界効果トランジスタ３１のゲート−ソース間電圧をVgsとすると、電界効果トランジスタ３１のコレクタの電位は、Vbe+Vgsと表される。抵抗１１の抵抗値によりヘテロ接合型バイポーラトランジスタ２１のコレクタに流れる電流が調整され、ヘテロ接合型バイポーラトランジスタ２１のベースの電圧とヘテロ接合型バイポーラトランジスタ２２のベース電圧が同じになるために、トランジスタの比に応じてヘテロ接合型バイポーラトランジスタ２２のコレクタ電流が流れる、いわゆるカレントミラー構成となっている。   However, in the circuit of Non-Patent Document 2, it is necessary that the absolute value of the gate threshold voltage of the depletion type field effect transistor is sufficiently smaller than the ON voltage of the base of the heterojunction bipolar transistor. The circuit of Non-Patent Document 2 is shown in FIG. The circuit shown in FIG. 3 includes heterojunction bipolar transistors 21 and 22, a field effect transistor 31, and a resistor 11. The heterojunction bipolar transistor 22 amplifies the high frequency signal. When the base-emitter voltage of the heterojunction bipolar transistor 21 is Vbe and the gate-source voltage of the field effect transistor 31 is Vgs, the collector potential of the field effect transistor 31 is expressed as Vbe + Vgs. The current flowing through the collector of the heterojunction bipolar transistor 21 is adjusted by the resistance value of the resistor 11, and the base voltage of the heterojunction bipolar transistor 21 and the base voltage of the heterojunction bipolar transistor 22 become the same. This is a so-called current mirror configuration in which the collector current of the heterojunction bipolar transistor 22 flows according to the ratio.

電界効果トランジスタ３１はディプレション型電界効果トランジスタであり、ソース電流はヘテロ接合型バイポーラトランジスタ２１及び２２のベースへの供給電流であるので十分小さく、Vgsは負となる。ところで電界効果トランジスタ３１のゲート−ソース間閾値電圧の絶対値が大きい場合、Vgsの絶対値も大きくなり、ノードＮ３の電位は低くなる。ヘテロ接合型バイポーラトランジスタ２１のコレクタ−エミッタ間の電圧がニー電圧以下となった場合、ヘテロ接合型バイポーラトランジスタ２１は飽和領域での動作となる。このとき、高周波増幅用ヘテロ接合型バイポーラトランジスタ２２のコレクタ−エミッタ間電圧は別の電源から与えられるため十分大きく、飽和領域にはないため両者の状態が異なり、カレントミラーが機能しなくなってしまう。   The field effect transistor 31 is a depletion type field effect transistor, and since the source current is a supply current to the bases of the heterojunction bipolar transistors 21 and 22, it is sufficiently small and Vgs is negative. By the way, when the absolute value of the gate-source threshold voltage of the field effect transistor 31 is large, the absolute value of Vgs is also large, and the potential of the node N3 is low. When the voltage between the collector and the emitter of the heterojunction bipolar transistor 21 becomes equal to or lower than the knee voltage, the heterojunction bipolar transistor 21 operates in a saturation region. At this time, the collector-emitter voltage of the heterojunction bipolar transistor 22 for high frequency amplification is sufficiently large because it is supplied from another power source, and since it is not in the saturation region, the state of the two is different and the current mirror does not function.

一般にGaAs基板を用いたヘテロ接合型バイポーラトランジスタのVbeは約１.２Ｖであり、近年ヘテロ接合型バイポーラトランジスタと同一ウェハに作成可能となったpHEMTプロセスによるディプレション型電界効果トランジスタの閾値電圧は約−１Ｖ程度なので、コレクタ−エミッタ間電圧は最小で０.２Ｖと極めて小さくなる。上記の問題を避けるためには、製造プロセスの調整によりディプレション型電界効果トランジスタの閾値電圧を調整することも可能ではあるが、仮に閾値電圧を上げた場合、同一チップ上に作成されるスイッチなど他の回路で使用しているディプレション型電界効果トランジスタの性能を劣化させてしまう。   In general, Vbe of a heterojunction bipolar transistor using a GaAs substrate is about 1.2 V, and the threshold voltage of a depletion type field effect transistor by a pHEMT process that can be formed on the same wafer as a heterojunction bipolar transistor in recent years is Since the voltage is about -1V, the collector-emitter voltage is as small as 0.2V as a minimum. In order to avoid the above problem, it is possible to adjust the threshold voltage of the depletion type field effect transistor by adjusting the manufacturing process. However, if the threshold voltage is increased, a switch created on the same chip. The performance of the depletion type field effect transistor used in other circuits is deteriorated.

本発明の目的は、上記の問題を解決し、バイアス供給回路への供給電圧が低くても機能する高周波増幅回路を実現することである。   An object of the present invention is to solve the above problems and to realize a high-frequency amplifier circuit that functions even when the supply voltage to the bias supply circuit is low.

本発明の高周波増幅回路は、高周波信号を増幅する高周波増幅回路において、高周波信号を増幅する第１のヘテロ接合バイポーラトランジスタと、前記第１のヘテロ接合型バイポーラトランジスタのベース端子にバイアス電圧を供給するバイアス供給回路を備え、前記バイアス供給回路には、エミッタが接地された第２のヘテロ接合バイポーラトランジスタと、デプレッション型電界効果トランジスタと、第１〜第３の抵抗を有し、前記第２のヘテロ接合型バイポーラトランジスタのコレクタには第３の抵抗を介してバイアス供給回路電源端子へ接続され、前記デプレッション型電界効果トランジスタのドレインは抵抗を介して又は直接バイアス供給回路電源端子へ接続され、前記第１の抵抗の一端は前記第２のヘテロ接合型バイポーラトランジスタのコレクタに接続され、前記第１の抵抗の他端は第１のノードに接続され、前記第２の抵抗の一端は前記第１のノードに接続され、前記第２の抵抗の他端は接地され、前記デプレッション型電界効果トランジスタのゲートは第１のノードに接続され、前記デプレッション型電界効果トランジスタのソースと前記第２のヘテロ接合バイポーラトランジスタのベースが直接又は抵抗を介して接続され、前記デプレッション型電界効果トランジスタのソースからバイアス電圧が出力されることを特徴とする。   The high-frequency amplifier circuit according to the present invention supplies a bias voltage to a first heterojunction bipolar transistor that amplifies a high-frequency signal and a base terminal of the first heterojunction bipolar transistor in the high-frequency amplifier circuit that amplifies the high-frequency signal. A bias supply circuit, the bias supply circuit including a second heterojunction bipolar transistor having an emitter grounded, a depletion type field effect transistor, and first to third resistors, and the second heterojunction bipolar transistor. The collector of the junction type bipolar transistor is connected to a bias supply circuit power supply terminal via a third resistor, and the drain of the depletion type field effect transistor is connected to the bias supply circuit power supply terminal via a resistor or directly. One end of the resistor 1 is the second heterojunction bipolar transistor. The other end of the first resistor is connected to the first node, one end of the second resistor is connected to the first node, and the other end of the second resistor is connected to the collector of the transistor. Grounded, the gate of the depletion type field effect transistor is connected to a first node, the source of the depletion type field effect transistor and the base of the second heterojunction bipolar transistor are connected directly or via a resistor, A bias voltage is output from the source of the depletion type field effect transistor.

また、前記高周波増幅回路においては、前記第１のノードは容量を介して高周波的に接地されていてもよい。   In the high-frequency amplifier circuit, the first node may be grounded at a high frequency via a capacitor.

また、前記第１のノードと前記デプレッション型電界効果トランジスタのゲートは抵抗を介して接続されていてもよい。   Further, the first node and the gate of the depletion type field effect transistor may be connected via a resistor.

本発明の無線機器は、上記いずれかの高周波増幅回路を用いたことを特徴とする。   A wireless device according to the present invention uses any one of the above-described high-frequency amplifier circuits.

本発明によれば、閾値電圧の絶対値が大きいディプレション型電界効果トランジスタをバイアス供給回路に用いることが可能となるため、低いバイアス供給電圧で動作可能な高周波増幅回路を実現することができる。   According to the present invention, since a depletion type field effect transistor having a large absolute value of the threshold voltage can be used for the bias supply circuit, a high-frequency amplifier circuit that can operate with a low bias supply voltage can be realized. .

本発明による高周波増幅回路の第１の実施形態の回路図である。1 is a circuit diagram of a first embodiment of a high-frequency amplifier circuit according to the present invention. 従来の高周波増幅回路の回路図である。It is a circuit diagram of the conventional high frequency amplifier circuit. 従来の高周波増幅回路の回路図である。It is a circuit diagram of the conventional high frequency amplifier circuit. 本発明による高周波増幅回路の第２の実施形態の回路図である。FIG. 4 is a circuit diagram of a second embodiment of the high-frequency amplifier circuit according to the present invention. 本発明による高周波増幅回路の第３の実施形態の回路図である。It is a circuit diagram of 3rd Embodiment of the high frequency amplifier circuit by this invention.

本発明の実施形態について図面を参照しつつ以下説明するが、本発明がこれらに限定されるものではない。図１は高周波信号を増幅する高周波増幅回路の第１の実施形態の回路図である。図１に示す高周波増幅回路は、高周波信号を増幅する第１のヘテロ接合バイポーラトランジスタ２２と、第１のヘテロ接合型バイポーラトランジスタ２２のベース端子にバイアス電圧を供給するバイアス供給回路１を備える。バイアス供給回路１には、エミッタが接地された第２のヘテロ接合バイポーラトランジスタ２１と、デプレッション型電界効果トランジスタ３１と、第１の抵抗１２、第２の抵抗１３および第３の抵抗１１を有する。図１に示す高周波増幅回路は、さらに抵抗１４および１５を備える。   Embodiments of the present invention will be described below with reference to the drawings, but the present invention is not limited thereto. FIG. 1 is a circuit diagram of a first embodiment of a high frequency amplifier circuit for amplifying a high frequency signal. The high frequency amplifier circuit shown in FIG. 1 includes a first heterojunction bipolar transistor 22 that amplifies a high frequency signal, and a bias supply circuit 1 that supplies a bias voltage to the base terminal of the first heterojunction bipolar transistor 22. The bias supply circuit 1 includes a second heterojunction bipolar transistor 21 whose emitter is grounded, a depletion type field effect transistor 31, a first resistor 12, a second resistor 13, and a third resistor 11. The high frequency amplifier circuit shown in FIG. 1 further includes resistors 14 and 15.

第１の抵抗１２の一端は第２のヘテロ接合型バイポーラトランジスタ２１のコレクタに接続され、第１の抵抗１２の他端は第１のノードＮ１に接続されている。また、第２の抵抗１３の一端は第１のノードＮ１に接続され、第２の抵抗１３の他端は接地されている。すなわち第１のノードＮ１は第１の抵抗１２と第２の抵抗１３とを接続するノードである。デプレッション型電界効果トランジスタ３１のゲートは第１のノードＮ１に接続される。第２のヘテロ接合バイポーラトランジスタ２１のコレクタは第３の抵抗１１を介してバイアス供給回路電源端子５１に接続されている。デプレッション型電界効果トランジスタ３１のドレインは、本実施形態においてはバイアス供給回路電源端子５１に接続されるが、デプレッション型電界効果トランジスタ３１のドレイン−エミッタ電圧が十分大きくなる範囲であれば、他の電源に接続しても良い。また、デプレッション型電界効果トランジスタ３１のドレインは直接バイアス供給回路電源端子５１へ接続されているが、抵抗を介してバイアス供給回路電源端子５１へ接続されてもよい。   One end of the first resistor 12 is connected to the collector of the second heterojunction bipolar transistor 21, and the other end of the first resistor 12 is connected to the first node N1. One end of the second resistor 13 is connected to the first node N1, and the other end of the second resistor 13 is grounded. That is, the first node N1 is a node that connects the first resistor 12 and the second resistor 13. The gate of the depletion type field effect transistor 31 is connected to the first node N1. The collector of the second heterojunction bipolar transistor 21 is connected to the bias supply circuit power supply terminal 51 via the third resistor 11. In this embodiment, the drain of the depletion type field effect transistor 31 is connected to the bias supply circuit power supply terminal 51. However, as long as the drain-emitter voltage of the depletion type field effect transistor 31 is in a sufficiently large range, another power source is used. You may connect to. Further, although the drain of the depletion type field effect transistor 31 is directly connected to the bias supply circuit power supply terminal 51, it may be connected to the bias supply circuit power supply terminal 51 through a resistor.

デプレッション型電界効果トランジスタ３１のソースと第２のヘテロ接合バイポーラトランジスタ２１のベースが抵抗１４を介して接続されている。ただし、抵抗１４は本発明において必須ではなく、増幅器の特性を調整するためには省略し、デプレッション型電界効果トランジスタ３１のソースと第２のヘテロ接合バイポーラトランジスタ２１のベースを直接接続してもよい。デプレッション型電界効果トランジスタ３１のソースからバイアス電圧が出力され、抵抗１５を介して高周波増幅用の第１のヘテロ接合型バイポーラトランジスタ２２のベースに供給される。高周波信号は、高周波信号入力端子５２から容量４１を介して第１のヘテロ接合型バイポーラトランジスタ２２のベースに入力され、第１のヘテロ接合型バイポーラトランジスタ２２のコレクタから増幅された高周波信号が高周波信号出力端子５３から出力される。   The source of the depletion type field effect transistor 31 and the base of the second heterojunction bipolar transistor 21 are connected via a resistor 14. However, the resistor 14 is not essential in the present invention, and may be omitted to adjust the characteristics of the amplifier, and the source of the depletion type field effect transistor 31 and the base of the second heterojunction bipolar transistor 21 may be directly connected. . A bias voltage is output from the source of the depletion type field effect transistor 31 and supplied to the base of the first heterojunction bipolar transistor 22 for high frequency amplification via the resistor 15. The high frequency signal is input from the high frequency signal input terminal 52 to the base of the first heterojunction bipolar transistor 22 via the capacitor 41, and the high frequency signal amplified from the collector of the first heterojunction bipolar transistor 22 is the high frequency signal. Output from the output terminal 53.

本実施形態において第１の抵抗１２の抵抗値は８ｋΩ、第２の抵抗１３の抵抗値は２ｋΩであり、第３の抵抗１１の抵抗値は１００Ωである。バイアス供給回路の消費電力を小さくするためには第１、第２の抵抗１２、１３の抵抗値は第３の抵抗１１に比べて十分大きい値が望ましい。ただし、デプレッション型電界効果トランジスタ３１のゲートはショットキー接合型となるため、ゲートリーク電流が大きい。したがってこのリーク電流による電圧降下の影響を避けるためには、第１、第２の抵抗１２、１３の抵抗値は１ＭΩ以下であることが望ましい。また、第２のヘテロ接合バイポーラトランジスタ２１及び第１のヘテロ接合型バイポーラトランジスタ２２のベース−エミッタ間電圧の閾値は１.２Ｖ、デプレッション型電界効果トランジスタ３１のゲート−エミッタ間電圧の閾値は−１.０Ｖである。   In this embodiment, the resistance value of the first resistor 12 is 8 kΩ, the resistance value of the second resistor 13 is 2 kΩ, and the resistance value of the third resistor 11 is 100Ω. In order to reduce the power consumption of the bias supply circuit, the resistance values of the first and second resistors 12 and 13 are desirably sufficiently larger than those of the third resistor 11. However, since the gate of the depletion type field effect transistor 31 is a Schottky junction type, the gate leakage current is large. Therefore, in order to avoid the influence of the voltage drop due to the leakage current, the resistance values of the first and second resistors 12 and 13 are desirably 1 MΩ or less. The threshold value of the base-emitter voltage of the second heterojunction bipolar transistor 21 and the first heterojunction bipolar transistor 22 is 1.2 V, and the threshold value of the gate-emitter voltage of the depletion type field effect transistor 31 is -1. 0.0V.

以上のような回路構成とすることにより、デプレッション型電界効果トランジスタ３１のゲート電位が０.２Ｖ程度であったとしても、第２のヘテロ接合バイポーラトランジスタ２１のコレクタ電位は１.０Ｖ程度となるため、図２に示す従来の構成で生じていた、第２のヘテロ接合バイポーラトランジスタ２１が飽和領域とる事態を避けることができる。また、この構成の場合、バイアス供給電圧は余裕を見て１.５Ｖ以上あればよく、図３に示す従来の構成で必要であった２.５Ｖより低下させることが可能となる。すなわち、低いバイアス供給電圧で動作可能であり、電圧変動や温度変動に対して安定動作が可能な高周波増幅回路を安価に実現することができる。   With the circuit configuration as described above, even if the gate potential of the depletion type field effect transistor 31 is about 0.2V, the collector potential of the second heterojunction bipolar transistor 21 is about 1.0V. The situation where the second heterojunction bipolar transistor 21 takes the saturation region, which has occurred in the conventional configuration shown in FIG. 2, can be avoided. In the case of this configuration, the bias supply voltage need only be 1.5 V or more with a margin, and can be lowered from 2.5 V required in the conventional configuration shown in FIG. That is, a high-frequency amplifier circuit that can operate with a low bias supply voltage and can stably operate with respect to voltage fluctuations and temperature fluctuations can be realized at low cost.

図４に本発明の第２の実施形態を示す。図４に示す実施形態では、デプレッション型電界効果トランジスタ３１のゲートに容量４２の一端が接続され、容量４２の他端が接地される。すなわち、第１のノードＮ１が容量４２を介して高周波的に接地されている。このような構成をとることにより、バイアス供給回路における安定性を増すことが出来る。   FIG. 4 shows a second embodiment of the present invention. In the embodiment shown in FIG. 4, one end of a capacitor 42 is connected to the gate of the depletion type field effect transistor 31, and the other end of the capacitor 42 is grounded. That is, the first node N1 is grounded via the capacitor 42 at a high frequency. By adopting such a configuration, stability in the bias supply circuit can be increased.

図５に本発明の第３の実施形態を示す。図５に示す実施形態では、第１のノード（第１および第２の抵抗１２及び１３の接続点）とデプレッション型電界効果トランジスタ３１のゲートが抵抗１６を介して接続される。このような構成をとることにより、静電気放電などによる過大な電圧入力に対してのデプレッション型電界効果トランジスタ３１の破壊耐性を向上させることが可能となる。   FIG. 5 shows a third embodiment of the present invention. In the embodiment shown in FIG. 5, the first node (the connection point of the first and second resistors 12 and 13) and the gate of the depletion type field effect transistor 31 are connected via the resistor 16. By adopting such a configuration, it becomes possible to improve the breakdown resistance of the depletion type field effect transistor 31 against an excessive voltage input due to electrostatic discharge or the like.

上述した各高周波増幅回路は、携帯電話、無線LAN等の無線通信に用いる端末機器などの通信機器に用いることができる。   Each high-frequency amplifier circuit described above can be used in communication devices such as terminal devices used for wireless communication such as mobile phones and wireless LANs.

１：バイアス供給回路
１１：第３の抵抗
１２：第１の抵抗
１３：第２の抵抗
１４〜１６：抵抗
２１：第２のヘテロ接合バイポーラトランジスタ
２２：第１のヘテロ接合バイポーラトランジスタ
２３：ヘテロ接合バイポーラトランジスタ
３１：ディプレション型電界効果トランジスタ
４１、４２：容量
５１：バイアス供給回路電源端子
５２：高周波信号入力端子
５３：高周波信号出力端子 1: bias supply circuit 11: third resistor 12: first resistor 13: second resistor 14-16: resistor 21: second heterojunction bipolar transistor 22: first heterojunction bipolar transistor 23: heterojunction Bipolar transistor 31: Depletion type field effect transistor 41, 42: Capacitance 51: Bias supply circuit power supply terminal 52: High frequency signal input terminal 53: High frequency signal output terminal

Claims (4)

高周波信号を増幅する高周波増幅回路において、
高周波信号を増幅する第１のヘテロ接合バイポーラトランジスタと、前記第１のヘテロ接合型バイポーラトランジスタのベース端子にバイアス電圧を供給するバイアス供給回路を備え、
前記バイアス供給回路には、エミッタが接地された第２のヘテロ接合バイポーラトランジスタと、デプレッション型電界効果トランジスタと、第１〜第３の抵抗を有し、
前記第２のヘテロ接合型バイポーラトランジスタのコレクタには第３の抵抗を介してバイアス供給回路電源端子へ接続され、前記デプレッション型電界効果トランジスタのドレインは抵抗を介して又は直接バイアス供給回路電源端子へ接続され、前記第１の抵抗の一端は前記第２のヘテロ接合型バイポーラトランジスタのコレクタに接続され、前記第１の抵抗の他端は第１のノードに接続され、前記第２の抵抗の一端は前記第１のノードに接続され、前記第２の抵抗の他端は接地され、前記デプレッション型電界効果トランジスタのゲートは第１のノードに接続され、前記デプレッション型電界効果トランジスタのソースと前記第２のヘテロ接合バイポーラトランジスタのベースが直接又は抵抗を介して接続され、前記デプレッション型電界効果トランジスタのソースからバイアス電圧が出力されることを特徴とする高周波増幅回路。 In a high frequency amplifier circuit that amplifies a high frequency signal,
A first heterojunction bipolar transistor for amplifying a high-frequency signal; and a bias supply circuit for supplying a bias voltage to a base terminal of the first heterojunction bipolar transistor;
The bias supply circuit includes a second heterojunction bipolar transistor whose emitter is grounded, a depletion type field effect transistor, and first to third resistors.
The collector of the second heterojunction bipolar transistor is connected to a bias supply circuit power supply terminal via a third resistor, and the drain of the depletion type field effect transistor is connected to the bias supply circuit power supply terminal via a resistor or directly. One end of the first resistor is connected to a collector of the second heterojunction bipolar transistor, the other end of the first resistor is connected to a first node, and one end of the second resistor Is connected to the first node, the other end of the second resistor is grounded, the gate of the depletion-type field effect transistor is connected to the first node, the source of the depletion-type field effect transistor and the first A base of two heterojunction bipolar transistors is connected directly or through a resistor, and the depletion type electric field High-frequency amplifier circuit, wherein a bias voltage from the source of the fruit transistor is output. 前記第１のノードは容量を介して高周波的に接地されていることを特徴とする請求項１に記載の高周波増幅回路。   The high-frequency amplifier circuit according to claim 1, wherein the first node is grounded in a high-frequency manner through a capacitor. 前記第１のノードと前記デプレッション型電界効果トランジスタのゲートは抵抗を介して接続されていることを特徴とする請求項１または２に記載の高周波増幅回路。   3. The high frequency amplifier circuit according to claim 1, wherein the first node and the gate of the depletion type field effect transistor are connected via a resistor. 請求項１〜３のいずれかに記載された高周波増幅回路を用いた無線機器。   A wireless device using the high-frequency amplifier circuit according to claim 1.
JP2009081366A 2009-03-30 2009-03-30 High frequency amplifier circuit and communication equipment Active JP5448044B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009081366A JP5448044B2 (en) 2009-03-30 2009-03-30 High frequency amplifier circuit and communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009081366A JP5448044B2 (en) 2009-03-30 2009-03-30 High frequency amplifier circuit and communication equipment

Publications (2)

Publication Number Publication Date
JP2010233171A true JP2010233171A (en) 2010-10-14
JP5448044B2 JP5448044B2 (en) 2014-03-19

Family

ID=43048525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009081366A Active JP5448044B2 (en) 2009-03-30 2009-03-30 High frequency amplifier circuit and communication equipment

Country Status (1)

Country Link
JP (1) JP5448044B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011685A1 (en) * 2011-07-19 2013-01-24 パナソニック株式会社 High-frequency power amplifier
JP2015195566A (en) * 2014-03-20 2015-11-05 株式会社村田製作所 power amplifier module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144859A (en) * 1974-08-16 1976-04-16 Rca Corp
JP2005508580A (en) * 2001-07-02 2005-03-31 フェアチャイルド・セミコンダクター・コーポレーション Auxiliary circuit for monolithic microwave integrated circuit
JP2008084342A (en) * 2007-12-06 2008-04-10 Ricoh Co Ltd Reference voltage source circuit of low voltage operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144859A (en) * 1974-08-16 1976-04-16 Rca Corp
JP2005508580A (en) * 2001-07-02 2005-03-31 フェアチャイルド・セミコンダクター・コーポレーション Auxiliary circuit for monolithic microwave integrated circuit
JP2008084342A (en) * 2007-12-06 2008-04-10 Ricoh Co Ltd Reference voltage source circuit of low voltage operation

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011685A1 (en) * 2011-07-19 2013-01-24 パナソニック株式会社 High-frequency power amplifier
JP2015195566A (en) * 2014-03-20 2015-11-05 株式会社村田製作所 power amplifier module
US9397618B2 (en) 2014-03-20 2016-07-19 Murata Manufacturing Co., Ltd. Power amplification module
US9722542B2 (en) 2014-03-20 2017-08-01 Murata Manufacturing Co., Ltd. Power amplification module
US10211783B2 (en) 2014-03-20 2019-02-19 Murata Manufacturing Co., Ltd. Power amplification module
US10693421B2 (en) 2014-03-20 2020-06-23 Murata Manufacturing Co., Ltd. Power amplification module
US11038469B2 (en) 2014-03-20 2021-06-15 Murata Manufacturing Co., Ltd. Power amplification module

Also Published As

Publication number Publication date
JP5448044B2 (en) 2014-03-19

Similar Documents

Publication Publication Date Title
US10892720B2 (en) Control circuit for power amplifier
KR100824561B1 (en) Quiescent current control circuit for high-power amplifiers
JP2010124433A (en) High-frequency power amplifier
US8217722B2 (en) Power amplifier
US20200266763A1 (en) Bias circuit
US9065389B2 (en) Radio frequency power amplifier with no reference voltage for biasing and electronic system
US9722546B2 (en) Bias circuit for low quiescent current amplifier
US7948329B2 (en) Oscillator gain circuit and method
KR102000759B1 (en) Adaptive bias circuit and power amplifier
JP5448044B2 (en) High frequency amplifier circuit and communication equipment
US7019508B2 (en) Temperature compensated bias network
KR20160071410A (en) Method and apparatus for a floating current source
JP7171950B2 (en) power amplifier
KR20160101677A (en) Rf switch
JP5423381B2 (en) Semiconductor integrated circuit device and power amplifier
JP7419656B2 (en) Current control circuit and power amplifier circuit
JP2004274433A (en) High-frequency integrated circuit device
TWI699964B (en) Bias circuit
US8248166B2 (en) Triplet transconductor
KR101518623B1 (en) Power amplifier of the inverter form for reducing through current
JP2010273284A (en) High frequency amplifier
US10095259B1 (en) Circuit arrangement for compensating current variations in current mirror circuit
WO2020129884A1 (en) Temperature detection circuit
US10651796B2 (en) Resistorless power amplifier
US20080068088A1 (en) Amplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R150 Certificate of patent or registration of utility model

Ref document number: 5448044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350