JP2010232460A - Voltage nonlinear resistor element and method of manufacturing the same - Google Patents

Voltage nonlinear resistor element and method of manufacturing the same Download PDF

Info

Publication number
JP2010232460A
JP2010232460A JP2009078990A JP2009078990A JP2010232460A JP 2010232460 A JP2010232460 A JP 2010232460A JP 2009078990 A JP2009078990 A JP 2009078990A JP 2009078990 A JP2009078990 A JP 2009078990A JP 2010232460 A JP2010232460 A JP 2010232460A
Authority
JP
Japan
Prior art keywords
layer
nio
zno
voltage
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009078990A
Other languages
Japanese (ja)
Other versions
JP5278101B2 (en
Inventor
Masato Usuda
真人 薄田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009078990A priority Critical patent/JP5278101B2/en
Publication of JP2010232460A publication Critical patent/JP2010232460A/en
Application granted granted Critical
Publication of JP5278101B2 publication Critical patent/JP5278101B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a voltage nonlinear resistor element with excellent thermal stability whose threshold voltage in voltage-current characteristics is hard to vary by heat, and a method of manufacturing the same. <P>SOLUTION: The voltage nonlinear resistor element 100 includes: opposite conductor layers 2, 6a and 6b; and a multilayer structure 20 provided among the conductor layers and comprising a first NiO layer 3, a group-III-element-containing ZnO layer 4 containing ZnO and a group III element, and a second NiO layer 5, which are laminated in the order named. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、電圧非直線性抵抗素子及びその製造方法に関し、特に電子回路における過電圧(サージ)保護装置や駆動回路のスイッチング素子などに使用される電圧非直線性素子及びその製造方法に関する。   The present invention relates to a voltage non-linear resistance element and a manufacturing method thereof, and more particularly to a voltage non-linear element used for an overvoltage (surge) protection device in an electronic circuit and a switching element of a driving circuit and a manufacturing method thereof.

電子回路における過電圧(サージ)保護装置などには、ツェナーダイオードやバルクセラミックバリスタなどの電圧非直線性抵抗素子が使用されている。   Voltage non-linear resistance elements such as Zener diodes and bulk ceramic varistors are used in overvoltage (surge) protection devices in electronic circuits.

近年では、電子部品、電子機器の小型化、高密度化に伴って、薄膜バリスタなどの超小型の保護素子が盛んに検討されている。例えば、下記特許文献1及び2には、ガラス基板などの基板上に、p型半導体であるNiO薄膜とn型半導体であるZnO薄膜とを積層したpn接合を利用した電圧非直線性抵抗素子が開示されている。また、同文献には、NiO層/ZnO層/NiO層によるpnp構造、ZnO層/NiO層/ZnO層によるnpn構造を設けた場合、両方向に対して対称型電圧非直線性を示すことが記載されている。   In recent years, with the miniaturization and high density of electronic components and electronic devices, ultra-small protective elements such as thin film varistors have been actively studied. For example, in Patent Documents 1 and 2 below, there is a voltage nonlinear resistance element using a pn junction in which a NiO thin film that is a p-type semiconductor and a ZnO thin film that is an n-type semiconductor are stacked on a substrate such as a glass substrate. It is disclosed. Further, this document describes that when a pnp structure composed of NiO layer / ZnO layer / NiO layer and an npn structure composed of ZnO layer / NiO layer / ZnO layer are provided, symmetric voltage nonlinearity is exhibited in both directions. Has been.

特開平3−268401号公報JP-A-3-268401 特開平3−268402号公報JP-A-3-268402

一般に、ESD(静電気による放電)対策に使用されている電圧非直線性抵抗素子には、瞬時に大電流を流すことが求められる。この場合、短時間ではあるが、素子の温度が上昇し、摂氏数百度以上にも達するといわれている。   Generally, a voltage nonlinear resistance element used for ESD (electrostatic discharge) countermeasures is required to flow a large current instantaneously. In this case, although it is a short time, it is said that the temperature of the element rises and reaches several hundred degrees Celsius or more.

上記特許文献の電圧非直線性抵抗素子の電圧−電流特性(I−V特性)について本発明者らが検討を行ったところ、素子が250℃以上の温度を受けるとI−V特性のVth(閾電圧)、いわゆる立ち上がり電圧は徐々に増大し、300℃以上では立ち上がり電圧は急激に増大することを見出した。また、初期の立ち上がり電圧は10V以下であったが、300℃、1時間の熱処理を加えると立ち上がり電圧は50V以上に増大することも見出した。   When the present inventors examined the voltage-current characteristic (IV characteristic) of the voltage nonlinear resistance element of the said patent document, when the element receives the temperature of 250 degreeC or more, Vth of IV characteristic ( It was found that the so-called rising voltage (threshold voltage) gradually increases, and the rising voltage rapidly increases above 300 ° C. Moreover, although the initial rising voltage was 10 V or less, it was also found that when a heat treatment at 300 ° C. for 1 hour was applied, the rising voltage increased to 50 V or more.

本発明は、上記事情に鑑みてなされたものであり、電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れた電圧非直線性抵抗素子及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a voltage non-linear resistance element excellent in thermal stability in which a rising voltage in voltage-current characteristics is less likely to fluctuate due to heat, and a method for manufacturing the same. And

本発明者らは、上記従来のNiO層/ZnO層/NiO層積層構造におけるI−V特性の熱的不安定性の要因を以下のとおり推察する。LiなどのI族元素を添加していないp型NiO薄膜のキャリアの起源は、NiOの結晶格子間に存在する過剰な酸素であり、一方、AlやBなどのIII族元素を添加していないn型ZnO薄膜では、ZnO結晶の酸素欠損が主たるキャリアの起源であると考えられる。そして、NiO層/ZnO層の積層構造によるpn接合は、酸素過剰型半導体と酸素欠損型半導体とが直接接し、その界面近傍でpn接合が形成されることによるものと考えられる。この接合が加熱されると、NiO中の過剰な酸素がZnO中に拡散し、ZnO結晶の酸素空孔を補償する現象が生じると考えられる。NiO中の過剰な酸素濃度が減少すると、p型NiO中のキャリア濃度は減少し、一方、ZnO中の酸素欠損濃度が減少すると、n型ZnO中のキャリア濃度が減少する。このような加熱による酸素の移動がp型層として機能するNiO層及びn型層として機能するZnO層のキャリア濃度の減少を招いた結果、pn接合の拡散電位が減少し、pn接合の降伏が起こるのに要する電圧が高くなり、I−V特性のVth(閾電圧)が高電圧化したものと推察される。   The present inventors infer the factors of the thermal instability of the IV characteristics in the conventional NiO layer / ZnO layer / NiO layer laminated structure as follows. The origin of the carrier of the p-type NiO thin film to which no Group I element such as Li is added is excess oxygen existing between the crystal lattices of NiO, while no Group III element such as Al or B is added. In an n-type ZnO thin film, oxygen vacancies in ZnO crystals are considered to be the main carrier origin. The pn junction due to the stacked structure of NiO layer / ZnO layer is considered to be due to the fact that the oxygen-excess semiconductor and the oxygen-deficient semiconductor are in direct contact and a pn junction is formed in the vicinity of the interface. When this junction is heated, it is considered that excess oxygen in NiO diffuses into ZnO and a phenomenon occurs that compensates for oxygen vacancies in the ZnO crystal. When the excess oxygen concentration in NiO decreases, the carrier concentration in p-type NiO decreases, while when the oxygen deficiency concentration in ZnO decreases, the carrier concentration in n-type ZnO decreases. As a result of such oxygen movement due to heating, the carrier concentration of the NiO layer functioning as the p-type layer and the ZnO layer functioning as the n-type layer is decreased, the diffusion potential of the pn junction is decreased, and the breakdown of the pn junction is reduced. It is presumed that the voltage required to occur increases and Vth (threshold voltage) of the IV characteristic is increased.

本発明者らは、上記推察に基づき鋭意検討を行った結果、加熱時のNiO層/ZnO層間での酸素移動を抑制すること及びpn接合における拡散電位を十分高めることの観点から特定の薄膜積層構造体を作製し、これに所定の加熱処理を施すことにより、I−V特性の立ち上がり電圧をバリスタとして好適な範囲にすることができ、且つ、その後の加熱に対しては立ち上がり電圧の変動が十分小さくなることを見出し、本発明を完成するに至った。   As a result of intensive studies based on the above inferences, the present inventors have determined that a specific thin film stack is formed from the viewpoint of suppressing oxygen transfer between the NiO layer / ZnO layer during heating and sufficiently increasing the diffusion potential at the pn junction. By producing a structure and subjecting it to a predetermined heat treatment, the rising voltage of the IV characteristic can be made a suitable range as a varistor, and the rising voltage fluctuates with respect to the subsequent heating. The inventors have found that it is sufficiently small and have completed the present invention.

本発明の第1の電圧非直線性抵抗素子は、対向する導電体層と、これらの導電体層間に配され、第1のNiO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、及び第2のNiO層がこの順に積層されてなる積層構造とを有するものである。   A first voltage non-linear resistance element of the present invention includes an opposing conductor layer and a first NiO layer, a Group III element-containing ZnO layer containing ZnO and a Group III element, disposed between these conductor layers, And a laminated structure in which the second NiO layer is laminated in this order.

本発明の第1の電圧非直線性抵抗素子は、双方向に対称型電圧非直線性を示すことができ、所定の加熱処理が施されることで、電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れたものになり得る。このような効果が得られる理由を本発明者らは次のように考えている。   The first voltage non-linear resistance element of the present invention can exhibit a symmetric voltage non-linearity in both directions, and the rising voltage in the voltage-current characteristics can be increased by heat by performing a predetermined heat treatment. It can be excellent in thermal stability which does not easily fluctuate. The present inventors consider the reason why such an effect is obtained as follows.

III族元素含有ZnO層は、III族元素が含まれることによって十分なキャリア濃度を有することができるため、酸素欠損濃度を高めなくてもn型層として機能させることができる。この酸素欠損濃度を小さくすることができるIII族元素含有ZnO層と、NiO層とを積層させることにより、NiO層から過剰の酸素が移動しにくくなり、素子が高温になった後でもNiO層におけるキャリア濃度の変動を小さくすることができることが考えられる。III族元素含有ZnO層についても、キャリア濃度が酸素欠損濃度によって左右されにくい上、酸素の移動に起因する酸素欠損濃度の変動が抑制されるため、素子が高温になった後も十分なキャリア濃度を有することが考えられる。このような積層構造に所定の加熱処理を施すことで、上述した酸素の移動による特性劣化を抑制しつつ、III族元素をZnサイトに置換させてキャリア濃度が十分高められた安定な状態とし、その後の加熱によってもキャリア濃度の変動が生じにくいpnp構造を形成できた結果、上記本発明による効果が奏されたものと本発明者らは推察する。   The group III element-containing ZnO layer can have a sufficient carrier concentration by including the group III element, and thus can function as an n-type layer without increasing the oxygen deficiency concentration. By laminating the group III element-containing ZnO layer capable of reducing the oxygen deficiency concentration and the NiO layer, excess oxygen is difficult to move from the NiO layer, and even in the NiO layer even after the device is heated to a high temperature. It is conceivable that fluctuations in carrier concentration can be reduced. Also for the group III element-containing ZnO layer, the carrier concentration is not easily influenced by the oxygen deficiency concentration, and the fluctuation of the oxygen deficiency concentration due to the movement of oxygen is suppressed. It is conceivable to have By applying a predetermined heat treatment to such a laminated structure, while suppressing the above-described characteristic deterioration due to the movement of oxygen, a group III element is replaced with a Zn site to obtain a stable state in which the carrier concentration is sufficiently increased, As a result of the formation of a pnp structure in which the carrier concentration does not easily fluctuate even by subsequent heating, the present inventors speculate that the effect of the present invention was achieved.

また、本発明の第1の電圧非直線性抵抗素子は、ガラス基板などが使用できる条件で作製が可能であるという利点を有する。すなわち、上記積層構造はスパッタ法などにより形成することができ、上記の所定の加熱処理は300℃以上500℃以下という温度で行うことができるため、積層構造を形成する基板として、耐熱性のセラミックスやサファイヤなどの単結晶、石英などに限定されることなく安価なガラス基板などを使用することができる。   In addition, the first voltage nonlinear resistance element of the present invention has an advantage that it can be manufactured under conditions where a glass substrate or the like can be used. That is, the laminated structure can be formed by a sputtering method or the like, and the predetermined heat treatment can be performed at a temperature of 300 ° C. or higher and 500 ° C. or lower. An inexpensive glass substrate can be used without being limited to single crystals such as sapphire and quartz.

本発明の第2の電圧非直線性抵抗素子は、対向する導電体層と、これらの導電体層間に配され、第1のNiO層、第1のZnO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、第2のZnO層及び第2のNiO層がこの順に積層されてなる積層構造とを有するものである。   The second voltage non-linear resistance element of the present invention is a III layer including a first NiO layer, a first ZnO layer, ZnO and a group III element disposed between opposing conductor layers and the conductor layers. A group element-containing ZnO layer, a second ZnO layer, and a second NiO layer are stacked in this order.

本発明の第2の電圧非直線性抵抗素子は、所定の加熱処理が施されることで、電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れたものになり得ることに加えて、リーク電流がより小さいものになり得る。   The second voltage non-linear resistance element of the present invention can be excellent in thermal stability in which the rising voltage in the voltage-current characteristics is less likely to fluctuate due to heat by being subjected to predetermined heat treatment. In addition, the leakage current can be smaller.

リーク電流が小さくなる理由としては、上記第1及び第2のZnO層によって、III族元素含有ZnO層に含まれるIII族元素がNiO層へ拡散することを抑制できるためと本発明者らは考えている。   The present inventors consider that the reason why the leakage current is small is that the first and second ZnO layers can suppress the group III element contained in the group III element-containing ZnO layer from diffusing into the NiO layer. ing.

本発明の第1及び第2の電圧非直線性抵抗素子において、上記III族元素はAlであることが好ましい。   In the first and second voltage nonlinear resistance elements of the present invention, the group III element is preferably Al.

本発明はまた、対向する導電体層と、これらの導電体層間に配され、第1のNiO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、及び第2のNiO層がこの順に積層されてなる積層構造とを有する電圧非直線性抵抗素子の製造方法であって、一方の導電体層上に、NiO層が酸素を過剰に含有するように第1のNiO層を形成する工程と、第1のNiO層上に、III族元素含有ZnO層を形成する工程と、III族元素含有ZnO層上に、NiO層が酸素を過剰に含有するように第2のNiO層を形成して積層構造を形成する工程と、積層構造を300℃以上500℃以下で加熱する加熱工程と、を備える第1の電圧非直線性抵抗素子の製造方法を提供する。   The present invention also includes an opposing conductor layer, a first NiO layer, a group III element-containing ZnO layer containing ZnO and a group III element, and a second NiO layer in this order. A method of manufacturing a voltage non-linear resistance element having a laminated structure in which a first NiO layer is formed on one conductor layer so that the NiO layer contains excess oxygen. And forming a Group III element-containing ZnO layer on the first NiO layer, and forming a second NiO layer on the Group III element-containing ZnO layer so that the NiO layer contains excess oxygen. And providing a first voltage non-linear resistance element manufacturing method comprising: a step of forming a laminated structure; and a heating step of heating the laminated structure at 300 ° C. to 500 ° C.

本発明はまた、対向する導電体層と、これらの導電体層間に配され、第1のNiO層、第1のZnO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、第2のZnO層及び第2のNiO層がこの順に積層されてなる積層構造とを有する電圧非直線性抵抗素子の製造方法であって、一方の導電体層上に、NiO層が酸素を過剰に含有するように第1のNiO層を形成する工程と、第1のNiO層上に、第1のZnO層を形成する工程と、第1のZnO層上に、III族元素含有ZnO層を形成する工程と、III族元素含有ZnO層上に、第2のZnO層を形成する工程と、第2のZnO層上に、NiO層が酸素を過剰に含有するように第2のNiO層を形成して積層構造を形成する工程と、積層構造を300℃以上500℃以下で加熱する加熱工程と、を備える第2の電圧非直線性抵抗素子の製造方法を提供する。   The present invention also provides an opposing conductor layer, a first NiO layer, a first ZnO layer, a Group III element-containing ZnO layer containing ZnO and a Group III element, and a second NiO layer disposed between these conductor layers. A method for manufacturing a voltage non-linear resistance element having a laminated structure in which a ZnO layer and a second NiO layer are laminated in this order, wherein the NiO layer contains excessive oxygen on one conductor layer The step of forming the first NiO layer, the step of forming the first ZnO layer on the first NiO layer, and the step of forming the group III element-containing ZnO layer on the first ZnO layer And forming a second ZnO layer on the group III element-containing ZnO layer, and forming a second NiO layer on the second ZnO layer so that the NiO layer contains excess oxygen. A step of forming a laminated structure and a laminated structure of 300 ° C. or more and 500 ° C. or less A heating step of heating, to provide a manufacturing method of the second voltage nonlinear resistor element comprising a.

本発明において「NiO層が酸素を過剰に含有する」とは、Niと酸素との比が化学両論組成である、1:1ではなく、酸素が1を超えて含まれていることを意味する。   In the present invention, “the NiO layer contains oxygen excessively” means that the ratio of Ni to oxygen is stoichiometric, not 1: 1, but oxygen is contained in excess of 1. .

本発明の第1及び第2の電圧非直線性抵抗素子の製造方法において、上記III族元素はAlであることが好ましい。   In the first and second voltage nonlinear resistance element manufacturing methods of the present invention, the group III element is preferably Al.

また、上記加熱工程が、積層構造を350℃以上450℃以下で加熱する工程であることが好ましい。   Moreover, it is preferable that the said heating process is a process of heating a laminated structure at 350 to 450 degreeC.

本発明はまた、上記本発明の第1又は第2の電圧非直線性抵抗素子の製造方法により得られる電圧非直線性抵抗素子を提供する。   The present invention also provides a voltage non-linear resistance element obtained by the method for producing the first or second voltage non-linear resistance element of the present invention.

本発明によれば、電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れた電圧非直線性抵抗素子及びその製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the voltage non-linear resistance element excellent in the thermal stability which the rise voltage in a voltage-current characteristic cannot change easily with heat, and its manufacturing method can be provided.

本発明の電圧非直線性抵抗素子の一実施形態を示す模式断面図である。It is a schematic cross section which shows one Embodiment of the voltage nonlinear resistance element of this invention. 本発明の電圧非直線性抵抗素子の他の実施形態を示す模式断面図である。It is a schematic cross section which shows other embodiment of the voltage nonlinear resistance element of this invention. 本発明の電圧非直線性抵抗素子の他の実施形態を示す模式断面図である。It is a schematic cross section which shows other embodiment of the voltage nonlinear resistance element of this invention. 実施例1に係る電圧非直線性抵抗素子のV−I特性を示す図である。It is a figure which shows the VI characteristic of the voltage nonlinear resistance element which concerns on Example 1. FIG. 実施例2に係る電圧非直線性抵抗素子のV−I特性を示す図である。It is a figure which shows the VI characteristic of the voltage nonlinear resistance element which concerns on Example 2. FIG. 実施例3に係る電圧非直線性抵抗素子のV−I特性を示す図である。It is a figure which shows the VI characteristic of the voltage nonlinear resistance element which concerns on Example 3. FIG. 実施例4に係る電圧非直線性抵抗素子のV−I特性を示す図である。It is a figure which shows the VI characteristic of the voltage nonlinear resistance element which concerns on Example 4. FIG. 比較例1に係る電圧非直線性抵抗素子のV−I特性を示す図である。It is a figure which shows the VI characteristic of the voltage nonlinear resistance element which concerns on the comparative example 1. FIG.

図1は、本発明の電圧非直線性抵抗素子の好適な一実施形態を示す模式断面図である。図1に示される電圧非直線性抵抗素子100は、基板1と、基板1上に設けられた導電体層2と、導電体層2上に設けられ、第1のNiO層3、ZnO及びIII族元素を含むIII族元素含有ZnO層4、及び第2のNiO層5がこの順に積層されてなる積層構造20と、第2のNiO層5上に設けられた導電体層6a、6bとを有している。電圧非直線性抵抗素子100は、導電体層2に対向する導電体層6a、6bを2つ有しているが、この導電体層は3以上あってもよい。   FIG. 1 is a schematic cross-sectional view showing a preferred embodiment of the voltage nonlinear resistance element of the present invention. A voltage non-linear resistance element 100 shown in FIG. 1 includes a substrate 1, a conductor layer 2 provided on the substrate 1, a conductor layer 2, and a first NiO layer 3, ZnO, and III. A group structure element-containing ZnO layer 4 containing a group element and a second NiO layer 5 are laminated in this order, and conductor layers 6 a and 6 b provided on the second NiO layer 5. Have. Although the voltage non-linear resistance element 100 has two conductor layers 6a and 6b opposite to the conductor layer 2, there may be three or more conductor layers.

図2は、本発明の電圧非直線性抵抗素子の他の実施形態を示す模式断面図である。図2に示される電圧非直線性抵抗素子110は、基板1と、基板1上に設けられた導電体層7と、導電体層7上に設けられ、第1のNiO層3、ZnO及びIII族元素を含むIII族元素含有ZnO層4、及び第2のNiO層5がこの順に積層されてなる積層構造20と、第2のNiO層5上に設けられた導電体層8とを有している。   FIG. 2 is a schematic cross-sectional view showing another embodiment of the voltage nonlinear resistance element of the present invention. A voltage non-linear resistance element 110 shown in FIG. 2 includes a substrate 1, a conductor layer 7 provided on the substrate 1, a conductor layer 7, and a first NiO layer 3, ZnO, and III. A group structure element-containing ZnO layer 4 containing a group element and a second NiO layer 5 are laminated in this order, and a conductor layer 8 provided on the second NiO layer 5 ing.

基板1としては、ガラス基板、表面に熱酸化膜が形成されたシリコン基板、表面平滑化処理されたセラミック基板などが挙げられる。より安価に素子を得る観点から、基板1は、無アルカリガラスや低アルカリガラスからなるガラス基板、表面にSiOが形成されたソーダライムガラスからなる基板であることが好ましい。また、回路基板上に本発明の電圧非直線性抵抗素子を形成するような場合、基板1は、300℃以上の耐熱性を有するガラス/セラミック複合材料に配線や機能部品が形成された回路基板とすることができる。 Examples of the substrate 1 include a glass substrate, a silicon substrate having a surface formed with a thermal oxide film, and a ceramic substrate subjected to surface smoothing. From the viewpoint of obtaining the element at a lower cost, the substrate 1 is preferably a glass substrate made of alkali-free glass or low alkali glass, or a substrate made of soda lime glass having SiO 2 formed on the surface. When the voltage nonlinear resistance element of the present invention is formed on a circuit board, the board 1 is a circuit board in which wiring and functional parts are formed on a glass / ceramic composite material having a heat resistance of 300 ° C. or higher. It can be.

電圧非直線性抵抗素子100においては、例えば、導電体層6aを外部の信号ラインに接続する信号ライン側電極、導電体層6bを外部のグランドラインに接続するグランド電極とした場合、導電体層6a及び6b間に所定の電圧が印加されたときに積層構造20の積層方向に電流を流すことができるようになる。このときの電圧非直線性抵抗素子100は、直列接続線として働く導電体層2を介して積層構造20が2つ直列接続された2連直列バリスタ素子として機能し、電流の経路は、導電体層6a、積層構造20、導電体層2、積層構造20、導電体層6bの順或いはその逆の順となる。   In the voltage non-linear resistance element 100, for example, when the conductor layer 6a is a signal line side electrode for connecting to an external signal line, and the conductor layer 6b is a ground electrode for connecting to an external ground line, the conductor layer When a predetermined voltage is applied between 6a and 6b, a current can flow in the stacking direction of the stacked structure 20. The voltage non-linear resistance element 100 at this time functions as a double series varistor element in which two laminated structures 20 are connected in series via a conductor layer 2 that functions as a series connection line. The layer 6a, the laminated structure 20, the conductor layer 2, the laminated structure 20, and the conductor layer 6b are in this order or vice versa.

上記の場合、導電体層2としては、例えば、Mo、Ni、Ti、Ta、Wなどからなる電極が挙げられる。導電体層2の厚みは、300〜700nmとすることができる。導電体層6a及び6bとしては、例えば、Mo、Ni、Ti、Ta、Wなどからなる電極が挙げられる。導電体層6a及び6bの厚みは、200〜500nmとすることができる。   In the above case, examples of the conductor layer 2 include an electrode made of Mo, Ni, Ti, Ta, W, or the like. The thickness of the conductor layer 2 can be 300 to 700 nm. Examples of the conductor layers 6a and 6b include electrodes made of Mo, Ni, Ti, Ta, W, and the like. The thickness of the conductor layers 6a and 6b can be 200 to 500 nm.

電圧非直線性抵抗素子110においては、例えば、導電体層7を外部のグランドラインに接続するグランド電極、導電体層8を外部の信号ラインに接続する信号ライン側電極とした場合、導電体層7及び8間に所定の電圧が印加されたときに積層構造20の積層方向に電流を流すことができるようになる。   In the voltage non-linear resistance element 110, for example, when the conductor layer 7 is a ground electrode that connects to an external ground line, and the conductor layer 8 is a signal line side electrode that connects to an external signal line, the conductor layer When a predetermined voltage is applied between 7 and 8, a current can flow in the stacking direction of the stacked structure 20.

上記の場合、導電体層7としては、例えば、Mo、Ni、Ti、Ta、Wなどからなる電極が挙げられる。導電体層7の厚みは、300〜700nmとすることができる。導電体層8としては、例えば、Mo、Ni、Ti、Ta、Wなどからなる電極が挙げられる。導電体層8の厚みは、200〜500nmとすることができる。   In the above case, examples of the conductor layer 7 include electrodes made of Mo, Ni, Ti, Ta, W, and the like. The thickness of the conductor layer 7 can be 300 to 700 nm. Examples of the conductor layer 8 include an electrode made of Mo, Ni, Ti, Ta, W, or the like. The thickness of the conductor layer 8 can be 200 to 500 nm.

第1のNiO層3及び第2のNiO層5としては、例えば、NiO焼結体をターゲットとしたスパッタ法などを用いて、酸素を過剰に含有するように成膜されたものが挙げられる。第1のNiO層3及び第2のNiO層5は、酸素以外の不純物を含有しないことが好ましい。また、第1のNiO層3及び第2のNiO層5は、アクセプタ濃度が2×1016/cm以上であることが好ましく、5×1016/cm以上5×1018/cm以下であることがより好ましい。 Examples of the first NiO layer 3 and the second NiO layer 5 include those formed so as to contain oxygen excessively by using a sputtering method using a NiO sintered body as a target. It is preferable that the first NiO layer 3 and the second NiO layer 5 do not contain impurities other than oxygen. The first NiO layer 3 and the second NiO layer 5 preferably have an acceptor concentration of 2 × 10 16 / cm 3 or more and 5 × 10 16 / cm 3 or more and 5 × 10 18 / cm 3 or less. It is more preferable that

また、第1のNiO層3及び第2のNiO層5は、良好なpn接合を得るために適したキャリア濃度と移動度の観点から、4探針法により測定した膜単体の比抵抗が、概ね0.1Ωcm以上10Ωcm以下の範囲にあることが好ましい。   Further, the first NiO layer 3 and the second NiO layer 5 have a specific resistance of a single film measured by a four-probe method from the viewpoint of carrier concentration and mobility suitable for obtaining a good pn junction, It is preferably in the range of about 0.1 Ωcm to 10 Ωcm.

第1のNiO層3及び第2のNiO層5の厚みは、200〜700nmが好ましく、300〜500nmがより好ましい。厚みが200nm未満であると、電流が立ち上がる電圧が高くなる傾向にあり、700nmを超えると、リーク電流が増加する傾向にある。   200-700 nm is preferable and, as for the thickness of the 1st NiO layer 3 and the 2nd NiO layer 5, 300-500 nm is more preferable. When the thickness is less than 200 nm, the voltage at which the current rises tends to increase, and when it exceeds 700 nm, the leakage current tends to increase.

III族元素含有ZnO層4としては、例えば、III族元素を含む化合物を添加したZnO焼結体をターゲットとしたスパッタ法などを用いて成膜されたものが挙げられる。III族元素としては、Al、B、Ga、Inが挙げられるが、安定した組成のターゲットが得やすく、キャリア濃度の制御性が優れている点でAlが好ましい。この場合、Alを、好ましくは0.05〜3.0mol%、より好ましくは0.1〜2.0mol%の濃度で添加したZnO焼結体を上記のターゲットとして用いることが好ましい。 Examples of the group III element-containing ZnO layer 4 include a layer formed by sputtering using a ZnO sintered body added with a compound containing a group III element as a target. Examples of the group III element include Al, B, Ga, and In, but Al is preferable in that a target having a stable composition is easily obtained and the controllability of the carrier concentration is excellent. In this case, it is preferable to use a ZnO sintered body to which Al 2 O 3 is added at a concentration of preferably 0.05 to 3.0 mol%, more preferably 0.1 to 2.0 mol% as the target.

III族元素含有ZnO層4は、良好なpn接合を得るために適したキャリア濃度の観点から、ドナー濃度が2×1016/cm以上1×1019/cm以下であることが好ましく、5×1016/cm以上5×1018/cm以下であることがより好ましい。 The group III element-containing ZnO layer 4 preferably has a donor concentration of 2 × 10 16 / cm 3 or more and 1 × 10 19 / cm 3 or less from the viewpoint of carrier concentration suitable for obtaining a good pn junction, More preferably, it is 5 × 10 16 / cm 3 or more and 5 × 10 18 / cm 3 or less.

更に、III族元素含有ZnO層4は、電流−電圧特性の熱安定性の観点から、酸素欠損濃度が1×1017/cm以下であることが好ましく、1×1016/cm以下であることがより好ましい。なお、「酸素欠損濃度」とは、ZnO膜中の酸素空孔の濃度を意味し、不純物を添加していないZnO層についてホール測定で求めたキャリア濃度から見積もることが可能である。 Further, the group III element-containing ZnO layer 4 preferably has an oxygen deficiency concentration of 1 × 10 17 / cm 3 or less, preferably 1 × 10 16 / cm 3 or less, from the viewpoint of thermal stability of current-voltage characteristics. More preferably. The “oxygen vacancy concentration” means the concentration of oxygen vacancies in the ZnO film, and can be estimated from the carrier concentration obtained by hole measurement for a ZnO layer to which no impurity is added.

また、III族元素含有ZnO層4として、中心部のキャリア濃度が2×1016/cm以上1×1019/cm以下であり、第1のNiO層3及び第2のNiO層5と接する側のキャリア濃度が2×1016/cm未満、より好ましくは1×1016/cm以下であるIII族元素含有ZnO層を設けることができる。このような層を設けることにより、リーク電流を小さくすることができる。リーク電流が小さくなる理由としては、上記III族元素含有ZnO層の第1のNiO層3及び第2のNiO層5と接する側が、III族元素含有ZnO層に含まれるIII族元素がNiO層側へ拡散したときに、拡散バリアとして機能するためと本発明者らは考えている。 Further, as the group III element-containing ZnO layer 4, the carrier concentration at the center is 2 × 10 16 / cm 3 or more and 1 × 10 19 / cm 3 or less, and the first NiO layer 3 and the second NiO layer 5 A group III element-containing ZnO layer having a carrier concentration on the contact side of less than 2 × 10 16 / cm 3 , more preferably 1 × 10 16 / cm 3 or less can be provided. By providing such a layer, leakage current can be reduced. The reason why the leakage current is small is that the side of the group III element-containing ZnO layer in contact with the first NiO layer 3 and the second NiO layer 5 is the group III element contained in the group III element-containing ZnO layer on the NiO layer side. The present inventors think that it functions as a diffusion barrier when it diffuses into the surface.

III族元素含有ZnO層4の厚みは、300〜1500nmが好ましく、500〜800nmがより好ましい。厚みが300nm未満であると、リーク電流が増加する傾向にあり、1500nmを超えると、応力の影響で基板の反りが発生したり、熱処理後に膜にクラックが発生したりする傾向にある。   The thickness of the group III element-containing ZnO layer 4 is preferably 300 to 1500 nm, and more preferably 500 to 800 nm. When the thickness is less than 300 nm, the leakage current tends to increase. When the thickness exceeds 1500 nm, the substrate warps due to the influence of stress, or the film tends to crack after the heat treatment.

電圧非直線性抵抗素子100、110は、積層構造20を2以上有することができる。基板1上に、積層構造20をその積層方向に複数重ねる場合、積層構造20間にMoなどの電極層を設けることが好ましい。電圧非直線性抵抗素子100の場合、各積層構造20の第2のNiO層5上に、図1の6a、6bのように、1対の導電体層(電極)を導電体層2に対向して並べる構造が好ましい。   The voltage nonlinear resistance elements 100 and 110 can have two or more stacked structures 20. When a plurality of stacked structures 20 are stacked in the stacking direction on the substrate 1, it is preferable to provide an electrode layer such as Mo between the stacked structures 20. In the case of the voltage nonlinear resistance element 100, a pair of conductor layers (electrodes) are opposed to the conductor layer 2 on the second NiO layer 5 of each stacked structure 20 as shown in 6a and 6b of FIG. A structure in which the two are aligned is preferable.

電圧非直線性抵抗素子100においては、その直列接続する素子数を変更することにより、バリスタ特性の立ち上がり電圧と、静電容量とのバランスを図ることができる。直列接続する素子数に比例して立ち上がり電圧は高くなるが、その一方で静電容量は接続素子数に反比例する。また、素子が絶縁破壊した場合にも、複数の素子を直列に接続することにより、短絡モードで絶縁破壊する確立が大幅に減少する。これにより、電圧非直線性抵抗素子100は、耐久性にも優れたものになり得る。   In the voltage non-linear resistance element 100, a balance between the rising voltage of the varistor characteristic and the capacitance can be achieved by changing the number of elements connected in series. The rising voltage increases in proportion to the number of elements connected in series, while the capacitance is inversely proportional to the number of connected elements. In addition, even when an element breaks down, by connecting a plurality of elements in series, the probability of breaking down in the short-circuit mode is greatly reduced. Thereby, the voltage nonlinear resistance element 100 can be excellent in durability.

図3は、本発明の電圧非直線性抵抗素子の他の実施形態を示す模式断面図である。図3に示される電圧非直線性抵抗素子120は、基板1と、基板1上に設けられた導電体層2と、導電体層2上に設けられ、第1のNiO層3、第1のZnO層10、ZnO及びIII族元素を含むIII族元素含有ZnO層4、第2のZnO層12、及び第2のNiO層5がこの順に積層されてなる積層構造22と、第2のNiO層5上に設けられた導電体層6a、6bとを有している。電圧非直線性抵抗素子120は、導電体層2に対向する導電体層6a、6bを2つ有しているが、この導電体層は3以上あってもよい。   FIG. 3 is a schematic cross-sectional view showing another embodiment of the voltage nonlinear resistance element of the present invention. A voltage nonlinear resistance element 120 shown in FIG. 3 includes a substrate 1, a conductor layer 2 provided on the substrate 1, a conductor layer 2, a first NiO layer 3, a first conductor layer 2 ZnO layer 10, group III element-containing ZnO layer 4 containing ZnO and group III elements, second ZnO layer 12, and second NiO layer 5 are stacked in this order, and a second NiO layer 5 and conductor layers 6a and 6b provided on the substrate. The voltage non-linear resistance element 120 has two conductor layers 6a and 6b facing the conductor layer 2, but there may be three or more conductor layers.

電圧非直線性抵抗素子120は、電圧非直線性抵抗素子100における第1のNiO層3及び第2のNiO層とIII族元素含有ZnO層4との間にそれぞれ第1のZnO層10及び第2のZnO層12が積層されていること以外は、電圧非直線性抵抗素子100と同様の構成を有している。   The voltage nonlinear resistance element 120 includes the first ZnO layer 10 and the second ZnO layer 4 between the first NiO layer 3 and the second NiO layer and the group III element-containing ZnO layer 4 in the voltage nonlinear resistance element 100, respectively. The structure is the same as that of the voltage nonlinear resistance element 100 except that two ZnO layers 12 are stacked.

第1のZnO層10及び第2のZnO層12は、例えば、不純物を添加していないZnO焼結体をターゲットしたスパッタ法などを用いて成膜されたものが挙げられる。第1のZnO層10及び第2のZnO層12を備える電圧非直線性抵抗素子120は、電圧非直線性抵抗素子100に比較してリーク電流をより小さくすることができる。   Examples of the first ZnO layer 10 and the second ZnO layer 12 include those formed by sputtering using a ZnO sintered body to which no impurity is added. The voltage nonlinear resistance element 120 including the first ZnO layer 10 and the second ZnO layer 12 can reduce the leakage current as compared with the voltage nonlinear resistance element 100.

第1のZnO層10及び第2のZnO層12は、高温時にNiO層中の過剰に含まれる酸素原子がZnO層中に拡散することを抑制できるよう、酸素欠損濃度が2×1016/cm以下であることが好ましく、1×1016/cm以下であることがより好ましい。 The first ZnO layer 10 and the second ZnO layer 12 have an oxygen deficiency concentration of 2 × 10 16 / cm so that oxygen atoms excessively contained in the NiO layer can be prevented from diffusing into the ZnO layer at a high temperature. preferably 3 or less, more preferably 1 × 10 16 / cm 3 or less.

第1のZnO層10及び第2のZnO層12の厚みは、100〜500nmが好ましく、200〜400nmがより好ましい。厚みが100nm未満であると、リーク電流が増加する傾向にあり、500nmを超えると、立ち上がり電圧が増加する傾向にある。   100-500 nm is preferable and, as for the thickness of the 1st ZnO layer 10 and the 2nd ZnO layer 12, 200-400 nm is more preferable. When the thickness is less than 100 nm, the leakage current tends to increase, and when it exceeds 500 nm, the rising voltage tends to increase.

電圧非直線性抵抗素子100、110の積層構造20、及び電圧非直線性抵抗素子120の積層構造22は、所定の加熱処理が施されていることが好ましい。この加熱処理は、例えば、電圧非直線性抵抗素子を300〜500℃、好ましくは350〜450℃で加熱することにより行うことができる。加熱時の雰囲気は、導電層材料の酸化を防止する目的で、窒素、アルゴンなどの不活性ガス中、または真空(減圧)とすることが好ましい。加熱時間は、30分から1時間とすることができる。   The laminated structure 20 of the voltage non-linear resistance elements 100 and 110 and the laminated structure 22 of the voltage non-linear resistance element 120 are preferably subjected to predetermined heat treatment. This heat treatment can be performed, for example, by heating the voltage nonlinear resistance element at 300 to 500 ° C., preferably 350 to 450 ° C. The atmosphere during heating is preferably in an inert gas such as nitrogen or argon or in vacuum (reduced pressure) for the purpose of preventing oxidation of the conductive layer material. The heating time can be 30 minutes to 1 hour.

本発明に係る電圧非直線性抵抗素子は、電圧−電流特性における初期の立ち上がり電圧を8V〜32V、或いはそれ以上とすることができる。初期の立ち上がり電圧は、直列接続する素子数によって所望の範囲に設定することができる。高速大容量信号伝送ラインのESD対策の用途の場合には、2素子〜4素子を直列に接続し、立ち上がり電圧を16V〜32V、静電容量を0.5pF以下に設定することが好ましい。   In the voltage non-linear resistance element according to the present invention, the initial rising voltage in the voltage-current characteristic can be 8V to 32V or more. The initial rising voltage can be set in a desired range depending on the number of elements connected in series. In the case of ESD countermeasures for high-speed, large-capacity signal transmission lines, it is preferable to connect 2 to 4 elements in series, set the rising voltage to 16 V to 32 V, and the capacitance to 0.5 pF or less.

次に、本発明に係る電圧非直線性抵抗素子の製造方法について説明する。   Next, a method for manufacturing a voltage nonlinear resistance element according to the present invention will be described.

本発明に係る電圧非直線性抵抗素子の第1の製造方法は、対向する導電体層と、これらの導電体層間に配され、第1のNiO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、及び第2のNiO層がこの順に積層されてなる積層構造とを有する電圧非直線性抵抗素子の製造方法であって、一方の導電体層上に、NiO層が酸素を過剰に含有するように第1のNiO層を形成する工程と、第1のNiO層上に、III族元素含有ZnO層を形成する工程と、III族元素含有ZnO層上に、NiO層が酸素を過剰に含有するように第2のNiO層を形成して積層構造を形成する工程と、積層構造を300℃以上500℃以下で加熱する加熱工程と、を備える。この製造方法によれば、上述した電圧非直線性抵抗素子100、110を得ることができる。   A first method for manufacturing a voltage nonlinear resistance element according to the present invention includes a conductive layer facing each other and a group III element disposed between these conductive layers and including the first NiO layer, ZnO, and a group III element. A voltage non-linear resistance element manufacturing method having a laminated structure in which a ZnO layer containing and a second NiO layer are laminated in this order, wherein the NiO layer has excessive oxygen on one conductor layer. A step of forming a first NiO layer to contain, a step of forming a Group III element-containing ZnO layer on the first NiO layer, and a NiO layer containing excess oxygen on the Group III element-containing ZnO layer. A step of forming a second NiO layer so as to be contained in the laminated structure to form a laminated structure, and a heating step of heating the laminated structure at 300 ° C. to 500 ° C. According to this manufacturing method, the voltage non-linear resistance elements 100 and 110 described above can be obtained.

第1のNiO層が形成される導電体層は、例えば、Mo、Ni、Ti、Ta、Wなどの材料をスパッタ法、MOCVD法、EB蒸着法などの方法により基板上に成膜することにより作成される。導電体層は、必要に応じて、フォトリソグラフィー法、リアクティブイオンエッチング(RIE)、メカニカルスクライブ法などの方法によりパターンニングすることで形成することができる。また、成膜時のマスキングによりあらかじめパターンニングされた導電体層を形成してもよい。2素子を直列接続する際の導電体層の抵抗値と膜中残留応力の観点から、導電体層の厚さは300〜700nmの範囲内であることが好ましい。   The conductor layer on which the first NiO layer is formed is formed by depositing a material such as Mo, Ni, Ti, Ta, W on the substrate by a method such as sputtering, MOCVD, or EB evaporation. Created. The conductor layer can be formed by patterning by a method such as photolithography, reactive ion etching (RIE), or mechanical scribing as necessary. Further, a conductor layer patterned in advance by masking during film formation may be formed. From the viewpoint of the resistance value of the conductor layer when the two elements are connected in series and the residual stress in the film, the thickness of the conductor layer is preferably in the range of 300 to 700 nm.

第1のNiO層を形成する方法としては、例えば、NiO焼結体をターゲットとしたスパッタ法などが挙げられる。このとき、酸素が存在する環境下で成膜することにより、形成されるNiO層を酸素過剰とすることができる。   Examples of the method for forming the first NiO layer include a sputtering method using a NiO sintered body as a target. At this time, by forming the film in an environment where oxygen is present, the formed NiO layer can be oxygen-excess.

また、第1のNiO層は、アクセプタ濃度が2×1016/cm以上となるように成膜することが好ましい。第1のNiO層のアクセプタ濃度の調整は、例えば、次の手順で行うことができる。予め、ガラス基板上にNiO層を成膜したサンプルについて、成膜条件とアクセプタ濃度との相関を求めておく。そして、この相関に基づく成膜条件で第1のNiO層を導電体層上に形成する。上記サンプルのNiO層のアクセプタ濃度は、ガラス基板上にNiO層を500nm、その上に測定用電極としてMo電極を200nm成膜した測定用サンプルに対し、高抵抗半導体のホール電圧を測定可能なホール測定装置を用いてホール係数の測定を行い、NiO層のホール係数からキャリア濃度を算出することにより求めることができる。なお、この場合、アクセプタの起源は過剰な酸素であり、アクセプタ濃度と過剰な酸素濃度は同等と考えられる。 The first NiO layer is preferably formed so that the acceptor concentration is 2 × 10 16 / cm 3 or more. The adjustment of the acceptor concentration of the first NiO layer can be performed by the following procedure, for example. The correlation between the film formation conditions and the acceptor concentration is obtained in advance for a sample in which a NiO layer is formed on a glass substrate. Then, the first NiO layer is formed on the conductor layer under the film forming conditions based on this correlation. The acceptor concentration of the NiO layer in the above sample is a hole capable of measuring the Hall voltage of a high-resistance semiconductor with respect to a measurement sample in which a NiO layer is formed on a glass substrate with a thickness of 500 nm and a Mo electrode is formed thereon with a measurement electrode of 200 nm. It can be obtained by measuring the Hall coefficient using a measuring device and calculating the carrier concentration from the Hall coefficient of the NiO layer. In this case, the acceptor originates from excess oxygen, and the acceptor concentration and the excess oxygen concentration are considered to be equivalent.

良好なpn接合を得るために適したキャリア濃度の点で、第1のNiO層は、アクセプタ濃度が5×1016/cm以上5×1018/cm以下となるように成膜することが好ましい。 The first NiO layer is formed so that the acceptor concentration is 5 × 10 16 / cm 3 or more and 5 × 10 18 / cm 3 or less in terms of carrier concentration suitable for obtaining a good pn junction. Is preferred.

III族元素含有ZnO層を形成する方法としては、例えば、III族元素を含む化合物を添加したZnO焼結体をターゲットとしたスパッタ法が挙げられる。III族元素としては、Al、B、Ga、Inが挙げられるが、安定した組成のターゲットが得やすく、キャリア濃度の制御性が優れている点でAlが好ましい。この場合、Alを、好ましくは0.05〜3.0mol%、より好ましくは0.5〜2.0mol%の濃度で添加したZnO焼結体を上記のターゲットとして用いることが好ましい。 Examples of the method for forming the group III element-containing ZnO layer include a sputtering method using a ZnO sintered body to which a compound containing a group III element is added as a target. Examples of the group III element include Al, B, Ga, and In, but Al is preferable in that a target having a stable composition is easily obtained and the controllability of the carrier concentration is excellent. In this case, it is preferable to use a ZnO sintered body to which Al 2 O 3 is added at a concentration of preferably 0.05 to 3.0 mol%, more preferably 0.5 to 2.0 mol%, as the target.

III族元素含有ZnO層は、良好なpn接合を得るために適したキャリア濃度の観点から、ドナー濃度が2×1016/cm以上1×1019/cm以下となるように成膜することが好ましく、5×1016/cm以上5×1018/cm以下となるように成膜することが好ましい。 The group III element-containing ZnO layer is formed so that the donor concentration is 2 × 10 16 / cm 3 or more and 1 × 10 19 / cm 3 or less from the viewpoint of carrier concentration suitable for obtaining a good pn junction. It is preferable to form a film so as to be 5 × 10 16 / cm 3 or more and 5 × 10 18 / cm 3 or less.

III族元素含有ZnO層のドナー濃度の調整は、例えば、次の手順で行うことができる。予め、ガラス基板上にIII族元素含有ZnO層を成膜したサンプルについて、成膜条件とドナー濃度との相関を求めておく。そして、この相関に基づく成膜条件でIII族元素含有ZnO層を第1のNiO層上に形成する。上記サンプルのIII族元素含有ZnO層のドナー濃度は、NiOのキャリア濃度を算出した手法と同様の手法により求められる。   Adjustment of the donor concentration of the group III element-containing ZnO layer can be performed, for example, by the following procedure. For a sample in which a group III element-containing ZnO layer is formed on a glass substrate, the correlation between the film formation conditions and the donor concentration is obtained in advance. Then, a group III element-containing ZnO layer is formed on the first NiO layer under the film forming conditions based on this correlation. The donor concentration of the group III element-containing ZnO layer of the sample is obtained by a method similar to the method for calculating the NiO carrier concentration.

本実施形態においては、上述したIII族元素を含む化合物の添加量や、III族元素含有ZnO層の酸素欠損濃度を適宜変更してIII族元素含有ZnO層のドナー濃度を調節することができる。   In the present embodiment, the donor concentration of the group III element-containing ZnO layer can be adjusted by appropriately changing the amount of the compound containing the group III element described above and the oxygen deficiency concentration of the group III element-containing ZnO layer.

III族元素含有ZnO層は、酸素欠損濃度が2×1016/cm以下となるように成膜することが好ましく、1×1016/cm以下となるように成膜することがより好ましい。III族元素含有ZnO層の酸素欠損濃度を小さくする方法としては、例えば、III族元素を含む化合物を添加したZnO焼結体をターゲットとしたスパッタ法において酸素が存在する環境下で成膜する方法が挙げられる。酸素欠損濃度は、不純物を添加していないZnOのホール測定で求めたキャリア濃度から見積もることが可能である。 The group III element-containing ZnO layer is preferably formed such that the oxygen deficiency concentration is 2 × 10 16 / cm 3 or less, and more preferably 1 × 10 16 / cm 3 or less. . As a method of reducing the oxygen deficiency concentration of the group III element-containing ZnO layer, for example, a method of forming a film in an environment where oxygen exists in a sputtering method using a ZnO sintered body to which a compound containing a group III element is added as a target Is mentioned. The oxygen deficiency concentration can be estimated from the carrier concentration obtained by the hole measurement of ZnO to which no impurity is added.

第2のNiO層は、上記の第1のNiO層を形成する方法と同様にしてIII族元素含有ZnO層上に形成することができる。   The second NiO layer can be formed on the group III element-containing ZnO layer in the same manner as the method for forming the first NiO layer.

第2のNiO層の形成により、第1のNiO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、及び第2のNiO層がこの順に積層されてなる積層構造が形成される。各層の膜厚については、電圧非直線性抵抗素子100、110の説明で述べた範囲内とすることが好ましい。   By forming the second NiO layer, a stacked structure is formed in which the first NiO layer, the group III element-containing ZnO layer containing ZnO and a group III element, and the second NiO layer are stacked in this order. The thickness of each layer is preferably within the range described in the description of the voltage nonlinear resistance elements 100 and 110.

本実施形態では、積層構造を300℃以上500℃以下で加熱する工程の前に、第2のNiO層上に、導電体層を形成する。導電体層は、例えば、Mo、Ni、Ti、Ta、Wなどの材料をスパッタ法、EB蒸着法などの方法により第2のNiO層上に成膜した後、必要に応じて、フォトリソグラフィー法、リアクティブイオンエッチング(RIE)、メカニカルスクライブ法などの方法によりパターンニングすることで形成することができる。また、成膜時のマスキングによりあらかじめパターンニングされた導電体層を形成してもよい。加工性の観点から、導電体層の厚さは200〜500nmの範囲内であることが好ましい。   In this embodiment, a conductor layer is formed on the second NiO layer before the step of heating the laminated structure at 300 ° C. or more and 500 ° C. or less. The conductor layer is formed, for example, by depositing a material such as Mo, Ni, Ti, Ta, or W on the second NiO layer by a method such as a sputtering method or an EB vapor deposition method, and then, if necessary, a photolithography method. It can be formed by patterning by a method such as reactive ion etching (RIE) or mechanical scribing. Further, a conductor layer patterned in advance by masking during film formation may be formed. From the viewpoint of workability, the thickness of the conductor layer is preferably in the range of 200 to 500 nm.

積層構造を300℃以上500℃以下で加熱する方法としては、例えば、上記で導電体層まで形成した電圧非直線性抵抗素子を、雰囲気熱処理炉で、300〜500℃で加熱する。このときの雰囲気は、窒素、アルゴンなどの不活性ガス中、または真空(減圧)とすることができる。   As a method of heating the laminated structure at 300 ° C. or more and 500 ° C. or less, for example, the voltage nonlinear resistance element formed up to the conductor layer is heated at 300 to 500 ° C. in an atmosphere heat treatment furnace. The atmosphere at this time can be in an inert gas such as nitrogen or argon, or in a vacuum (reduced pressure).

各層の結晶性の改善、III族元素含有ZnO層中のIII族元素の拡散の点で、加熱温度を350〜450℃とすることが好ましい。加熱温度が350℃未満であると、結晶性の改善が不十分であったり、III族元素含有ZnO層中のドナーの活性化率が充分に高まらない傾向にあり、450℃を超えると、III族元素含有ZnO層中のIII族元素がNiO層にまで拡散しやすくなる傾向にある。   The heating temperature is preferably set to 350 to 450 ° C. in terms of improving the crystallinity of each layer and diffusing the group III element in the group III element-containing ZnO layer. When the heating temperature is less than 350 ° C., the improvement in crystallinity is insufficient, or the activation rate of the donor in the group III element-containing ZnO layer tends not to be sufficiently high. Group III elements in the group element-containing ZnO layer tend to diffuse to the NiO layer.

加熱時間は、30分から1時間とすることができる。   The heating time can be 30 minutes to 1 hour.

また、本発明に係る電圧非直線性抵抗素子の第2の製造方法は、対向する導電体層と、これらの導電体層間に配され、第1のNiO層、第1のZnO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、第2のZnO層及び第2のNiO層がこの順に積層されてなる積層構造とを有する電圧非直線性抵抗素子の製造方法であって、一方の導電体層上に、NiO層が酸素を過剰に含有するように第1のNiO層を形成する工程と、第1のNiO層上に、第1のZnO層を形成する工程と、第1のZnO層上に、III族元素含有ZnO層を形成する工程と、III族元素含有ZnO層上に、第2のZnO層を形成する工程と、第2のZnO層上に、NiO層が酸素を過剰に含有するように第2のNiO層を形成して積層構造を形成する工程と、積層構造を300℃以上500℃以下で加熱する加熱工程と、を備える。この製造方法によれば、上述した電圧非直線性抵抗素子120を得ることができる。   In addition, a second method for manufacturing a voltage nonlinear resistance element according to the present invention includes a conductive layer facing each other and a conductive layer between these layers, a first NiO layer, a first ZnO layer, ZnO, and A Group III element-containing ZnO layer containing a Group III element, a second ZnO layer, and a laminated structure in which a second NiO layer is laminated in this order, and a method for manufacturing a voltage nonlinear resistance element, Forming a first NiO layer on the conductor layer so that the NiO layer contains oxygen excessively; forming a first ZnO layer on the first NiO layer; A step of forming a Group III element-containing ZnO layer on the ZnO layer, a step of forming a second ZnO layer on the Group III element-containing ZnO layer, and a NiO layer containing oxygen on the second ZnO layer. A second NiO layer is formed so as to contain excessively to form a laminated structure And a step, a heating step of heating the laminated structure at 300 ° C. or higher 500 ° C. or less, the. According to this manufacturing method, the voltage nonlinear resistance element 120 described above can be obtained.

本発明に係る電圧非直線性抵抗素子の第2の製造方法は、第1のZnO層を形成する工程及び第2のZnO層を形成する工程があること以外は、上記本発明に係る電圧非直線性抵抗素子の第1の製造方法と同様に行うことができる。   The second method for manufacturing a voltage non-linear resistance element according to the present invention includes the step of forming the first ZnO layer and the step of forming the second ZnO layer. It can be performed in the same manner as the first manufacturing method of the linear resistance element.

第1のZnO層を形成する方法としては、例えば、不純物を添加していないZnO焼結体をターゲットしたスパッタ法などが挙げられる。また、第1のZnO層は、第1のNiO層中の過剰に含まれる酸素原子が第1のZnO層中の酸素欠損部に拡散してくることを抑制する観点から、酸素欠損濃度が2×1016/cm以下となるように成膜することが好ましく、1×1016/cm以下となるように成膜することがより好ましい。ZnO層の酸素欠損濃度を小さくする方法としては、例えば、ZnO焼結体をターゲットとしたスパッタ法において酸素が存在する環境下で成膜する方法が挙げられる。 Examples of the method of forming the first ZnO layer include a sputtering method that targets a ZnO sintered body to which no impurity is added. Further, the first ZnO layer has an oxygen deficiency concentration of 2 from the viewpoint of suppressing oxygen atoms contained in excess in the first NiO layer from diffusing into oxygen deficient portions in the first ZnO layer. it is preferred to deposited to × a 10 16 / cm 3 or less, and more preferably deposited to a 1 × 10 16 / cm 3 or less. As a method for reducing the oxygen deficiency concentration of the ZnO layer, for example, there is a method of forming a film in an environment where oxygen exists in a sputtering method using a ZnO sintered body as a target.

第2のZnO層も、上記の第1のZnO層を形成する方法と同様にして形成することができる。   The second ZnO layer can also be formed in the same manner as the method for forming the first ZnO layer.

上述した本発明に係る電圧非直線性抵抗素子の製造方法により得られる電圧非直線性抵抗素子は、双方向に対称型電圧非直線性を示すものであり、且つ、電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れたものである。本発明に係る電圧非直線性抵抗素子は、0.5pF以下の容量と、20V以下のバリスタ電圧とを両立することが可能であることから、高速大容量信号伝送用ICのESD保護用途などに好適に用いることができる。   The voltage non-linear resistance element obtained by the above-described method for manufacturing a voltage non-linear resistance element according to the present invention exhibits symmetric voltage non-linearity in both directions and has a rising voltage in the voltage-current characteristic. Is excellent in thermal stability, which does not easily change due to heat. Since the voltage non-linear resistance element according to the present invention can achieve both a capacitance of 0.5 pF or less and a varistor voltage of 20 V or less, it is suitable for ESD protection for high-speed and large-capacity signal transmission ICs. It can be used suitably.

<電圧非直線性抵抗素子の作製>
(実施例1)
ガラス基板(低アルカリガラス、3インチ径ウェハー)上に、Mo(直径4インチ、厚み5mm)をターゲットとしたスパッタ法により、Moを500nmの厚さに堆積し、第1の電極を形成した。
<Production of voltage nonlinear resistance element>
Example 1
On a glass substrate (low alkali glass, 3 inch diameter wafer), Mo was deposited to a thickness of 500 nm by a sputtering method using Mo (4 inch diameter, 5 mm thickness) as a target to form a first electrode.

次に、第1の電極上に、NiO焼結体(直径4インチ、厚み5mm)をターゲットとし、以下の条件でスパッタリングすることにより、酸素過剰の第1のNiO層(アクセプタ濃度:5×1016/cm以上)を400nmの厚さで形成した。
基板温度:180℃、Ar流量:40sccm、O流量:60sccm、圧力:2Pa、RF電力:400W、成膜時間:40分。
Next, on the first electrode, a NiO sintered body (diameter 4 inches, thickness 5 mm) is used as a target, and sputtering is performed under the following conditions, whereby an oxygen-excess first NiO layer (acceptor concentration: 5 × 10 6). 16 / cm 3 or more) with a thickness of 400 nm.
Substrate temperature: 180 ° C., Ar flow rate: 40 sccm, O 2 flow rate: 60 sccm, pressure: 2 Pa, RF power: 400 W, deposition time: 40 minutes.

次に、第1のNiO層上に、Alを0.5mol%添加したZnO焼結体(直径4インチ、厚み5mm)をターゲットとし、以下の条件でスパッタリングすることにより、ZnO:Al層(Al含有量:約0.5原子%)を500nmの厚さで形成した。なお、ホール係数から求めた酸素欠損濃度は、1×1016/cm以下、ドナー濃度は2.5×1017/cmであった。
基板温度:180℃、Ar流量:40sccm、O流量:10sccm、圧力:0.5Pa、RF電力:400W、成膜時間:30分。
Next, a ZnO sintered body (diameter 4 inches, thickness 5 mm) added with 0.5 mol% of Al 2 O 3 is used as a target on the first NiO layer, and sputtering is performed under the following conditions to thereby obtain ZnO: Al. A layer (Al content: about 0.5 atomic%) was formed with a thickness of 500 nm. The oxygen deficiency concentration determined from the Hall coefficient was 1 × 10 16 / cm 3 or less, and the donor concentration was 2.5 × 10 17 / cm 3 .
Substrate temperature: 180 ° C., Ar flow rate: 40 sccm, O 2 flow rate: 10 sccm, pressure: 0.5 Pa, RF power: 400 W, film formation time: 30 minutes.

次に、ZnO:Al層上に、NiO焼結体(直径4インチ、厚み5mm)をターゲットとし、以下の条件でスパッタリングすることにより、酸素過剰の第2のNiO層(アクセプタ濃度:5×1016/cm以上)を400nmの厚さで形成した。
基板温度:180℃、Ar流量:40sccm、O流量:60sccm、圧力:2Pa、RF電力:400W、成膜時間:40分。
Next, on the ZnO: Al layer, a NiO sintered body (diameter 4 inches, thickness 5 mm) is used as a target, and sputtering is performed under the following conditions, whereby an oxygen-excess second NiO layer (acceptor concentration: 5 × 10 6). 16 / cm 3 or more) with a thickness of 400 nm.
Substrate temperature: 180 ° C., Ar flow rate: 40 sccm, O 2 flow rate: 60 sccm, pressure: 2 Pa, RF power: 400 W, deposition time: 40 minutes.

次に、第2のNiO層上に、Mo(直径4インチ、厚み5mm)をターゲットとしたスパッタ法により、Moを200nmの厚さに堆積し、第2の電極を形成した。   Next, Mo was deposited to a thickness of 200 nm on the second NiO layer by sputtering using Mo (diameter 4 inches, thickness 5 mm) as a target to form a second electrode.

こうして、NiO/ZnO:Al/NiO構造を有する素子を作製した。次に、この素子を、雰囲気熱処理炉を用い、窒素中で、350℃、30分間加熱し、電圧非直線性抵抗素子を得た。   Thus, an element having a NiO / ZnO: Al / NiO structure was produced. Next, this element was heated in nitrogen at 350 ° C. for 30 minutes using an atmospheric heat treatment furnace to obtain a voltage nonlinear resistance element.

(実施例2)
ZnO:Al層の形成において、Alを0.05mol%添加したZnO焼結体(直径4インチ、厚み5mm)をターゲットとしてZnO:Al層(Al含有量:約0.05原子%)を形成したこと以外は実施例1と同様にして、電圧非直線性抵抗素子を得た。なお、ZnO:Al層のホール係数から求めたドナー濃度は5×1016/cmであった。
(Example 2)
In the formation of the ZnO: Al layer, a ZnO: Al layer (Al content: about 0.05 atomic%) with a ZnO sintered body (diameter 4 inches, thickness 5 mm) added with 0.05 mol% of Al 2 O 3 as a target A voltage non-linear resistance element was obtained in the same manner as in Example 1 except that was formed. The donor concentration obtained from the Hall coefficient of the ZnO: Al layer was 5 × 10 16 / cm 3 .

(実施例3)
実施例1と同様にして、第1のNiO層まで形成した。次に、第1のNiO層上に、不純物を添加していないZnO焼結体(直径4インチ、厚み5mm)をターゲットとし、以下の条件でスパッタリングすることにより、第1のZnO層(ホール係数から求めた酸素欠損濃度は1×1016/cm以下)を250nmの厚さで形成した。
基板温度:180℃、Ar流量:40sccm、O流量:10sccm、圧力:0.5Pa、RF電力:400W、成膜時間:15分。
Example 3
The first NiO layer was formed in the same manner as in Example 1. Next, on the first NiO layer, a ZnO sintered body (4 inches in diameter, 5 mm in thickness) to which no impurities are added is used as a target, and sputtering is performed under the following conditions, whereby the first ZnO layer (Hall coefficient) is obtained. The oxygen deficiency concentration determined from the above was 1 × 10 16 / cm 3 or less) with a thickness of 250 nm.
Substrate temperature: 180 ° C., Ar flow rate: 40 sccm, O 2 flow rate: 10 sccm, pressure: 0.5 Pa, RF power: 400 W, film formation time: 15 minutes.

次に、第1のZnO層上に、Alを0.5mol%添加したZnO焼結体(直径4インチ、厚み5mm)をターゲットとし、以下の条件でスパッタリングすることにより、ZnO:Al層(Al含有量:約0.5原子%)を250nmの厚さで形成した。なお、ホール係数から求めた酸素欠損濃度は1×1016/cm以下、ドナー濃度は2.5×1017/cmであった。
基板温度:180℃、Ar流量:40sccm、O流量:10sccm、圧力:0.5Pa、RF電力:400W、成膜時間:15分。
Next, a ZnO sintered body (diameter 4 inches, thickness 5 mm) to which 0.5 mol% of Al 2 O 3 is added is used as a target on the first ZnO layer, and sputtering is performed under the following conditions to thereby obtain ZnO: Al A layer (Al content: about 0.5 atomic%) was formed with a thickness of 250 nm. The oxygen deficiency concentration determined from the Hall coefficient was 1 × 10 16 / cm 3 or less, and the donor concentration was 2.5 × 10 17 / cm 3 .
Substrate temperature: 180 ° C., Ar flow rate: 40 sccm, O 2 flow rate: 10 sccm, pressure: 0.5 Pa, RF power: 400 W, film formation time: 15 minutes.

次に、ZnO:Al層上に、第1のZnO層と同様の条件で、第2のZnO層を250nmの厚さで形成した。   Next, a second ZnO layer having a thickness of 250 nm was formed on the ZnO: Al layer under the same conditions as the first ZnO layer.

次に、第2のZnO層上に、NiO焼結体(直径4インチ、厚み5mm)をターゲットとし、以下の条件でスパッタリングすることにより、酸素過剰の第2のNiO層(アクセプタ濃度:5×1016/cm以上)を400nmの厚さで形成した。
基板温度:180℃、Ar流量:40sccm、O流量:60sccm、圧力:2Pa、RF電力:400W、成膜時間:40分。
Next, an oxygen-excess second NiO layer (acceptor concentration: 5 ×) is formed on the second ZnO layer by sputtering with a NiO sintered body (diameter 4 inches, thickness 5 mm) as a target under the following conditions. 10 16 / cm 3 or more) with a thickness of 400 nm.
Substrate temperature: 180 ° C., Ar flow rate: 40 sccm, O 2 flow rate: 60 sccm, pressure: 2 Pa, RF power: 400 W, deposition time: 40 minutes.

次に、第2のNiO層上に、Mo(直径4インチ、厚み5mm)をターゲットとしたスパッタ法により、Moを200nmの厚さに堆積し、第2の電極を形成した。   Next, Mo was deposited to a thickness of 200 nm on the second NiO layer by sputtering using Mo (diameter 4 inches, thickness 5 mm) as a target to form a second electrode.

こうして、NiO/ZnO/ZnO:Al/ZnO/NiO構造を有する素子を作製した。次に、この素子を、雰囲気熱処理炉を用い、窒素中で、350℃、30分間加熱し、電圧非直線性抵抗素子を得た。   Thus, an element having a NiO / ZnO / ZnO: Al / ZnO / NiO structure was produced. Next, this element was heated in nitrogen at 350 ° C. for 30 minutes using an atmospheric heat treatment furnace to obtain a voltage nonlinear resistance element.

(実施例4)
ZnO:Al層の形成において、Alを3mol%添加したZnO焼結体(直径4インチ、厚み5mm)をターゲットとしてZnO:Al層(Al含有量:約2.9原子%)を形成したこと以外は実施例3と同様にして、電圧非直線性抵抗素子を得た。なお、ZnO:Al層のホール係数から求めたドナー濃度は1×1019/cmであった。
Example 4
In the formation of a ZnO: Al layer, a ZnO: Al layer (Al content: about 2.9 atomic%) is formed using a ZnO sintered body (diameter 4 inches, thickness 5 mm) to which 3 mol% of Al 2 O 3 is added as a target. A voltage nonlinear resistance element was obtained in the same manner as in Example 3 except that. The donor concentration determined from the Hall coefficient of the ZnO: Al layer was 1 × 10 19 / cm 3 .

(比較例1)
実施例1と同様にして、第1のNiO層まで形成した。次に、第1のNiO層上に、不純物を添加していないZnO焼結体(直径4インチ、厚み5mm)をターゲットとし、以下の条件でスパッタリングすることにより、ZnO層を500nmの厚さで形成した。なお、ZnO層の成膜時には酸素を流しておらず、得られたZnO層は若干の酸素欠損があるためn型の半導体となり、そのドナー濃度は約1×1017/cmであった。なお、この場合、ドナーの起源は酸素欠損であり、酸素欠損濃度も約1×1017/cm程度であると考えられる。
基板温度:180℃、Ar流量:50sccm、圧力:0.5Pa、RF電力:400W、成膜時間:25分。
(Comparative Example 1)
The first NiO layer was formed in the same manner as in Example 1. Next, on the first NiO layer, a ZnO sintered body to which no impurity is added (diameter 4 inches, thickness 5 mm) is used as a target, and sputtering is performed under the following conditions so that the ZnO layer has a thickness of 500 nm. Formed. Note that oxygen was not flown during the formation of the ZnO layer, and the obtained ZnO layer had a slight oxygen deficiency, so that it became an n-type semiconductor, and the donor concentration was about 1 × 10 17 / cm 3 . In this case, it is considered that the origin of the donor is oxygen deficiency and the oxygen deficiency concentration is about 1 × 10 17 / cm 3 .
Substrate temperature: 180 ° C., Ar flow rate: 50 sccm, pressure: 0.5 Pa, RF power: 400 W, film formation time: 25 minutes.

次に、ZnO層上に、NiO焼結体(直径4インチ、厚み5mm)をターゲットとし、以下の条件でスパッタリングすることにより、酸素過剰の第2のNiO層(アクセプタ濃度:5×1016/cm以上)を400nmの厚さで形成した。
基板温度:180℃、Ar流量:40sccm、O流量:60sccm、圧力:2Pa、RF電力:400W、成膜時間:40分。
Next, on the ZnO layer, a NiO sintered body (diameter 4 inches, thickness 5 mm) is used as a target, and sputtering is performed under the following conditions, whereby an oxygen-excess second NiO layer (acceptor concentration: 5 × 10 16 / cm 3 or more) with a thickness of 400 nm.
Substrate temperature: 180 ° C., Ar flow rate: 40 sccm, O 2 flow rate: 60 sccm, pressure: 2 Pa, RF power: 400 W, deposition time: 40 minutes.

こうして、NiO/ZnO/NiO構造の素子を有する素子を作製した。次に、この素子を、雰囲気熱処理炉を用い、窒素中で、350℃、30分間加熱し、電圧非直線性抵抗素子を得た。   Thus, an element having an element having a NiO / ZnO / NiO structure was produced. Next, this element was heated in nitrogen at 350 ° C. for 30 minutes using an atmospheric heat treatment furnace to obtain a voltage nonlinear resistance element.

<電圧非直線性抵抗素子の評価>
実施例1〜4、比較例1で得られた電圧非直線性抵抗素子について、その電圧−電流特性(V−I特性)及び電流の閾電圧(Vth)を調べた。
<Evaluation of voltage nonlinear resistance element>
For the voltage nonlinear resistance elements obtained in Examples 1 to 4 and Comparative Example 1, the voltage-current characteristics (VI characteristics) and the threshold voltage (Vth) of the current were examined.

図4は、実施例1の電圧非直線性抵抗素子の第1の電極と第2の電極との間に電圧を印加したときのV−I特性を示す図である。参考のため、図4には、熱処理前の素子のV−I特性も示す。図4中、実線は熱処理前のものを示し、破線は熱処理後のものを示す。図4に示すように、実施例1の電圧非直線性抵抗素子は、熱処理によって、Vthが8V程度の良好な電圧非直線性を示すものになっている。また、実施例1の電圧非直線性抵抗素子は、その後の加熱(450℃、30分)によっても初期のVthを十分維持するものであった。   FIG. 4 is a diagram illustrating VI characteristics when a voltage is applied between the first electrode and the second electrode of the voltage nonlinear resistance element according to the first embodiment. For reference, FIG. 4 also shows the VI characteristics of the element before heat treatment. In FIG. 4, a solid line shows the thing before heat processing, and a broken line shows the thing after heat processing. As shown in FIG. 4, the voltage non-linear resistance element of Example 1 exhibits a good voltage non-linearity with a Vth of about 8 V by heat treatment. In addition, the voltage non-linear resistance element of Example 1 sufficiently maintained the initial Vth even by the subsequent heating (450 ° C., 30 minutes).

図5は、実施例2の電圧非直線性抵抗素子の第1の電極と第2の電極との間に電圧を印加したときのV−I特性を示す図である。参考のため、図5には、熱処理前の素子のV−I特性も示す。図5中、実線は熱処理前のものを示し、破線は熱処理後のものを示す。実施例2の電圧非直線性抵抗素子は、熱処理によって、Vthが8V程度の良好な電圧非直線性を示し、その後の加熱(450℃、30分)によっても初期のVthを十分維持することが確認された。   FIG. 5 is a diagram illustrating a VI characteristic when a voltage is applied between the first electrode and the second electrode of the voltage nonlinear resistance element according to the second embodiment. For reference, FIG. 5 also shows the VI characteristics of the element before heat treatment. In FIG. 5, a solid line shows the thing before heat processing, and a broken line shows the thing after heat processing. The voltage non-linear resistance element of Example 2 shows a good voltage non-linearity with a Vth of about 8 V by heat treatment, and can sufficiently maintain the initial Vth by subsequent heating (450 ° C., 30 minutes). confirmed.

図6は、実施例3の電圧非直線性抵抗素子の第1の電極と第2の電極との間に電圧を印加したときのV−I特性を示す図である。参考のため、図6には、熱処理前の素子のV−I特性も示す。図6中、実線は熱処理前のものを示し、破線は熱処理後のものを示す。図6に示すように、実施例3の電圧非直線性抵抗素子は、熱処理によって、Vthが7V程度の良好な電圧非直線性を示すものになっている。また、実施例3の電圧非直線性抵抗素子は、その後の加熱(450℃、30分)によっても初期のVthを十分維持するものであった。更に、実施例3の電圧非直線性抵抗素子は、6Vあたりでの漏れ電流が1μA以下であり、市販されているツェナーダイオードと比較しても同等の性能を有していることが確認された。   FIG. 6 is a diagram illustrating VI characteristics when a voltage is applied between the first electrode and the second electrode of the voltage nonlinear resistance element according to Example 3. For reference, FIG. 6 also shows the VI characteristics of the element before the heat treatment. In FIG. 6, a solid line shows the thing before heat processing, and a broken line shows the thing after heat processing. As shown in FIG. 6, the voltage non-linear resistance element of Example 3 exhibits a good voltage non-linearity with a Vth of about 7 V by heat treatment. Further, the voltage nonlinear resistance element of Example 3 sufficiently maintained the initial Vth even by the subsequent heating (450 ° C., 30 minutes). Furthermore, it was confirmed that the voltage nonlinear resistance element of Example 3 had a leakage current of 1 μA or less per 6 V, and had equivalent performance even when compared with a commercially available Zener diode. .

図7は、実施例4の電圧非直線性抵抗素子の第1の電極と第2の電極との間に電圧を印加したときのV−I特性を示す図である。参考のため、図7には、熱処理前の素子のV−I特性も示す。図7中、実線は熱処理前のものを示し、破線は熱処理後のものを示す。実施例4の電圧非直線性抵抗素子は、熱処理によって、Vthが7V程度の良好な電圧非直線性を示し、その後の加熱(450℃、30分)によっても初期のVthを十分維持することが確認された。   FIG. 7 is a diagram illustrating VI characteristics when a voltage is applied between the first electrode and the second electrode of the voltage nonlinear resistance element of Example 4. For reference, FIG. 7 also shows the VI characteristics of the element before the heat treatment. In FIG. 7, a solid line shows the thing before heat processing, and a broken line shows the thing after heat processing. The voltage non-linear resistance element of Example 4 shows a good voltage non-linearity with a Vth of about 7 V by heat treatment, and the initial Vth can be sufficiently maintained by subsequent heating (450 ° C., 30 minutes). confirmed.

図8は、比較例1の電圧非直線性抵抗素子の第1の電極と第2の電極との間に電圧を印加したときのV−I特性を示す図である。参考のため、図8には、熱処理前の素子のV−I特性も示す。図8中、実線は熱処理前のものを示し、破線は熱処理後のものを示す。図8に示すように、比較例1の電圧非直線性抵抗素子では、熱処理前にVth8〜9Vを示していたものが、熱処理によってVth45V程度にまで増加している。また、その後の加熱(450℃、30分)によって、Vthは更に増加するとともに、リーク電流が急激に増大する結果となり、熱的に不安定であった。   FIG. 8 is a diagram illustrating VI characteristics when a voltage is applied between the first electrode and the second electrode of the voltage nonlinear resistance element of Comparative Example 1. For reference, FIG. 8 also shows the VI characteristics of the element before the heat treatment. In FIG. 8, a solid line shows the thing before heat processing, and a broken line shows the thing after heat processing. As shown in FIG. 8, in the voltage non-linear resistance element of Comparative Example 1, the voltage Vth of 8 to 9 V before the heat treatment is increased to about Vth 45 V by the heat treatment. Further, with subsequent heating (450 ° C., 30 minutes), Vth further increased, and the leakage current increased rapidly, which was thermally unstable.

1…基板、2…導電体層、3…第1のNiO層、4…III族元素含有ZnO層、5…第2のNiO層、6a,6b…導電体層、10…第1のZnO層、12…第2のZnO層、20,22…積層構造、100,110,120…電圧非直線性抵抗素子。
DESCRIPTION OF SYMBOLS 1 ... Board | substrate, 2 ... Conductor layer, 3 ... 1st NiO layer, 4 ... III group element containing ZnO layer, 5 ... 2nd NiO layer, 6a, 6b ... Conductor layer, 10 ... 1st ZnO layer , 12 ... second ZnO layer, 20, 22 ... laminated structure, 100, 110, 120 ... voltage non-linear resistance element.

Claims (7)

対向する導電体層と、
前記導電体層間に配され、第1のNiO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、及び第2のNiO層がこの順に積層されてなる積層構造と、
を有する、電圧非直線性抵抗素子。
Opposing conductor layers;
A stacked structure in which a first NiO layer, a Group III element-containing ZnO layer containing ZnO and a Group III element, and a second NiO layer are stacked in this order, disposed between the conductor layers;
A voltage non-linear resistance element.
対向する導電体層と、
前記導電体層間に配され、第1のNiO層、第1のZnO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、第2のZnO層及び第2のNiO層がこの順に積層されてなる積層構造と、
を有する、電圧非直線性抵抗素子。
Opposing conductor layers;
A first NiO layer, a first ZnO layer, a group III element-containing ZnO layer containing ZnO and a group III element, a second ZnO layer, and a second NiO layer are stacked in this order, disposed between the conductor layers. A laminated structure consisting of
A voltage non-linear resistance element.
前記III族元素がAlである、請求項1又は2に記載の電圧非直線性抵抗素子。   The voltage nonlinear resistance element according to claim 1, wherein the group III element is Al. 対向する導電体層と、該導電体層間に配され、第1のNiO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、及び第2のNiO層がこの順に積層されてなる積層構造と、を有する電圧非直線性抵抗素子の製造方法であって、
一方の前記導電体層上に、NiO層が酸素を過剰に含有するように前記第1のNiO層を形成する工程と、
前記第1のNiO層上に、前記III族元素含有ZnO層を形成する工程と、
前記III族元素含有ZnO層上に、NiO層が酸素を過剰に含有するように前記第2のNiO層を形成して前記積層構造を形成する工程と、
前記積層構造を300℃以上500℃以下で加熱する加熱工程と、
を備える、電圧非直線性抵抗素子の製造方法。
A laminated structure in which an opposing conductor layer, a first NiO layer, a group III element-containing ZnO layer containing ZnO and a group III element, and a second NiO layer are laminated in this order, disposed between the conductor layers. And a method of manufacturing a voltage nonlinear resistance element having:
Forming the first NiO layer on one of the conductor layers so that the NiO layer contains excess oxygen;
Forming the group III element-containing ZnO layer on the first NiO layer;
Forming the second NiO layer on the Group III element-containing ZnO layer so that the NiO layer contains excess oxygen to form the stacked structure;
A heating step of heating the laminated structure at 300 ° C. or more and 500 ° C. or less;
A method for manufacturing a voltage non-linear resistance element.
対向する導電体層と、該導電体層間に配され、第1のNiO層、第1のZnO層、ZnO及びIII族元素を含むIII族元素含有ZnO層、第2のZnO層及び第2のNiO層がこの順に積層されてなる積層構造と、を有する電圧非直線性抵抗素子の製造方法であって、
一方の前記導電体層上に、NiO層が酸素を過剰に含有するように前記第1のNiO層を形成する工程と、
前記第1のNiO層上に、前記第1のZnO層を形成する工程と、
前記第1のZnO層上に、前記III族元素含有ZnO層を形成する工程と、
前記III族元素含有ZnO層上に、前記第2のZnO層を形成する工程と、
前記第2のZnO層上に、NiO層が酸素を過剰に含有するように前記第2のNiO層を形成して前記積層構造を形成する工程と、
前記積層構造を300℃以上500℃以下で加熱する加熱工程と、
を備える、電圧非直線性抵抗素子の製造方法。
An opposing conductor layer, a first NiO layer, a first ZnO layer, a Group III element-containing ZnO layer containing ZnO and a Group III element, a second ZnO layer, and a second ZnO layer disposed between the conductor layers A laminated structure in which NiO layers are laminated in this order, and a manufacturing method of a voltage nonlinear resistance element,
Forming the first NiO layer on one of the conductor layers so that the NiO layer contains excess oxygen;
Forming the first ZnO layer on the first NiO layer;
Forming the group III element-containing ZnO layer on the first ZnO layer;
Forming the second ZnO layer on the group III element-containing ZnO layer;
Forming the stacked structure by forming the second NiO layer on the second ZnO layer so that the NiO layer contains excessive oxygen; and
A heating step of heating the laminated structure at 300 ° C. or higher and 500 ° C. or lower;
A method for manufacturing a voltage non-linear resistance element.
前記III族元素がAlである、請求項4又は5に記載の電圧非直線性抵抗素子の製造方法。   The method for manufacturing a voltage nonlinear resistance element according to claim 4, wherein the group III element is Al. 請求項4〜6にいずれか一項に記載の電圧非直線性抵抗素子の製造方法により得られる、電圧非直線性抵抗素子。
The voltage nonlinear resistance element obtained by the manufacturing method of the voltage nonlinear resistance element as described in any one of Claims 4-6.
JP2009078990A 2009-03-27 2009-03-27 Voltage nonlinear resistance element and manufacturing method thereof Active JP5278101B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009078990A JP5278101B2 (en) 2009-03-27 2009-03-27 Voltage nonlinear resistance element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009078990A JP5278101B2 (en) 2009-03-27 2009-03-27 Voltage nonlinear resistance element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010232460A true JP2010232460A (en) 2010-10-14
JP5278101B2 JP5278101B2 (en) 2013-09-04

Family

ID=43048004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009078990A Active JP5278101B2 (en) 2009-03-27 2009-03-27 Voltage nonlinear resistance element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5278101B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013109076A (en) * 2011-11-18 2013-06-06 Tokyo Univ Of Science Dimming element capable of photovoltaic generation and manufacturing method of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886702A (en) * 1981-11-19 1983-05-24 松下電器産業株式会社 Method of producing varistor
JPH02135704A (en) * 1988-11-16 1990-05-24 Murata Mfg Co Ltd Manufacture of varistor
JPH03268402A (en) * 1990-03-19 1991-11-29 Tdk Corp Voltage non-linearity resistive element
JPH07130508A (en) * 1993-10-29 1995-05-19 Taiyo Yuden Co Ltd Surge absorbing element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886702A (en) * 1981-11-19 1983-05-24 松下電器産業株式会社 Method of producing varistor
JPH02135704A (en) * 1988-11-16 1990-05-24 Murata Mfg Co Ltd Manufacture of varistor
JPH03268402A (en) * 1990-03-19 1991-11-29 Tdk Corp Voltage non-linearity resistive element
JPH07130508A (en) * 1993-10-29 1995-05-19 Taiyo Yuden Co Ltd Surge absorbing element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013109076A (en) * 2011-11-18 2013-06-06 Tokyo Univ Of Science Dimming element capable of photovoltaic generation and manufacturing method of the same

Also Published As

Publication number Publication date
JP5278101B2 (en) 2013-09-04

Similar Documents

Publication Publication Date Title
CN100472723C (en) Method for forming an electrode
KR102382656B1 (en) laminate
US20140008650A1 (en) Thin film transistor and method of fabricating the same
KR20150027164A (en) Thin film transistor
KR20150016789A (en) Thin film transistor and method for fabricating the same
CN104335353A (en) Thin film transistor
KR20120034115A (en) Wiring structure, method for manufacturing wiring structure, and display device provided with wiring structure
KR101439263B1 (en) Method for manufacturing thin film for infrared sensor for microbolometer
JP6975530B2 (en) Semiconductor devices and electrical equipment using them
WO2014168224A1 (en) Oxide semiconductor target, oxide semiconductor film and method for producing same, and thin film transistor
KR20130126996A (en) Cu alloy film, and display device and electronic device each equipped with same
KR20170037647A (en) Thin film transistor
US7911031B2 (en) Voltage-controlled semiconductor structure, resistor, and manufacturing processes thereof
KR20090013657A (en) Germanium(ge) based metal-insulator transition(mit) thin film, mit device comprising the same mit thin film and method of fabricating the same mit device
WO2017110940A1 (en) Semiconductor element and electric apparatus using same
CN102623605A (en) Semiconductor light emitting device and method for manufacturing the same
JP5278101B2 (en) Voltage nonlinear resistance element and manufacturing method thereof
JP2017069585A (en) Thin film transistor including oxide semiconductor layer
JP7060367B2 (en) Thin film device
TWI767186B (en) Oxide semiconductor thin films, thin film transistors and sputtering targets
JP5633560B2 (en) Nitride semiconductor light emitting device
JP2018137423A (en) Thin-film transistor, thin-film device, and method for manufacturing thin-film transistor
KR20220099559A (en) Oxide semiconductor thin film, thin film transistor and sputtering target
JP7060365B2 (en) Thin film device
JP2022132663A (en) Tvs diode and assembly having asymmetric breakdown voltage

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5278101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150