JP2010231499A - Constant voltage power supply - Google Patents

Constant voltage power supply Download PDF

Info

Publication number
JP2010231499A
JP2010231499A JP2009078318A JP2009078318A JP2010231499A JP 2010231499 A JP2010231499 A JP 2010231499A JP 2009078318 A JP2009078318 A JP 2009078318A JP 2009078318 A JP2009078318 A JP 2009078318A JP 2010231499 A JP2010231499 A JP 2010231499A
Authority
JP
Japan
Prior art keywords
transistor
power supply
constant voltage
switch circuit
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009078318A
Other languages
Japanese (ja)
Inventor
Hiroshi Sakazume
浩 坂爪
Takaaki Yoshino
貴昭 吉野
Satoru Yamane
覚 山根
Hiroshi Tanigawa
寛 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Toko Power Devices Corp
Original Assignee
Asahi Kasei Toko Power Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Toko Power Devices Corp filed Critical Asahi Kasei Toko Power Devices Corp
Priority to JP2009078318A priority Critical patent/JP2010231499A/en
Publication of JP2010231499A publication Critical patent/JP2010231499A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a constant voltage power supply for properly suppressing variation of an output voltage according to the variation forms of a load. <P>SOLUTION: When overshoot is caused in an output voltage, a transistor M1 is quickly turned on, and a current mirror circuit configured of transistors M2 and M3 is driven by using the surplus accumulated charge of an external capacitor. Thus, it is possible to quickly set a switch circuit to an on-state, and to let the surplus accumulated charge of the external capacitor C1 as the factor of overshoot escape to the ground with large currents. When the operation of the switch circuit 1 causes any inconvenience, an enable signal corresponding to the operation/stop of the load is supplied to a transistor M4, and the switch circuit 1 is set to an inoperable state. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、定電圧電源の出力電圧が大きな負荷変動に伴って変動するのを抑制するための技術に関する。   The present invention relates to a technique for suppressing fluctuation of an output voltage of a constant voltage power supply with a large load fluctuation.

図2に従来のシリーズ型の定電圧電源の一例の回路図を示した。図2の定電圧電源は以下のような回路構成となっている。
外部の電源供給源に接続される入力端子INと外部負荷に接続される出力端子OUTとの間にnチャネルMOSFETによるパワートランジスタMPの主電流路を接続する。パワートランジスタMPのゲートにエラーアンプEAの出力端子を接続し、エラーアンプEAの非反転入力端子(+)を基準電圧源VREFに接続する。出力端子OUTとグランド(=回路の基準電位点、以下グランドで統一する)との間に電圧検出用の抵抗R1とR2を直列に接続し、抵抗R1とR2の接続点をエラーアンプEAの反転入力端子(−)に接続する。なお、出力端子OUTとグランドの間に接続されているC1は外付けのコンデンサである。
FIG. 2 shows a circuit diagram of an example of a conventional series type constant voltage power source. The constant voltage power supply of FIG. 2 has the following circuit configuration.
A main current path of the power transistor MP composed of an n-channel MOSFET is connected between an input terminal IN connected to an external power supply source and an output terminal OUT connected to an external load. The output terminal of the error amplifier EA is connected to the gate of the power transistor MP, and the non-inverting input terminal (+) of the error amplifier EA is connected to the reference voltage source VREF. The voltage detection resistors R1 and R2 are connected in series between the output terminal OUT and the ground (= the circuit reference potential point, hereinafter referred to as the ground), and the connection point between the resistors R1 and R2 is the inversion of the error amplifier EA. Connect to the input terminal (-). Note that C1 connected between the output terminal OUT and the ground is an external capacitor.

図2に示すような回路構成を持つシリーズ型の定電圧電源は、例えばスイッチング型の定電圧電源に比べて負荷の変動に対する応答速度が早いという特徴がある。しかし、如何に応答速度の速いシリーズ型の定電圧電源であっても、負荷の変動が急峻かつ大量である場合には応答が追いつかず、その出力電圧が変動してしまうこともある。
例えば、負荷が軽い状態から重い状態に変化した時、定電圧電源の出力電圧は低下する可能性がある。図2の回路構成を持つ定電圧電源の場合、パワートランジスタMPに電流容量の大きなものを適用し、エラーアンプEAに駆動能力の高いものを適用すれば、負荷が軽い状態から重い状態に変化した時の出力電圧の低下を抑制することができる。
A series type constant voltage power supply having a circuit configuration as shown in FIG. 2 has a feature that a response speed to a load change is faster than a switching type constant voltage power supply, for example. However, no matter how fast the series-type constant voltage power supply has a fast response speed, if the load fluctuates suddenly and in large quantities, the response cannot catch up, and the output voltage may fluctuate.
For example, when the load changes from a light state to a heavy state, the output voltage of the constant voltage power supply may drop. In the case of the constant voltage power supply having the circuit configuration of FIG. 2, if the power transistor MP having a large current capacity is applied and the error amplifier EA having a high driving capability is applied, the load is changed from a light state to a heavy state. It is possible to suppress a decrease in output voltage at the time.

逆に負荷が重い状態から軽い状態に変化した時、定電圧電源の出力電圧は上昇する可能性がある。図2の回路構成を持つ定電圧電源の場合、一旦上昇した出力電圧は負荷における電力消費が進まないと低下しないため、長時間に亘って出力電圧が通常よりも上昇した状態となる恐れがある。そこで、急峻かつ大量に変動する負荷に電圧を供給するための定電圧電源では、例えば特許文献1に示すように、出力電圧にオーバーシュートが発生した時にオンするスイッチ回路を出力端子OUTとグランドの間に接続して対応していた。(なお、以下の議論における「負荷の変動」とは、原則として重い状態から軽い状態に変化した場合を示すものとする)   Conversely, when the load changes from a heavy state to a light state, the output voltage of the constant voltage power supply may increase. In the case of the constant voltage power supply having the circuit configuration of FIG. 2, since the output voltage once increased does not decrease unless the power consumption in the load progresses, there is a possibility that the output voltage will be higher than usual for a long time. . Therefore, in a constant voltage power supply for supplying a voltage to a load that fluctuates sharply and in large quantities, for example, as shown in Patent Document 1, a switch circuit that is turned on when an overshoot occurs in an output voltage is connected to an output terminal OUT and a ground. Connected in between. (In the following discussion, “load fluctuation” refers to the case where the load changes from a heavy state to a light state in principle.)

特開2005−092693号公報JP 2005-092693 A

定電圧電源から電圧の供給を受ける負荷がいつも同じ量だけ変動するとは限らない。定電圧電源の出力電圧の変動を抑制するには、負荷が急峻かつ大量に変動したときにおいては殊更に、出力端子OUTとグランド間に接続されたスイッチ回路を迅速に閉じると共に、オーバーシュートの原因となるコンデンサC1の余剰な蓄積電荷を充分に大きな電流で以ってグランドに放出しなければならない。   A load supplied with a voltage from a constant voltage power supply does not always change by the same amount. In order to suppress fluctuations in the output voltage of the constant voltage power supply, the switch circuit connected between the output terminal OUT and the ground is quickly closed and the cause of the overshoot, especially when the load is abrupt and fluctuates greatly. Therefore, the excessive accumulated charge of the capacitor C1 must be discharged to the ground with a sufficiently large current.

また最近の負荷の駆動形態は多様化しており、例えば消費電力の低減のために負荷がバースト・モードで駆動されることがある。バースト・モードで駆動される負荷に定電圧電源から出力電圧を供給する場合、バースト期間(対:休止期間)中のオフ期間(対:オン期間)に生じる比較的小さなオーバーシュートでスイッチ回路が作動すると却って不都合なことも有り得る。
そこで本発明は、負荷の変動形態に応じて適切に出力電圧の変動を抑制し得る定電圧電源を提供することを目的とする。
Also, recent load driving modes are diversified. For example, the load may be driven in a burst mode in order to reduce power consumption. When supplying output voltage from a constant-voltage power supply to a load driven in burst mode, the switch circuit operates with a relatively small overshoot that occurs during the off period (vs .: on period) during the burst period (vs .: pause period). Then it may be inconvenient.
Accordingly, an object of the present invention is to provide a constant voltage power source that can appropriately suppress fluctuations in output voltage in accordance with a fluctuation form of a load.

上記課題を解決するための本発明は、 その主電流路が電源の入出力端子間に接続されたパワートランジスタと、出力電圧に応じた帰還信号の供給を受け、出力電圧を安定化させるための駆動信号をパワートランジスタに供給するエラーアンプと、出力端子とグランドの間に接続され、出力電圧にオーバーシュトが発生した時にオン状態となるスイッチ回路とを備えた定電圧電源において、スイッチ回路が、 主電流路の一端が出力端子に接続されると共に、パワートランジスタと相補動作するように接続構成された第1のトランジスタと、 第1のトランジスタの主電流路の他端に直列接続され、カレントミラー回路の電流基準側トランジスタとして機能するよう接続構成された第2のトランジスタと、 その主電流路が第1のトランジスタと第2のトランジスタの直列回路に対して並列した電流路を形成すると共に、カレントミラー回路の電流出力側トランジスタとして第2のトランジスタとカレントミラー回路を構成する第3のトランジスタと、 第2のトランジスタと第3のトランジスタの主電流路の共通接続点とグランドの間に接続され、外部から供給される信号で駆動される第4のトランジスタと、 を具備することを特徴とする。   The present invention for solving the above-described problems is a power transistor whose main current path is connected between the input and output terminals of the power supply and a feedback signal supplied in accordance with the output voltage to stabilize the output voltage. In a constant voltage power supply comprising an error amplifier that supplies a drive signal to a power transistor and a switch circuit that is connected between the output terminal and the ground and that is turned on when an overvoltage occurs in the output voltage, the switch circuit includes: One end of the main current path is connected to the output terminal, and the first transistor is configured to be connected to be complementary to the power transistor, and is connected in series to the other end of the main current path of the first transistor. A second transistor connected to function as a current reference side transistor of the circuit, and a main current path of the first transistor Forming a current path parallel to the series circuit of the second transistor, a second transistor as a current output side transistor of the current mirror circuit, a third transistor constituting the current mirror circuit, and a second transistor; And a fourth transistor connected between the common connection point of the main current path of the third transistor and the ground, and driven by a signal supplied from the outside.

オーバーシュートが発生した場合には、第1のトランジスタを高速でオンさせると共に、第2と第3のトランジスタによるカレントミラー回路を外付けコンデンサの余剰な蓄積電荷を利用して駆動することで、迅速にスイッチ回路をオン状態とすることができる。
オーバーシュートの原因となる外付けコンデンサの余剰な蓄積電荷をカレントミラー回路によって生じる大きな電流で以ってグランドに逃がすことができる。
スイッチ回路が作動すると却って不都合な場合には、例えば負荷の稼動・停止に応じた信号を第4のトランジスタに供給することでスイッチ回路を不動作状態にしておくことができる。
これにより負荷の変動形態に応じて適切に出力電圧の変動を抑制し得る定電圧電源を提供することが可能になる。
When overshoot occurs, the first transistor is turned on at a high speed, and the current mirror circuit including the second and third transistors is driven by using the excess accumulated charge of the external capacitor, thereby quickly The switch circuit can be turned on.
The excessive accumulated charge of the external capacitor that causes overshoot can be released to the ground by a large current generated by the current mirror circuit.
If it is inconvenient for the switch circuit to operate, for example, a signal corresponding to the operation / stop of the load can be supplied to the fourth transistor to keep the switch circuit in an inoperative state.
As a result, it is possible to provide a constant voltage power source that can appropriately suppress fluctuations in the output voltage in accordance with the fluctuation form of the load.

本発明による定電圧電源の実施例の回路図。The circuit diagram of the Example of the constant voltage power supply by this invention. 従来の定電圧電源の回路図。The circuit diagram of the conventional constant voltage power supply.

以下に、本発明に係る定電圧電源の実施の形態を図面を参照しながら説明する。
図1は本発明による定電圧電源の回路図である。図1の回路は、パワートランジスタMP、エラーアンプEA、基準電圧源VREF、抵抗R1およびR2が図2の従来例と同じように相互に接続された定電圧電源において、出力端子OUTとグランドの間に次のような構成を具えるスイッチ回路1を接続している。
Embodiments of a constant voltage power source according to the present invention will be described below with reference to the drawings.
FIG. 1 is a circuit diagram of a constant voltage power source according to the present invention. 1 is a constant voltage power source in which a power transistor MP, an error amplifier EA, a reference voltage source VREF, and resistors R1 and R2 are connected to each other as in the conventional example of FIG. Is connected to a switch circuit 1 having the following configuration.

パワートランジスタMPと相補的な動作をするように、当該パワートランジスタMPと反対導電型のトランジスタより成るトランジスタM1のゲートをエラーアンプEAの出力端子に接続する。そのトランジスタM1のソースを出力端子OUTに接続し、トランジスタM1のドレインをパワートランジスタMPと同一導電型のトランジスタM2のドレインに接続する。トランジスタM2とカレントミラー回路を構成するようにトランジスタM3のゲートをトランジスタM2のゲートと共通接続する。   The gate of the transistor M1 formed of a transistor having a conductivity type opposite to that of the power transistor MP is connected to the output terminal of the error amplifier EA so as to perform a complementary operation with the power transistor MP. The source of the transistor M1 is connected to the output terminal OUT, and the drain of the transistor M1 is connected to the drain of the transistor M2 having the same conductivity type as the power transistor MP. The gate of the transistor M3 is commonly connected to the gate of the transistor M2 so as to form a current mirror circuit with the transistor M2.

ここでトランジスタM2がカレントミラー回路の電流基準側トランジスタとなるようにトランジスタM2のドレイン、ゲート間を短絡する。また、トランジスタM3がカレントミラー回路の電流出力側トランジスタとなるようにトランジスタM3のドレインを出力端子OUTに接続し、トランジスタM3のソースをトランジスタM2のソースに共通接続する。そして、トランジスタM2とM3の各ソースの共通接続とグランドの間にトランジスタM4の主電流路を接続する。なお、トランジスタM4のゲートは外部からイネーブル信号の供給を受けるイネーブル端子2に接続する。   Here, the drain and gate of the transistor M2 are short-circuited so that the transistor M2 becomes a current reference side transistor of the current mirror circuit. Further, the drain of the transistor M3 is connected to the output terminal OUT so that the transistor M3 becomes a current output side transistor of the current mirror circuit, and the source of the transistor M3 is commonly connected to the source of the transistor M2. The main current path of the transistor M4 is connected between the common connection of the sources of the transistors M2 and M3 and the ground. Note that the gate of the transistor M4 is connected to an enable terminal 2 which receives an enable signal from the outside.

トランジスタM1〜M4を以上のように接続構成したスイッチ回路1では、定電圧電源の出力電圧にオーバーシュートが発生した場合、次のような動作作用でオーバーシュートのピークを抑制する。
出力端子OUTに接続される負荷が急峻かつ大量に変動(ただし、軽負荷化)すると、外付けコンデンサC1から負荷に引き出される電流が減少する。この時、パワートランジスタMPを通過する電流はパワートランジスタMP、抵抗R1、エラーアンプEAより成るフィードバックループの動作遅延により急に小さくならない。このため出力電圧が設定値を大きく越えて上昇するオーバーシュートが発生する。
In the switch circuit 1 in which the transistors M1 to M4 are connected and configured as described above, when an overshoot occurs in the output voltage of the constant voltage power supply, the peak of the overshoot is suppressed by the following operation action.
When the load connected to the output terminal OUT is steep and fluctuates in a large amount (however, the load is reduced), the current drawn from the external capacitor C1 to the load decreases. At this time, the current passing through the power transistor MP does not suddenly decrease due to an operation delay of the feedback loop including the power transistor MP, the resistor R1, and the error amplifier EA. For this reason, an overshoot occurs in which the output voltage rises greatly exceeding the set value.

出力電圧にオーバーシュートを生じるとエラーアンプEAは、パワートランジスタMPに供給する駆動信号をパワートランジスタMPの通過電流を実質ゼロにするような大きさ、換言するとパワートランジスタMPがオフするような大きさ、にする。このときトランジスタM1は、ソースに掛かるオーバーシュート状態の出力電圧とゲートに掛かる前記駆動信号とにより導通状態に移行する。トランジスタM1に電流が流れるとトランジスタM2はオーバーシュート状態の出力電圧により正バイアスされ、カレントミラー回路を構成するトランジスタM2とM3のそれぞれの主電流路に電流が流れる。   When an overshoot occurs in the output voltage, the error amplifier EA is sized so that the drive signal supplied to the power transistor MP makes the passing current of the power transistor MP substantially zero, in other words, the power transistor MP is turned off. , To. At this time, the transistor M1 shifts to a conductive state due to the overshoot output voltage applied to the source and the drive signal applied to the gate. When current flows through the transistor M1, the transistor M2 is positively biased by the output voltage in the overshoot state, and current flows through the main current paths of the transistors M2 and M3 constituting the current mirror circuit.

ここでトランジスタM2とM3のミラー比を大きくしておけば、充分に大きな電流で以ってオーバーシュートの原因となっている外付けコンデンサC1の余剰蓄積電荷をスイッチ回路1を介してグランドに放出できる。また、トランジスタM1の主電流路を流れる電流だけで外付けコンデンサC1の余剰の蓄積電荷を放出するものでないため、トランジスタM1に電流容量は小さくとも動作速度の早いデバイスが適用可能になる。   Here, if the mirror ratio of the transistors M2 and M3 is increased, the excessively accumulated charge of the external capacitor C1 causing overshoot with a sufficiently large current is discharged to the ground through the switch circuit 1. it can. Further, since only the current flowing through the main current path of the transistor M1 does not discharge the excessive accumulated charge of the external capacitor C1, a device having a high operation speed can be applied to the transistor M1 even though the current capacity is small.

なお、トランジスタM2とM3が遮断状態から導通状態に移行するまでの間、その2つのトランジスタの並列状態にある入力寄生容量がトランジスタM1を介して外付けコンデンサC1の余剰蓄積電荷を引き込むように作用する。そこでスイッチ回路1の動作速度を所定量の電荷が外付けコンデンサC1からスイッチ回路1に引き込まれるまでの時間として考えれば、トランジスタM1に動作速度の早いものを適用すると(動作速度の早いものを適用可能なため)、普通ならばトランジスタの段数が増えることで増加すると思われがちなスイッチ回路1としての動作の遅延量は従来のスイッチ回路と同程度以下にすることが可能である。   Until the transistors M2 and M3 shift from the cutoff state to the conductive state, the input parasitic capacitance in the parallel state of the two transistors acts so as to draw the surplus accumulated charge of the external capacitor C1 through the transistor M1. To do. Therefore, if the operation speed of the switch circuit 1 is considered as the time until a predetermined amount of charge is drawn from the external capacitor C1 to the switch circuit 1, applying a transistor having a high operation speed to the transistor M1 (applying a transistor having a high operation speed) Therefore, the delay amount of the operation as the switch circuit 1 that tends to be increased by increasing the number of stages of the transistors can be made equal to or less than that of the conventional switch circuit.

ところで、先にも述べたように負荷の駆動形態によってはスイッチ回路1が作動すると却って不都合なこともある。図1の回路で特定の状態のときにスイッチ回路1を不動作とする要請がある場合には、その特定の条件の発生時にイネーブル端子2に電圧レベルの低い信号を供給し、トランジスタM4をオフ状態にすれば良い。ただし、通常はイネーブル端子2の位置の電圧レベルを高くしてスイッチ回路1を動作可能な状態とし、必要に応じてイネーブル端子2に電圧レベルの低い信号を供給し、スイッチ回路1を動作不能な状態とすべきことは言うまでも無い。   Incidentally, as described above, depending on the drive mode of the load, it may be inconvenient if the switch circuit 1 operates. When there is a request to deactivate the switch circuit 1 in a specific state in the circuit of FIG. 1, a signal having a low voltage level is supplied to the enable terminal 2 when the specific condition occurs, and the transistor M4 is turned off. It should just be in a state. However, normally, the voltage level at the position of the enable terminal 2 is increased to make the switch circuit 1 operable, and a signal having a low voltage level is supplied to the enable terminal 2 as necessary to make the switch circuit 1 inoperable. Needless to say, it should be in a state.

1:スイッチ回路
2:イネーブル端子
IN:入力端子
OUT:出力端子
MP:パワートランジスタ
M1:トランジスタ(第1)
M2:トランジスタ(第2)
M3:トランジスタ(第3)
M4:トランジスタ(第4)
EA:エラーアンプ
VREF:基準電圧源(基準電圧)
C1:外付けコンデンサ
1: Switch circuit 2: Enable terminal IN: Input terminal OUT: Output terminal MP: Power transistor M1: Transistor (first)
M2: Transistor (second)
M3: Transistor (third)
M4: Transistor (fourth)
EA: Error amplifier VREF: Reference voltage source (reference voltage)
C1: External capacitor

Claims (2)

その主電流路が電源の入出力端子間に接続されたパワートランジスタと、出力電圧に応じた帰還信号の供給を受け、該出力電圧を安定化させるための駆動信号を該パワートランジスタに供給するエラーアンプと、該出力端子とグランドの間に接続され、該出力電圧にオーバーシュトが発生した時にオン状態となるスイッチ回路とを備えた定電圧電源において、該スイッチ回路が、
主電流路の一端が該出力端子に接続されると共に、該パワートランジスタと相補動作するように接続構成された第1のトランジスタと、
該第1のトランジスタの主電流路の他端に直列接続され、カレントミラー回路の電流基準側トランジスタとして機能するよう接続構成された第2のトランジスタと、
その主電流路が該第1のトランジスタと該第2のトランジスタの直列回路に対して並列した電流路を形成すると共に、カレントミラー回路の電流出力側トランジスタとして該第2のトランジスタとカレントミラー回路を構成する第3のトランジスタと、
該第2のトランジスタと該第3のトランジスタの主電流路の共通接続点とグランドの間に接続され、外部から供給される信号で駆動される第4のトランジスタと、
を具備することを特徴とする定電圧電源。
A power transistor whose main current path is connected between the input and output terminals of the power supply, and an error in which a feedback signal corresponding to the output voltage is supplied and a drive signal for stabilizing the output voltage is supplied to the power transistor In a constant voltage power supply comprising an amplifier and a switch circuit that is connected between the output terminal and the ground and is turned on when an overshoot occurs in the output voltage, the switch circuit includes:
A first transistor having one end of a main current path connected to the output terminal and connected to be complementary to the power transistor;
A second transistor connected in series to the other end of the main current path of the first transistor and connected to function as a current reference transistor of a current mirror circuit;
The main current path forms a current path parallel to the series circuit of the first transistor and the second transistor, and the second transistor and the current mirror circuit are used as current output side transistors of the current mirror circuit. A third transistor comprising;
A fourth transistor connected between a common connection point of main current paths of the second transistor and the third transistor and the ground, and driven by a signal supplied from the outside;
A constant voltage power supply comprising:
前記第4のトランジスタを駆動する外部から供給される信号が負荷の動作状態に応じたイネーブル信号であることを特徴とする、請求項1に記載した定電圧電源。   2. The constant voltage power supply according to claim 1, wherein a signal supplied from the outside that drives the fourth transistor is an enable signal corresponding to an operating state of a load.
JP2009078318A 2009-03-27 2009-03-27 Constant voltage power supply Withdrawn JP2010231499A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009078318A JP2010231499A (en) 2009-03-27 2009-03-27 Constant voltage power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009078318A JP2010231499A (en) 2009-03-27 2009-03-27 Constant voltage power supply

Publications (1)

Publication Number Publication Date
JP2010231499A true JP2010231499A (en) 2010-10-14

Family

ID=43047246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009078318A Withdrawn JP2010231499A (en) 2009-03-27 2009-03-27 Constant voltage power supply

Country Status (1)

Country Link
JP (1) JP2010231499A (en)

Similar Documents

Publication Publication Date Title
US8044708B2 (en) Reference voltage generator
JP6143492B2 (en) Charge / discharge control circuit, charge / discharge control device, and battery device
JP5823717B2 (en) Voltage regulator
KR20150075034A (en) Switching regulator and electronic apparatus
US20150108957A1 (en) Voltage Generation Circuit
JP2011096210A (en) Voltage regulator
TWI665542B (en) Voltage Regulator
JP2017126259A (en) Power supply unit
JP6761361B2 (en) Power supply
JP2004312231A (en) Semiconductor integrated circuit device
TWI672572B (en) Voltage Regulator
JP6926982B2 (en) Power control circuit and energy harvesting device
JP5989482B2 (en) Power switching circuit
TWI645279B (en) Voltage reference buffer circuit
JP2005291865A (en) Power supply voltage monitoring circuit
US10078343B2 (en) Output circuit
JP6914010B2 (en) Drive device
KR101869565B1 (en) Voltage regulator
JP2012009651A (en) Current driving device
JPWO2017208705A1 (en) Switching regulator, semiconductor integrated circuit, and electronic device
JP2010217965A (en) Constant voltage circuit
JP5889700B2 (en) Power-on reset circuit and semiconductor device
JP2005293067A (en) Voltage regulator
TWI575351B (en) Regulator
JP6426030B2 (en) Drive circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110425

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605