JP2010223640A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2010223640A JP2010223640A JP2009069182A JP2009069182A JP2010223640A JP 2010223640 A JP2010223640 A JP 2010223640A JP 2009069182 A JP2009069182 A JP 2009069182A JP 2009069182 A JP2009069182 A JP 2009069182A JP 2010223640 A JP2010223640 A JP 2010223640A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- cap
- hole
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pressure Sensors (AREA)
Abstract
Description
本発明は、センシング部が設けられたセンサ部とキャップ部とを備え、センシング部がセンサ部とキャップ部との間に気密封止された半導体装置およびその製造方法に関するものである。 The present invention relates to a semiconductor device including a sensor unit provided with a sensing unit and a cap unit, the sensing unit being hermetically sealed between the sensor unit and the cap unit, and a manufacturing method thereof.
従来より、センシング部を備えたセンサ部と、センサ部に当接するキャップ部とを備えた半導体装置が、例えば特許文献1で提案されている。この半導体装置は、センサ部に、キャップ部が対向して当接することによりセンサ部とキャップ部との間にキャビティ(封止空間)が形成され、このキャビティ内にセンシング部が封止された構造をなしている。 Conventionally, for example, Patent Document 1 proposes a semiconductor device including a sensor unit including a sensing unit and a cap unit that contacts the sensor unit. This semiconductor device has a structure in which a cavity (sealing space) is formed between the sensor unit and the cap unit by the cap unit facing and abutting the sensor unit, and the sensing unit is sealed in the cavity. I am doing.
また、キャップ部は、センサ部とキャップ部との積層方向に延設された貫通電極を備えている。この貫通電極はセンシング部に電気的に接続されている。このため、貫通電極を介して、センシング部の電位をキャップ部側に取り出すことが可能になっている。 Moreover, the cap part is provided with the penetration electrode extended in the lamination direction of the sensor part and the cap part. The through electrode is electrically connected to the sensing unit. For this reason, the potential of the sensing part can be taken out to the cap part side through the through electrode.
しかしながら、上記従来の技術では、キャップ部の厚さが大きい場合には大きなサイズの貫通孔を形成し、この貫通孔の内部に貫通電極を埋め込まなければならない。このため、貫通孔のサイズが大きくなってしまい、半導体装置の平面サイズが大きくなってしまうという問題がある。 However, in the above conventional technique, when the cap portion is thick, a through hole having a large size must be formed, and the through electrode must be embedded inside the through hole. For this reason, there is a problem that the size of the through hole is increased and the planar size of the semiconductor device is increased.
そこで、キャップ部を薄くした後、センサ部に貼り付けることが考えられる。しかし、キャップ部が薄くなったことでキャップ部の剛性が低下するので、キャップ部のハンドリングが低下してしまうという問題がある。 Therefore, it can be considered that the cap portion is made thin and then attached to the sensor portion. However, since the rigidity of the cap portion is reduced because the cap portion is thin, there is a problem that handling of the cap portion is reduced.
一方、センサ部にキャップ部を貼り付けた後にキャップ部を薄くし、薄くなったキャップ部に貫通孔を形成することも考えられる。しかし、キャップ部にはキャビティを形成するための凹部が設けられているので、キャップ部を薄くする際の応力が凹部を構成する底面と側面との接続部に掛かり、キャップ部が割れてしまうという問題が起こる。 On the other hand, it is also conceivable that the cap portion is thinned after the cap portion is attached to the sensor portion, and a through hole is formed in the thinned cap portion. However, since the cap portion is provided with a recess for forming a cavity, the stress when thinning the cap portion is applied to the connection portion between the bottom surface and the side surface constituting the recess, and the cap portion is cracked. Problems arise.
このように、キャップ部の剛性確保と貫通電極の平面サイズの小さくすることとは両立しないといった問題がある。 As described above, there is a problem that ensuring the rigidity of the cap portion and reducing the planar size of the through electrode are not compatible.
本発明は上記点に鑑み、キャップ部の剛性確保とキャップ部に設けられた貫通電極の平面サイズを小さくすることとを両立することができる構造を備えた半導体装置およびその製造方法を提供することを目的とする。 In view of the above points, the present invention provides a semiconductor device having a structure capable of satisfying both of securing rigidity of a cap portion and reducing a planar size of a through electrode provided in the cap portion, and a method for manufacturing the same. With the goal.
上記目的を達成するため、請求項1に記載の発明では、キャップ部(20)は、凹部(21a、21b)の底部(21c、21d)の一部が他面(20b)側に凹んだ溝部(30)と、溝部(30)および凹部(21a、21b)に配置されると共に、センシング部(14、15)に電気的に接続された配線部(24)と、底部(21c、21d)と他面(20b)とを貫通すると共に、溝部(30)の底面(31)よりも小さいサイズの貫通孔(32)と、貫通孔(32)の内部および他面(20b)に配置されると共に、底面(31)から露出した配線部(24)に電気的に接続された貫通電極(25)とを備えていることを特徴とする。 In order to achieve the above object, according to the first aspect of the present invention, the cap portion (20) includes a groove portion in which a part of the bottom (21c, 21d) of the recess (21a, 21b) is recessed toward the other surface (20b). (30), a wiring part (24) disposed in the groove part (30) and the concave part (21a, 21b) and electrically connected to the sensing part (14, 15), and a bottom part (21c, 21d) While penetrating the other surface (20b), the through hole (32) having a size smaller than the bottom surface (31) of the groove (30), the inside of the through hole (32), and the other surface (20b) And a through electrode (25) electrically connected to the wiring portion (24) exposed from the bottom surface (31).
請求項2に記載の発明では、キャップ部(20)は、他面(20b)のうち、凹部(21a、21b)が投影された領域を含んだ一部が一面(20a)側に凹んだ溝部(30)と、溝部(30)および他面(20b)に配置された配線部(24)と、底面(31)と底部(21c、21d)とを貫通すると共に、溝部(30)の底面(31)よりも小さいサイズの貫通孔(32)と、貫通孔(32)および凹部(21a、21b)に配置され、底面(31)から露出した配線部(24)に電気的に接続されると共に、センシング部(14、15)に電気的に接続された貫通電極(25)とを備えていることを特徴とする。 In the invention according to claim 2, the cap part (20) is a groove part in which a part of the other surface (20b) including the region where the recesses (21a, 21b) are projected is recessed toward the one surface (20a). (30), the groove portion (30) and the wiring portion (24) disposed on the other surface (20b), the bottom surface (31) and the bottom portions (21c, 21d), and the bottom surface of the groove portion (30) ( 31) and a through hole (32) having a size smaller than that of 31), disposed in the through hole (32) and the recesses (21a, 21b), and electrically connected to the wiring portion (24) exposed from the bottom surface (31). And a through electrode (25) electrically connected to the sensing part (14, 15).
請求項1および請求項2に記載の発明によると、溝部(30)により、キャップ部(20)のうち貫通孔(32)が形成される部分の厚みが小さくなるので、貫通孔(32)の平面サイズを小さくすることができる。一方、キャップ部(20)のうち貫通孔(32)が形成される部分は薄いが、貫通孔(32)が形成されていない部分の厚みは変化がないので、キャップ部(20)の剛性を確保できる。したがって、キャップ部(20)の剛性確保とキャップ部(20)に設けられた貫通電極(25)の平面サイズを小さくすることとを両立することができる。 According to invention of Claim 1 and Claim 2, since the thickness of the part in which a through-hole (32) is formed among cap parts (20) becomes small by a groove part (30), a through-hole (32) The plane size can be reduced. On the other hand, the portion of the cap portion (20) where the through hole (32) is formed is thin, but the thickness of the portion where the through hole (32) is not formed does not change, so the rigidity of the cap portion (20) is reduced. It can be secured. Therefore, it is possible to achieve both of ensuring the rigidity of the cap part (20) and reducing the planar size of the through electrode (25) provided in the cap part (20).
請求項3に記載の発明では、溝部(30)は、該溝部(30)の径が一面(20a)側から他面(20b)側に小さくなるように形成されていることを特徴とする。 The invention according to claim 3 is characterized in that the groove (30) is formed such that the diameter of the groove (30) decreases from the one surface (20a) side to the other surface (20b) side.
これによると、溝部(30)の壁面が傾斜しているので、溝部(30)の壁面に配線部(24)を形成しやすい構造とすることができる。 According to this, since the wall surface of the groove part (30) is inclined, a structure in which the wiring part (24) can be easily formed on the wall surface of the groove part (30) can be obtained.
請求項4に記載の発明では、貫通電極(25)は、貫通孔(32)内に空間部が残されるように貫通孔(32)の壁面に形成されていることを特徴とする。 The invention according to claim 4 is characterized in that the through electrode (25) is formed on the wall surface of the through hole (32) so that a space is left in the through hole (32).
これによると、貫通孔(32)の内部に配置される貫通電極(25)の量が少なくなるので、貫通電極(25)に発生する熱応力が小さくなる。これにより、該熱応力がセンシング部(14、15)に与える影響を低減することができる。 According to this, since the amount of the through electrode (25) disposed inside the through hole (32) is reduced, the thermal stress generated in the through electrode (25) is reduced. Thereby, the influence which this thermal stress has on a sensing part (14, 15) can be reduced.
請求項5に記載の発明では、配線部(24)は、溝部(30)内に空間部が残されるように溝部(30)の壁面に形成されていることを特徴とする。 The invention according to claim 5 is characterized in that the wiring part (24) is formed on the wall surface of the groove part (30) so that a space part is left in the groove part (30).
これによると、溝部(30)の内部に配置される配線部(24)の量が少なくなるので、配線部(24)に発生する熱応力が小さくなる。したがって、配線部(24)の応力緩和を図ることができる。 According to this, since the amount of the wiring part (24) disposed inside the groove part (30) is reduced, the thermal stress generated in the wiring part (24) is reduced. Therefore, stress relaxation of the wiring part (24) can be achieved.
請求項6に記載の発明では、センサ部(10)とキャップ部(20)との間には、表面(10a)の外縁部を一周するように配置された接合部材(40)を備えていることを特徴とする。 In the invention according to claim 6, the joining member (40) arranged so as to make a round of the outer edge part of the surface (10a) is provided between the sensor part (10) and the cap part (20). It is characterized by that.
これによると、接合部材(40)の高さ分だけセンサ部(10)のセンシング部(14、15)がキャップ部(20)から離されるので、センシング部(14、15)がキャップ部(20)に当たりにくくなる。したがって、センシング部(14、15)の故障を回避できる。 According to this, since the sensing parts (14, 15) of the sensor part (10) are separated from the cap part (20) by the height of the joining member (40), the sensing parts (14, 15) are separated from the cap part (20). ). Therefore, failure of the sensing unit (14, 15) can be avoided.
請求項7に記載の発明では、キャップ部(20)を用意する工程では、凹部(21a、21b)の底部(21c、21d)の一部が他面(20b)側に凹んだ溝部(30)を形成する工程と、溝部(30)および凹部(21a、21b)に配置されると共に、センシング部(14、15)に電気的に接続される配線部(24)を形成する工程と、底面(31)と他面(20b)とを貫通すると共に、溝部(30)の底面(31)よりも小さいサイズの貫通孔(32)を形成する工程と、貫通孔(32)の内部および他面(20b)に配置されると共に、底面(31)から露出した配線部(24)に電気的に接続される貫通電極(25)を形成する工程とを含んでいることを特徴とする。 In the invention according to claim 7, in the step of preparing the cap portion (20), a groove portion (30) in which a part of the bottom portion (21c, 21d) of the recess portion (21a, 21b) is recessed toward the other surface (20b) side. Forming a wiring portion (24) that is disposed in the groove portion (30) and the concave portion (21a, 21b) and electrically connected to the sensing portion (14, 15), and a bottom surface ( 31) and the other surface (20b) and a step of forming a through hole (32) having a size smaller than the bottom surface (31) of the groove (30), the inside of the through hole (32) and the other surface ( 20b) and forming a through electrode (25) electrically connected to the wiring portion (24) exposed from the bottom surface (31).
請求項8に記載の発明では、キャップ部(20)を用意する工程では、他面(20b)のうち、凹部(21a、21b)が投影された領域を含んだ一部が一面(20a)側に凹んだ溝部(30)を形成する工程と、溝部(30)および他面(20b)に配線部(24)を形成する工程と、底面(31)と底部(21c、21d)とを貫通すると共に、溝部(30)の底面(31)よりも小さいサイズの貫通孔(32)を形成する工程と、貫通孔(32)および凹部(21a、21b)に配置され、底面(31)から露出した配線部(24)に電気的に接続されると共に、センシング部(14、15)に電気的に接続されるように貫通電極(25)を形成する工程とを含んでいることを特徴とする。 In the invention according to claim 8, in the step of preparing the cap portion (20), a part of the other surface (20b) including the region where the recesses (21a, 21b) are projected is on the one surface (20a) side. A step of forming a recessed groove portion (30), a step of forming a wiring portion (24) on the groove portion (30) and the other surface (20b), and a bottom surface (31) and a bottom portion (21c, 21d). In addition, the step of forming a through hole (32) having a size smaller than the bottom surface (31) of the groove (30) and the through hole (32) and the recesses (21a, 21b) are disposed and exposed from the bottom surface (31). And a step of forming a through electrode (25) so as to be electrically connected to the wiring part (24) and to be electrically connected to the sensing part (14, 15).
請求項7および請求項8に記載の発明によると、キャップ部(20)に溝部(30)を形成したことにより、キャップ部(20)のうち貫通孔(32)を形成する部分の厚みを小さくしているので、貫通孔(32)の平面サイズを小さくすることができる。一方、キャップ部(20)のうち貫通孔(32)を形成する部分は薄いが、貫通孔(32)を形成しない部分の厚みは変化がないので、キャップ部(20)の剛性を確保できる。したがって、キャップ部(20)の剛性確保とキャップ部(20)に設けられた貫通電極(25)の平面サイズを小さくすることとを両立することができる。 According to invention of Claim 7 and Claim 8, by forming the groove part (30) in the cap part (20), the thickness of the part which forms a through-hole (32) among cap parts (20) is made small. Therefore, the planar size of the through hole (32) can be reduced. On the other hand, the portion of the cap portion (20) where the through hole (32) is formed is thin, but the thickness of the portion where the through hole (32) is not formed does not change, so the rigidity of the cap portion (20) can be ensured. Therefore, it is possible to achieve both of ensuring the rigidity of the cap part (20) and reducing the planar size of the through electrode (25) provided in the cap part (20).
請求項9に記載の発明では、溝部(30)を形成する工程では、溝部(30)の径が一面(20a)側から他面(20b)側に小さくなるように、溝部(30)を形成することを特徴とする。 In the invention according to claim 9, in the step of forming the groove (30), the groove (30) is formed so that the diameter of the groove (30) decreases from the one surface (20a) side to the other surface (20b) side. It is characterized by doing.
これによると、溝部(30)の壁面が傾斜しているので、溝部(30)の壁面に配線部(24)を形成しやすくすることができる。 According to this, since the wall surface of the groove part (30) is inclined, the wiring part (24) can be easily formed on the wall surface of the groove part (30).
請求項10に記載の発明では、貫通電極(25)を形成する工程では、貫通孔(32)内に空間部が残されるように貫通電極(25)を貫通孔(32)の壁面に形成することを特徴とする。
In the invention described in
これによると、貫通電極(25)を形成するために用いる材料の量が少なくなるので、貫通電極(25)に発生する熱応力が小さくなる構造を得ることができる。これにより、該熱応力がセンシング部(14、15)に与える影響を低減できる構造を得ることができる。 According to this, since the amount of material used for forming the through electrode (25) is reduced, a structure in which thermal stress generated in the through electrode (25) is reduced can be obtained. Thereby, the structure which can reduce the influence which this thermal stress has on a sensing part (14, 15) can be obtained.
請求項11に記載の発明では、配線部(24)を形成する工程では、溝部(30)内に空間部が残されるように配線部(24)を溝部(30)の壁面に形成することを特徴とする。
In the invention according to
これによると、溝部(30)の内部に形成する配線部(24)の量が少なくなるので、配線部(24)に発生する熱応力を小さくした構造を形成することができる。したがって、配線部(24)の応力緩和を図ることができる。 According to this, since the amount of the wiring part (24) formed inside the groove part (30) is reduced, a structure in which the thermal stress generated in the wiring part (24) is reduced can be formed. Therefore, stress relaxation of the wiring part (24) can be achieved.
請求項12に記載の発明では、センシング部(14、15)をキャビティ(16〜18)に気密封止する工程では、センサ部(10)とキャップ部(20)との間に、表面(10a)の外縁部を一周するように接合部材(40)を配置することを特徴とする。
In the invention according to
これによると、接合部材(40)の高さ分だけセンサ部(10)のセンシング部(14、15)をキャップ部(20)から離すことができるので、センシング部(14、15)がキャップ部(20)に当たりにくい構造を形成することができる。 According to this, since the sensing part (14, 15) of the sensor part (10) can be separated from the cap part (20) by the height of the joining member (40), the sensing part (14, 15) is the cap part. A structure that is difficult to hit (20) can be formed.
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。以下で示される半導体装置は、可動部を有する加速度センサや角速度センサ(ジャイロセンサ)等の力学量センサを備えたものであり、例えば車両の加速度や角速度の検出に用いられるものである。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. The semiconductor device described below includes a mechanical quantity sensor such as an acceleration sensor having a movable part and an angular velocity sensor (gyro sensor), and is used for detecting, for example, vehicle acceleration and angular velocity.
図1は、本実施形態に係る半導体装置の平面図である。また、図2は、図1のA−A断面図である。さらに、図3は、半導体装置の一部拡大断面図である。以下、図1〜図3を参照して説明する。 FIG. 1 is a plan view of the semiconductor device according to the present embodiment. FIG. 2 is a cross-sectional view taken along the line AA in FIG. FIG. 3 is a partially enlarged cross-sectional view of the semiconductor device. Hereinafter, a description will be given with reference to FIGS.
図2に示されるように、半導体装置は、板状のセンサ部10の表面10aに、板状のキャップ部20が貼り合わされて構成されている。
As shown in FIG. 2, the semiconductor device is configured such that a plate-
まず、センサ部10の構造について説明する。センサ部10は、支持基板11と半導体層12とで犠牲層13を挟み込んだ構造をなしており、いわゆるSOI基板として構成されている。このうち、半導体層12において犠牲層13とは反対側の面がセンサ部10の表面10aに相当する。支持基板11の材料は例えば単結晶シリコンであり、半導体層12の材料は例えばポリシリコンである。犠牲層13の材料は例えばSiO2である。
First, the structure of the
そして、半導体層12には、例えば加速度を検出するための第1センシング部14および第2センシング部15が形成されている。第1センシング部14は半導体層12の平面方向に直角の厚み方向に印加される加速度すなわちZ軸方向の加速度を検出するように構成されている。また、第2センシング部15は、半導体層12の平面方向に印加される加速度すなわちX軸方向の加速度を検出するように構成されている。
In the
第1センシング部14は、半導体層12にアンカー部、梁部、および振動子が形成されたことにより構成されている。具体的には、バネ性を有する梁部によりアンカー部と振動子とが連結され、振動子が支持基板11に対して浮いた状態で支持されている。そして、振動子は、半導体装置が外部から受けた加速度に応じてZ軸方向に振動するようになっている。
The
また、第2センシング部15は、半導体層12に可動部と固定部とが形成されたことにより構成されている。このうち、可動部は、アンカー部、錘部、可動電極、および梁部を備えている。具体的には、バネ性を有する梁部によりアンカー部と細長状の錘部とが連結され、錘部が支持基板11に対して浮いた状態で支持されている。これにより、錘部は該錘部の長手方向に移動可能になっている。また、錘部の長手方向から直角の方向に複数本の可動電極が櫛歯状に設けられている。
The
固定部は、固定配線部と固定電極とを備えている。固定配線部は錘部に対向する位置に配置されている。固定電極は固定配線部のうちの錘部と対向する辺から直角方向に延設され、固定配線部に複数本ずつ備えられることで櫛歯状に配置されている。 The fixed part includes a fixed wiring part and a fixed electrode. The fixed wiring portion is disposed at a position facing the weight portion. The fixed electrodes extend in a direction perpendicular to the side of the fixed wiring portion that faces the weight portion, and are arranged in a comb shape by being provided with a plurality of fixed wiring portions.
そして、各固定電極が各可動電極に対向配置され、各固定電極と各可動電極との間にコンデンサが形成されている。これにより、錘部が加速度を受けてX軸方向に移動すると、該コンデンサの容量値が変化するので、この容量値の変化に基づいて加速度を検出することが可能になっている。 Each fixed electrode is disposed opposite to each movable electrode, and a capacitor is formed between each fixed electrode and each movable electrode. As a result, when the weight portion receives the acceleration and moves in the X-axis direction, the capacitance value of the capacitor changes. Therefore, the acceleration can be detected based on the change in the capacitance value.
次に、キャップ部20について説明する。キャップ部20は、上記各センシング部14、15への水や異物の混入等を防止するものであり、センサ部10の表面10aに対向した一面20aとこの一面20aの反対側の他面20bとを有している。また、キャップ部20は、センサ部10との間に密閉した空間を形成する役割も果たす。
Next, the
このようなキャップ部20は、図1および図2に示されるように、貼り合わせ基板21、第1絶縁膜22、第2絶縁膜23、配線部24、貫通電極25、第1〜第5配線26a〜26e、第1〜第5パッド27a〜27e、および接合機能配線28とを備えている。
As shown in FIGS. 1 and 2, the
貼り合わせ基板21は、該貼り合わせ基板21のうちセンサ部10と対向する面の一部が他面20b側に凹んだ第1凹部21aおよび第2凹部21bを有している。第1凹部21aは、該貼り合わせ基板21のうちセンサ部10の第1センシング部14と対向する位置に形成され、第2凹部21bは第2センシング部15と対向する位置に形成されている。このような貼り合わせ基板21としては、シリコン基板やガラス基板等が用いられる。
The bonded
さらに、各凹部21a、21bの各底部21c、21dには、図3に示されるように、該底部21c、21dの一部が他面20b側に凹んだ溝部30が形成されている。この溝部30のサイズは各凹部21a、21bのサイズよりも十分小さくなっている。本実施形態では、各凹部21a、21bに計4つの溝部30が形成されている。図2では4つのうちの2つの溝部30が示されている。また、図3では、第1凹部21aの底部21cの最外縁部に形成された溝部30が示されている。
Further, as shown in FIG. 3, a
第1絶縁膜22は、図2に示されるように、貼り合わせ基板21の表面全体に形成された絶縁膜である。したがって、第1絶縁膜22は各凹部21a、21bや貼り合わせ基板21の側面にも形成されている。第1絶縁膜22のうちセンサ部10と対向する面がキャップ部20の一面20aに相当する。
As shown in FIG. 2, the first insulating
また、第2絶縁膜23は、貼り合わせ基板21のうち各凹部21a、21bが形成された面とは反対側の面に形成された第1絶縁膜22の上に形成されている。この第2絶縁膜23の表面がキャップ部20の他面20bに相当する。
The second insulating
第1絶縁膜22の材料としてSiO2等の絶縁材料が用いられ、第2絶縁膜23の材料として、TEOS等の絶縁材料が用いられる。
An insulating material such as SiO 2 is used as the material of the first insulating
そして、図3に示されるように、溝部30および第1凹部21aに形成された第1絶縁膜22の上に配線部24が形成されている。上述のように、キャップ部20には4つの溝部30が設けられているので、各溝部30に配線部24がそれぞれ形成されている。
And as FIG. 3 shows, the
配線部24は、各センシング部14、15のために用いられる配線である。本実施形態では、第1センシング部14のアンカー部に接続されるもの、第1センシング部14の振動子に対する固定電極となるもの、第2センシング部15のアンカー部に接続されるもの、そして第2センシング部15の固定配線部に接続されるものがある。
The
具体的には、第1センシング部14の振動子に対する固定電極となる配線部24は、図2に示されるように、第1凹部21aの底部21cのうち振動子と対向する位置、溝部30の壁面、第1凹部21aの壁面、およびキャップ部20の一面20aにパターニングされている。これにより、該配線部24と振動子との間にコンデンサが形成され、振動子が加速度を受けてZ軸方向に移動すると、振動子と配線部24との距離の変化に基づいて該コンデンサの容量値が変化するので加速度を検出することが可能になっている。なお、この配線部24は、振動子と対向する位置に配置されれば良いため、キャップ部20の一面20aに配置されるようにパターニングされていなくても良い。
Specifically, as shown in FIG. 2, the
第2センシング部15のアンカー部に接続される配線部24は、図2に示されるように、溝部30の壁面、第1凹部21aの壁面、およびキャップ部20の一面20aに沿ってパターニングされている。これにより、配線部24とアンカー部とが電気的に接続されている。
The
さらに、第1センシング部14のアンカー部に接続される配線部24、および第2センシング部15の固定配線部に接続される配線部24についても、溝部30の壁面、第1凹部21a、およびキャップ部20の一面20aに沿ってパターニングされている。
Further, for the
上記の配線部24は、溝部30内に空間部が残されるように溝部30の壁面に形成されている。つまり、溝部30内の配線部24は中空状となっており、溝部30に完全には埋まっていない。これにより、溝部30の内部に配置される配線部24の量が少なくなるので、配線部24に発生する熱応力が小さくなる。したがって、配線部24の応力緩和が図られる。
The
また、図3に示されるように、キャップ部20には、溝部30の底面31と他面20bとを貫通した貫通孔32が形成されている。この貫通孔32は、溝部30の底面31よりも小さいサイズになっている。この貫通孔32の壁面には第2絶縁膜23が形成され、貫通孔32の内部に配線部24が露出するように第1絶縁膜22の一部が取り除かれている。そして、貫通孔32の内部および他面20bに貫通電極25が形成されている。貫通電極25は貫通孔32の内部に埋め込まれている。この貫通電極25の一方は配線部24に接触すると共に配線部24に電気的に接続され、他方はキャップ部20の他面20bにパターニングされている。
As shown in FIG. 3, the
具体的には、図1に示されるように、各貫通電極25はキャップ部20の他面20bにおいて各配線26a〜26eを介して各パッド27a〜27eにそれぞれ接続されるようにパターニングされている。
Specifically, as shown in FIG. 1, each through
振動子の固定電極となる配線部24に接続された貫通電極25は、第1配線26aを介して第1パッド27aに接続されている。第1センシング部14のアンカー部に接合された配線部24に接触する貫通電極25は、第2配線26bを介して第2パッド27bに接続されている。第2センシング部15のアンカー部に接合された配線部24に接触する貫通電極25は、第3配線26cを介して第3パッド27cに接続されている。第2センシング部15の固定配線部に接合された配線部24に接触する貫通電極25は、第4配線26dを介して第4パッド27dに接続されている。
The through
さらに、キャップ部20には、第2絶縁膜23および第1絶縁膜22を貫通して貼り合わせ基板21に達する貫通孔32が設けられ、この貫通孔32に貼り合わせ基板21の電位を取るための貫通電極25が埋め込まれている。この貫通電極25は、図1に示されるように、キャップ部20の他面20bにおいて第5配線26eを介して第5パッド27eに接続されている。
Further, the
上記のような構成において、キャップ部20の一面20aから他面20bまでの厚みは例えば400μmである。また、キャップ部20の一面20aから溝部30の底面31までの厚みは例えば300μmである。つまり、溝部30の底面31からキャップ部20の他面20bまでの厚みが100μmである。そして、貫通孔32の平面サイズは例えば50μmである。溝部30の底面31のサイズは50μmよりも大きくなっている。
In the above configuration, the thickness from the one
接合機能配線28は、図1および図2に示されるように、センサ部10とキャップ部20とを接合するものである。この接合機能配線28は、センサ部10の表面10aの外縁部に、該外縁部を一周するようにパターニングされている。この接合機能配線28の厚みは、キャップ部20の一面20aにパターニングされた各配線部24の厚みと同じになっている。
The bonding
上記の配線部24、貫通電極25、第1〜第5配線26a〜26e、および第1〜第5パッド27a〜27eの材料として例えばAlが用いられる。もちろん、Alに限らず、Al−Si、Al−Si−Cu、PolySi、Al−Ge等の配線材料でも良い。
For example, Al is used as the material of the
また、接合機能配線28を介してセンサ部10とキャップ部20とが積層されたことにより、第1凹部21aとセンサ部10との間に第1キャビティ16が構成されている。この第1キャビティ16に第1センシング部14が気密封止されている。同様に、第2凹部21bとセンサ部10との間に第2キャビティ17が構成されている。この第2キャビティ17に第2センシング部15が気密封止されている。各キャビティ16、17は、例えば真空または所定の気圧に設定されている。以上が、本実施形態に係る半導体装置の全体構成である。
In addition, the
次に、上記の半導体装置の製造方法について、図4および図5を参照して説明する。なお、図4および図5は、図1のA−A断面に相当する図である。 Next, a method for manufacturing the semiconductor device will be described with reference to FIGS. 4 and 5 are views corresponding to the AA cross section of FIG.
センサ部10は以下のように製造する。まず、支持基板11と半導体層12とで犠牲層13を挟み込んだSOI基板を用意する。そして、半導体層12の上にマスクを形成し、該マスクのうち各センシング部14、15の構造に対応させてマスクをパターニングする。この後、マスクから露出した半導体層12を例えばRIE方式によりエッチングし、マスクを除去する。
The
続いて、半導体層12から露出した犠牲層13を犠牲層エッチング等により除去する。これにより、支持基板11から第1センシング部14の振動子等や第2センシング部15の錘部等をリリースし、各センシング部14、15を形成する。こうして、センサ部10が完成する。
Subsequently, the
キャップ部20は以下のように製造する。まず、図4(a)に示す工程では、貼り合わせ基板21を用意し、センサ部10と対向する面にキャビティ形成用のレジストマスク40を形成する。そして、ドライエッチングやウェットエッチングにより、貼り合わせ基板21に第1凹部21aおよび第2凹部21bを形成する。
The
図4(b)に示す工程では、各凹部21a、21bの底部21c、21dのうち溝部30が形成される場所が露出するように各凹部21a、21bの各底部21c、21dにレジストマスク40を形成する。そして、例えばRIE方式により貼り合わせ基板21をドライエッチングする。これにより、各凹部21a、21bに各凹部21a、21bよりも深く、各凹部21a、21bよりも小さいサイズの溝部30を形成する。この後、レジストマスク40を除去する。
In the step shown in FIG. 4B, the resist
ここで、溝部30は各凹部21a、21bの各底部21c、21dの一部に形成されるだけであり、貼り合わせ基板21を貫通させるものでもないので、貼り合わせ基板21全体の剛性は維持される。したがって、溝部30を形成したことにより貼り合わせ基板21のハンドリングが低下することはない。
Here, since the
図4(c)に示す工程では、貼り合わせ基板21を加熱処理することにより、貼り合わせ基板21の表面全体に第1絶縁膜22を形成する。また、第1絶縁膜22のうちキャップ部20の一面20aとなる領域全体にAl等の金属膜41を形成する。
In the step shown in FIG. 4C, the first insulating
図4(d)に示す工程では、金属膜41をパターニングする。これにより、キャップ部20の一面20aに配線部24および接合機能配線28をそれぞれ形成する。本工程では、溝部30内に空間部が残されるように配線部24を溝部30の壁面に形成する。これは、溝部30内に配置される配線部24の量を減らし、配線部24の応力緩和を図るためである。
In the step shown in FIG. 4D, the
図4(e)に示す工程では、貼り合わせ基板21のうち各凹部21a、21bが形成された面とは反対側の面側において、各溝部30に対応する位置に例えばRIE方式により第1絶縁膜22および貼り合わせ基板21を貫通する貫通孔32をそれぞれ形成する。この場合、溝部30の底面31よりも小さいサイズの貫通孔32を形成する。これにより、各貫通孔32には溝部30の壁面に形成された第1絶縁膜22がそれぞれ露出する。
In the step shown in FIG. 4 (e), the first insulation is performed at a position corresponding to each
この場合、貫通孔32を形成する際の該貫通孔32の深さは、第1絶縁膜22の表面から溝部30の底面31までであり、第1絶縁膜22の表面から各凹部21a、21bの底部21c、21dまでの深さよりも短くなっている。すなわち、貼り合わせ基板21の各凹部21a、21bの底部21c、21dの一部に溝部30を形成し、この溝部30によって貼り合わせ基板21が局所的に薄くなった場所に貫通孔32を形成しているので、貫通孔32の深さが小さくなる。言い換えると、各凹部21a、21bの凹みと各凹部21a、21bの各底部21c、21dの一部に形成した溝部30の凹みを利用することにより、キャップ部20のうち貫通孔32を形成する部分の厚みを小さくすることができる。このように、貫通孔32の深さを小さくできるので、貫通孔32の平面サイズを小さくすることができる。
In this case, the depth of the through
また、貼り合わせ基板21のうち溝部30が形成された部位は局所的に薄くなっているが、この部分は貼り合わせ基板21の一部すなわち各凹部21a、21bの一部にすぎない。すなわち、貼り合わせ基板21のうち貫通孔32が形成される部分は薄いが、貫通孔32が形成されていない部分の厚みは変化がない。つまり、貼り合わせ基板21全体の厚さは変化していないので、貼り合わせ基板21の剛性は維持されている。
Moreover, although the site | part in which the
そして、貫通孔32の壁面および貫通孔32が設けられた面側の第1絶縁膜22の上にプラズマCVD法やPVD法等を用いることによりTEOS等の第2絶縁膜23を形成する。
Then, a second insulating
図5(a)に示す工程では、溝部30内の配線部24と電気的にコンタクトが取れるように、貫通孔32内の第2絶縁膜23および第1絶縁膜22をドライエッチング等により除去する。これにより、貫通孔32内に配線部24を露出させる。また、貼り合わせ基板21の電位を取り出すため、第1絶縁膜22および第2絶縁膜23を貫通して貼り合わせ基板21が露出するように貫通孔32を形成する。
In the step shown in FIG. 5A, the second insulating
図5(b)に示す工程では、第2絶縁膜23の上にAl等の金属膜を形成し、該金属膜を図1に示されるようにパターニングすることにより、貫通孔32内に貫通電極25を形成し、第2絶縁膜23の上に第1〜第5配線26a〜26eおよび第1〜第5パッド27a〜27eを形成する。こうして、キャップ部20が完成する。
In the step shown in FIG. 5B, a metal film such as Al is formed on the second insulating
図5(c)に示す工程では、例えば真空中でセンサ部10とキャップ部20とを一体化させる。この場合、各配線部24の表面および接合機能配線28の表面を界面活性化させてセンサ部10の表面10aに接合する。なお、接合方法はこれに限らず、他の方法でも良い。
In the step shown in FIG. 5C, for example, the
これにより、第1センシング部14は第1キャビティ16に気密封止され、第2センシング部15は第2キャビティ17に気密封止される。こうして、半導体装置が完成する。
Accordingly, the
なお、上記では1つの半導体装置の製造方法について説明したが、実際にはウェハ状のSOI基板を用意して該SOI基板に多数のセンサ部10を形成し、ウェハ状の貼り合わせ基板21を用意して該貼り合わせ基板21に多数のキャップ部20を形成することも可能である。この場合、両者を貼り合わせた後、ダイシングカットして個々に分割することにより半導体装置を得ることができる。
Although a method for manufacturing one semiconductor device has been described above, actually, a wafer-like SOI substrate is prepared, a large number of
以上説明したように、本実施形態では、各凹部21a、21bの各底部21c、21dの一部に溝部30を設け、この溝部30に配線部24を設ける。また、溝部30の底面31よりも小さいサイズの貫通孔32内に、配線部24に接触すると共に電気的に接続された貫通電極25を設けることが特徴となっている。
As described above, in this embodiment, the
これによると、キャップ部20に溝部30が設けられたことにより、キャップ部20において貫通孔32が形成される部位の厚みが小さくなる。したがって、貫通孔32は、キャップ部20のうち溝部30が形成されたことにより薄くされた部位に形成されるので、貫通孔32の平面サイズを小さくすることができる。
According to this, since the
また、溝部30によりキャップ部20のうち貫通孔32が形成される部位のみを薄くしているので、キャップ部20のうち貫通孔32が形成されない他の部分の厚みを維持することができる。したがって、キャップ部20の剛性を確保できる。
Moreover, since only the site | part in which the through-
このように、溝部30を設けたことにより、キャップ部20の剛性を確保することとキャップ部20に設けられた貫通電極25の平面サイズを小さくすることとを両立することができる。
Thus, by providing the
(第2実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図6は、本実施形態に係る半導体装置の一部拡大断面図である。この図に示されるように、本実施形態では、溝部30の壁面が傾斜している。
(Second Embodiment)
In the present embodiment, only different parts from the first embodiment will be described. FIG. 6 is a partially enlarged cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, in the present embodiment, the wall surface of the
具体的には、溝部30の径がキャップ部20の一面20a側から他面20b側に小さくなるように溝部30が形成されている。このような構造の溝部30は、図4(b)に示す工程にて貼り合わせ基板21を等方性エッチングすることにより形成することができる。このように溝部30の壁面を傾斜させることにより、溝部30の壁面に配線部24を形成しやすくすることができる。
Specifically, the
(第3実施形態)
本実施形態では、第1、第2実施形態と異なる部分についてのみ説明する。図7は、本実施形態に係る半導体装置の一部拡大断面図である。この図に示されるように、貫通電極25は、貫通孔32内に空間部が残されるように貫通孔32の壁面に形成されている。すなわち、「貫通孔32の壁面」というのは、貫通電極25が貫通孔32に埋め込まれているのではなく、貫通孔32の壁面のみに形成されていることを意味している。つまり、貫通孔32内の貫通電極25は中空状となっており、貫通孔32に完全には埋まっていない。
(Third embodiment)
In the present embodiment, only parts different from the first and second embodiments will be described. FIG. 7 is a partially enlarged cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, the through
このような構造は、図5(b)に示す工程において、貫通孔32内に金属膜を形成する際に、貫通孔32の壁面のみに金属膜を形成することとなる。
Such a structure forms the metal film only on the wall surface of the through
以上説明したように、貫通孔32内においては、貫通孔32の壁面のみに貫通電極25を形成しているので、貫通孔32の内部に配置される貫通電極25の量を少なくすることができる。また、貫通電極25として用いられる金属材料の量が少なくなるので、貫通孔32内の貫通電極25に発生する熱応力が小さくなり、応力緩和を図ることができる。これにより、該熱応力が各センシング部14、15に与える影響を低減することができる。
As described above, since the through
(第4実施形態)
本実施形態では、第1〜第3実施形態と異なる部分についてのみ説明する。図8は、本実施形態に係る半導体装置の断面図であり、図1のA−A断面に相当する図である。この図に示されるように、センサ部10とキャップ部20との間に接合部材40が備えられている。
(Fourth embodiment)
In the present embodiment, only parts different from the first to third embodiments will be described. FIG. 8 is a cross-sectional view of the semiconductor device according to the present embodiment, and corresponds to a cross section taken along the line AA of FIG. As shown in this figure, a joining
接合部材40は、接合機能配線28とセンサ部10の表面10aとの間にセンサ部10の表面10aの外縁部を一周するように設けられていると共に、配線部24とセンサ部10の表面10aとの間に第1センシング部14を一周するように設けられている。これにより、第1センシング部14は該第1センシング部14を囲む接合部材40により第1キャビティ16に気密封止され、第2センシング部15は該第2センシング部15を囲む封止部材により第2キャビティ17に気密封止されている。
The bonding
接合部材40としては、例えば共晶合金等の金属材料が用いられ、センサ部10とキャップ部20とを共晶接合やバンプ接合等により接合している。
As the
このような構造は、図5(c)に示す工程において、センサ部10とキャップ部20との間に接合部材40を配置して両者を接合することにより得られる。
Such a structure is obtained by disposing the joining
以上のように、センサ部10とキャップ部20との間に接合部材40を設けたことにより、接合部材40の高さ分だけセンサ部10の各センシング部14、15がキャップ部20から離される。このため、各センシング部14、15がキャップ部20に当たりにくくなるので、各センシング部14、15の故障を回避できる。
As described above, by providing the
(第5実施形態)
本実施形態では、第1〜第4実施形態と異なる部分についてのみ説明する。上記各実施形態では、各センシング部14、15が配置された各キャビティ16、17はそれぞれ分離された空間として構成されていたが、本実施形態では1つの空間に各センシング部14、15を配置した構造となっている。
(Fifth embodiment)
In the present embodiment, only portions different from the first to fourth embodiments will be described. In each of the embodiments described above, the
図9(a)は本実施形態に係る半導体装置の平面図であり、図9(b)は図9(a)のB−B断面図である。 FIG. 9A is a plan view of the semiconductor device according to the present embodiment, and FIG. 9B is a cross-sectional view taken along the line BB in FIG. 9A.
図9(b)に示されるように、貼り合わせ基板21には第1凹部21aと、この第1凹部21aの底部21cに該第1凹部21aよりも少し深い第2凹部21bとが設けられている。また、各凹部21a、21bの底部21c、21dの一部に複数の溝部30が設けられ、この溝部30の底面31と貼り合わせ基板21のうちセンサ部10とは反対側の面とが貫通した貫通孔32がそれぞれ設けられている。そして、貼り合わせ基板21の表面全体に第1絶縁膜22が形成されている。
As shown in FIG. 9B, the bonded
溝部30内には上述のように配線部24が形成され、上述のようにパターニングされている。各配線部24は各貫通孔32に埋め込まれた各貫通電極25と接触すると共に電気的に接続されている。
The
本実施形態では、各凹部21a、21bの各底部21c、21dに7箇所の溝部30が設けられ、図9(a)に示されるように、各溝部30に対応して7箇所の貫通孔32および貫通電極25が設けられている。
In the present embodiment, seven
そして、第1パッド27aは、第1配線26aおよび貫通電極25を介して振動子の固定電極となる配線部24に接続されている。第2パッド27bは、第2配線26bおよび貫通電極25を介して第1センシング部14のアンカー部に接続されている。また、4つの第3パッド27cは、第2センシング部15の各部に接続されている。第5パッド27eは、第5配線26eおよび貫通電極25を介して貼り合わせ基板21に接続されている。
The
なお、本実施形態では、キャップ部20のうちセンサ部10と対向する面に形成された第1絶縁膜22の表面がキャップ部20の一面20aに該当し、該一面20aとは反対側の面がキャップ部20の他面20bに該当する。
In the present embodiment, the surface of the first insulating
そして、センサ部10が接合機能配線28を介してキャップ部20に接合されたことにより、各凹部21a、21bとセンサ部10との間に1つの第3キャビティ18が構成され、この第3キャビティ18に各センシング部14、15が気密封止されている。
Then, when the
以上のように、1つの空間である第3キャビティ18に各センシング部14、15を気密封止した構造とした場合にも、配線部24および貫通電極25を介してキャップ部20の他面20bに電位を取り出すことができる。
As described above, even when the
(第6実施形態)
本実施形態では、第1〜第5実施形態と異なる部分についてのみ説明する。上記各実施形態では、第1センシング部14および第2センシング部15はそれぞれ加速度を検出できるように構成されていたが、本実施形態では第1センシング部14がZ軸方向の加速度を検出し、第2センシング部15が圧力を検出するように構成されていることが特徴となっている。
(Sixth embodiment)
In the present embodiment, only parts different from the first to fifth embodiments will be described. In each of the above embodiments, the
図10は、本実施形態に係る半導体装置の断面図である。この図に示されるように、第2センシング部15は絶対圧を検出するように構成されている。具体的には、支持基板11から半導体層12が露出するように支持基板11および犠牲層13がエッチング等されて凹部19aが形成されている。これにより、半導体層12の一部が肉薄状のダイヤフラム19bとして構成されている。
FIG. 10 is a cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, the
また、ダイヤフラム19bにはイオン注入等によるゲージ抵抗19cが形成されている。このゲージ抵抗19cはブリッジ回路を構成するように形成されている。これにより、ピエゾ抵抗効果を利用して、ダイヤフラム19bに印加された圧力を検出してその圧力に応じた電気信号を出力するようになっている。そして、第2キャビティ17が例えば真空の場合、第2センシング部15はダイヤフラム19bの一方の面と他方の面との差圧つまり絶対圧を検出する。
Further, a
以上のように、センサ部10に複数のセンシング部14、15を形成した場合において、加速度と圧力というように異なる物理量を検出できるように構成することができる。この場合、第1センシング部14ではZ軸方向に限らず、X軸方向の加速度を検出するように構成することもできる。また、第2キャビティ17を所定の気圧とすることで、差圧を検出できるようにすることもできる。
As described above, when the plurality of
(第7実施形態)
本実施形態では、第1〜第6実施形態と異なる部分についてのみ説明する。上記各実施形態では、キャップ部20のうちセンサ部10側に溝部30を形成した構造について説明したが、キャップ部20のうちセンサ部10とは反対側に溝部30を形成しても良い。すなわち、本実施形態では、キャップ部20の一面20a側に貫通孔32を設け、他面20b側に溝部30を設けたことが特徴となっている。
(Seventh embodiment)
In the present embodiment, only parts different from the first to sixth embodiments will be described. In each of the above embodiments, the structure in which the
図11は、本実施形態に係る半導体装置の一部拡大断面図である。この図に示されるように、キャップ部20の他面20bのうち、第1凹部21aが投影された領域を含んだ一部がキャップ部20の一面20a側に凹むように溝部30が形成されている。この溝部30の壁面には第2絶縁膜23が形成され、溝部30の内部およびキャップ部20の他面20bに配線部24が設けられている。この配線部24は図1や図9(a)に示されるように配線やパッドにパターニングされている。
FIG. 11 is a partially enlarged cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, the
また、キャップ部20には、溝部30の底面31と第1凹部21aの底部21cとを貫通して配線部24に達すると共に、溝部30の底面31よりも小さいサイズの貫通孔32が形成されている。貫通孔32の壁面には第1絶縁膜22が形成され、貫通孔32内に配線部24が露出する。そして、貫通孔32内には、配線部24に電気的に接続されると共に、第1センシング部14のための用いられる貫通電極25が設けられている。図11では、貫通電極25は、貫通孔32の内部、第1凹部21aの底部21c、およびキャップ部20の一面20aに配置されるようにパターニングされ、第1センシング部14の振動子に対する固定電極として用いられるものが示されている。
Further, the
以上のように、キャップ部20の他面20b側に溝部30を設けた構造としても、該溝部30により、キャップ部20のうち貫通孔32が形成される部分の厚みが小さくなるので、貫通孔32の平面サイズを小さくすることができる。また、貫通孔32を形成するために貼り合わせ基板21全体を薄くするのではなく、キャップ部20のうち貫通孔32が形成される一部にのみ溝部30を設けているので、貼り合わせ基板21の厚みを確保でき、ひいてはキャップ部20の剛性を確保できる。したがって、キャップ部20の剛性を確保することとキャップ部20に設けられた貫通電極25の平面サイズを小さくすることとを両立することができる。
As described above, even when the
(他の実施形態)
上記各実施形態では、第1センシング部14はZ軸方向の加速度を検出するように構成され、第2センシング部15はX軸方向の加速度または圧力を検出するように構成されたものが示されているが、これは一例を示したものである。もちろん、半導体装置に設けられるセンシング部の数は1つでも良いし、3つ以上でも良い。センシング部が3つ以上の場合、例えば、3軸方向の加速度を検出する組み合わせとすることができ、加速度、角速度、圧力等の異なる物理量を検出するセンシング部の組み合わせとすることもできる。
(Other embodiments)
In the above embodiments, the
上記各実施形態で示された各構造をそれぞれ組み合わせても良い。例えば、キャップ部20の他面20b側に溝部30を設けた構造において、該溝部30の壁面を図6に示されるように傾斜させることもできる。
You may combine each structure shown by said each embodiment, respectively. For example, in the structure in which the
上記各実施形態では、溝部30内に空間部が残されるように溝部30の壁面のみに配線部24が形成された構造が示されているが、配線部24は溝部30に完全に埋め込まれていても良い。
In each of the above embodiments, the structure in which the
10 センサ部
10a センサ部の表面
14、15 センシング部
16、17、18 キャビティ
20 キャップ部
20a キャップ部の一面
20b キャップ部の他面
21a、21b 凹部
21c、21d 凹部の底部
24 配線部
25 貫通電極
30 溝部
31 溝部の底面
32 貫通孔
40 接合部材
DESCRIPTION OF
Claims (12)
前記表面(10a)に対向した一面(20a)と、この一面(20a)の反対側の他面(20b)と、前記一面(20a)の一部が前記他面(20b)側に凹んだ凹部(21a、21b)とを有するキャップ部(20)とを備え、
前記センシング部(14、15)が前記凹部(21a、21b)と前記センサ部(10)との間に構成されたキャビティ(16〜18)に気密封止された半導体装置であって、
前記キャップ部(20)は、
前記凹部(21a、21b)の底部(21c、21d)の一部が前記他面(20b)側に凹んだ溝部(30)と、
前記溝部(30)および前記凹部(21a、21b)に配置されると共に、前記センシング部(14、15)に電気的に接続された配線部(24)と、
前記底部(21c、21d)と前記他面(20b)とを貫通すると共に、前記溝部(30)の底面(31)よりも小さいサイズの貫通孔(32)と、
前記貫通孔(32)および前記他面(20b)に配置されると共に、前記底面(31)から露出した前記配線部(24)に電気的に接続された貫通電極(25)とを備えていることを特徴とする半導体装置。 A sensor unit (10) having a surface (10a) and provided with sensing units (14, 15) on the surface (10a) side;
One surface (20a) facing the surface (10a), the other surface (20b) opposite to the one surface (20a), and a recess in which a part of the one surface (20a) is recessed toward the other surface (20b). A cap portion (20) having (21a, 21b),
The sensing unit (14, 15) is a semiconductor device hermetically sealed in a cavity (16-18) formed between the recess (21a, 21b) and the sensor unit (10),
The cap part (20)
A groove (30) in which a part of the bottom (21c, 21d) of the recess (21a, 21b) is recessed toward the other surface (20b);
A wiring part (24) disposed in the groove part (30) and the concave part (21a, 21b) and electrically connected to the sensing part (14, 15);
A through-hole (32) having a size smaller than the bottom surface (31) of the groove (30) while penetrating the bottom (21c, 21d) and the other surface (20b);
A through-electrode (25) disposed in the through-hole (32) and the other surface (20b) and electrically connected to the wiring portion (24) exposed from the bottom surface (31). A semiconductor device.
前記表面(10a)に対向した一面(20a)と、この一面(20a)の反対側の他面(20b)と、前記一面(20a)の一部が前記他面(20b)側に凹んだ凹部(21a、21b)とを有するキャップ部(20)とを備え、
前記センシング部(14、15)が前記凹部(21a、21b)と前記センサ部(10)との間に構成されたキャビティ(16〜18)に気密封止された半導体装置であって、
前記キャップ部(20)は、
前記他面(20b)のうち、凹部(21a、21b)が投影された領域を含んだ一部が前記一面(20a)側に凹んだ溝部(30)と、
前記溝部(30)および前記他面(20b)に配置された配線部(24)と、
前記底面(31)と前記底部(21c、21d)とを貫通すると共に、前記溝部(30)の底面(31)よりも小さいサイズの貫通孔(32)と、
前記貫通孔(32)および前記凹部(21a、21b)に配置され、前記底面(31)から露出した前記配線部(24)に電気的に接続されると共に、前記センシング部(14、15)に電気的に接続された貫通電極(25)とを備えていることを特徴とする半導体装置。 A sensor unit (10) having a surface (10a) and provided with sensing units (14, 15) on the surface (10a) side;
One surface (20a) facing the surface (10a), the other surface (20b) opposite to the one surface (20a), and a recess in which a part of the one surface (20a) is recessed toward the other surface (20b). A cap portion (20) having (21a, 21b),
The sensing unit (14, 15) is a semiconductor device hermetically sealed in a cavity (16-18) formed between the recess (21a, 21b) and the sensor unit (10),
The cap part (20)
Of the other surface (20b), a part including a region where the recesses (21a, 21b) are projected is a groove (30) that is recessed toward the one surface (20a),
A wiring portion (24) disposed in the groove portion (30) and the other surface (20b);
A through-hole (32) having a size smaller than the bottom surface (31) of the groove (30) while penetrating the bottom surface (31) and the bottom (21c, 21d),
It is arrange | positioned at the said through-hole (32) and the said recessed part (21a, 21b), and while being electrically connected to the said wiring part (24) exposed from the said bottom face (31), it is connected to the said sensing part (14, 15). A semiconductor device comprising an electrically connected through electrode (25).
前記表面(10a)に対向した一面(20a)と、この一面(20a)の反対側の他面(20b)と、前記一面(20a)の一部が前記他面(20b)側に凹んだ凹部(21a、21b)とを有するキャップ部(20)を用意する工程と、
前記センシング部(14、15)を前記凹部(21a、21b)と前記センサ部(10)との間のキャビティ(16〜18)に気密封止する工程とを含んだ半導体装置の製造方法であって、
前記キャップ部(20)を用意する工程では、
前記凹部(21a、21b)の底部(21c、21d)の一部が前記他面(20b)側に凹んだ溝部(30)を形成する工程と、
前記溝部(30)および前記凹部(21a、21b)に配置されると共に、前記センシング部(14、15)に電気的に接続される配線部(24)を形成する工程と、
前記底面(31)と前記他面(20b)とを貫通すると共に、前記溝部(30)の底面(31)よりも小さいサイズの貫通孔(32)を形成する工程と、
前記貫通孔(32)の内部および前記他面(20b)に配置されると共に、前記底面(31)から露出した前記配線部(24)に電気的に接続される貫通電極(25)を形成する工程とを含んでいることを特徴とする半導体装置の製造方法。 Preparing a sensor unit (10) having a surface (10a) and having a sensing unit (14, 15) on the surface (10a) side;
One surface (20a) facing the surface (10a), the other surface (20b) opposite to the one surface (20a), and a recess in which a part of the one surface (20a) is recessed toward the other surface (20b). Preparing a cap portion (20) having (21a, 21b);
And a step of hermetically sealing the sensing part (14, 15) in a cavity (16-18) between the recess (21a, 21b) and the sensor part (10). And
In the step of preparing the cap part (20),
Forming a groove (30) in which a part of the bottom (21c, 21d) of the recess (21a, 21b) is recessed toward the other surface (20b);
Forming a wiring part (24) disposed in the groove part (30) and the recesses (21a, 21b) and electrically connected to the sensing part (14, 15);
A step of penetrating the bottom surface (31) and the other surface (20b) and forming a through hole (32) having a size smaller than the bottom surface (31) of the groove (30);
A through electrode (25) that is disposed in the through hole (32) and on the other surface (20b) and is electrically connected to the wiring portion (24) exposed from the bottom surface (31) is formed. A method for manufacturing a semiconductor device, comprising: a step.
前記表面(10a)に対向した一面(20a)と、この一面(20a)の反対側の他面(20b)と、前記一面(20a)の一部が前記他面(20b)側に凹んだ凹部(21a、21b)とを有するキャップ部(20)を用意する工程と、
前記センシング部(14、15)を前記凹部(21a、21b)と前記センサ部(10)との間のキャビティ(16〜18)に気密封止する工程とを含んだ半導体装置の製造方法であって、
前記キャップ部(20)を用意する工程では、
前記他面(20b)のうち、凹部(21a、21b)が投影された領域を含んだ一部が前記一面(20a)側に凹んだ溝部(30)を形成する工程と、
前記溝部(30)および前記他面(20b)に配線部(24)を形成する工程と、
前記底面(31)と前記底部(21c、21d)とを貫通すると共に、前記溝部(30)の底面(31)よりも小さいサイズの貫通孔(32)を形成する工程と、
前記貫通孔(32)および前記凹部(21a、21b)に配置され、前記底面(31)から露出した前記配線部(24)に電気的に接続されると共に、前記センシング部(14、15)に電気的に接続されるように貫通電極(25)を形成する工程とを含んでいることを特徴とする半導体装置の製造方法。 Preparing a sensor unit (10) having a surface (10a) and having a sensing unit (14, 15) on the surface (10a) side;
One surface (20a) facing the surface (10a), the other surface (20b) opposite to the one surface (20a), and a recess in which a part of the one surface (20a) is recessed toward the other surface (20b). Preparing a cap portion (20) having (21a, 21b);
And a step of hermetically sealing the sensing part (14, 15) in a cavity (16-18) between the recess (21a, 21b) and the sensor part (10). And
In the step of preparing the cap part (20),
Forming a groove (30) in which a part of the other surface (20b) including a region where the recesses (21a, 21b) are projected is recessed toward the one surface (20a);
Forming a wiring portion (24) in the groove portion (30) and the other surface (20b);
Forming a through hole (32) having a size smaller than the bottom surface (31) of the groove portion (30) while penetrating the bottom surface (31) and the bottom portion (21c, 21d);
It is arrange | positioned at the said through-hole (32) and the said recessed part (21a, 21b), and while being electrically connected to the said wiring part (24) exposed from the said bottom face (31), it is connected to the said sensing part (14, 15). Forming a through electrode (25) so as to be electrically connected to the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069182A JP5083256B2 (en) | 2009-03-20 | 2009-03-20 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069182A JP5083256B2 (en) | 2009-03-20 | 2009-03-20 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010223640A true JP2010223640A (en) | 2010-10-07 |
JP5083256B2 JP5083256B2 (en) | 2012-11-28 |
Family
ID=43040997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009069182A Expired - Fee Related JP5083256B2 (en) | 2009-03-20 | 2009-03-20 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5083256B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012098208A (en) * | 2010-11-04 | 2012-05-24 | Seiko Epson Corp | Functional element, method for manufacturing functional element, physical quantity sensor and electronic apparatus |
JP2013004754A (en) * | 2011-06-16 | 2013-01-07 | Toshiba Corp | Semiconductor package and manufacturing method of the same |
WO2013051068A1 (en) * | 2011-10-07 | 2013-04-11 | 株式会社日立製作所 | Inertial sensor |
JP2015062040A (en) * | 2015-01-07 | 2015-04-02 | セイコーエプソン株式会社 | Functional element, method for manufacturing functional element, physical quantity sensor and electronic apparatus |
WO2015045360A1 (en) * | 2013-09-26 | 2015-04-02 | 株式会社デンソー | Physical quantity sensor and method for manufacturing same |
JP2017009401A (en) * | 2015-06-22 | 2017-01-12 | 日立オートモティブシステムズ株式会社 | Resin-sealed type sensor device |
US9823266B2 (en) | 2013-05-31 | 2017-11-21 | Denso Corporation | Capacitive physical quantity sensor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006053125A (en) * | 2004-04-05 | 2006-02-23 | Seiko Instruments Inc | Capacitive dynamic quantity sensor and semiconductor device |
US20070099909A1 (en) * | 2001-03-29 | 2007-05-03 | Zhaogen Chen | N-(2-arylethyl)benzylamines as antagonists of the 5-ht6 receptor |
JP2008008672A (en) * | 2006-06-27 | 2008-01-17 | Matsushita Electric Works Ltd | Acceleration sensor |
JP2008196883A (en) * | 2007-02-09 | 2008-08-28 | Seiko Instruments Inc | Dynamic quantity sensor |
-
2009
- 2009-03-20 JP JP2009069182A patent/JP5083256B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070099909A1 (en) * | 2001-03-29 | 2007-05-03 | Zhaogen Chen | N-(2-arylethyl)benzylamines as antagonists of the 5-ht6 receptor |
JP2006053125A (en) * | 2004-04-05 | 2006-02-23 | Seiko Instruments Inc | Capacitive dynamic quantity sensor and semiconductor device |
JP2008008672A (en) * | 2006-06-27 | 2008-01-17 | Matsushita Electric Works Ltd | Acceleration sensor |
JP2008196883A (en) * | 2007-02-09 | 2008-08-28 | Seiko Instruments Inc | Dynamic quantity sensor |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012098208A (en) * | 2010-11-04 | 2012-05-24 | Seiko Epson Corp | Functional element, method for manufacturing functional element, physical quantity sensor and electronic apparatus |
US9086428B2 (en) | 2010-11-04 | 2015-07-21 | Seiko Epson Corporation | Functional device, method of manufacturing the functional device, physical quantity sensor, and electronic apparatus |
TWI551848B (en) * | 2010-11-04 | 2016-10-01 | 精工愛普生股份有限公司 | Functional device, method of manufacturing the functional device, physical quantity sensor, and electronic apparatus |
US9678100B2 (en) | 2010-11-04 | 2017-06-13 | Seiko Epson Corporation | Functional device, method of manufacturing the functional device, physical quantity sensor, and electronic apparatus |
JP2013004754A (en) * | 2011-06-16 | 2013-01-07 | Toshiba Corp | Semiconductor package and manufacturing method of the same |
WO2013051068A1 (en) * | 2011-10-07 | 2013-04-11 | 株式会社日立製作所 | Inertial sensor |
US9823266B2 (en) | 2013-05-31 | 2017-11-21 | Denso Corporation | Capacitive physical quantity sensor |
WO2015045360A1 (en) * | 2013-09-26 | 2015-04-02 | 株式会社デンソー | Physical quantity sensor and method for manufacturing same |
JP2015068646A (en) * | 2013-09-26 | 2015-04-13 | 株式会社デンソー | Physical quantity sensor and method for manufacturing the same |
US10338092B2 (en) | 2013-09-26 | 2019-07-02 | Denso Corporation | Physical quantity sensor and method for manufacturing the same |
JP2015062040A (en) * | 2015-01-07 | 2015-04-02 | セイコーエプソン株式会社 | Functional element, method for manufacturing functional element, physical quantity sensor and electronic apparatus |
JP2017009401A (en) * | 2015-06-22 | 2017-01-12 | 日立オートモティブシステムズ株式会社 | Resin-sealed type sensor device |
Also Published As
Publication number | Publication date |
---|---|
JP5083256B2 (en) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5083256B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4793496B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5486271B2 (en) | Acceleration sensor and method of manufacturing acceleration sensor | |
JP4481323B2 (en) | Physical quantity sensor and manufacturing method thereof | |
TW201524891A (en) | Pressure sensor | |
US9908771B2 (en) | Inertial and pressure sensors on single chip | |
JP2007210083A (en) | Mems element and its manufacturing method | |
JP4784641B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI670225B (en) | Micromechanical component and process for its production | |
JP2011194478A (en) | Semiconductor dynamics quantity sensor and method of manufacturing the same | |
JP4967537B2 (en) | Sensor unit and manufacturing method thereof | |
US8796791B2 (en) | Hybrid intergrated component and method for the manufacture thereof | |
JP5605347B2 (en) | Manufacturing method of semiconductor device | |
JP5790003B2 (en) | Accelerometer | |
JP4386002B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
US10609817B2 (en) | Wiring-buried glass substrate, and inertial sensor element and inertial sensor using same | |
JPWO2008143191A1 (en) | MEMS sensor and manufacturing method thereof | |
JP5598420B2 (en) | Manufacturing method of electronic device | |
JP5775281B2 (en) | MEMS sensor and manufacturing method thereof | |
JP5392296B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010025822A (en) | Physical quantity sensor and manufacturing method thereof | |
JP2010177280A (en) | Method of manufacturing semiconductor sensor, and semiconductor sensor | |
JP5929645B2 (en) | Physical quantity sensor | |
JP5999027B2 (en) | Physical quantity sensor | |
JP6032046B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5083256 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |