JP2010219063A - Chip fuse - Google Patents
Chip fuse Download PDFInfo
- Publication number
- JP2010219063A JP2010219063A JP2010128078A JP2010128078A JP2010219063A JP 2010219063 A JP2010219063 A JP 2010219063A JP 2010128078 A JP2010128078 A JP 2010128078A JP 2010128078 A JP2010128078 A JP 2010128078A JP 2010219063 A JP2010219063 A JP 2010219063A
- Authority
- JP
- Japan
- Prior art keywords
- heat storage
- storage layer
- fuse
- film
- chip fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000005338 heat storage Methods 0.000 claims description 68
- 239000004925 Acrylic resin Substances 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000000446 fuel Substances 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 64
- 238000007747 plating Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 5
- 229920002050 silicone resin Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000029 sodium carbonate Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Fuses (AREA)
Abstract
Description
本発明は、チップヒューズに関し、さらに詳細には、熱伝導性の低い膜によりヒューズ要素部の上層及び下層とが形成されてなるチップヒューズに関する。 The present invention relates to a chip fuse, more particularly, it relates to a chip fuse that by low thermal conductive film and the upper and lower layers of the fuse element portion is formed.
チップヒューズに関して既に開示されている技術としては、特許文献1に記載されたものがある。これは、無機質の基板の上面にシリコーン樹脂膜を形成し、このシリコーン樹脂膜の上にヒューズ膜を形成し、さらに、ヒューズ膜の上にシリコーン樹脂により保護膜を形成したチップヒューズに関するものであり、基板上面のシリコーン樹脂膜の厚さとして、10μmが例示されている。
この特許文献1では、シリコーン樹脂を使用することにより、プリント配線板との接続部のはんだの溶融、発火を阻止することが述べられているが、ヒューズエレメントの材料及び伝熱面積等を変えても、溶断特性の自由度が制限されてしまう課題は残される。
As a technique already disclosed regarding the chip fuse, there is one described in Patent Document 1. This relates to a chip fuse in which a silicone resin film is formed on the top surface of an inorganic substrate, a fuse film is formed on the silicone resin film, and a protective film is formed on the fuse film with a silicone resin. The thickness of the silicone resin film on the upper surface of the substrate is exemplified as 10 μm.
In this patent document 1, it is described that the use of silicone resin prevents melting and ignition of solder at the connection portion with the printed wiring board. However, the material and heat transfer area of the fuse element are changed. However, the subject that the freedom degree of a fusing characteristic will be restrict | limited is left.
これ以外にも、チップヒューズを製造する方法に関する特許文献2には、ヒューズエレメントの発熱量と周りの部材への放熱量とのバランスにより、溶断するまでの温度上昇が決定し、溶断時間が決まることが記載されている。そして、この溶断時間に影響する因子は、抵抗値、伝熱面積、熱伝達率であり、抵抗値は発熱量に対する因子であり、さらに、伝熱面積と熱伝達率は放熱量に対する因子であり、チップヒューズの溶断特性の自由度を上げるためには、これらの因子について検討する必要がある旨が記載されている。
しかしながら、この特許文献2では、ヒューズエレメント周りの部材の材質や伝熱面積については、具体的に検討されておらず、ヒューズエレメントから周りの部材への放熱量を制御する手段や方法についても示されていない。
However, this Patent Document 2 does not specifically examine the material and heat transfer area of the members around the fuse element, and also shows means and methods for controlling the heat radiation from the fuse element to the surrounding members. It has not been.
本発明は、上記課題を解決するものであり、その目的は、溶断特性の自由度が制限されず、定格電流に対して高倍率での溶断時間が短くなることを防止すると共に、定格電流に対する低倍率での溶断時間を短くすることが可能なチップヒューズを提供することである。 The present invention solves the above-mentioned problems, and its purpose is not to limit the degree of freedom of the fusing characteristics, and to prevent the fusing time at a high magnification relative to the rated current from being shortened, and to the rated current. to provide a chip fuse that can shorten the fusing time at low magnification.
本発明では、以下に記載する(1)乃至(4)の手段により、上記課題が解決される。 In the present invention, the above problems are solved by means (1) to ( 4 ) described below.
(1)熱伝導性の低い膜材料からなる第一の蓄熱層が絶縁基板上に形成され、当該第一の蓄熱層の上に絶縁基板に接触しないようにヒューズ膜が形成され、当該ヒューズ膜は両端に配置される表電極部の間にヒューズ要素部を有するものであり、当該ヒューズ要素部の上に前記第一の蓄熱層における熱伝導性の低い膜材と同じ熱伝導性の低い膜材料からなる第二の蓄熱層が形成され、前記第一の蓄熱層が前記第二の蓄熱層よりも厚く形成されたものであるチップヒューズ。 (1) A first heat storage layer made of a film material having low thermal conductivity is formed on an insulating substrate, a fuse film is formed on the first heat storage layer so as not to contact the insulating substrate, and the fuse film Has a fuse element part between front electrode parts arranged at both ends, and has the same low thermal conductivity film as the low thermal conductivity film material in the first heat storage layer on the fuse element part. A chip fuse in which a second heat storage layer made of a material is formed, and the first heat storage layer is formed thicker than the second heat storage layer.
(2)前記熱伝導性の低い膜材料の熱伝導率が0.1〜0.4W/m℃の膜材料である請求項1に記載のチップヒューズ。 (2) The chip fuse according to claim 1, wherein the film material having low thermal conductivity is a film material having a thermal conductivity of 0.1 to 0.4 W / m ° C.
(3)前記第一と第二の蓄熱層が、アクリレート樹脂かエポキシ樹脂のBステージ状態を硬化したシート材料である請求項1又は2に記載のチップヒューズ。
本発明の請求項2と3において、第一の蓄熱層及び第二の蓄熱層を構成する熱伝導性の低い膜材料は、熱伝導率が0.1〜0.4W/m℃程度の膜材料であることが好ましく、例えば、アクリレート樹脂、エポキシ樹脂等の樹脂材料及び感光基を含有するシート状材料を使用して形成することが可能である。
(3) The chip fuse according to claim 1 or 2, wherein the first and second heat storage layers are sheet materials obtained by curing a B-stage state of an acrylate resin or an epoxy resin.
In Claims 2 and 3 of the present invention , the low thermal conductivity film material constituting the first heat storage layer and the second heat storage layer is a film having a thermal conductivity of about 0.1 to 0.4 W / m ° C. The material is preferably a material, and for example, it can be formed using a resin material such as an acrylate resin or an epoxy resin and a sheet-like material containing a photosensitive group.
(4)前記第二の蓄熱層より厚い第一の蓄熱層が、前者が一枚に対して後者がその二枚重ね合わせた請求項1乃至3のいずれかに記載のチップヒューズ。 (4) The chip fuse according to any one of claims 1 to 3, wherein the first heat storage layer thicker than the second heat storage layer is formed by superimposing the former on one sheet and the latter on two sheets.
本発明のチップヒューズは、熱伝導性の低い膜材料からなる蓄熱層をそれぞれヒューズ膜の上下に設け、下層の蓄熱層を上層の蓄熱層よりも厚く形成したものであるため、溶断特性の自由度が制限されず、定格電流に対して高倍率での溶断時間が短くなることを防止し、定格電流に対する低倍率での溶断時間を短くすることが可能になった。
すなわち、チップヒューズに通電してヒューズ要素部の温度が上昇すると、その熱は下方に伝わり第一の蓄熱層に蓄えられ、一方、上方に伝わった熱は第二の蓄熱層に蓄えられる。一般的に、絶縁基板の方が空気よりも熱伝導率が高いものであるため、第一の蓄熱層を第二の蓄熱層よりも厚く形成することにより、第一の蓄熱層から絶縁基板を介して下方に逃げる熱を抑制し、これにより発熱量の少ない低倍率では熱を閉じ込めることによって溶断時間を短くすることが可能になった。また第一の蓄熱層よりも比較的薄く形成された第二の蓄熱層により、発熱量の多い高倍率では熱を放出することによって溶断時間が短くなることの防止が可能になった。
In the chip fuse of the present invention, heat storage layers made of a film material having low thermal conductivity are provided on the upper and lower sides of the fuse film, respectively, and the lower heat storage layer is formed thicker than the upper heat storage layer. The degree is not limited, and it is possible to prevent the fusing time at a high magnification with respect to the rated current from being shortened, and to shorten the fusing time at a low magnification with respect to the rated current.
That is, when the chip fuse is energized and the temperature of the fuse element rises, the heat is transferred downward and stored in the first heat storage layer, while the heat transferred upward is stored in the second heat storage layer. Generally, since the insulating substrate has a higher thermal conductivity than air, the insulating substrate is formed from the first heat storage layer by forming the first heat storage layer thicker than the second heat storage layer. through heat suppression escaping downward, thereby the small low magnifications calorific has become possible to shorten the fusing time by confining the heat. Also the second heat storage layer which is relatively thinner than the first heat storage layer, in many high magnifications calorific allowed the prevention of becoming shorter fusing time by releasing heat.
また本発明のチップヒューズの製造方法では、絶縁基板上にほぼ均一の厚さに形成されたBステージ状態のシート状材料を所定枚数重畳して第一の蓄熱層を形成し、この第一の蓄熱層上に設けたヒューズ膜の上に、さらに同じBステージ状態のシート状材料を所定枚数重畳して第二の蓄熱層を形成する。これらシート状材料は、その厚さが均一性に富むものであるため、第一及び第二の蓄熱層を所望の厚さに精度良く且つ比較的容易に形成することができる。 In the chip fuse manufacturing method of the present invention, a first heat storage layer is formed by overlapping a predetermined number of B-staged sheet-like materials formed on an insulating substrate with a substantially uniform thickness, On the fuse film provided on the heat storage layer, a second heat storage layer is formed by overlapping a predetermined number of sheet materials in the same B stage state. Since these sheet-like materials have a uniform thickness, the first and second heat storage layers can be accurately and relatively easily formed to have a desired thickness.
以下、図面を参照して本発明の一実施形態について説明するが、本発明はこれに限定されるものではない。 Hereinafter, although one embodiment of the present invention is described with reference to drawings, the present invention is not limited to this.
図1(a)〜(d)及び図2(e)〜(h)は本発明のチップヒューズ10を製造する工程を示した平面図であり、図3(a)は図2(h)のA−A線、図3(b)は図2(h)のB−B線におけるチップヒューズ10の断面図である。
チップヒューズ10は、絶縁基板11の上に熱伝導性の低い膜材料からなる第一の蓄熱層12が形成され、第一の蓄熱層12の上にヒューズ膜13が設けられ、ヒューズ膜13は、両端に配置された表電極部13aと、これら両端の表電極部13aを接続するように比較的狭い幅で形成されたヒューズ要素部13bとを有し、表電極部13aの一部分とヒューズ要素部13bの全面とにNiとSnめっき膜またはSnめっき膜が形成され、このめっき膜が溶断部14となる。さらに、溶断部14の上には、溶断部14よりも若干広い領域に熱伝導性の低い膜材料からなる第二の蓄熱層15が設けられ、第二の蓄熱層15の上に保護層16が形成され、絶縁基板11の裏側の両端に裏電極17が設けられ、絶縁基板11の両端面に端面電極18が設けられ、電極めっき膜19が表電極13a、端面電極18及び裏電極17を覆うように設けられる。
1 (a) to 1 (d) and FIGS. 2 (e) to (h) are plan views showing steps of manufacturing the
In the
ここで、絶縁基板11としてはアルミナ基板を使用し、また第一の蓄熱層12及び第二の蓄熱層15は、アクリレート樹脂、エポキシ樹脂等の樹脂材料及び感光基を含有する厚さ30μm程度のBステージ状態(半硬化状態)のシート状材料をそれぞれ所定枚数使用して形成する。例えば、第一の蓄熱層12はBステージ状態のシート状材料を二枚重ね合わせ、第二の蓄熱層15は同じBステージ状態のシート状材料を一枚使用して形成する。このBステージ状態の材料を硬化したシート状材料はエッチング液に対する耐薬品性に優れ、且つ熱伝導性の低いものである。
第一の蓄熱層12は、絶縁基板11の一次分割溝11aと二次分割溝11bとの所定箇所を除いて、絶縁基板11のほぼ全面を被覆するものであり、この第一の蓄熱層12が除去された除去部12aは、図1(b)(c)に示したような形状及び配置、すなわち、一次分割溝11aと二次分割溝11bとの所定長を跨いで、これら分割溝11a,11bから離間するように形成される。ヒューズ膜13は、絶縁基板11に接触しないように、図1(d)に示したような形状で第一の蓄熱層12の上に積層される。
Here, an alumina substrate is used as the insulating
The first
以上のように第一の蓄熱層12を第二の蓄熱層15よりも厚く、例えば、ほぼ2倍の厚さで形成することにより、溶断特性の自由度が制限されず、定格電流に対して高倍率での溶断時間が短くなることを防止し、定格電流に対する低倍率での溶断時間を短くすることが可能になる。
As described above, by forming the first
次に、定格電流1Aのチップヒューズ10の製造方法について、図1及び図2を参照して説明する。チップヒューズを製造するための集合絶縁基板として、アルミナの純度が96%程度のアルミナ基板を使用する。チップヒューズ10は、集合絶縁基板の上に複数層にわたり各構成を形成し、縦方向、横方向に切断することにより製造するものであるが、図1(a)(b)では集合絶縁基板上の複数区画を示し、図1(c)(d)及び図2(e)〜(h)では集合絶縁基板上の一区画、すなわち、一つのチップヒューズの平面図を示した。
Next, a manufacturing method of the
[集合絶縁基板の溝刻設工程]
最初に、レーザー等の手段により集合絶縁基板11に切断用の一次分割溝11aと二次分割溝11bとを刻設する。集合絶縁基板には、予め一次分割溝11aと二次分割溝11bとが形成されたものもあり、このような集合絶縁基板を使用する場合には、溝の刻設工程は省かれる。
[Groove-cutting process for collective insulating substrate]
First, a
[第一の蓄熱層の形成工程]
第一の蓄熱層12を形成するため、絶縁基板11上に所定枚数のシート状材料を貼り付ける。シート状材料は、アクリレート樹脂、エポキシ樹脂などの樹脂材料及び感光基を含み、厚さ30μm程度に形成されたBステージ状態のものを使用する。貼り付け工程は、このBステージ状態のシート状材料の一枚を絶縁基板11上に貼り付け、所定温度に加熱し、所定圧力で加圧した後に、さらに、もう一枚のシート状材料をその上に同様に加熱しながら加圧して貼り重ねる。加熱、加圧された二枚のシート状材料は接着後に厚さ56μm程度になる。このように、Bステージ状態のシート状材料を所定枚数だけ重ね合わせることにより、第一の蓄熱層12の厚さを高い精度で調整することができる。
次に、シート状材料の上にフォトマスクを介して紫外線500mJ/cm2で露光した後、炭酸ナトリウム溶液1wt%に数分間浸漬し、シート状材料を、図1(b)(c)に示した形状に形成する。これにより、第一の蓄熱層12が除去された除去部12aが絶縁基板11上に形成される。
上述のように、シート状材料として感光基を含むものを使用すれば、第一の蓄熱層12の平面形状の寸法精度が高まり、溶断特性のばらつきを低減することができる。
[Formation process of first heat storage layer]
In order to form the first
Next, the sheet-like material is exposed to ultraviolet rays of 500 mJ / cm 2 through a photomask and then immersed in 1 wt% of a sodium carbonate solution for several minutes. The sheet-like material is shown in FIGS. 1B and 1C. Formed into a different shape. Thereby, the
As described above, when a sheet-like material containing a photosensitive group is used, the dimensional accuracy of the planar shape of the first
[ヒューズ膜の形成工程]
第一の蓄熱層12を形成した絶縁基板11上に厚さがほぼ3μm程度の電解銅箔又は圧延銅箔を貼り付ける。この貼り付け工程は、常温よりも高い温度で所定圧力を所定時間加えることにより行われる。次に、電解銅箔の上にネガタイプのドライフィルムを貼るか、又は液状のレジストを塗布し、その上からフォトマスクを介して露光した後、電解銅箔をエッチングしてドライフィルム又は液状レジストを剥離させる。以上のような工程により、ヒューズ膜13を図1(d)に示したような平面形状に形成する。
[Fuse film formation process]
An electrolytic copper foil or a rolled copper foil having a thickness of about 3 μm is pasted on the insulating
[ヒューズ膜溶断部の形成工程]
ヒューズ膜13におけるヒューズ要素部13bの全面と、この両側に連続する表電極部13aの一部分には、電気めっき法により、NiとSnめっき膜またはSnめっき膜を設けることで、図2(e)に示したような溶断部14を形成し、これによりヒューズ膜13にM効果を与えて溶断特性を得る。
[Process for forming fuse film melted part]
2E is formed by providing Ni and Sn plating film or Sn plating film on the entire surface of the
[第二の蓄熱層の形成工程]
次に、図2(f)に示したように、溶断部14を全て覆う範囲に第二の蓄熱層15を形成する。第二の蓄熱層15も、第一の蓄熱層12と同じ厚さ30μm程度に形成されたBステージ状態のシート状材料を使用し、このシート状材料の一枚を集合絶縁基板11の全域に貼り付け、所定温度に加熱しながら所定圧力で接着する。この一枚のシート状材料は接着後に厚さ25μm程度になる。接着したシート状材料にはフォトマスクを介して紫外線を露光し、その後に、炭酸ナトリウム溶液に数分間浸漬し、図1(g)に示した形状に形成する。
[Second heat storage layer forming step]
Next, as shown in FIG. 2 (f), the second
[保護層の形成工程]
次に、第二の蓄熱層15を全て覆うように、これより若干広い範囲に保護層16を形成する。保護層16は、スクリーン印刷によりエポキシ系樹脂材料から形成される膜であり、これにより隠蔽性や機械的強度が高められる。
[Protective layer forming step]
Next, the
[裏電極、端面電極等の形成工程]
保護層16を形成した後に、絶縁基板11の裏側にスクリーン印刷法で銀ペーストを塗布して焼き付け、裏電極17を形成する。次に、集合絶縁基板を一次分割溝11aに沿って切断して短冊状の基板を形成し、この短冊状基板の長辺方向の側面に銀ペーストを塗布して焼き付けること、またはスパッタ法により、Cr膜とNi膜を成膜することにより端面電極18を形成する。さらに、短冊状の基板を2次分割溝11bに沿って切断し、一個ずつのチップ形状とし、バレルめっき法により、Cu膜、Ni膜及びSn膜からなる電極めっき膜19を順次形成すれば、図2(h)及び図3に示したように、本発明のチップヒューズ10が完成する。
[Back electrode, end face electrode formation process]
After forming the
次に、図4は、本発明の一実施形態である定格電流1Aのチップヒューズと、比較例のチップヒューズとの溶断特性を比較したグラフである。図5は図4における定格電流比が低い範囲を拡大したグラフであり、図6は図4における定格電流比が高い範囲を拡大したグラフである。
ここで、サンプルCは本発明の一実施形態であり、第一の蓄熱層がほぼ60μm、第二の蓄熱層がほぼ30μmに形成されたものである。
一方、サンプルA,B,Dのチップヒューズは比較例であり、何れのサンプルも、第一の蓄熱層と第二の蓄熱層との相対的な厚さの関係が本発明によるチップヒューズとは異なるものであるが、これ以外の構成は本発明のチップヒューズと同様に形成されたものである。サンプルAは第一の蓄熱層がほぼ30μm、第二の蓄熱層がほぼ30μmに形成されたものである。サンプルBは第一の蓄熱層がほぼ30μm、第二の蓄熱層がほぼ60μmに形成されたものである。サンプルDは第一の蓄熱層がほぼ60μm、第二の蓄熱層がほぼ60μmに形成されたものである。
本発明の一実施形態であるサンプルCと、サンプルD(第一の蓄熱層がサンプルCと同じ厚さ)とを比較すると、定格電流比が低い範囲では、図5に示したように、サンプルCのほうがサンプルDよりも溶断時間が短い。一方、定格電流比が高い範囲では、図6に示したように、サンプルCのほうがサンプルDよりも溶断時間が長い。このことから、本発明のチップヒューズは、定格電流に対して高倍率での溶断時間が短くなることを防止し、定格電流に対する低倍率での溶断時間を短くすることが可能になることが分かる。
Next, FIG. 4 is a graph comparing the fusing characteristics of a chip fuse having a rated current of 1A according to an embodiment of the present invention and a chip fuse of a comparative example. FIG. 5 is a graph in which the range in which the rated current ratio is low in FIG. 4 is enlarged, and FIG. 6 is a graph in which the range in which the rated current ratio is high in FIG.
Here, Sample C is an embodiment of the present invention, in which the first heat storage layer is formed to be approximately 60 μm and the second heat storage layer is formed to be approximately 30 μm.
On the other hand, the chip fuses of Samples A, B, and D are comparative examples. In any sample, the relative thickness relationship between the first heat storage layer and the second heat storage layer is the chip fuse according to the present invention. Although different, other configurations are formed in the same manner as the chip fuse of the present invention. In sample A, the first heat storage layer is formed to be approximately 30 μm, and the second heat storage layer is formed to be approximately 30 μm. In the sample B, the first heat storage layer is formed to be approximately 30 μm, and the second heat storage layer is formed to be approximately 60 μm. In sample D, the first heat storage layer is formed to be approximately 60 μm, and the second heat storage layer is formed to be approximately 60 μm.
When comparing the sample C, which is an embodiment of the present invention, with the sample D (the first heat storage layer has the same thickness as the sample C), in the range where the rated current ratio is low, as shown in FIG. C has a shorter fusing time than sample D. On the other hand, in the range where the rated current ratio is high, the fusing time of sample C is longer than that of sample D as shown in FIG. From this, it can be seen that the chip fuse of the present invention can prevent the fusing time at a high magnification with respect to the rated current from being shortened and shorten the fusing time at a low magnification with respect to the rated current. .
10 チップヒューズ
11 絶縁基板
12 第一の蓄熱層
13 ヒューズ膜
13a 表電極部
13b ヒューズ要素部
14 溶断部
15 第二の蓄熱層
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010128078A JP5027284B2 (en) | 2010-06-03 | 2010-06-03 | Chip fuse and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010128078A JP5027284B2 (en) | 2010-06-03 | 2010-06-03 | Chip fuse and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008036191A Division JP4612066B2 (en) | 2008-02-18 | 2008-02-18 | Chip fuse and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010219063A true JP2010219063A (en) | 2010-09-30 |
JP5027284B2 JP5027284B2 (en) | 2012-09-19 |
Family
ID=42977627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010128078A Active JP5027284B2 (en) | 2010-06-03 | 2010-06-03 | Chip fuse and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5027284B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014049809A1 (en) * | 2012-09-28 | 2014-04-03 | 釜屋電機株式会社 | Chip fuse and manufacturing method therefor |
CN108987211A (en) * | 2018-08-24 | 2018-12-11 | 深圳市南锐电气技术有限公司 | The surface 12KV sprays the fuse unit and the fuse unit spraying process of conductive spray coating |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050198A (en) * | 1996-07-30 | 1998-02-20 | Kyocera Corp | Chip fuse element |
JP2002217537A (en) * | 2001-01-18 | 2002-08-02 | Matsushita Electric Works Ltd | Method for manufacturing multilayer wiring board |
JP2002231120A (en) * | 2001-02-05 | 2002-08-16 | Skk:Kk | Chip type electronic component |
JP2005302585A (en) * | 2004-04-14 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Circuit protection element and manufacturing method of the same |
JP2006222458A (en) * | 2006-05-08 | 2006-08-24 | Matsushita Electric Works Ltd | Printed wiring board and method for manufacturing the same |
JP2007066671A (en) * | 2005-08-30 | 2007-03-15 | Tdk Corp | Chip type fuse element and its manufacturing method |
JP2007287504A (en) * | 2006-04-18 | 2007-11-01 | Matsushita Electric Ind Co Ltd | Surface-mounted current fuse |
-
2010
- 2010-06-03 JP JP2010128078A patent/JP5027284B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050198A (en) * | 1996-07-30 | 1998-02-20 | Kyocera Corp | Chip fuse element |
JP2002217537A (en) * | 2001-01-18 | 2002-08-02 | Matsushita Electric Works Ltd | Method for manufacturing multilayer wiring board |
JP2002231120A (en) * | 2001-02-05 | 2002-08-16 | Skk:Kk | Chip type electronic component |
JP2005302585A (en) * | 2004-04-14 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Circuit protection element and manufacturing method of the same |
JP2007066671A (en) * | 2005-08-30 | 2007-03-15 | Tdk Corp | Chip type fuse element and its manufacturing method |
JP2007287504A (en) * | 2006-04-18 | 2007-11-01 | Matsushita Electric Ind Co Ltd | Surface-mounted current fuse |
JP2006222458A (en) * | 2006-05-08 | 2006-08-24 | Matsushita Electric Works Ltd | Printed wiring board and method for manufacturing the same |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014049809A1 (en) * | 2012-09-28 | 2014-04-03 | 釜屋電機株式会社 | Chip fuse and manufacturing method therefor |
JPWO2014049809A1 (en) * | 2012-09-28 | 2016-08-22 | 釜屋電機株式会社 | Chip fuse and manufacturing method thereof |
US9852868B2 (en) | 2012-09-28 | 2017-12-26 | Kamaya Electric Co., Ltd. | Chip fuse and manufacturing method therefor |
CN108987211A (en) * | 2018-08-24 | 2018-12-11 | 深圳市南锐电气技术有限公司 | The surface 12KV sprays the fuse unit and the fuse unit spraying process of conductive spray coating |
CN108987211B (en) * | 2018-08-24 | 2020-08-18 | 深圳市南锐电气技术有限公司 | Fuse cylinder with 12KV surface sprayed with conductive spraying layer and spraying process of fuse cylinder |
Also Published As
Publication number | Publication date |
---|---|
JP5027284B2 (en) | 2012-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4612066B2 (en) | Chip fuse and manufacturing method thereof | |
CN103597915B (en) | Metal foil patterned-laminate, metal foil laminate, metal foil laminate substrate, solar cell module and manufacturing method for metal foil patterned-laminate | |
JP2009302494A (en) | Chip resistor and method for manufacturing the same | |
TW200402077A (en) | Low resistance polymer matrix fuse apparatus and method | |
US20090009281A1 (en) | Fuse element and manufacturing method thereof | |
JP6124793B2 (en) | PTC device | |
JP2006344477A (en) | Chip type fuse | |
KR20140135842A (en) | Thin film battery on an integrated circuit or circuit board and method thereof | |
JP4510858B2 (en) | Chip fuse and manufacturing method thereof | |
WO2012144316A1 (en) | Solid-state electrolyte capacitor manufacturing method and solid-state electrolyte capacitor | |
KR20230015520A (en) | Bonds for solar cell metallization | |
JP4537465B2 (en) | Resistance metal plate low resistance chip resistor manufacturing method | |
JP4994988B2 (en) | Wiring board manufacturing method | |
CN104427755A (en) | Flexible circuit board and manufacturing method thereof | |
TW201306061A (en) | Micro-resistive device with soft material layer and manufacture method for the same | |
JP5027284B2 (en) | Chip fuse and manufacturing method thereof | |
US9142949B2 (en) | PTC device | |
JP2006286224A (en) | Chip-type fuse | |
JP2006310277A (en) | Chip type fuse | |
JP7366551B2 (en) | Composite green sheet, ceramic member, method for manufacturing composite green sheet, and method for manufacturing ceramic member | |
JP6158031B2 (en) | Method for manufacturing flexible printed circuit board and intermediate product used for manufacturing flexible printed circuit board | |
JP2014060463A (en) | Chip resistor and method for manufacturing the same | |
TWI790103B (en) | Multilayer circuit board and manufacturing method thereof | |
WO2016086892A1 (en) | Metal lamination connecting circuit and preparation method therefor | |
US20140138132A1 (en) | Printed circuit board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5027284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |