JP2010213562A - 電源回路 - Google Patents

Abstract

【課題】スイッチング素子の増加を抑制して、電圧レベルの数を増やすことができるようにする。
【解決手段】直流電源２４が接続された第２のブリッジ型インバータ回路２２によって、正負のＰＷＭ波形の電圧が出力される。直並列切替電源２６において、電源−スイッチング素子直列回路のスイッチング素子Ｓ_ａ１のオンオフによって、２個の直流電源Ｖ_１，Ｖ_２の直並列が切り替えられると共に、第１のブリッジ型インバータ回路２０によって、５レベルの電圧が出力される。第２のブリッジ型インバータ回路２２から出力されたＰＷＭ波形の電圧と、第１のブリッジ型インバータ回路２０によって出力された５レベルの電圧との和により、１１レベルの電圧波形が出力される
【選択図】図２

Description

この発明は、電源回路に係り、特に、直流電源からの直流を交流に変換する電源回路に関する。

近年、地球温暖化問題や原油価格の高騰などにより、環境・エネルギー問題への対応は急務となっている。走行に大量のガソリンを消費し、大量のＣＯ２を発生する自動車についても、その対応を迫られている。そのため、ハイブリッド車（ＨＥＶ）や電気自動車（ＥＶ）、燃料電池車（ＦＣＶ）など、自動車の電動化が盛んに研究されている。

自動車の電動化に伴い、浮上してきた問題の一つに、パワー半導体デバイスの性能限界がある。一般に、自動車は運転される場所の状況に応じて、急発進、急加速が要求される場合がある。また、山岳地帯の走行などでは、モータに大きな電力を供給する必要が出てくる。よって、ＥＶやＨＥＶの電源回路に使うスイッチング素子として、大電力用のスイッチング素子を用いる必要がある。しかし、大電力用のスイッチング素子は、スイッチング周波数が低いため、モータの回転周波数がスイッチング周波数に近づくことにより電流波形の歪を生じ、モータの信頼性を著しく損なう恐れがある。

この問題の対策として、スイッチング素子として、スイッチング周波数の低い大電力用の素子ではなく、高速動作が可能な定格電圧の低い素子を使うことができるマルチレベルインバータが提案されている（例えば、特許文献１）。このマルチレベルインバータは、通常のインバータよりも電圧レベルの数を増やすことで、一つの素子にかかる電圧を低くすることができ、また、出力電圧波形の高調波成分の振幅を減らすこともできる。

特開２００７−１８１２５３号公報

しかしながら、上記の従来のマルチレベルインバータでは、レベルを増やせば増やすほど、スイッチング素子の数が増え、回路が複雑になってしまう、という問題がある。

本発明は、上記の問題点を解決するためになされたもので、スイッチング素子の増加を抑制して、電圧レベルの数を増やすことができる電源回路を提示することを目的とする。

上記の目的を達成するために第１の発明に係る電源回路は、ブリッジ型インバータ回路を複数個カスケード接続したカスケードＨブリッジ型インバータ回路、前記ブリッジ型インバータ回路の一方に接続された電源、及び前記ブリッジ型インバータ回路の他方に接続された直並列切替電源を備えた電源回路であって、前記直並列切替電源を、第１の直流電源とスイッチング素子とを直列に接続した回路をｎ（ｎは自然数）個直列に接続した第１の直列回路、及び前記第１の直列回路の前記スイッチング素子側と直列に接続された前記第１の直流電源と同じ電圧の第２の直流電源を備えた電源−スイッチング素子直列回路と、電流の逆流を防止するために前記電源−スイッチング素子直列回路の直流電源の陽極間に接続された第１の電流逆流防止素子と、電流の逆流を防止するために前記電源−スイッチング素子直列回路の直流電源の陰極間に接続された第２の電流逆流防止素子とで構成している。

第１の発明に係る電源回路によれば、電源が接続されたブリッジ型インバータ回路の一方によって、パルス幅変調された波形の電圧が出力される。

また、直並列切替電源において、電源−スイッチング素子直列回路のｎ個のスイッチング素子のオンオフによって、ｎ＋１個の直流電源の直並列が切り替えられると共に、直並列切替電源が接続されたブリッジ型インバータ回路の他方によって、正負の複数レベルの電圧が出力される。

そして、ブリッジ型インバータ回路の一方から出力されたパルス幅変調された電圧と、ブリッジ型インバータ回路の他方によって出力された正負の複数レベルの電圧との和が、電源回路から出力され、複数レベルの波形が出力される。

このように、直並列切替電源において、電源−スイッチング素子直列回路のｎ個のスイッチング素子のオンオフによりｎ＋１個の直流電源の直並列を切り替えて、複数レベルの電圧を出力することにより、スイッチング素子の増加を抑制して、電圧レベルの数を増やすことができる。

第１の発明の第１の電流逆流防止素子及び第２の電流逆流防止素子の各々をダイオードで構成することができる。

第１の発明の第１の電流逆流防止素子及び第２の電流逆流防止素子の少なくとも一方をオンオフ可能なスイッチング素子で構成することができる。これによって、電圧と逆方向の電流が流れる場合であっても、電流を遮断せずに流すことができる。

第１の発明に係る電源回路を、直並列切替電源のｎ個のスイッチング素子の全てがオンオフ一方の状態からオンオフ他方の状態へ変化することを繰り返すように、同じ状態のスイッチング素子の個数が１つずつ徐々に増加するようにスイッチング素子を繰返しオンオフ制御し、直並列切替電源からｎ＋１の電圧レベルが繰り返して得られるように制御する制御手段を更に備えることができる。

また、上記の制御手段は、電源回路から４（ｎ＋１）＋３の電圧レベルが繰り返して得られるように複数のブリッジ型インバータ回路を更に制御することができる。

ｎ＝１の場合、第１の発明の直並列切替電源は、第１の直流電源とスイッチング素子とを直列に接続した第１の直列回路、及び前記第１の直列回路と直列に接続された前記第１の直流電源と同じ電圧の第２の直流電源を備えた電源−スイッチング素子直列回路と、電流の逆流を防止するために前記電源−スイッチング素子直列回路の直流電源の陽極間に接続された第１の電流逆流防止素子と、電流の逆流を防止するために前記電源−スイッチング素子直列回路の直流電源の陰極間に接続された第２の電流逆流防止素子と、で構成されることになる。

ｎ＝１の場合の第１の発明の電源回路によれば、電源が接続されたブリッジ型インバータ回路の一方によって、パルス幅変調された波形の電圧が出力される。

また、直並列切替電源において、電源−スイッチング素子直列回路のスイッチング素子のオンオフによって、２個の直流電源の直並列が切り替えられると共に、直並列切替電源が接続されたブリッジ型インバータ回路の他方によって、正負の複数レベルの電圧が出力される。

そして、ブリッジ型インバータ回路の一方から出力されたパルス幅変調された電圧と、ブリッジ型インバータ回路の他方によって出力された正負の複数レベルの電圧との和が、電源回路から出力され、複数レベルの波形が出力される。

このように、直並列切替電源において、電源−スイッチング素子直列回路のスイッチング素子のオンオフにより２個の直流電源の直並列を切り替えて、複数レベルの電圧を出力することにより、スイッチング素子の増加を抑制して、電圧レベルの数を増やすことができる。

第２の発明に係る電源回路は、ブリッジ型インバータ回路、及び前記ブリッジ型インバータ回路に接続された直並列切替電源を備えた電源回路であって、前記直並列切替電源を、第１の直流電源と第１のスイッチング素子とを直列に接続した電源−スイッチング素子直列回路、及び第１の容量素子と第１のスイッチング素子とを直列に接続した少なくとも１つの容量素子-スイッチング素子直列回路を任意の順序で直列に接続した第１の直列回路、及び前記第１の直列回路の前記第１のスイッチング素子側の一端で直列に接続された第２の容量素子を備えた電源-容量素子-スイッチング素子直列回路と、前記第１の直流電源と前記第１の容量素子との間、又は前記第１の容量素子間を並列に接続するための複数の第２のスイッチング素子と、前記第２の容量素子と前記第１の直流電源との間、又は前記第２の容量素子と前記第１の容量素子との間を並列に接続するための複数の第３のスイッチング素子と、で構成したものである。

第２の発明に係る電源回路によれば、直並列切替電源において、第１のスイッチング素子、第２のスイッチング素子、及び第３のスイッチング素子のオンオフによって、第１の直流電源、第１の容量素子、及び第２の容量素子の直並列が切り替えられると共に、直並列切替電源が接続されたブリッジ型インバータ回路によって、正負の複数レベルの電圧が出力される。

このように、直並列切替電源において、スイッチング素子のオンオフにより直流電源及び容量素子の直並列を切り替えて、複数レベルの電圧を出力することにより、スイッチング素子の増加を抑制して、電圧レベルの数を増やすことができる。

第２の発明の電源回路は、第１の直流電源に対して、前記第２の容量素子側に接続された前記容量素子-スイッチング素子直列回路の個数と、前記第１の直流電源に対して、前記第２の容量素子と反対側に接続された前記容量素子-スイッチング素子直列回路の個数に１を加えた数とが対応する順序で、前記電源直流回路が少なくとも１つの前記容量素子-スイッチング素子直列回路に直列に接続されるようにすることができる。

第２の発明の電源回路は、第２の容量素子に対して遠い方から順に第１のスイッチング素子がオンされて、直列接続された状態となる第１の直流電源、第１の容量素子、又は第２の容量素子の個数が１つずつ徐々に増加してから、第２の容量素子に対して近い方から順に第１のスイッチング素子がオフされて、直列接続された状態となる第１の直流電源、第１の容量素子、又は第２の容量素子の個数が１つずつ徐々に減少することを繰り返すように、第１のスイッチング素子、第２のスイッチング素子、及び第３のスイッチング素子を繰返しオンオフ制御する制御手段を更に備えることができる。

第３の発明に係る電源回路は、ブリッジ型インバータ回路、及び前記ブリッジ型インバータ回路に接続された直並列切替電源を備えた電源回路であって、前記直並列切替電源を、第１の直流電源と第１のスイッチング素子とを直列に接続した少なくとも１つの電源−スイッチング素子直列回路、及び第１の容量素子と第１のスイッチング素子とを直列に接続した少なくとも１つの容量素子-スイッチング素子直列回路を任意の順序で直列に接続した第１の直列回路、及び前記第１の直列回路の前記第１のスイッチング素子側の一端で前記第１直列回路と直列に接続された第２の容量素子又は第２の直流電源を備えた電源-容量素子-スイッチング素子直列回路と、前記第１の直流電源と前記第１の容量素子との間、第１の直流電源間、又は前記第１の容量素子間を並列に接続するための複数の第２のスイッチング素子と、前記第２の容量素子又は前記第２の直流電源と前記第１の直流電源との間、或いは前記第２の容量素子又は前記第２の直流電源と前記第１の容量素子との間を並列に接続するための複数の第３のスイッチング素子と、で構成したものである。

第３の発明に係る電源回路によれば、直並列切替電源において、第１のスイッチング素子、第２のスイッチング素子、及び第３のスイッチング素子のオンオフによって、第１の直流電源、第１の容量素子、及び第２の直流電源又は第２の容量素子の直並列が切り替えられると共に、直並列切替電源が接続されたブリッジ型インバータ回路によって、正負の複数レベルの電圧が出力される。

このように、直並列切替電源において、スイッチング素子のオンオフにより直流電源及び容量素子の直並列を切り替えて、複数レベルの電圧を出力することにより、スイッチング素子の増加を抑制して、電圧レベルの数を増やすことができる。

第３の発明に係る電源回路は、直列接続された状態となる第１の直流電源、第１の容量素子、第２の直流電源、又は第２の容量素子の個数が１つずつ徐々に増加してから、直列接続された状態となる第１の直流電源、第１の容量素子、第２の直流電源、又は第２の容量素子の個数が１つずつ徐々に減少することを繰り返すように、第１のスイッチング素子、第２のスイッチング素子、及び第３のスイッチング素子を繰返しオンオフ制御する制御手段を更に備えることができる。

上記の電源回路は、負荷との間に接続されたフィルタを更に備えることができる。

以上説明したように、本発明の電源回路によれば、直並列切替電源において、電源−スイッチング素子直列回路のｎ個のスイッチング素子のオンオフによりｎ＋１個の直流電源の直並列を切り替えて、複数レベルの電圧を出力することにより、スイッチング素子の増加を抑制して、電圧レベルの数を増やすことができる、という効果が得られる。

また、本発明の電源回路によれば、直並列切替電源において、スイッチング素子のオンオフにより直流電源及び容量素子の直並列を切り替えて、複数レベルの電圧を出力することにより、スイッチング素子の増加を抑制して、電圧レベルの数を増やすことができる、という効果が得られる。

本発明の第１の実施の形態に係る電源システムの構成を示す概略図である。 本発明の第１の実施の形態に係るマルチレベルインバータの構成を示す回路図である。 信号波及び切り出し信号波を示すグラフである。 切り出し信号波、搬送波、及び各種スイッチング素子への入力信号の変化を示すタイムチャートである。 第１のブリッジ型インバータ回路からの出力電圧の変化、第２のブリッジ型インバータ回路からの出力電圧の変化、及びマルチレベルインバータからの出力電圧の変化を示すタイムチャートである。 本発明の第２の実施の形態に係るマルチレベルインバータの構成を示す回路図である。 （Ａ）第１の実施の形態に係るマルチレベルインバータのＬＣフィルタを通す前の出力電圧の波形を示すグラフ、及び（Ｂ）ＬＣフィルタを通した出力電圧の波形を示すグラフである。 （Ａ）第２の実施の形態に係るマルチレベルインバータのＬＣフィルタを通す前の出力電圧の波形を示すグラフ、及び（Ｂ）ＬＣフィルタを通した出力電圧の波形を示すグラフである。 本発明の第３の実施の形態に係るマルチレベルインバータの構成を示す回路図である。 出力電圧と出力電流との関係を示すタイムチャートである。 マルチレベルインバータにおける電流の流れを示す図である。 マルチレベルインバータにおける電流の流れを示す図である。 第３の実施の形態に係るマルチレベルインバータのＬＣフィルタを通した出力電圧の波形を示すグラフである。 本発明の第４の実施の形態に係るマルチレベルインバータの構成を示す回路図である。 本発明の第５の実施の形態に係るマルチレベルインバータの構成を示す回路図である。 信号波、搬送波、及び各種スイッチング素子への入力信号の変化を示すタイムチャートである。 マルチレベルインバータにおける電流の流れを示す図である。 （Ａ）第５の実施の形態に係るマルチレベルインバータのＬＣフィルタを通す前の出力電圧の波形を示すグラフ、及び（Ｂ）ＬＣフィルタを通した出力電圧の波形を示すグラフである。 （Ａ）第５の実施の形態に係るマルチレベルインバータのＬＣフィルタを通す前の出力電圧の波形を示すグラフ、及び（Ｂ）ＬＣフィルタを通した出力電圧の波形を示すグラフである。 （Ａ）小電力のマルチレベルインバータの出力電圧ｖｂｕｓの周波数スペクトルのシミュレーション結果を示すグラフ、及び（Ｂ）大電力のマルチレベルインバータの出力電圧ｖｂｕｓの周波数スペクトルのシミュレーション結果を示すグラフである。 （Ａ）第５の実施の形態に係るマルチレベルインバータのＬＣフィルタを通す前の出力電圧の波形の実験結果を示すグラフ、及び（Ｂ）ＬＣフィルタを通した出力電圧の波形の実験結果を示すグラフである。 マルチレベルインバータの出力電圧ｖｂｕｓの周波数スペクトルの実験結果を示すグラフである。 本発明の第６の実施の形態に係るマルチレベルインバータの構成を示す回路図である。 本発明の第７の実施の形態に係るマルチレベルインバータの構成を示す回路図である。 本発明の第８の実施の形態に係る電源システムの構成を示す概略図である。 本発明の第９の実施の形態に係るマルチレベルインバータの構成を示す回路図である。 本発明の第１０の実施の形態に係るマルチレベルインバータの構成を示す回路図である。

以下、図面を参照して、本発明の好適な実施の形態について説明する。

図１に示すように、第１の実施の形態に係る電源システム１０は、直流電源からの直流を、複数の電圧レベルの変化による交流に変換するマルチレベルインバータ１２と、マルチレベルインバータ１２のスイッチング素子を駆動させる駆動制御回路１４と、マルチレベルインバータ１２から出力された交流をフィルタにかけるためのＬＣフィルタ１６と、ＬＣフィルタ１６から出力された交流電圧が印加される抵抗成分からなる負荷１８とを備えている。ＬＣフィルタ１６は、マルチレベルインバータ１２と負荷１８との間に接続されている。

図２に示すように、マルチレベルインバータ１２は、第１のブリッジ型インバータ回路２０及び第２のブリッジ型インバータ回路２２をカスケード接続したカスケードＨブリッジ型インバータ回路と、第２のブリッジ型インバータ回路２２に接続された直流電源２４と、第１のブリッジ型インバータ回路２０に接続された直並列切替電源２６とを備えている。

第１のブリッジ型インバータ回路２０は、スイッチング素子Ｓ_１、Ｓ_２の直列回路と、スイッチング素子Ｓ_３、Ｓ_４の直列回路とを並列に接続した回路である。第２のブリッジ型インバータ回路２２は、スイッチング素子Ｓ_５、Ｓ_６の直列回路と、スイッチング素子Ｓ_７、Ｓ_８の直列回路とを並列に接続した回路である。

第１のブリッジ型インバータ回路２０のスイッチング素子Ｓ_１、Ｓ_２の接続部と、第２のブリッジ型インバータ回路２２のスイッチング素子Ｓ_７、Ｓ_８の接続部とが接続されている。第１のブリッジ型インバータ回路２０のスイッチング素子Ｓ_３、Ｓ_４の接続部と、第２のブリッジ型インバータ回路２２のスイッチング素子Ｓ_５、Ｓ_６の接続部とが、ＬＣフィルタ１６に各々接続されている。

直並列切替電源２６は、直流電源Ｖ_１とスイッチング素子Ｓ_ａ１とを直列に接続した直列回路、及びこの直列回路のスイッチング素子Ｓ_ａ１側と直列に接続された、直流電源Ｖ_１と同じ電圧の直流電源Ｖ_２を備えた回路（電源−スイッチング素子直列回路）と、電流の逆流を防止するために隣り合う直流電源Ｖ_１、Ｖ_２の陽極間に接続されたダイオードＤ_ａ１と、電流の逆流を防止するために隣り合う直流電源Ｖ_１、Ｖ_２の陰極間に接続されたダイオードＤ_ｂ１とを備えている。直流電源Ｖ_１の陽極側が、第１のブリッジ型インバータ回路２０のスイッチング素子Ｓ_１、Ｓ_３の接続部に接続されている。

直流電源２４（図２のＶ_０参照）と、直流電源Ｖ_１、Ｖ_２とは各々独立した直流電圧源であり、電源の電圧はＶ_０：Ｖ_ｎ＝１：２（ｎ≠０）とする。スイッチング素子Ｓ_ａ１がオフとなると、電流はダイオードＤ_ａ１、Ｄ_ｂ１を流れ、直流電源Ｖ_１、Ｖ_２は並列になる。一方、スイッチング素子Ｓ_ａ１がオンとなると、電流はオンとなったスイッチング素子Ｓ_ａ１を流れるようになるため、そのスイッチング素子Ｓ_ａ１の上下の直流電源Ｖ_１，Ｖ_２が直列接続に切り替わる。この直流電源の直並列の切り替えを利用して、１段目のＨブリッジである第１のブリッジ型インバータ回路２０は、５レベルの電圧を出力し、更に、２段目のＨブリッジである第２のブリッジ型インバータ回路２２の直流電圧Ｖ_０の電圧を足したり引いたりすることによって、１１レベルの電圧を出力する。

マルチレベルインバータ１２は、上記のように、第１のブリッジ型インバータ回路２０によって、多レベルの出力波形（方形波）を生成すると共に、第２のブリッジ型インバータ回路２２によってＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）波形を生成し、これらの波形を足し合わせて交流の出力波形を生成する。このように、マルチレベルインバータ１２では、ＨＭ（Ｈｙｂｒｉｄ Ｍｏｄｕｌａｔｉｏｎ、ハイブリッドモジュレーション）方式を利用する。

また、マルチレベルインバータ１２によって出力波形を多レベル化することは、２レベルや３レベルのインバータと比較して、以下のような利点がある。まず、高調波成分の振幅が小さくなり、ノイズを減らすことができる。第２に、スイッチング素子にかかる電圧が小さくなり、定格電圧の低いＭＯＳＦＥＴを適用することができる。第３に、高速動作が可能なＭＯＳＦＥＴを適用することができるため、モータの回転周波数とスイッチング周波数が近づくことが無くなり、電流波形の歪が生じにくくなる。第４に、ノイズを減らすことができるため、ＥＶ等に適用した場合、他の機器への影響を減らすこともできる。

次に、本実施の形態で用いるスイッチング素子の種類について説明する。

まず、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は高速だが、定格電圧が低く、また、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）は、定格電圧が高いがスイッチング周波数が低い。

スイッチング素子Ｓ_ａ１については、高速なスイッチング周波数が要求されないため、ＭＯＳＦＥＴでもＩＧＢＴでもよい。スイッチング素子Ｓ_１〜Ｓ_４については、全てのスイッチング素子Ｓ_１〜Ｓ_４がオフになったときに、出力電圧Ｖ_ｏｕｔとほぼ同じ電圧がかかることから、定格電圧が高いＩＧＢＴを用いる。

スイッチング素子Ｓ_ａ５〜Ｓ_ａ８については、スイッチング周波数が、搬送波周波数と同じであり、高速にスイッチングする必要があるため、高速なＭＯＳＦＥＴを用いる。

次に、各スイッチング素子の駆動方法について説明する。

本実施の形態に係る電源システム１０では、ユニポーラ駆動方式によって生成したＰＷＭ波形と方形波を足し合わせるハイブリッドモジュレーション（ＨＭ）方式を用いて、各スイッチング素子を駆動させる。

ユニポーラ駆動方式は、位相がπずれた２つの信号波を用い、三角波である搬送波との大小関係により、駆動波形を生成して、スイッチング素子のオンオフを切り替える方式である。

また、ＨＭ方式は、図３に示したように、搬送波より振幅の大きい信号波を、幅が搬送波の振幅と等しい複数の振幅帯の単位で切り出し、その切り出した信号波を並べた切り出し信号波と搬送波の大小関係より駆動波形を生成して、スイッチング素子のオンオフを切り替える方式である。

スイッチング素子Ｓ_５、Ｓ_６に対する駆動波形では、図４に示すように、切り出した第１信号波を並べた切り出し信号波ｅ_０１と、搬送波ｅ_ｓと大小を比較し、以下の（１）式を満たすときに、スイッチング素子Ｓ_５をオンし、スイッチング素子Ｓ_６をオフするような駆動波形を生成する。これによって、スイッチング素子Ｓ_５，Ｓ_６の接続部（ａ点）と直流電源Ｖ_０を２つの直流電源Ｖ_０／２の直列回路とした場合の２つの直流電源Ｖ_０／２の接続部（ｃ点）との２点間の電位差ｖ_ａｃの変化が図４に示すように得られる。
ｅ_０１ ＞ ｅ_ｓ ・・・（１）

同様に、スイッチング素子Ｓ_７、Ｓ_８に対する駆動波形では、切り出した第２信号波を並べた切り出し信号波ｅ_０２と、搬送波ｅ_ｓと大小を比較し、以下の（２）式を満たすときに、スイッチング素子Ｓ_７をオンし、スイッチング素子Ｓ_８をオフするような駆動波形を生成する。これによって、スイッチング素子Ｓ_７，Ｓ_８の接続部（ｂ点）と直流電源Ｖ_０を２つの直流電源Ｖ_０／２の直列回路とした場合の２つの直流電源Ｖ_０／２の接続部（ｃ点）との間の電位差ｖ_ｂｃの変化が図４に示すように得られる。
ｅ_０２ ＞ ｅ_ｓ ・・・（２）

上記のように生成された駆動波形より得られる電位差ｖ_ａｃ，ｖ_ｂｃにより、第２のブリッジ型インバータ回路２２の出力電圧ｖ_ｏｕｔ１は、以下の（３）式で表され、図４に示すような、出力電圧ｖ_ｏｕｔ１の波形が得られる。
ｖ_ｏｕｔ１ ＝ ｖ_ａｃ− ｖ_ｂｃ ・・・（３）

スイッチング素子Ｓ_ａ１、Ｓ_１〜Ｓ_４は、切り出し信号波における信号波が不連続となっている点で、オンオフが切り替えられる。

スイッチング素子Ｓ_１、Ｓ_３については、信号波のゼロクロスを含み、かつ、不連続となっている点に囲まれる範囲で、オン状態となるようにオンオフが切り替えられる。

上記の信号波のゼロクロスを含む範囲に挟まれる範囲で、当該範囲毎に交互に、スイッチング素子Ｓ_１、Ｓ_４がオン状態になるか、スイッチング素子Ｓ_２、Ｓ_３がオン状態になるように、スイッチング素子Ｓ_１〜Ｓ_４のオンオフが切り替えられる。

スイッチング素子Ｓ_ａ１については、上記の信号波のゼロクロスを含む範囲に挟まれる範囲で、オフ状態からオン状態へ変化すると共に、オン状態からオフ状態へ変化するようにオンオフが切り替えられる。

第１のブリッジ型インバータ回路２０の出力電圧ｖ_ｏｕｔ２は、スイッチング素子Ｓ_ａ１をオフ、スイッチング素子Ｓ_１、Ｓ_４をオンとすると、以下の（４）式で表される電圧となる。
ｖ_ｏｕｔ２ ＝ Ｖ_１＝ Ｖ_２ ＝ ２Ｖ_０ ・・・（４）

また、スイッチング素子Ｓ_ａ１をオン、スイッチング素子Ｓ_１、Ｓ_４をオンとすると、出力電圧ｖ_ｏｕｔ２は、以下の（５）式で表される電圧となる。
ｖ_ｏｕｔ２ ＝ Ｖ_１＋ Ｖ_２ ＝ ４Ｖ_０ ・・・（５）

そして、スイッチング素子Ｓ_ａ１をオフ、スイッチング素子Ｓ_２、Ｓ_３をオンとすると、出力電圧ｖ_ｏｕｔ２は、以下の（６）式で表される電圧となる。
ｖ_ｏｕｔ２ ＝ −Ｖ_１＝ −Ｖ_２ ＝ −２Ｖ_０ ・・・（６）

また、スイッチング素子Ｓ_ａ１をオン、スイッチング素子Ｓ_２、Ｓ_３をオンとすると、出力電圧ｖ_ｏｕｔ２は、以下の（７）式で表される電圧となる。
ｖ_ｏｕｔ２ ＝ −（Ｖ_１＋ Ｖ_２ ） ＝ −４Ｖ_０ ・・・（７）

また、スイッチング素子Ｓ_１、Ｓ_３をオンとすると、出力電圧ｖ_ｏｕｔ２は零電圧となる。

以上説明したように駆動波形を生成してスイッチング素子Ｓ_１〜Ｓ_４、Ｓ_ａ１を駆動すると、図５のような５レベルの出力波形ｖ_ｏｕｔ２が生成される。出力波形ｖ_ｏｕｔ１が表わす電圧と、出力波形ｖ_ｏｕｔ２が表わす電圧と足し合わせることによって、１１個の電圧レベルからなる出力波形ｖ_ｏｕｔが得られる。

次に、第１の実施の形態に係る電源システム１０の動作について説明する。まず、駆動制御回路１４によって、上記図４に示すような駆動波形を生成して、各種駆動信号を、スイッチング素子Ｓ_５〜Ｓ_８、Ｓ_１〜Ｓ_４、Ｓ_ａ１に出力する。

このとき直並列切替電源２６では、スイッチング素子Ｓ_ａ１がオンオフ一方の状態からオンオフ他方の状態へ変化することを繰り返すようにオンオフ制御され、直並列切替電源２６から２つの電圧レベルが繰り返して出力される。

また、第１のブリッジ型インバータ回路２０では、スイッチング素子Ｓ_１、Ｓ_４のみがオン状態となり、正の電圧が出力され、次に、スイッチング素子Ｓ_１、Ｓ_３のみがオン状態となり、零電圧が出力され、次に、スイッチング素子Ｓ_２、Ｓ_３のみがオン状態となり、負の電圧が出力され、次に、スイッチング素子Ｓ_１、Ｓ_３のみがオン状態となり、零電圧が出力される。正の電圧、零電圧、負の電圧、零電圧が繰り返し出力される。

ここで、直並列切替電源２６及び第１のブリッジ型インバータ回路２０の出力電圧が組み合わされることにより、上記図５に示すように、出力電圧ｖ_ｏｕｔ２が５つの電圧レベルで繰り返して変化する。

また、第２のブリッジ型インバータ回路２２では、スイッチング素子Ｓ_５、Ｓ_６のオンオフ状態が反対となるようにしてオンオフが繰り返され、スイッチング素子Ｓ_７、Ｓ_８のオンオフ状態が反対となるようにしてオンオフが繰り返され、上記図５に示すように、出力電圧ｖ_ｏｕｔ１が、正負のＰＷＭ波形として出力される。

そして、第１のブリッジ型インバータ回路２０の出力電圧と、第２のブリッジ型インバータ回路２２の出力電圧との和により、上記図５に示すように、出力電圧ｖ_ｏｕｔとして１１個の電圧レベルで繰り返し変化して、ＬＣフィルタ１６へ出力される。

ＬＣフィルタ１６では、ＰＷＭ波形と方形波とを組み合わせた１１個の電圧レベルの変化からなる交流に対してフィルタをかけることにより、交流波形が得られ、負荷１８に印加される。

以上説明したように、第１の実施の形態に係る電源システムによれば、直並列切替電源において、スイッチング素子のオンオフにより２個の直流電源の直並列を切り替えると共に、第１のブリッジ型インバータ回路のスイッチング素子をオンオフすることにより、５レベルの電圧を出力し、更に、第２のブリッジ型インバータ回路のスイッチング素子のオンオフにより、１１レベルの電圧を出力することができるため、スイッチング素子の増加を抑制すると共に、電圧レベルの数を増やすことができる。

従来のカスケードＨブリッジ型インバータの場合、１１レベルの出力を実現するには、ブリッジ型インバータを３個以上カスケード接続する必要があり、１２（＝４×３）個のスイッチング素子が必要になるが、本実施の形態における回路によれば、スイッチング素子の数（９個）が少なくて済む。

直流電圧源の直並列切り替えを利用することにより、パワー半導体デバイスの増加を抑え、それに伴うゲート駆動回路の増加等による、カスケードＨブリッジ型マルチレベルインバータの大型化を抑制することができる。従来のマルチレベルインバータと比較して、同じレベルの数の出力波形を出力しながら、パワー半導体デバイスの数を減らすことができる。

次に、第２の実施の形態に係る電源システムについて説明する。なお、第１の実施の形態と同様の構成となる部分については、同一符号を付して、説明を省略する。

第２の実施の形態では、直並列切替電源が、複数のスイッチング素子を介して３つ以上の直流電源を直列に接続して構成されている点が、第１の実施の形態と主に異なっている。

図６に示すように、第２の実施の形態に係るマルチレベルインバータ２１２の直並列切替電源２２６は、直流電源Ｖ_ｉとスイッチング素子Ｓ_ａｉ（ｉ＝１，・・・，ｎ−１）とを直列に接続した回路をｎ−１個（ｎ≧３）直列に接続した直列回路、及びこの直列回路のスイッチング素子Ｓ_ａｎ−１側と直列に接続された直流電源Ｖ_１〜Ｖ_ｎ−１と同じ電圧の直流電源Ｖ_ｎを備えた回路（電源−スイッチング素子直列回路）と、電流の逆流を防止するために隣り合う直流電源Ｖ_ｉ，Ｖ_ｉ＋１（ｉ＝１，・・・，ｎ−１）の陽極間に接続されたダイオードＤ_ａ１〜Ｄ_ａｎ−１と、電流の逆流を防止するために隣り合う直流電源Ｖ_ｉ、Ｖ_ｉ＋１（ｉ＝１，・・・，ｎ−１）の陰極間に接続されたダイオードＤ_ｂ１〜Ｄ_ｂｎ−１とを備えている。直流電源Ｖ_１の陽極側が、第１のブリッジ型インバータ回路２０のスイッチング素子Ｓ_１、Ｓ_３の接続部に接続されている。

直流電源２４（Ｖ_０）と、直流電源Ｖ_１〜Ｖ_ｎとは各々独立した直流電圧源であり、電源の電圧はＶ_０：Ｖ_ｎ＝１：２（ｎ≠０）とする。スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１がオフとなると、電流はダイオードＤ_ａ１〜Ｄ_ａｎ−１、Ｄ_ｂ１〜Ｄ_ｂｎ−１を流れ、直流電源Ｖ_１〜Ｖ_ｎは並列になる。一方、スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１の何れかがオンとなると、電流はオンとなったスイッチング素子Ｓ_ａｉを流れるようになるため、そのスイッチング素子Ｓ_ａｉの上下の直流電源Ｖ_ｉ，Ｖ_ｉ＋１が直列接続に切り替わる。この直流電源の直並列の切り替えを利用して、１段目のＨブリッジである第１のブリッジ型インバータ回路２０は、正のｎレベルと負のｎレベルと零レベルとからなる２ｎ＋１レベルの電圧を出力し、２段目のＨブリッジである第２のブリッジ型インバータ回路２２の直流電圧Ｖ_０の電圧を足したり引いたりすることによって、４ｎ＋３（＝２＊（２ｎ＋１）＋１）レベルの電圧を出力する。

次に、第２の実施の形態で用いるスイッチング素子の種類について説明する。

まず、スイッチング素子Ｓ_ａ１ 〜Ｓ_ａｎ−１について考察する。これらのスイッチング素子がオフになったときにかかる電圧を、それぞれＶ_Ｓａ１,Ｖ_Ｓａ２,…,Ｖ_{Ｓａｎ−１}とすると、各電圧は、以下の（８）式で表わされる。

上記（８）式より、レベルが増えれば増えるほど、これらのスイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１にかかる電圧は、出力電圧Ｖ_ｏｕｔと比べると低くなる。また、これらのスイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１のスイッチング周波数は、信号波周波数の２倍であり、搬送波周波数ほどではないため、高速であることを要求されない。よって、出力電圧よりも定格電圧の低いＭＯＳＦＥＴや、スイッチング周波数の低いＩＧＢＴのどちらも使うことができる。

次に、スイッチング素子Ｓ_１〜Ｓ_４について考察する。これらのスイッチング素子Ｓ_１〜Ｓ_４がオフになったときにかかる電圧を、それぞれＶ_Ｓ１,Ｖ_Ｓ２,…,Ｖ_Ｓ４とすると、各電圧は、以下の（９）式で表わされる。

上記（９）式より、スイッチング素子Ｓ_１〜Ｓ_４には、出力電圧Ｖ_ｏｕｔとほぼ同じ電圧がかかることになる。よって、出力電圧よりも定格電圧の低いＭＯＳＦＥＴを、これらのスイッチング素子Ｓ_１〜Ｓ_４として用いることはできない。しかし、これらのスイッチング素子Ｓ_１〜Ｓ_４のスイッチング周波数は信号波周波数と同じであるため、高速であることは要求されない。よって、スイッチング素子Ｓ_１〜Ｓ_４として、スイッチング周波数の低いＩＧＢＴを使うことができる。

最後に、スイッチング素子Ｓ_５ 〜Ｓ_８について考察する。これらのスイッチング素子Ｓ_５〜Ｓ_８がオフになったときにかかる電圧を、それぞれＶ_Ｓ５,Ｖ_Ｓ６,…,Ｖ_Ｓ８とすると、各電圧は、以下の（１０）式で表わされる。

上記（１０）式より、レベルが多ければ、出力電圧Ｖ_ｏｕｔが高いときでも、これらのスイッチング素子Ｓ_５〜Ｓ_８にかかる電圧は低くなるため、定格電圧の低いＭＯＳＦＥＴを使うことができる。一方、これらのスイッチング素子Ｓ_５〜Ｓ_８のスイッチング周波数は、搬送波周波数と同じであるため、高速にスイッチングする必要があり、スイッチング周波数の低いＩＧＢＴは使用できない。

次に、各スイッチング素子の駆動方法について説明する。

第２の実施の形態に係る電源システムでは、上記第１の実施の形態と同様に、ユニポーラ駆動方式と、ハイブリッドモジュレーション（ＨＭ）方式を用いて、各スイッチング素子を駆動させる。また、第２のブリッジ型インバータ回路２２のスイッチング素子Ｓ_５〜Ｓ_７に対しては、第１の実施の形態と同様に駆動させる。

また、スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１、Ｓ_１〜Ｓ_４は、切り出し信号波における信号波の形が急激に変化する点で、オンオフが切り替えられる。

スイッチング素子Ｓ_１、Ｓ_３については、信号波のゼロクロスを含み、かつ、急激に変化する点に囲まれる範囲で、オン状態となるようにオンオフが切り替えられる。

上記の信号波のゼロクロスを含む範囲に挟まれる範囲で、当該範囲毎に交互に、スイッチング素子Ｓ_１、Ｓ_４がオン状態になるか、スイッチング素子Ｓ_２、Ｓ_３がオン状態になるように、スイッチング素子Ｓ_１〜Ｓ_４のオンオフが切り替えられる。

スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１については、上記の信号波のゼロクロスを含む範囲に挟まれる範囲で、スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１の全てがオフ状態から、１つずつ徐々にオン状態のスイッチング素子の個数が増加し、スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１の全てがオン状態になるまで変化し、そして、スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１の全てがオン状態から、１つずつ徐々にオフ状態のスイッチング素子の個数が増加し、スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１の全てがオフ状態になるまで変化するように、オンオフが切り替えられる。また、Ｓ_ａ１〜Ｓ_ａｎ−１のうち、オンにするスイッチング素子の数を制御することによって、出力電圧のレベルの数を減らし、出力電圧を制御することが可能である。

以上説明したように駆動波形を生成してスイッチング素子Ｓ_１〜Ｓ_４、Ｓ_ａ１〜Ｓ_ａｎ−１を駆動すると、２ｎ＋１のレベルで変化する出力波形ｖ_ｏｕｔ２が生成される。また、出力波形ｖ_ｏｕｔ１が表わす電圧と、出力波形ｖ_ｏｕｔ２が表わす電圧と足し合わせることによって、４ｎ＋３個の電圧レベルからなる出力波形ｖ_ｏｕｔが得られる。

次に、第２の実施の形態に係る電源システムの動作について説明する。まず、駆動制御回路１４によって、駆動波形を生成して、各種駆動信号を、スイッチング素子Ｓ_５〜Ｓ_８、Ｓ_１〜Ｓ_４、Ｓ_ａ１〜Ｓ_ａｎ−１に出力する。

直並列切替電源２２６では、スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１がオンオフ一方の状態からオンオフ他方の状態へ変化することを繰り返すようにオンオフ制御され、直並列切替電源２６からｎ個の電圧レベルが繰り返して出力される。

また、第１のブリッジ型インバータ回路２０では、スイッチング素子Ｓ_１、Ｓ_４のみがオン状態となり、正の電圧が出力され、次に、スイッチング素子Ｓ_１、Ｓ_３のみがオン状態となり、零電圧が出力され、次に、スイッチング素子Ｓ_２、Ｓ_３のみがオン状態となり、負の電圧が出力され、次に、スイッチング素子Ｓ_１、Ｓ_３のみがオン状態となり、零電圧が出力される。正の電圧、零電圧、負の電圧、零電圧が繰り返し出力される。

ここで、直並列切替電源２２６及び第１のブリッジ型インバータ回路２０の出力電圧が組み合わされることにより、出力電圧ｖ_ｏｕｔ２が２ｎ＋１の電圧レベルで繰り返して変化する。

また、第２のブリッジ型インバータ回路２２では、スイッチング素子Ｓ_５、Ｓ_６のオンオフ状態が反対となるようにしてオンオフが繰り返され、スイッチング素子Ｓ_７、Ｓ_８のオンオフ状態が反対となるようにしてオンオフが繰り返され、出力電圧ｖ_ｏｕｔ１が、正負のＰＷＭ波形として出力される。

そして、第１のブリッジ型インバータ回路２０の出力電圧と、第２のブリッジ型インバータ回路２２の出力電圧との和により、出力電圧ｖ_ｏｕｔとして、４ｎ＋３個の電圧レベルで繰り返し変化して、ＬＣフィルタ１６へ出力される。

ＬＣフィルタ１６では、ＰＷＭ波形と方形波とを組み合わせた４ｎ＋３個の電圧レベルの変化からなる交流に対してフィルタをかけることにより、交流波形が得られ、負荷１８に印加される。

次に、電圧レベルの個数に応じた高調波成分を解析した結果について説明する。

電圧レベルの個数を３レベル、１１レベル、１５レベルとした場合における、高調波成分の振幅は以下の表１のようになる。

上記の表１より、３レベルの出力波形と比べると、１１レベルや１５レベルの方が、高調波成分の振幅が小さくなっていることがわかる。また、１１レベルと１５レベルを比較すると、第９次高調波以外の振幅は、１５レベルの方が小さくなっていることがわかる。

また、３レベル、１１レベル、１５レベルについて、第８３次高調波までの振幅を計算し、以下の（１１）式に従って、それぞれの全高調波ひずみ（ＴＨＤ）を計算すると、以下のようになる。

３レベル：４７．７％
１１レベル：９．０７％
１５レベル：６．８０％

上記の計算結果より、ＴＨＤはレベルが増えれば増えるほど小さくなっているため、レベルが多いほど高調波成分を取り除く効果が上がることがわかった。

次に、上記の第１の実施の形態及び第２の実施の形態に係る電源システムのシミュレーション結果について説明する。

シミュレーションはＭＡＴＬＡＢ／ＳＩＭＵＬＩＮＫによって行った。第１の実施の形態に係る電源システムのシミュレーションでは、Ｖ_０＝５［Ｖ］、Ｖ_１＝Ｖ_２＝１０［Ｖ］、出力抵抗Ｒ＝５０［Ω］、変調度Ｍ＝０．９、ＰＷＭのスイッチング周波数ｆ＝４０［ｋＨｚ］とした。また、ソルバはｏｄｅ３を使用し、サンプル時間は１×１０^−７［ｓ］、ダイオードの電圧降下は０［Ｖ］とした。そしてスイッチング素子にはＭＯＳＦＥＴのモデルを使用し、オン抵抗を０．１［Ω］、ボディダイオードの抵抗を０．０１［Ω］とした。ＬＣフィルタについては、Ｌ＝７００［μＨ］、Ｃ＝０．５［μＦ］とした。

図７（Ａ）にＬＣフィルタを通さないときのシミュレーション結果を示し、図７（Ｂ）に、ＬＣフィルタを通した時のシミュレーション結果を示す。

図７（Ａ）より、１１レベルの単相インバータとなっていることがわかる。また、出力電圧の振幅Ｖは理想素子の場合、以下の（１２）式に基づいて、２２．５Ｖとなり、図７（Ｂ）より、理論通りの電圧が得られていることがわかった。

図７（Ａ）の全高調波ひずみ（ＴＨＤ）を計ると、１３．１％であった。従って、上記のシミュレーション結果では、上記の３レベルの場合（４７．７％）と比較すると、ＴＨＤは小さな値となっているので、出力を多レベル化することの効果は十分得られていることがわかった。

また、第２の実施の形態に係る電源システムのシミュレーションでは、Ｖ_０＝５［Ｖ］、Ｖ_１＝Ｖ_２＝Ｖ_３＝１０［Ｖ］、出力抵抗Ｒ＝５０［Ω］、変調度Ｍ＝０．９、ＰＷＭのスイッチング周波数ｆ＝４０［ｋＨｚ］とした。

図８（Ａ）にＬＣフィルタを通さないときのシミュレーション結果を示し、図８（Ｂ）に、ＬＣフィルタを通した時のシミュレーション結果を示す。

図８（Ａ）に示すように、１５レベルの単相インバータとなっていることがわかる。また、出力電圧の振幅Ｖは、理想素子の場合、以下の（１３）式に基づいて、３１．５Ｖとなり、図８（Ｂ）より、理論通りの電圧が得られていることがわかった。

また、図８（Ａ）におけるＴＨＤを計ると、９．１％であった。この値は、図７（Ａ）の値よりも小さな値となっているので、レベルが増えれば増えるほど、ＴＨＤは小さくなっていくことが確認できる。

以上説明したように、第２の実施の形態に係る電源システムによれば、直並列切替電源において、ｎ−１個のスイッチング素子のオンオフによりｎ個の直流電源の直並列を切り替えると共に、第１のブリッジ型インバータ回路のスイッチング素子をオンオフすることにより、２ｎ＋１レベルの電圧を出力し、更に、第２のブリッジ型インバータ回路のスイッチング素子のオンオフにより、４ｎ＋３レベルの電圧を出力することができるため、スイッチング素子の増加を抑制すると共に、電圧レベルの数を増やすことができる。

従来のカスケードＨブリッジ型インバータの場合、４ｎ＋３レベルの出力を実現するには４（ｎ＋１）個のスイッチング素子が必要になるが、本実施の形態における回路では、スイッチング素子の数（ｎ−１＋８個）が少なくて済む。

また、出力波形のレベルの数を増やすことにより、一つのスイッチング素子にかかる電圧を減らすことができるため、高速動作させる必要がある素子に、定格電圧の低いＭＯＳＦＥＴを用いることができ、制御が容易になる。

従来のマルチレベルインバータでは、波形歪を改善するためにレベルの数を増やせば増やすほどスイッチング素子の数が増え、装置が大型化するという欠点があるが、本実施の形態では、直流電源の直並列切り替えを利用することにより、スイッチング素子の数の増加を抑えつつ、多レベルを実現することができる。本実施の形態における回路は、従来型のマルチレベルインバータよりも小型にすることができ、また、レベルを増やすことによって、出力電圧波形の高調波成分を減らすことができる。

次に、第３の実施の形態に係る電源システムについて説明する。なお、第１の実施の形態と同様の構成となる部分については、同一符号を付して、説明を省略する。

第３の実施の形態では、直並列切替電源における隣接する直流電源の陰極側が、スイッチング素子を用いて接続されている点と、誘導性負荷に交流電圧を出力している点とが、第１の実施の形態と主に異なっている。

図９に示すように、第３の実施の形態に係る電源システムでは、ＬＣフィルタ１６から出力された交流電圧が、モータ等で構成される誘導性負荷３１８に印加される。誘導性負荷３１８は、誘導成分３１８Ｌと抵抗成分３１８Ｒとを備えている。

また、マルチレベルインバータ３１２は、第１のブリッジ型インバータ回路２０及び第２のブリッジ型インバータ回路２２をカスケード接続したカスケードＨブリッジ型インバータ回路と、直流電源２４と、第１のブリッジ型インバータ回路２０に接続された直並列切替電源３２６とを備えている。

直並列切替電源３２６は、直流電源Ｖ_１とスイッチング素子Ｓ_ａ１とを直列に接続した直列回路及び直流電源Ｖ_２を備えた回路（電源−スイッチング素子直列回路）と、ダイオードＤ_ａ１と、電流の逆流を防止するために隣り合う直流電源Ｖ_１、Ｖ_２の陰極間に接続されたスイッチング素子Ｓ_ｂ１とを備えている。直流電源Ｖ_１の陽極側が、第１のブリッジ型インバータ回路２０のスイッチング素子Ｓ_１、Ｓ_３の接続部に接続されている。

ここで、本実施の形態の原理について説明する。

マルチレベルインバータに誘導性負荷を接続した場合、出力の電圧と電流の位相がずれるため、電圧と電流の向きが逆になる区間が存在する。例えば、上記第１の実施の形態と同様に、直並列切替電源においてダイオードを使用している場合には、ダイオードが逆向きの電流を遮断する。これによって、異常な電圧を生じ、出力波形に影響を及ぼすことがある。

そこで、本実施の形態では、第１の実施の形態に係る直並列切替電源において、隣接する直流電源の陰極間を接続している、片側のダイオードをスイッチング素子Ｓ_ｂ１に変え、スイッチング素子Ｓ_ａ１のオンオフと反対となるようにスイッチング素子Ｓ_ｂ１のオンオフを切り替えると、スイッチング素子Ｓ_ａ１又はスイッチング素子Ｓ_ｂ１を通る経路で、逆向きの電流を流すことができるようになるため、誘導性負荷にも正常に交流電圧を印加できるようになる。

次に、各スイッチング素子の駆動方法について説明する。

駆動制御回路１４によって、上記第１の実施の形態と同様に駆動波形を生成してスイッチング素子Ｓ_１〜Ｓ_８、Ｓ_ａ１を駆動する。スイッチング素子Ｓ_ａ１がオン状態であるときには、スイッチング素子Ｓ_ｂ１をオフ状態にし、スイッチング素子Ｓ_ａ１がオフ状態であるときには、スイッチング素子Ｓ_ｂ１をオン状態にするように、スイッチング素子Ｓ_ｂ１を駆動する。

次に、第３の実施の形態に係る電源システムの動作について説明する。まず、駆動制御回路１４によって、上記第１の実施の形態と同様に駆動波形を生成して、各種駆動信号を、スイッチング素子Ｓ_５〜Ｓ_８、Ｓ_１〜Ｓ_４、Ｓ_ａ１に出力する。また、スイッチング素子Ｓ_ａ１とオンオフ状態が反対となるように駆動波形を生成して、駆動信号Ｖ_Ｓｂ１を、スイッチング素子Ｓ_ｂ１に出力する。

これによって、第１のブリッジ型インバータ回路２０の出力電圧と、第２のブリッジ型インバータ回路２２の出力電圧との和により、図１０に示すように、出力電圧ｖ_ｏｕｔとして、１１個の電圧レベルで繰り返し変化して、ＬＣフィルタ１６へ出力される。

ここで、力率０．８の誘導性負荷３１８を接続した場合の出力電圧と出力電流との関係を、上記図１０を用いて説明する。

上記図１０に示したように、時刻ｔ_３で、電圧の正負の反転から遅れて、電流の向きが反転する。区間［０≦ｔ＜ｔ_１］、［ｔ_１≦ｔ＜ｔ_２］、［ｔ_２≦ｔ＜ｔ_３］、［ｔ_３≦ｔ＜ｔ_４］、［ｔ_４≦ｔ＜ｔ_５］、［ｔ_５≦ｔ＜ｔ_６］、［ｔ_６≦ｔ＜ｔ_７］、［ｔ_７≦ｔ＜ｔ_８］、［ｔ_８≦ｔ＜ｔ_９］をそれぞれ、Ｔ_１〜Ｔ_９とする。また、区間Ｔ_ｎで、低い電圧と高い電圧を出力しているときの回路状態をそれぞれ状態ｎ−１、ｎ−２とする。

状態１−１、１−２、２−１、２−２、３−２におけるマルチレベルインバータ３１２の状態遷移図を、図１１、１２に示す。図中の矢印付きの線は、出力電圧と出力電流が逆向きの時の電流を表している。また、状態２−２と３−１は同じ回路状態となるため、状態３−１は省略した。

図１１（Ａ）に示すように、状態１−１で、スイッチング素子Ｓ_５、Ｓ_７がオン状態となると共に、スイッチング素子Ｓ_１、Ｓ_３がオン状態となる。図１１（Ｂ）に示すように、状態１−２で、スイッチング素子Ｓ_５、Ｓ_８がオン状態となると共に、スイッチング素子Ｓ_１、Ｓ_３がオン状態となる。

図１１（Ｃ）に示すように、状態２−１で、スイッチング素子Ｓ_６、Ｓ_７がオン状態となると共に、スイッチング素子Ｓ_１、Ｓ_４がオン状態となる。また、スイッチング素子Ｓ_ａ１がオフ状態となると共に、スイッチング素子Ｓ_ｂ１がオン状態となる。

図１２（Ａ）に示すように、状態２−２で、スイッチング素子Ｓ_６、Ｓ_８がオン状態となると共に、スイッチング素子Ｓ_１、Ｓ_４がオン状態となる。また、スイッチング素子Ｓ_ａ１がオフ状態となると共に、スイッチング素子Ｓ_ｂ１がオン状態となる。

図１２（Ｂ）に示すように、状態３−２で、スイッチング素子Ｓ_５、Ｓ_８がオン状態となると共に、スイッチング素子Ｓ_１、Ｓ_４がオン状態となる。また、スイッチング素子Ｓ_ａ１がオフ状態となると共に、スイッチング素子Ｓ_ｂ１がオン状態となる。

上記の状態１−１〜状態３−２では、出力電圧が正の電圧であるが、出力電圧と出力電流が逆向きになる。状態２−２〜状態３−２では、逆向きの電流が遮断されずに、スイッチング素子Ｓ_ｂ１を流れる。

次に、第３の実施の形態に係る電源システムのシミュレーション結果について説明する。

誘導成分Ｌ＝６．２［ｍＨ］、抵抗成分Ｒ＝５０［Ω］の誘導性負荷を接続し、その他の条件については、第１の実施の形態と同様にして、シミュレーションを行った。

図１３（Ａ）に、ｔ＝０〜５［ｍｓ］のシミュレーション結果を示し、図１３（Ｂ）に、ｔ＝４５〜５０［ｍｓ］のシミュレーション結果を示す。

図１３（Ａ）に示すように、過渡状態では波形が歪んでいるが、図１３（Ｂ）に示すように、定常状態では波形歪がなくなっていることがわかる。過渡状態の歪みは、ＳＩＭＵＬＩＮＫ上のキャパシタやインダクタの初期電圧や初期電流がすべて０になっていることによるものと考えられる。よって、定常状態で波形歪がなければ問題はない。誘導性負荷を用いる場合でも、正常に交流電圧を印加できることがわかった。

以上説明したように、第３の実施の形態に係る電源システムによれば、直並列切替電源において、スイッチング素子のオンオフにより２個の直流電源の直並列を切り替えると共に、第１のブリッジ型インバータ回路のスイッチング素子をオンオフすることにより、５レベルの電圧を出力し、更に、第２のブリッジ型インバータ回路のスイッチング素子のオンオフにより、１１レベルの電圧を出力することができるため、スイッチング素子の増加を抑制すると共に、電圧レベルの数を増やすことができる。また、電圧と逆方向の電流が流れる場合であっても、電流を遮断せずに流すことができるため、誘導性負荷に対して、交流電圧を印加することができる。

なお、上記の実施の形態では、電源−スイッチング素子直列回路における隣接する直流電源の陰極側の間を、スイッチング素子で接続した場合を例に説明したが、これに限定されるものではなく、電源−スイッチング素子直列回路における隣接する直流電源の陽極側の間も、スイッチング素子で接続するようにしてもよい。また、電源−スイッチング素子直列回路における隣接する直流電源の陰極側の間をダイオードで接続し、電源−スイッチング素子直列回路における隣接する直流電源の陽極側の間を、スイッチング素子で接続するようにしてもよい。この場合には、隣接する直流電源の陽極側の間に接続されたスイッチング素子も、直流電源に直列に接続されたスイッチング素子のオンオフと反対となるようにオンオフ制御すればよい。

次に、第４の実施の形態に係る電源システムについて説明する。なお、第１の実施の形態〜第３の実施の形態と同様の構成となる部分については、同一符号を付して、説明を省略する。

第４の実施の形態では、直並列切替電源が、複数のスイッチング素子を介して３つ以上の直流電源を直列に接続して構成されている点が、第３の実施の形態と主に異なっている。

図１４に示すように、第４の実施の形態に係るマルチレベルインバータ４１２の直並列切替電源４２６は、直流電源Ｖ_ｉとスイッチング素子Ｓ_ａｉ（ｉ＝１，・・・，ｎ−１）とを直列に接続した回路をｎ−１個（ｎ≧３）直列に接続した直列回路、及びこの直列回路のスイッチング素子Ｓ_ａｎ−１側と直列に接続された直流電源Ｖ_ｎを備えた回路（電源−スイッチング素子直列回路）と、ダイオードＤ_ａ１〜Ｄ_ａｎ−１と、電流の逆流を防止するために隣り合う直流電源Ｖ_ｉ、Ｖ_ｉ＋１（ｉ＝１，・・・，ｎ−１）の陰極間の各々に接続されたスイッチング素子Ｓ_ｂ１〜Ｓ_ｂｎ−１とを備えている。直流電源Ｖ_１の陽極側が、第１のブリッジ型インバータ回路２０のスイッチング素子Ｓ_１、Ｓ_３の接続部に接続されている。

スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１がオフとなると共に、スイッチング素子Ｓ_ｂ１〜Ｓ_ｂｎ−１がオンになると、電流はダイオードＤ_ａ１〜Ｄ_ａｎ−１、Ｓ_ｂ１〜Ｓ_ｂｎ−１を流れ、直流電源Ｖ_１〜Ｖ_ｎは並列になる。一方、スイッチング素子Ｓ_ａ１〜Ｓ_ａｎ−１の何れかがオンとなると共に、対応するスイッチング素子Ｓ_ｂ１〜Ｓ_ｂｎ−１の何れかがオフとなると、電流はオンとなったスイッチング素子Ｓ_ａｉを流れるようになるため、そのスイッチング素子Ｓ_ａｉの上下の直流電源Ｖ_ｉ，Ｖ_ｉ＋１が直列接続に切り替わる。この直流電源の直並列の切り替えを利用して、１段目のＨブリッジである第１のブリッジ型インバータ回路２０は、２ｎ＋１レベルの電圧を出力し、２段目のＨブリッジである第２のブリッジ型インバータ回路２２の直流電圧Ｖ_０の電圧を足したり引いたりすることによって、４ｎ＋３（＝２＊（２ｎ＋１）＋１）レベルの電圧を出力する。

次に、各スイッチング素子の駆動方法について説明する。

駆動制御回路１４によって、上記第２の実施の形態と同様に駆動波形を生成してスイッチング素子Ｓ_１〜Ｓ_８、Ｓ_ａ１〜Ｓ_ａｎ−１を駆動する。また、スイッチング素子Ｓ_ａｉ（ｉ＝１〜ｎ−１）がオン状態であるときには、スイッチング素子Ｓ_ｂｉをオフ状態にし、スイッチング素子Ｓ_ａｉがオフ状態であるときには、スイッチング素子Ｓ_ｂｉをオン状態にするように、スイッチング素子Ｓ_ｂｉを駆動する。

次に、第４の実施の形態に係る電源システムの動作について説明する。まず、駆動制御回路１４によって、上記第２の実施の形態と同様に駆動波形を生成して、各種駆動信号を、スイッチング素子Ｓ_５〜Ｓ_８、Ｓ_１〜Ｓ_４、Ｓ_ａ１〜Ｓ_ａｎ−１に出力する。また、スイッチング素子Ｓ_ａｉ（ｉ＝１〜ｎ−１）とオンオフ状態が反対となるように駆動波形を生成して、駆動信号Ｖ_Ｓｂｉを、スイッチング素子Ｓ_ｂｉ（ｉ＝１〜ｎ−１）に出力する。

これによって、第１のブリッジ型インバータ回路２０の出力電圧と、第２のブリッジ型インバータ回路２２の出力電圧との和により、出力電圧ｖ_ｏｕｔとして、４ｎ＋３個の電圧レベルで繰り返し変化して、ＬＣフィルタ１６へ出力される。

このとき、出力電圧と出力電流が逆向きになっても、隣接する直流電源Ｖ_ｉ，Ｖ_ｉ＋１の間の各々において、オン状態であるスイッチング素子Ｓ_ａｉ又はオン状態であるスイッチング素子Ｓ_ｂｉによって、逆向きの電流が遮断されずに流れる。

以上説明したように、第４の実施の形態に係る電源システムによれば、直並列切替電源において、ｎ−１個のスイッチング素子のオンオフによりｎ個の直流電源の直並列を切り替えると共に、第１のブリッジ型インバータ回路のスイッチング素子をオンオフすることにより、２ｎ＋１レベルの電圧を出力し、更に、第２のブリッジ型インバータ回路のスイッチング素子のオンオフにより、４ｎ＋３レベルの電圧を出力することができるため、スイッチング素子の増加を抑制すると共に、電圧レベルの数を増やすことができる。また、電圧と逆方向の電流が流れる場合であっても、電流を遮断せずに流すことができるため、誘導性負荷に対して、４ｎ＋３の電圧レベルで変化する交流電圧を印加することができる。

なお、上記の実施の形態では、電源−スイッチング素子直列回路における隣接する直流電源の陰極側の間の各々を、複数のスイッチング素子で接続した場合を例に説明したが、これに限定されるものではなく、電源−スイッチング素子直列回路における隣接する直流電源の陽極側の間の各々も、複数のスイッチング素子で接続するようにしてもよい。また、電源−スイッチング素子直列回路における隣接する直流電源の陰極側の間の各々を複数のダイオードで接続し、電源−スイッチング素子直列回路における隣接する直流電源の陽極側の間の各々を、複数のスイッチング素子で接続するようにしてもよい。この場合には、隣接する直流電源の陽極側の間に接続されたスイッチング素子も、直流電源に直列に接続された、対応するスイッチング素子のオンオフと反対となるようにオンオフ制御すればよい。

また、上記の第１の実施の形態〜第４の実施の形態では、定格電圧が低くスイッチング周波数が高いスイッチング素子として、ＭＯＳＦＥＴを用いた場合を例に説明したが、これに限定されるものではなく、他の種類のスイッチング素子を用いてもよい。また、スイッチング周波数がやや低いスイッチング素子として、ＩＧＢＴを用いた場合を例に説明したが、これに限定されるものではなく、他の種類のスイッチング素子を用いてもよい。

次に、第５の実施の形態に係る電源システムについて説明する。なお、第１の実施の形態と同様の構成となる部分については、同一符号を付して、説明を省略する。

第５の実施の形態では、直並列切替電源が、複数のスイッチング素子を介して直流電源と容量素子とを直列に接続して構成されている点が、第１の実施の形態と主に異なっている。

図１５に示すように、マルチレベルインバータ５１２は、ブリッジ型インバータ回路５２０と、ブリッジ型インバータ回路５２０に接続された直並列切替電源５２６とを備えている。

ブリッジ型インバータ回路５２０は、スイッチング素子Ｓ_１、Ｓ_２の直列回路と、スイッチング素子Ｓ_３、Ｓ_４の直列回路とを並列に接続した回路である。

ブリッジ型インバータ回路５２０のスイッチング素子Ｓ_１、Ｓ_２の接続部と、ブリッジ型インバータ回路５２０のスイッチング素子Ｓ_３、Ｓ_４の接続部とが、ＬＣフィルタ１６に各々接続されている。

直並列切替電源５２６は、容量素子Ｃ_１とスイッチング素子Ｓ_ａ１とを容量素子Ｃ_１の一端で直列に接続した容量素子-スイッチング素子直列回路、直流電源Ｖ_ｉｎとスイッチング素子Ｓ_ａ２とを直流電源Ｖ_ｉｎの陰極側で直列に接続した電源−スイッチング素子直列回路、及びこの電源−スイッチング素子直列回路のスイッチング素子Ｓ_ａ２側の一端で電源−スイッチング素子直列回路と直列に接続された容量素子Ｃ_３を備えた回路（電源-容量素子-スイッチング素子直列回路）と、容量素子Ｃ_１と直流電源Ｖ_ｉｎとを並列に接続するためのスイッチング素子Ｓ_ｂ１、スイッチング素子Ｓ_ｃ１と、直流電源Ｖ_ｉｎと容量素子Ｃ_３とを並列に接続するためのスイッチング素子Ｓ_ｂ２、スイッチング素子Ｓ_ｃ２と、を備えている。スイッチング素子Ｓ_ｂ１は、容量素子Ｃ_１の他端と直流電源Ｖ_ｉｎの陽極とを接続し、スイッチング素子Ｓ_ｂ２は、直流電源Ｖ_ｉｎの陽極と容量素子Ｃ_３の電源−スイッチング素子直列回路側の一端とを接続している。また、スイッチング素子Ｓ_ｃ１は、容量素子Ｃ_１の一端と直流電源Ｖ_ｉｎの陰極とを接続し、スイッチング素子Ｓ_ｃ２は、直流電源Ｖ_ｉｎの陰極と容量素子Ｃ_３の他端とを接続している。また、直流電源Ｖ_ｉｎは、容量素子Ｃ_２と並列に接続されている。

直並列切替電源５２６の容量素子Ｃ_１側の端子が、ブリッジ型インバータ回路５２０のスイッチング素子Ｓ_１、Ｓ_３の接続部に接続されている。また、直並列切替電源５２６の容量素子Ｃ_３側の端子が、ブリッジ型インバータ回路５２０のスイッチング素子Ｓ_２、Ｓ_４の接続部に接続されている。

スイッチング素子Ｓ_ａ１がオフ状態で、スイッチング素子Ｓ_ｂ１、Ｓ_ｃ１がオン状態である場合には、電流はスイッチング素子Ｓ_ｂ１、Ｓ_ｃ１を流れ、直流電源Ｖ_ｉｎ、容量素子Ｃ_１は並列になり、容量素子Ｃ_１の他端側は充電される。また、スイッチング素子Ｓ_ａ２がオフ状態で、スイッチング素子Ｓ_ｂ２、Ｓ_ｃ２がオン状態である場合には、電流はスイッチング素子Ｓ_ｂ２、Ｓ_ｃ２を流れ、直流電源Ｖ_ｉｎ、容量素子Ｃ_３は並列になり、容量素子Ｃ₃は充電される。

一方、スイッチング素子Ｓ_ａ１がオンとなり、スイッチング素子Ｓ_ｂ１、Ｓ_ｃ１がオフとなると、電流はオンとなったスイッチング素子Ｓ_ａ１を流れるようになるため、そのスイッチング素子Ｓ_ａ１の上下の直流電源Ｖ_ｉｎ，容量素子Ｃ_１が直列接続に切り替わる。更に、スイッチング素子Ｓ_ａ２がオンとなり、スイッチング素子Ｓ_ｂ２、Ｓ_ｃ２がオフとなると、電流はオンとなったスイッチング素子Ｓ_ａ２を流れるようになるため、そのスイッチング素子Ｓ_ａ２の上下の直流電源Ｖ_ｉｎ，容量素子Ｃ₃が直列接続に切り替わる。

この直流電源及び容量素子の直並列の切り替えを利用して、ブリッジ型インバータ回路５２０は、７レベルの電圧を出力する。

マルチレベルインバータ５１２は、上記のように、ブリッジ型インバータ回路５２０によって、多レベルの出力波形（方形波とＰＷＭ波形との合成）を生成する。

次に、各スイッチング素子の駆動方法について説明する。

本実施の形態に係る電源システムでは、マルチキャリアのＰＷＭ方式を用い、搬送波より振幅の大きい信号波と、電位が異なる複数の三角波である搬送波との大小関係により、駆動波形を生成して、各スイッチング素子を駆動させる。

スイッチング素子Ｓ_１に対する駆動波形では、図１６に示すように、信号波ｅ_ｓと、搬送波ｅ_３と大小を比較し、以下の（１４）式を満たすときに、スイッチング素子Ｓ_１をオンするような駆動波形ｖ_ＧＳ１を生成すると共に、スイッチング素子Ｓ_２に対して、駆動波形ｖ_ＧＳ１とオンオフを反転させた駆動波形を生成する。
ｅ_ｓ ＞ ｅ_３ ・・・（１４）

また、スイッチング素子Ｓ_３に対する駆動波形では、図１６に示すように、信号波ｅ_ｓと、搬送波ｅ_４と大小を比較し、以下の（１５）式を満たすときに、スイッチング素子Ｓ_３をオンするような駆動波形ｖ_ＧＳ３を生成すると共に、スイッチング素子Ｓ_４に対して、駆動波形ｖ_ＧＳ３とオンオフを反転させた駆動波形を生成する。
ｅ_ｓ ＜ ｅ_４ ・・・（１５）

また、スイッチング素子Ｓ_ａ１に対する駆動波形では、図１６に示すように、信号波ｅ_ｓと、搬送波ｅ_２と、ｅ_６との大小を比較し、以下の（１６）式を満たすときに、スイッチング素子Ｓ_ａ１をオンするような駆動波形ｖ_ＧＳａ１を生成すると共に、スイッチング素子Ｓ_ｂ１、Ｓ_ｃ１に対して、駆動波形ｖ_ＧＳａ１とオンオフを反転させた駆動波形を生成する。
（ｅ_ｓ ＞ ｅ_２）ＯＲ（ｅ_ｓ＜ ｅ_６） ・・・（１６）

また、スイッチング素子Ｓ_ａ２に対する駆動波形では、図１６に示すように、信号波ｅ_ｓと、搬送波ｅ_１と、ｅ_５との大小を比較し、以下の（１７）式を満たすときに、スイッチング素子Ｓ_ａ２をオンするような駆動波形ｖ_ＧＳａ２を生成し、スイッチング素子Ｓ_ｂ２、Ｓ_ｃ２に対して、駆動波形ｖ_ＧＳａ２とオンオフを反転させた駆動波形を生成する。
（ｅ_ｓ ＞ ｅ_１）ＯＲ（ｅ_ｓ＜ ｅ_５） ・・・（１７）

以上説明したように駆動波形を生成してスイッチング素子Ｓ_１〜Ｓ_４、Ｓ_ａ１、Ｓ_ａ２、Ｓ_ｂ１、Ｓ_ｂ２、Ｓ_ｃ１、Ｓ_ｃ２を駆動すると、図１６のような７レベルの出力波形ｖ_ｂｕｓが生成される。

次に、第５の実施の形態で用いる容量素子のサイズについて説明する。

容量素子のサイズは出力電流によって決定される。容量素子のサイズが出力電流と比較して小さすぎれば出力波形が乱れ、大きすぎれば必要以上の回路の増大化を招く。よって、ここでは出力電流から容量素子の容量の最小値を導出する方法を示す。

容量素子が放電する最も長い時間は、上記図１６中のｔ_１〜ｔ_２の間であることがわかる。変調度Ｍが３の場合、時刻ｔ_１, ｔ_２は、以下の（１８）式、（１９）式のように表わされる。

従って、出力電流をｉとすると、ｔ_１〜ｔ_２の間に容量素子が放電する電荷量Ｑ₁は、以下の（２０）式で表される。

この放電電荷量Ｑ₁が、容量素子が蓄えられる最大電荷量の１０％以内であれば、波形の歪を少なくすることができる。よって、容量素子Ｃ₁は以下の（２１）式を満たす必要がある。

上記（２１）式より、本実施の形態に係るマルチレベルインバータ５１２が、５．７６［Ｗ］の７レベルの出力波形を出力する場合には、容量素子Ｃ_１の容量（キャパシタンス）は、１４３．３［μＦ］が最小値となり、４５［ｋＷ］の７レベルの出力波形を出力する場合には、容量素子Ｃ_１の容量（キャパシタンス）は、７．１６［ｍＦ］が最小値となる。

次に、第５の実施の形態に係る電源システムの動作について説明する。まず、駆動制御回路１４によって、上記図１６に示すような駆動波形を生成して、各種駆動信号を、スイッチング素子Ｓ_１〜Ｓ_４、Ｓ_ａ１、Ｓ_ａ２、Ｓ_ｂ１、Ｓ_ｂ２、Ｓ_ｃ１、Ｓ_ｃ２に出力する。

ブリッジ型インバータ回路５２０では、スイッチング素子Ｓ_１、Ｓ_４のみがオン状態となり、正の電圧が出力され、次に、スイッチング素子Ｓ_２、Ｓ_４のみがオン状態となり、零電圧が出力され、次に、スイッチング素子Ｓ_２、Ｓ_３のみがオン状態となり、負の電圧が出力され、次に、スイッチング素子Ｓ_２、Ｓ_４のみがオン状態となり、零電圧が出力される。このように、正の電圧、零電圧、負の電圧、零電圧が繰り返し出力される。

このとき直並列切替電源５２６では、容量素子Ｃ_３に対して遠い方から順にスイッチング素子Ｓ_ａ１、Ｓ_ａ２がオンされて、容量素子Ｃ_１、直流電源Ｖ_ｉｎ、及び容量素子Ｃ_３が順に直列接続された状態となる。

例えば、図１７（Ａ）に示すように、スイッチング素子Ｓ_１、Ｓ_４がオン状態である場合、スイッチング素子Ｓ_ａ１、Ｓ_ａ２がオフ状態となり、容量素子Ｃ_１、直流電源Ｖ_ｉｎ、及び容量素子Ｃ_３が並列に接続されている状態では、出力電圧ｖ_ｂｕｓ＝Ｖ_ｉｎとなる。このとき、直流電源Ｖ_ｉｎによって、容量素子Ｃ_１、Ｃ_３が充電される。

次に、図１７（Ｂ）に示すように、スイッチング素子Ｓ_１、Ｓ_４がオン状態である場合、スイッチング素子Ｓ_ａ２がオフ状態のままで、スイッチング素子Ｓ_ａ１がオン状態となり、容量素子Ｃ_１と直流電源Ｖ_ｉｎが直列に接続されている状態では、出力電圧ｖ_ｂｕｓ＝Ｖ_ｉｎ＋Ｖ_Ｃ１となる。このとき、直流電源Ｖ_ｉｎによって、容量素子Ｃ_３が充電される。

次に、図１７（Ｃ）に示すように、スイッチング素子Ｓ_１、Ｓ_４がオン状態である場合、スイッチング素子Ｓ_ａ１、Ｓ_ａ２がオン状態となり、容量素子Ｃ_１と直流電源Ｖ_ｉｎと容量素子Ｃ_３とが直列に接続されている状態では、出力電圧ｖ_ｂｕｓ＝Ｖ_ｉｎ＋Ｖ_Ｃ１＋Ｖ_Ｃ３となる。

そして、直並列切替電源５２６では、容量素子Ｃ_３に対して近い方から順にスイッチング素子Ｓ_ａ２、Ｓ_ａ１がオフされて、容量素子Ｃ_３、直流電源Ｖ_ｉｎ、及び容量素子Ｃ_１が順に並列接続された状態となる。

例えば、スイッチング素子Ｓ_１、Ｓ_４がオン状態である場合、スイッチング素子Ｓ_ａ１がオン状態のままで、スイッチング素子Ｓ_ａ２がオフ状態となり、容量素子Ｃ_１と直流電源Ｖ_ｉｎが直列に接続されている状態では、出力電圧ｖ_ｂｕｓ＝Ｖ_ｉｎ＋Ｖ_Ｃ１となる。このとき、直流電源Ｖ_ｉｎによって、容量素子Ｃ_３が充電される。

次に、スイッチング素子Ｓ_１、Ｓ_４がオン状態である場合、スイッチング素子Ｓ_ａ１、Ｓ_ａ２がオフ状態となり、容量素子Ｃ_１と直流電源Ｖ_ｉｎと容量素子Ｃ_３とが並列に接続されている状態では、出力電圧ｖ_ｂｕｓ＝Ｖ_ｉｎとなる。このとき、直流電源Ｖ_ｉｎによって、容量素子Ｃ_１、Ｃ_３が充電される。

上記のようなスイッチング素子Ｓ_ａ１、Ｓ_ａ２、Ｓ_ｂ１、Ｓ_ｂ２、Ｓ_ｃ１、Ｓ_ｃ２のオンオフ制御が繰り返され、直並列切替電源５２６の出力電圧が３つの電圧レベルで繰り返して変化する。

ここで、直並列切替電源５２６及びブリッジ型インバータ回路５２０の出力電圧が組み合わされることにより、上記図１６に示すように、出力電圧ｖ_ｂｕｓが７つの電圧レベルで繰り返して変化して、ＬＣフィルタ１６へ出力される。

ＬＣフィルタ１６では、方形波とＰＷＭ波形との合成である７個の電圧レベルの変化からなる交流に対してフィルタをかけることにより、交流波形が得られ、負荷１８に印加される。

また、出力される交流波形の電圧を調整する場合には、駆動波形を生成するための信号波の振幅を調整する。

次に、第５の実施の形態に係る電源システムのシミュレーション結果について説明する。

本実施の形態に係る電源システムのマルチレベルインバータが、小電力と大電力の７レベルの出力波形を出力する場合についてシミュレーションを行った。小電力（５．７６［Ｗ］）のシミュレーションは、Ｖ_ｉｎ＝８［Ｖ］、変調度Ｍ＝３、ＬＣフィルタ１６のインダクタンスＬ＝１．１２５［ｍＨ］、ＬＣフィルタ１６のキャパシタンスＣ＝０．４５［μＦ］、スイッチング周波数ｆ＝４０［ｋＨｚ］、容量素子Ｃ_１、Ｃ_３のキャパシタンスＣ_１, Ｃ_３＝１４３．３［μＦ］、出力抵抗Ｒ＝５０［Ω］として、シミュレーションを行った。

図１８（Ａ）に、マルチレベルインバータの出力電圧波形ｖ_ｂｕｓのシミュレーション結果を示し、図１８（Ｂ）に、ＬＣフィルタ１６の出力電圧波形ｖ_ｏｕｔのシミュレーション結果を示す。

上記図１８（Ａ）に示すように、容量素子は約１０％放電していることがわかり、理論通りの出力波形が得られた。また、上記図１８（Ｂ）に示すように、この程度の電圧降下であれば出力波形にほとんど影響しないことがわかった。

大電力（４５［ｋＷ］）のシミュレーションは、Ｖ_ｉｎ＝１００［Ｖ］、変調度Ｍ＝３、ＬＣフィルタ１６のインダクタンスＬ＝４５［μＨ］、ＬＣフィルタ１６のキャパシタンスＣ＝４５［μＦ］、スイッチング周波数ｆ＝４０［ｋＨｚ］、容量素子Ｃ_１、Ｃ_３のキャパシタンスＣ_１、Ｃ_３＝７．１６［ｍＦ］、出力抵抗Ｒ＝１［Ω］とした。

図１９（Ａ）に、マルチレベルインバータの出力電圧波形ｖ_ｂｕｓのシミュレーション結果を示し、図１９（Ｂ）に、ＬＣフィルタ１６の出力電圧波形ｖ_ｏｕｔのシミュレーション結果を示す。

上記図１９（Ａ）に示すように、容量素子は約１０％放電していることがわかり、理論通りの出力波形が得られた。また、上記図１９（Ｂ）に示すように、小電力の回路シミュレーションと同様に、キャパシタの電圧降下は出力電圧に影響していないことがわかった。

図２０（Ａ）に、小電力のマルチレベルインバータの出力電圧ｖ_ｂｕｓの周波数スペクトルのシミュレーション結果を示し、図２０（Ｂ）に、大電力のマルチレベルインバータの出力電圧ｖ_ｂｕｓの周波数スペクトルのシミュレーション結果を示す。

上記図２０（Ａ）、（Ｂ）に示すように、スイッチング周波数４０［ｋＨｚ］の成分が大きくなっていることがわかる。ＴＨＤはどちらも１８．５％であり、６０％程度ある従来の３レベルインバータと比較すると大幅に小さくなっていることがわかる。

次に、第５の実施の形態に係る電源システムの回路実験の結果について説明する。

回路実験は、Ｖ_ｉｎ＝８［Ｖ］、変調度Ｍ＝２．７、ＬＣフィルタ１６のインダクタンスＬ＝１．１３［ｍＨ］、ＬＣフィルタ１６のキャパシタンスＣ＝０．６［μＦ］、スイッチング周波数ｆ＝４０［ｋＨｚ］、容量素子Ｃ_１、Ｃ_３のキャパシタンスＣ_１,Ｃ_３＝１４７［μＦ］、出力抵抗Ｒ＝５０［Ω］として行った。

図２１（Ａ）に、マルチレベルインバータの出力電圧波形ｖ_ｂｕｓの実験結果を示し、図２１（Ｂ）に、ＬＣフィルタ１６の出力電圧波形ｖ_ｏｕｔの実験結果を示す。

上記図２１（Ａ）に示すように、シミュレーション結果と同様に容量素子の電圧降下による波形歪が生じていることが分かる。また、上記図２１（Ｂ）に示すように、その影響が若干見られるが、ほとんど影響していないことがわかった。

また、図２２に出力電圧波形ｖ_ｂｕｓの周波数スペクトルの実験結果を示す。図２２に示すように、４０［ｋＨｚ］の成分が大きくなっていることがわかった。

以上説明したように、第５の実施の形態に係る電源システムによれば、直並列切替電源において、スイッチング素子のオンオフにより直流電源及び２つの容量素子の直並列を切り替えると共に、ブリッジ型インバータ回路のスイッチング素子をオンオフすることにより、７レベルの電圧を出力することができるため、スイッチング素子の増加を抑制すると共に、電圧レベルの数を増やすことができる。

また、従来のスイッチドキャパシタインバータと比較して、複数の容量素子の充電と出力（放電）とを同時にできるため、容量素子の数を半減させることができる。

また、従来のスイッチドキャパシタインバータと同様に、容量素子の充放電により昇圧することができる。

また、直流電源を１つだけ用いているので、電源電圧の調整が不要である。また、従来のスイッチドキャパシタインバータと比較して、回路構成を簡易にすることができる。

また、容量素子Ｃ_１、直流電源Ｖ_ｉｎ、容量素子Ｃ_３という順序で、直列接続したことにより、端に直流電源Ｖ_ｉｎを接続した場合に比べて、直流電源から最も遠い位置にある容量素子Ｃ_１までの段数を減らせるので、容量素子の充電時間が長くなるため、より大きなパワーを出力することができる。

次に、第６の実施の形態に係る電源システムについて説明する。なお、第１の実施の形態及び第５の実施の形態と同様の構成となる部分については、同一符号を付して、説明を省略する。

第６の実施の形態では、直並列切替電源が、複数のスイッチング素子を介して２つ以上の容量素子と１つの直流電源とを直列に接続して構成されている点が、第５の実施の形態と主に異なっている。

図２３に示すように、第６の実施の形態に係るマルチレベルインバータ６１２の直並列切替電源６２６は、容量素子Ｃ_ｉとスイッチング素子Ｓ_ａｉ（ｉ＝１，・・・，ｎ−１）とを容量素子Ｃ_ｉの一端で直列に接続した容量素子-スイッチング素子直列回路をｎ−１個（ｎ≧３）直列に接続した直列回路、直流電源Ｖ_ｉｎとスイッチング素子Ｓ_ａｎとを直流電源Ｖ_ｉｎの陰極側で直列に接続した電源−スイッチング素子直列回路、容量素子Ｃ_ｉとスイッチング素子Ｓ_ａｉ（ｉ＝ｎ＋１，・・・，２ｎ−２）とを容量素子Ｃ_ｉの一端で直列に接続した容量素子-スイッチング素子直列回路をｎ−２個（ｎ≧３）直列に接続した直列回路、及びこの直列回路のスイッチング素子Ｓ_{ａ（２ｎ−２）}側の一端でこの直列回路と直列に接続された容量素子Ｃ_２ｎ−１を備えた回路（電源-容量素子-スイッチング素子直列回路）と、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉと容量素子Ｃ_ｉ＋１（ｉ＝１，・・・，ｎ−２）とを並列に接続するためのスイッチング素子Ｓ_ｂｉ、Ｓ_ｃｉと、容量素子Ｃ_ｎ−１と直流電源Ｖ_ｉｎとを並列に接続するためのスイッチング素子Ｓ_ｂｎ−１、Ｓ_ｃｎ−１と、容量素子Ｃ_ｎ＋１と直流電源Ｖ_ｉｎとを並列に接続するためのスイッチング素子Ｓ_ｂｎ、Ｓ_ｃｎと、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉと容量素子Ｃ_ｉ＋１（ｉ＝ｎ＋１，・・・，２ｎ−３）とを並列に接続するためのスイッチング素子Ｓ_ｂｉ、Ｓ_ｃｉと、容量素子Ｃ_２ｎ−２と容量素子Ｃ_２ｎ−１とを並列に接続するためのスイッチング素子Ｓ_{ｂ（２ｎ−２）}、Ｓ_{ｃ（２ｎ−２）}と、を備えている。スイッチング素子Ｓ_ｂｉは、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉの他端と容量素子Ｃ_ｉ＋１の他端（ｉ＝１，・・・，ｎ−２）とを接続し、スイッチング素子Ｓ_ｂｎ−１は、容量素子Ｃ_ｎ−１の他端と直流電源Ｖ_ｉｎの陽極とを接続している。スイッチング素子Ｓ_ｂｎは、容量素子Ｃ_ｎ＋１の他端と直流電源Ｖ_ｉｎの陽極とを接続し、スイッチング素子Ｓ_ｂｉ（ｉ＝ｎ＋１，・・・，２ｎ−３）は、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉの他端と容量素子Ｃ_ｉ＋１の他端とを接続している。スイッチング素子Ｓ_{ｂ（２ｎ−２）}は、容量素子Ｃ_２ｎ−２の他端と容量素子Ｃ_２ｎ−１の直列回路側の一端とを接続し、スイッチング素子Ｓ_ｃｉ（ｉ＝１，・・・，ｎ−２）は、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉの一端と容量素子Ｃ_ｉ＋１の一端とを接続している。スイッチング素子Ｓ_ｃｎ−１は、容量素子Ｃ_ｎ−１の一端と直流電源Ｖ_ｉｎの陰極とを接続し、スイッチング素子Ｓ_ｃｎは、容量素子Ｃ_ｎ＋１の一端と直流電源Ｖ_ｉｎの陰極とを接続している。スイッチング素子Ｓ_ｃｉ（ｉ＝ｎ＋１，・・・，２ｎ−３）は、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉの一端と容量素子Ｃ_ｉ＋１の一端とを接続し、スイッチング素子Ｓ_{ｃ（２ｎ−２）}は、容量素子Ｃ_２ｎ−２の一端と容量素子Ｃ_２ｎ−１の直列回路と反対側の一端とを接続している。また、直流電源Ｖ_ｉｎは、容量素子Ｃ_ｎと並列に接続されている。

容量素子Ｃ_１〜Ｃ_ｎ−１、直流電源Ｖ_ｉｎ、容量素子Ｃ_ｎ＋１〜Ｃ_２ｎ−１という順序（直流電源Ｖ_ｉｎに対して、容量素子Ｃ_１側に接続された容量素子-スイッチング素子直列回路の個数（ｎ−１）と、直流電源Ｖ_ｉｎに対して、容量素子Ｃ_２ｎ−１側に接続された容量素子-スイッチング素子直列回路の個数（ｎ−２個）に１を加えた数とが一致する順序）で直列接続して、直流電源Ｖ_ｉｎを中央に配置している。

スイッチング素子Ｓ_ａｉがオフ状態であり、スイッチング素子Ｓ_ｂｉ、Ｓ_ｃｉがオン状態である場合、電流はスイッチング素子Ｓ_ｂｉ、Ｓ_ｃｉを流れ、直流電源Ｖ_ｉｎ、容量素子Ｃ_ｉは並列になり、容量素子Ｃ_ｉは充電される。

一方、スイッチング素子Ｓ_ａｉがオン状態であり、スイッチング素子Ｓ_ｂｉ、Ｓ_ｃｉがオフ状態である場合、電流はオンとなったスイッチング素子Ｓ_ａｉを流れるようになるため、そのスイッチング素子Ｓ_ａｉの上下の直流電源Ｖ_ｉｎ，容量素子Ｃ_ｉが直列接続された状態に切り替わる。更に、全てのスイッチング素子Ｓ_ａｉがオン状態であり、全てのスイッチング素子Ｓ_ｂｉ、Ｓ_ｃｉがオフ状態である場合、電流はオンとなったスイッチング素子Ｓ_ａｉを流れるようになるため、直流電源Ｖ_ｉｎ，全ての容量素子Ｃ_ｉが直列接続された状態に切り替わる。

この直流電源Ｖ_ｉｎ及び容量素子Ｃ_ｉの直並列の切り替えを利用して、ブリッジ型インバータ回路５２０は、４ｎ−１レベルの電圧を出力する。

次に、各スイッチング素子の駆動方法について説明する。

第６の実施の形態に係る電源システムでは、上記第１の実施の形態と同様に、マルチキャリアのＰＷＭ方式を用い、搬送波より振幅の大きい信号波と、電位が異なる複数の三角波である搬送波との大小関係により、駆動波形を生成して、各スイッチング素子を駆動させる。なお、以下では、駆動波形を生成するための信号波の振幅が最大である場合について説明する。

スイッチング素子Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}について、スイッチング素子Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}の全てがオフ状態から、容量素子Ｃ_２ｎ−１に対して遠い方から順にスイッチング素子Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}がオンされて、直列接続された状態となる容量素子Ｃ_１〜Ｃ_ｎ−１、直流電源Ｖ_ｉｎ、容量素子Ｃ_ｎ＋１〜Ｃ_２ｎ−２の個数が１つずつ徐々に増加し、スイッチング素子Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}の全てがオン状態になるまで変化し、そして、スイッチング素子Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}の全てがオン状態から、容量素子Ｃ_２ｎ−１に対して近い方から順にスイッチング素子Ｓ_{ａ（２ｎ−２）}〜Ｓ_ａ１がオフされて、直列接続された状態となっている容量素子Ｃ_１〜Ｃ_ｎ−１、直流電源Ｖ_ｉｎ、容量素子Ｃ_ｎ＋１〜Ｃ_２ｎ−２の個数が１つずつ徐々に減少し、スイッチング素子Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}の全てがオフ状態になるまで変化するように、オンオフが切り替えられる。

以上説明したように駆動波形を生成してスイッチング素子Ｓ_１〜Ｓ_４、Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}、Ｓ_ｂ１〜Ｓ_{ｂ（２ｎ−２）}、Ｓ_ｃ１〜Ｓ_{ｃ（２ｎ−２）}を駆動すると、４ｎ−１の電圧レベルで変化する出力波形ｖ_ｂｕｓが生成される。

次に、第６の実施の形態に係る電源システムの動作について説明する。まず、駆動制御回路１４によって、上記のように駆動波形を生成して、各種駆動信号を、スイッチング素子Ｓ_１〜Ｓ_４、Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}、Ｓ_ｂ１〜Ｓ_{ｂ（２ｎ−２）}、Ｓ_ｃ１〜Ｓ_{ｃ（２ｎ−２）}に出力する。

ブリッジ型インバータ回路５２０では、スイッチング素子Ｓ_１、Ｓ_４のみがオン状態となり、正の電圧が出力され、次に、スイッチング素子Ｓ_２、Ｓ_４のみがオン状態となり、零電圧が出力され、次に、スイッチング素子Ｓ_２、Ｓ_３のみがオン状態となり、負の電圧が出力され、次に、スイッチング素子Ｓ_２、Ｓ_４のみがオン状態となり、零電圧が出力される。このように、正の電圧、零電圧、負の電圧、零電圧が繰り返し出力される。

このとき、直並列切替電源６２６では、スイッチング素子Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}が全てオフの状態から、スイッチング素子Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}が、容量素子Ｃ_２ｎ−１に対して遠い方から順に最大で全てオンの状態になるまでオンされ、スイッチング素子Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}が全てオンの状態から、スイッチング素子Ｓ_ａ１〜Ｓ_{ａ（２ｎ−２）}が、容量素子Ｃ_２ｎ−１に対して近い方から順にオフされることを繰り返すようにオンオフ制御され、直並列切替電源６２６から２ｎ−１個の電圧レベルが繰り返して出力される。

ここで、直並列切替電源６２６及びブリッジ型インバータ回路５２０の出力電圧が組み合わされることにより、出力電圧ｖ_ｂｕｓが４ｎ−１の電圧レベルで繰り返して変化して、ＬＣフィルタ１６へ出力される。

ＬＣフィルタ１６では、４ｎ−１個の電圧レベルの変化からなる交流に対してフィルタをかけることにより、交流波形が得られ、負荷１８に印加される。

なお、出力される交流波形の電圧を調整する場合には、駆動波形を生成するための信号波の振幅を調整すればよい。

以上説明したように、第６の実施の形態に係る電源システムによれば、直並列切替電源において、スイッチング素子のオンオフにより直流電源及び複数の容量素子の直並列を切り替えると共に、ブリッジ型インバータ回路のスイッチング素子をオンオフすることにより、複数レベルの電圧を出力することができるため、スイッチング素子の増加を抑制すると共に、電圧レベルの数を増やすことができる。

また、容量素子Ｃ_１〜Ｃ_ｎ−１、直流電源Ｖ_ｉｎ、容量素子Ｃ_ｎ＋１〜Ｃ_２ｎ−１という順序で直列接続して、直流電源Ｖ_ｉｎを中央に配置したことにより、端に直流電源Ｖ_ｉｎを配置したときよりも直流電源Ｖ_ｉｎから最も遠い位置にある容量素子Ｃ_１までの距離が縮まるので、より大きなパワーを出力することが可能である。

次に、第７の実施の形態に係る電源システムについて説明する。なお、第１の実施の形態及び第６の実施の形態と同様の構成となる部分については、同一符号を付して、説明を省略する。

第７の実施の形態では、直並列切替電源が、複数のスイッチング素子を介して２つ以上の容量素子と２つ以上の直流電源とを任意の順序で直列に接続して構成されている点が、第６の実施の形態と主に異なっている。

図２４に示すように、第７の実施の形態に係るマルチレベルインバータ７１２の直並列切替電源７２６は、容量素子Ｃ_１とスイッチング素子Ｓ_ａ１とを容量素子Ｃ_１の一端で直列に接続した容量素子-スイッチング素子直列回路、直流電源Ｖ_１とスイッチング素子Ｓ_ａ２とを直流電源Ｖ_１の陰極側で直列に接続した電源−スイッチング素子直列回路、容量素子Ｃ_ｉとスイッチング素子Ｓ_ａｉ（ｉ＝３，・・・，ｎ−１）とを容量素子Ｃ_ｉの一端で直列に接続した容量素子-スイッチング素子直列回路をｎ−３個（ｎ≧４）直列に接続した直列回路、直流電源Ｖ_ｋとスイッチング素子Ｓ_ａｎとを直流電源Ｖ_ｋの陰極側で直列に接続した電源−スイッチング素子直列回路、容量素子Ｃ_ｉとスイッチング素子Ｓ_ａｉ（ｉ＝ｎ＋１，・・・，２ｎ−３）とを容量素子Ｃ_ｉの一端で直列に接続した容量素子-スイッチング素子直列回路をｎ−３個（ｎ≧４）直列に接続した直列回路、直流電源Ｖ_ｌとスイッチング素子Ｓ_{ａａ（２ｎ−２）}とを直流電源Ｖ_ｌの陰極側で直列に接続した電源−スイッチング素子直列回路、及びこの電源−スイッチング素子直列回路のスイッチング素子Ｓ_{ａ（２ｎ−２）}側の一端でこの電源−スイッチング素子直列回路と直列に接続された容量素子Ｃ_２ｎ−１を備えた回路（電源-容量素子-スイッチング素子直列回路）と、容量素子Ｃ_１と直流電源Ｖ_１とを並列に接続するためのスイッチング素子Ｓ_ｂ１、Ｓ_ｃ１と、直流電源Ｖ_１と容量素子Ｃ_３とを並列に接続するためのスイッチング素子Ｓ_ｂ２、Ｓ_ｃ２と、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉと容量素子Ｃ_ｉ＋１（ｉ＝３，・・・，ｎ−２）とを並列に接続するためのｎ−４組のスイッチング素子Ｓ_ｂｉ、Ｓ_ｃｉと、容量素子Ｃ_ｎ−１と直流電源Ｖ_ｋとを並列に接続するためのスイッチング素子Ｓ_ｂｎ−１、Ｓ_ｃｎ−１と、容量素子Ｃ_ｎ＋１と直流電源Ｖ_ｋとを並列に接続するためのスイッチング素子Ｓ_ｂｎ、Ｓ_ｃｎと、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉと容量素子Ｃ_ｉ＋１（ｉ＝ｎ＋１，・・・，２ｎ−４）とを並列に接続するためのｎ−４組のスイッチング素子Ｓ_ｂｉ、Ｓ_ｃｉと、容量素子Ｃ_２ｎ−２と直流電源Ｖ_ｌとを並列に接続するためのスイッチング素子Ｓ_{ｂ（２ｎ−３）}、Ｓ_{ｃ（２ｎ−３）}と、容量素子Ｃ_２ｎ−２と容量素子Ｃ_２ｎ−１とを並列に接続するためのスイッチング素子Ｓ_{ｂ（２ｎ−２）}、Ｓ_{ｃ（２ｎ−２）}と、を備えている。

スイッチング素子Ｓ_ｂ１は、容量素子Ｃ_１の他端と直流電源Ｖ_１の陽極とを接続し、スイッチング素子Ｓ_ｂ２は、直流電源Ｖ_１の陽極と容量素子Ｃ_３の他端とを接続している。スイッチング素子Ｓ_ｂｉ（ｉ＝３，・・・，ｎ−２）は、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉの他端と容量素子Ｃ_ｉ＋１の他端とを接続し、スイッチング素子Ｓ_ｂｎ−１は、容量素子Ｃ_ｎ−１の他端と直流電源Ｖ_ｋの陽極とを接続している。スイッチング素子Ｓ_ｂｎは、容量素子Ｃ_ｎ＋１の他端と直流電源Ｖ_ｋの陽極とを接続し、スイッチング素子Ｓ_ｂｉ（ｉ＝ｎ＋１，・・・，２ｎ−４）は、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉの他端と容量素子Ｃ_ｉ＋１の他端とを接続している。スイッチング素子Ｓ_{ｂ（２ｎ−３）}は、容量素子Ｃ_２ｎ−２の他端と直流電源Ｖ_ｌの陽極とを接続し、スイッチング素子Ｓ_{ｂ（２ｎ−２）}は、容量素子Ｃ_２ｎ−２の他端と容量素子Ｃ_２ｎ−１の直列回路側の一端とを接続している。スイッチング素子Ｓ_ｃ１は、容量素子Ｃ_１の一端と直流電源Ｖ_１の陰極とを接続し、スイッチング素子Ｓ_ｃｉ（ｉ＝３，・・・，ｎ−２）は、容量素子Ｃ_３の一端と直流電源Ｖ_１の陰極とを接続したスイッチング素子Ｓ_ｃ２と、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉの一端と容量素子Ｃ_ｉ＋１の一端とを接続している。スイッチング素子Ｓ_ｃｎ−１は、容量素子Ｃ_ｎ−１の一端と直流電源Ｖ_ｋの陰極とを接続し、スイッチング素子Ｓ_ｃｎは、容量素子Ｃ_ｎ＋１の一端と直流電源Ｖ_ｋの陰極とを接続している。スイッチング素子Ｓ_ｃｉ（ｉ＝ｎ＋１，・・・，２ｎ−４）は、隣り合う容量素子-スイッチング素子直列回路の容量素子Ｃ_ｉの一端と容量素子Ｃ_ｉ＋１の一端とを接続し、スイッチング素子Ｓ_{ｃ（２ｎ−３）}は、容量素子Ｃ_２ｎ−３の一端と直流電源Ｖ_ｌの陰極とを接続している。スイッチング素子Ｓ_{ｃ（２ｎ−２）}は、容量素子Ｃ_２ｎ−２の一端と容量素子Ｃ_２ｎ−１の直列回路と反対側の一端とを接続している。

また、直流電源Ｖ_１は、容量素子Ｃ_２と並列に接続されており、直流電源Ｖ_ｋは、容量素子Ｃ_ｎと並列に接続されており、直流電源Ｖ_ｌは、容量素子Ｃ_２ｎ−２と並列に接続されている。

第７の実施の形態に係る電源システムの他の構成及び作用については、第６の実施の形態と同様であるため、説明を省略する。

次に、第８の実施の形態に係る電源システムについて説明する。なお、第１の実施の形態及び第５の実施の形態と同様の構成となる部分については、同一符号を付して、説明を省略する。

第８の実施の形態では、フルブリッジ回路を介して、ＬＣフィルタとマルチレベルインバータとを２組接続して構成されている点が、第５の実施の形態と主に異なっている。

図２５に示すように、第８の実施の形態に係る電源システム８１０は、２組のマルチレベルインバータ５１２及びＬＣフィルタ１６と、駆動制御回路１４と、負荷１８とを備えている。２つのマルチレベルインバータ５１２は、ＬＣフィルタ１６を介して負荷１８に接続されている。駆動制御回路１４は、２つのマルチレベルインバータ５１２のスイッチング素子を駆動制御している。

第８の実施の形態に係る電源システムの他の構成及び作用については、第５の実施の形態と同様であるため、説明を省略する。

次に、第９の実施の形態に係る電源システムについて説明する。なお、第１の実施の形態及び第６の実施の形態と同様の構成となる部分については、同一符号を付して、説明を省略する。

第９の実施の形態では、２つのマルチレベルインバータが、カスケード接続されている点が、第６の実施の形態と主に異なっている。

図２６に示すように、第９の実施の形態に係る電源システム９１０は、２つのマルチレベルインバータ６１２と、ＬＣフィルタ１６と、負荷１８とを備えている。２つのマルチレベルインバータ６１２は、カスケード接続され、カスケード接続された２つのマルチレベルインバータ６１２が、ＬＣフィルタ１６を介して、負荷１８に接続されている。

第９の実施の形態に係る電源システムの他の構成及び作用については、第６の実施の形態と同様であるため、説明を省略する。

次に、第１０の実施の形態に係る電源システムについて説明する。なお、第１の実施の形態及び第６の実施の形態と同様の構成となる部分については、同一符号を付して、説明を省略する。

第１０の実施の形態では、マルチレベルインバータを、直並列切替電源とハーフブリッジ回路とで構成している点が、第６の実施の形態と異なっている。

図２７に示すように、第１０の実施の形態に係る電源システムのマルチレベルインバータ１０１２は、直並列切替電源６２６と、ハーフブリッジ回路１０２０とを備えている。

ハーフブリッジ回路１０２０は、スイッチング素子Ｓ_１、Ｓ_２の直列回路で構成される。ハーフブリッジ回路１０２０のスイッチング素子Ｓ_１、Ｓ_２の接続部が、マルチレベルインバータ１０１２の出力端子に接続されている。

直並列切替電源６２６の容量素子Ｃ_１側の端子が、ハーフブリッジ回路１０２０のスイッチング素子Ｓ_１側の端子に接続されている。また、直並列切替電源６２６の容量素子Ｃ_２ｎ−１側の端子が、ハーフブリッジ回路１０２０のスイッチング素子Ｓ_２側の端子に接続されている。

第１０の実施の形態に係る電源システムの他の構成及び作用については、第６の実施の形態と同様であるため、説明を省略する。

なお、上記の第５の実施の形態、第６の実施の形態、及び第８の実施の形態〜第１０の実施の形態では、直並列切替電源において、直流電源を中央に配置した場合を例に説明したが、これに限定されるものではなく、複数のスイッチング素子を介して、直流電源と容量素子とが任意の順序で直列に接続されるように構成してもよい。

また、上記の第５の実施の形態〜第１０の実施の形態では、直並列切替電源において、端に容量素子Ｃ_１、Ｃ_３、又はＣ_２ｎ−１を接続するようにした場合を例に説明したが、これに限定されるものではなく、端に直流電源を接続するようにしてもよい。

また、直並列切替電源において、奇数個の容量素子を用いている場合を例に説明したが、これに限定されるものではなく、偶数個の容量素子を用いて構成してもよい。

また、本発明の適用は、EVだけに限定されるものではない。例えば、電気鉄道や、系統連系された太陽電池等に本発明を適用してもよい。

１０、８１０、９１０ 電源システム
１２、２１２、３１２、４１２、５１２、６１２、７１２、１０１２ マルチレベルインバータ
１４ 駆動制御回路
１６ フィルタ
１８ 負荷
２０ 第１のブリッジ型インバータ回路
２２ 第２のブリッジ型インバータ回路
２４ 直流電源
２６、２２６、３２６、４２６、５２６、６２６、７２６ 直並列切替電源
３１８ 誘導性負荷
５２０ ブリッジ型インバータ回路
８１８ フルブリッジ回路
１０２０ ハーフブリッジ回路
Ｄ_ａ１、Ｄ_ｂ１ ダイオード
Ｓ_１〜Ｓ_８、Ｓ_ａｉ、Ｓ_ｂｉ、Ｓ_ｃｉ スイッチング素子
Ｃ_ｉ 容量素子

Claims (11)

1. ブリッジ型インバータ回路を複数個カスケード接続したカスケードＨブリッジ型インバータ回路、前記ブリッジ型インバータ回路の一方に接続された電源、及び前記ブリッジ型インバータ回路の他方に接続された直並列切替電源を備えた電源回路であって、
   前記直並列切替電源を、
   第１の直流電源とスイッチング素子とを直列に接続した回路をｎ（ｎは自然数）個直列に接続した第１の直列回路、及び前記第１の直列回路の前記スイッチング素子側と直列に接続された前記第１の直流電源と同じ電圧の第２の直流電源を備えた電源−スイッチング素子直列回路と、
   電流の逆流を防止するために前記電源−スイッチング素子直列回路の直流電源の陽極間に接続された第１の電流逆流防止素子と、
   電流の逆流を防止するために前記電源−スイッチング素子直列回路の直流電源の陰極間に接続された第２の電流逆流防止素子と、
   で構成した電源回路。
2. 前記第１の電流逆流防止素子及び前記第２の電流逆流防止素子の各々をダイオードで構成した請求項１記載の電源回路。
3. 前記第１の電流逆流防止素子及び前記第２の電流逆流防止素子の少なくとも一方をオンオフ可能なスイッチング素子で構成した請求項１記載の電源回路。
4. 前記直並列切替回路のｎ個のスイッチング素子の全てがオンオフ一方の状態からオンオフ他方の状態へ変化することを繰り返すように、同じ状態のスイッチング素子の個数が１つずつ徐々に増加するように前記スイッチング素子を繰返しオンオフ制御し、前記直並列切替回路からｎ＋１の電圧レベルが繰り返して得られるように制御する制御手段を更に備えた請求項１〜請求項３のいずれか１項記載の電源回路。
5. 前記制御手段は、前記電源回路から４（ｎ＋１）＋３の電圧レベルが繰り返して得られるように前記複数のブリッジ型インバータ回路を更に制御する請求項４記載の電源回路。
6. ブリッジ型インバータ回路、及び前記ブリッジ型インバータ回路に接続された直並列切替電源を備えた電源回路であって、
   前記直並列切替電源を、
   第１の直流電源と第１のスイッチング素子とを直列に接続した電源−スイッチング素子直列回路、及び第１の容量素子と第１のスイッチング素子とを直列に接続した少なくとも１つの容量素子-スイッチング素子直列回路を任意の順序で直列に接続した第１の直列回路、及び前記第１の直列回路の前記第１のスイッチング素子側の一端で直列に接続された第２の容量素子を備えた電源-容量素子-スイッチング素子直列回路と、
   前記第１の直流電源と前記第１の容量素子との間、又は前記第１の容量素子間を並列に接続するための複数の第２のスイッチング素子と、
   前記第２の容量素子と前記第１の直流電源との間、又は前記第２の容量素子と前記第１の容量素子との間を並列に接続するための複数の第３のスイッチング素子と、
   で構成した電源回路。
7. 前記第１の直流電源に対して、前記第２の容量素子側に接続された前記容量素子-スイッチング素子直列回路の個数と、前記第１の直流電源に対して、前記第２の容量素子と反対側に接続された前記容量素子-スイッチング素子直列回路の個数に１を加えた数とが対応する順序で、前記電源直流回路が少なくとも１つの前記容量素子-スイッチング素子直列回路に直列に接続された請求項６記載の電源回路。
8. 前記第２の容量素子に対して遠い方から順に前記第１のスイッチング素子がオンされて、直列接続された状態となる前記第１の直流電源、前記第１の容量素子、又は前記第２の容量素子の個数が１つずつ徐々に増加してから、前記第２の容量素子に対して近い方から順に前記第１のスイッチング素子がオフされて、直列接続された状態となる前記第１の直流電源、前記第１の容量素子、又は前記第２の容量素子の個数が１つずつ徐々に減少することを繰り返すように、前記第１のスイッチング素子、前記第２のスイッチング素子、及び前記第３のスイッチング素子を繰返しオンオフ制御する制御手段を更に備えた請求項６又は７記載の電源回路。
9. ブリッジ型インバータ回路、及び前記ブリッジ型インバータ回路に接続された直並列切替電源を備えた電源回路であって、
   前記直並列切替電源を、
   第１の直流電源と第１のスイッチング素子とを直列に接続した少なくとも１つの電源−スイッチング素子直列回路、及び第１の容量素子と第１のスイッチング素子とを直列に接続した少なくとも１つの容量素子-スイッチング素子直列回路を任意の順序で直列に接続した第１の直列回路、及び前記第１の直列回路の前記第１のスイッチング素子側の一端で前記第１直列回路と直列に接続された第２の容量素子又は第２の直流電源を備えた電源-容量素子-スイッチング素子直列回路と、
   前記第１の直流電源と前記第１の容量素子との間、第１の直流電源間、又は前記第１の容量素子間を並列に接続するための複数の第２のスイッチング素子と、
   前記第２の容量素子又は前記第２の直流電源と前記第１の直流電源との間、或いは前記第２の容量素子又は前記第２の直流電源と前記第１の容量素子との間を並列に接続するための複数の第３のスイッチング素子と、
   で構成した電源回路。
10. 直列接続された状態となる前記第１の直流電源、前記第１の容量素子、前記第２の直流電源、又は前記第２の容量素子の個数が１つずつ徐々に増加してから、直列接続された状態となる前記第１の直流電源、前記第１の容量素子、前記第２の直流電源、又は前記第２の容量素子の個数が１つずつ徐々に減少することを繰り返すように、前記第１のスイッチング素子、前記第２のスイッチング素子、及び前記第３のスイッチング素子を繰返しオンオフ制御する制御手段を更に備えた請求項９記載の電源回路。
11. 負荷との間に接続されたフィルタを更に備えた請求項１〜請求項１０のいずれか１項記載の電源回路。

Images