JP2010206043A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2010206043A
JP2010206043A JP2009051546A JP2009051546A JP2010206043A JP 2010206043 A JP2010206043 A JP 2010206043A JP 2009051546 A JP2009051546 A JP 2009051546A JP 2009051546 A JP2009051546 A JP 2009051546A JP 2010206043 A JP2010206043 A JP 2010206043A
Authority
JP
Japan
Prior art keywords
connection pad
wiring
semiconductor device
lead
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009051546A
Other languages
Japanese (ja)
Inventor
Shinji Wakizaka
伸治 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009051546A priority Critical patent/JP2010206043A/en
Publication of JP2010206043A publication Critical patent/JP2010206043A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make a routing line part of at least one of interconnects low in resistance in a semiconductor device called a CSP (Chip Size Package) provided with a columnar electrode on a connection pad part of an interconnect. <P>SOLUTION: At least one 7 of interconnects comprises two ends 7a connected to two connection pads 2, one connection pad part 7b as a pedestal for one columnar electrode, one routing line part 7c-1 led out of the one connection pad part 7b, and two branch routing line parts 7c-2 branching off from the one routing line part 7c-1 and connected to the ends 7a, wherein the routing line part 7c-1 is larger in line width than the branch routing line parts 7c-2. Consequently, the routing line part 7c-1 of at least the one 7 of the interconnects is made low in resistance. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は半導体装置に関する。   The present invention relates to a semiconductor device.

従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるものが知られている（例えば、特許文献１参照）。この半導体装置は平面方形状の半導体基板を備えている。半導体基板の上面周辺部には複数の接続パッドが設けられている。接続パッドの中央部を除く半導体基板の上面には絶縁膜が設けられている。絶縁膜の上面には配線が接続パッドに接続されて設けられている。配線の接続パッド部上面には柱状電極が設けられている。ここで、配線は、接続パッドに接続された端部と、柱状電極の台座となる接続パッド部と、その間の引き回し線部とからなっている。   A conventional semiconductor device is known as a CSP (chip size package) (see, for example, Patent Document 1). This semiconductor device includes a planar rectangular semiconductor substrate. A plurality of connection pads are provided on the periphery of the upper surface of the semiconductor substrate. An insulating film is provided on the upper surface of the semiconductor substrate excluding the central portion of the connection pad. A wiring is provided on the upper surface of the insulating film so as to be connected to the connection pad. A columnar electrode is provided on the upper surface of the connection pad portion of the wiring. Here, the wiring is composed of an end portion connected to the connection pad, a connection pad portion serving as a pedestal for the columnar electrode, and a lead wire portion therebetween.

特開２００５−１８３８６８号公報JP 2005-183868 A

上記従来の半導体装置では、配線の接続パッド部およびその上面に設けられた柱状電極がマトリクス状に配置されている。ここで、従来の半導体装置として、図３に示す一部の具体例を参照して説明する。図３において、シリコン基板２１の上面周辺部には複数の接続パッド２２が設けられている。配線２３は、接続パッド２２に接続された端部２３ａと、平面円形状の柱状電極（図示せず）の台座となる平面円形状の接続パッド部２３ｂと、その間の引き回し線部２３ｃとからなっている。   In the conventional semiconductor device, the connection pad portions of the wiring and the columnar electrodes provided on the upper surface thereof are arranged in a matrix. Here, a conventional semiconductor device will be described with reference to some specific examples shown in FIG. In FIG. 3, a plurality of connection pads 22 are provided around the upper surface of the silicon substrate 21. The wiring 23 includes an end portion 23a connected to the connection pad 22, a planar circular connection pad portion 23b serving as a base for a planar circular columnar electrode (not shown), and a lead wire portion 23c therebetween. ing.

配線２３の接続パッド部２３ｂはマトリクス状に配置されている。このため、内側（図３では上側）に配置された接続パッド部２３ｂを有する配線２３の引き回し線部２３ｃは、外側（図３では下側）に配置された相隣接する２本の配線２３の接続パッド部２３ｂ間を通過して延出されている。   The connection pad portions 23b of the wiring 23 are arranged in a matrix. For this reason, the routing line portion 23c of the wiring 23 having the connection pad portion 23b arranged on the inner side (upper side in FIG. 3) is the same as the two adjacent wirings 23 arranged on the outer side (lower side in FIG. 3) It extends through between the connection pad portions 23b.

ところで、このような半導体装置においては、例えば、グランド信号用や電源信号用の配線２３の接続パッド部２３ｂ（図３では第１行第２列および第３列の接続パッド部２３ｂ）から２本の引き回し線部２３ｃを引き出し、これら２本の引き回し線部２３ｃをそれぞれ端部２３ａを介して２つの接続パッド２２に接続することがある。   By the way, in such a semiconductor device, for example, two wires are connected from the connection pad portion 23b (the connection pad portion 23b in the first row, second column, and third column in FIG. 3) of the wiring 23 for ground signal and power signal. In some cases, the two lead wire portions 23c are pulled out, and the two lead wire portions 23c are connected to the two connection pads 22 through the end portions 23a.

ここで、図３において、配線２３の引き回し線部２３ｃの線幅が１２μｍ、その間の間隔が１５μｍであるとき、配線２３の接続パッド部２３ｂのピッチを３００μｍとし、その直径を１５０μｍとすると、相隣接する２本の配線２３の接続パッド部２３ｂ間の間隔が１５０μｍとなり、相隣接する２本の配線２３の接続パッド部２３ｂ間に配置し得る配線２３の引き回し線部２３ｃの本数が最大で５本となる。したがって、図３に示すように、ある相隣接する２本の配線２３の接続パッド部２３ｂ間に配線２３の引き回し線部２３ｃを５本配置することが可能である。   Here, in FIG. 3, when the line width of the routing line portion 23c of the wiring 23 is 12 μm and the interval between them is 15 μm, the pitch of the connection pad portions 23b of the wiring 23 is 300 μm and the diameter is 150 μm. The distance between the connection pad portions 23b of the two adjacent wirings 23 is 150 μm, and the number of the routing line portions 23c of the wiring 23 that can be arranged between the connection pad portions 23b of the two adjacent wirings 23 is 5 at the maximum. Become a book. Therefore, as shown in FIG. 3, it is possible to arrange five lead-out line portions 23c of the wiring 23 between the connection pad portions 23b of two adjacent wirings 23.

しかしながら、従来のこのような半導体装置では、例えば、グランド信号用や電源信号用の配線２３の接続パッド部２３ｂ（図３では第１行第２列および第３列の接続パッド部２３ｂ）から２本の引き回し線部２３ｃを引き出し、これら２本の引き回し線部２３ｃをそれぞれ端部２３ａを介して２つの接続パッド２２に接続すると、配線２３の引き回し線部２３ｃの線幅が１２μｍとなり、配線２３の引き回し線部２３ｃの低抵抗化に限界があるという問題がある。   However, in such a conventional semiconductor device, for example, the connection pad portion 23b (the connection pad portion 23b in the first row, the second column, and the third column in FIG. When the two lead-out line portions 23c are pulled out and these two lead-out line portions 23c are connected to the two connection pads 22 via the end portions 23a, the line width of the lead-out line portion 23c of the wiring 23 becomes 12 μm. There is a problem in that there is a limit to the reduction in resistance of the lead wire portion 23c.

そこで、この発明は、配線のうち少なくとも１つの引き回し線部を低抵抗化することができる半導体装置を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device capable of reducing the resistance of at least one lead line portion of wiring.

請求項１に記載の発明は、半導体基板上の周辺部に複数の接続パッドが設けられ、前記半導体基板上に前記接続パッドに対応する部分に開口部を有する絶縁膜が設けられ、前記絶縁膜上に複数の配線が前記絶縁膜の開口部を介してそれぞれ前記各接続パッドに接続されて設けられ、前記配線の接続パッド部上に外部接続用電極が設けられた半導体装置において、前記配線のうち少なくとも１つは、１つの前記外部接続用電極の台座となる１つの接続パッド部と、前記１つの接続パッド部から引き出された１本の引き回し線部と、前記１本の引き回し線部から複数に分岐された複数本の分岐引き回し線部とを有し、前記引き回し線部の線幅は前記分岐引き回し線部の線幅よりも大きくなっていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記引き回し線部の線幅は前記分岐引き回し線部の本数×当該分岐引き回し線部の線幅よりも大きくなっていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記分岐引き回し線部は２本であることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記配線のうち少なくとも１つはグランド信号用あるいは電源信号用であることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記配線の接続パッド部はマトリクス状に配置されていることを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記配線のうち少なくとも１つの接続パッド部は他の前記配線の接続パッド部の内側に配置され、前記配線のうち少なくとも１つの引き回し線部および分岐引き回し線部は、前記他の配線の接続パッド部間を通過して延出されていることを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記外部接続用電極は前記配線の接続パッド部上に設けられた柱状電極であることを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。 According to the first aspect of the present invention, a plurality of connection pads are provided in a peripheral portion on a semiconductor substrate, an insulating film having an opening in a portion corresponding to the connection pad is provided on the semiconductor substrate, and the insulating film In the semiconductor device in which a plurality of wirings are provided to be connected to the connection pads through the openings of the insulating film, and external connection electrodes are provided on the connection pad portions of the wirings, At least one of them is composed of one connection pad portion serving as a base for the one external connection electrode, one lead line portion drawn from the one connection pad portion, and one lead wire portion. A plurality of branch routing lines, and the line width of the routing lines is larger than the line width of the branch routing lines.
The invention according to claim 2 is that, in the invention according to claim 1, the line width of the lead-out line portion is larger than the number of the branch lead-out line portions × the line width of the branch lead-out line portion. It is a feature.
According to a third aspect of the present invention, there is provided the invention according to the first aspect, wherein the number of the branch lead lines is two.
According to a fourth aspect of the present invention, in the first aspect of the present invention, at least one of the wirings is for a ground signal or a power supply signal.
According to a fifth aspect of the present invention, in the first aspect of the present invention, the connection pad portions of the wiring are arranged in a matrix.
The invention according to claim 6 is the invention according to claim 5, wherein at least one connection pad portion of the wiring is disposed inside a connection pad portion of the other wiring, and at least one of the wirings. The lead-out line portion and the branch lead-out line portion extend between the connection pad portions of the other wirings.
According to a seventh aspect of the invention, in the first aspect of the invention, the external connection electrode is a columnar electrode provided on a connection pad portion of the wiring.
The invention described in claim 8 is characterized in that, in the invention described in claim 7, a sealing film is provided around the columnar electrode.
The invention according to claim 9 is the invention according to claim 8, wherein a solder ball is provided on the columnar electrode.

この発明によれば、配線のうち少なくとも１つは、１つの外部接続用電極の台座となる１つの接続パッド部と、１つの接続パッド部から延出された１本の引き回し線部と、１本の引き回し線部から複数に分岐された複数の分岐引き回し線部とを有し、引き回し線部の線幅は分岐引き回し線部の線幅よりも大きくなっているので、配線のうち少なくとも１つの引き回し線部を低抵抗化することができる。   According to the present invention, at least one of the wirings includes one connection pad portion serving as a base for one external connection electrode, one lead line portion extending from one connection pad portion, and 1 A plurality of branch routing line portions branched from the routing line portion of the book, and the line width of the routing line portion is larger than the line width of the branch routing line portion, so that at least one of the wirings The resistance of the lead wire portion can be reduced.

この発明の一実施形態としての半導体装置の要部の断面図。Sectional drawing of the principal part of the semiconductor device as one Embodiment of this invention. 図１に示す半導体装置の一部の具体例を説明するために示す平面図。FIG. 2 is a plan view for explaining a specific example of part of the semiconductor device shown in FIG. 1. 従来の半導体装置の一部の具体例を説明するために示す平面図。The top view shown in order to demonstrate the example of a part of conventional semiconductor device.

図１はこの発明の一実施形態としての半導体装置の要部の断面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、平面方形状のシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、その上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが、実際にはシリコン基板１の上面周辺部に多数配列されている。   FIG. 1 is a cross-sectional view of a main part of a semiconductor device as an embodiment of the present invention. This semiconductor device is generally called a CSP, and includes a planar rectangular silicon substrate (semiconductor substrate) 1. On the upper surface of the silicon substrate 1, elements constituting an integrated circuit having a predetermined function, for example, elements (not shown) such as a transistor, a diode, a resistor, and a capacitor are formed. A connection pad 2 made of an aluminum-based metal or the like connected to each element is provided. Although only two connection pads 2 are shown in the figure, a large number are actually arranged around the upper surface of the silicon substrate 1.

接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなるパッシベーション膜３（絶縁膜）が設けられ、接続パッド２の中央部はパッシベーション膜３に設けられた開口部４を介して露出されている。パッシベーション膜３の上面にはポリイミド系樹脂等からなる保護膜５（絶縁膜）が設けられている。パッシベーション膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。   A passivation film 3 (insulating film) made of silicon oxide or the like is provided on the upper surface of the silicon substrate 1 excluding the central part of the connection pad 2, and the central part of the connection pad 2 is provided through an opening 4 provided in the passivation film 3. Is exposed. A protective film 5 (insulating film) made of polyimide resin or the like is provided on the upper surface of the passivation film 3. An opening 6 is provided in the protective film 5 in a portion corresponding to the opening 4 of the passivation film 3.

保護膜５の上面には配線７が設けられている。配線７は、保護膜５の上面に設けられた銅等からなる下地金属層８と、下地金属層８の上面に設けられた銅からなる上部金属層９との２層構造となっている。配線７の一端部は、パッシベーション膜３および保護膜５の開口部４、６を介して接続パッド部２に接続されている。ここで、配線７は、接続パッド２に接続された端部７ａと、後述する柱状電極１０の台座となる接続パッド部７ｂと、その間の引き回し線部７ｃとからなっている。   A wiring 7 is provided on the upper surface of the protective film 5. The wiring 7 has a two-layer structure of a base metal layer 8 made of copper or the like provided on the upper surface of the protective film 5 and an upper metal layer 9 made of copper provided on the upper surface of the base metal layer 8. One end of the wiring 7 is connected to the connection pad portion 2 through the openings 4 and 6 of the passivation film 3 and the protective film 5. Here, the wiring 7 includes an end portion 7a connected to the connection pad 2, a connection pad portion 7b serving as a pedestal of a columnar electrode 10 described later, and a lead wire portion 7c therebetween.

配線７の接続パッド部７ｂ上面には銅からなる柱状電極（外部接続用電極）１０が設けられている。配線７および柱状電極１０を含む保護膜５の上面にはエポキシ系樹脂等からなる封止膜１１が設けられている。柱状電極１０は、その上面が封止膜１１の上面と面一乃至数μｍ低くなるように設けられている。柱状電極１０の上面には半田バンプ１２が設けられている。 A columnar electrode (external connection electrode) 10 made of copper is provided on the upper surface of the connection pad portion 7 b of the wiring 7. A sealing film 11 made of an epoxy resin or the like is provided on the upper surface of the protective film 5 including the wiring 7 and the columnar electrode 10. The columnar electrode 10 is provided so that the upper surface thereof is flush with the upper surface of the sealing film 11 by several μm. Solder bumps 12 are provided on the upper surface of the columnar electrode 10.

次に、図２は図１に示す半導体装置の一部の具体例の平面図を示す。この場合、図２は、図１の柱状電極１０、封止膜１１および半田バンプ１２を省略した状態の平面図を示す。また、図１は図２のＩ−Ｉ線に沿う部分に相当する断面図である。シリコン基板１の上面周辺部には複数の接続パッド２が設けられている。配線７は、接続パッド２に接続された端部７ａと、平面円形状の柱状電極１０（図１参照）の台座となる平面円形状の接続パッド部７ｂと、その間の引き回し線部７ｃとからなっている。 Next, FIG. 2 shows a plan view of a specific example of a part of the semiconductor device shown in FIG. In this case, FIG. 2 shows a plan view in a state in which the columnar electrode 10, the sealing film 11 and the solder bump 12 of FIG. 1 are omitted. 1 is a cross-sectional view corresponding to a portion taken along line II in FIG. A plurality of connection pads 2 are provided on the periphery of the upper surface of the silicon substrate 1. The wiring 7 includes an end portion 7a connected to the connection pad 2, a planar circular connection pad portion 7b serving as a base for the planar circular columnar electrode 10 (see FIG. 1), and a lead wire portion 7c therebetween. It has become.

配線７の接続パッド部７ｂはマトリクス状に配置されている。このため、内側（図２では上側）に配置された接続パッド部７ｂを有する配線７の引き回し線部７ｃは、外側（図２では下側）に配置された相隣接する２本の配線７の接続パッド部７ｂ間を通過して延出されている。   The connection pad portions 7b of the wiring 7 are arranged in a matrix. For this reason, the routing line portion 7c of the wiring 7 having the connection pad portion 7b disposed on the inner side (upper side in FIG. 2) is the same as the two adjacent wirings 7 disposed on the outer side (lower side in FIG. 2). It extends through between the connection pad portions 7b.

ここで、図２において、第１行第２列および第３列の接続パッド部７ｂは、例えば、グランド信号用あるいは電源信号用の配線７の接続パッド部７ｂとなっている。グランド信号用あるいは電源信号用の配線７は、２つの接続パッド２にそれぞれ接続された２つの端部７ａと、１つの柱状電極１０の台座となる１つの接続パッド部７ｂと、この１つの接続パッド部７ｂから引き出された１本の引き回し線部７ｃ−１と、この１本の引き回し線部７ｃ−１から２つに分岐され、各端部７ａに接続された２本の分岐引き回し線部７ｃ−２とからなっている。   Here, in FIG. 2, the connection pad portions 7b in the first row, second column, and third column are, for example, connection pad portions 7b of the wiring 7 for ground signal or power signal. The ground signal or power signal wiring 7 includes two end portions 7a respectively connected to the two connection pads 2, one connection pad portion 7b serving as a base for one columnar electrode 10, and this one connection. One lead-out line portion 7c-1 drawn out from the pad portion 7b and two branch lead-out line portions branched from the one lead-out line portion 7c-1 into two and connected to the respective end portions 7a 7c-2.

この場合、分岐引き回し線部７ｃ−２の線幅は他の配線７の引き回し線部７ｃの線幅と同じとなっているが、引き回し線部７ｃ−１の線幅は他の配線７の引き回し線部７ｃの線幅よりも大きくなっている。すなわち、引き回し線部７ｃ−１の線幅は分岐引き回し線部７ｃ−２の線幅よりも大きくなっている。   In this case, the line width of the branch lead line portion 7 c-2 is the same as the line width of the lead wire portion 7 c of the other wiring 7, but the line width of the lead wire portion 7 c-1 is the same as that of the other wiring 7. It is larger than the line width of the line part 7c. That is, the line width of the routing line portion 7c-1 is larger than the line width of the branch routing line portion 7c-2.

そして、図２において、右側のグランド信号用あるいは電源信号用の接続パッド部７ｂから引き出された引き回し線部７ｃ−１は、その３つ下側に配置された相隣接する２本の配線７の接続パッド部７ｂ間を通過して延出された地点で２本の分岐引き回し線部７ｃ−２に分岐されている。この場合、当該相隣接する２本の配線７の接続パッド部７ｂ間には１本の引き回し線部７ｃ−１、１本の分岐引き回し線部７ｃ−２および２本の引き回し線部７ｃの合計４本が配置されている。   In FIG. 2, the lead wire portion 7c-1 drawn out from the right-side ground signal or power supply signal connection pad portion 7b is formed by two adjacent wirings 7 arranged on the lower side of the lead wire portion 7c-1. A branching line part 7c-2 is branched at a point extending through the connection pad part 7b. In this case, a total of one lead-out line portion 7c-1, one branch lead-out line portion 7c-2, and two lead-out line portions 7c is provided between the connection pad portions 7b of the two adjacent wirings 7. Four are arranged.

また、図２において、左側のグランド信号用あるいは電源信号用の接続パッド部７ｂから引き出された引き回し線部７ｃ−１は、その直ぐ下側に配置された相隣接する２本の配線７の接続パッド部７ｂ間を通過して延出された地点で２本の分岐引き回し線部７ｃ−２に分岐されている。この場合、当該相隣接する２本の配線７の接続パッド部７ｂ間には１本の引き回し線部７ｃ−１および１本の引き回し線部７ｃの合計２本が配置されている。   Further, in FIG. 2, a lead line portion 7c-1 drawn out from the left ground signal or power supply signal connection pad portion 7b is connected to two adjacent wirings 7 arranged immediately below the lead wire portion 7c-1. A branching line portion 7c-2 branches off at a point extending between the pad portions 7b. In this case, a total of two lead wires 7c-1 and one lead wire 7c are arranged between the connection pads 7b of the two adjacent wires 7 in the phase.

ここで、図２において、配線７の引き回し線部７ｃの線幅が１２μｍ、その間の間隔が１５μｍであるとき、配線７の接続パッド部７ｂのピッチを３００μｍとし、その直径を１５０μｍとすると、相隣接する２本の配線７の接続パッド部７ｂ間の間隔が１５０μｍとなり、相隣接する２本の配線７の接続パッド部７ｂ間に配置し得る配線７の引き回し線部７ｃの本数が最大で５本となる。   Here, in FIG. 2, when the line width of the routing line portion 7c of the wiring 7 is 12 μm and the interval between them is 15 μm, the pitch of the connection pad portions 7b of the wiring 7 is 300 μm and the diameter thereof is 150 μm. The distance between the connection pad portions 7b of the two adjacent wirings 7 is 150 μm, and the number of the routing line portions 7c of the wiring 7 that can be arranged between the connection pad portions 7b of the two adjacent wirings 7 is 5 at the maximum. Become a book.

そして、図２において、右側のグランド信号用あるいは電源信号用の接続パッド部７ｂから引き出された引き回し線部７ｃ−１は、当該相隣接する２本の配線７の接続パッド部７ｂ間に合計４本の引き回し線部が配置されているため、その線幅は、最大で、２本の引き回し線部７ｃの線幅（１２μｍ×２＝２４μｍ）＋その間の間隔（１５μｍ）＝３９μｍとすることができる。   In FIG. 2, the lead wire portion 7 c-1 led out from the right-side ground signal or power supply signal connection pad portion 7 b has a total of 4 between the connection pad portions 7 b of the two adjacent wires 7. Since the two lead line portions are arranged, the maximum line width is set to the line width of the two lead line portions 7c (12 μm × 2 = 24 μm) + the distance between them (15 μm) = 39 μm. it can.

一方、図２において、左側のグランド信号用あるいは電源信号用の接続パッド部７ｂから引き出された引き回し線部７ｃ−１は、当該相隣接する２本の配線７の接続パッド部７ｂ間に合計２本の引き回し線部が配置されているため、その線幅は、最大で、４本の引き回し線部７ｃの線幅（１２μｍ×４＝４８μｍ）＋その間の各間隔（１５μｍ×３＝４５μｍ）＝９３μｍとすることができる。   On the other hand, in FIG. 2, the lead line portion 7c-1 drawn out from the left ground signal or power supply signal connection pad portion 7b has a total of 2 between the connection pad portions 7b of the two adjacent wires 7 in the phase. Since the lead line portions are arranged, the maximum line width is the line width of the four lead line portions 7c (12 μm × 4 = 48 μm) + intervals between them (15 μm × 3 = 45 μm) = It can be 93 μm.

このように、この半導体装置では、グランド信号用あるいは電源信号用の配線７の引き回し線部７ｃ−１の線幅を分岐引き回し線部７ｃ−２の線幅よりも大きくすることができるので、当該配線７の引き回し線部７ｃ−１を低抵抗化することができる。また、当該配線７の引き回し線部７ｃ−１が断線しにくいようにすることができる。   Thus, in this semiconductor device, the line width of the routing line portion 7c-1 of the wiring 7 for ground signal or power supply signal can be made larger than the line width of the branch routing line portion 7c-2. The resistance of the lead line portion 7c-1 of the wiring 7 can be reduced. Further, it is possible to make it difficult for the lead wire portion 7c-1 of the wiring 7 to be disconnected.

なお、グランド信号用あるいは電源信号用の配線７の引き回し線部７ｃ−１から分岐引き回し線部７ｃ−２を３本以上分岐するようにしてもよい。すなわち、当該配線７は、３つ以上の接続パッド２にそれぞれ接続された３つ以上の端部７ａと、１つの柱状電極１０の台座となる１つの接続パッド部７ｂと、１つの接続パッド部７ｂから引き出された１本の引き回し線部７ｃ−１と、１本の引き回し線部７ｃ−１から３つ以上に分岐され、各端部７ａに接続された３本以上の分岐引き回し線部７ｃ−２とからなるようにしてもよい。このようにした場合でも、引き回し線部７ｃ−１の線幅は分岐引き回し線部７ｃ−２の本数×分岐引き回し線部７ｃ−２の線幅よりも大きくすることができる。   In addition, three or more branch lead lines 7c-2 may be branched from the lead line 7c-1 of the wiring 7 for ground signal or power supply signal. That is, the wiring 7 includes three or more end portions 7 a connected to three or more connection pads 2, one connection pad portion 7 b serving as a base for one columnar electrode 10, and one connection pad portion. One lead line 7c-1 drawn from 7b and three or more branch lead lines 7c branched from one lead line 7c-1 into three or more and connected to each end 7a -2 may be included. Even in this case, the line width of the lead-out line portion 7c-1 can be made larger than the number of the branch lead-out line portions 7c-2 × the line width of the branch lead-out line portion 7c-2.

１ シリコン基板
２ 接続パッド
３ パッシベーション膜
５ 保護膜
７ 配線
７ａ 端部
７ｂ 接続パッド部
７ｃ 引き回し線部
７ｃ−１ 引き回し線部
７ｃ−２ 分岐引き回し線部
１０ 柱状電極
１１ 封止膜
１２ 半田ボール DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Connection pad 3 Passivation film 5 Protective film 7 Wiring 7a End part 7b Connection pad part 7c Leading wire part 7c-1 Leading wire part 7c-2 Branching lead wire part 10 Columnar electrode 11 Sealing film 12 Solder ball

Claims (9)

半導体基板上の周辺部に複数の接続パッドが設けられ、前記半導体基板上に前記接続パッドに対応する部分に開口部を有する絶縁膜が設けられ、前記絶縁膜上に複数の配線が前記絶縁膜の開口部を介してそれぞれ前記各接続パッドに接続されて設けられ、前記配線の接続パッド部上に外部接続用電極が設けられた半導体装置において、前記配線のうち少なくとも１つは、１つの前記外部接続用電極の台座となる１つの接続パッド部と、前記１つの接続パッド部から引き出された１本の引き回し線部と、前記１本の引き回し線部から複数に分岐された複数本の分岐引き回し線部とを有し、前記引き回し線部の線幅は前記分岐引き回し線部の線幅よりも大きくなっていることを特徴とする半導体装置。   A plurality of connection pads are provided in a peripheral portion on the semiconductor substrate, an insulating film having an opening in a portion corresponding to the connection pad is provided on the semiconductor substrate, and a plurality of wirings are formed on the insulating film. In the semiconductor device provided by being connected to each of the connection pads through the opening of the wiring and having an external connection electrode provided on the connection pad portion of the wiring, at least one of the wirings is one of the above-mentioned wirings. One connection pad portion serving as a pedestal for the external connection electrode, one lead line portion led out from the one connection pad portion, and a plurality of branches branched into a plurality from the one lead wire portion A semiconductor device, wherein the line width of the lead line portion is larger than the line width of the branch lead line portion. 請求項１に記載の発明において、前記引き回し線部の線幅は前記分岐引き回し線部の本数×当該分岐引き回し線部の線幅よりも大きくなっていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the line width of the lead-out line portion is larger than the number of the branch lead-out line portions × the line width of the branch lead-out line portion. 請求項１に記載の発明において、前記分岐引き回し線部は２本であることを特徴とする半導体装置。   The semiconductor device according to claim 1, wherein the number of branch lead lines is two. 請求項１に記載の発明において、前記配線のうち少なくとも１つはグランド信号用あるいは電源信号用であることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein at least one of the wirings is for a ground signal or a power signal. 請求項１に記載の発明において、前記配線の接続パッド部はマトリクス状に配置されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the connection pad portions of the wiring are arranged in a matrix. 請求項５に記載の発明において、前記配線のうち少なくとも１つの接続パッド部は他の前記配線の接続パッド部の内側に配置され、前記配線のうち少なくとも１つの引き回し線部および分岐引き回し線部は、前記他の配線の接続パッド部間を通過して延出されていることを特徴とする半導体装置。   In the invention according to claim 5, at least one connection pad portion of the wiring is disposed inside a connection pad portion of the other wiring, and at least one lead line portion and branch lead line portion of the wiring are A semiconductor device extending between connection pad portions of the other wirings. 請求項１に記載の発明において、前記外部接続用電極は前記配線の接続パッド部上に設けられた柱状電極であることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the external connection electrode is a columnar electrode provided on a connection pad portion of the wiring. 請求項７に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。   The semiconductor device according to claim 7, wherein a sealing film is provided around the columnar electrode. 請求項８に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。   9. The semiconductor device according to claim 8, wherein a solder ball is provided on the columnar electrode.
JP2009051546A 2009-03-05 2009-03-05 Semiconductor device Pending JP2010206043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009051546A JP2010206043A (en) 2009-03-05 2009-03-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009051546A JP2010206043A (en) 2009-03-05 2009-03-05 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2010206043A true JP2010206043A (en) 2010-09-16

Family

ID=42967225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009051546A Pending JP2010206043A (en) 2009-03-05 2009-03-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2010206043A (en)

Similar Documents

Publication Publication Date Title
JP5514560B2 (en) Semiconductor device
JP5342154B2 (en) Manufacturing method of semiconductor device
JP5301231B2 (en) Semiconductor device
US10109611B2 (en) Semiconductor device
JP2009164195A (en) Semiconductor chip
KR101123804B1 (en) Semiconductor chip and stacked semiconductor package havng the same
US20090294977A1 (en) Semiconductor die and bond pad arrangement method thereof
US20140042615A1 (en) Flip-chip package
KR100793126B1 (en) Semiconductor chip and semiconductor device
JP2010206021A (en) Electronic component mounting structure and method of manufacturing the same
WO2006023034A2 (en) Probe pad arrangement for an integrated circuit and method of forming
JP2009224617A (en) Wiring board
JP4165460B2 (en) Semiconductor device
CN102646657A (en) Bump and semiconductor device having the same
JP6793025B2 (en) Semiconductor device
JP2011222901A (en) Semiconductor device
JP5539077B2 (en) Semiconductor device
JP2010206043A (en) Semiconductor device
JP4890827B2 (en) Semiconductor device
JP2010062170A (en) Semiconductor device and manufacturing method thereof
JP2009194022A (en) Chip size package and semiconductor apparatus
JP2009060000A (en) Semiconductor device
JP3869220B2 (en) Semiconductor device
JP4190957B2 (en) Semiconductor device
US7327043B2 (en) Two layer substrate ball grid array design

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111129