JP2010205858A - Photodetector, and method of manufacturing the same - Google Patents

Photodetector, and method of manufacturing the same Download PDF

Info

Publication number
JP2010205858A
JP2010205858A JP2009048612A JP2009048612A JP2010205858A JP 2010205858 A JP2010205858 A JP 2010205858A JP 2009048612 A JP2009048612 A JP 2009048612A JP 2009048612 A JP2009048612 A JP 2009048612A JP 2010205858 A JP2010205858 A JP 2010205858A
Authority
JP
Japan
Prior art keywords
light receiving
sensor chip
pixel
electrode
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009048612A
Other languages
Japanese (ja)
Inventor
Yasuhiro Inoguchi
康博 猪口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009048612A priority Critical patent/JP2010205858A/en
Publication of JP2010205858A publication Critical patent/JP2010205858A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a photodetector solving problems associated with pixel-based connection due to an In bump while attaining size reduction and generating no high stress around a connection part of a photodiode with a readout circuit. <P>SOLUTION: The photodetector is characterized in that a pixel electrode 11 is provided per pixel in a light receiving element array type sensor chip 50, a readout electrode 71 constituted of a metal protrusion is provided in the readout circuit 70, an anisotropic conductive film 60 for conductive-connecting the pixel electrode of the light receiving element array type sensor chip with the readout electrode of the readout circuit per pixel is provided, and the anisotropic conductive film 60 fills space between the light receiving element array type sensor chip and the signal readout circuit to adhere the light receiving element array type sensor chip to the readout circuit. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、複数のフォトダイオードが化合物半導体の積層体に形成された受光素子アレイ型センサと、その受光素子アレイ型センサからの電気信号を読み出すための読み出し回路と、を備えた光検出装置およびその製造方法に関するものである。   The present invention relates to a light detection device including a light receiving element array type sensor in which a plurality of photodiodes are formed in a stacked body of compound semiconductors, and a readout circuit for reading an electric signal from the light receiving element array type sensor, and It relates to the manufacturing method.

フォトダイオードが配列された検出装置では、信号読み出し用シリコンIC(ROIC:Read Out IC)の読み出し電極と、配列された当該フォトダイオードの電極とが向き合って、画素を形成するフォトダイオード毎に導通がとられる。フォトダイオードは、可視域より長波長側の近赤外域または赤外域では、化合物半導体により形成される。このため、近赤外域または赤外域の光検出装置は、化合物半導体と、読み出し回路を形成するシリコンICとを組み合わせることからハイブリッド構成の装置と呼ばれることがある。上記の化合物半導体の結晶は、機械的力には弱く、とくに赤外線検出装置の場合は、低温冷却が必要なフォトダイオードを用いることが多いため、上記画素ごとの導通部を含めた周辺部に、熱応力が繰り返し発生する。この繰り返し熱応力によって、化合物半導体の接続周辺部は破壊しやすく、これを克服すべく耐久性を持たせるための材料や構造の提案がなされている(特許文献1、2)。
また、赤外線検出装置も含めて、上記のハイブリッド構成を形成するとき、バンプには、融点が低く柔らかいインジウム(In)が用いられることが多い。インジウムのバンプはこの特性に起因して、フォトダイオードの電極またはROICの読み出し電極に設けられる際、形状が乱れて不揃いになりやすい。たとえば円柱状に揃わず、頂部の縁に沿ってバリが突き出したり、片側に崩壊して錐台状にそげたりした形状、になる場合が多い。1つの検出装置には数万個〜数十万個のバンプが設けられるが、その中に形状逸脱が大きいバンプが必ず生成する。形状逸脱が大きいバンプは、圧着、融着などの際、1対1の導通を実現せず、画素領域をはみ出して隣のバンプに接触し、または1対1の導通すら実現しないものも生じる。このような不良画素は、撮像の場合は見苦しく、また物質検出や検査の場合は分解能悪化の原因となり、商品価値を低下させる。
In the detection device in which the photodiodes are arranged, the readout electrodes of the signal readout silicon IC (ROIC: Read Out IC) and the electrodes of the arranged photodiodes face each other, and conduction is made for each photodiode forming the pixel. Be taken. The photodiode is formed of a compound semiconductor in the near infrared region or the infrared region longer than the visible region. For this reason, a near-infrared or infrared light detection device is sometimes called a hybrid device because it combines a compound semiconductor and a silicon IC that forms a readout circuit. The crystal of the above compound semiconductor is weak in mechanical force, and particularly in the case of an infrared detector, since a photodiode that requires low-temperature cooling is often used, in the peripheral part including the conduction part for each pixel, Thermal stress is repeatedly generated. Due to this repeated thermal stress, the connection peripheral portion of the compound semiconductor is easily broken, and proposals have been made on materials and structures for providing durability to overcome this (Patent Documents 1 and 2).
In addition, when the above-described hybrid configuration including an infrared detection device is formed, soft indium (In) having a low melting point is often used for the bump. Due to this characteristic, indium bumps are likely to be irregular and irregular in shape when they are provided on a photodiode electrode or ROIC readout electrode. For example, it often does not align in a columnar shape, but a burr protrudes along the edge of the top, or collapses to one side and is bent into a truncated cone shape in many cases. One detection apparatus is provided with tens of thousands to hundreds of thousands of bumps, and bumps having a large shape deviation are always generated therein. A bump having a large shape deviation does not realize one-to-one conduction at the time of pressure bonding, fusion, or the like, and protrudes beyond a pixel region to contact an adjacent bump, or does not even realize one-to-one conduction. Such defective pixels are unsightly in the case of imaging, and cause deterioration in resolution in the case of substance detection and inspection, thus reducing the commercial value.

上記の問題を解決するため、多くの提案がなされてきた。上記ハイブリッド構成におけるInバンプの形状を均一に制御するために、(1)合金化して低融点化したInの蒸着膜を用いて、リフトオフの際に加熱溶融させて、Inバンプの形状を揃えやすくする方法が提案されている(特許文献3)。また、(2)ハイブリッド構成のバンプ同士の接合の際、横ずれを防止するために、化合物半導体基板とシリコン基板とに、凹凸部による嵌め合わせ構造を設ける提案がなされた(特許文献4)。また、(3)バンプ同士の接合の際に、バンプの接合不良防止を目的に、縦方向(厚み方向)の間隔を適切にするための間隔調整部材を装入する方法が提案された(特許文献5)。さらに、(4)絶縁樹脂の格子状部材を用い、格子中の孔に上記のバンプを入れ、非孔部によりバンプを取り囲んで、隣のバンプから隔離する方法が提案された(特許文献6)。   Many proposals have been made to solve the above problems. In order to uniformly control the shape of the In bump in the hybrid configuration, (1) it is easy to align the shape of the In bump by heating and melting at the time of lift-off using an In vapor deposition film that has been alloyed to lower the melting point. A method has been proposed (Patent Document 3). In addition, (2) a proposal has been made to provide a compound semiconductor substrate and a silicon substrate with a fitting structure with concave and convex portions in order to prevent lateral displacement during bonding of bumps having a hybrid structure (Patent Document 4). In addition, (3) a method of inserting an interval adjusting member for making the interval in the vertical direction (thickness direction) appropriate for the purpose of preventing defective bonding of bumps when bonding bumps was proposed (patent). Reference 5). Further, (4) a method of using an insulating resin grid-like member, inserting the above bumps into holes in the grid, surrounding the bumps by non-holes, and isolating from the adjacent bumps has been proposed (Patent Document 6). .

特開平5−145089号公報Japanese Patent Laid-Open No. 5-145089 特開平7−218335号公報JP 7-218335 A 特開平5−136147号公報JP-A-5-136147 特開平7−38076号公報JP-A-7-38076 特開2002−299650号公報JP 2002-299650 A 特開平7−153905号公報JP-A-7-153905

上記の改良方法(1)〜(4)は、つぎの点に問題がある。
(1)(i)用途が限定される。融点157℃のInをさらに低融点化するという方法であるため、ICでの発熱、夏季の大気温度などにより、当該低融点化されたバンプがもたない。このため、用途は、MCT(HgCdTe)のように冷却して用いる赤外線センサなどに限定される。またハイブリッド構成した後、パッケージに搭載する際のダイボンド材、さらにはパッケージにリッドを接合して封止する際の接合材は、画素間のショートなどの原因ともなるバンプの再溶融を防ぐ観点から、さらに低融点の材料を選ぶ必要があり、極めて選択肢が少なくなる。(ii)In蒸着の場合、蒸着量の位置ばらつきがあるので、Inバンプの高さを揃えることが難しい。たとえばフォトダイードおよびROICの両方にInバンプを形成してばらつきを吸収しようとしてもInバンプの頂部は平坦ではないので、接合時に滑って、画素間短絡の原因になりかねない。
(2)高コストになる。凹凸の嵌合構造を形成するのに、化合物半導体基板およびシリコン基板の両方に、マスクパターンを形成し、ドライエッチングなどを行う必要がある。このための工数が増大する。
(3)接合の歩留りが低い。高さばらつきや、形状ばらつきがあるInバンプを用いて接合する際、接合初期に、接合むらが発生する。
(4)接合の歩留りが低い。格子の非孔部により横方向ずれに起因する短絡は防止できるが、高さばらつきに起因するオーバーフローによる短絡あるいは高さ不足部分の断線は抑えることができない。
上記の諸問題は、画素間隔を大きくすれば解決することができるが、その結果、光検出装置の高精細化が不可能となり、また画素数を多くすると検出装置は大きなものとなる。
The improved methods (1) to (4) have the following problems.
(1) (i) Applications are limited. Since the melting point of 157 ° C. In is a method of further lowering the melting point, the reduced melting point bump does not exist due to the heat generated in the IC, the atmospheric temperature in summer, and the like. For this reason, the use is limited to an infrared sensor or the like that is cooled and used like MCT (HgCdTe). In addition, die bonding materials for mounting on a package after hybrid configuration, and bonding materials for sealing by bonding a lid to the package are used from the viewpoint of preventing remelting of the bumps that may cause a short circuit between pixels. Furthermore, it is necessary to select a material having a lower melting point, and the options are extremely small. (Ii) In the case of In vapor deposition, since there is a variation in the amount of vapor deposition, it is difficult to align the heights of In bumps. For example, even if an In bump is formed on both the photodiode and the ROIC to absorb the variation, the top of the In bump is not flat, and it may slip during bonding and cause a short circuit between pixels.
(2) High cost. In order to form the concave / convex fitting structure, it is necessary to form a mask pattern on both the compound semiconductor substrate and the silicon substrate and perform dry etching or the like. The man-hour for this increases.
(3) Bonding yield is low. When bonding is performed using In bumps having height variations and shape variations, uneven bonding occurs in the initial stage of bonding.
(4) Bonding yield is low. Although a short circuit due to a lateral shift can be prevented by the non-hole portion of the lattice, a short circuit due to an overflow due to a height variation or a disconnection of an insufficient height portion cannot be suppressed.
The above problems can be solved by increasing the pixel interval, but as a result, it becomes impossible to increase the definition of the photodetection device, and if the number of pixels is increased, the detection device becomes large.

本発明は、小型化しながらInバンプによる接続に伴う不良画素発生等の問題を解決し、かつ受光素子アレイ型センサーチップと信号読み出し回路との接続部周辺に、耐久性を低下させるような高い局所応力を生じない、光検出装置およびその製造方法を提供することを目的とする。   The present invention solves problems such as generation of defective pixels due to connection by In bumps while reducing the size, and has high locality around the connection portion between the light receiving element array type sensor chip and the signal readout circuit so as to reduce durability. An object of the present invention is to provide a photodetector and a method for manufacturing the same that do not generate stress.

本発明の光検出装置は、光を電気信号に変換するための、化合物半導体の積層体に複数の画素が形成された受光素子アレイ型センサーチップと、該受光素子アレイ型センサーチップからの電気信号を画素ごとに読み出す、別体の信号読み出し回路と、を備える。この光検出装置においては、受光素子アレイ型センサーチップには画素ごとに画素電極が設けられ、また、信号読み出し回路には、受光素子アレイ型センサーチップに面して画素ごとに、金属突起の読み出し電極が設けられており、受光素子アレイ型センサーチップの画素電極と信号読み出し回路の読み出し電極とを画素ごとに導電接続する異方性導電フィルムを備える。この異方性導電フィルムが、受光素子アレイ型センサーチップと信号読み出し回路との間を充填して、受光素子アレイ型センサーチップと読み出し回路とを接着していることを特徴とする。   The light detection device of the present invention includes a light receiving element array type sensor chip in which a plurality of pixels are formed in a stack of compound semiconductors for converting light into an electric signal, and an electric signal from the light receiving element array type sensor chip. And a separate signal readout circuit for reading out each pixel. In this photodetection device, a pixel electrode is provided for each pixel in the light receiving element array type sensor chip, and the signal readout circuit reads out the metal protrusion for each pixel facing the light receiving element array type sensor chip. An electrode is provided, and an anisotropic conductive film that conductively connects the pixel electrode of the light receiving element array type sensor chip and the readout electrode of the signal readout circuit for each pixel is provided. This anisotropic conductive film fills the space between the light receiving element array type sensor chip and the signal readout circuit, and bonds the light receiving element array type sensor chip and the readout circuit.

上記の構成によれば、Inバンブなどは用いず、隣接画素と短絡のおそれのない異方性導電フィルムを用いるので、受光素子アレイの画素(素子)ピッチを狭くして小型化を推進することができる。また、センサーチップに対して局所的に高い応力を生じさせることもない。非常に大きな利点は、次の点にある。化合物半導体のセンサーチップの表面層(選択拡散マスクパターン側)は、デリケートな取り扱いを要し、湿気などにより暗電流の増大、寿命の短縮を招く。異方性導電フィルムは、センサーチップと読み出し回路との間にできる隙間を充填して大気にさらさない。このため、真空または不活性ガス封止した気密性の高いパッケージングが不要になり、コスト低減、およびパッケージング不良原因の歩留まり低下を防止することができる。異方性導電フィルムを用いて樹脂封止を形成することで、パッケージングを非常に簡便に実現することができる。さらに接着により、フォトダイオードと読み出し回路との接続部周辺に、耐久性を低下させるような高い局所的応力を生じないようにできる。なお、接地電極は、当然、センサーチップおよび読み出し回路に設けられ、導電接続されている。また、受光素子アレイは、一次元アレイでも二次元アレイでもよい。
ここで、受光素子アレイ型センサーチップは、センサーチップまたは受光素子アレイと略記し、また、一つまたは複数の受光素子をフォトダイオードと呼ぶことがある。信号読み出し回路は、読み出し回路またはROICと略記する場合がある。
According to the above configuration, since an anisotropic conductive film that does not cause a short circuit with an adjacent pixel is used without using an In bump or the like, the pixel (element) pitch of the light receiving element array is narrowed to promote downsizing. Can do. Further, local high stress is not generated on the sensor chip. A very significant advantage is in the following points. The surface layer (selective diffusion mask pattern side) of the compound semiconductor sensor chip requires delicate handling, and causes an increase in dark current and a reduction in life due to moisture and the like. The anisotropic conductive film fills a gap formed between the sensor chip and the readout circuit and does not expose to the atmosphere. This eliminates the need for highly airtight packaging that is sealed with a vacuum or an inert gas, thereby reducing costs and preventing yield loss due to packaging defects. By forming a resin seal using an anisotropic conductive film, packaging can be realized very simply. Further, by bonding, it is possible to prevent a high local stress that reduces durability from being generated around the connection portion between the photodiode and the readout circuit. The ground electrode is naturally provided in the sensor chip and the readout circuit, and is conductively connected. The light receiving element array may be a one-dimensional array or a two-dimensional array.
Here, the light receiving element array type sensor chip is abbreviated as a sensor chip or a light receiving element array, and one or a plurality of light receiving elements may be called a photodiode. The signal readout circuit may be abbreviated as a readout circuit or ROIC in some cases.

化合物半導体の積層体は、(1)化合物半導体の基板、該基板の上に直接またはバッファ層を介在させて位置する受光層、および、該受光層の上に位置するキャップ層により形成:(2)該キャップ層上には画素ごとに開口をもつ選択拡散マスクパターン兼絶縁分離膜が位置し、選択拡散マスクパターンの開口部からキャップ層を介在させて受光層に届くように選択拡散された第1極性の不純物の領域により形成された画素:(3)キャップ層上に該第1極性の不純物領域ごとに位置する画素電極:(4)画素に共通に、化合物半導体の基板またはバッファ層に接続された逆極性の接地電極:(5)積層体の同じ側に位置しており、高さが揃っている画素電極および接地電極:の構造とすることができる。
これによって、センサーチップにおいて、アレイ化された第1極性の画素電極(たとえばp側電極)、および第2極性の接地電極(たとえばn側電極)の高さを揃えることができる。異方性導電フィルムは、比較的薄いため、センサーチップのすべての電極の高さを揃えることで、信号読み出し回路の各電極との確実な導電接続、および、空隙を残さない樹脂封止を、容易に実現することができる。
The compound semiconductor laminate is formed of (1) a compound semiconductor substrate, a light-receiving layer positioned directly on the substrate or via a buffer layer, and a cap layer positioned on the light-receiving layer: (2 ) A selective diffusion mask pattern / insulating separation film having an opening for each pixel is positioned on the cap layer, and the selective diffusion mask pattern / insulating separation film having an opening for each pixel is selectively diffused so as to reach the light receiving layer through the cap layer from the opening of the selective diffusion mask pattern. Pixels formed by impurity regions of one polarity: (3) Pixel electrodes located on the cap layer for each impurity region of the first polarity: (4) Connected to a compound semiconductor substrate or buffer layer in common with the pixels The reverse polarity ground electrode: (5) The pixel electrode and the ground electrode which are located on the same side of the stacked body and have the same height can be formed.
Thereby, in the sensor chip, the heights of the arrayed first polarity pixel electrodes (eg, p-side electrode) and second polarity ground electrodes (eg, n-side electrode) can be made uniform. Since the anisotropic conductive film is relatively thin, by aligning the height of all the electrodes of the sensor chip, reliable conductive connection with each electrode of the signal readout circuit, and resin sealing that does not leave a gap, It can be easily realized.

センサーチップはInP基板上に形成され、受光層として、InGaAs、InGaAsN、InGaAs/GaAsSb多重量子井戸構造、およびInGaAsN/GaAsSb多重量子井戸構造、のいずれかを有し、室温における吸収端波長1.6μm以上とすることができる。この受光素子アレイ型センサーチップによれば、インジウムアンチモン(InSb)や、MCT(HgCdTe)のように、−100℃以下に冷却して使用する必要がない。このため、画素ごとに読み出し電極を導電接続するのに、非常に好適に異方性導電フィルムを用いることができる。異方性導電フィルムは、樹脂を主成分とするため、冷却の繰り返しで破壊するおそれが高いが、上記の受光素子アレイ型センサーチップは、冷却しなくてもノイズ電流が小さいので、そのような大掛かりな冷却を不要とする。この結果、耐久性に優れた長寿命の光検出装置を得ることができる。   The sensor chip is formed on an InP substrate and has any one of an InGaAs, InGaAsN, InGaAs / GaAsSb multiple quantum well structure, and InGaAsN / GaAsSb multiple quantum well structure as a light receiving layer, and an absorption edge wavelength at room temperature of 1.6 μm. This can be done. According to this light receiving element array type sensor chip, it is not necessary to use it after cooling to −100 ° C. or lower like indium antimony (InSb) or MCT (HgCdTe). For this reason, an anisotropic conductive film can be used very suitably for conductively connecting the readout electrode for each pixel. Since the anisotropic conductive film is mainly composed of resin, there is a high risk of destruction due to repeated cooling. However, the above light receiving element array type sensor chip has a small noise current even if it is not cooled. Eliminates significant cooling. As a result, it is possible to obtain a long-life photodetection device with excellent durability.

本発明の光検出装置の製造方法は、光を電気信号に変換するための、化合物半導体の積層体に複数の画素が形成されたセンサーチップと、該センサーチップからの電気信号を画素ごとに読み出す、別体の信号読み出し回路と、を備えた光検出装置を製造する方法である。この製造方法では、センサーチップの受光層を、室温における吸収端波長1.6μm以上のInP系化合物半導体により形成する工程と、センサーチップと、センサーチップの画素電極に対応する位置に設けられた金属突起の読み出し電極を有する読み出し回路との間に、画素電極と読み出し電極とを画素ごとに導電接続するための異方性導電フィルムを挟んで、加圧しながら加熱して、センサーチップと読み出し回路との間を異方性導電フィルムにより充填して接着して硬化させる工程とを備えることを特徴とする。   The method for manufacturing a photodetection device according to the present invention includes a sensor chip in which a plurality of pixels are formed in a stack of compound semiconductors for converting light into an electric signal, and reading out an electric signal from the sensor chip for each pixel. And a separate signal readout circuit. In this manufacturing method, the light-receiving layer of the sensor chip is formed of an InP-based compound semiconductor having an absorption edge wavelength of 1.6 μm or more at room temperature, and the sensor chip and a metal provided at a position corresponding to the pixel electrode of the sensor chip An anisotropic conductive film for conductively connecting the pixel electrode and the readout electrode for each pixel is sandwiched between the readout circuit having the readout electrode of the protrusion, and heated while being pressed, and the sensor chip and the readout circuit And a step of filling the gap with an anisotropic conductive film and bonding and curing the film.

上記の方法によって、受光素子アレイの画素(素子)ピッチを狭くして小型化を推進することができる。すなわち、小型化しながらInバンプによる接続に伴う不良画素発生等の問題を解決し、かつフォトダイオードと読み出し回路の接続部周辺に、耐久性を低下させるような局所的に高い応力を生じない。また、異方性導電フィルムは、センサーチップと読み出し回路との間にできる隙間を充填して大気にさらさない。このため、真空または不活性ガス封止した気密性の高いパッケージングが不要になり、コスト低減、およびパッケージング不良原因の歩留まり低下を防止することができる。異方性導電フィルムを用いて樹脂封止を形成することで、パッケージングを非常に簡便に実現することができる。なお、画素電極と読み出し電極同士の導電接続と並行して、接地電極同士の導電接続も、電気回路上、当然行われる。   By the above method, the pixel (element) pitch of the light receiving element array can be narrowed to promote downsizing. That is, while reducing the size, problems such as defective pixel generation due to connection by In bumps are solved, and locally high stress that reduces durability is not generated around the connection portion between the photodiode and the readout circuit. Further, the anisotropic conductive film fills a gap formed between the sensor chip and the readout circuit and is not exposed to the atmosphere. This eliminates the need for highly airtight packaging that is sealed with a vacuum or an inert gas, thereby reducing costs and preventing yield loss due to packaging defects. By forming a resin seal using an anisotropic conductive film, packaging can be realized very simply. Note that the conductive connection between the ground electrodes is naturally performed on the electric circuit in parallel with the conductive connection between the pixel electrode and the readout electrode.

異方性導電フィルムの樹脂の主成分をエポキシ樹脂として、加圧しながら加熱して、接着して硬化させる工程におけるエポキシ樹脂の硬化度を、当該光検出装置を用いた近赤外吸収スペクトルによって判定することができる。上記の加熱によってエポキシ樹脂は、軟化状態、溶融に近い状態、もしくは溶融状態になり、受光素子アレイ型センサーチップと読み出し回路との間を埋める。このとき、異方性導電フィルム内の導電粒子が厚み方向の導通を実現するが、この導電接続状態を安定に長期間維持するにはエポキシ樹脂の硬化度を一定レベル以上にする必要がある。エポキシ樹脂の硬化度は、2.1μm〜2.3μmの波長域にあるエポキシ樹脂の吸収スペクトルを測定することで非破壊的に判定することができる。このため、室温における吸収端波長1.6μm以上のInP系化合物半導体の受光層を持つ、光検出装置によって、樹脂封止におけるエポキシ樹脂の硬化度を判定することができる。   The main component of the resin of the anisotropic conductive film is an epoxy resin, and the degree of cure of the epoxy resin in the process of heating by applying pressure and bonding and curing is determined by the near-infrared absorption spectrum using the photodetector. can do. The epoxy resin is softened, nearly melted, or melted by the above heating, and fills between the light receiving element array type sensor chip and the readout circuit. At this time, although the conductive particles in the anisotropic conductive film realize conduction in the thickness direction, the degree of cure of the epoxy resin needs to be a certain level or more in order to stably maintain this conductive connection state for a long period of time. The degree of cure of the epoxy resin can be determined nondestructively by measuring the absorption spectrum of the epoxy resin in the wavelength range of 2.1 μm to 2.3 μm. For this reason, the curing degree of the epoxy resin in the resin sealing can be determined by a photodetecting device having a light receiving layer of an InP-based compound semiconductor having an absorption edge wavelength of 1.6 μm or more at room temperature.

本発明により、小型化しながらInバンプによる接続に伴う不良画素発生等の問題を解決し、かつセンサーチップと読み出し回路の接続部周辺に、耐久性を低下させるような局所的に高い応力を生じない、光検出装置を得ることができる。   The present invention solves problems such as generation of defective pixels due to connection by In bumps while reducing the size, and does not cause locally high stress that lowers durability in the vicinity of the connection portion between the sensor chip and the readout circuit. A photodetection device can be obtained.

本発明の実施の形態1における光検出装置を示す断面図である。It is sectional drawing which shows the photon detection apparatus in Embodiment 1 of this invention. 図1の検出装置のセンサーチップをマルチプレクサ側から見た平面図である。It is the top view which looked at the sensor chip of the detection apparatus of FIG. 1 from the multiplexer side. 図2における画素の拡大図である。FIG. 3 is an enlarged view of a pixel in FIG. 2. 図1における隣り合う画素電極11の部分の異方性導電フィルム60を示す断面図である。It is sectional drawing which shows the anisotropic conductive film 60 of the part of the adjacent pixel electrode 11 in FIG. 本実施の形態のセンサーチップの製造方法を示す図であり、(a)は化合物半導体の積層体を形成した状態、(b)はメサエッチングして選択拡散マスクパターンを形成した状態、(c)はZnを選択拡散してp型領域を形成した状態を示す図である。It is a figure which shows the manufacturing method of the sensor chip of this Embodiment, (a) is the state which formed the laminated body of the compound semiconductor, (b) is the state which formed the selective diffusion mask pattern by mesa etching, (c) FIG. 3 is a view showing a state where a p-type region is formed by selective diffusion of Zn. 図5(c)に続く製造方法を示し、(a)はSiON保護膜を形成し、p型領域にp側電極を形成した状態、(b)はn側電極を形成し、ガラスに張り付けた状態、(c)は裏面研磨の後、AR膜を形成した状態と示す図である。FIG. 5C shows a manufacturing method subsequent to FIG. 5C, in which FIG. 5A shows a state where a SiON protective film is formed and a p-side electrode is formed in a p-type region, and FIG. 5B shows an n-side electrode formed and attached to glass. State (c) is a view showing a state in which an AR film is formed after the back surface polishing. 本発明の実施の形態2における光検出装置を示す断面図である。It is sectional drawing which shows the photon detection apparatus in Embodiment 2 of this invention. センサーチップの製造方法を示し、(a)はInP基板上に化合物半導体層をエピタキシャル成長させた状態、(b)はセンサーチップ50の周縁部のn型バッファ層を露出させた状態、(c)は露出されたn型バッファ層に隣接する部分のInPキャップ層を除去した状態、を示す図である。A method for manufacturing a sensor chip is shown, (a) is a state in which a compound semiconductor layer is epitaxially grown on an InP substrate, (b) is a state in which an n-type buffer layer at the peripheral portion of the sensor chip 50 is exposed, and (c) is a state in which It is a figure which shows the state which removed the InP cap layer of the part adjacent to the exposed n-type buffer layer. 図8(c)に続く製造方法を示し、(a)は選択拡散マスク層を形成した状態、(b)はパターニングした選択拡散マスクパターンを用いて亜鉛を選択拡散させた状態、(c)は選択拡散マスクパターン上にSiON保護膜を形成した状態、(d)はn側電極およびp側電極を形成した状態、を示す図である。FIG. 8C shows a manufacturing method subsequent to FIG. 8C, in which FIG. 8A shows a state in which a selective diffusion mask layer is formed, FIG. 8B shows a state in which zinc is selectively diffused using a patterned selective diffusion mask pattern, and FIG. FIG. 6D is a diagram showing a state where a SiON protective film is formed on a selective diffusion mask pattern, and FIG. 8D is a diagram showing a state where an n-side electrode and a p-side electrode are formed.

(実施の形態1)
図1は、本発明の実施の形態1における光検出装置100を示す断面図である。受光素子アレイ型センサーチップ(以下、センサーチップと記す)50は、InP基板1/n型バッファ層2/受光層(光吸収層)3/キャップ層4、の積層体に形成されている。各受光素子では、p型不純物の亜鉛(Zn)が選択拡散されて導入されてp型領域6が形成され、フロントにpn接合15が形成されている。p型領域6にはp側電極11がオーミック接触しており、異方性導電フィルム60を経て、読み出し回路(マルチプレクサ)70の読み出し電極71に接続されている。読み出し電極71は金属突起により形成されている。読み出し回路70のマルチプレクサには、CMOS(Complementary Metal Oxide Semiconductor)が用いられている。p型領域6が、画素に対応する部分である。画素電極であるp側電極11に対して共通の接地電位を与えるn側電極12は、n側バッファ層2にオーミック接触された第2極性の共通電極12aと、その共通電極12aから連続して、絶縁分離膜を兼ねる選択拡散マスク層36およびAR(Anti-Reflection)膜を兼ねるSiON保護膜37上に位置して、CMOS70の接地電極72に対面する配線電極部12bと、で構成される。配線電極部12bは、選択拡散マスク層36およびAR膜37上において、CMOSの接地電極72に対面する。n側電極12は、このあと説明するように、複数の全画素を取り囲んで、センサーチップ50を縁取るように枠状に設けるのがよいが、断続的な点状突起として設けてもよい。CMOS70の接地電極72も、読み出し電極71と同様に金属突起(枠状または断続的な点状突起)により形成されている。接地電極72は、センサーチップ50のn側電極12と同様に、CMOS70の各読み出し電極71に共通に設けられる。光は、InP基板1の底面に入射されるが、この底面には、反射防止膜35を設けるのがよい。また、p型領域6の選択拡散に用いられた選択拡散マスクパターン36は、そのまま残されて、AR膜を兼ねる保護膜37とともに画素間の絶縁分離膜を兼ねるようにする。
本実施の形態では、InP基板1上にn型バッファ層2を配置して、共通電極12aがオーミック接触するようにn型不純物濃度をバッファ層2にドープする。この場合、InP基板は半絶縁性基板を用いることができる。またn型InP基板を用いることもできる。n型InP基板1を用いるとき、共通電極12aがオーミック接触するほどn型不純物濃度を含む場合には、n型バッファ層2を省略して、n側共通電極12aをn型InP基板1に形成することができる。
(Embodiment 1)
FIG. 1 is a cross-sectional view showing a photodetection device 100 according to Embodiment 1 of the present invention. A light receiving element array type sensor chip (hereinafter referred to as a sensor chip) 50 is formed in a laminate of InP substrate 1 / n type buffer layer 2 / light receiving layer (light absorption layer) 3 / cap layer 4. In each light receiving element, p-type impurity zinc (Zn) is selectively diffused and introduced to form a p-type region 6, and a pn junction 15 is formed at the front. A p-side electrode 11 is in ohmic contact with the p-type region 6, and is connected to a readout electrode 71 of a readout circuit (multiplexer) 70 via an anisotropic conductive film 60. The read electrode 71 is formed by a metal protrusion. A CMOS (Complementary Metal Oxide Semiconductor) is used for the multiplexer of the readout circuit 70. The p-type region 6 is a portion corresponding to the pixel. The n-side electrode 12 that applies a common ground potential to the p-side electrode 11 that is the pixel electrode is continuously connected to the second-polar common electrode 12a that is in ohmic contact with the n-side buffer layer 2, and the common electrode 12a. The wiring electrode portion 12b is located on the SiON protective film 37 also serving as an AR (Anti-Reflection) film and also facing the ground electrode 72 of the CMOS 70. The wiring electrode portion 12 b faces the CMOS ground electrode 72 on the selective diffusion mask layer 36 and the AR film 37. As will be described later, the n-side electrode 12 may be provided in a frame shape so as to surround all of the plurality of pixels and border the sensor chip 50, but may be provided as intermittent point-like protrusions. Similarly to the readout electrode 71, the ground electrode 72 of the CMOS 70 is also formed by a metal protrusion (frame shape or intermittent dot protrusion). Similarly to the n-side electrode 12 of the sensor chip 50, the ground electrode 72 is provided in common to each readout electrode 71 of the CMOS 70. The light is incident on the bottom surface of the InP substrate 1, and an antireflection film 35 is preferably provided on the bottom surface. Further, the selective diffusion mask pattern 36 used for selective diffusion of the p-type region 6 is left as it is, and also serves as an insulating separation film between pixels together with a protective film 37 that also serves as an AR film.
In the present embodiment, the n-type buffer layer 2 is disposed on the InP substrate 1, and the buffer layer 2 is doped with an n-type impurity concentration so that the common electrode 12a is in ohmic contact. In this case, a semi-insulating substrate can be used as the InP substrate. An n-type InP substrate can also be used. When the n-type InP substrate 1 is used and the n-type impurity concentration is so high that the common electrode 12a is in ohmic contact, the n-type buffer layer 2 is omitted and the n-side common electrode 12a is formed on the n-type InP substrate 1. can do.

本実施の形態の光検出装置100における第1のポイントは、センサーチップ50とCMOS70との導電接続に、異方性導電フィルム60を用いる点にある。異方性導電フィルム60は、絶縁接着剤である樹脂(加熱により硬化を促進する硬化剤を含む)と、その樹脂中に、所定の体積率範囲で分散された導電粒子と、を主成分とする。電気的には、厚み(縦)方向に導電性を有し、平面(横)方向には絶縁体である。このため、センサーチップ50の画素電極11およびn側電極12を、CMOS70の読み出し電極71および接地電極72に、個別に接続することができる。
本実施の形態の光検出装置100における第2のポイントは、p側電極(画素電極)11の高さと、n側電極(接地電極)12の高さとを揃えた点にある。また、読み出し回路の電極71,72を、高さを揃えた金属突起で形成した点にもポイントがある。センサーチップの電極11,12の電極の高さを揃えるために、(1)選択拡散マスクパターン36の厚み、(2)AR膜を兼ねるSiON保護膜37の厚み、および(3)配線電極12bの厚み、の合計を、(4)p側電極11の厚みと同じになるようにする。n側電極12の配線電極部12bは、CMOS70の電極72に対向する部分において、キャップ層4の上の、選択拡散マスク層36/SiON保護膜37の上にのっている。またp側電極11は、キャップ層4の上にのっている。上記のように、(選択拡散マスク層36/SiON保護膜37/配線電極部12b)の合計厚みと、p側電極11の厚みとを同じにすれば、CMOS70に対する高さを同じにすることができる。n側電極12の共通電極12aは、n型InPバッファ層またはInGaAsバッファ層2とオーミック接触するようにAuGeNiで形成するのがよく、p側電極11は、InPキャップ層4とオーミック接触するようにAuZnで形成するのがよい。
The first point in the photodetector 100 of the present embodiment is that the anisotropic conductive film 60 is used for conductive connection between the sensor chip 50 and the CMOS 70. The anisotropic conductive film 60 is mainly composed of a resin (including a curing agent that accelerates curing by heating) that is an insulating adhesive, and conductive particles dispersed in the resin within a predetermined volume ratio range. To do. Electrically, it has conductivity in the thickness (longitudinal) direction and is an insulator in the plane (lateral) direction. Therefore, the pixel electrode 11 and the n-side electrode 12 of the sensor chip 50 can be individually connected to the readout electrode 71 and the ground electrode 72 of the CMOS 70.
The second point in the photodetector 100 of the present embodiment is that the height of the p-side electrode (pixel electrode) 11 and the height of the n-side electrode (ground electrode) 12 are aligned. Another point is that the electrodes 71 and 72 of the readout circuit are formed of metal protrusions having the same height. In order to make the heights of the electrodes 11 and 12 of the sensor chip uniform, (1) the thickness of the selective diffusion mask pattern 36, (2) the thickness of the SiON protective film 37 that also serves as the AR film, and (3) the wiring electrode 12b The sum of the thicknesses is made the same as (4) the thickness of the p-side electrode 11. The wiring electrode portion 12 b of the n-side electrode 12 is on the selective diffusion mask layer 36 / SiON protective film 37 on the cap layer 4 in a portion facing the electrode 72 of the CMOS 70. The p-side electrode 11 is on the cap layer 4. As described above, if the total thickness of the (selection diffusion mask layer 36 / SiON protective film 37 / wiring electrode portion 12b) and the thickness of the p-side electrode 11 are the same, the height relative to the CMOS 70 can be made the same. it can. The common electrode 12a of the n-side electrode 12 is preferably made of AuGeNi so as to be in ohmic contact with the n-type InP buffer layer or the InGaAs buffer layer 2, and the p-side electrode 11 is ohmically contacted with the InP cap layer 4. It is good to form with AuZn.

上記の第1および第2のポイントから次の効果(E1)〜(E3)を得ることができる。
(E1)高さの揃った電極11,12を持つセンサーチップ50と、高さの揃った金属突起の電極71,72を持つ読み出し回路70とで、異方性導電フィルム60を挟むことで、隣接画素との短絡を防止しながら確実な導電接続を容易に実現することができる。すなわち、厚み方向(縦方向)に、画素電極11と読み出し電極71との1:1対応の導電接続を実現する。そして、横方向(水平方向)の確実な絶縁性を得て、隣接する画素電極などとの短絡を防止することができる。この作用は、異方性導電フィルム60の上記電気的特性に由来する。
(E2)また、上記のように高さの揃った電極は、異方性導電フィルム60による確実な樹脂封止に対しても有益に作用する。InP系化合物半導体のセンサーチップ50の表面層(選択拡散マスクパターン36側)は、デリケートな取り扱いを要し、湿気などにより暗電流の増大、寿命の短縮を招く。異方性導電フィルム60は、センサーチップ50とCMOS70との間にできる隙間を充填して大気にさらさない。このため、真空または不活性ガス封止した気密性の高いパッケージングが不要になり、コスト低減、およびパッケージング不良原因の歩留まり低下を防止することができる。異方性導電フィルム60を用いて樹脂封止を形成することで、パッケージングを非常に簡便に実現することができる。
(E3)異方性導電フィルムは、さらに、センサーチップ50の樹脂封止だけでなく、センサーチップ50とCMOS70との接着を実現する。樹脂による接着なので、局所的に大きな応力を発生せず、従来のインジウムバンプによる導電接続にみられた局所的な大きな応力の発生はない。この接着により、(E1)の導電接続を維持することができる。また、光検出装置100の小型化に有効に作用する。
The following effects (E1) to (E3) can be obtained from the first and second points.
(E1) By sandwiching the anisotropic conductive film 60 between the sensor chip 50 having the electrodes 11 and 12 having the same height and the readout circuit 70 having the electrodes 71 and 72 of the metal protrusion having the same height, A reliable conductive connection can be easily realized while preventing a short circuit with an adjacent pixel. That is, the 1: 1 conductive connection between the pixel electrode 11 and the readout electrode 71 is realized in the thickness direction (vertical direction). Then, reliable insulation in the horizontal direction (horizontal direction) can be obtained, and a short circuit with an adjacent pixel electrode can be prevented. This action is derived from the electrical characteristics of the anisotropic conductive film 60.
(E2) Further, the electrodes having the same height as described above also have a beneficial effect on reliable resin sealing by the anisotropic conductive film 60. The surface layer (on the selective diffusion mask pattern 36 side) of the sensor chip 50 of InP-based compound semiconductor requires delicate handling, and causes an increase in dark current and a reduction in life due to moisture and the like. The anisotropic conductive film 60 fills a gap formed between the sensor chip 50 and the CMOS 70 and does not expose to the atmosphere. For this reason, packaging with high airtightness sealed with vacuum or inert gas becomes unnecessary, and cost reduction and yield reduction due to packaging failure can be prevented. By forming the resin seal using the anisotropic conductive film 60, packaging can be realized very simply.
(E3) The anisotropic conductive film further realizes not only resin sealing of the sensor chip 50 but also adhesion between the sensor chip 50 and the CMOS 70. Since the bonding is performed by the resin, no large stress is locally generated, and no large local stress is observed in the conductive connection by the conventional indium bump. By this adhesion, the conductive connection of (E1) can be maintained. In addition, it effectively works to reduce the size of the photodetection device 100.

図2は、センサーチップ50をCMOS70または異方性導電フィルム60の側から見た図である。たとえば、画素Pは320×256個、ピッチ25μm、全体サイズ10mm□とする。センサーチップ50に共通にn側電極12の第2極性の共通電極12aおよび配線電極部12bを、画素配列を取り囲むように設ける。
図3は、画素Pを示す図である。破線の円形はp型領域6を示し、その内部にp側電極11が位置する。p側電極の周囲は、SiNからなる選択拡散マスクパターン36およびAR膜を兼ねるSiON保護膜37によって被覆される。
FIG. 2 is a view of the sensor chip 50 as viewed from the CMOS 70 or the anisotropic conductive film 60 side. For example, the number of pixels P is 320 × 256, the pitch is 25 μm, and the overall size is 10 mm □. In common with the sensor chip 50, the common electrode 12a of the second polarity of the n-side electrode 12 and the wiring electrode portion 12b are provided so as to surround the pixel array.
FIG. 3 is a diagram illustrating the pixel P. A broken-line circle indicates the p-type region 6 in which the p-side electrode 11 is located. The periphery of the p-side electrode is covered with a selective diffusion mask pattern 36 made of SiN and a SiON protective film 37 that also serves as an AR film.

図4は、図1における隣り合う画素電極11の部分の異方性導電フィルム60を示す概念図である。異方性導電フィルム60は、主成分として、熱硬化する樹脂(含硬化剤)62と、導電粒子61とを備えるものを挙げることができる。熱硬化する樹脂62としては、エたとえばポキシ樹脂を好適に用いることができる。異方性導電フィルム60は、センサーチップ50とCMOS70との間に挟まれて、圧力を受けながら加熱されることで、軟化状態、溶融に近い状態、もしくは溶融状態にされ、センサーチップ50とCMOS70との間隙を充填する。そして、硬化剤の作用により、硬化してセンサーチップ50とCMOS70とを接着する。導電粒子61の体積率、形状等は、図4に示すように、隣り合う画素電極11が短絡するおそれがないようにされる。異方性導電フィルム60の樹脂62には熱硬化性のエポキシ樹脂などを用いるのがよいが、その他に、シリコーン樹脂、または耐熱性に優れたポリイミド樹脂を用いてもよい。エポキシ樹脂を用いる場合、ビスフェノールA、またはビスフェノールFとエピクロルヒドリンを反応させて作る通称ビスフェノール系と呼ばれる樹脂を用いることができる。ノボラック系の樹脂を用いてもよい。異方性導電フィルム60の導電粒子61には、各種形状(粒状、針状など)の金属粒子、金属めっき樹脂コア粒子、などを用いることができる。金属粒子としては、粒状または針状ニッケル粒子がよく、金属めっき樹脂コア粒子としては、アクリルまたはポリスチレンを核とした金めっき粒子などを用いるのがよい。   FIG. 4 is a conceptual diagram showing the anisotropic conductive film 60 in the portion of the adjacent pixel electrode 11 in FIG. Examples of the anisotropic conductive film 60 include those having a thermosetting resin (curing agent) 62 and conductive particles 61 as main components. For example, a epoxy resin can be suitably used as the thermosetting resin 62. The anisotropic conductive film 60 is sandwiched between the sensor chip 50 and the CMOS 70 and heated while receiving pressure, so that the anisotropic conductive film 60 is in a softened state, a state close to melting, or a molten state. And fill the gap. Then, the sensor chip 50 and the CMOS 70 are bonded by being cured by the action of the curing agent. The volume ratio, shape, and the like of the conductive particles 61 are set such that adjacent pixel electrodes 11 are not short-circuited as shown in FIG. A thermosetting epoxy resin or the like is preferably used for the resin 62 of the anisotropic conductive film 60, but a silicone resin or a polyimide resin having excellent heat resistance may also be used. In the case of using an epoxy resin, a resin called a bisphenol-based resin produced by reacting bisphenol A or bisphenol F with epichlorohydrin can be used. A novolac resin may be used. As the conductive particles 61 of the anisotropic conductive film 60, metal particles having various shapes (granular, needle-like, etc.), metal-plated resin core particles, and the like can be used. The metal particles are preferably granular or acicular nickel particles, and the metal plating resin core particles are preferably gold plating particles having acrylic or polystyrene as a core.

本実施の形態の光検出装置100の第3のポイントは、センサーチップ50が、大掛かりな冷却機構を必要とせず、室温で波長1.6μm以上の光を受光できることである。大掛かりな冷却機構がないので、繰り返し熱応力が発生せず、耐久性の高い光検出装置を得ることができる。このためにセンサーチップ50は次の構造を有する。
(1)センサーチップの構造
図1および図2を参照して、各画素の受光素子Pは、InP基板1の上に次の構成のIII−V族半導体積層構造(エピタキシャルウエハ)を有する。
(InP基板1/n型InPバッファ層2/単層の受光層、またはInGaAs(N)とGaAsSbとの多重量子井戸構造の受光層3/InPキャップ層4)
多重量子井戸構造の受光層を形成する場合には、上記の受光層3とInPキャップ層4との間に、図示しないInGaAs拡散濃度分布調整層を挿入してもよい。ここでは、受光層3には、多重量子井戸構造および拡散濃度分布調整層を用いず、単層を用いた場合について説明する。波長1.6μm以上に感度を持つ単層の受光層としては、たとえばInGaAs、GaInNAsなどを挙げることができる。InPキャップ層4から受光層3にまで届くように位置するp型領域6は、SiN膜の選択拡散マスクパターン36の開口部から、p型不純物のZnが選択拡散されることで形成される。各画素の周縁部の内側に、平面的に周囲限定されての拡散導入は、上記SiN膜の選択拡散マスクパターン36を用いて拡散することによって実現される。選択拡散マスクパターン36の上には、通常、AR膜を兼ねるSiON保護膜37が積層される。
SiON保護膜37を開口して、p型領域6にAuZnによるp側電極11を、またn型InPバッファ層2にはAuGeNiの第2極性の共通電極12aが、それぞれオーミック接触するように設けられている。この場合、n型InPバッファ層2には、n型不純物がドープされ、所定レベルの導電性を確保されている。InP基板1の裏面には、またSiONのAR膜35を設け、InP基板の裏面側からの光の入射を促進するようにしてもよい。
The third point of the photodetecting device 100 of the present embodiment is that the sensor chip 50 can receive light having a wavelength of 1.6 μm or more at room temperature without requiring a large cooling mechanism. Since there is no large-scale cooling mechanism, it is possible to obtain a highly durable photodetection device that does not repeatedly generate thermal stress. For this purpose, the sensor chip 50 has the following structure.
(1) Structure of Sensor Chip Referring to FIGS. 1 and 2, the light receiving element P of each pixel has a III-V group semiconductor stacked structure (epitaxial wafer) having the following configuration on an InP substrate 1.
(InP substrate 1 / n-type InP buffer layer 2 / single-layer light-receiving layer, or light-receiving layer 3 / InP cap layer 4 having a multiple quantum well structure of InGaAs (N) and GaAsSb)
When forming a light receiving layer having a multiple quantum well structure, an InGaAs diffusion concentration distribution adjusting layer (not shown) may be inserted between the light receiving layer 3 and the InP cap layer 4. Here, the case where a single layer is used for the light receiving layer 3 without using the multiple quantum well structure and the diffusion concentration distribution adjusting layer will be described. Examples of the single light-receiving layer having sensitivity at a wavelength of 1.6 μm or more include InGaAs, GaInNAs, and the like. The p-type region 6 located so as to reach from the InP cap layer 4 to the light-receiving layer 3 is formed by selectively diffusing Zn of the p-type impurity from the opening of the selective diffusion mask pattern 36 of the SiN film. Introducing diffusion within the periphery of each pixel in a plane-limited manner is realized by diffusing using the selective diffusion mask pattern 36 of the SiN film. On the selective diffusion mask pattern 36, a SiON protective film 37 that also serves as an AR film is usually laminated.
The SiON protective film 37 is opened, and the p-side electrode 11 made of AuZn is provided in the p-type region 6, and the AuGeNi second-polar common electrode 12 a is provided in ohmic contact with the n-type InP buffer layer 2. ing. In this case, the n-type InP buffer layer 2 is doped with an n-type impurity to ensure a predetermined level of conductivity. An SiON AR film 35 may be provided on the back surface of the InP substrate 1 to promote the incidence of light from the back surface side of the InP substrate.

受光層3には、上記のp型領域6の境界フロントに対応する位置にpn接合15が形成され、上記のp側電極11およびn側電極12間に逆バイアス電圧を印加することにより、n型不純物濃度が低い側(n型不純物バックグラウンド)により広く空乏層を生じる。受光層3におけるバックグラウンドは、n型不純物濃度(キャリア濃度)で5×1015/cm程度またはそれ以下である。そして、pn接合の位置15は、受光層3のバックグラウンド(n型キャリア濃度)と、p型不純物のZnの濃度プロファイルとの交点で決まる。 In the light receiving layer 3, a pn junction 15 is formed at a position corresponding to the boundary front of the p-type region 6. By applying a reverse bias voltage between the p-side electrode 11 and the n-side electrode 12, n A depletion layer is formed more widely on the side with the lower impurity concentration (n-type impurity background). The background in the light receiving layer 3 is about 5 × 10 15 / cm 3 or less in terms of n-type impurity concentration (carrier concentration). The position 15 of the pn junction is determined by the intersection of the background (n-type carrier concentration) of the light receiving layer 3 and the concentration profile of the p-type impurity Zn.

(2)センサーチップの製造方法
図5(a)〜(c)、および図6(a)〜(c)にセンサーチップの製造方法の概要を示す。図5(a)の段階から図6(c)の段階まで、一続きの製造工程である。図5(a)において、InP基板1には、半絶縁性FeドープInP基板を用いるのがよい。半絶縁性FeドープInP基板1上に、OMVPE(Organo-Metallic Vapor Phase Epitaxy)法によって、SiドープInPバッファ層2(厚み2μm、n型、キャリア濃度1e17cm−3)と、ノンドープ受光層3(厚み2μm〜3μm、n型、キャリア濃度1e15cm−3)と、ノンドープInPキャップ層4(厚み0.2μm、n型、キャリア濃度2e15cm−3)とをエピタキシャル成長する。厚みおよびキャリア濃度等は、一例を示すものである。次いで、センサーチップ50の周縁部Kaをメサエッチングして、n側電極12を導電接続する箇所のSiドープInPバッファ層2を露出させる。その後、選択拡散マスクパターン36を形成する(図5(b)参照)。画素Pに対応する開口部36hは1つのみ表示しているが、受光素子アレイ型センサーチップでは、複数配列されていることは言うまでもない。次いで、図5(c)に示すように、Znを拡散導入して、上述のp型領域6およびpn接合15を形成する。p型領域6は画素Pに対応する領域であり、図1に示すように、隣接するp型領域6とはノンドープInPキャップ層により分離されている。Znの選択拡散によって画素ごとにp型領域6を形成することで、画素が密にファインピッチで配列されても、クロストークや暗電流を低くすることができる。
次いで、SiON保護膜37によって被覆する。その後、そのSiON保護膜37の画素対応部分を開口して、図6(a)に示すように、p側電極11を形成する。次いで、周縁部Kaのn側電極を形成する箇所の、SiN選択拡散マスク層36/SiON保護膜37を開口する。次いで、InPバッファ層2に導電接続するように、第2極性の共通電極12aおよび当該共通電極に連続する配線電極部12bを形成する。ここで、p側電極11と、n側電極12(共通電極12aおよび配線電極部12b)とは、同じ高さとなる。そして、高さの揃ったp側電極11およびn側電極12を平坦なガラス81に張り付ける(図6(b)参照)。ガラス81に張り付けたセンサーチップ50について、InP基板1の裏面研磨を行い、光入射面となる裏面を平滑化する。裏面研磨の後、ガラスを剥離して、当該裏面にSiONのAR膜35を積層する。
(2) Sensor Chip Manufacturing Method FIGS. 5A to 5C and FIGS. 6A to 6C show an outline of a sensor chip manufacturing method. This is a continuous manufacturing process from the stage of FIG. 5A to the stage of FIG. In FIG. 5A, it is preferable to use a semi-insulating Fe-doped InP substrate for the InP substrate 1. On the semi-insulating Fe-doped InP substrate 1, a Si-doped InP buffer layer 2 (thickness 2 μm, n-type, carrier concentration 1e17 cm −3 ) and a non-doped light-receiving layer 3 (thickness) are formed by OMVPE (Organo-Metallic Vapor Phase Epitaxy) method. 2 μm to 3 μm, n-type, carrier concentration 1e15 cm −3 ) and a non-doped InP cap layer 4 (thickness 0.2 μm, n-type, carrier concentration 2e15 cm −3 ) are epitaxially grown. The thickness, carrier concentration, etc. are examples. Next, the peripheral portion Ka of the sensor chip 50 is mesa-etched to expose the Si-doped InP buffer layer 2 where the n-side electrode 12 is conductively connected. Thereafter, a selective diffusion mask pattern 36 is formed (see FIG. 5B). Although only one opening 36h corresponding to the pixel P is displayed, it goes without saying that a plurality of light receiving element array type sensor chips are arranged. Next, as shown in FIG. 5C, Zn is diffused and introduced to form the p-type region 6 and the pn junction 15 described above. The p-type region 6 is a region corresponding to the pixel P, and as shown in FIG. 1, the adjacent p-type region 6 is separated by a non-doped InP cap layer. By forming the p-type region 6 for each pixel by selective diffusion of Zn, crosstalk and dark current can be reduced even if the pixels are densely arranged at a fine pitch.
Next, it is covered with a SiON protective film 37. Thereafter, the pixel-corresponding portion of the SiON protective film 37 is opened to form the p-side electrode 11 as shown in FIG. Next, the SiN selective diffusion mask layer 36 / SiON protective film 37 is opened at the location where the n-side electrode of the peripheral edge Ka is formed. Next, a second polarity common electrode 12a and a wiring electrode portion 12b continuous to the common electrode are formed so as to be conductively connected to the InP buffer layer 2. Here, the p-side electrode 11 and the n-side electrode 12 (common electrode 12a and wiring electrode portion 12b) have the same height. Then, the p-side electrode 11 and the n-side electrode 12 having the same height are attached to the flat glass 81 (see FIG. 6B). With respect to the sensor chip 50 attached to the glass 81, the back surface of the InP substrate 1 is polished to smooth the back surface serving as the light incident surface. After the backside polishing, the glass is peeled off, and an SiON AR film 35 is laminated on the backside.

(実施の形態2)
図7は、本発明の実施の形態2における光検出装置100を示す断面図である。センサーチップ50は、InP基板1/n型バッファ層2/受光層(光吸収層)3/キャップ層4、の積層体に形成されている。センサーチップ50は、(1)n側電極12の配線電極部12bは、受光層3/選択拡散マスク層36/SiON保護膜37、の上にのっており、キャップ層4が除去されていること、(2)キャップ層4の厚みと、選択拡散マスク層36およびSiON保護膜37の合計厚みと、を同じにしていること、の2点で、実施の形態1に対して特別な構造となる。その他の部分は、実施の形態1と同じである。実施の形態1における光検出装置の第1〜第3のポイントは、本実施の形態についてもあてはまる。ただし、第2のポイントを実現する構造が、実施の形態1の構造のうち特別なものとなる。すなわち、p側電極(画素電極)11の高さと、n側電極(接地電極)12の高さとを揃える構造が、実施の形態1の特殊ケースとなる。
(Embodiment 2)
FIG. 7 is a cross-sectional view showing photodetection device 100 according to Embodiment 2 of the present invention. The sensor chip 50 is formed in a laminate of InP substrate 1 / n-type buffer layer 2 / light receiving layer (light absorption layer) 3 / cap layer 4. In the sensor chip 50, (1) the wiring electrode portion 12b of the n-side electrode 12 is placed on the light receiving layer 3 / the selective diffusion mask layer 36 / the SiON protective film 37, and the cap layer 4 is removed. (2) The thickness of the cap layer 4 and the total thickness of the selective diffusion mask layer 36 and the SiON protective film 37 are the same, and the structure is special with respect to the first embodiment. Become. Other parts are the same as those of the first embodiment. The first to third points of the light detection device in the first embodiment also apply to this embodiment. However, the structure for realizing the second point is a special structure in the structure of the first embodiment. That is, the structure in which the height of the p-side electrode (pixel electrode) 11 and the height of the n-side electrode (ground electrode) 12 are aligned is a special case of the first embodiment.

本実施の形態では、センサーチップの電極11,12の電極の高さを揃えるために、キャップ層4の厚みと、選択拡散マスク層36およびSiON保護膜37の合計厚みと、を同じにする。n側電極12の配線電極部12bは、CMOS70の電極72に対向する部分において、受光層3/選択拡散マスク層36/SiON保護膜37、の上にのっており、キャップ層4はその部分のみ除かれている。またp側電極11は、受光層3/キャップ層4の上にのっている。上記のように、選択拡散マスク層36およびSiON保護膜37の合計厚みと、キャップ層4の厚みとを同じにすれば、配線電極部12bおよびp側電極11は、同じ機会に、同じ金属材料で、同じ厚みで、積層することで、同じ高さにすることができる。n側電極12の共通電極12aは、n型バッファ層2とオーミック接触するようにAuGeNiで形成するのがよく、p側電極11は、InPキャップ層4とオーミック接触するようにAuZnで形成するのがよい。したがって、n側電極12の配線電極部12bは、p側電極11と同じAuZnで形成することができる。金属AuGeNiと金属AuZnとは、それぞれ相手の半導体とオーミック接触を容易に実現することができる。この製造方法では、先にp側電極11を形成するのではなく、先にn側電極の共通電極12aを形成しておく。その後で、所定の開口処理を行った後、p側電極11と配線電極部12bを、同時に形成するのがよい。
これによって、製造工程の節減をしながら、センサーチップ50の電極の高さをすべて揃えることができる。この結果、高さの揃った電極11,12を持つセンサーチップ50と、高さの揃った金属突起の電極71,72を持つ信号読み出し回路70とで、異方性導電フィルム60を挟むことで、容易に確実な導電接続を実現することができる。なお、実施の形態1における効果(E1)〜(E3)は、当然、得ることができる。
In the present embodiment, the thickness of the cap layer 4 and the total thickness of the selective diffusion mask layer 36 and the SiON protective film 37 are made the same in order to make the heights of the electrodes 11 and 12 of the sensor chip uniform. The wiring electrode portion 12b of the n-side electrode 12 is on the light receiving layer 3 / selective diffusion mask layer 36 / SiON protective film 37 in a portion facing the electrode 72 of the CMOS 70, and the cap layer 4 is a portion thereof. Only excluded. The p-side electrode 11 is on the light receiving layer 3 / cap layer 4. As described above, if the total thickness of the selective diffusion mask layer 36 and the SiON protective film 37 and the thickness of the cap layer 4 are made the same, the wiring electrode portion 12b and the p-side electrode 11 are made of the same metal material at the same opportunity. Thus, the same height can be obtained by stacking with the same thickness. The common electrode 12a of the n-side electrode 12 is preferably formed of AuGeNi so as to be in ohmic contact with the n-type buffer layer 2, and the p-side electrode 11 is formed of AuZn so as to be in ohmic contact with the InP cap layer 4. Is good. Therefore, the wiring electrode portion 12 b of the n-side electrode 12 can be formed of the same AuZn as the p-side electrode 11. The metal AuGeNi and the metal AuZn can easily realize ohmic contact with the counterpart semiconductor, respectively. In this manufacturing method, the p-side electrode 11 is not formed first, but the n-side electrode common electrode 12a is formed first. Thereafter, after performing a predetermined opening process, the p-side electrode 11 and the wiring electrode portion 12b are preferably formed simultaneously.
Thereby, all the heights of the electrodes of the sensor chip 50 can be made uniform while saving the manufacturing process. As a result, the anisotropic conductive film 60 is sandwiched between the sensor chip 50 having the electrodes 11 and 12 having the same height and the signal readout circuit 70 having the electrodes 71 and 72 having the metal protrusions having the same height. A reliable conductive connection can be easily realized. Naturally, the effects (E1) to (E3) in the first embodiment can be obtained.

次に、図8および図9により、上記のセンサーチップ50の製造方法について説明する。図8(a)の段階から図9(d)の段階まで、一続きの製造工程である。半絶縁性FeドープInP基板1上に、OMVPE法によって、図8(a)に示すように、SiドープInPバッファ層2(厚み2μm、n型、キャリア濃度1e17cm−3)と、ノンドープ受光層3(厚み3μm、n型、キャリア濃度1e15cm−3)と、ノンドープInPキャップ層4(厚み0.2μm、n型、キャリア濃度2e15cm−3)とをエピタキシャル成長する。厚みおよびキャリア濃度等は、一例を示すものである。次いで、図8(b)に示すように、レジスト膜41をマスクにして、センサーチップ50の周縁部Kaをメサエッチングして、n側電極12を導電接続する箇所のSiドープInPバッファ層2を露出させる。次いで、図8(c)に示すように、n側電極12の配線電極部12bを載せる部分Kbに限ってInPキャップ層4を希塩酸でエッチングする。受光層3は、上述のInGaAs,GaInNAsなどはAsを含むことから塩酸ではエッチングされず、上記の希塩酸エッチングによりInPキャップ層4の部分Kbのみを除去することができる。
その後、図9(a)に示すように、絶縁分離膜を兼ねる選択拡散マスクのSiN膜36をプラズマCVD法にて0.2μm厚で形成した。このSiN膜36の厚みは、上述のように、InPキャップ層4の厚みと同じに合わせてある。次いで、SiN膜36をパターニングして開口部を有する選択拡散マスクパターンとした後、図9(b)に示すように、亜鉛(Zn)を開口部から画素ごとに隣接画素と分離しながら選択拡散する。この選択拡散によって、InGaAs受光層3内に、画素ごとにpn接合が形成される。画素のサイズは、たとえば直径15μmの円形とし、20μmピッチで256行×320列(81,920画素)の二次元アレイとする。次いで、図9(c)に示すように、選択拡散マスクパターン36およびInPキャップ層4を被覆するようにSiON保護膜37を形成する。そのあと、図9(d)に示すように、電極を形成する部分の、SiON保護膜37および選択拡散マスク36を除去して開口部を作り、そこにp側電極11およびn側電極を形成する。このとき、まず先に、n側の共通電極12aを、n型InPバッファ層2にオーミック接触するように、AuGeNiによって形成する。次いで、その共通電極12aから、部分Kbの選択拡散マスク36上にまで、配線電極部12bをAuZnによって形成する。同じ機会に、上述のように、並行してp側電極11をAuZnによって形成する。p側電極11は、AuZnによってInPキャップ層4のZn拡散導入部(p型領域)6とオーミック接触することができる。このため、n側電極12の配線電極部12bとp側電極11とを、同じ機会に、同じ材料で、同じ厚みに形成することができる。上記したように、選択拡散マスクのSiN膜36およびSiON保護膜37の合計厚みと、InPキャップ層4の厚みとは、共に0.2μmに揃えてあるので、同じ厚みの配線電極部12bとp側電極11とによって、センサーチップ50の電極の高さをすべて揃えることができる。
Next, a method for manufacturing the sensor chip 50 will be described with reference to FIGS. This is a continuous manufacturing process from the stage of FIG. 8A to the stage of FIG. On the semi-insulating Fe-doped InP substrate 1, by OMVPE method, as shown in FIG. 8A, a Si-doped InP buffer layer 2 (thickness 2 μm, n-type, carrier concentration 1e17 cm −3 ), and a non-doped light-receiving layer 3 (Thickness 3 μm, n-type, carrier concentration 1e15 cm −3 ) and non-doped InP cap layer 4 (thickness 0.2 μm, n-type, carrier concentration 2 e15 cm −3 ) are epitaxially grown. The thickness, carrier concentration, etc. are examples. Next, as shown in FIG. 8B, using the resist film 41 as a mask, the peripheral portion Ka of the sensor chip 50 is mesa-etched to form the Si-doped InP buffer layer 2 at the location where the n-side electrode 12 is conductively connected. Expose. Next, as shown in FIG. 8C, the InP cap layer 4 is etched with dilute hydrochloric acid only in the portion Kb where the wiring electrode portion 12b of the n-side electrode 12 is placed. The light-receiving layer 3 is not etched with hydrochloric acid because the above-described InGaAs, GaInNAs, etc. contain As, and only the portion Kb of the InP cap layer 4 can be removed by the above-described dilute hydrochloric acid etching.
Thereafter, as shown in FIG. 9A, a SiN film 36 of a selective diffusion mask that also serves as an insulating separation film was formed to a thickness of 0.2 μm by plasma CVD. The thickness of the SiN film 36 is adjusted to be the same as the thickness of the InP cap layer 4 as described above. Next, after patterning the SiN film 36 to form a selective diffusion mask pattern having an opening, as shown in FIG. 9B, selective diffusion is performed while separating zinc (Zn) from the opening for each pixel and adjacent pixels. To do. By this selective diffusion, a pn junction is formed for each pixel in the InGaAs light receiving layer 3. The pixel size is, for example, a circle having a diameter of 15 μm and a two-dimensional array of 256 rows × 320 columns (81,920 pixels) at a pitch of 20 μm. Next, as shown in FIG. 9C, a SiON protective film 37 is formed so as to cover the selective diffusion mask pattern 36 and the InP cap layer 4. Thereafter, as shown in FIG. 9D, the SiON protective film 37 and the selective diffusion mask 36 are removed from the portion where the electrode is to be formed to form an opening, and the p-side electrode 11 and the n-side electrode are formed there. To do. At this time, first, the n-side common electrode 12a is formed of AuGeNi so as to be in ohmic contact with the n-type InP buffer layer 2. Next, the wiring electrode portion 12b is formed of AuZn from the common electrode 12a to the selective diffusion mask 36 of the portion Kb. On the same occasion, as described above, the p-side electrode 11 is formed of AuZn in parallel. The p-side electrode 11 can be in ohmic contact with the Zn diffusion introducing portion (p-type region) 6 of the InP cap layer 4 by AuZn. For this reason, the wiring electrode part 12b and the p-side electrode 11 of the n-side electrode 12 can be formed with the same material and the same thickness on the same occasion. As described above, since the total thickness of the SiN film 36 and the SiON protective film 37 of the selective diffusion mask and the thickness of the InP cap layer 4 are both set to 0.2 μm, the wiring electrode portions 12b and p having the same thickness are formed. With the side electrode 11, all the heights of the electrodes of the sensor chip 50 can be made uniform.

上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。   Although the embodiments and examples of the present invention have been described above, the embodiments and examples of the present invention disclosed above are merely examples, and the scope of the present invention is the implementation of these inventions. It is not limited to the form. The scope of the present invention is indicated by the description of the scope of claims, and further includes meanings equivalent to the description of the scope of claims and all modifications within the scope.

本発明の光検出装置によれば、異方性導電フィルムを画素電極と読み出し電極との導電接続に用いるので、小型化しながらInバンプによる接続に伴う問題を解決し、かつフォトダイオードと読み出し回路の接続部周辺に耐久性を劣化させるほどの高い局所的な応力を生じない。また、異方性導電フィルムは、センサーチップと信号読み出し回路との間の隙間を充填しながら接着するので、気密性の高いパッケージングが不要になる。すなわち異方性導電フィルムによって樹脂封止することでパッケージングを非常に簡便に実現することができる。   According to the photodetector of the present invention, since the anisotropic conductive film is used for the conductive connection between the pixel electrode and the readout electrode, the problem associated with the connection by the In bump is solved while reducing the size, and the photodiode and the readout circuit are There is no local stress high enough to degrade the durability around the connection. Further, since the anisotropic conductive film is bonded while filling the gap between the sensor chip and the signal readout circuit, packaging with high airtightness is not necessary. That is, packaging can be realized very simply by resin sealing with an anisotropic conductive film.

1 InP基板、2 n型バッファ層、3 受光層(InGaAs、多重量子井戸構造)、4 キャップ層、6 p型領域、11 p側電極、12 n側電極、12a n側共通電極、12b 配線電極部、15 pn接合、35 AR膜、36 選択拡散マスク層(マスクパターン)、36h マスクパターンの開口部、37 SiON保護膜、41 レジスト膜、50 センサーチップ(受光素子アレイ)、60 異方性導電フィルム、61 導電粒子、62 樹脂部、70 読み出し回路(CMOS)、71 読み出し電極、72 接地電極、81 ガラス板、100 検出装置、Ka センサーチップの周縁部、Kb 実施の形態2の配線電極部を載せるキャップ層の部分、P 画素。   1 InP substrate, 2 n-type buffer layer, 3 light receiving layer (InGaAs, multiple quantum well structure), 4 cap layer, 6 p-type region, 11 p-side electrode, 12 n-side electrode, 12a n-side common electrode, 12b wiring electrode Part, 15 pn junction, 35 AR film, 36 selective diffusion mask layer (mask pattern), 36h opening of mask pattern, 37 SiON protective film, 41 resist film, 50 sensor chip (light receiving element array), 60 anisotropic conduction Film, 61 conductive particles, 62 resin part, 70 readout circuit (CMOS), 71 readout electrode, 72 ground electrode, 81 glass plate, 100 detector, Ka sensor chip peripheral edge, Kb wiring electrode part of Embodiment 2 Part of the cap layer to be placed, P pixel.

Claims (5)

光を電気信号に変換するための、化合物半導体の積層体に複数の画素が形成された受光素子アレイ型センサーチップと、該受光素子アレイ型センサーチップからの電気信号を画素ごとに読み出す、別体の信号読み出し回路と、を備えた光検出装置であって、
前記受光素子アレイ型センサーチップには前記画素ごとに画素電極が設けられ、また、前記信号読み出し回路には、前記受光素子アレイ型センサーチップに面して前記画素ごとに、金属突起の読み出し電極が設けられ、
前記受光素子アレイ型センサーチップの画素電極と信号読み出し回路の読み出し電極とを画素ごとに導電接続する異方性導電フィルムを備え、
前記異方性導電フィルムが、前記受光素子アレイ型センサーチップと前記信号読み出し回路との間を充填して、前記受光素子アレイ型センサーチップと読み出し回路とを接着していることを特徴とする、光検出装置。
A light receiving element array type sensor chip in which a plurality of pixels are formed in a stack of compound semiconductors for converting light into an electric signal, and a separate body for reading out the electric signal from the light receiving element array type sensor chip for each pixel A signal reading circuit, and a photodetection device comprising:
The light receiving element array type sensor chip is provided with a pixel electrode for each pixel, and the signal readout circuit has a metal projection readout electrode for each pixel facing the light receiving element array type sensor chip. Provided,
An anisotropic conductive film that conductively connects the pixel electrode of the light receiving element array type sensor chip and the readout electrode of the signal readout circuit for each pixel,
The anisotropic conductive film fills a space between the light receiving element array type sensor chip and the signal readout circuit, and bonds the light receiving element array type sensor chip and the readout circuit, Photodetector.
前記化合物半導体の積層体は、化合物半導体の基板、該基板の上に直接またはバッファ層を介在させて位置する受光層、および、該受光層の上に位置するキャップ層により形成され、該キャップ層上には画素ごとに開口をもつ選択拡散マスクパターン兼絶縁分離膜が位置し、前記画素は、画素ごとに分離されて前記受光層に届くように前記キャップ層を介在させて、前記選択拡散マスクパターンの開口部から選択拡散された第1極性の不純物の領域により形成され、前記キャップ層上に該第1極性の不純物領域ごとに前記画素電極が位置し、前記画素に共通に、前記化合物半導体の基板または前記バッファ層に接続された逆極性の接地電極が設けられ、前記画素電極と、前記接地電極とが、前記積層体の同じ側に位置しており、前記画素電極および接地電極の高さが揃っていることを特徴とする、請求項1に記載の光検出装置。   The compound semiconductor laminate is formed of a compound semiconductor substrate, a light receiving layer positioned directly on the substrate or via a buffer layer, and a cap layer positioned on the light receiving layer, the cap layer A selective diffusion mask pattern / insulating separation film having an opening for each pixel is located above, and the selective diffusion mask is interposed between the pixels so that the pixels are separated for each pixel and reach the light receiving layer. The compound semiconductor is formed by an impurity region of a first polarity selectively diffused from an opening of a pattern, and the pixel electrode is located on the cap layer for each impurity region of the first polarity. A ground electrode of reverse polarity connected to the substrate or the buffer layer is provided, and the pixel electrode and the ground electrode are located on the same side of the stacked body, and the pixel electrode Wherein the height of the pre-ground electrode is aligned, the light detecting device according to claim 1. 前記受光素子アレイ型センサーチップはInP基板上に形成され、受光層として、InGaAs、InGaAsN、InGaAs/GaAsSb多重量子井戸構造、およびInGaAsN/GaAsSb多重量子井戸構造、のいずれかを有し、室温における吸収端波長1.6μm以上であることを特徴とする、請求項1または2に記載の光検出装置。   The light receiving element array type sensor chip is formed on an InP substrate, and has one of an InGaAs, InGaAsN, InGaAs / GaAsSb multiple quantum well structure, and InGaAsN / GaAsSb multiple quantum well structure as a light receiving layer, and absorbs at room temperature. The photodetection device according to claim 1, wherein an end wavelength is 1.6 μm or more. 光を電気信号に変換するための、化合物半導体の積層体に複数の画素が形成された受光素子アレイ型センサーチップと、該受光素子アレイ型センサーチップからの電気信号を画素ごとに読み出す、別体の信号読み出し回路と、を備えた光検出装置の製造方法であって、
前記受光素子アレイ型センサーチップの受光層を、室温における吸収端波長1.6μm以上のInP系化合物半導体により形成する工程と、
前記画素ごとに画素電極が設けられた前記受光素子アレイ型センサーチップと、前記受光素子アレイ型センサーチップの画素電極に対応する位置に設けられた金属突起の読み出し電極を有する前記読み出し回路との間に、前記画素電極と読み出し電極とを画素ごとに導電接続するための異方性導電フィルムを挟んで、加圧しながら加熱して、前記受光素子アレイ型センサーチップと前記読み出し回路との間を前記異方性導電フィルムにより充填して接着して硬化させる工程とを備えることを特徴とする、光検出装置の製造方法。
A light receiving element array type sensor chip in which a plurality of pixels are formed in a stack of compound semiconductors for converting light into an electric signal, and a separate body for reading out the electric signal from the light receiving element array type sensor chip for each pixel A signal reading circuit, and a method of manufacturing a photodetection device comprising:
Forming a light receiving layer of the light receiving element array type sensor chip with an InP-based compound semiconductor having an absorption edge wavelength of 1.6 μm or more at room temperature;
Between the light receiving element array type sensor chip in which a pixel electrode is provided for each pixel and the readout circuit having a metal projection readout electrode provided at a position corresponding to the pixel electrode of the light receiving element array type sensor chip In addition, an anisotropic conductive film for conductively connecting the pixel electrode and the readout electrode for each pixel is sandwiched and heated while being pressurized, and the gap between the light receiving element array type sensor chip and the readout circuit is And a step of filling with an anisotropic conductive film, bonding and curing, and a method of manufacturing a photodetection device.
前記異方性導電フィルムの樹脂の主成分をエポキシ樹脂として、前記加圧しながら加熱して、接着して硬化させる工程におけるエポキシ樹脂の硬化度を、当該光検出装置を用いた近赤外吸収スペクトルによって判定することを特徴とする、請求項4に記載の光検出装置の製造方法。
The main component of the resin of the anisotropic conductive film is an epoxy resin, and the degree of cure of the epoxy resin in the step of heating while applying pressure and bonding and curing is determined by a near-infrared absorption spectrum using the photodetector. The method according to claim 4, wherein the determination is performed by:
JP2009048612A 2009-03-02 2009-03-02 Photodetector, and method of manufacturing the same Pending JP2010205858A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009048612A JP2010205858A (en) 2009-03-02 2009-03-02 Photodetector, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009048612A JP2010205858A (en) 2009-03-02 2009-03-02 Photodetector, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010205858A true JP2010205858A (en) 2010-09-16

Family

ID=42967089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009048612A Pending JP2010205858A (en) 2009-03-02 2009-03-02 Photodetector, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010205858A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012075A (en) * 2013-06-27 2015-01-19 住友電気工業株式会社 Light receiving device, hybrid image sensor and imaging system
JP2015149422A (en) * 2014-02-07 2015-08-20 ソニー株式会社 Photo detector, image pickup device, and imaging apparatus
WO2018088083A1 (en) * 2016-11-11 2018-05-17 ソニーセミコンダクタソリューションズ株式会社 Light-receiving element, method for manufacturing light-receiving element, and electronic device
JP2018110194A (en) * 2017-01-05 2018-07-12 富士通株式会社 Infrared detector and imaging apparatus
JP2018206898A (en) * 2017-06-01 2018-12-27 住友電気工業株式会社 Light-receiving element and method for manufacturing the same
CN112987072A (en) * 2021-02-08 2021-06-18 核芯光电科技(山东)有限公司 CT detector module based on dark silicon detector module
CN112992863A (en) * 2021-02-26 2021-06-18 西安微电子技术研究所 Photoelectric detector covering visible light wave band and infrared wave band
CN116845076A (en) * 2023-06-29 2023-10-03 镭友芯科技(苏州)有限公司 Photodetector device and preparation method thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012075A (en) * 2013-06-27 2015-01-19 住友電気工業株式会社 Light receiving device, hybrid image sensor and imaging system
JP2015149422A (en) * 2014-02-07 2015-08-20 ソニー株式会社 Photo detector, image pickup device, and imaging apparatus
US11296245B2 (en) 2014-02-07 2022-04-05 Sony Corporation Image capturing apparatus including a compound semiconductor layer
WO2018088083A1 (en) * 2016-11-11 2018-05-17 ソニーセミコンダクタソリューションズ株式会社 Light-receiving element, method for manufacturing light-receiving element, and electronic device
US11646341B2 (en) 2016-11-11 2023-05-09 Sony Semiconductor Solutions Corporation Light-receiving device, method of manufacturing light-receiving device, and electronic apparatus
JP2018110194A (en) * 2017-01-05 2018-07-12 富士通株式会社 Infrared detector and imaging apparatus
JP2018206898A (en) * 2017-06-01 2018-12-27 住友電気工業株式会社 Light-receiving element and method for manufacturing the same
CN112987072A (en) * 2021-02-08 2021-06-18 核芯光电科技(山东)有限公司 CT detector module based on dark silicon detector module
CN112987072B (en) * 2021-02-08 2022-08-30 核芯光电科技(山东)有限公司 CT detector module based on dark silicon detector module
CN112992863A (en) * 2021-02-26 2021-06-18 西安微电子技术研究所 Photoelectric detector covering visible light wave band and infrared wave band
CN112992863B (en) * 2021-02-26 2023-06-20 西安微电子技术研究所 Photoelectric detector for covering visible light wave band and infrared wave band
CN116845076A (en) * 2023-06-29 2023-10-03 镭友芯科技(苏州)有限公司 Photodetector device and preparation method thereof

Similar Documents

Publication Publication Date Title
JP5417850B2 (en) Detecting device and manufacturing method thereof
JP4455996B2 (en) Photodiode array, manufacturing method thereof, and radiation detector
JP2010205858A (en) Photodetector, and method of manufacturing the same
US7420257B2 (en) Backside-illuminated photodetector
JP5568979B2 (en) Detection device, light receiving element array, and manufacturing method of detection device
US20120032145A1 (en) Detection device, light-receiving element array, semiconductor chip, method for manufacturing the same, and optical sensor apparatus
US20110057112A1 (en) Photodiode array adn production method thereof, and radiation detector
CN110349982B (en) Semiconductor device and sensor including single photon avalanche diode SPAD structure
US10312390B2 (en) Light receiving device and method of producing light receiving device
JP4482455B2 (en) Back-illuminated photodiode array, manufacturing method thereof, and semiconductor device
JP2016092037A (en) Semiconductor laminate, light receiving element and sensor
TW200428672A (en) A photo electric diodes array and the manufacturing method of the same and a radiation ray detector
KR20060003335A (en) Photodiode array and production method thereof and radiation detector
JP2011096921A (en) Detector, sensor, and method of manufacturing the detector and the sensor
JP2011146603A (en) Detection device, photodetector array, electronic apparatus, and methods of manufacturing the same
JP2011146602A (en) Detection device, light-receiving element array, and method for manufacturing them
JP7109718B2 (en) Compound semiconductor photodiode array
JP2011096982A (en) Detector, light-receiving element array, and method of manufacturing the detector and the light-receiving element array
JP7364343B2 (en) Method for manufacturing a photodetection device and photodetection device
JP2011100892A (en) Electronic apparatus, composite electronic apparatus, detection device, light receiving element array, and methods of manufacturing the same
JP2022140942A (en) Infrared detector and manufacturing method thereof
JP2011100892A5 (en)
JP2011159831A (en) Mounting product, intermediate product, and methods of manufacturing them
JP2018525844A (en) Photodiode matrix with insulated cathode
JP2000074735A (en) Array type infrared ray detecting device and manufacture thereof