JP2010193271A - 差動出力発振器 - Google Patents

Abstract

【課題】位相雑音を良好にする。
【解決手段】共振回路１１として、第１のトランジスタ２ａのコレクタにそれぞれ一端が接続された共振周波数ｆ１の第１の直列共振器５ａおよび共振周波数ｆ２（ｆ２≠ｆ１）の第２の直列共振器８ａと、第２のトランジスタ２ｂのコレクタにそれぞれ一端が接続された共振周波数ｆ１の第３の直列共振器５ｂおよび共振周波数ｆ２の第４の直列共振器８ｂを用い、第１の直列共振器５ａの他端と第３の直列共振器５ｂの他端を互いに接続するか接地し、また第２の直列共振器８ａの他端と第４の直列共振器８ｂの他端を互いに接続するか接地したものである。
【選択図】図１

Description

この発明は、例えば通信装置やレーダ装置の信号源として用いられる差動出力発振器に関するものである。

差動出力発振器の構成として、ＬＣ共振回路を用いたクロスカップル型発振器が一般的に知られている（例えば非特許文献１参照）。ＬＣ共振回路はインダクタとキャパシタを並列接続したものを対称に接続したもので、共振回路としては最も単純な構成である。

J. J. Rael and A. A. Abidi, "Physical Processes of Phase Noise in Differential LC Oscillators，" in Custom IC Conf．, Orlando, FL, pp. 569-572, 2000. (Figure 2.)

通信装置やレーダ装置の性能を評価する指標の１つに、発振器の位相雑音がある。発振器の位相雑音は用いる共振回路のＱ値が高いほど良好になる。近年の通信装置やレーダ装置への要求性能の高まりに伴い発振器の位相雑音の改善が求められており、共振回路を高Ｑ化する技術が要求されている。

この発明は、上記のような課題を解決するためになされたもので、位相雑音を良好にする差動出力発振器を得ることを目的とする。

この発明の差動出力発振器は、それぞれのエミッタを接地し、それぞれのコレクタの出力を互いに相手方のベースに入力するように接続した第１、第２のトランジスタと、当該第１、第２のトランジスタの各コレクタに接続した共振回路と、直流電源に接続したそれぞれのトランジスタのチョークコイルを含むバイアス回路を備え、各コレクタからそれぞれ発振出力を得るようにした差動出力発振器であって、共振回路は、第１のトランジスタのコレクタに一端が接続された共振周波数ｆ１の第１の直列共振器と第１のトランジスタのコレクタに一端が接続された共振周波数ｆ２（ｆ２≠ｆ１）の第２の直列共振器と、第２のトランジスタのコレクタに一端が接続された共振周波数ｆ１の第３の直列共振器と、第２のトランジスタのコレクタに一端が接続された共振周波数ｆ２の第４の直列共振器とを有し、第１の直列共振器の他端と第３の直列共振器の他端は互いに接続されるか接地され、また第２の直列共振器の他端と第４の直列共振器の他端は互いに接続されるか接地されてなるものである。

この発明によれば、差動増幅器として動作する一対のトランジスタのコレクタに共振回路を接続し、共振回路としてはそれぞれのコレクタに対して周波数の異なる２つの直列共振器が並列接続されるようにし、さらに共振回路と直流電源の間にチョークコイルを含むトランジスタのバイアス回路を接続したものである。したがって、共振回路のＱ値を高めることができるため、差動出力発振器の位相雑音を改善することができる。

この発明の実施の形態１による差動出力発振器の構成を示す回路図である。 図１に示された共振回路１１の右半分の直列共振器５ａ，８ａの等価回路を示す回路図である。 この発明の実施の形態１に係る共振回路１１の反射位相の周波数依存性を示す説明図である。 この発明の実施の形態１による差動出力発振器の変形例を示す回路図である。 この発明の実施の形態１による差動出力発振器の他の変形例を示す回路図である。 この発明の実施の形態１による差動出力発振器の他の変形例を示す回路図である。 この発明の実施の形態１による差動出力発振器の変形例を示す回路図である。 この発明の実施の形態１による差動出力発振器の変形例を示す回路図である。 この発明の実施の形態１による差動出力発振器の変形例を示す回路図である。 この発明の実施の形態１による差動出力発振器の変形例を示す回路図である。 この発明の実施の形態１による差動出力発振器の変形例を示す回路図である。 この発明の実施の形態１による差動出力発振器の変形例を示す回路図である。 この発明の実施の形態２による差動出力発振器を示す回路図である。 この発明の実施の形態３による差動出力発振器を示す回路図である。 この発明の実施の形態３に係る共振回路１１の反射振幅の周波数依存性を示す説明図である。 この発明の実施の形態３に係る能動回路の反射振幅の周波数依存性を示す説明図である。 この発明の実施の形態３に係る発振器のループ利得の周波数依存性を示す説明図である。 この発明の実施の形態４による差動出力発振器の構成を示す回路図である。

実施の形態１．
図１は、この発明の実施の形態１による差動出力発振器の構成を示す回路図である。
差動出力発振器は、大きく分けて能動回路１、共振回路１１、チョークコイル１２ａ，１２ｂから構成されている。能動回路１は、それぞれのエミッタを接地し、それぞれのコレクタの出力を相手方のベースに互いに入力するように接続した同じ特性を有する一対のトランジスタ（第１、第２のトランジスタ）２ａ，２ｂから構成されている。トランジスタ２ａ，２ｂの各コレクタには、バイアス電流が流れるのを防ぐための直流阻止キャパシタ４ａ，４ｂを介して出力端子３ａ，３ｂが設けられている。

共振回路１１は、トランジスタ２ａ，２ｂの各コレクタに対して接続された次のような構成を持つ。トランジスタ２ａのコレクタには、インダクタ６ａとキャパシタ７ａからなる順序で、共振周波数がｆ１の直列共振器（第１の直列共振器）５ａが接続されている。同様に、トランジスタ２ｂのコレクタにもインダクタ６ｂとキャパシタ７ｂからなる順序で、共振周波数がｆ１の直列共振器（第３の直列共振器）５ｂが接続されている。ここで、インダクタ６ａ，６ｂはインダクタンスＬ１を有し、キャパシタ７ａ，７ｂはキャパシタンスＣ１を有する。また、直列共振器５ａ，５ｂは、キャパシタ７ａ，７ｂにより接続されている。

さらに、トランジスタ２ａのコレクタには、インダクタ９ａとキャパシタ１０ａからなる順序で、共振周波数がｆ２（ｆ２≠ｆ１）の直列共振器（第２の直列共振器）８ａが接続されている。同様に、トランジスタ２ｂのコレクタにもインダクタ９ｂとキャパシタ１０ｂからなる順序で、共振周波数がｆ２の直列共振器（第４の直列共振器）８ｂが接続されている。ここで、インダクタ９ａ，９ｂはインダクタンスＬ２を有し、また、キャパシタ１０ａ，１０ｂはキャパシタンスＣ２を有する。また、直列共振器８ａ，８ｂは、キャパシタ１０ａ，１０ｂにより接続されている。チョークコイル１２ａ，１２ｂは、ＤＣ電流を通し、ＲＦ信号を遮断する。チョークコイル１２ａ，１２ｂとしては、高インダクタンスのコイルの他に、所望の周波数ｆ０で１／４波長の長さを有する伝送線路でも良い。１３は電源端子である。

次に動作について説明する。
共振回路１１は所望の周波数ｆ０で共振し、また能動回路１は共振現象を維持して出力端子３ａ，３ｂに接続される負荷へ電力を供給し続ける働きがある。能動回路１のトランジスタ２ａ，２ｂは、一方のトランジスタのコレクタと他方のトランジスタのベースがそれぞれ接続されており、差動で動作する発振器を形成している。共振回路１１は左右対称な回路であるので、共振回路１１に差動の信号が入力されると、点Ａ、点Ｂ、点Ｃは高周波的に仮想接地点となる。この状態における共振回路１１の右半分の直列共振器５ａ，８ａの等価回路は図２に示すようになる。すなわち、直列共振器５ａ，８ａが並列に接続された構成となる。共振回路１１の左半分についても同様であるので、右半分についてのみ説明する。直列共振器５ａの共振周波数ｆ１は、インダクタ６ａのインダクタンスＬ１およびキャパシタ７ａのキャパシタンスＣ１とすると（１）式で表される。

同様に、直列共振器８ａの共振周波数ｆ２は、インダクタ９ａのインダクタンスＬ２およびキャパシタ１０ａのキャパシタンスＣ２とすると（２）式で表される。

次に、図１の点Ｄから見た共振回路１１の反射位相の周波数依存性を図３に示す。直列共振器５ａは周波数ｆ１で短絡となるため、点Ｄから直列共振器５ａを見たときの反射位相は周波数ｆ１で±１８０°となる。同様に、点Ｄから直列共振器８ａを見たときの反射位相は周波数ｆ２で±１８０°となる。ここで、直列共振器５ａと直列共振器８ａを並列に接続することにより、所望の周波数ｆ０での反射位相が０°となり、並列共振周波数ｆ０の並列共振器と同様の動作をする。

発振器の位相雑音は共振回路１１のＱ値が高いほど良好になるが、共振回路１１のＱ値は反射位相の周波数依存性の傾きと関係付けられ、反射位相の周波数依存性の傾きが急峻になるほど発振器の周波数選択性が高くなり、位相雑音が改善する。直列共振器５ａおよび直列共振器８ａの直列共振周波数ｆ１、ｆ２を所望の周波数ｆ０に近づけるにつれて所望の周波数ｆ０での反射位相の周波数依存性の傾きが急峻になり、発振器の位相雑音を改善する。

以上のように、この実施の形態１によれば、共振回路１１として、第１のトランジスタ２ａのコレクタにそれぞれ一端が接続された共振周波数ｆ１の第１の直列共振器５ａおよび共振周波数ｆ２（ｆ２≠ｆ１）の第２の直列共振器８ａと、第２のトランジスタ２ｂのコレクタにそれぞれ一端が接続された共振周波数ｆ１の第３の直列共振器５ｂおよび共振周波数ｆ２の第４の直列共振器８ｂを用い、第１の直列共振器５ａの他端と前記第３の直列共振器５ｂの他端を互いに接続するか接地し、また第２の直列共振器８ａの他端と第４の直列共振器８ｂの他端を互いに接続するか接地したものである。したがって、第１、第２のトランジスタ２ａ，２ｂが差動増幅器として動作する場合、直列共振周波数がｆ１とｆ２の直列共振器（５ａ，８ａおよび５ｂ，８ｂ）が並列接続されることになり、その並列共振周波数ｆ０にｆ１とｆ２を近づけるにつれて反射位相の周波数依存性の傾きが急峻にし、共振回路１１のＱ値を高めることができるため、差動出力発振器の位相雑音を改善する。

なお、図１の回路では、トランジスタ２ａのエミッタとトランジスタ２ｂのエミッタがともにグランドに接続されている構成を示したが、図４に示すように、トランジスタ２ａのエミッタとトランジスタ２ｂのエミッタとの接続点とグランドとの間にカレントミラー回路などで構成される定電流回路１４を接続しても同様の効果が得られる。また、図５に示すように、トランジスタ２ａ，２ｂのエミッタの接続点とグランドとの間に抵抗１５を接続しても同様の効果が得られる。

また、図１の回路では、チョークコイル（バイアス回路）１２ａ，１２ｂをそれぞれ点Ｄ、点Ｅに接続する構成を示したが、図６に示すように、チョークコイル（第１のトランジスタのバイアス回路）１２ａを直列共振器（第２の直列共振器）８ａのインダクタ９ａとキャパシタ１０ａとの接続点に、またチョークコイル（第２のトランジスタのバイアス回路）１２ｂを直列共振器（第４の直列共振器）８ｂのインダクタ９ｂとキャパシタ１０ｂとの接続点に接続した構成としても同様の効果が得られる。
また、図７に示すように、共振回路１１において、キャパシタンスＣ１を有する図１のキャパシタ７ａ，７ｂの代わりに、キャパシタンスＣ１／２を有するキャパシタ１６を用い、キャパシタンスＣ２を有する図１のキャパシタ１０ａ，１０ｂの代わりにキャパシタンスＣ２／２を有するキャパシタ１７を用いても同様の効果が得られる。

また、図８に示すように、共振回路１１において、インダクタンスＬ１を有する図１のインダクタ６ａ，６ｂの代わりに、インダクタンス２×Ｌ１を有するインダクタ１８を用い、インダクタンスＬ２を有する図１のインダクタ９ａ，９ｂの代わりにインダクタンス２×Ｌ１を有するインダクタ１９を用いても同様の効果が得られる。
また、図９に示すように、共振回路１１を、キャパシタンスＣ１／２を有するキャパシタ１６、キャパシタンスＣ２／２を有するキャパシタ１７、インダクタンス２×Ｌ１を有するインダクタ１８、インダクタンス２×Ｌ１を有するインダクタ１９で構成しても同様の効果が得られる。

また、図１０に示すように、図１の直列共振器５ａ，５ｂとして周波数ｆ１で半波長の長さを有するマイクロストリップ線路や導波管などの伝送線路２０ａ，２０ｂを用い、図１の直列共振器８ａ，８ｂとして周波数ｆ２で半波長の長さを有するマイクロストリップ線路や導波管などの伝送線路２１ａ，２１ｂを用いても同様の効果が得られる。
また、図１１に示すように、電源端子１３に、高周波信号を接地する大きい容量値を有するキャパシタ２２を接続しても同様の効果が得られる。

また、図１２に示すように、直列共振器５ａ，５ｂ，８ａ，８ｂを図１で説明した高周波的な仮想接地点Ｂ，Ｃに接続する代わりに、直接グランドに接続している。さらに、チョークコイル１２ａ，１２ｂを図１での高周波的な仮想接地点Ａに接続して一つの電源端子１３から両トランジスタ２ａ，２ｂにバイアスを印加する代わりに、チョークコイル１２ａと大きい容量値を有するキャパシタ２２ａを電源端子１３ａに接続し、一方、チョークコイル１２ｂと大きい容量値を有するキャパシタ２２ｂを別の電源端子１３ｂに接続しても同様の効果が得られる。

実施の形態２．
図１３は、この発明の実施の形態２による差動出力発振器の構成を示す回路図である。図１の構成との違いは、インダクタ６ａ，６ｂ，９ａ，９ｂとしてコプレーナ線路２３ａ，２３ｂ，２４ａ，２４ｂを用いていることである。コプレーナ線路２３ａと２３ｂ同士は同じ長さであり、またコプレーナ線路２４ａと２４ｂ同士も同じ長さである。
次に動作について説明する。
例えば、インダクタ６ａ，６ｂ，９ａ，９ｂとしてマイクロストリップ線路を用いる場合、信号を伝達する表面導体とグランドとして用いる裏面導体との間の誘電体層の厚さが薄いと損失が大きくなり、所望の周波数ｆ０における共振回路１１の反射振幅が小さくなり、その結果発振器のループ利得が小さくなり発振動作が起こらない可能性がある。

一方、コプレーナ線路は信号を伝達する導体とその両側の間隙を挟んでグランドとして用いる導体面とで構成され、いずれも表面のみに存在し裏面に導体面が存在しないため、誘電体層の厚さの影響が小さい。また、間隙の幅を広くすることにより、マイクロストリップ線路における誘電体層の厚さに相当する部分を大きくすることができるため、所望の周波数ｆ０における共振回路１１の反射振幅の低下を抑制することが可能となる。その結果、発振器のループ利得の減少を抑制できるため、所望の周波数ｆ０で発振動作を起こすことが可能となる。

以上のように、この実施の形態２によれば、第１乃至第４の直列共振器５ａ，５ｂ，８ａ，８ｂのインダクタにコプレーナ線路を用いる構成としたので、誘電体層の厚さが薄い場合でも所望の周波数ｆ０で発振動作を起こすことが可能になるという利点を有する。なお、一部の組み合わせの直列共振器、例えば第１、第３の直列共振器５ａ，８ａまたは第２、第４の直列共振器５ｂ，８ｂにのみコプレーナ線路を適用してもよい。

また、直列共振周波数ｆ１およびｆ２を所望の周波数ｆ０に近づけることにより、発振器の位相雑音が改善するが、その一方で所望の周波数ｆ０における共振回路１１の反射振幅が小さくなり、その結果、発振器のループ利得が小さくなり、発振動作が起こらない可能性がある。インダクタ６ａ，６ｂ，９ａ，９ｂとしてコプレーナ線路２３ａ，２３ｂ，２４ａ，２４ｂを用いることにより、所望の周波数ｆ０における共振回路１１の反射振幅の低下を抑制することが可能となるため、マイクロストリップ線路を用いる場合よりも、直列共振周波数ｆ１およびｆ２を所望の周波数ｆ０に近づけることができるため、発振器の位相雑音をさらに改善できるという利点を有する。

実施の形態３．
図１４は、この発明の実施の形態３による差動出力発振器の構成を示す回路図である。図１の構成との違いは、共振回路１１において、点Ｄとトランジスタ２ａのコレクタとの間、点Ｅとトランジスタ２ｂのコレクタとの間にそれぞれ同じ値の抵抗２５ａ，２５ｂを接続していることである。
次に動作について説明する。
この実施の形態３における共振回路１１の反射振幅の周波数依存性を図１５に示す。共振回路１１の共振周波数ｆ０では、もともと点Ｄ，Ｅから見たインピーダンスが開放点となっているため、抵抗２５ａ，２５ｂを接続しても反射振幅は変化しない。共振回路１１の共振周波数ｆ０から離れるにしたがって、点Ｄ，Ｅから見たインピーダンスが開放点からずれるため、抵抗２５ａ，２５ｂを接続すると、損失が生じ、反射振幅が小さくなる。
また、能動回路１の反射振幅の周波数依存性を図１６に示す。能動回路１は所望の周波数ｆ０を含む広い帯域で利得を有する。

さらに、図１７に発振器のループ利得の周波数依存性について示す。発振器のループ利得は、上記共振回路１１の反射振幅と能動回路１の反射振幅を掛け合わせたもので、発振器が所望の周波数ｆ０で発振動作をするためには周波数ｆ０におけるループ利得が利得を有する（１を超える）必要がある。抵抗未接続の場合は、所望の周波数ｆ０を含む広い帯域でループ利得が利得を有するため、所望の周波数ｆ０以外の不要周波数で発振動作を起こす可能性がある。これに対して、抵抗２５ａ，２５ｂを接続することにより、ｆ０以外の不要周波数でのループ利得が小さくなるため、不要周波数での発振の可能性がなくなり、所望の周波数ｆ０で発振することが可能となる。

以上のように、この実施の形態３によれば、第１、第２のトランジスタの各コレクタと共振回路１１との間に同じ値の抵抗を接続するように構成したので、不要周波数での発振の可能性をなくし、所望の並列共振周波数ｆ０での発振が可能になる。

実施の形態４．
図１８は、この発明の実施の形態４による差動出力発振器の構成を示す回路図である。図１の構成との違いは、キャパシタ７ａ，７ｂ，１０ａ，１０ｂの代わりに、バラクタダイオード２６ａ，２６ｂ，２７ａ，２７ｂを用いており、さらに、バラクタダイオード２６ａと２６ｂの接続点、また２７ａと２７ｂの接続点に、それぞれ電圧を印加するための同調電圧端子２８，２９を設けていることである。
次に動作について説明する。
周知のように、バラクタダイオード２６ａ，２６ｂ，２７ａ，２７ｂは、両端に印加される電圧に応じてキャパシタンスが変化する可変容量素子である。同調電圧端子２８，２９に印加する電圧を変化させると、バラクタダイオード２６ａ，２６ｂ，２７ａ，２７ｂのキャパシタンスが変化し、直列共振器５ａ，５ｂの直列共振周波数ｆ１、および直列共振器８ａ，８ｂの直列共振周波数ｆ２が変化する。その結果、共振回路１１の共振周波数ｆ０が変化するため、発振器の発振周波数を変化させる。

以上のように、この実施の形態４によれば、直列共振器５ａ，５ｂおよび直列共振器８ａ，８ｂのキャパシタに、バラクタダイオード２６ａ，２６ｂ，２７ａ，２７ｂを用い、同調電圧端子２８，２９を設けて電圧を印加して直列共振器の直列共振周波数ｆ１および／もしくはｆ２を変化させるように構成しているので、外部から印加する電圧に応じて発振周波数が変化する電圧制御発振器として動作させることができる。

１ 能動回路、２ａ，２ｂ トランジスタ、３ａ，３ｂ 出力端子、４ａ，４ｂ 直流阻止キャパシタ、５ａ，５ｂ 直列共振器（共振周波数ｆ１）、６ａ，６ｂ インダクタ（インダクタンスＬ１）、７ａ，７ｂ キャパシタ（キャパシタンスＣ１）、８ａ，８ｂ 直列共振器（共振周波数ｆ２）、９ａ，９ｂ インダクタ（インダクタンスＬ２）、１０ａ，１０ｂ キャパシタ（キャパシタンスＣ２）、
１１ 共振回路、１２ａ，１２ｂ チョークコイル、１３ 電源端子、１４ 定電流回路、１５，２５ａ，２５ｂ 抵抗、１６ キャパシタ（キャパシタンスＣ１／２）、１７ キャパシタ（キャパシタンスＣ２／２）、１８ インダクタ（インダクタンス２×Ｌ１）、１９ インダクタ（インダクタンス２×Ｌ２）、
２０ａ，２０ｂ 伝送線路（周波数ｆ１で半波長）、２１ａ，２１ｂ 伝送線路（周波数ｆ２で半波長）、２２，２２ａ，２２ｂ キャパシタ、２３ａ，２３ｂ，２４ａ，２４ｂ コプレーナ線路、２６ａ，２６ｂ，２７ａ，２７ｂ バラクタダイオード、２８，２９ 同調電圧端子。

Claims (13)

1. それぞれのエミッタを接地し、それぞれのコレクタの出力を互いに相手方のベースに入力するように接続した第１、第２のトランジスタと、当該第１、第２のトランジスタの各コレクタに接続した共振回路と、直流電源に接続したそれぞれのトランジスタのチョークコイルを含むバイアス回路を備え、前記各コレクタからそれぞれ発振出力を得るようにした差動出力発振器であって、
   前記共振回路は、
   前記第１のトランジスタのコレクタに一端が接続された共振周波数ｆ１の第１の直列共振器と、
   前記第１のトランジスタのコレクタに一端が接続された共振周波数ｆ２（ｆ２≠ｆ１）の第２の直列共振器と、
   前記第２のトランジスタのコレクタに一端が接続された共振周波数ｆ１の第３の直列共振器と、
   前記第２のトランジスタのコレクタに一端が接続された共振周波数ｆ２の第４の直列共振器とを有し、
   前記第１の直列共振器の他端と前記第３の直列共振器の他端は互いに接続されるか接地され、また前記第２の直列共振器の他端と前記第４の直列共振器の他端は互いに接続されるか接地されてなることを特徴とする差動出力発振器。
2. 第１、第２のトランジスタのエミッタが定電流回路に接続されていることを特徴とする請求項１記載の差動出力発振器。
3. 第１、第２のトランジスタのエミッタが抵抗を介して接地されていることを特徴とする請求項１記載の差動出力発振器。
4. 第１の直列共振器は、第１のインダクタと第１のキャパシタの直列接続からなり、
   第２の直列共振器は、第２のインダクタと第２のキャパシタの直列接続からなり、
   第３の直列共振器は、第３のインダクタと第３のキャパシタの直列接続からなり、
   第４の直列共振器は、第４のインダクタと第４のキャパシタの直列接続からなることを特徴とする請求項１から請求項３のうちのいずれか１項記載の差動出力発振器。
5. 第２のキャパシタと第４のキャパシタとが直接接続され、
   第１のトランジスタのバイアス回路が第２のインダクタと前記第２のキャパシタの接続点に接続され、
   第２のトランジスタのバイアス回路が第4のインダクタと前記第４のキャパシタの接続点に接続されてなることを特徴とする請求項４記載の差動出力発振器。
6. 第１のキャパシタと第３のキャパシタ同士が直接接続され、第２のキャパシタと第４のキャパシタ同士が直接接続されてなることを特徴とする請求項４記載の差動出力発振器。
7. 第１および第３のキャパシタおよび／もしくは第２および第４のキャパシタを、それぞれ１つのキャパシタで置き換えたことを特徴とする請求項４または請求項６記載の差動出力発振器。
8. 第１、第３のインダクタおよび／もしくは第２、第４のインダクタを、それぞれ１つのインダクタンスで置き換えたことを特徴とする請求項４、請求項６または請求項７記載の差動出力発振器。
9. 第１の直列共振器および第３の直列共振器の代わりに、それぞれ周波数ｆ１で半波長の長さを有する伝送線路を用い、
   第２の直列共振器および第４の直列共振器の代わりに、それぞれ周波数周波数ｆ２（ｆ２≠ｆ１）で半波長の長さを有する伝送線路を用いたことを特徴とする請求項１から請求項３のうちのいずれか１項記載の差動出力発振器。
10. 第１乃至第４のキャパシタがそれぞれ直接接地され、それぞれのトランジスタのバイアス回路が別々の直流電源端子に接続されてなることを特徴とする請求項４記載の差動出力発振器。
11. 第１、第３の直列共振器および／もしくは第２、第４の直列共振器がインダクタとして、コプレーナ線路を用いたことを特徴とする請求項１または請求項４記載の差動出力発振器。
12. 第１、第３の直列共振器の組および／もしくは第２、第４の直列共振器の組がキャパシタに可変容量素子を用いたことを特徴とする請求項１、請求項４または請求項１１記載の差動出力発振器。
13. 第１、第２のトランジスタの各コレクタは共振回路との間に同じ値の抵抗を接続したことを特徴とする請求項１から請求項１２のうちのいずれか１項記載の差動出力発振器。

Images