JP2010185869A - Semiconductor element inspecting substrate - Google Patents

Semiconductor element inspecting substrate Download PDF

Info

Publication number
JP2010185869A
JP2010185869A JP2010004970A JP2010004970A JP2010185869A JP 2010185869 A JP2010185869 A JP 2010185869A JP 2010004970 A JP2010004970 A JP 2010004970A JP 2010004970 A JP2010004970 A JP 2010004970A JP 2010185869 A JP2010185869 A JP 2010185869A
Authority
JP
Japan
Prior art keywords
substrate
metallized layer
semiconductor element
layer
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010004970A
Other languages
Japanese (ja)
Other versions
JP5671237B2 (en
Inventor
Hisayoshi Kamiya
尚慶 神谷
Tomoaki Mizutani
友昭 水谷
Takaari Nasu
孝有 奈須
Tatsuya Kato
達哉 加藤
Tomohide Yamada
智英 山田
Hiroyuki Takahashi
裕之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2010004970A priority Critical patent/JP5671237B2/en
Publication of JP2010185869A publication Critical patent/JP2010185869A/en
Application granted granted Critical
Publication of JP5671237B2 publication Critical patent/JP5671237B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor element inspecting substrate, in which breakage such as a crack is hardly caused in the periphery of a metallized layer with a stud joined thereto. <P>SOLUTION: The peripheral end of a fillet 61 is held to the inside from the peripheral end of a metallized layer 57 so as to satisfy predetermined conditions indicated in the claim 1. That is, a ratio (F/H) of the length F of the base of a fillet 61 to the height H of the fillet 61 is 4.3 or above. Accordingly, the joint strength of a stud 23 is increased, producing an effect that breakage such as a crack is hardly caused in the periphery of the metallized layer 57 with the stud 23 joined thereto. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体素子検査用装置に取り付けるための基板表面から突出する突出部材を備えた半導体素子検査用基板に関するものである。   The present invention relates to a semiconductor element inspection substrate provided with a protruding member protruding from a substrate surface for mounting on a semiconductor element inspection apparatus.

近年、IC検査として、Siウェハー単位で検査を行う要求が多くなっており、特に、Siウェハーの大型化が進む現在では、例えばφ300mm(12inch)のウェハー対応が必要となっている。   In recent years, there has been an increasing demand for IC inspection in units of Si wafers, and in particular, at the present time when the size of Si wafers is increasing, it is necessary to deal with wafers having a diameter of 300 mm (12 inches), for example.

これらのウェハーを検査するに当たっては、強度や絶縁性等の観点から、セラミック製の半導体素子検査用基板が開発されており、半導体素子検査用基板は基板保持装置に固定されて用いられる(特許文献1参照)。   In inspecting these wafers, a ceramic element inspection substrate made of ceramic has been developed from the viewpoint of strength, insulation, etc., and the semiconductor element inspection substrate is fixed to a substrate holding device (Patent Document). 1).

前記半導体素子検査用基板は、内部に導電層を有する多層セラミック基板の表面に、ICとコンタクトする接続端子を備えるとともに、半導体素子検査用基板を基板保持装置に固定するために、基板表面から突出する突出部材(スタッド)を備えている。   The semiconductor element inspection substrate includes a connection terminal that contacts an IC on the surface of a multilayer ceramic substrate having a conductive layer therein, and protrudes from the substrate surface to fix the semiconductor element inspection substrate to the substrate holding device. Protruding members (studs) are provided.

この突出部材は、例えば円柱状の金属製の部材であり、多層セラミック基板の表面に形成されたメタライズ層上に、ロウ材により接合されている。   This protruding member is, for example, a cylindrical metal member, and is joined to the metallized layer formed on the surface of the multilayer ceramic substrate by a brazing material.

特開2006−343350号公報JP 2006-343350 A

しかしながら、従来の技術では、ロウ材によって形成されたフィレットは、メタライズ層の端部と同じ位置まで広がるか、或いは、その端部よりわずかに引き下がった位置まで形成されるだけであるので、また、半導体素子検査用基板を基板保持装置に固定する際には、突出部材及び多層セラミック基板に大きな力が加わるので、特に多層セラミック基板の強度が低い場合には、メタライズ層の端部周辺でセラミック基体本体部にクラック等が入るという問題があった。   However, in the conventional technology, the fillet formed of the brazing material is spread to the same position as the end of the metallized layer or is formed only to a position slightly pulled down from the end. When the semiconductor element inspection substrate is fixed to the substrate holding device, a large force is applied to the protruding member and the multilayer ceramic substrate. Therefore, especially when the strength of the multilayer ceramic substrate is low, the ceramic substrate around the edge of the metallized layer. There was a problem that cracks and the like entered the main body.

本発明は、上述した課題を解決するためになされたものであり、突出部材が接合されたメタライズ層の周辺において、クラック等の破損が生じ難い半導体素子検査用基板を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor element inspection substrate that is less susceptible to damage such as cracks around a metallized layer to which a protruding member is bonded. .

(1)請求項1の発明は、多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合された半導体素子検査用基板であって、前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと、前記ロウ材層の底面の同じ径方向の長さRLとの差(ML−RL)が、前記突出部材の外周の全周にわたって0.65mm以上であることを特徴とする。   (1) The invention of claim 1 is a semiconductor device inspection substrate comprising a metallized layer on the surface of a multilayer ceramic substrate, and a protruding member that protrudes from the substrate surface via a brazing material layer on the metallized layer. The difference between the radial length ML of the metallized layer and the same radial length RL of the bottom surface of the brazing material layer (ML−RL) centering on the area center of the bottom surface of the protruding member Is 0.65 mm or more over the entire outer periphery of the protruding member.

本発明では、例えば図6(a)に示す様に、メタライズ層の径方向の長さMLとロウ材層の底面の同じ径方向の長さRLとの差(ML−RL)、即ち、同じ径方向におけるメタライズ層の外周端とロウ材層の外周端との間隔が、突出部材の外周の全周にわたって0.65mm以上である。   In the present invention, for example, as shown in FIG. 6A, the difference (ML−RL) between the radial length ML of the metallized layer and the same radial length RL of the bottom surface of the brazing material layer, that is, the same The distance between the outer peripheral end of the metallized layer and the outer peripheral end of the brazing material layer in the radial direction is 0.65 mm or more over the entire outer periphery of the protruding member.

この条件が満たされた場合には、ロウ付け工程における冷却段階で、ロウ材端部に発生する応力がメタライズ層中で緩和されることにより、後に実験例の表1及び表4に示す様に、突出部材の接合強度(密着強度)を十分に確保することができる。   When this condition is satisfied, the stress generated at the end of the brazing material is relaxed in the metallized layer at the cooling stage in the brazing process, and as shown in Tables 1 and 4 of the experimental examples later. The bonding strength (adhesion strength) of the protruding member can be sufficiently ensured.

なお、前記径方向とは、面積中心を通る(基板表面に直角な)中心軸から直角に(従って基板表面に平行に)外側に向かって伸びる方向であり、突出部材の底面が円の場合は、その半径方向である(以下同様)。   The radial direction is a direction extending from the central axis passing through the center of the area (perpendicular to the substrate surface) to the outside at right angles (thus parallel to the substrate surface), and when the bottom surface of the protruding member is a circle. , In the radial direction (the same applies hereinafter).

(2)請求項2の発明は、多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合された半導体素子検査用基板であって、前記突出部材の外周における前記ロウ材層のフィレットの底辺の長さFとフィレットの高さHとの比(F/H)が、4.3以上であることを特徴とする。   (2) The invention of claim 2 is a semiconductor element inspection substrate comprising a metallized layer on the surface of a multilayer ceramic substrate, and a protruding member protruding from the substrate surface via a brazing material layer on the metallized layer. The ratio (F / H) of the length F of the bottom of the fillet of the brazing material layer and the height H of the fillet on the outer periphery of the protruding member is 4.3 or more.

本発明は、例えば図6(b)に示す様に、フィレット(隅肉)の底辺の長さFとフィレットの高さHとの比(F/H)が、4.3以上であるので、後の実験例の表1及び表2に示す様に、突出部材の接合強度が高いという効果がある。   In the present invention, for example, as shown in FIG. 6B, the ratio (F / H) of the length F of the bottom of the fillet (fillet) and the height H of the fillet is 4.3 or more. As shown in Table 1 and Table 2 of the later experimental examples, there is an effect that the bonding strength of the protruding member is high.

ここで、フィレットの底辺の長さFとは、突出部材の外周面に対して垂直方向(突出部材が円形の場合は法線方向)におけるフィレット部分の長さである。
(3)請求項3の発明は、多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合された半導体素子検査用基板であって、前記メタライズ層の表面積Mと前記突出部材の底面積Sとの比(M/S)が、1.8以上、4.0以下であることを特徴とする。
Here, the length F of the bottom of the fillet is the length of the fillet portion in the direction perpendicular to the outer peripheral surface of the protruding member (or the normal direction when the protruding member is circular).
(3) The invention of claim 3 is a semiconductor element inspection substrate comprising a metallized layer on the surface of a multilayer ceramic substrate, and a protruding member that protrudes from the substrate surface via a brazing material layer on the metallized layer. The ratio (M / S) between the surface area M of the metallized layer and the bottom area S of the protruding member is 1.8 or more and 4.0 or less.

本発明は、例えば図6(c)に示す様に、メタライズ層の表面積Mと突出部材の底面積Sとの比(M/S)が、1.8以上、4.0以下であるので、後の実験例の表1及び表3に示す様に、突出部材の接合強度が高いという効果がある。   In the present invention, for example, as shown in FIG. 6C, the ratio (M / S) between the surface area M of the metallized layer and the bottom area S of the protruding member is 1.8 or more and 4.0 or less. As shown in Tables 1 and 3 of the later experimental examples, there is an effect that the bonding strength of the protruding member is high.

なお、M/Sが、4.0を上回る場合には、突出部材の底面積がメタライズ層の面積に対して必要以上に小さくなり、突出部材自身の強度が、突出部材とメタライズ層並びに多層セラミック基板との接着強度より低下し、十分な機械的強度が得られない。   In addition, when M / S exceeds 4.0, the bottom area of the projecting member becomes smaller than necessary with respect to the area of the metallized layer, and the strength of the projecting member itself is higher than that of the projecting member, the metallized layer, and the multilayer ceramic. It is lower than the adhesive strength with the substrate, and sufficient mechanical strength cannot be obtained.

(4)請求項4の発明は、多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合された半導体素子検査用基板であって、前記半導体素子検査用基板を厚み方向に見た場合に、前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと前記突出部材の底面の同じ径方向の長さSLとの比(ML/SL)が1.4以上となる範囲が、前記突出部材の中心角の62%以上であることを特徴とする。   (4) The invention of claim 4 is a semiconductor element inspection substrate comprising a metallized layer on the surface of a multilayer ceramic substrate and a protruding member protruding from the substrate surface via a brazing material layer on the metallized layer. When the semiconductor element inspection substrate is viewed in the thickness direction, the radial direction length ML of the metallized layer and the same diameter of the bottom surface of the projecting member are centered on the center of the area of the bottom surface of the projecting member. The range in which the ratio (ML / SL) to the direction length SL is 1.4 or more is 62% or more of the central angle of the protruding member.

本発明は、例えば図6(c)に示す様に、メタライズ層の径方向の長さMLと前記突出部材の底面の同じ径方向の長さSLとの比(ML/SL)が1.4以上となる範囲が、例えば図9に示す様に、突出部材の中心角の62%以上であるので(同図の円の白色部分の中心角の割合)、後の実験例に示す様に、突出部材の接合強度が高いという効果がある。   In the present invention, for example, as shown in FIG. 6C, the ratio (ML / SL) of the radial length ML of the metallized layer to the same radial length SL of the bottom surface of the protruding member is 1.4. For example, as shown in FIG. 9, the above range is 62% or more of the central angle of the protruding member (the ratio of the central angle of the white portion of the circle in the same figure). There is an effect that the joint strength of the protruding member is high.

なお、メタライズ層の径方向の長さMLと突出部材の底面の同じ径方向の長さSLとの比(ML/SL)とは、同一の径方向において、前記中心からのメタライズ層の長さと突出部材の長さとの比をとったものである(以下同様)。   Note that the ratio (ML / SL) between the radial length ML of the metallized layer and the same radial length SL of the bottom surface of the protruding member is the length of the metallized layer from the center in the same radial direction. It is a ratio to the length of the protruding member (the same applies hereinafter).

(5)請求項5の発明は、多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合された半導体素子検査用基板であって、前記半導体素子検査用基板を厚み方向に見た場合に、前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと前記ロウ材層の底面の同じ径方向の長さFLとの比(ML/RL)が1.1以上となる範囲が、前記突出部材の中心角の62%以上であることを特徴とする。   (5) The invention of claim 5 is a semiconductor element inspection substrate comprising a metallized layer on the surface of a multilayer ceramic substrate, and a projecting member projecting from the substrate surface via a brazing material layer on the metallized layer. When the semiconductor element inspection substrate is viewed in the thickness direction, the radial length ML of the metallized layer and the bottom surface of the brazing material layer are the same with the center of the area of the bottom surface of the protruding member as the center. The range in which the ratio (ML / RL) to the length FL in the radial direction is 1.1 or more is 62% or more of the central angle of the protruding member.

本発明は、例えば図6(c)に示す様に、メタライズ層の径方向の長さMLとロウ材層の底面の同じ径方向の長さRLとの比(ML/RL)が1.1以上となる範囲が、図9に示す様に、突出部材の中心角の62%以上であるので(同図の円の白色部分の中心角の割合)、後の実験例に示す様に、突出部材の接合強度が高いという効果がある。   In the present invention, for example, as shown in FIG. 6C, the ratio (ML / RL) of the length ML in the radial direction of the metallized layer and the length RL in the same radial direction of the bottom surface of the brazing material layer is 1.1. Since the above range is 62% or more of the central angle of the protruding member as shown in FIG. 9 (ratio of the central angle of the white portion of the circle in the same figure), as shown in the later experimental example, There is an effect that the joint strength of the member is high.

(6)請求項6の発明では、前記多層セラミック基板は、ガラスセラミックからなることを特徴とする。
本発明は、多層セラミック基板のセラミック材料を例示したものである。つまり、セラミック成分がガラスセラミックである場合は、ガラスを含まない場合に比べて強度が弱いが、本発明では、そのような強度が弱い材料であっても、クラック等の発生を抑制することができる。
(6) The invention of claim 6 is characterized in that the multilayer ceramic substrate is made of glass ceramic.
The present invention exemplifies a ceramic material of a multilayer ceramic substrate. In other words, when the ceramic component is glass ceramic, the strength is weaker than when glass is not included, but the present invention can suppress the occurrence of cracks and the like even with such a weak material. it can.

以下、前記各請求項の発明の構成について説明する。
・前記突出部材は、多層セラミック基板の表面に接合されてその表面より(例えば垂直に)外側方向に突出する部材であり、その材料としては、例えばコバールなどの金属を採用できる。また、その形状としては、その底面が円形等の柱状(円柱状)の部材を採用できる。
The configuration of the invention of each claim will be described below.
The protruding member is a member that is bonded to the surface of the multilayer ceramic substrate and protrudes outward (for example, vertically) from the surface, and a metal such as Kovar can be used as the material. Moreover, as the shape, a columnar (cylindrical) member having a circular bottom surface can be employed.

また、この突出部材としては、軸方向に沿って同一の(軸に直角な)断面形状又は径を有する部材に限らず、軸方向に沿って異なる断面形状又は径の部材を採用できる。例えば、多層セラミック基板に接合される例えば円盤状の大径部と、その大径部から(基板から遠ざかるように)突出する例えば円柱状の(大径部より径の小さな)小径部とからなる構成を採用できる。   Further, the projecting member is not limited to a member having the same cross-sectional shape or diameter (perpendicular to the axis) along the axial direction, and a member having a different cross-sectional shape or diameter along the axial direction can be adopted. For example, it is composed of, for example, a disk-shaped large-diameter portion joined to a multilayer ceramic substrate, and a cylindrical-shaped (smaller diameter than the large-diameter portion) projecting from the large-diameter portion (away from the substrate). Configuration can be adopted.

特に、本発明は、大径部の底面の面積が60〜110mm2(円盤の場合は直径8.7〜12mm)、小径部の(軸に直角な)断面積が7〜20mm2(円柱の場合は直径3〜5mm)の範囲のように、大きさサイズの突出部材を多層セラミック基板に接合する場合に大きな効果が得られる。 In particular, according to the present invention, the area of the bottom surface of the large-diameter portion is 60 to 110 mm 2 (diameter 8.7 to 12 mm in the case of a disk), and the cross-sectional area (perpendicular to the axis) of the small-diameter portion is 7 to 20 mm 2 In this case, a large effect can be obtained when a projecting member having a size is joined to the multilayer ceramic substrate as in the range of 3 to 5 mm in diameter.

・前記多層セラミック基板を構成するセラミック材料としては、例えばアルミナを採用できる。また、例えばムライト(3Al23・2SiO2)及びホウケイ酸系ガラスを主成分とするガラスセラミックを採用できる。 -As a ceramic material which comprises the said multilayer ceramic substrate, an alumina is employable, for example. Further, for example, glass ceramics mainly composed of mullite (3Al 2 O 3 .2SiO 2 ) and borosilicate glass can be employed.

・前記メタライズ層の材料としては、タングステン、モリブデン、銀、銅、或いはそれらの合金を採用できる。
・前記ロウ材の材料としては、Au−Sn系、Ag−Cu系等の材料を採用できる。
-As a material of the metallized layer, tungsten, molybdenum, silver, copper, or an alloy thereof can be adopted.
-As a material of the said brazing material, Au-Sn type | system | group, Ag-Cu type material, etc. are employable.

第1実施例の半導体素子検査用基板及び基板保持装置を破断して示す説明図である。It is explanatory drawing which fractures | ruptures and shows the board | substrate for a semiconductor element test | inspection and board | substrate holding | maintenance apparatus of 1st Example. 半導体素子検査用基板の平面図である。It is a top view of the board | substrate for semiconductor element inspection. 多層セラミック基板を拡大し破断して示す説明図である。It is explanatory drawing which expands and shows a multilayer ceramic substrate. 半導体素子検査用基板のメタライズ層周辺を拡大して示す説明図である。It is explanatory drawing which expands and shows the metallization layer periphery of the board | substrate for semiconductor element inspection. (a)はメタライズ層に接合されたスタッドを示す平面図、(b)はそのA−A’断面図である。(A) is a top view which shows the stud joined to the metallization layer, (b) is the A-A 'sectional drawing. 各寸法等の位置や名称を示す説明図である。It is explanatory drawing which shows the position and names, such as each dimension. メタライズ層の形成工程を示す説明図である。It is explanatory drawing which shows the formation process of a metallizing layer. スタッドのロウ付け工程を示す説明図である。It is explanatory drawing which shows the brazing process of a stud. 請求項4、5の中心角の割合を示す説明図である。It is explanatory drawing which shows the ratio of the center angle of Claims 4 and 5.

以下、本発明の実施例を、図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

a)まず、本実施例の半導体素子検査用基板とそれを固定する基板保持装置を、図1に基づいて説明する。
図1に示す様に、本実施例の半導体素子検査用基板1は、半導体素子の一つであるシリコンウェハー(図示せず)の電気検査を行う場合に、基板保持装置3に固定されて使用されるものである。
a) First, a semiconductor element inspection substrate of this embodiment and a substrate holding apparatus for fixing the substrate will be described with reference to FIG.
As shown in FIG. 1, the semiconductor element inspection substrate 1 of this embodiment is used by being fixed to a substrate holding device 3 when performing electrical inspection of a silicon wafer (not shown) which is one of the semiconductor elements. It is what is done.

前記基板保持装置3では、補強板であるドライブボード5に配線ボード7が積層されており、配線ボード7の同図下面側の周囲に、四角枠状のフレーム9が取り付けられている。   In the substrate holding device 3, a wiring board 7 is laminated on a drive board 5 which is a reinforcing plate, and a square frame 9 is attached around the lower side of the wiring board 7.

一方、半導体素子検査用基板1は、フレーム9の枠内において、配線ボード7の下面側に、板状のインターポーザー11を介して配置されている。
この半導体素子検査用基板1の下面側には、シリコンウェハーに接触する接触端子13が設けられており、インターポーザー11の両側にも、接触端子15、17が設けられている。なお、インターポーザー11の各面側の接触端子15、17は、それぞれ配線ボード7と半導体素子検査用基板1とに接触している。
On the other hand, the semiconductor element testing substrate 1 is disposed on the lower surface side of the wiring board 7 in the frame 9 via a plate-shaped interposer 11.
Contact terminals 13 that come into contact with the silicon wafer are provided on the lower surface side of the semiconductor element inspection substrate 1, and contact terminals 15 and 17 are also provided on both sides of the interposer 11. The contact terminals 15 and 17 on each surface side of the interposer 11 are in contact with the wiring board 7 and the semiconductor element inspection substrate 1, respectively.

また、半導体素子検査用基板1の中央には、後に詳述する大径部19と小径部21とを有する円柱状の突出部材(スタッド)23が接合されており、このスタッド23には、同様に大径部25と小径部27とを有する円柱状の延長スタッド29がネジ構造により結合されている。つまり、スタッド23上部のネジ部31と延長スタッド29下部のネジ孔33との螺合により、スタッド23と延長スタッド29とが一体に結合している。   Further, a cylindrical projecting member (stud) 23 having a large diameter portion 19 and a small diameter portion 21 which will be described in detail later is joined to the center of the semiconductor element inspection substrate 1. A cylindrical extension stud 29 having a large-diameter portion 25 and a small-diameter portion 27 is coupled by a screw structure. In other words, the stud 23 and the extension stud 29 are integrally coupled by screwing the screw portion 31 above the stud 23 and the screw hole 33 below the extension stud 29.

前記延長スタッド29は、ドライブボード5及び配線ボード7の中央にて板厚方向に開けられた貫通孔35を貫くように配置されており、延長スタッド29上部のネジ部37にはナット39が螺合し、ナット39の下側には、貫通孔35の段部41に当接するテーパ状のスプリングワッシャ43がはめ込まれている。   The extension stud 29 is disposed so as to pass through a through hole 35 opened in the thickness direction at the center of the drive board 5 and the wiring board 7, and a nut 39 is screwed into the screw portion 37 above the extension stud 29. In addition, a tapered spring washer 43 that is in contact with the step portion 41 of the through hole 35 is fitted below the nut 39.

つまり、貫通孔35は、その中央で径が小さくなっており、ドライブボード5の小径部分44の下側にて、延長スタッド29の大径部25の上面が当接し、前記小径部分44の上側(段部41)にて、スプリングワッシャ43が当接している。   That is, the through-hole 35 has a small diameter at the center thereof, and the upper surface of the large-diameter portion 25 of the extension stud 29 abuts on the lower side of the small-diameter portion 44 of the drive board 5. The spring washer 43 is in contact with the (step portion 41).

従って、ナット39を締め付けることにより、延長スタッド29及びスタッド23(従って半導体素子検査用基板1)が上方に移動し、これにより、半導体素子検査用基板1をドライブボード5に固定することができる。   Therefore, by tightening the nut 39, the extension stud 29 and the stud 23 (and hence the semiconductor element inspection substrate 1) are moved upward, whereby the semiconductor element inspection substrate 1 can be fixed to the drive board 5.

そして、上述した半導体素子検査用基板1は、例えばφ300mm(12inch)のシリコンウェハーに対応したものであり、(各ICチップを切り出す前の)シリコンウェハーにおけるICチップの端子に接触金具13が接触することにより、一度に多数のICチップの検査を行うことが可能である。   The semiconductor element inspection substrate 1 described above corresponds to, for example, a φ300 mm (12 inch) silicon wafer, and the contact fitting 13 contacts the terminal of the IC chip on the silicon wafer (before cutting out each IC chip). Thus, it is possible to inspect a large number of IC chips at a time.

b)次に、前記半導体素子検査用基板1について、図2〜図6に基づいて詳細に説明する。
図2に示す様に、半導体素子検査用基板1は、例えば縦96.25mm×横91.17mm×厚み4.45mmの長方形の板状の多層セラミック基板45を主体とし、この多層セラミック基板45の一方の表面に、前記スタッド23がAgとCuを含むロウ材によってロウ付けされたものである。
b) Next, the semiconductor element inspection substrate 1 will be described in detail with reference to FIGS.
As shown in FIG. 2, the semiconductor element inspection substrate 1 mainly includes a rectangular plate-shaped multilayer ceramic substrate 45 having a length of 96.25 mm, a width of 91.17 mm, and a thickness of 4.45 mm. The stud 23 is brazed on one surface with a brazing material containing Ag and Cu.

このうち、前記多層セラミック基板45は、図3に内部を破断して示す様に、ガラスセラミック層47が板厚方向に複数積層された構造を有している。
このガラスセラミック層47は、例えばガラス成分とセラミック成分との混合物を、例えば800〜1050℃程度の低温にて焼成した低温焼成のガラスセラミックで構成されている。詳しくは、各ガラスセラミック層47(従って多層セラミック基板45のガラスセラミック部分)は、ムライト及びホウケイ酸系ガラスをセラミックの主成分とするガラスセラミックからなる。
Of these, the multilayer ceramic substrate 45 has a structure in which a plurality of glass ceramic layers 47 are laminated in the thickness direction as shown in FIG.
The glass ceramic layer 47 is made of, for example, a low temperature fired glass ceramic obtained by firing a mixture of a glass component and a ceramic component at a low temperature of about 800 to 1050 ° C., for example. Specifically, each glass ceramic layer 47 (and hence the glass ceramic portion of the multilayer ceramic substrate 45) is made of a glass ceramic whose main component is mullite and borosilicate glass.

また、多層セラミック基板45の両表面には、多数の電極49、51が形成され、多層セラミック基板45の内部(詳しくは各ガラスセラミック層47の境界部分)には、内部配線層53が形成されている。更に、多層セラミック基板45の表面の電極49と裏面の電極51とを、内部配線層53を介して電気的に接続するように、基板の厚み方向に伸びる層間接続導体(ビア)55が形成されている。   A large number of electrodes 49 and 51 are formed on both surfaces of the multilayer ceramic substrate 45, and an internal wiring layer 53 is formed inside the multilayer ceramic substrate 45 (specifically, at the boundary between the glass ceramic layers 47). ing. Furthermore, an interlayer connection conductor (via) 55 extending in the thickness direction of the substrate is formed so as to electrically connect the electrode 49 on the front surface of the multilayer ceramic substrate 45 and the electrode 51 on the back surface via the internal wiring layer 53. ing.

従って、前記図2に示す様に、多層セラミック基板45の表面には、多数の電極49が露出しており、この電極49の表面には、上述した接触端子13(図1参照)が配置されている。   Therefore, as shown in FIG. 2, a large number of electrodes 49 are exposed on the surface of the multilayer ceramic substrate 45, and the contact terminals 13 (see FIG. 1) described above are arranged on the surface of the electrodes 49. ing.

なお、電極49、51としては、Ti、Cr、Mo、Cu、Ni、Au、及びそれらを組み合わせた導体で構成でき、内部配線層53やビア55を構成する導体としては、ガラスセラミックの焼成の際に低温で同時焼成可能な、Ag、Ag/Pt合金、Ag/Pd合金などの導体が使用できる。   The electrodes 49 and 51 can be composed of Ti, Cr, Mo, Cu, Ni, Au, and conductors combining them, and the conductors constituting the internal wiring layer 53 and the vias 55 are made of a sintered glass ceramic. In particular, a conductor such as Ag, an Ag / Pt alloy, or an Ag / Pd alloy that can be simultaneously fired at a low temperature can be used.

本実施例では、電極49、51は、Ti層上にCu層、Ni層、Au層を順に形成した多層構造(図示せず)となっている。
更に、前記多層セラミック基板45の表面には、多数の電極49以外に、基板表面の中央と四隅に、メタライズ層57が形成されている。
In this embodiment, the electrodes 49 and 51 have a multilayer structure (not shown) in which a Cu layer, a Ni layer, and an Au layer are sequentially formed on a Ti layer.
Further, a metallized layer 57 is formed on the surface of the multilayer ceramic substrate 45 at the center and four corners of the substrate surface, in addition to a large number of electrodes 49.

このメタライズ層57は、図4に拡大して示す様に、縦15.7mm×横17.0mmで、四隅の角部が縦2.5mm×横2.5mmだけ切りかかれた十字形状のパターンである。なお、メタライズ層57は、下層より、Ti/Cu/Ni/Auが順次積層されたものである。   4, the metallized layer 57 is a cross-shaped pattern in which 15.7 mm in length × 17.0 mm in width and corners of four corners are cut out by 2.5 mm in length × 2.5 mm in width. is there. The metallized layer 57 is formed by sequentially stacking Ti / Cu / Ni / Au from the lower layer.

一方、図5に示す様に、前記スタッド23は、例えば外径9.66mm×厚み1.0mmの円盤状の大径部19の上に、例えば外径3.7mm×高さ5.4mmの円柱状の小径部21が同軸に形成された円柱構造を有しており、小径部21の外周はネジ部33とされている。なお、スタッド23の材質としては、例えばコバールを採用できる。また、スタッド23には、ロウ材の濡れ性を向上させるために、NiメッキとAuメッキが施されている。   On the other hand, as shown in FIG. 5, the stud 23 has, for example, an outer diameter of 3.7 mm × height of 5.4 mm on a disk-shaped large diameter portion 19 having an outer diameter of 9.66 mm × thickness of 1.0 mm. The cylindrical small-diameter portion 21 has a cylindrical structure formed coaxially, and the outer periphery of the small-diameter portion 21 is a screw portion 33. As a material of the stud 23, for example, Kovar can be adopted. The stud 23 is plated with Ni and Au in order to improve the wettability of the brazing material.

このスタッド23は、多層セラミック基板45の中央のメタライズ層57上にて、メタライズ層57の中心(面積中心)とスタッド23の中心を一致させるようにして、例えばAu−Sn系のロウ材により接合されている。   The stud 23 is bonded to the center (area center) of the metallized layer 57 and the center of the stud 23 on the metallized layer 57 at the center of the multilayer ceramic substrate 45 by, for example, Au—Sn brazing material. Has been.

つまり、メタライズ層57とスタッド23との間には、ロウ材からなるロウ材層59が形成されており、このロウ材層59は、スタッド23の大径部19の外周側にてフィレット(ロウ材溜部)61を形成している。   That is, a brazing material layer 59 made of a brazing material is formed between the metallized layer 57 and the stud 23, and this brazing material layer 59 fillets (brazing) on the outer peripheral side of the large diameter portion 19 of the stud 23. Material reservoir portion) 61 is formed.

特に本実施例では、フィレット61の外周端は、メタライズ層57の外周端より、前記請求項1に示した所定の条件を満たすように、スタッド23の外周の全周にわたって内側に引き下がっている。   In particular, in this embodiment, the outer peripheral end of the fillet 61 is drawn inward from the outer peripheral end of the metallized layer 57 over the entire outer periphery of the stud 23 so as to satisfy the predetermined condition shown in the first aspect.

即ち、図6(a)に示す様に、スタッド23の底面の面積中心を中心にして、メタライズ層57の半径方向の長さMLと、ロウ材層59の底面の同じ半径方向の長さRLとの差(ML−RL)が、スタッド23の外周の全周にわたり0.65mm以上である。   That is, as shown in FIG. 6A, centering on the area center of the bottom surface of the stud 23, the radial length ML of the metallized layer 57 and the same radial length RL of the bottom surface of the brazing material layer 59 are provided. (ML−RL) is 0.65 mm or more over the entire outer periphery of the stud 23.

また、本実施例では、フィレット61の外周端は、メタライズ層57の外周端より、前記請求項2に示した所定の条件を満たすように、内側に引き下がっている。
即ち、図6(b)に示す様に、フィレット61の底辺の長さFとフィレット61の高さHとの比(F/H)が、4.3以上である。
Further, in this embodiment, the outer peripheral end of the fillet 61 is pulled inward from the outer peripheral end of the metallized layer 57 so as to satisfy the predetermined condition shown in claim 2.
That is, as shown in FIG. 6B, the ratio (F / H) between the length F of the bottom side of the fillet 61 and the height H of the fillet 61 is 4.3 or more.

ここで、フィレット61の底辺の長さFとは、スタッド23の外周面から、その法線方向の外側に張り出す長さ(平均値)であり、フィレット61の高さHとは、メタライズ層57の表面からのフィレット61の高さ(平均値)である。   Here, the length F of the bottom side of the fillet 61 is a length (average value) protruding from the outer peripheral surface of the stud 23 to the outside in the normal direction, and the height H of the fillet 61 is a metallized layer. This is the height (average value) of the fillet 61 from the surface of 57.

c)次に、半導体素子検査用基板1の製造方法を、図7及び図8に基づいて詳細に説明する。
(1)まず、多層セラミック基板45の製造方法を説明する。
c) Next, a method for manufacturing the semiconductor element inspection substrate 1 will be described in detail with reference to FIGS.
(1) First, a method for manufacturing the multilayer ceramic substrate 45 will be described.

・セラミック原料粉末として、平均粒径:3μm、比表面積:2.0m2/gのSiO2、Al23、B23を主成分とするホウケイ酸系ガラス粉末と、平均粒径:2μm、比表面積:3.0m2/gのムライト粉末とを用意した。 - As the ceramic raw material powder, average particle size: 3 [mu] m, specific surface area: a borosilicate glass powder of 2.0 m 2 / g SiO of 2, Al 2 O 3, B 2 O 3 as a main component, the average particle diameter: 2 μm and a specific surface area: 3.0 m 2 / g mullite powder were prepared.

更に、シート成形時のバインダー成分及び可塑剤成分として、アクリル系バインダー及びDOP(ジ・オクチル・フタレート)を用意した。
そして、アルミナ製のポットに、ホウケイ酸ガラス粉末とムライト粉末とを、質量比で50:50、総量1000g投入するとともに、アクリル樹脂を120g投入した。更に、適当なスラリー粘度とシート強度を持たせるのに必要な量の溶剤(MEK:メチルエチルケトン)と可塑剤(DOP)を上記ポットに入れ、3時間混合することにより、セラミックスラリーを得た。
Furthermore, an acrylic binder and DOP (dioctyl phthalate) were prepared as a binder component and a plasticizer component during sheet molding.
Then, a borosilicate glass powder and a mullite powder were introduced into an alumina pot at a mass ratio of 50:50 in a total amount of 1000 g, and 120 g of an acrylic resin was added. Furthermore, a ceramic slurry was obtained by putting an amount of a solvent (MEK: methyl ethyl ketone) and a plasticizer (DOP) necessary for giving an appropriate slurry viscosity and sheet strength into the pot and mixing them for 3 hours.

得られたセラミックスラリーを用いて、ドクターブレード法により、厚み0.15mmの(各ガラスセラミック層47用の)第1グリーンシートを作製した。
・また、前記第1グリーンシートを作製する工程とは別に、拘束シート(第2グリーンシート)を作製するために、セラミック原料粉末として、平均粒径:2μm、比表面積:1m2/gのアルミナ粉末を用意した。
A first green sheet (for each glass ceramic layer 47) having a thickness of 0.15 mm was produced by the doctor blade method using the obtained ceramic slurry.
In addition to the step of producing the first green sheet, alumina having an average particle size of 2 μm and a specific surface area of 1 m 2 / g is used as a ceramic raw material powder to produce a constraining sheet (second green sheet). Powder was prepared.

更に、シート形成時のバインダー成分としてアクリル系バインダー、可塑剤成分としてDOP、溶剤としてMEKを用意した。
そして、前記第1グリーンシートと同様に、アルミナ製のポットに、アルミナ粉末を1000g、アクリル樹脂を120g投入し、更に、スラリー粘度とシート強度を持たせるために、必要な量の溶剤(MEK)と可塑剤(DOP)を投入し、3時間混合してスラリーを得た。
Furthermore, an acrylic binder was prepared as a binder component during sheet formation, DOP as a plasticizer component, and MEK as a solvent.
As in the case of the first green sheet, 1000 g of alumina powder and 120 g of acrylic resin are put into an alumina pot, and a necessary amount of solvent (MEK) is added to give slurry viscosity and sheet strength. And a plasticizer (DOP) were added and mixed for 3 hours to obtain a slurry.

このスラリーを用いて、ドクターブレード法により、厚み0.30mmの第2グリーンシートを作製した。
・次に、前記第1グリーンシートに、ビアホールを形成し、そのビアホールに、例えばAg系ペーストを充填した。また、第1グリーンシートの表面の必要な箇所に、Ag系ペーストを用いて、印刷によって(内部配線層53となる)導電パターンを形成した。
Using this slurry, a second green sheet having a thickness of 0.30 mm was produced by a doctor blade method.
Next, a via hole was formed in the first green sheet, and the via hole was filled with, for example, an Ag-based paste. Further, a conductive pattern (to be the internal wiring layer 53) was formed by printing using an Ag-based paste at a required location on the surface of the first green sheet.

・次に、各第1グリーンシートを、順次積層し、更にその積層体の両側に第2セラミックシートを積層した。
・次に、プレス機にて、第2セラミックシートを積層した積層体の積層方向の両側から0.2MPaの押圧力を加えながら、850℃にて30分間焼成(脱脂焼成)した。
-Next, each 1st green sheet was laminated | stacked sequentially, and also the 2nd ceramic sheet was laminated | stacked on both sides of the laminated body.
-Next, it baked for 30 minutes (degreasing baking) at 850 degreeC, applying the pressurization force of 0.2 MPa from the both sides of the lamination direction of the laminated body which laminated | stacked the 2nd ceramic sheet with the press machine.

・この、焼結体の両主面に残っている(未焼結の)第2グリーンシートを、水を媒体として超音波洗浄機により除去し、更に、焼結体の両外側表面を、アルミナ質砥粒を用いたラップ研磨により研磨した。なお、その後、ポリッシュ研磨を行ってもよい。   This second green sheet remaining on both main surfaces of the sintered body is removed with an ultrasonic cleaner using water as a medium, and both outer surfaces of the sintered body are made of alumina. Polishing was performed by lapping using quality abrasive grains. After that, polishing may be performed.

(2)次に、メタライズ層57の形成方法について説明する。
図7に示す様に、研磨した焼結体の表面に、スパッタによって、Ti薄膜71、Cu薄膜73を順次形成した。
(2) Next, a method for forming the metallized layer 57 will be described.
As shown in FIG. 7, a Ti thin film 71 and a Cu thin film 73 were sequentially formed on the polished sintered body by sputtering.

次に、その上に、メタライズ層57のパターン以外を覆う様にレジスト75を形成した。
次に、メタライズ層57のパターンの部分に、電解メッキによってCu層77、Ni層79を形成した。
Next, a resist 75 was formed thereon so as to cover other than the metallized layer 57 pattern.
Next, a Cu layer 77 and a Ni layer 79 were formed on the pattern portion of the metallized layer 57 by electrolytic plating.

次に、レジスト75を除去した後に、メタライズ層57のパターン以外の部分のCu薄膜71、Ti薄膜73をエッチングにより除去した。
その後、残ったパターン部分の周囲に、電解メッキによって、Ni層81、Au層83を形成して、メタライズ層57を完成した。
Next, after removing the resist 75, the Cu thin film 71 and the Ti thin film 73 other than the pattern of the metallized layer 57 were removed by etching.
Thereafter, the Ni layer 81 and the Au layer 83 were formed around the remaining pattern portion by electrolytic plating, and the metallized layer 57 was completed.

なお、焼結体の表面には、メタライズ層57の形成と同時に、ビア55に対応する位置に、従来と同様に、スパッタ、レジスト、メッキ等により、(上述したTi層、Cu層、Ni層、Au層からなる)電極49、51が形成される。   In addition, on the surface of the sintered body, at the same time as the formation of the metallized layer 57, the position corresponding to the via 55 is formed by sputtering, resist, plating, or the like (as described above, Ti layer, Cu layer, Ni layer). Electrodes 49, 51 (consisting of an Au layer) are formed.

(3)次に、スタッド23の接合方法について説明する。
図8(b)に示す様に、メタライズ層57の上に、80Au/20Snのロウ材箔(プリフォーム)91を配置し、図8(a)に示す様な、カーボン製のロウ付け治具の容器93内に多層セラミック基板45をセットし、貫通孔95を有するカーボン製の蓋97をした。
(3) Next, a method for joining the studs 23 will be described.
As shown in FIG. 8B, a 80Au / 20Sn brazing material foil (preform) 91 is arranged on the metallized layer 57, and a carbon brazing jig as shown in FIG. 8A. The multilayer ceramic substrate 45 was set in the container 93 and a carbon lid 97 having a through hole 95 was provided.

次に、図8(b)に示す様に、スタッド23を、蓋97の貫通孔95から入れてロウ材箔91上に載置し、スタッド23上にステンレス製のウエイト99を載置した。
そして、還元雰囲気のベルト炉中にて、ロウ付けした。詳しくは、300℃以上で30分間保持し、その後冷却した。
Next, as shown in FIG. 8B, the stud 23 was inserted from the through hole 95 of the lid 97 and placed on the brazing material foil 91, and a stainless steel weight 99 was placed on the stud 23.
And it brazed in the belt furnace of a reducing atmosphere. In detail, it hold | maintained at 300 degreeC or more for 30 minutes, and cooled after that.

これにより、メタライズ層57上にスタッド23が接合された半導体素子検査用基板1が完成した。
d)この様にして製造された本実施例の半導体素子検査用基板1においては、スタッド23の底面の面積中心を中心にして、メタライズ層57の半径方向の長さMLと、ロウ材層59の底面の同じ半径方向の長さRLとの差(ML−RL)が、スタッド23の外周の全周にわたり0.65mm以上であるので、ロウ付け工程における冷却段階で、ロウ材端部に発生する応力がメタライズ層57中で緩和されることにより、後に実験例の表1及び表4に示す様に、スタッド23の接合強度を十分に確保することができる。
As a result, the semiconductor element inspection substrate 1 in which the studs 23 were joined on the metallized layer 57 was completed.
d) In the semiconductor element testing substrate 1 of this embodiment manufactured in this way, the length ML in the radial direction of the metallized layer 57 around the center of the area of the bottom surface of the stud 23 and the brazing material layer 59 Since the difference (ML−RL) with the same radial length RL of the bottom surface of the steel plate is 0.65 mm or more over the entire outer circumference of the stud 23, it occurs at the brazing material end in the cooling stage in the brazing process. As the stress to be relaxed in the metallized layer 57, the bonding strength of the stud 23 can be sufficiently ensured as shown in Tables 1 and 4 of the experimental examples later.

また、フィレット61の底辺の長さFとフィレット61の高さHとの比(F/H)が、4.3以上であるので、後述する実験例に示す様に、スタッド23が接合されたメタライズ層57の周辺のガラスセラミック層47において、クラック等の破損が生じ難いという効果が得られる。これにより、スタッド23の接合強度が向上する。   Further, since the ratio (F / H) of the bottom side length F of the fillet 61 to the height H of the fillet 61 is 4.3 or more, the stud 23 is joined as shown in an experimental example described later. In the glass ceramic layer 47 around the metallized layer 57, an effect that damage such as cracks hardly occurs is obtained. Thereby, the joint strength of the stud 23 is improved.

なお、前記比の数値限定の範囲を満たす限りは、メタライズ層57のパターンは、十字形状に限らず、円形など各種の形状を採用でき、同様に、スタッド23の底面の形状も、円形に限らず、各種の形状を採用できる。   In addition, as long as the range of numerical limitation of the ratio is satisfied, the pattern of the metallized layer 57 is not limited to a cross shape, and various shapes such as a circle can be adopted. Similarly, the shape of the bottom surface of the stud 23 is also limited to a circle. It is possible to adopt various shapes.

本実施例は、前記請求項3の発明に対応したものである。
ここでは、スタッドとして、前記実施例1と同様に、底面が円形のものを用い、メタライズ層も同様に、十字形状のパターンのものを採用した。なお、寸法等、特に記載しない事項は、前記実施例1と同様である。
The present embodiment corresponds to the invention of claim 3.
Here, as in the first embodiment, the stud has a circular bottom, and the metallized layer also has a cross-shaped pattern. Matters not particularly described such as dimensions are the same as those in the first embodiment.

特に本実施例では、前記図6(c)に示す様に、メタライズ層の表面積Mとスタッドの底面積Sとの比(M/S)が、1.8以上であるので、後の実験例に示す様に、スタッドの接合強度が高いという効果がある。   Particularly in this embodiment, as shown in FIG. 6C, the ratio (M / S) of the surface area M of the metallized layer to the bottom area S of the stud is 1.8 or more. As shown in FIG. 4, there is an effect that the joint strength of the stud is high.

本実施例は、前記請求項4の発明に対応したものである。
ここでは、スタッドとして、前記実施例1と同様に、底面が円形のものを用い、メタライズ層も同様に、十字形状のパターンのものを採用した。なお、寸法等、特に記載しない事項は、前記実施例1と同様である。
This embodiment corresponds to the invention of claim 4.
Here, as in the first embodiment, the stud has a circular bottom, and the metallized layer also has a cross-shaped pattern. Matters not particularly described such as dimensions are the same as those in the first embodiment.

本実施例では、メタライズ層の面積中心とスタッドの中心軸を同じ中心とした場合に、前記図6(c)に示す様に、メタライズ層の半径方向の長さ(メタライズ層長さ)MLとスタッドの底面の同じ半径方向の長さ(スタッド底面長さ:半径)SLとの比(ML/SL)が1.4以上となる範囲が、図9に示す様に、スタッドの中心角の62%以上であるので(同図の円の白色部分の中心角の割合)、スタッドの接合強度が高いという効果がある。   In this example, when the center of the area of the metallization layer and the center axis of the stud are the same center, as shown in FIG. 6C, the length in the radial direction of the metallization layer (metallization layer length) ML The range in which the ratio (ML / SL) of the bottom surface of the stud in the same radial direction (stud bottom surface length: radius) SL is 1.4 or more is 62, which is the center angle of the stud as shown in FIG. % Or more (ratio of the central angle of the white part of the circle in the figure), the effect is that the joint strength of the stud is high.

なお、メタライズ層も円の場合には、メタライズ層長さMLは半径になり、図6(a)に示す様に、直径は2MLとなる。   When the metallized layer is also a circle, the metallized layer length ML is a radius, and the diameter is 2 ML as shown in FIG.

本実施例は、前記請求項5の発明に対応したものである。
ここでは、スタッドとして、前記実施例1と同様に、底面が円形のものを用い、メタライズ層も同様に、十字形状のパターンのものを採用した。なお、寸法等、特に記載しない事項は、前記実施例1と同様である。
This embodiment corresponds to the invention of claim 5.
Here, as in the first embodiment, the stud has a circular bottom, and the metallized layer also has a cross-shaped pattern. Matters not particularly described such as dimensions are the same as those in the first embodiment.

本実施例では、メタライズ層の面積中心とスタッドの中心軸を同じ中心とした場合に、前記図6(c)に示す様に、メタライズ層の半径方向の長さ(メタライズ層長さ)MLとロウ材層の底面の同じ半径方向の長さ(ロウ材層底面長さ:半径)RLとの比(ML/RL)が1.1以上となる範囲が、図9に示す様に、スタッドの中心角の62%以上であるので(同図の円の白色部分の中心角の割合)、スタッドの接合強度が高いという効果がある。
<実験例>
次に、本発明の効果を確認するために行った実験例について説明する。
In this example, when the center of the area of the metallization layer and the center axis of the stud are the same center, as shown in FIG. 6C, the length in the radial direction of the metallization layer (metallization layer length) ML As shown in FIG. 9, the range in which the ratio (ML / RL) of the bottom surface of the brazing material layer to the same radial length (brazing material layer bottom surface length: radius) RL is 1.1 or more is shown in FIG. Since it is 62% or more of the central angle (ratio of the central angle of the white portion of the circle in the figure), there is an effect that the joint strength of the stud is high.
<Experimental example>
Next, experimental examples conducted for confirming the effects of the present invention will be described.

本実験例では、本発明例として、下記表1〜表4に示す寸法にて、それ以外は、前記実施例1と同様な製造方法にて半導体素子検査用基板を製造し、スタッドの接合強度(引張強度)を調べた。その結果を同じく表1〜表4に記す。   In this experimental example, as an example of the present invention, a substrate for testing a semiconductor element was manufactured by the same manufacturing method as in Example 1 except for the dimensions shown in Tables 1 to 4 below, and the joint strength of the studs (Tensile strength) was examined. The results are also shown in Tables 1 to 4.

但し、本実験例では、実験例1、5〜7のメタライズ層は円形であり、実験例2〜4のメタライズ層は前記実施例1の図4に示す様な十字形(相似形状)である。また、ロウ材層の平面形状及びスタッドの底面は、全ての実施例において円形である。   However, in this experimental example, the metallized layers of Experimental Examples 1 and 5 to 7 are circular, and the metallized layers of Experimental Examples 2 to 4 are cruciforms (similar shapes) as shown in FIG. . Further, the planar shape of the brazing material layer and the bottom surface of the stud are circular in all the examples.

ここで、表2のデータは、請求項2に対応する値(F/Hが4.3以上)を示しており、表3のデータは、請求項3に対する値(M/Sが1.8以上)を示している。また、表4のデータは、請求項1の発明において、(ML−RL)が0.65mm以上の例を示している。また、同表4のデータは、請求項4の発明において、ML/SLが1.4以上となる範囲が中心角の62%以上の例と、請求項5の発明において、ML/RLが1.1以上となる範囲が中心角の62%以上の例を示している。   Here, the data in Table 2 show values corresponding to Claim 2 (F / H is 4.3 or more), and the data in Table 3 shows values for Claim 3 (M / S is 1.8). Above). The data in Table 4 shows an example in which (ML-RL) is 0.65 mm or more in the invention of claim 1. The data of Table 4 shows that in the invention of claim 4, the range in which ML / SL is 1.4 or more is 62% or more of the central angle, and in the invention of claim 5, ML / RL is 1 An example in which the range of 1 or more is 62% or more of the central angle is shown.

なお、表1〜表4における各寸法は、前記図6に示すものであり、複数箇所(9箇所)の平均を求めた値である。また。引張強度は、多層セラミック基板を固定し、スタッドを上方に引っ張った時に、スタッドが剥離した際の強度を、ロードセル(力検出器)により測定したものである。   In addition, each dimension in Table 1 to Table 4 is shown in FIG. 6 and is a value obtained by calculating an average of a plurality of places (9 places). Also. The tensile strength is a value measured by a load cell (force detector) when the stud is peeled when the multilayer ceramic substrate is fixed and the stud is pulled upward.

また、本発明から外れる比較例として、下記表5〜表8に示す寸法にて、前記本発明例と同様にして、半導体素子検査用基板を製造し、スタッドの接合強度(引張強度)を調べた。その結果を同じく表5〜表8に記す。
なお、ここで、表6のデータは、請求項2の比較例に対応する値を示しており、表7のデータは、請求項3の比較例に対する値を示している。また、表8のデータは、請求項1の比較例として、(ML−RL)が0.65mm未満の例を示している。また、同表8のデータは、請求項4の比較例として、ML/SLが1.4未満の例と、請求項5の比較例として、ML/RLが1.1未満の例を示している。なお、比較例のメタライズ層、ロウ材層、スタッドの底面は、全て円形である。
In addition, as a comparative example deviating from the present invention, a semiconductor element inspection substrate was manufactured in the same manner as the present invention example with the dimensions shown in Tables 5 to 8 below, and the joint strength (tensile strength) of the stud was examined. It was. The results are also shown in Tables 5-8.
Here, the data in Table 6 shows values corresponding to the comparative example of claim 2, and the data in Table 7 shows values for the comparative example of claim 3. The data in Table 8 shows an example in which (ML-RL) is less than 0.65 mm as a comparative example of claim 1. The data in Table 8 shows an example in which ML / SL is less than 1.4 as a comparative example of claim 4, and an example in which ML / RL is less than 1.1 as a comparative example of claim 5. Yes. In addition, the metallized layer, the brazing material layer, and the bottom surface of the stud of the comparative example are all circular.

Figure 2010185869
Figure 2010185869

Figure 2010185869
Figure 2010185869

Figure 2010185869
Figure 2010185869

Figure 2010185869
Figure 2010185869

Figure 2010185869
Figure 2010185869

Figure 2010185869
Figure 2010185869

Figure 2010185869
Figure 2010185869

Figure 2010185869
Figure 2010185869

前記表1〜表8から明らかな様に、請求項1〜5の発明の構成を有するものは、比較例に比べて接合強度が高いという顕著な効果を奏する。
尚、本発明は前記実施例になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
As apparent from Tables 1 to 8, those having the configuration of the inventions of claims 1 to 5 have a remarkable effect that the bonding strength is higher than that of the comparative example.
Needless to say, the present invention is not limited to the above-described embodiments, and can be implemented in various modes without departing from the scope of the present invention.

1…半導体素子検査用基板
23…スタッド
45…多層セラミック基板
47…ガラスセラミック層
49、51…電極
57…メタライズ層
59…ロウ材層
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device inspection substrate 23 ... Stud 45 ... Multilayer ceramic substrate 47 ... Glass ceramic layer 49, 51 ... Electrode 57 ... Metallization layer 59 ... Brazing material layer

Claims (6)

多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合された半導体素子検査用基板であって、
前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと、前記ロウ材層の底面の同じ径方向の長さRLとの差(ML−RL)が、前記突出部材の外周の全周にわたって0.65mm以上であることを特徴とする半導体素子検査用基板。
A substrate for testing a semiconductor element comprising a metallized layer on the surface of a multilayer ceramic substrate, and a projecting member projecting from the substrate surface via a brazing material layer on the metallized layer,
Centering on the center of the area of the bottom surface of the projecting member, the difference (ML−RL) between the length ML in the radial direction of the metallized layer and the length RL in the same radial direction of the bottom surface of the brazing material layer is A semiconductor element inspection substrate characterized by being 0.65 mm or more over the entire outer periphery of the protruding member.
多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合された半導体素子検査用基板であって、
前記突出部材の外周における前記ロウ材層のフィレットの底辺の長さFとフィレットの高さHとの比(F/H)が、4.3以上であることを特徴とする半導体素子検査用基板。
A semiconductor element inspection substrate comprising a metallized layer on the surface of a multilayer ceramic substrate, and a projecting member projecting from the substrate surface via a brazing material layer on the metallized layer,
The semiconductor element testing substrate, wherein a ratio (F / H) of the length F of the bottom of the fillet of the brazing material layer to the height H of the fillet on the outer periphery of the protruding member is 4.3 or more .
多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合された半導体素子検査用基板であって、
前記メタライズ層の表面積Mと前記突出部材の底面積Sとの比(M/S)が、1.8以上、4.0以下であることを特徴とする半導体素子検査用基板。
A semiconductor element inspection substrate comprising a metallized layer on the surface of a multilayer ceramic substrate, and a projecting member projecting from the substrate surface via a brazing material layer on the metallized layer,
The semiconductor element testing substrate, wherein a ratio (M / S) of a surface area M of the metallized layer to a bottom area S of the protruding member is 1.8 or more and 4.0 or less.
多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合された半導体素子検査用基板であって、
前記半導体素子検査用基板を厚み方向に見た場合に、前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと前記突出部材の底面の同じ径方向の長さSLとの比(ML/SL)が1.4以上となる範囲が、前記突出部材の中心角の62%以上であることを特徴とする半導体素子検査用基板。
A semiconductor element inspection substrate comprising a metallized layer on the surface of a multilayer ceramic substrate, and a projecting member projecting from the substrate surface via a brazing material layer on the metallized layer,
When the semiconductor element inspection substrate is viewed in the thickness direction, the radial length ML of the metallized layer and the same radial length of the bottom surface of the protruding member are centered on the area center of the bottom surface of the protruding member. The semiconductor element inspection substrate, wherein the ratio (ML / SL) to the thickness SL is 1.4% or more of the central angle of the protruding member.
多層セラミック基板の表面にメタライズ層を備えるとともに、該メタライズ層上にロウ材層を介して基板表面から突出する突出部材が接合された半導体素子検査用基板であって、
前記半導体素子検査用基板を厚み方向に見た場合に、前記突出部材の底面の面積中心を中心にして、前記メタライズ層の径方向の長さMLと前記ロウ材層の底面の同じ径方向の長さRLとの比(ML/RL)が1.1以上となる範囲が、前記突出部材の中心角の62%以上であることを特徴とする半導体素子検査用基板。
A semiconductor element inspection substrate comprising a metallized layer on the surface of a multilayer ceramic substrate, and a projecting member projecting from the substrate surface via a brazing material layer on the metallized layer,
When the semiconductor element inspection substrate is viewed in the thickness direction, the radial direction length ML of the metallized layer and the same radial direction of the bottom surface of the brazing material layer are centered on the area center of the bottom surface of the protruding member. The range for which the ratio (ML / RL) to the length RL is 1.1 or more is 62% or more of the central angle of the protruding member.
前記多層セラミック基板は、ガラスセラミックからなることを特徴とする請求項1〜5のいずれか1項に記載の半導体素子検査用基板。   The said multilayer ceramic substrate consists of glass ceramics, The board | substrate for a semiconductor element test | inspection of any one of Claims 1-5 characterized by the above-mentioned.
JP2010004970A 2009-01-15 2010-01-13 Semiconductor device inspection substrate Active JP5671237B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010004970A JP5671237B2 (en) 2009-01-15 2010-01-13 Semiconductor device inspection substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009006754 2009-01-15
JP2009006754 2009-01-15
JP2010004970A JP5671237B2 (en) 2009-01-15 2010-01-13 Semiconductor device inspection substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014177588A Division JP2015025812A (en) 2009-01-15 2014-09-02 Semiconductor element inspecting substrate

Publications (2)

Publication Number Publication Date
JP2010185869A true JP2010185869A (en) 2010-08-26
JP5671237B2 JP5671237B2 (en) 2015-02-18

Family

ID=42766600

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010004970A Active JP5671237B2 (en) 2009-01-15 2010-01-13 Semiconductor device inspection substrate
JP2014177588A Withdrawn JP2015025812A (en) 2009-01-15 2014-09-02 Semiconductor element inspecting substrate

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014177588A Withdrawn JP2015025812A (en) 2009-01-15 2014-09-02 Semiconductor element inspecting substrate

Country Status (1)

Country Link
JP (2) JP5671237B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020134396A (en) * 2019-02-22 2020-08-31 日本特殊陶業株式会社 Substrate for electric inspection

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019049498A (en) * 2017-09-12 2019-03-28 日本特殊陶業株式会社 Wiring board for electronic component inspection device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236148A (en) * 1985-04-11 1986-10-21 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Solding on metalization pattern
JPH02196074A (en) * 1989-01-25 1990-08-02 Dowa Mining Co Ltd Production of ceramics-metal joined body
JPH08236666A (en) * 1995-02-23 1996-09-13 Nec Corp Semiconductor device with metal plate for heat dissipation
JP2006337229A (en) * 2005-06-03 2006-12-14 Micronics Japan Co Ltd Probe for burn-in test
JP2008053681A (en) * 2006-03-27 2008-03-06 Kyocera Corp Solar cell module and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236148A (en) * 1985-04-11 1986-10-21 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Solding on metalization pattern
JPH02196074A (en) * 1989-01-25 1990-08-02 Dowa Mining Co Ltd Production of ceramics-metal joined body
JPH08236666A (en) * 1995-02-23 1996-09-13 Nec Corp Semiconductor device with metal plate for heat dissipation
JP2006337229A (en) * 2005-06-03 2006-12-14 Micronics Japan Co Ltd Probe for burn-in test
JP2008053681A (en) * 2006-03-27 2008-03-06 Kyocera Corp Solar cell module and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020134396A (en) * 2019-02-22 2020-08-31 日本特殊陶業株式会社 Substrate for electric inspection
JP7189047B2 (en) 2019-02-22 2022-12-13 日本特殊陶業株式会社 Board for electrical inspection

Also Published As

Publication number Publication date
JP2015025812A (en) 2015-02-05
JP5671237B2 (en) 2015-02-18

Similar Documents

Publication Publication Date Title
CN110678434B (en) Multilayer ceramic substrate and method for manufacturing same
JP5519312B2 (en) Multilayer ceramic substrate and manufacturing method thereof
US8193456B2 (en) Electrical inspection substrate unit and manufacturing method therefore
JP2011061049A (en) Electrostatic chuck
JP2008034828A (en) Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate
KR101555405B1 (en) Ceramic substrate and method of manufacturing the same
JP2009158576A (en) Multilayer ceramic substrate for electronic component inspecting tool
JP5566271B2 (en) Wiring board and manufacturing method thereof
JP5671237B2 (en) Semiconductor device inspection substrate
JP6406646B2 (en) Ceramic packages and electronic components
JP5461913B2 (en) Manufacturing method of multilayer ceramic substrate
JP6835540B2 (en) Ceramic wiring board, probe board and probe card
JP2005191065A (en) Package for housing light-emitting element and its manufacturing method
JP6088129B2 (en) Manufacturing method of multilayer ceramic substrate
JP2011142282A (en) Multilayer ceramic substrate
JP2011134753A (en) Ceramic wiring board for probe card, and probe card using the same
KR101101574B1 (en) Ceramic substrate and manufacturing method thereof
JP2010177383A (en) Multilayer ceramic substrate, method of manufacturing the same, and probe card
JP4511013B2 (en) Multi-cavity ceramic wiring board
JP6030373B2 (en) Multilayer ceramic substrate and manufacturing method thereof
WO2023100517A1 (en) Circuit module
JP5947018B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP2011176254A (en) Multiple patterning wiring board and method of manufacturing the same
JP2004165291A (en) Ceramic substrate with via hole and manufacturing method therefor
JP2013232688A (en) Method of manufacturing multilayer ceramic substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141219

R150 Certificate of patent or registration of utility model

Ref document number: 5671237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250