JP2010180095A - Metallizing process for substrate - Google Patents

Metallizing process for substrate Download PDF

Info

Publication number
JP2010180095A
JP2010180095A JP2009024787A JP2009024787A JP2010180095A JP 2010180095 A JP2010180095 A JP 2010180095A JP 2009024787 A JP2009024787 A JP 2009024787A JP 2009024787 A JP2009024787 A JP 2009024787A JP 2010180095 A JP2010180095 A JP 2010180095A
Authority
JP
Japan
Prior art keywords
copper
layer
circuit
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009024787A
Other languages
Japanese (ja)
Inventor
Shohei Ro
呂紹萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DOKIN DENSHI KOGYO KOFUN YUGENKOSHI
Original Assignee
DOKIN DENSHI KOGYO KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DOKIN DENSHI KOGYO KOFUN YUGENKOSHI filed Critical DOKIN DENSHI KOGYO KOFUN YUGENKOSHI
Priority to JP2009024787A priority Critical patent/JP2010180095A/en
Publication of JP2010180095A publication Critical patent/JP2010180095A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a metallizing process for a substrate by which not only particularly excellent electrical properties can be obtained, but also cost reduction can be achieved by being applied to a general alumina substrate. <P>SOLUTION: A hole-making step, a titanium layer-copper layer forming step, a chemical copper plating step, a dry film forming step, a patterning step, a copper circuit forming step, a peeling step, a nickel plating step, a gold plating step and a titanium layer-copper layer removing step are successively performed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、特に直接に基板に銅メッキを施す(DPC)金属化工程において、薄膜工程において高周波、高密度の特性を備えると共に、コストが上昇する恐れのない基板の金属化工程(基板の金属化方法)に関するものである。   The present invention provides a metallization process for a substrate (metal for the substrate) that has high frequency and high density characteristics in the thin film process and does not increase the cost, particularly in the metallization process for direct copper plating (DPC) on the substrate. Method).

セルラー方式、ワイヤレスラン、ワイヤレスモデムなどの無線設備が進歩するにつれて、回路基板において要求される条件も厳しくなってきており、例えば、高出力、高周波及び低損失などの特性は欠かせない条件となっている。従来の基板製造技術は、これらの条件を容易に達成できるものであった。   As radio equipment such as cellular systems, wireless runs, and wireless modems have advanced, the requirements for circuit boards have become stricter. For example, characteristics such as high output, high frequency, and low loss have become indispensable conditions. ing. Conventional substrate manufacturing techniques can easily achieve these conditions.

しかしながら、上記の従来の基板製造技術には、以下のような問題があった。
従来の薄膜工程は、真空雰囲気において特殊の金属網を用いて真空蒸着やスパッタリングなどの手法によって回路を形成するものであり、回路が滑らかに形成できることが利点として挙げられるが、その回路の薄さと、酸化物又は窒化物などの不純物を含有していることが問題視されている。
滑らかに形成される回路及び理想的な電気特性を求めるためには、アルミナの純度が高い(99.6%)基板を使用しなくてはならないことから、製造コストが増大となる。
また、回路を形成する際に用いる塗料は、不純物を含有する粒状のものであることから、回路が薄い箇所においては、大量の不純物を含有しているようになってしまうので、電気伝導効率が悪くなると共に、放熱率も優れなかった。
However, the above conventional substrate manufacturing technique has the following problems.
The conventional thin film process is to form a circuit by a technique such as vacuum deposition or sputtering using a special metal net in a vacuum atmosphere, and it is mentioned as an advantage that the circuit can be formed smoothly. It has been regarded as a problem that it contains impurities such as oxides or nitrides.
In order to obtain a smoothly formed circuit and ideal electrical characteristics, a substrate having a high alumina purity (99.6%) must be used, which increases manufacturing costs.
In addition, since the paint used for forming the circuit is a granular material containing impurities, the portion where the circuit is thin contains a large amount of impurities, so that the electric conduction efficiency is high. It became worse and the heat dissipation rate was not excellent.

また、他の低コストの厚膜工程により回路を形成した場合、その回路は、精確性に優れないと共に、高周波回路の要求に応えることができず、更に、その最適な線幅及び線間隔は、何れも6ミル以上でしか形成できないので、微細化を要する高周波回路に適用することができなかった。即ち、前記厚膜工程では、高周波回路が要求する条件を満足させることができなかった。   In addition, when a circuit is formed by another low-cost thick film process, the circuit is not accurate and cannot meet the requirements of a high-frequency circuit. Further, the optimum line width and line spacing are Since both can be formed only at 6 mils or more, they could not be applied to high frequency circuits that require miniaturization. That is, in the thick film process, the conditions required by the high frequency circuit could not be satisfied.

さらに、従来の基板の表面について、銅メッキの工程を行う前は、異なる径の貫通孔が散在している。これらの貫通孔は、スパッタリング時に、基板の表面における電気伝導効果に悪影響を及ぼす原因となり、また、前記貫通孔による通気孔又は気泡も回路の形成に悪影響を与える原因となっている。   Further, on the surface of the conventional substrate, through holes having different diameters are scattered before performing the copper plating process. These through holes cause an adverse effect on the electric conduction effect on the surface of the substrate during sputtering, and vent holes or bubbles due to the through holes also cause a bad influence on circuit formation.

本発明は以上の点に鑑みて成されたもので、低コストで理想的な電気特性を備える回路を有する基板の金属化工程を提供するものであり、その金属化工程により金属網なしに基板の表面に対して直接にスパッタリングし、化学銅メッキステップによりスパッタリングによる通気孔又は気泡を除去すると共に、低コストの露光、現像及びメッキステップによって肉厚且つ高純度の金属回路を形成することにより、優れた電気特性を得ることができる。
さらに、一般の酸化アルミニウム基板にも適用できるので、低コスト化を図ることができる。
The present invention has been made in view of the above points, and provides a metallization process for a substrate having a circuit having ideal electrical characteristics at low cost, and the substrate without a metal net by the metallization process. Sputtering directly onto the surface of the substrate, removing vents or bubbles by sputtering through a chemical copper plating step, and forming a thick and high purity metal circuit through low cost exposure, development and plating steps, Excellent electrical properties can be obtained.
Furthermore, since it can be applied to a general aluminum oxide substrate, the cost can be reduced.

本願の請求項1の発明は、セラミック基板(10)に電気接続するための処理として、セラミック基板(10)に貫通孔(100)を穿設する穿孔ステップと、
セラミック基板(10)に順次チタン層(11)及び銅層(12)を形成する、チタン層・銅層形成ステップと、
前記チタン層・銅層形成ステップにおいて形成された電気伝導効果を有しない通気孔又は気泡を、電気伝導可能にする化学銅メッキステップと、
ドライフィルム(13)を貼付するドライフィルム形成ステップと、
マスク(14)を介してセラミック基板(10)の表面にパターンを露光、現像するパターニングステップと、
前記セラミック基板(10)に形成された回路パターンに銅メッキを施し、銅回路(15)を形成する銅回路形成ステップと、
前記セラミック基板(10)の表面に残留しているドライフィルム(13)を剥離する剥離ステップと、
前記銅回路(15)に、エレクトロマイグレーションを阻止するためのニッケル層(16)を形成するニッケルメッキステップと、
前記銅回路(15)のニッケル層(16)に金層(17)を形成する金メッキステップと、
前記チタン層(11)・銅層(12)を除去するチタン層・銅層除去ステップと、
を順次行うことを特徴とする基板の金属化工程、を提供する。
The invention of claim 1 of the present application includes a drilling step of drilling a through hole (100) in the ceramic substrate (10) as a process for electrical connection to the ceramic substrate (10),
A titanium layer and a copper layer forming step of sequentially forming a titanium layer (11) and a copper layer (12) on the ceramic substrate (10);
A chemical copper plating step for allowing electrical conduction of the air holes or bubbles having no electrical conduction effect formed in the titanium layer / copper layer formation step;
A dry film forming step for applying the dry film (13);
A patterning step of exposing and developing a pattern on the surface of the ceramic substrate (10) through a mask (14);
Forming a copper circuit (15) by copper plating the circuit pattern formed on the ceramic substrate (10);
A peeling step for peeling the dry film (13) remaining on the surface of the ceramic substrate (10);
A nickel plating step for forming a nickel layer (16) for preventing electromigration on the copper circuit (15);
A gold plating step of forming a gold layer (17) on the nickel layer (16) of the copper circuit (15);
A titanium layer / copper layer removing step for removing the titanium layer (11) / copper layer (12);
A metallization step of the substrate, characterized in that the steps are sequentially performed.

本発明に係る基板の金属化工程において、露光、現像及びエッチングにより回路を形成することから、回路を滑らかに且つ細い直線状に形成することができる。   In the metallization step of the substrate according to the present invention, the circuit is formed by exposure, development and etching, so that the circuit can be formed smoothly and in a thin linear shape.

また、回路はメッキにより直接に形成できる上、銅回路自身による理想的な電気伝導特性及び放熱効果を有するので、優れた高周波特性、低損失、低コスト及び物理的安定性などの利点を備える。   Further, since the circuit can be formed directly by plating, and has ideal electrical conduction characteristics and heat dissipation effect by the copper circuit itself, it has advantages such as excellent high frequency characteristics, low loss, low cost and physical stability.

尚、前記ニッケルメッキステップは、銅回路形成ステップの直後に行っても構わない。   The nickel plating step may be performed immediately after the copper circuit forming step.

図1は本発明に係る基板の金属化工程のフローチャートである。本発明に係る基板の金属化工程のフローチャートである。FIG. 1 is a flowchart of a substrate metallization process according to the present invention. It is a flowchart of the metallization process of the board | substrate which concerns on this invention. 本発明に係る基板の各金属化工程を示す側面断面図である。It is side surface sectional drawing which shows each metallization process of the board | substrate which concerns on this invention. 本発明に係る基板の各金属化工程を示す側面断面図である。It is side surface sectional drawing which shows each metallization process of the board | substrate which concerns on this invention. 本発明に係る基板の各金属化工程を示す側面断面図である。It is side surface sectional drawing which shows each metallization process of the board | substrate which concerns on this invention. 本発明に係る基板の各金属化工程を示す側面断面図である。It is side surface sectional drawing which shows each metallization process of the board | substrate which concerns on this invention. 本発明に係る基板の各金属化工程を示す側面断面図である。It is side surface sectional drawing which shows each metallization process of the board | substrate which concerns on this invention. 本発明に係る基板の各金属化工程を示す側面断面図である。It is side surface sectional drawing which shows each metallization process of the board | substrate which concerns on this invention. 本発明に係る基板の各金属化工程を示す側面断面図である。It is side surface sectional drawing which shows each metallization process of the board | substrate which concerns on this invention.

以下、添付した図面を参照して本発明の実施の形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は本発明に係る基板の金属化工程のフローチャートであり、図2A乃至2Gは本発明に係る基板の各金属化工程を示す側面断面図である。   FIG. 1 is a flowchart of a substrate metallization process according to the present invention, and FIGS. 2A to 2G are side cross-sectional views showing each metallization process of a substrate according to the present invention.

図1に示すように、本発明に係る基板の金属化工程は、セラミック基板(10)に貫通孔(100)を穿設する穿孔ステップと、該セラミック基板(10)に順次チタン層(11)・銅層(12)を形成する、チタン層・銅層形成ステップと、該チタン層・銅層形成ステップにおいて形成された電気伝導効果を有しない通気孔又は気泡を、電気伝導可能にする化学銅メッキステップと、ドライフィルム(13)を添付するドライフィルム形成ステップと、マスクを介して前記セラミック基板(10)の表面にパターンを露光、現像するパターニングステップと、該セラミック基板(10)に形成された回路パターンに銅メッキを施し、銅回路(15)を形成する銅回路形成ステップと、該セラミック基板(10)の表面に残留しているドライフィルム(13)を剥離する剥離ステップと、該銅回路(15)に、エレクトロマイグレーションを阻止するためのニッケル層(16)を形成するニッケルメッキステップと、該銅回路(15)のニッケル層(16)に金層(17)を形成する金メッキステップと、該チタン層(11)・銅層(12)を除去するチタン層・銅層除去ステップとを有するものである。   As shown in FIG. 1, the metallization process of the substrate according to the present invention includes a drilling step of drilling a through hole (100) in a ceramic substrate (10), and a titanium layer (11) sequentially on the ceramic substrate (10).・ Copper layer (12) forming titanium layer / copper layer forming step, and chemical copper that enables electric conduction of air holes or bubbles formed in the titanium layer / copper layer forming step and having no electric conduction effect A plating step, a dry film forming step to which a dry film (13) is attached, a patterning step for exposing and developing a pattern on the surface of the ceramic substrate (10) through a mask, and a ceramic substrate (10). A copper circuit forming step of applying copper plating to the circuit pattern to form a copper circuit (15), and a dry residue remaining on the surface of the ceramic substrate (10). A peeling step for peeling the film (13), a nickel plating step for forming a nickel layer (16) for preventing electromigration on the copper circuit (15), and a nickel layer (16 ) Having a gold plating step for forming a gold layer (17) and a titanium layer / copper layer removing step for removing the titanium layer (11) / copper layer (12).

図2Aは、上述したように、前記穿孔ステップにより、セラミック基板(10)に複数の貫通孔(100)を穿設した状態を示すものである。   FIG. 2A shows a state in which a plurality of through holes (100) are formed in the ceramic substrate (10) by the drilling step as described above.

図2Bは、前記チタン層・銅層形成ステップにより、スパッタリングしてなるチタン層(11)及び銅層(12)を順次セラミック基板(10)の表面に形成すると共に、セラミック基板(10)の底面に順次チタン層(11)及び銅層(12)が形成するものである。
また、本実施例においては、前記チタン層(11)の厚さが3000Åであり、前記銅層(12)の厚さが4000Åである。
このように、セラミック基板(10)に順次チタン層(11)及び銅層(12)を形成することにより、セラミック基板(10)に銅回路をメッキし易くなる。
FIG. 2B shows that a titanium layer (11) and a copper layer (12) formed by sputtering are sequentially formed on the surface of the ceramic substrate (10) by the titanium layer / copper layer forming step, and the bottom surface of the ceramic substrate (10). The titanium layer (11) and the copper layer (12) are sequentially formed.
In this embodiment, the thickness of the titanium layer (11) is 3000 mm, and the thickness of the copper layer (12) is 4000 mm.
Thus, by sequentially forming the titanium layer (11) and the copper layer (12) on the ceramic substrate (10), it becomes easy to plate the copper circuit on the ceramic substrate (10).

しかしながら、前記チタン層・銅層形成ステップによる無数の通気孔又は気泡は、セラミック基板(10)の電気接続に影響を及ぼし、電気伝導を不完全とする恐れがあり、また、前記貫通孔(100)は、径が100μ以下に形成されると、その内周壁には、スパッタリングによる導電層を形成し難くなる。
従って、セラミック基板(10)の電気接続に対する悪影響を避けるために、前記チタン層・銅層形成ステップの後に行われる化学銅メッキステップにおいて、さらに化学銅(120)をメッキする。
これにより、小径の貫通孔(100)にも銅層を設けることができるので、セラミック基板(10)の電気伝導効果を向上させることができる。
However, innumerable ventilation holes or bubbles due to the titanium layer / copper layer forming step may affect the electrical connection of the ceramic substrate (10) and may cause incomplete electrical conduction. ) Is formed with a diameter of 100 μm or less, it becomes difficult to form a conductive layer by sputtering on the inner peripheral wall.
Therefore, in order to avoid an adverse effect on the electrical connection of the ceramic substrate (10), chemical copper (120) is further plated in the chemical copper plating step performed after the titanium layer / copper layer forming step.
Thereby, since a copper layer can be provided also in a small diameter through-hole (100), the electrical conduction effect of a ceramic substrate (10) can be improved.

図2Cに示すように、前記ドライフィルム形成ステップにおいては、セラミック基板(10)における回路を形成する面にドライフィルム(13)が貼り付けられ、該ドライフィルム(13)は、紫外線に反応する重合樹脂であり、回路がエッチングされないように保護するものである。   As shown in FIG. 2C, in the dry film forming step, a dry film (13) is attached to the surface of the ceramic substrate (10) where the circuit is formed, and the dry film (13) is a polymerization that reacts to ultraviolet rays. Resin that protects the circuit from being etched.

前記パターニングステップにおいては、上述したように、露光ステップと現像ステップとを行う。   In the patterning step, as described above, an exposure step and a development step are performed.

図2Dに示すように、前記露光ステップにおいては、先ず回路パターン通りに製造されたポジマスク(14)を位置決めしてから、ドライフィルム(13)が貼り付けられたセラミック基板(10)にさらに貼り付け、その後、露光装置により、セラミック基板(10)に対して真空引き、プレス、紫外線照射を行う。
尚、該紫外線照射は、ドライフィルム(13)を重合させることはできるが、マスク(14)に形成された回路パターンにより覆われた部分まで届くことはない。
As shown in FIG. 2D, in the exposure step, a positive mask (14) manufactured according to a circuit pattern is first positioned, and then further adhered to a ceramic substrate (10) to which a dry film (13) is adhered. Thereafter, the ceramic substrate (10) is evacuated, pressed, and irradiated with ultraviolet rays by an exposure apparatus.
In addition, although this ultraviolet irradiation can superpose | polymerize a dry film (13), it does not reach to the part covered with the circuit pattern formed in the mask (14).

また、前記現像ステップにおける現像の役割は、現像液により重合が行われていないドライフィルム(13)を除去する。即ち物理的又は化学的な剥離により、回路における必要な部分を残すことであり、前記ステップにより、構成される回路を滑らかに且つ細い直線状に形成することができる。   Further, the role of development in the development step is to remove the dry film (13) that has not been polymerized by the developer. That is, a necessary part of the circuit is left by physical or chemical peeling, and the circuit configured can be smoothly and thinly formed by the above steps.

図2Eに示すように、前記銅回路形成ステップにおいては、セラミック基板(10)に形成する回路パターンに銅メッキを施すことにより、既定の厚さを有する銅回路(15)を形成する。
尚、このステップにおいては、メッキにより直接に銅回路を構成するものであるので、理想的な電気伝導特性及び放熱効果を得ることができる。
As shown in FIG. 2E, in the copper circuit formation step, a copper circuit (15) having a predetermined thickness is formed by performing copper plating on a circuit pattern formed on the ceramic substrate (10).
In this step, since the copper circuit is directly formed by plating, ideal electrical conduction characteristics and heat dissipation effects can be obtained.

図2Fに示すように、前記剥離ステップにおいては、上述したように、セラミック基板(10)の表面に残留するドライフィルム(13)が除去される。   As shown in FIG. 2F, in the peeling step, as described above, the dry film (13) remaining on the surface of the ceramic substrate (10) is removed.

前記チタン層・銅層除去ステップにおいては、先ずセラミック基板(10)の銅回路(15)にフォトレジストが塗布され、その後、エッチングによりセラミック基板(10)の表面における銅回路(15)以外のチタン層(11)及び銅層(12)が除去される。   In the titanium layer / copper layer removing step, a photoresist is first applied to the copper circuit (15) of the ceramic substrate (10), and then titanium other than the copper circuit (15) on the surface of the ceramic substrate (10) is etched. The layer (11) and the copper layer (12) are removed.

図2Gに示すように、前記ニッケルメッキステップにおいては、前記セラミック基板(10)における銅回路(15)の表面にニッケル層(16)がメッキされ、該ニッケル層(16)は、銅回路(15)における銅イオンの、その後に形成される金層(17)へのエレクトロマイグレーション(Electromigration)を防止するためのものである。   As shown in FIG. 2G, in the nickel plating step, a nickel layer (16) is plated on the surface of the copper circuit (15) in the ceramic substrate (10), and the nickel layer (16) ) In order to prevent electromigration of the copper ions to the gold layer (17) formed thereafter.

前記金メッキステップにおいては、回路に、高周波に適用できる条件を持たせるために、銅回路(15)に金層(17)が形成される。   In the gold plating step, a gold layer (17) is formed on the copper circuit (15) so that the circuit has conditions applicable to high frequencies.

前記各ステップは、本発明に係る金属化工程の具体的な流れであるが、該各ステップの順序はこれに限られるものではない。
例えば、前記ニッケルメッキステップ及び金メッキステップは、上述したように、チタン層・銅層除去ステップの後に行うこともできれば、化学銅メッキステップの直後に行うこともできる。
即ち、前記セラミック基板(10)の表面に銅回路(15)をメッキした後、すぐに該銅回路(15)に銅イオンのエレクトロマイグレーションを防ぐためのニッケル層(16)と、信号伝送を向上させる金層(17)を形成し、続いて、剥離ステップと、チタン層・銅層除去ステップを行ってもよく、これによっても、前記工程と同様の効果を発揮することができる。
Each of the steps is a specific flow of the metallization process according to the present invention, but the order of the steps is not limited thereto.
For example, as described above, the nickel plating step and the gold plating step can be performed after the titanium layer / copper layer removing step, or can be performed immediately after the chemical copper plating step.
That is, after the copper circuit (15) is plated on the surface of the ceramic substrate (10), the nickel circuit (16) for preventing electromigration of copper ions on the copper circuit (15) is immediately improved, and the signal transmission is improved. Then, a gold layer (17) to be formed may be formed, and subsequently, a peeling step and a titanium layer / copper layer removing step may be performed, and the same effect as the above-described step can be exhibited.

前記説明によれば、本発明に係る金属化工程は、少なくとも以下に示すような利点を有する。   According to the above description, the metallization process according to the present invention has at least the following advantages.

1.回路を滑らかに且つ細い直線状に形成することができる。これは、高周波回路の基本的条件であり、即ち、前記露光、現像及びエッチングなどのステップによる回路構造は、非常に微細なものであるので、高密度配置に適しており、また、形成された回路は精確性に優れているので、高周波回路として使用するのに最適である。 1. The circuit can be formed smoothly and in a straight line shape. This is a basic condition of a high-frequency circuit, that is, the circuit structure by the steps such as exposure, development and etching is very fine, and is suitable for high-density arrangement and formed. Since the circuit is excellent in accuracy, it is optimal for use as a high-frequency circuit.

2.高熱伝導効率と電気特性とを有する。本発明では、銅回路がメッキにより直接に好適な厚さに形成されるので、その銅回路が理想的な放熱効果を有すると共に、優れた電気伝導効率、安定した物理性及び低損失などの特徴も有している。 2. It has high heat conduction efficiency and electrical characteristics. In the present invention, since the copper circuit is directly formed to a suitable thickness by plating, the copper circuit has an ideal heat dissipation effect, and features such as excellent electric conduction efficiency, stable physical properties and low loss. Also have.

3.低コスト。本発明は、銅回路がメッキにより好適な厚さに形成されることから、理想的な電気特性を有するので、アルミナの純度が低い(約96%)の基板を用いることができ、これにより、有効的にコストを低減することができる。 3. low cost. Since the present invention has ideal electrical characteristics because the copper circuit is formed to a suitable thickness by plating, a substrate having a low alumina purity (about 96%) can be used. Cost can be effectively reduced.

本発明は、上記の構成を有するので、従来の高周波回路基板の製造工程より簡単に且つ効率的に製造でき、コストも低減することができる。   Since the present invention has the above-described configuration, it can be manufactured more easily and efficiently than the conventional high-frequency circuit board manufacturing process, and the cost can be reduced.

10 セラミック基板
100 貫通孔
11 チタン層
12 銅層
120 化学銅
13 ドライフィルム
14 マスク
15 銅回路
16 ニッケル層
17 金層
DESCRIPTION OF SYMBOLS 10 Ceramic substrate 100 Through-hole 11 Titanium layer 12 Copper layer 120 Chemical copper 13 Dry film 14 Mask 15 Copper circuit 16 Nickel layer 17 Gold layer

Claims (1)

セラミック基板に貫通孔を穿設する貫通孔穿設ステップと、
スパッタリング法にてセラミック基板に順次チタン層及び銅層を形成する、チタン層・銅層形成ステップと、
更に、化学銅メッキを行うことにより、前記チタン層・銅層形成ステップにおいて形成された通気孔又は気泡による電気伝導阻害を除去する化学銅メッキステップと、
ドライフィルムを貼付するドライフィルム形成ステップと、
マスクを介してセラミック基板の表面に対し露光、現像を行うことにより、回路パターンを形成するパターニングステップと、
前記セラミック基板に形成された回路パターンに銅メッキを施し、銅回路を形成する銅回路形成ステップと、
前記セラミック基板の表面に残留しているドライフィルムを剥離する剥離ステップと、
前記銅回路の表面に、エレクトロマイグレーション防止用ニッケルメッキ層を形成するニッケルメッキステップと、
前記銅回路の表面に形成されたニッケルメッキ層に金メッキ層を形成する金メッキステップと、
前記チタン層・銅層を除去するチタン層・銅層除去ステップと、
を順次行うことを特徴とする基板の金属化工程。
A through hole drilling step for drilling a through hole in the ceramic substrate;
A titanium layer and a copper layer forming step for sequentially forming a titanium layer and a copper layer on a ceramic substrate by a sputtering method;
Furthermore, by performing chemical copper plating, a chemical copper plating step for removing electrical conduction inhibition due to the air holes or bubbles formed in the titanium layer / copper layer forming step,
A dry film forming step for applying the dry film;
A patterning step for forming a circuit pattern by exposing and developing the surface of the ceramic substrate through a mask; and
A copper circuit forming step of forming a copper circuit by performing copper plating on a circuit pattern formed on the ceramic substrate;
A peeling step for peeling the dry film remaining on the surface of the ceramic substrate;
A nickel plating step for forming a nickel plating layer for preventing electromigration on the surface of the copper circuit;
A gold plating step of forming a gold plating layer on the nickel plating layer formed on the surface of the copper circuit;
A titanium layer / copper layer removing step for removing the titanium layer / copper layer;
The metallization process of the board | substrate characterized by performing sequentially.
JP2009024787A 2009-02-05 2009-02-05 Metallizing process for substrate Pending JP2010180095A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009024787A JP2010180095A (en) 2009-02-05 2009-02-05 Metallizing process for substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009024787A JP2010180095A (en) 2009-02-05 2009-02-05 Metallizing process for substrate

Publications (1)

Publication Number Publication Date
JP2010180095A true JP2010180095A (en) 2010-08-19

Family

ID=42761920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009024787A Pending JP2010180095A (en) 2009-02-05 2009-02-05 Metallizing process for substrate

Country Status (1)

Country Link
JP (1) JP2010180095A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016107295A1 (en) * 2014-12-31 2016-07-07 广州兴森快捷电路科技有限公司 Method for removing film on leadless gilt plate
US9958609B2 (en) 2015-11-17 2018-05-01 Samsung Electronics Co., Ltd. Method of manufacturing nano antenna

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016107295A1 (en) * 2014-12-31 2016-07-07 广州兴森快捷电路科技有限公司 Method for removing film on leadless gilt plate
US9958609B2 (en) 2015-11-17 2018-05-01 Samsung Electronics Co., Ltd. Method of manufacturing nano antenna

Similar Documents

Publication Publication Date Title
JP2014027317A (en) Method of manufacturing printed circuit board
JP2012227557A (en) Manufacturing method of printed circuit board
JP2006100631A (en) Wiring board and its manufacturing method
TWI625991B (en) Circuit board structure and method for forming the same
JP2004119968A (en) Thin-line circuit
JP2010180095A (en) Metallizing process for substrate
JP2015043408A (en) Printed circuit board and manufacturing method of the same
KR20140021914A (en) Method of manufacturing a printed circuit board
KR20090121662A (en) Forming method of thin film metal conductive lines and
US6800211B2 (en) Method for removing voids in a ceramic substrate
KR20090103605A (en) Method for manufacturing printed circuit board
KR101341634B1 (en) Circuit board used for ball grid array package
JP2015041770A (en) Printed circuit board and manufacturing method of the same
KR100516762B1 (en) Method for manufatureing c2bga printed circuit board using solder plating
WO2018128037A1 (en) Manufacturing method for printed wiring board
JP2001044603A (en) Process directly forming copper wiring on substrate by electroplating
JP2006013519A (en) Method for processing integrated circuit package formed using electroplating and equipment created thereby
KR20030073919A (en) The fabrication method of multi-layer printed circuit board using single etching semi-additive process
KR101407494B1 (en) Method for structuring conductive pattern and structure with conductive pattern
JP6494716B2 (en) Circuit board and manufacturing method thereof
US9497865B2 (en) Printed circuit board and fabrication method thereof
KR20090044023A (en) Method for manufacturing the pcb
KR20190033627A (en) Circuit board and method of forming the same
JP2004281608A (en) Method for manufacturing circuit substrate
KR20050109653A (en) Preparation of semiconductor substrate by build up technology

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A02 Decision of refusal

Effective date: 20120110

Free format text: JAPANESE INTERMEDIATE CODE: A02