JP2010172154A - Power supply control circuit, power supply control method, and electronic device - Google Patents

Power supply control circuit, power supply control method, and electronic device Download PDF

Info

Publication number
JP2010172154A
JP2010172154A JP2009014033A JP2009014033A JP2010172154A JP 2010172154 A JP2010172154 A JP 2010172154A JP 2009014033 A JP2009014033 A JP 2009014033A JP 2009014033 A JP2009014033 A JP 2009014033A JP 2010172154 A JP2010172154 A JP 2010172154A
Authority
JP
Japan
Prior art keywords
voltage
battery
circuit
control circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009014033A
Other languages
Japanese (ja)
Other versions
JP5627856B2 (en
Inventor
Masatoshi Kokubu
政利 國分
Takashi Matsumoto
敬史 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009014033A priority Critical patent/JP5627856B2/en
Publication of JP2010172154A publication Critical patent/JP2010172154A/en
Application granted granted Critical
Publication of JP5627856B2 publication Critical patent/JP5627856B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power supply control circuit, a power supply control method, and an electronic device which suppress the deterioration of a secondary battery even if overshooting of a charge voltage to the secondary battery occurs. <P>SOLUTION: A detecting circuit 34 incorporated in the electronic device 31 has an analog control circuit 46 which, upon detecting the occurrence of overshooting of a battery voltage VBATT of a battery BT, generates a control signal SC3 controlling the on-resistance of a second switch SW2 to keep the battery voltage VBATT constant. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電源制御回路、電源制御方法及び電子機器に関するものである。   The present invention relates to a power supply control circuit, a power supply control method, and an electronic device.

従来、電子機器には駆動電源として二次電池（バッテリ）が搭載されているものがあり、このような電子機器には、外部電源から供給される充電電流により二次電池を充電する充電回路が備えられている（例えば、特許文献１，２参照）。この従来の充電回路の動作例を図１０に従って説明する。   2. Description of the Related Art Conventionally, some electronic devices are equipped with a secondary battery (battery) as a driving power source. Such an electronic device has a charging circuit that charges the secondary battery with a charging current supplied from an external power source. Provided (for example, see Patent Documents 1 and 2). An example of the operation of this conventional charging circuit will be described with reference to FIG.

図１０に示すように、電子機器に搭載された充電回路１１には、該電子機器に接続された入力電力アダプタ１２から直流のアダプタ電圧ＶＡＣが供給されている。充電回路１１はＤＣ／ＤＣコンバータであり、アダプタ電圧ＶＡＣを電圧変換した電圧Ｖｏｕｔを出力するとともに、出力電流Ｉｏｕｔ等に基づいて、出力電圧Ｖｏｕｔを制御する。詳しくは、充電回路１１は、出力電流Ｉｏｕｔを検出するための抵抗Ｒ１の両端が接続された電流増幅器１３と、バッテリＢＴに供給する充電電流Ｉｃｈｇを検出するための抵抗Ｒ２の両端が接続された電流増幅器１４とを備えている。各電流増幅器１３，１４の出力端子はそれぞれ誤差増幅器Ｅ１，Ｅ２に接続されている。また、バッテリＢＴの端子電圧であるバッテリ電圧（充電電圧）ＶＢＡＴＴは誤差増幅器Ｅ３に入力され、抵抗Ｒ１の両端子電圧は乗算器１５に入力され、その乗算器１５は誤差増幅器Ｅ４に接続されている。そして、抵抗Ｒ１に流れる出力電流Ｉｏｕｔと、抵抗Ｒ２に流れる充電電流Ｉｃｈｇと、バッテリ電圧ＶＢＡＴＴとに基づいて、誤差増幅器Ｅ１〜Ｅ４により制御電流Ｉｓｃが流れる。この制御電流Ｉｓｃに基づいてパルス幅変調器（ＰＷＭ）１７はＭＯＳトランジスタＴ１，Ｔ２をオンオフするデューティサイクルを変更する。そのデューティサイクルに応じた出力電力がシステムＤＣ／ＤＣコンバータ１８を介してシステム回路１９に供給され、且つ同時に充電電流ＩｃｈｇによりバッテリＢＴが充電される。   As shown in FIG. 10, a DC adapter voltage VAC is supplied to the charging circuit 11 mounted on the electronic device from an input power adapter 12 connected to the electronic device. The charging circuit 11 is a DC / DC converter, which outputs a voltage Vout obtained by converting the adapter voltage VAC, and controls the output voltage Vout based on the output current Iout and the like. Specifically, the charging circuit 11 has a current amplifier 13 to which both ends of the resistor R1 for detecting the output current Iout are connected, and both ends of the resistor R2 for detecting the charging current Ichg supplied to the battery BT. And a current amplifier 14. The output terminals of the current amplifiers 13 and 14 are connected to error amplifiers E1 and E2, respectively. Further, the battery voltage (charging voltage) VBATT, which is the terminal voltage of the battery BT, is input to the error amplifier E3, both terminal voltages of the resistor R1 are input to the multiplier 15, and the multiplier 15 is connected to the error amplifier E4. Yes. Then, based on the output current Iout flowing through the resistor R1, the charging current Ichg flowing through the resistor R2, and the battery voltage VBATT, the control current Isc flows through the error amplifiers E1 to E4. Based on the control current Isc, the pulse width modulator (PWM) 17 changes the duty cycle for turning on and off the MOS transistors T1 and T2. Output power corresponding to the duty cycle is supplied to the system circuit 19 via the system DC / DC converter 18, and at the same time, the battery BT is charged by the charging current Ichg.

特許第３４２８９５５号公報Japanese Patent No. 3428955 特開２００８−７２８７７号公報JP 2008-72877 A

ところで、従来例の充電回路１１において、システム側の負荷が急激に軽くなると、出力電流Ｉｏｕｔが急激に減少する。このとき、出力電圧Ｖｏｕｔを制御する制御ループに大容量のコンデンサＣ１があるため、充電回路１１は上記急激な変化に追従できず、出力電圧Ｖｏｕｔが急激に上昇してしまう。これに伴って、バッテリ電圧ＶＢＡＴＴが急激に上昇し、バッテリＢＴが満充電になったときの満充電電圧よりも高くなってオーバーシュートするという問題がある。例えば、近年多用されているリチウムイオンバッテリでは、その劣化が顕著であり問題となる。   By the way, in the charging circuit 11 of the conventional example, when the load on the system side is suddenly reduced, the output current Iout is rapidly reduced. At this time, since the large-capacitance capacitor C1 is in the control loop for controlling the output voltage Vout, the charging circuit 11 cannot follow the abrupt change, and the output voltage Vout rapidly increases. Along with this, there is a problem that the battery voltage VBATT rapidly rises and becomes overcharged because it becomes higher than the full charge voltage when the battery BT is fully charged. For example, in a lithium ion battery that has been frequently used in recent years, its deterioration is significant and becomes a problem.

本発明は上記問題点を解決するためになされたものであって、その目的は、充電電圧にオーバーシュートが発生しても、二次電池の劣化を抑制できる電源制御回路、電源制御方法及び電子機器を提供することにある。   The present invention has been made to solve the above-described problems, and its object is to provide a power supply control circuit, a power supply control method, and an electronic device capable of suppressing deterioration of a secondary battery even when an overshoot occurs in a charging voltage. To provide equipment.

開示の回路は、出力状態に基づいて印加される電池の充電電圧と基準電圧との差分に基づいて、前記充電電圧の供給経路に備えられる抵抗部の抵抗値を制御する制御回路を備える。   The disclosed circuit includes a control circuit that controls a resistance value of a resistance unit provided in the supply path of the charging voltage based on a difference between a charging voltage of the battery applied based on the output state and a reference voltage.

以上説明したように、開示の回路によれば、充電電圧にオーバーシュートが発生しても、二次電池の劣化を抑制できるという効果を奏する。   As described above, according to the disclosed circuit, even if an overshoot occurs in the charging voltage, there is an effect that deterioration of the secondary battery can be suppressed.

電源システムを示すブロック図。The block diagram which shows a power supply system. ＡＣアダプタを示す回路図。The circuit diagram which shows an AC adapter. 第１実施形態の電子機器を示す一部回路図。1 is a partial circuit diagram illustrating an electronic apparatus according to a first embodiment. アナログ制御回路を示す一部回路図。The partial circuit diagram which shows an analog control circuit. アナログ制御回路の動作を説明するためのタイミングチャート。4 is a timing chart for explaining the operation of the analog control circuit. 第２実施形態の検出回路を示す回路図。The circuit diagram which shows the detection circuit of 2nd Embodiment. 第３実施形態の検出回路を示す回路図。The circuit diagram which shows the detection circuit of 3rd Embodiment. 第３実施形態の検出回路の動作を説明するためのタイミングチャート。The timing chart for demonstrating operation | movement of the detection circuit of 3rd Embodiment. 別例の検出回路を示す回路図。The circuit diagram which shows the detection circuit of another example. 従来の電源システムを示す回路図。The circuit diagram which shows the conventional power supply system.

（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図５に従って説明する。なお、本実施形態において、先の図１０で示した従来と同様な構成部分については同一符号を付して説明する。 (First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. In the present embodiment, the same components as those shown in FIG. 10 will be described with the same reference numerals.

図１に示すように、電源システムは、外部電源としてのＡＣアダプタ２１と、そのＡＣアダプタ２１に接続された電子機器３１とから構成されている。ＡＣアダプタ２１は、交流電源ＡＣに接続される。この交流電源ＡＣから供給される商用交流電圧は、ＡＣアダプタ２１の電圧変換回路２２に入力される。電圧変換回路２２は、交流電圧を交流−直流変換して直流電圧を生成し、その直流電圧を電圧制御回路２３に出力する。電圧制御回路２３は、制御電流Ｉｓｃが入力され、その制御電流（制御信号）Ｉｓｃに基づいて、直流電圧から制御したアダプタ電圧ＶＡＣを生成する。そして、電圧制御回路２３は、生成したアダプタ電圧（出力電圧）ＶＡＣを電子機器３１に供給する。   As shown in FIG. 1, the power supply system includes an AC adapter 21 as an external power supply and an electronic device 31 connected to the AC adapter 21. The AC adapter 21 is connected to an AC power source AC. The commercial AC voltage supplied from the AC power supply AC is input to the voltage conversion circuit 22 of the AC adapter 21. The voltage conversion circuit 22 performs AC-DC conversion on the AC voltage to generate a DC voltage, and outputs the DC voltage to the voltage control circuit 23. The voltage control circuit 23 receives the control current Isc, and generates the adapter voltage VAC controlled from the DC voltage based on the control current (control signal) Isc. Then, the voltage control circuit 23 supplies the generated adapter voltage (output voltage) VAC to the electronic device 31.

このアダプタ電圧ＶＡＣは、抵抗Ｒ１を介してシステムＤＣ／ＤＣコンバータ３２に供給される。システムＤＣ／ＤＣコンバータ３２には、抵抗Ｒ２を介して二次電池（バッテリ）ＢＴが接続されている。システムＤＣ／ＤＣコンバータ３２は、アダプタ電圧ＶＡＣとバッテリから供給されるバッテリ電圧ＶＢＡＴＴとに基づいて、入力電圧を電圧変換して生成したシステム電圧ＶＳをシステム回路３３に供給する。これにより、システム回路３３には、ＡＣアダプタ２１から供給される電力と、バッテリＢＴから供給される電力とのうちの少なくとも一方に基づく電力が供給される。なお、このシステム回路３３は、電子機器３１の各種機能を提供する回路である。   The adapter voltage VAC is supplied to the system DC / DC converter 32 via the resistor R1. A secondary battery (battery) BT is connected to the system DC / DC converter 32 via a resistor R2. The system DC / DC converter 32 supplies the system voltage VS generated by converting the input voltage to the system circuit 33 based on the adapter voltage VAC and the battery voltage VBATT supplied from the battery. Thereby, the electric power based on at least one of the electric power supplied from the AC adapter 21 and the electric power supplied from the battery BT is supplied to the system circuit 33. The system circuit 33 is a circuit that provides various functions of the electronic device 31.

上記抵抗Ｒ１及び抵抗Ｒ２と接続される検出回路（電源制御回路）３４は、１つ又は複数の半導体装置を含んでもよい。半導体装置は、チップ、チップを内蔵するパッケージを含んでもよい。この検出回路３４は、抵抗Ｒ１の両端子に接続されるとともに、抵抗Ｒ２とバッテリＢＴとの間に接続されている。この検出回路３４は、抵抗Ｒ１の両端子間の電位差に基づいて、その抵抗Ｒ１に流れる出力電流Ｉｏｕｔを検出する。また、検出回路３４は、抵抗Ｒ２の両端子間の電位差に基づいて、その抵抗Ｒ２に流れる充電電流Ｉｃｈｇを検出する。さらに、検出回路３４は、システムＤＣ／ＤＣコンバータ３２に供給される電圧（又はアダプタ電圧ＶＡＣ）とバッテリＢＴの端子電圧であるバッテリ電圧（充電電圧）ＶＢＡＴＴを検出する。そして、検出回路３４は、検出した電流、電圧に基づいて制御電流Ｉｓｃを生成し、その制御電流ＩｓｃをＡＣアダプタ２１の電圧制御回路２３に供給する。なお、上述したように、この電圧制御回路２３は、検出回路３４からの制御電流Ｉｓｃに応じて、上記アダプタ電圧ＶＡＣの電圧値を制御する。   The detection circuit (power supply control circuit) 34 connected to the resistors R1 and R2 may include one or more semiconductor devices. The semiconductor device may include a chip and a package incorporating the chip. The detection circuit 34 is connected to both terminals of the resistor R1 and is connected between the resistor R2 and the battery BT. The detection circuit 34 detects an output current Iout flowing through the resistor R1 based on a potential difference between both terminals of the resistor R1. The detection circuit 34 detects the charging current Ichg flowing through the resistor R2 based on the potential difference between both terminals of the resistor R2. Further, the detection circuit 34 detects a voltage (or adapter voltage VAC) supplied to the system DC / DC converter 32 and a battery voltage (charging voltage) VBATT that is a terminal voltage of the battery BT. The detection circuit 34 generates a control current Isc based on the detected current and voltage, and supplies the control current Isc to the voltage control circuit 23 of the AC adapter 21. As described above, the voltage control circuit 23 controls the voltage value of the adapter voltage VAC according to the control current Isc from the detection circuit 34.

次に、ＡＣアダプタ２１の構成例を図２にしたがって説明する。
図２に示すように、電圧変換回路２２の出力端子は第１トランジスタＴ１１の第１端子（例えばソース）に接続されている。この第１トランジスタＴ１１の第２端子（例えばドレイン）はチョークコイルＬ１の第１端子に接続され、チョークコイルＬ１の第２端子は第１端子Ｐ１に接続されている。また、第１トランジスタＴ１１の第２端子は第２トランジスタＴ１２の第１端子（例えばドレイン）に接続され、その第２トランジスタＴ１２の第２端子（例えばソース）はグランドに接続されている。第１トランジスタＴ１１の制御端子（ゲート）と第２トランジスタＴ１２の制御端子（ゲート）とは、パルス幅変調器（ＰＷＭ）２４に接続されている。なお、本実施形態では、第１トランジスタＴ１１はＰチャネルＭＯＳトランジスタであり、第２トランジスタＴ１２はＮチャネルＭＯＳトランジスタである。また、図２には、各トランジスタＴ１１，Ｔ１２のボディダイオードを示している。 Next, a configuration example of the AC adapter 21 will be described with reference to FIG.
As shown in FIG. 2, the output terminal of the voltage conversion circuit 22 is connected to the first terminal (for example, source) of the first transistor T11. The second terminal (for example, drain) of the first transistor T11 is connected to the first terminal of the choke coil L1, and the second terminal of the choke coil L1 is connected to the first terminal P1. The second terminal of the first transistor T11 is connected to the first terminal (for example, drain) of the second transistor T12, and the second terminal (for example, source) of the second transistor T12 is connected to the ground. The control terminal (gate) of the first transistor T11 and the control terminal (gate) of the second transistor T12 are connected to a pulse width modulator (PWM) 24. In the present embodiment, the first transistor T11 is a P-channel MOS transistor, and the second transistor T12 is an N-channel MOS transistor. FIG. 2 shows body diodes of the transistors T11 and T12.

上記チョークコイルＬ１の第１端子はダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードはグランドに接続されている。また、第１端子Ｐ１は平滑用コンデンサＣ１の第１端子に接続され、その平滑用コンデンサＣ１の第２端子はグランド及び第２端子Ｐ２に接続されている。すなわち、第２端子Ｐ２はグランドに接続されている。   The first terminal of the choke coil L1 is connected to the cathode of the diode D1, and the anode of the diode D1 is connected to the ground. The first terminal P1 is connected to the first terminal of the smoothing capacitor C1, and the second terminal of the smoothing capacitor C1 is connected to the ground and the second terminal P2. That is, the second terminal P2 is connected to the ground.

上記パルス幅変調器２４には、第３端子Ｐ３が接続され、その第３端子Ｐ３を介して上記制御電流Ｉｓｃが入力される。このパルス幅変調器２４は、所定のデューティサイクルにて第１トランジスタＴ１１と第２トランジスタＴ１２とを相補的にオンオフ制御する。第１トランジスタＴ１１のスイッチング動作により、その第１トランジスタＴ１１の出力電流は、チョークコイルＬ１及びコンデンサＣ１により平滑化される。詳しくは、第１トランジスタＴ１１のオン時には、電圧変換回路２２の出力電圧が該トランジスタＴ１１を介してＬＣ回路（チョークコイルＬ１と平滑用コンデンサＣ１を含む平滑回路）に供給される。第１トランジスタＴ１１がオフされると、ダイオードＤ１を介して電流経路が形成される。このとき、第１トランジスタＴ１１のオン時にチョークコイルＬ１に蓄積されたエネルギーが第１端子Ｐ１側へ放出される。   A third terminal P3 is connected to the pulse width modulator 24, and the control current Isc is input through the third terminal P3. The pulse width modulator 24 complementarily controls on / off of the first transistor T11 and the second transistor T12 at a predetermined duty cycle. By the switching operation of the first transistor T11, the output current of the first transistor T11 is smoothed by the choke coil L1 and the capacitor C1. Specifically, when the first transistor T11 is turned on, the output voltage of the voltage conversion circuit 22 is supplied to the LC circuit (smoothing circuit including the choke coil L1 and the smoothing capacitor C1) via the transistor T11. When the first transistor T11 is turned off, a current path is formed via the diode D1. At this time, the energy stored in the choke coil L1 when the first transistor T11 is turned on is released to the first terminal P1 side.

さらに、パルス幅変調器２４は、制御電流Ｉｓｃに応答してデューティサイクルを変更する。詳しくは、パルス幅変調器２４は、制御電流Ｉｓｃの電流値に応じて第１トランジスタＴ１１をオンする期間を変化させるようにデューティサイクルを変更する。ＡＣアダプタ２１から出力されるアダプタ電圧ＶＡＣは、第１トランジスタＴ１１のオン期間に対応して変動する。第１トランジスタＴ１１のオン期間が長いと、チョークコイルＬ１に蓄積されるエネルギーが多くなって高いアダプタ電圧ＶＡＣが出力され、第１トランジスタＴ１１のオフ期間が短いと、チョークコイルＬ１に蓄積されるエネルギーが少なくなって低いアダプタ電圧ＶＡＣが出力される。   Further, the pulse width modulator 24 changes the duty cycle in response to the control current Isc. Specifically, the pulse width modulator 24 changes the duty cycle so as to change the period during which the first transistor T11 is turned on according to the current value of the control current Isc. The adapter voltage VAC output from the AC adapter 21 varies corresponding to the ON period of the first transistor T11. When the first transistor T11 has a long ON period, the energy stored in the choke coil L1 increases and a high adapter voltage VAC is output. When the first transistor T11 has a short OFF period, the energy stored in the choke coil L1. Decreases and a low adapter voltage VAC is output.

このように、ＡＣアダプタ２１は、制御電流Ｉｓｃに応じてアダプタ電圧ＶＡＣを変更する。そして、制御電流Ｉｓｃが供給されていないとき、ＡＣアダプタ２１は、例えば最低電圧のアダプタ電圧ＶＡＣを出力する。このとき、交流電源ＡＣに接続したＡＣアダプタ２１を電子機器３１に接続した場合、制御電流Ｉｓｃが０（ゼロ）であるため、最低電圧のアダプタ電圧ＶＡＣが電子機器３１に供給される。このため、電子機器３１に搭載されたバッテリＢＴに対して大きな突入電流が流れるのを防ぐことができる。   Thus, the AC adapter 21 changes the adapter voltage VAC according to the control current Isc. When the control current Isc is not supplied, the AC adapter 21 outputs, for example, the lowest adapter voltage VAC. At this time, when the AC adapter 21 connected to the AC power supply AC is connected to the electronic device 31, the control current Isc is 0 (zero), so that the lowest adapter voltage VAC is supplied to the electronic device 31. For this reason, it is possible to prevent a large inrush current from flowing to the battery BT mounted on the electronic device 31.

上記第１端子Ｐ１、第２端子Ｐ２及び第３端子Ｐ３は各々、図３に示す第１端子Ｐ１１、第２端子Ｐ１２及び第３端子Ｐ１３と接続される。
次に、電子機器３１の構成を図３にしたがって説明する。 The first terminal P1, the second terminal P2, and the third terminal P3 are respectively connected to the first terminal P11, the second terminal P12, and the third terminal P13 shown in FIG.
Next, the configuration of the electronic device 31 will be described with reference to FIG.

図３に示すように、第１端子Ｐ１１が第１スイッチＳＷ１の第１端子（例えばソース）に接続され、第２端子Ｐ１２がグランドに接続され、第３端子Ｐ１３が検出回路３４に接続されている。   As shown in FIG. 3, the first terminal P11 is connected to the first terminal (for example, the source) of the first switch SW1, the second terminal P12 is connected to the ground, and the third terminal P13 is connected to the detection circuit 34. Yes.

第１スイッチＳＷ１はＰチャネルＭＯＳトランジスタであり、その第１スイッチＳＷ１の第２端子（例えばドレイン）は抵抗Ｒ１の第１端子に接続されている。抵抗Ｒ１の第２端子はシステムＤＣ／ＤＣコンバータ３２（図１参照）及び抵抗Ｒ２の第１端子に接続され、抵抗Ｒ２の第２端子は第２スイッチ（スイッチトランジスタ）ＳＷ２の第１端子（例えばソース）に接続されている。この第２スイッチＳＷ２はＰチャネルＭＯＳトランジスタであり、その第２スイッチＳＷ２の第２端子（例えばドレイン）はバッテリＢＴの正電極端子（プラス端子）に接続され、バッテリＢＴの負電極端子（マイナス端子）はグランドに接続されている。なお、第１スイッチＳＷ１及び第２スイッチＳＷ２の制御端子（ゲート）は、検出回路３４に接続されている。   The first switch SW1 is a P-channel MOS transistor, and the second terminal (for example, drain) of the first switch SW1 is connected to the first terminal of the resistor R1. The second terminal of the resistor R1 is connected to the system DC / DC converter 32 (see FIG. 1) and the first terminal of the resistor R2, and the second terminal of the resistor R2 is the first terminal (for example, the switch transistor SW2) (for example, Source). The second switch SW2 is a P-channel MOS transistor, the second terminal (for example, drain) of the second switch SW2 is connected to the positive electrode terminal (plus terminal) of the battery BT, and the negative electrode terminal (minus terminal) of the battery BT. ) Is connected to ground. The control terminals (gates) of the first switch SW1 and the second switch SW2 are connected to the detection circuit 34.

上記抵抗Ｒ１の両端子は検出回路３４の電流増幅器４１の入力端子に接続されている。電流増幅器４１は、抵抗Ｒ１に流れる電流、すなわちＡＣアダプタ２１の出力電流Ｉｏｕｔを検出し、その検出結果に応じた電流検出信号Ｓ１を誤差増幅器Ｅ１１に出力する。また、上記抵抗Ｒ２の両端子は電流増幅器４２の入力端子に接続されている。電流増幅器４２は、抵抗Ｒ２に流れる電流、すなわちバッテリＢＴに対する充電電流Ｉｃｈｇを検出し、その電流量に応じた充電電流検出信号Ｓ２を誤差増幅器Ｅ１１に出力する。   Both terminals of the resistor R1 are connected to the input terminal of the current amplifier 41 of the detection circuit 34. The current amplifier 41 detects the current flowing through the resistor R1, that is, the output current Iout of the AC adapter 21, and outputs a current detection signal S1 corresponding to the detection result to the error amplifier E11. Both terminals of the resistor R2 are connected to the input terminal of the current amplifier 42. The current amplifier 42 detects a current flowing through the resistor R2, that is, a charging current Ichg for the battery BT, and outputs a charging current detection signal S2 corresponding to the amount of current to the error amplifier E11.

誤差増幅器Ｅ１１は、２つの反転入力端子と１つの非反転入力端子とを有している。誤差増幅器Ｅ１１は、第１の反転入力端子に電流検出信号Ｓ１が入力され、第２の反転入力端子に充電電流検出信号Ｓ２が入力される。誤差増幅器Ｅ１１の非反転入力端子には、電流基準信号ＩＯＵＴＭ及び制限電流信号ＩＤＡＣに基づく基準信号が入力される。この誤差増幅器Ｅ１１は、電流検出信号Ｓ１と充電電流検出信号Ｓ２のうちのいずれか高い方と基準信号とを比較し、その比較結果に応じた誤差電圧を生成する。なお、上記電流基準信号ＩＯＵＴＭは、電子機器３１において使用される総電流量に応じて設定され、上記制限電流信号ＩＤＡＣは、バッテリＢＴの充電電流Ｉｃｈｇに応じて設定されている。   The error amplifier E11 has two inverting input terminals and one non-inverting input terminal. In the error amplifier E11, the current detection signal S1 is input to the first inverting input terminal, and the charging current detection signal S2 is input to the second inverting input terminal. A reference signal based on the current reference signal IOUTM and the limited current signal IDAC is input to the non-inverting input terminal of the error amplifier E11. The error amplifier E11 compares the higher one of the current detection signal S1 and the charging current detection signal S2 with the reference signal, and generates an error voltage according to the comparison result. The current reference signal IOUTM is set according to the total amount of current used in the electronic device 31, and the limit current signal IDAC is set according to the charging current Ichg of the battery BT.

上記第２スイッチの第２端子とバッテリＢＴとの間の接続点は、誤差増幅器Ｅ１２の反転入力端子に接続されている。これにより、誤差増幅器Ｅ１２の反転入力端子には、バッテリ電圧ＶＢＡＴＴが入力される。また、誤差増幅器Ｅ１２の非反転入力端子には、電圧制限信号ＶＤＡＣが入力される。この誤差増幅器Ｅ１２は、バッテリ電圧ＶＢＡＴＴと電圧制限信号ＶＤＡＣとの差を増幅した誤差電圧を生成する。   A connection point between the second terminal of the second switch and the battery BT is connected to the inverting input terminal of the error amplifier E12. Thereby, the battery voltage VBATT is input to the inverting input terminal of the error amplifier E12. The voltage limit signal VDAC is input to the non-inverting input terminal of the error amplifier E12. The error amplifier E12 generates an error voltage obtained by amplifying the difference between the battery voltage VBATT and the voltage limit signal VDAC.

上記抵抗Ｒ１の両端子は、乗算器４３に接続されている。乗算器４３は、抵抗Ｒ１の端子電圧、すなわちアダプタ電圧ＶＡＣを検出するとともに、抵抗Ｒ１の両端子間電圧により総電流量を検出する。そして、乗算器４３は、アダプタ電圧ＶＡＣと総電流量とを乗算した結果、すなわち総電力量に応じた電力検出信号ＰＷＲＯを誤差増幅器Ｅ１３に出力する。誤差増幅器Ｅ１３は、反転入力端子に電力検出信号ＰＷＲＯが入力され、非反転入力端子に電力制限信号ＰＷＲＭが入力される。そして、誤差増幅器Ｅ１３は、電力検出信号ＰＷＲＯと電力制限信号ＰＷＲＭとの差を増幅することにより誤差電圧を生成する。   Both terminals of the resistor R1 are connected to the multiplier 43. The multiplier 43 detects the terminal voltage of the resistor R1, that is, the adapter voltage VAC, and detects the total amount of current based on the voltage between both terminals of the resistor R1. Then, the multiplier 43 outputs a power detection signal PWRO corresponding to the result of multiplying the adapter voltage VAC and the total current amount, that is, the total power amount, to the error amplifier E13. In the error amplifier E13, the power detection signal PWRO is input to the inverting input terminal, and the power limit signal PWRM is input to the non-inverting input terminal. Then, the error amplifier E13 generates an error voltage by amplifying the difference between the power detection signal PWRO and the power limit signal PWRM.

このように、本実施形態の検出回路３４は、従来例の充電回路１１（図１０参照）と同じ数（４つ）の検出対象に対する誤差電圧を、３つの誤差増幅器Ｅ１１，Ｅ１２，Ｅ１３により生成している。より詳しくは、従来例では、抵抗Ｒ１に流れる電流Ｉｏｕｔと、抵抗Ｒ２に流れる電流Ｉｃｈｇに対する誤差電圧を２つの誤差増幅器Ｅ１，Ｅ２にて生成していたが、本実施形態では１つの誤差増幅器Ｅ１１により生成している。このため、チップに対する外付け部品の数が少なくなる、すなわち外部端子が少なくなるため、チップやそのチップを封止したパッケージのサイズを小さくすることができる。   As described above, the detection circuit 34 of the present embodiment generates the error voltages for the same number (four) of detection targets as the conventional charging circuit 11 (see FIG. 10) by the three error amplifiers E11, E12, and E13. is doing. More specifically, in the conventional example, the error voltage for the current Iout flowing through the resistor R1 and the current Ichg flowing through the resistor R2 is generated by the two error amplifiers E1 and E2. However, in this embodiment, one error amplifier E11 is used. It is generated by. For this reason, since the number of external components to the chip is reduced, that is, the number of external terminals is reduced, the size of the chip and the package encapsulating the chip can be reduced.

誤差増幅器Ｅ１１，Ｅ１２，Ｅ１３の出力端子にはダイオードＤ１１，Ｄ１２，Ｄ１３のカソードがそれぞれ接続されている。ダイオードＤ１１〜Ｄ１３のアノードは共通接続されるとともに、電流電圧変換回路４４に接続されている。ダイオードＤ１１〜Ｄ１３は、各誤差増幅器Ｅ１１，Ｅ１２，Ｅ１３から出力される誤差電圧のうち、最も大きな電圧に対応する電流（誤差電流）を電流電圧変換回路４４に伝達する。これは、各検出値のうち、最も大きな誤差の検出値である。   The cathodes of the diodes D11, D12, and D13 are connected to the output terminals of the error amplifiers E11, E12, and E13, respectively. The anodes of the diodes D11 to D13 are connected in common and connected to the current-voltage conversion circuit 44. The diodes D11 to D13 transmit a current (error current) corresponding to the largest voltage among the error voltages output from the error amplifiers E11, E12, and E13 to the current-voltage conversion circuit 44. This is the detected value of the largest error among the detected values.

電流電圧変換回路４４の出力端子は、定電流源を構成するトランジスタＴ２１の制御端子（ゲート）に接続されている。電流電圧変換回路４４は、電流量に比例した電圧値の信号をトランジスタＴ２１のゲートに供給する。このトランジスタＴ２１は、本実施形態ではＰチャネルＭＯＳトランジスタであり、ソースにアダプタ電圧ＶＡＣが供給され、ドレインが第３端子Ｐ１３に接続されている。   The output terminal of the current-voltage conversion circuit 44 is connected to the control terminal (gate) of the transistor T21 constituting the constant current source. The current-voltage conversion circuit 44 supplies a signal having a voltage value proportional to the amount of current to the gate of the transistor T21. The transistor T21 is a P-channel MOS transistor in the present embodiment, and the adapter voltage VAC is supplied to the source, and the drain is connected to the third terminal P13.

トランジスタＴ２１は、ゲートに供給される電圧に応じた抵抗体として動作し、その抵抗値に応じた制御電流Ｉｓｃを流す。上述したように、トランジスタＴ２１はＰチャネルＭＯＳトランジスタであるため、高いゲート電圧では抵抗値が大きく、低いゲート電圧では抵抗値が小さい。したがって、電流電圧変換回路４４の出力電圧が高い、すなわち検出結果において誤差が大きい場合、トランジスタＴ２１は少ない制御電流Ｉｓｃを流すように動作する。逆に、電流電圧変換回路４４の出力電圧が低い、すなわち検出結果において誤差が小さい場合、トランジスタＴ２１は大きな制御電流Ｉｓｃを流すように動作する。   The transistor T21 operates as a resistor corresponding to the voltage supplied to the gate, and flows a control current Isc corresponding to the resistance value. As described above, since the transistor T21 is a P-channel MOS transistor, the resistance value is large at a high gate voltage, and the resistance value is small at a low gate voltage. Therefore, when the output voltage of the current-voltage conversion circuit 44 is high, that is, when the error is large in the detection result, the transistor T21 operates so as to flow a small control current Isc. On the contrary, when the output voltage of the current-voltage conversion circuit 44 is low, that is, when the error is small in the detection result, the transistor T21 operates so as to flow a large control current Isc.

制御ロジック回路４５には、上記電流増幅器４１から出力される電流検出信号Ｓ１及び電流増幅器４２から出力される充電電流検出信号Ｓ２が入力されるとともに、バッテリ電圧ＶＢＡＴＴが入力される。この制御ロジック回路４５は、上記第１スイッチＳＷ１のゲートに接続されるとともに、アナログ制御回路４６に接続されている。この制御ロジック回路４５は、電流検出信号Ｓ１、充電電流検出信号Ｓ２及びバッテリ電圧ＶＢＡＴＴに応じて制御信号ＳＣ１，ＳＣ２を生成する。そして、制御ロジック回路４５は、生成した制御信号ＳＣ１を第１スイッチＳＷ１のゲートに出力するとともに、生成した制御信号ＳＣ２をアナログ制御回路４６に出力する。一例として、制御ロジック回路４５は、バッテリ電圧ＶＢＡＴＴに基づいて、バッテリ電圧ＶＢＡＴＴに異常（例えば過電圧）が発生していることを検出したときに、第２スイッチＳＷ２を完全にオフ（フルオフ）するための制御信号ＳＣ２を生成する。そして、この制御信号ＳＣ２は、アナログ制御回路４６を介して第２スイッチＳＷ２のゲートに供給される。これにより、第２スイッチＳＷ２が完全にオフされる。したがって、バッテリＢＴに過電圧が印加されることを抑制することができる。   The control logic circuit 45 receives the current detection signal S1 output from the current amplifier 41 and the charging current detection signal S2 output from the current amplifier 42, and also receives the battery voltage VBATT. The control logic circuit 45 is connected to the gate of the first switch SW1 and to the analog control circuit 46. The control logic circuit 45 generates control signals SC1 and SC2 according to the current detection signal S1, the charging current detection signal S2, and the battery voltage VBATT. Then, the control logic circuit 45 outputs the generated control signal SC1 to the gate of the first switch SW1, and outputs the generated control signal SC2 to the analog control circuit 46. As an example, when the control logic circuit 45 detects that an abnormality (for example, overvoltage) has occurred in the battery voltage VBATT based on the battery voltage VBATT, the control logic circuit 45 completely turns off the second switch SW2 (full off). Control signal SC2 is generated. The control signal SC2 is supplied to the gate of the second switch SW2 via the analog control circuit 46. As a result, the second switch SW2 is completely turned off. Therefore, application of an overvoltage to battery BT can be suppressed.

アナログ制御回路（制御回路）４６には、制御ロジック回路４５からの制御信号ＳＣ２と併せて、バッテリ電圧ＶＢＡＴＴが入力される。このアナログ制御回路４６は、バッテリ電圧ＶＢＡＴＴに基づいて、バッテリ電圧ＶＢＡＴＴにオーバーシュートが発生しているか否かを検出する。このオーバーシュートは、例えばバッテリ電圧ＶＢＡＴＴに基づき図示しない比較回路により検出される。この比較回路は、例えばバッテリ電圧ＶＢＡＴＴを分圧した分圧電圧と所定の基準電圧Ｖｒ１（図４参照）とを比較し、分圧電圧が基準電圧Ｖｒ１よりも大きくなったときに、バッテリ電圧ＶＢＡＴＴにオーバーシュートが発生したことを検出する。なお、上記基準電圧Ｖｒ１（オーバーシュート基準電圧）は、バッテリＢＴが満充電になったときのバッテリ電圧ＶＢＡＴＴ、すなわち満充電電圧ＶＢＭよりも高く設定されている。   A battery voltage VBATT is input to the analog control circuit (control circuit) 46 together with the control signal SC 2 from the control logic circuit 45. The analog control circuit 46 detects whether or not an overshoot has occurred in the battery voltage VBATT based on the battery voltage VBATT. This overshoot is detected by a comparison circuit (not shown) based on the battery voltage VBATT, for example. This comparison circuit compares, for example, a divided voltage obtained by dividing the battery voltage VBATT with a predetermined reference voltage Vr1 (see FIG. 4), and when the divided voltage becomes larger than the reference voltage Vr1, the battery voltage VBATT Detects that overshoot has occurred. The reference voltage Vr1 (overshoot reference voltage) is set higher than the battery voltage VBATT when the battery BT is fully charged, that is, the full charge voltage VBM.

アナログ制御回路４６は、バッテリ電圧ＶＢＡＴＴのオーバーシュートを検出すると、第２スイッチ（抵抗部）ＳＷ２のオン抵抗を制御する制御信号（アナログ制御信号）ＳＣ３を生成する。詳述すると、アナログ制御回路４６は、オーバーシュートしたバッテリ電圧ＶＢＡＴＴが予め設定された所定電圧（例えば、電圧制限信号ＶＤＡＣ）で一定となるように、第２スイッチＳＷ２のオン抵抗を制御する制御信号ＳＣ３を生成する。このような制御信号ＳＣ３は、例えば図４に示すような低ドロップアウト電圧レギュレータＬＤＯによって生成される。すなわち、制御信号ＳＣ３を出力する誤差増幅器４７には、バッテリ電圧ＶＢＡＴＴを抵抗Ｒ３，Ｒ４により分圧した分圧電圧が非反転入力端子に入力され、基準電圧Ｖｒｅｆ（例えば、ＶＤＡＣ×Ｒ４／（Ｒ３＋Ｒ４））が反転入力端子に入力される。この誤差増幅器４７は、バッテリ電圧ＶＢＡＴＴの分圧電圧と基準電圧Ｖｒｅｆとの差を増幅した誤差電圧を制御信号ＳＣ３として第２スイッチＳＷ２のゲートに出力し、第２スイッチＳＷ２のオン抵抗を制御する。これにより、オーバーシュートしたバッテリ電圧ＶＢＡＴＴが所定電圧に近づくように、第２スイッチＳＷ２における電圧降下が制御される。   When the analog control circuit 46 detects an overshoot of the battery voltage VBATT, the analog control circuit 46 generates a control signal (analog control signal) SC3 for controlling the on-resistance of the second switch (resistor unit) SW2. More specifically, the analog control circuit 46 controls the on-resistance of the second switch SW2 so that the overshooted battery voltage VBATT becomes constant at a predetermined voltage (for example, the voltage limit signal VDAC). SC3 is generated. Such a control signal SC3 is generated by, for example, a low dropout voltage regulator LDO as shown in FIG. That is, to the error amplifier 47 that outputs the control signal SC3, a divided voltage obtained by dividing the battery voltage VBATT by the resistors R3 and R4 is input to the non-inverting input terminal, and the reference voltage Vref (for example, VDAC × R4 / (R3 + R4 )) Is input to the inverting input terminal. The error amplifier 47 outputs an error voltage obtained by amplifying the difference between the divided voltage of the battery voltage VBATT and the reference voltage Vref to the gate of the second switch SW2 as a control signal SC3, and controls the on-resistance of the second switch SW2. . As a result, the voltage drop in the second switch SW2 is controlled so that the overshooted battery voltage VBATT approaches a predetermined voltage.

なお、アナログ制御回路４６は、バッテリ電圧ＶＢＡＴＴのオーバーシュートを検出しないときには、制御ロジック回路４５からの制御信号ＳＣ２を制御信号ＳＣ３として第２スイッチＳＷ２のゲートに出力する。この制御信号ＳＣ３（制御信号ＳＣ２）に応じて、第２スイッチＳＷ２がフルオンあるいはフルオフする。   The analog control circuit 46 outputs the control signal SC2 from the control logic circuit 45 as the control signal SC3 to the gate of the second switch SW2 when the overshoot of the battery voltage VBATT is not detected. The second switch SW2 is fully turned on or off in response to the control signal SC3 (control signal SC2).

つぎに、このアナログ制御回路４６の作用について図５にしたがって説明する。
今、バッテリＢＴが満充電であり、バッテリ電圧ＶＢＡＴＴが満充電電圧ＶＢＭであるときに、システム側の負荷が急変すると（具体的には、急激に負荷が軽くなると）、ＡＣアダプタ２１の出力電流Ｉｏｕｔが急激に低下する（時刻ｔ１）。すると、ＡＣアダプタ２１のアダプタ電圧ＶＡＣが急激に上昇し、それに伴ってバッテリ電圧ＶＢＡＴＴが急激に上昇する。これにより、バッテリ電圧ＶＢＡＴＴにオーバーシュートが発生することになる。このとき、アナログ制御回路４６を備えていない従来の充電回路１１では、オーバーシュートしたバッテリ電圧ＶＢＡＴＴが過電圧検出用の基準電圧Ｖｒ２を超えない限り、第２スイッチＳＷ２がオフされない。このため、図５の一点鎖線で示すように、バッテリ電圧ＶＢＡＴＴが基準電圧Ｖｒ２を超えない範囲では、第２スイッチＳＷ２がオフされず、オーバーシュートしたバッテリ電圧ＶＢＡＴＴがバッテリＢＴに印加されてしまう。この過大な電圧の印加によってバッテリＢＴが劣化してしまうことは前述した。 Next, the operation of the analog control circuit 46 will be described with reference to FIG.
When the battery BT is fully charged and the battery voltage VBATT is the full charge voltage VBM, when the load on the system side changes suddenly (specifically, when the load is suddenly reduced), the output current of the AC adapter 21 Iout rapidly decreases (time t1). Then, the adapter voltage VAC of the AC adapter 21 rises rapidly, and the battery voltage VBATT rises rapidly accordingly. As a result, overshoot occurs in the battery voltage VBATT. At this time, in the conventional charging circuit 11 that does not include the analog control circuit 46, the second switch SW2 is not turned off unless the overshooted battery voltage VBATT exceeds the overvoltage detection reference voltage Vr2. For this reason, as shown by a one-dot chain line in FIG. 5, in a range where the battery voltage VBATT does not exceed the reference voltage Vr2, the second switch SW2 is not turned off, and the overshooted battery voltage VBATT is applied to the battery BT. As described above, the battery BT is deteriorated by the application of the excessive voltage.

これに対して、アナログ制御回路４６は、バッテリ電圧ＶＢＡＴＴがオーバーシュート検出用の基準電圧Ｖｒ１よりも大きくなったときに、バッテリ電圧ＶＢＡＴＴにオーバーシュートが発生したことを検出する。そして、アナログ制御回路４６は、第２スイッチＳＷ２のオン抵抗を制御する制御信号ＳＣ３を生成する回路（例えば図４の回路）を活性化する。すると、図５に示すように、オーバーシュートしたバッテリ電圧ＶＢＡＴＴが所定電圧（電圧制限信号ＶＤＡＣ）一定となるように電圧値（ゲート電圧）が変動する制御信号ＳＣ３が生成され、その制御信号ＳＣ３が第２スイッチＳＷ２のゲートに供給される。これにより、図５の実線で示すように、オーバーシュートしたバッテリ電圧ＶＢＡＴＴを、従来の充電回路１１（一点鎖線参照）よりも迅速に正常な電圧値に戻すことができる。ここで、図４に示すように、バッテリ電圧ＶＢＡＴＴを所定電圧で一定にするためのフィードバック制御を行う回路は、大容量のコンデンサを必要としない回路である。このため、誤差増幅器Ｅ１２から出力される誤差電圧に応じて、大容量のコンデンサＣ１を含むＡＣアダプタ２１を介してバッテリ電圧ＶＢＡＴＴが制御される場合に比べて、応答速度を向上させることができる。なお、このときの制御信号ＳＣ３の電圧値は、第２スイッチＳＷ２をフルオンさせる電圧とフルオフさせる電圧との間の中間電圧となる。   On the other hand, the analog control circuit 46 detects that the overshoot has occurred in the battery voltage VBATT when the battery voltage VBATT becomes larger than the reference voltage Vr1 for overshoot detection. Then, the analog control circuit 46 activates a circuit (for example, the circuit of FIG. 4) that generates the control signal SC3 that controls the on-resistance of the second switch SW2. Then, as shown in FIG. 5, a control signal SC3 whose voltage value (gate voltage) fluctuates so that the overshooted battery voltage VBATT is constant at a predetermined voltage (voltage limit signal VDAC) is generated, and the control signal SC3 is It is supplied to the gate of the second switch SW2. As a result, as shown by the solid line in FIG. 5, the overshooted battery voltage VBATT can be returned to the normal voltage value more quickly than the conventional charging circuit 11 (see the one-dot chain line). Here, as shown in FIG. 4, the circuit that performs feedback control for making the battery voltage VBATT constant at a predetermined voltage is a circuit that does not require a large-capacitance capacitor. Therefore, the response speed can be improved as compared with the case where the battery voltage VBATT is controlled via the AC adapter 21 including the large-capacitance capacitor C1 in accordance with the error voltage output from the error amplifier E12. Note that the voltage value of the control signal SC3 at this time is an intermediate voltage between the voltage for fully turning on the second switch SW2 and the voltage for fully turning off the second switch SW2.

以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）バッテリ電圧ＶＢＡＴＴにオーバーシュートが発生したときに、バッテリ電圧ＶＢＡＴＴが所定電圧で一定となるように、第２スイッチＳＷ２のオン抵抗を制御するための制御信号ＳＣ３を生成するアナログ制御回路４６を設けるようにした。これにより、バッテリ電圧ＶＢＡＴＴにオーバーシュートが発生しても、バッテリ電圧ＶＢＡＴＴが所定電圧一定となるように、第２スイッチＳＷ２のオン抵抗が制御されるため、安定した電圧をバッテリＢＴに印加させることができる。したがって、過大な電圧がバッテリＢＴに印加されることが抑制されるため、バッテリの劣化を抑制することができる。 According to this embodiment described above, the following effects can be obtained.
(1) An analog control circuit 46 that generates a control signal SC3 for controlling the on-resistance of the second switch SW2 so that the battery voltage VBATT becomes constant at a predetermined voltage when an overshoot occurs in the battery voltage VBATT. It was made to provide. As a result, even if an overshoot occurs in the battery voltage VBATT, the on-resistance of the second switch SW2 is controlled so that the battery voltage VBATT becomes a predetermined voltage constant, so that a stable voltage is applied to the battery BT. Can do. Therefore, since it is suppressed that an excessive voltage is applied to the battery BT, deterioration of the battery can be suppressed.

また、低ドロップアウト電圧レギュレータＬＤＯ（図４参照）によって、アダプタ電圧ＶＡＣを制御する制御ループ（検出回路３４及び電圧制御回路２３を含むループ）とは別に、バッテリ電圧ＶＢＡＴＴを所定電圧に近づけるための制御ループが形成される。このため、低ドロップアウト電圧レギュレータＬＤＯにおける応答特性によって、バッテリ電圧ＶＢＡＴＴを所定電圧に近づけるための応答速度が決定される。このとき、低ドロップアウト電圧レギュレータＬＤＯは、図４に示すように、大容量のコンデンサを必要としないため、上記アダプタ電圧ＶＡＣを制御する制御ループよりも応答速度が速い。したがって、アダプタ電圧ＶＡＣを制御する制御ループに大容量のコンデンサＣ１が存在し応答速度が遅いとしても、その制御ループとは別に独立した制御ループ（低ドロップアウト電圧レギュレータＬＤＯ）によって、バッテリ電圧ＶＢＡＴＴを迅速に所定電圧に近づけることができる。   In addition to the control loop (the loop including the detection circuit 34 and the voltage control circuit 23) for controlling the adapter voltage VAC by the low dropout voltage regulator LDO (see FIG. 4), the battery voltage VBATT is brought close to a predetermined voltage. A control loop is formed. For this reason, the response speed for bringing the battery voltage VBATT closer to a predetermined voltage is determined by the response characteristics of the low dropout voltage regulator LDO. At this time, as shown in FIG. 4, the low dropout voltage regulator LDO does not require a large-capacitance capacitor, and therefore has a faster response speed than the control loop for controlling the adapter voltage VAC. Therefore, even if a large-capacitance capacitor C1 exists in the control loop for controlling the adapter voltage VAC and the response speed is slow, the battery voltage VBATT is controlled by a control loop (low dropout voltage regulator LDO) independent of the control loop. It is possible to quickly approach a predetermined voltage.

（第２実施形態）
以下、本発明を具体化した第２実施形態を図６に従って説明する。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図５に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。 (Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIG. Hereinafter, the difference from the first embodiment will be mainly described. The same members as those shown in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description of these elements is omitted.

図６に示す検出回路３４ａでは、バッテリＢＴのバッテリ電圧ＶＢＡＴＴが分圧回路５０に入力される。この分圧回路５０は、直列接続された３つの抵抗Ｒ１１，Ｒ１２，Ｒ１３により構成されている。抵抗Ｒ１１と抵抗Ｒ１２との間の接続点は、オーバーシュート検出用の第１比較回路５１の非反転入力端子に接続されている。これにより、バッテリ電圧ＶＢＡＴＴを抵抗Ｒ１１と抵抗Ｒ１２，Ｒ１３との抵抗値に応じて分圧した第１分圧電圧Ｖ１が第１比較回路５１の非反転入力端子に入力される。また、抵抗Ｒ１２と抵抗Ｒ１３との間の接続点は、過電圧検出用の第２比較回路５２の非反転入力端子に接続されている。これにより、バッテリ電圧ＶＢＡＴＴを抵抗Ｒ１１，Ｒ１２と抵抗Ｒ１３との抵抗値に応じて（第１分圧電圧Ｖ１を抵抗Ｒ１２と抵抗Ｒ１３との抵抗値に応じて）分圧した第２分圧電圧Ｖ２が第２比較回路５２の非反転入力端子に入力される。   In the detection circuit 34 a shown in FIG. 6, the battery voltage VBATT of the battery BT is input to the voltage dividing circuit 50. The voltage dividing circuit 50 includes three resistors R11, R12, and R13 connected in series. A connection point between the resistor R11 and the resistor R12 is connected to a non-inverting input terminal of the first comparison circuit 51 for detecting overshoot. As a result, the first divided voltage V1 obtained by dividing the battery voltage VBATT according to the resistance values of the resistors R11 and R12, R13 is input to the non-inverting input terminal of the first comparison circuit 51. A connection point between the resistor R12 and the resistor R13 is connected to a non-inverting input terminal of the second comparison circuit 52 for detecting overvoltage. Thus, the second divided voltage obtained by dividing the battery voltage VBATT according to the resistance values of the resistors R11, R12 and R13 (the first divided voltage V1 according to the resistance value of the resistors R12 and R13). V2 is input to the non-inverting input terminal of the second comparison circuit 52.

第１比較回路５１の反転入力端子には、基準電圧Ｖｒが第１基準電圧Ｖｒ１として入力され、第２比較回路５２の反転入力端子には、基準電圧Ｖｒが第２基準電圧Ｖｒ２として入力される。すなわち、過電圧検出用の基準電圧Ｖｒ２は、オーバーシュート検出用の基準電圧Ｖｒ１よりも相対的に高く設定されている。この基準電圧Ｖｒ２は、バッテリＢＴの最大定格電圧に応じて設定される。   The reference voltage Vr is input as the first reference voltage Vr1 to the inverting input terminal of the first comparison circuit 51, and the reference voltage Vr is input as the second reference voltage Vr2 to the inverting input terminal of the second comparison circuit 52. . That is, the reference voltage Vr2 for overvoltage detection is set relatively higher than the reference voltage Vr1 for overshoot detection. This reference voltage Vr2 is set according to the maximum rated voltage of battery BT.

そして、第１比較回路５１は、第１分圧電圧Ｖ１と第１基準電圧Ｖｒ１とを比較し、その比較結果に応じたレベルの出力信号Ｓ４を生成し、その出力信号Ｓ４を切替制御回路５３に出力する。第２比較回路５２は、第２分圧電圧Ｖ２と第２基準電圧Ｖｒ２とを比較し、その比較結果に応じたレベルの出力信号Ｓ５を生成し、その出力信号Ｓ５を切替制御回路５３に出力する。具体的には、第１比較回路５１は、第１分圧電圧Ｖ１が第１基準電圧Ｖｒ１よりも大きくなると、バッテリ電圧ＶＢＡＴＴにオーバーシュートが発生したことを示すＨレベルの出力信号Ｓ４を生成する。また、第２比較回路５２は、第２分圧電圧Ｖ２が第２基準電圧Ｖｒ２よりも大きくなると、バッテリ電圧ＶＢＡＴＴに過電圧が発生したことを示すＨレベルの出力信号Ｓ５を生成する。なお、両比較回路５１，５２は、それぞれシュミット・トリガタイプの比較回路である。   The first comparison circuit 51 compares the first divided voltage V1 with the first reference voltage Vr1, generates an output signal S4 having a level corresponding to the comparison result, and outputs the output signal S4 to the switching control circuit 53. Output to. The second comparison circuit 52 compares the second divided voltage V2 with the second reference voltage Vr2, generates an output signal S5 having a level corresponding to the comparison result, and outputs the output signal S5 to the switching control circuit 53. To do. Specifically, when the first divided voltage V1 becomes higher than the first reference voltage Vr1, the first comparison circuit 51 generates an H level output signal S4 indicating that an overshoot has occurred in the battery voltage VBATT. . Further, when the second divided voltage V2 becomes larger than the second reference voltage Vr2, the second comparison circuit 52 generates an H level output signal S5 indicating that an overvoltage has occurred in the battery voltage VBATT. The comparison circuits 51 and 52 are Schmitt trigger type comparison circuits, respectively.

切替制御回路５３は、上記出力信号Ｓ４，Ｓ５に基づいて、アナログ制御回路４６ａを活性／不活性させるための制御信号ＳＣ４及び制御ロジック回路４５ａに出力する制御信号ＳＣ５を生成する。具体的には、切替制御回路５３は、第１比較回路５１からのＨレベルの出力信号Ｓ４に応答して、アナログ制御回路４６ａを活性化させるための制御信号ＳＣ４を生成し、その制御信号ＳＣ４をアナログ制御回路４６ａに出力する。すると、アナログ制御回路４６ａにおいて、オーバーシュートしたバッテリ電圧ＶＢＡＴＴが予め設定された所定電圧一定となるように、第２スイッチＳＷ２のオン抵抗を制御する制御信号ＳＣ３が生成される。これにより、負荷の急変によってバッテリ電圧ＶＢＡＴＴにオーバーシュートが発生したとしても、そのバッテリ電圧ＶＢＡＴＴを迅速に正常な電圧値に戻すことができる。また、切替制御回路５３は、第２比較回路５２からのＨレベルの出力信号Ｓ５に応答して、アナログ制御回路４６ａを不活性化させるための制御信号ＳＣ４を生成するとともに、制御ロジック回路４５ａからＨレベルの制御信号ＳＣ２を出力させるための制御信号ＳＣ５を生成する。これにより、バッテリ電圧ＶＢＡＴＴに過電圧が発生したときに、アナログ制御回路４６ａによるアナログ制御ではなく、制御ロジック回路４５ａからのＨレベルの制御信号ＳＣ２によって第２スイッチＳＷ２をフルオフさせることができる。   Based on the output signals S4 and S5, the switching control circuit 53 generates a control signal SC4 for activating / deactivating the analog control circuit 46a and a control signal SC5 output to the control logic circuit 45a. Specifically, the switching control circuit 53 generates a control signal SC4 for activating the analog control circuit 46a in response to the H level output signal S4 from the first comparison circuit 51, and the control signal SC4. Is output to the analog control circuit 46a. Then, in the analog control circuit 46a, the control signal SC3 for controlling the on-resistance of the second switch SW2 is generated so that the overshoot battery voltage VBATT becomes constant at a predetermined voltage set in advance. Thus, even if an overshoot occurs in the battery voltage VBATT due to a sudden change in the load, the battery voltage VBATT can be quickly returned to a normal voltage value. The switching control circuit 53 generates a control signal SC4 for inactivating the analog control circuit 46a in response to the H level output signal S5 from the second comparison circuit 52, and also from the control logic circuit 45a. A control signal SC5 for generating an H level control signal SC2 is generated. Thus, when an overvoltage occurs in the battery voltage VBATT, the second switch SW2 can be fully turned off by the H level control signal SC2 from the control logic circuit 45a, instead of the analog control by the analog control circuit 46a.

以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏する。
（第３実施形態）
以下、本発明を具体化した第３実施形態を図７に従って説明する。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。 According to this embodiment described above, the same effects as those of the first embodiment can be obtained.
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to FIG. Hereinafter, the difference from the first embodiment will be mainly described. The same members as those shown in FIGS. 1 to 6 are denoted by the same reference numerals, and detailed description of these elements is omitted.

図７に示す検出回路３４ｂでは、バッテリ電圧ＶＢＡＴＴと電圧制限信号ＶＤＡＣとが入力される誤差増幅器Ｅ１２の誤差信号Ｓ６がダイオードＤ１２に入力されるとともに、比較回路（切替回路）６０の非反転入力端子に入力される。比較回路６０の反転入力端子には、第３基準電圧Ｖｒ３が入力される。この比較回路６０は、誤差増幅器Ｅ１２からの誤差信号Ｓ６と基準電圧Ｖｒ３とを比較し、その比較結果に応じてアナログ制御回路４６を活性／不活性化させる制御信号ＳＣ６を生成する。具体的には、比較回路６０は、誤差信号Ｓ６が基準電圧Ｖｒ３よりも低いときには、アナログ制御回路４６を不活性化させるＬレベルの制御信号ＳＣ６を生成する。また、比較回路６０は、誤差信号Ｓ６が基準電圧Ｖｒ３よりも高いときには、アナログ制御回路４６を活性化させるＨレベルの制御信号ＳＣ６を生成する。そして、比較回路６０は、生成した制御信号ＳＣ６をアナログ制御回路４６に出力する。なお、この比較回路６０は、シュミット・トリガタイプの比較回路である。   In the detection circuit 34b shown in FIG. 7, the error signal S6 of the error amplifier E12 to which the battery voltage VBATT and the voltage limit signal VDAC are input is input to the diode D12, and the non-inverting input terminal of the comparison circuit (switching circuit) 60 Is input. The third reference voltage Vr3 is input to the inverting input terminal of the comparison circuit 60. The comparison circuit 60 compares the error signal S6 from the error amplifier E12 with the reference voltage Vr3, and generates a control signal SC6 that activates / deactivates the analog control circuit 46 according to the comparison result. Specifically, the comparison circuit 60 generates an L level control signal SC6 that inactivates the analog control circuit 46 when the error signal S6 is lower than the reference voltage Vr3. The comparison circuit 60 generates an H level control signal SC6 that activates the analog control circuit 46 when the error signal S6 is higher than the reference voltage Vr3. Then, the comparison circuit 60 outputs the generated control signal SC6 to the analog control circuit 46. The comparison circuit 60 is a Schmitt trigger type comparison circuit.

ここで、上記基準電圧Ｖｒ３は、アダプタ電圧ＶＡＣを制御する制御ループ（検出回路３４及び電圧制御回路２３）のフィードバック制御が電流制御モードのときに、比較回路６０にてＬレベルの制御信号ＳＣ６が生成されるとともに、電圧制御モードのときに、比較回路６０にてＨレベルの制御信号ＳＣ６が生成されるように設定されている。この作用について図８にしたがって説明する。   Here, when the feedback control of the control loop (the detection circuit 34 and the voltage control circuit 23) for controlling the adapter voltage VAC is in the current control mode, the reference voltage Vr3 is generated by the comparison circuit 60 with the L level control signal SC6. In addition, the comparator circuit 60 is set to generate an H level control signal SC6 in the voltage control mode. This operation will be described with reference to FIG.

図８に示すように、バッテリＢＴ充電中におけるバッテリ電圧ＶＢＡＴＴが電圧制限信号ＶＤＡＣよりも低い期間では、誤差増幅器Ｅ１１から出力される誤差電圧に応じてアダプタ電圧ＶＡＣが制御される、いわゆる電流制御モードとなる。すなわち、上記期間では、ＡＣアダプタ２１の出力電流Ｉｏｕｔまたは充電電流Ｉｃｈｇの検出結果に応じてアダプタ電圧ＶＡＣが制御される。このような電流制御モードでは、満充電電圧ＶＢＭに比してバッテリ電圧ＶＢＡＴＴが低く、オーバーシュート検出用の基準電圧Ｖｒ１に対して大きなマージンが存在する。このため、電流制御モードにおいて、システム側の負荷が急変して出力電流Ｉｏｕｔが急激に低下し（時刻ｔ２）、バッテリ電圧ＶＢＡＴＴが急激に上昇したとしても、上記基準電圧Ｖｒ１を超えることはほとんどない。したがって、電流制御モードでは、アナログ制御回路４６が動作する機会がほとんどなく、負荷が急変してもバッテリＢＴの劣化が起こる可能性が低い。そこで、本実施形態では、この電流制御モードにおいては、比較回路６０にて生成されるＬレベルの制御信号ＳＣ６によって予めアナログ制御回路４６を不活性化するようにした。これにより、アナログ制御回路４６で消費される不要な電力を低減することができる。   As shown in FIG. 8, in a period in which the battery voltage VBATT during charging of the battery BT is lower than the voltage limit signal VDAC, the adapter voltage VAC is controlled according to the error voltage output from the error amplifier E11. It becomes. That is, during the period, the adapter voltage VAC is controlled according to the detection result of the output current Iout or the charging current Ichg of the AC adapter 21. In such a current control mode, the battery voltage VBATT is lower than the full charge voltage VBM, and there is a large margin with respect to the overshoot detection reference voltage Vr1. Therefore, in the current control mode, even if the load on the system side suddenly changes and the output current Iout rapidly decreases (time t2) and the battery voltage VBATT rapidly increases, the reference voltage Vr1 is hardly exceeded. . Therefore, in the current control mode, there is almost no opportunity for the analog control circuit 46 to operate, and it is unlikely that the battery BT will deteriorate even if the load changes suddenly. Therefore, in this embodiment, in this current control mode, the analog control circuit 46 is deactivated in advance by the L-level control signal SC6 generated by the comparison circuit 60. Thus, unnecessary power consumed by the analog control circuit 46 can be reduced.

一方、バッテリ電圧ＶＢＡＴＴが電圧制限信号ＶＤＡＣよりも高い期間では、誤差増幅器Ｅ１２から出力される誤差電圧（誤差信号Ｓ６）に応じてアダプタ電圧ＶＡＣが制御される、いわゆる電圧制御モードになる。すなわち、上記期間では、バッテリ電圧ＶＢＡＴＴの検出結果に応じてアダプタ電圧ＶＡＣが制御される。このような電圧制御モードでは、負荷が急変して出力電流Ｉｏｕｔが急激に低下すると（時刻ｔ３）、バッテリ電圧ＶＢＡＴＴが基準電圧Ｖｒ１を超えてオーバーシュートが発生する。このため、この電圧制御モードにおいては、比較回路６０にて生成されるＨレベルの制御信号ＳＣ６によって予めアナログ制御回路４６を活性化するようにしている。これにより、バッテリ電圧ＶＢＡＴＴにオーバーシュートが発生しても、バッテリＢＴの劣化を好適に抑制することができる。   On the other hand, in a period in which the battery voltage VBATT is higher than the voltage limit signal VDAC, a so-called voltage control mode in which the adapter voltage VAC is controlled according to the error voltage (error signal S6) output from the error amplifier E12. That is, during the period, the adapter voltage VAC is controlled according to the detection result of the battery voltage VBATT. In such a voltage control mode, when the load changes suddenly and the output current Iout rapidly decreases (time t3), the battery voltage VBATT exceeds the reference voltage Vr1 and an overshoot occurs. Therefore, in this voltage control mode, the analog control circuit 46 is activated in advance by the H-level control signal SC6 generated by the comparison circuit 60. Thereby, even if overshoot occurs in battery voltage VBATT, deterioration of battery BT can be suitably suppressed.

以上説明した実施形態によれば、第１実施形態における作用効果に加えて以下の効果を奏する。
（１）負荷が急変してもバッテリＢＴの劣化が起こる可能性の低い電流制御モードにおいて、アナログ制御回路４６を不活性化するようにした。これにより、アナログ制御回路４６で消費される不要な電力を低減することができる。 According to the embodiment described above, the following effects can be obtained in addition to the operational effects of the first embodiment.
(1) The analog control circuit 46 is deactivated in the current control mode in which the battery BT is unlikely to deteriorate even when the load changes suddenly. Thus, unnecessary power consumed by the analog control circuit 46 can be reduced.

なお、従来の電源システム（図１０参照）であっても、オーバーシュートしたバッテリ電圧ＶＢＡＴＴが過電圧検出用の基準電圧よりも高くなると、バッテリＢＴを充電回路１１から切り離すなどの過電圧保護機能が働く。しかし、従来の電源システムでは、バッテリ電圧ＶＢＡＴＴが上記基準電圧よりも低い場合には、オーバーシュートが発生しても何ら対策が行われず、そのオーバーシュートしたバッテリ電圧ＶＢＡＴＴがそのままバッテリＢＴに印加されてしまう。このオーバーシュートしたバッテリ電圧ＶＢＡＴＴは、負荷短絡などの異常が発生したときに印加される過電圧に比べればその電圧値は低いものの、満充電電圧よりも高い電圧値である。このため、そのバッテリ電圧ＶＢＡＴＴがバッテリＢＴに印加されることは望ましくない。すなわち、オーバーシュートした過大なバッテリ電圧ＶＢＡＴＴがバッテリＢＴに印加されると、バッテリＢＴを劣化させるという問題がある。   Even in the conventional power supply system (see FIG. 10), when the overshooted battery voltage VBATT becomes higher than the reference voltage for overvoltage detection, an overvoltage protection function such as disconnecting the battery BT from the charging circuit 11 works. However, in the conventional power supply system, when the battery voltage VBATT is lower than the reference voltage, no countermeasure is taken even if an overshoot occurs, and the overshooted battery voltage VBATT is directly applied to the battery BT. End up. The overshooted battery voltage VBATT is higher than the fully charged voltage although its voltage value is lower than the overvoltage applied when an abnormality such as a load short circuit occurs. For this reason, it is not desirable that the battery voltage VBATT is applied to the battery BT. That is, when the excessive battery voltage VBATT that is overshot is applied to the battery BT, there is a problem that the battery BT is deteriorated.

これに対し、上述する実施形態によれば、充電電圧にオーバーシュートが発生しても、そのオーバーシュートの発生が検出されると、外部電源から二次電池への経路上に設けられたスイッチトランジスタのオン抵抗が発生される。このオン抵抗によって、オーバーシュートした充電電圧を降下させることができる。このため、このスイッチトランジスタのオン抵抗を制御することにより充電電圧の上昇を抑制することができる。これによって、過大な電圧が２次電池に印加されることが抑制されるため、二次電池の劣化を抑制することができる。   On the other hand, according to the above-described embodiment, even if an overshoot occurs in the charging voltage, if the occurrence of the overshoot is detected, the switch transistor provided on the path from the external power source to the secondary battery On-resistance is generated. With this on-resistance, the overshooted charging voltage can be lowered. For this reason, an increase in the charging voltage can be suppressed by controlling the on-resistance of the switch transistor. Accordingly, application of an excessive voltage to the secondary battery is suppressed, so that deterioration of the secondary battery can be suppressed.

また、上述する実施形態によれば、充電電圧にオーバーシュートが発生しても、低ドロップアウト電圧レギュレータによって、充電電圧が所定電圧で一定となるように、スイッチトランジスタのオン抵抗が制御される。これによって、充電電圧にオーバーシュートが発生しても、安定した電圧を二次電池に印加させることができる。また、低ドロップアウト電圧レギュレータによって、外部電源からの出力電圧を制御する制御ループとは別に、充電電圧を所定電圧に近づけるための制御ループが形成される。このため、上記出力電圧を制御する制御ループに大容量のコンデンサが存在し応答速度が遅くても、その制御ループとは別に独立した制御ループ（低ドロップアウト電圧レギュレータ）によって、充電電圧を迅速に所定電圧に近づけることができる。   In addition, according to the above-described embodiment, even when an overshoot occurs in the charging voltage, the on resistance of the switch transistor is controlled by the low dropout voltage regulator so that the charging voltage becomes constant at the predetermined voltage. Thereby, even if an overshoot occurs in the charging voltage, a stable voltage can be applied to the secondary battery. In addition to the control loop for controlling the output voltage from the external power supply, a control loop for bringing the charging voltage close to a predetermined voltage is formed by the low dropout voltage regulator. For this reason, even if a large-capacitance capacitor exists in the control loop that controls the output voltage and the response speed is slow, the charging voltage can be quickly adjusted by a control loop (low dropout voltage regulator) that is independent of the control loop. It can be close to a predetermined voltage.

また、上述する実施形態によれば、充電電圧がオーバーシュート検出用の基準電圧と比較されることにより、該充電電圧にオーバーシュートが発生したことが検出される。このとき、上記基準電圧が過電圧検出用の基準電圧よりも低く設定されているため、過電圧検出用の基準電圧よりも低い範囲における過大な充電電圧を検出することができ、その過大な充電電圧が二次電池に印加されることを好適に抑制することができる。   Further, according to the embodiment described above, it is detected that an overshoot has occurred in the charging voltage by comparing the charging voltage with a reference voltage for detecting the overshoot. At this time, since the reference voltage is set lower than the reference voltage for overvoltage detection, an excessive charging voltage in a range lower than the reference voltage for overvoltage detection can be detected, and the excessive charging voltage is It can suppress suitably that it is applied to a secondary battery.

また、上述する実施形態によれば、二次電池が満充電のときの電圧（満充電電圧）に比して充電電圧が低く、充電電圧のオーバーシュートが発生しにくい電流制御モードのときには、予めアナログ制御回路が不活性化される。これにより、アナログ制御回路において不要に消費される電力を低減することができる。一方、充電電圧が満充電電圧に近づき、充電電圧にオーバーシュートが発生し得る電圧制御モードのときには、アナログ制御回路が活性化される。これにより、充電電圧にオーバーシュートが発生しても、そのアナログ制御回路によって安定した電圧を二次電池に印加させることができる。   Further, according to the above-described embodiment, when the secondary battery is in the current control mode in which the charging voltage is lower than the voltage when the secondary battery is fully charged (full charging voltage) and the charging voltage does not easily overshoot, The analog control circuit is deactivated. As a result, power consumed unnecessarily in the analog control circuit can be reduced. On the other hand, the analog control circuit is activated in the voltage control mode in which the charge voltage approaches the full charge voltage and overcharge can occur in the charge voltage. Thereby, even if an overshoot occurs in the charging voltage, a stable voltage can be applied to the secondary battery by the analog control circuit.

また、上述する実施形態によれば、二次電池に直接接続されるスイッチトランジスタのオン抵抗が制御されるため、そのオン抵抗を制御することによって、より確実に充電電圧を制御することができる。   Further, according to the above-described embodiment, the on-resistance of the switch transistor directly connected to the secondary battery is controlled. Therefore, the charging voltage can be controlled more reliably by controlling the on-resistance.

（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、出力状態に基づいて印加されるバッテリ電圧ＶＢＡＴＴのオーバーシュートを検出したときに、低ドロップアウト電圧レギュレータＬＤＯ（図４参照）から出力される制御信号ＳＣ３によって第２スイッチＳＷ２のオン抵抗を制御する、というアナログ制御の一例を挙げた。これに限らず、例えばオーバーシュートを検出したときに、アナログ制御回路４６において、フルオフ電圧とフルオン電圧との中間電圧をクランプして、その中間電圧を一定時間だけ第２スイッチＳＷ２のゲートに供給して第２スイッチＳＷ２のオン抵抗を制御するようにしてもよい。 (Other embodiments)
In addition, each said embodiment can also be implemented in the following aspects which changed this suitably.
In each of the above embodiments, the second switch SW2 is controlled by the control signal SC3 output from the low dropout voltage regulator LDO (see FIG. 4) when the overshoot of the battery voltage VBATT applied based on the output state is detected. An example of analog control that controls the on-resistance of the is given. For example, when an overshoot is detected, the analog control circuit 46 clamps an intermediate voltage between the full-off voltage and the full-on voltage, and supplies the intermediate voltage to the gate of the second switch SW2 for a certain period of time. Thus, the on-resistance of the second switch SW2 may be controlled.

・上記各実施形態では、バッテリ電圧ＶＢＡＴＴにオーバーシュートが発生したときに、バッテリＢＴに直接接続された第２スイッチＳＷ２のオン抵抗を制御するようにした。これに限らず、ＡＣアダプタ２１からバッテリＢＴへの経路上に設けられた第１スイッチＳＷ１のオン抵抗を制御するようにしてもよい。   In each of the above embodiments, when the overshoot occurs in the battery voltage VBATT, the on-resistance of the second switch SW2 directly connected to the battery BT is controlled. However, the on resistance of the first switch SW1 provided on the path from the AC adapter 21 to the battery BT may be controlled.

・上記各実施形態では、バッテリ電圧ＶＢＡＴＴと所定の基準電圧Ｖｒ１とを比較することにより、バッテリ電圧ＶＢＡＴＴにオーバーシュートが発生したことを検出するようにした。これに限らず、例えばバッテリ電圧ＶＢＡＴＴの電圧値をＡ／Ｄ変換し、その変換後のデジタルコードの変化に基づいて、バッテリ電圧ＶＢＡＴＴのオーバーシュートを検出するようにしてもよい。また、バッテリ電圧ＶＢＡＴＴを監視するのではなく、例えばアダプタ電圧ＶＡＣを監視することによって、バッテリ電圧ＶＢＡＴＴのオーバーシュートを検出するようにしてもよい。   In each of the above embodiments, the battery voltage VBATT is compared with the predetermined reference voltage Vr1 to detect the occurrence of overshoot in the battery voltage VBATT. For example, the voltage value of the battery voltage VBATT may be A / D converted, and an overshoot of the battery voltage VBATT may be detected based on a change in the digital code after the conversion. Further, instead of monitoring the battery voltage VBATT, overshoot of the battery voltage VBATT may be detected by monitoring the adapter voltage VAC, for example.

・上記第３実施形態では、誤差増幅器Ｅ１２の誤差信号Ｓ６と基準電圧Ｖｒ３とを比較して、その比較結果に応じてアナログ制御回路４６を活性／不活性化するようにした。これに限らず、例えば図９に示すように、比較回路６１にてバッテリ電圧ＶＢＡＴＴと電圧制限信号ＶＤＡＣとを比較し、その比較結果ＳＣ６に応じてアナログ制御回路４６を活性／不活性化するようにしてもよい。これによっても、アナログ制御回路４６を、電流制御モードで不活性化し、電圧制御モードで活性化することができる。   In the third embodiment, the error signal S6 of the error amplifier E12 and the reference voltage Vr3 are compared, and the analog control circuit 46 is activated / inactivated according to the comparison result. For example, as shown in FIG. 9, the comparison circuit 61 compares the battery voltage VBATT with the voltage limit signal VDAC, and activates / inactivates the analog control circuit 46 according to the comparison result SC6. It may be. This also allows the analog control circuit 46 to be deactivated in the current control mode and activated in the voltage control mode.

・上記各実施形態では、２つの入力信号と基準電圧とを比較して誤差電圧を出力する誤差増幅器Ｅ１１に具体化したが、３つ以上の入力信号と基準信号とを比較して誤差電圧を出力する誤差増幅器に具体化してもよい。また、端子の反転・非反転は、適宜変更してもよい。   In each of the above embodiments, the error amplifier E11 that compares two input signals with a reference voltage and outputs an error voltage is embodied. However, the error voltage is calculated by comparing three or more input signals with a reference signal. It may be embodied in an error amplifier that outputs. Further, inversion / non-inversion of the terminal may be changed as appropriate.

・上記各実施形態における誤差増幅器Ｅ１１，Ｅ１２，Ｅ１３を差動増幅器に具体化してもよい。
・上記各実施形態では、４つの検出対象に対する誤差電圧を、３つの誤差増幅器Ｅ１１，Ｅ１２，Ｅ１３により生成するようにしたが、従来例の充電回路１１と同様に、４つの誤差増幅器Ｅ１，Ｅ２，Ｅ３，Ｅ４により生成するようにしてもよい。 The error amplifiers E11, E12, and E13 in the above embodiments may be embodied as differential amplifiers.
In each of the above embodiments, the error voltages for the four detection targets are generated by the three error amplifiers E11, E12, E13. However, as with the conventional charging circuit 11, the four error amplifiers E1, E2 are used. , E3, E4.

・上記各実施形態において、図３に示す検出回路３４は、抵抗Ｒ１の出力側端子における電圧（出力電圧）を検出するようにしたが、これを省略してもよい。すなわち、乗算器４３と誤差増幅器Ｅ１３とダイオードＤ１３とを省略した検出回路に具体化してもよい。   In each of the above embodiments, the detection circuit 34 shown in FIG. 3 detects the voltage (output voltage) at the output side terminal of the resistor R1, but this may be omitted. That is, the detection circuit in which the multiplier 43, the error amplifier E13, and the diode D13 are omitted may be embodied.

・上記各実施形態では、電子機器３１の検出回路３４からＡＣアダプタ２１に制御電流Ｉｓｃを供給し、ＡＣアダプタ２１の電圧制御回路２３は、制御電流Ｉｓｃがゼロの場合にアダプタ電圧ＶＡＣを最低電圧とするようにしたが、検出回路において、ＡＣアダプタから制御電流Ｉｓｃを流し込むようにしてもよい。   In each of the above embodiments, the control current Isc is supplied from the detection circuit 34 of the electronic device 31 to the AC adapter 21, and the voltage control circuit 23 of the AC adapter 21 reduces the adapter voltage VAC to the lowest voltage when the control current Isc is zero. However, in the detection circuit, the control current Isc may be supplied from the AC adapter.

・上記各実施形態では、制御電流Ｉｓｃに対してアダプタ電圧ＶＡＣを比例的に制御するようにしたが、制御電流Ｉｓｃとアダプタ電圧ＶＡＣとの関係は、適宜変更してもよい。   In each of the above embodiments, the adapter voltage VAC is controlled in proportion to the control current Isc. However, the relationship between the control current Isc and the adapter voltage VAC may be changed as appropriate.

・上記各実施形態において、ＡＣアダプタと電子機器の回路の組み合わせは、これらに限定されない。また、ＡＣアダプタと電子機器の回路構成は、上記各実施形態に限定されない。例えば、従来例の充電回路１１と同様に、パルス幅変調器２４及び該パルス幅変調器２４が制御する素子と、検出回路３４とを１つのチップ上に搭載した半導体集積回路装置に具体化してもよい。   -In each said embodiment, the combination of the circuit of an AC adapter and an electronic device is not limited to these. Further, the circuit configurations of the AC adapter and the electronic device are not limited to the above embodiments. For example, similar to the charging circuit 11 of the conventional example, the pulse width modulator 24, an element controlled by the pulse width modulator 24, and the detection circuit 34 are embodied in a semiconductor integrated circuit device mounted on one chip. Also good.

・上記第３実施形態における比較回路６０を、上記第２実施形態の検出回路３４ａに設けるようにしてもよい。   The comparison circuit 60 in the third embodiment may be provided in the detection circuit 34a in the second embodiment.

２１ ＡＣアダプタ（外部電源）
３１ 電子機器
３４ 検出回路（電源制御回路）
４６ アナログ制御回路
５１ 第１比較回路
５２ 第２比較回路
６０，６１ 比較回路（切替回路）
ＢＴ バッテリ
ＳＷ２ 第２スイッチ（抵抗部）
Ｒ１，Ｒ２ 抵抗
ＬＤＯ 低ドロップアウト電圧レギュレータ 21 AC adapter (external power supply)
31 Electronic equipment 34 Detection circuit (power control circuit)
46 Analog control circuit 51 First comparison circuit 52 Second comparison circuit 60, 61 Comparison circuit (switching circuit)
BT battery SW2 second switch (resistor)
R1, R2 Resistor LDO Low Dropout Voltage Regulator

Claims (7)

出力状態に基づいて印加される電池の充電電圧と基準電圧との差分に基づいて、前記充電電圧の供給経路に備えられる抵抗部の抵抗値を制御する制御回路を備えることを特徴とする電源制御回路。   A power supply control comprising: a control circuit that controls a resistance value of a resistance unit provided in a supply path of the charging voltage based on a difference between a charging voltage of a battery applied based on an output state and a reference voltage. circuit. 前記基準電圧は、前記電池が満充電の場合の充電電圧以上に設定される値を有し、
前記制御回路は、前記充電電圧が前記基準電圧以上の場合に、前記抵抗値を小さくする制御信号を生成することを特徴とする請求項１に記載の電源制御回路。 The reference voltage has a value set equal to or higher than a charging voltage when the battery is fully charged,
The power supply control circuit according to claim 1, wherein the control circuit generates a control signal for decreasing the resistance value when the charging voltage is equal to or higher than the reference voltage. 前記制御回路は、前記基準電圧以上の場合のオーバーシュートが発生する場合に活性化され、前記充電電圧が一定に維持されるように、前記抵抗値を制御する制御信号を生成する低ドロップアウト電圧レギュレータを含む、ことを特徴とする請求項１又は２に記載の電源制御回路。   The control circuit is activated when an overshoot occurs when the voltage is equal to or higher than the reference voltage, and a low dropout voltage that generates a control signal for controlling the resistance value so that the charging voltage is maintained constant. The power supply control circuit according to claim 1, further comprising a regulator. 前記充電電圧とオーバーシュート検出用のオーバーシュート基準電圧とを比較し、前記充電電圧にオーバーシュートが発生したことを検出する比較回路を備え、
前記オーバーシュート基準電圧は、前記電池が満充電の場合の該電池の充電電圧よりも高く、且つ過電圧検出用の基準電圧よりも低く設定された電圧である、ことを特徴とする請求項１〜３のいずれか１つに記載の電源制御回路。 Comparing the charging voltage with an overshoot reference voltage for overshoot detection, and comprising a comparison circuit for detecting that an overshoot has occurred in the charging voltage,
The overshoot reference voltage is a voltage set higher than a charging voltage of the battery when the battery is fully charged and lower than a reference voltage for overvoltage detection. 4. The power supply control circuit according to any one of 3. 前記出力電圧の電圧値を制御するためのフィードバック制御が電流制御モードの場合に前記制御回路を不活性化し、前記フィードバック制御が電圧制御モードの場合に前記制御回路を活性化する切替回路を備える、ことを特徴とする請求項１〜４のいずれか１つに記載の電源制御回路。   A switching circuit that inactivates the control circuit when feedback control for controlling the voltage value of the output voltage is in a current control mode, and activates the control circuit when the feedback control is in a voltage control mode; The power supply control circuit according to any one of claims 1 to 4. 出力状態に基づいて印加される電池の充電電圧を検知し、
前記充電電圧と基準電圧との差分に基づいて、前記充電電圧の供給経路に備えられた抵抗部の抵抗値を制御することを特徴とする電源制御方法。 Detect the battery charging voltage applied based on the output state,
A power supply control method, comprising: controlling a resistance value of a resistance unit provided in a supply path of the charging voltage based on a difference between the charging voltage and a reference voltage. 外部電源から出力電圧が供給され、出力状態に基づいて印加される電池の充電電圧と基準電圧との差分に基づいて、前記充電電圧の供給経路に備えられる抵抗部の抵抗値を制御する制御回路を備えることを特徴とする電子機器。   A control circuit that controls the resistance value of the resistance unit provided in the supply path of the charging voltage based on the difference between the charging voltage of the battery applied based on the output state and the reference voltage supplied with the output voltage from the external power source An electronic device comprising:
JP2009014033A 2009-01-26 2009-01-26 Power supply control circuit, power supply control method, and electronic device Active JP5627856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009014033A JP5627856B2 (en) 2009-01-26 2009-01-26 Power supply control circuit, power supply control method, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009014033A JP5627856B2 (en) 2009-01-26 2009-01-26 Power supply control circuit, power supply control method, and electronic device

Publications (2)

Publication Number Publication Date
JP2010172154A true JP2010172154A (en) 2010-08-05
JP5627856B2 JP5627856B2 (en) 2014-11-19

Family

ID=42703718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009014033A Active JP5627856B2 (en) 2009-01-26 2009-01-26 Power supply control circuit, power supply control method, and electronic device

Country Status (1)

Country Link
JP (1) JP5627856B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229969A (en) * 2012-04-24 2013-11-07 Semiconductor Components Industries Llc Charge control circuit
JP2017092695A (en) * 2015-11-10 2017-05-25 新電元工業株式会社 Control circuit of semiconductor relay module
CN110998366A (en) * 2017-08-07 2020-04-10 索尼半导体解决方案公司 Distance sensor, distance measuring device, and image sensor
WO2020183901A1 (en) * 2019-03-08 2020-09-17 株式会社デンソー Electrification control device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222275A (en) * 1995-02-16 1996-08-30 Sanyo Electric Co Ltd Charging method and charger of secondary battery
JP2005276190A (en) * 2004-02-25 2005-10-06 O2 Micro Inc Low dropout voltage regulator
JP2008245400A (en) * 2007-03-27 2008-10-09 Matsushita Electric Ind Co Ltd Battery pack
JP2009017651A (en) * 2007-07-03 2009-01-22 Lenovo Singapore Pte Ltd Overvoltage protection system, battery pack and electronic equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222275A (en) * 1995-02-16 1996-08-30 Sanyo Electric Co Ltd Charging method and charger of secondary battery
JP2005276190A (en) * 2004-02-25 2005-10-06 O2 Micro Inc Low dropout voltage regulator
JP2008245400A (en) * 2007-03-27 2008-10-09 Matsushita Electric Ind Co Ltd Battery pack
JP2009017651A (en) * 2007-07-03 2009-01-22 Lenovo Singapore Pte Ltd Overvoltage protection system, battery pack and electronic equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229969A (en) * 2012-04-24 2013-11-07 Semiconductor Components Industries Llc Charge control circuit
US9553461B2 (en) 2012-04-24 2017-01-24 Semiconductor Components Industries, Llc Charge control circuit, charge circuit, and mobile device
JP2017092695A (en) * 2015-11-10 2017-05-25 新電元工業株式会社 Control circuit of semiconductor relay module
CN110998366A (en) * 2017-08-07 2020-04-10 索尼半导体解决方案公司 Distance sensor, distance measuring device, and image sensor
CN110998366B (en) * 2017-08-07 2023-12-26 索尼半导体解决方案公司 Distance sensor, distance measuring device, and image sensor
WO2020183901A1 (en) * 2019-03-08 2020-09-17 株式会社デンソー Electrification control device

Also Published As

Publication number Publication date
JP5627856B2 (en) 2014-11-19

Similar Documents

Publication Publication Date Title
JP4984777B2 (en) Power supply system and output voltage control method
JP4440869B2 (en) DC-DC converter, control circuit for DC-DC converter, and control method for DC-DC converter
US7522432B2 (en) Switching regulator and control circuit and method used therein
US7733068B2 (en) DC-DC converter
US7928715B2 (en) Switching regulator
US8289000B2 (en) Charge control circuit
US9625932B2 (en) Switching mode converter having 100% duty cycle mode and method for controlling thereof
US7868483B2 (en) Power management systems with current sensors
US20150364997A1 (en) Control circuit, battery power supply device and control method
US8742834B2 (en) Negative-voltage charge pump circuit
JP5029055B2 (en) Detection circuit and power supply system
JP5455985B2 (en) Circuit and method for controlling a DC / DC converter
JP2013120604A (en) Power management system
JP2010178591A (en) Charging circuit, charging device, electronic apparatus, and charging method
JP6911580B2 (en) Control circuit of switching power supply
JP5029056B2 (en) Detection circuit and power supply system
JP2007244012A (en) Dc-dc converter control circuit, dc-dc converter, power supply and dc-dc converter control method
US10128757B2 (en) Buck-boost converter with small disturbance at mode transitions
US20090285003A1 (en) Boost converter
JP5627856B2 (en) Power supply control circuit, power supply control method, and electronic device
JP2005192382A (en) Capacitor charger for regulating charging current by battery voltage and its method
JP5956966B2 (en) Charge control circuit and charge control system
US9553461B2 (en) Charge control circuit, charge circuit, and mobile device
JP2012016123A (en) Dc-dc converter
US20130119957A1 (en) Bi-directional Switching Regulator and Control Circuit Thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140502

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140527

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141001

R150 Certificate of patent or registration of utility model

Ref document number: 5627856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250