JP2010160537A - 通信装置および系切り替え方法 - Google Patents

Abstract

【課題】冗長化されているＣ−Ｐｌａｎｅの運用系サーバに障害が発生し、待機系サーバに冗長切り替えを行った場合、待機系サーバでは運用系サーバから転送された呼データをもとに呼情報の再構成を行う必要がある。この再構成に多大な時間を要していた。
【解決手段】シグナリングデータを処理するマルチコアＣＰＵを用いた装置とユーザデータを処理する装置が分離されており、シグナリングデータを処理する装置が冗長構成をとっている場合、運用系サーバに障害などが発生し、運用系サーバから待機系サーバへの系切り替えが必要となったときは、待機系サーバは運用系サーバから転送された呼データをもとに呼情報の再構成を行う際、再構成処理を並列化することで、サービス断時間を縮小させ、信頼性の高い装置を実現する。
【選択図】図６

Description

本発明は、通信装置および系切り替え方法に係り、特にシグナリング処理部を運用系から待機系にすばやく切り替える通信装置および系切り替え方法に関する。

通信装置が扱うデータは、大きく２種類が存在する。ユーザとの通信路を確立するためのシグナリングデータおよびユーザが他ノードとの通信を行うユーザデータである。通信装置は、両データを処理するが、これらの処理を別装置において行なうモデルがある。この場合、通信装置は、シグナリングデータ処理を行う装置（Ｃ−Ｐｌａｎｅ）とユーザデータ処理を行う装置（Ｕ−Ｐｌａｎｅ）から構成される。これは、ネットワークの広帯域化によりユーザデータの転送速度向上が必要となったためである。Ｃ−ＰｌａｎｅおよびＵ−Ｐｌａｎｅに分割することにより、Ｕ−Ｐｌａｎｅは、ユーザデータ転送に専念することが可能である。

現在ではさらなるユーザデータ転送速度向上のため、Ｕ−Ｐｌａｎｅを複数とする場合もある。これに対して、Ｃ−Ｐｌａｎｅは、Ｕ−Ｐｌａｎｅほど転送速度を意識する必要がないため、１装置とすることが可能である。つまり、Ｃ−Ｐｌａｎｅが１台に対して、Ｕ−Ｐｌａｎｅが複数台存在する装置構成となる。

なお、各Ｕ−Ｐｌａｎｅは、データを処理するために呼制御情報を保持する。その呼制御情報は、Ｃ−Ｐｌａｎｅにより管理されている。ここで、呼制御情報とは、呼ごとに管理される情報であり、それぞれの呼を制御するための情報である。主なものとしては、ＭＡＣアドレスやＩＰアドレス、呼状態、タイマ値、課金情報、ＱｏＳ（Quality of Service）情報がある。

また、これらサービスの停止が許されない通信系サービスにおいては、信頼性確保のためにサービス提供サーバを冗長化して運用を行っている。冗長運用では、サービス提供サーバに障害が発生し、サービス提供の継続が不可能な状態となると、別に用意されていた予備サーバに切り替えてサービスの提供を継続する。これは特許文献１により述べられている。

さらに、ＣＰＵを効率的に使用するために、処理を並行させて行う技術が特許文献２に述べられている。これは並列処理可能なものをマルチスレッドとして実行させることにより実現する。

特開２００４−１７１３７０号公報 特開２００６−１８５３０３号公報

Ｃ−Ｐｌａｎｅ１装置に対してＵ−Ｐｌａｎｅ複数装置で構成され、さらにＣ−Ｐｌａｎｅが１：１の冗長構成となっている通信装置の場合、Ｃ−Ｐｌａｎｅは複数台分のＵ−Ｐｌａｎｅに収容される呼制御情報を収容しなければならない。最近ではメモリ容量の拡大およびハード資源の価格低下などからＣ−ＰｌａｎｅにＵ−Ｐｌａｎｅ複数台分の呼制御情報を収容することが可能となった。

冗長化されているＣ−Ｐｌａｎｅの運用系サーバに障害が発生し、待機系サーバに冗長切り替えを行った場合、待機系サーバでは運用系サーバから転送された呼データをもとに呼制御情報の再構成を行う必要がある。呼データとは呼制御情報を構成するために最低限必要となる情報である。これは、上記のような冗長切り替えを実現するにあたり、冗長切り替えの際には運用系サーバと待機系サーバとが同じ呼制御情報を保持している必要がある。すなわち、運用系サーバの呼制御情報を待機系サーバへ転送する必要がある。しかし、呼制御情報をそのまま転送することは回線帯域を圧迫することになる。このため、待機系サーバで呼制御情報を再構成することが可能な最低限必要なデータを転送する。

また、再構成処理とは、待機系サーバが運用系に移行する際に行われる処理である。具体的には、再構成処理は、呼データに含まれる各情報から実際に呼制御を行うにあたり効率よく実施できる状態を構成するものである。また、タイマの再起動なども実施する。これらの処理を収容可能な全Ｕ−Ｐｌａｎｅ個数分行なう必要があるため、最大収容可能数が多くなるほど、多くの時間を要する。

従来、メモリサイズの制限などから大量の呼制御情報をＣ−Ｐｌａｎｅに収容することが無く、呼制御情報の再構成に多くの時間を要することは無かった。しかし、大量の呼情報を収容するＣ−Ｐｌａｎｅの場合、上記のとおり、呼制御情報の再構成に多くの時間を要してしまう。その結果、サービス断時間が大きくなり、信頼性の低下となる。

本発明は、呼制御情報の再構成を複数の演算部を用いた装置上で並列処理させることで、呼制御情報の再構成に要する時間を削減し、サービス断時間を縮小させ、信頼性の高い通信装置および系切り替え方法を実現する。

上述した課題は、シグナリング処理をする複数のシグナリング処理部と、ユーザデータを処理する複数のユーザデータ処理部とからなり、シグナリング処理部は、複数の並列演算装置を含み、第１のシグナリング処理部は、複数のユーザデータ処理部の複数の呼制御情報を一つの呼情報テーブルに領域を区分して保持し、第１のシグナリング処理部から第２のシグナリング処理部へシグナリング処理を引き継ぐとき、第１のシグナリング処理部は、複数の呼制御情報を第１のフォーマットで、第２のシグナリング処理部に転送し、第２のシグナリング処理部は、複数の呼制御情報について、第１のフォーマットから第２のフォーマットへ、並列演算装置により並列変換する通信装置により、達成できる。

また、シグナリング処理をする複数のシグナリング処理部と、ユーザデータを処理する複数のユーザデータ処理部とからなり、シグナリング処理部は、マルチコア演算装置と、呼情報テ−ブルとを含み、第１のシグナリング処理部は、複数のユーザデータ処理部の複数の呼制御情報を第１の呼情報テーブルに領域を区分して保持し、第１のシグナリング処理部から第２のシグナリング処理部へシグナリング処理を引き継ぐとき、第１のシグナリング処理部は、複数の呼制御情報を第１のフォーマットで、第２のシグナリング処理部に転送し、第２のシグナリング処理部は、複数の呼制御情報について、第２の呼情報テーブルに記憶し、マルチコア演算装置は、第２の呼情報テーブルを共有して、複数の呼制御情報を第１のフォーマットから第２のフォーマットへ並列変換する通信装置により、達成できる。

さらに、複数のユーザデータ処理部の複数の呼制御情報を第１の呼情報テーブルに領域を区分して保持するステップと、複数の呼制御情報を第１のフォーマットで、第２のシグナリング処理部に転送するステップと、複数の呼制御情報について、第２の呼情報テーブルに記憶するステップと、第２の呼情報テーブルを共有して、複数の呼制御情報を第１のフォーマットから第２のフォーマットへ並列変換するステップとを含む系切り替え方法により、達成できる。

本発明は、呼制御情報の再構成を複数の演算装置を用いた装置上で並列処理させることで、呼制御情報の再構成に要する時間を削減し、サービス断時間を縮小させる通信装置および系切り替え方法を実現することができる。

以下、本発明の実施の形態について、実施例を用い図面を参照しながら詳細に説明する。なお、実質同一部位には同じ参照番号を振り、説明は繰り返さない。
（実施例１）
図１を参照して、Ｃ−Ｐｌａｎｅ装置を冗長化した通信装置を説明する。ここで、図１は通信装置のハードウェアブロック図である。図１において、通信装置５００は、スイッチングハブ３００に接続された運用系Ｃ−Ｐｌａｎｅ装置１００−１と、待機系Ｃ−Ｐｌａｎｅ装置１００−２と、ｎ＋１台のＵ−Ｐｌａｎｅ装置２００とから構成される。

Ｃ−Ｐｌａｎｅ装置１００は、ＯＳ１０７、切り替え制御部１０５、呼処理アプリケーション１０３から構成される。切り替え制御部１０５は、冗長切り替えの際に切り替え処理を行なう。呼処理アプリケーション１０３は、シグナリング処理を行なう。

また、Ｕ−Ｐｌａｎｅ装置は、ＯＳ２０３、呼処理アプリケーション２０１から構成される。呼処理アプリケーション２０１は、ユーザデータ処理を行なう。

なお、Ｃ−Ｐｌａｎｅ装置−運用系１００−１は、周期的に呼データをホットスタンバイ状態で待機しているＣ−Ｐｌａｎｅ装置−待機系１００−２に送信する。ここで呼データとは、呼制御情報を構成するために最低限必要となる情報である。運用系サーバであるＣ−Ｐｌａｎｅ装置１００−１の呼制御情報を待機系サーバであるＣ−Ｐｌａｎｅ装置１００−２へ転送する際に、呼制御情報をそのまま転送することは、回線帯域を圧迫することになる。このため、待機系サーバで呼制御情報を再構成することが可能な最低限必要なデータを転送する。

図２を参照して、Ｃ−Ｐｌａｎｅ装置のハードウェア構成を説明する。ここで、図２はＣ−Ｐｌａｎｅ装置のハードウェアブロック図である。図２において、Ｃ−Ｐｌａｎｅ装置１００は、マルチコアＣＰＵ１２０、キャッシュメモリ１３０、主記憶装置１１０、チップセット１４０、グラフィックコントローラ１５０、ハードディスクコントローラ１６０、通信インタフェースコントローラ１７０、メモリバス１８１、ＣＰＵバス１８２、内部バス１８３で構成されている。ここで、ＣＰＵバス１８２は、キャッシュメモリ１３０を介してマルチコアＣＰＵ１２０をチップセット１４０に接続する。メモリバス１８１は、主記憶装置１１０をチップセット１４０に接続する。内部バス１８３は、グラフィックコントローラ１５０、ハードディスクコントローラ１６０、通信インタフェースコントローラ１７０がチップセット１４０に接続する。マルチコアＣＰＵ１２０は、複数のコア１２５を含んでいる。

Ｃ−Ｐｌａｎｅ装置１００は、マルチコアＣＰＵ１２０により、処理を並列に行なう。グラフィックコントローラ１５０は、図示しない表示出力部への表示出力を制御する。ハードディスクコントローラ１６０は、図示しないハードディスクを制御する。通信インタフェースコントローラ１７０は、図示しない通信インターフェースを制御する。チップセット１４０は、マルチコアＣＰＵ１２０と各コントローラとの処理速度差の吸収、データフォーマット変換等を実行する。主記憶装置１１０は、ＯＳ１０７、呼処理アプリケーション１０３、切り替え制御部１０５等のプログラムを記憶する。主記憶装置１１０は、また後述する呼情報テーブルを記憶する。呼情報テーブルは、呼情報再構成中には、キャッシュメモリ１３０が記憶してもよい。

図３を参照して、Ｕ−ＰｌａｎｅおよびＣ−Ｐｌａｎｅの呼制御テーブルの配置を説明する。ここで、図３はＵ−ＰｌａｎｅおよびＣ−Ｐｌａｎｅの呼制御テーブルの配置を説明するブロック図である。図３において、各Ｕ−Ｐｌａｎｅ装置２００は、それぞれユーザデータ処理を制御するための呼情報テーブル２９０を保持している。Ｃ−Ｐｌａｎｅ１００−１は、ある呼のシグナリング処理実行中にその呼のユーザデータを処理するＵ−Ｐｌａｎｅ２００を決定する。よって、Ｃ−Ｐｌａｎｅ１００−１は、全Ｕ−Ｐｌａｎｅ２００に収容されるすべての呼情報を呼情報テーブル１９０として保持している。Ｃ−Ｐｌａｎｅ１００−１は、シグナリング処理により構成された呼制御情報のうち、ユーザデータ処理に必要な情報をＵ−Ｐｌａｎｅ２００−ｋ（ｋ＝１〜ｎ）へ転送し、Ｕ−Ｐｌａｎｅ２００−ｋが保持する呼制御情報へ設定する。ユーザデータ処理に必要な情報とは、ユーザデータの通過許容または拒否を行なうフィルタ情報、ＱｏＳ処理を行うための情報および長時間無通信を検出するためのタイマ値などである。

Ｃ−Ｐｌａｎｅ１００が保持する呼情報テーブル１９０は、Ｕ−Ｐｌａｎｅごとに明確に領域を分ける。これは冗長切り替え時の呼情報再構成処理を並列処理するためである。また、待機系のＣ−Ｐｌａｎｅ１００−２においても呼情報テーブル１９０Ａを同様に保持している。ただし、Ｃ−Ｐｌａｎｅ１００−１の呼情報テーブル１９０とＣ−Ｐｌａｎｅ１００−２の呼情報テーブル１９０Ａとは、常に同じ内容を保持している訳ではない。

図４を参照して、冗長切り替え時の処理シーケンスを説明する。ここで、図４はＣ−Ｐｌａｎｅ装置−運用系とＣ−Ｐｌａｎｅ装置−待機系との間の系切り替えシーケンス図である。

図４において、運用状態であるＣ−Ｐｌａｎｅ１００−１は、障害発生または保守者からの系切り替え指示を検知する（Ｓ４０５）。これを契機に、Ｃ−Ｐｌａｎｅ１００−１は、Ｃ−Ｐｌａｎｅ１００−２へ転送していない呼データをＣ−Ｐｌａｎｅ１００−２へ転送する（Ｓ４０７）。なお、Ｃ−Ｐｌａｎｅ１００−１は、運用中、適宜、待機系Ｃ−Ｐｌａｎｅ１００−２へ呼データを転送している。

待機状態であるＣ−Ｐｌａｎｅ１００−２は、転送されてきた呼データを保持する（Ｓ４０９）。その後、Ｃ−Ｐｌａｎｅ１００−２は、Ｃ−Ｐｌａｎｅ１００−１に対し、呼情報保持成功通知を返す（Ｓ４１１）。通知を受けたＣ−Ｐｌａｎｅ１００−１は、Ｃ−Ｐｌａｎｅ１００−２に対し、系切替通知を送信する（Ｓ４１３）。Ｃ−Ｐｌａｎｅ１００−１は、待機状態移行処理を実行し（Ｓ４１５）、待機状態へ移行する。

系切替通知を受信したＣ−Ｐｌａｎｅ１００−２は、呼情報再構成を行なう（Ｓ４１９）。ここで、呼情報再構成は、通信型で保持した呼データを、Ｃ−Ｐｌａｎｅ待機系がサービス提供可能なデータ型への変換処理である。呼情報の再構成が完了するとＣ−Ｐｌａｎｅ１００−２は、運用状態移行処理を行ない（Ｓ４２１）、運用状態へ移行する。

ここで、呼情報再構成をさらに説明する。運用系装置と待機系装置の間では、ネットワーク帯域の圧迫を抑えるため、最低限の情報のみを転送している。このため、待機系装置を運用状態とする場合、呼情報の再構成が必要となる。再構成処理とは、呼データに含まれる各情報を処理手順が少なく実施できるような情報形態に変換し、呼制御を行うにあたり効率よく実施できる状態を構成するものである。呼データは、最低限必要な情報であるため、呼データのみの情報では呼制御を行う処理手順が複雑となる。また、再構成処理において、タイマの再起動なども実施する。

図５を参照して、呼情報テーブルを取り扱う呼情報再構成スレッドを説明する。ここで、図５は呼情報再構成スレッドと呼情報テーブルの関係を説明する図である。図５において、Ｃ−Ｐｌａｎｅ装置１００−２は、呼処理アプリケーション１０３が動作し、また呼情報テーブル１９０Ａを保持している。呼処理アプリケーション１０３は、冗長切り替え時の呼情報再構成処理を行なう呼情報再構成スレッド＃０〜呼情報再構成スレッド＃ｎと、メインスレッド１０３１が含まれている。また、呼情報テーブル１９０Ａは、Ｕ−Ｐｌａｎｅごとに領域＃０〜＃ｎを明確に分けている。各呼情報再構成スレッド＃０〜＃ｎは、明確に分割されているＵ−Ｐｌａｎｅごとの領域＃０〜＃ｎを単位に処理を行なう。すなわち、呼情報再構成スレッド＃ｋ（ｋ＝１〜ｎ）は、呼情報テーブル１９０Ａの、Ｕ−Ｐｌａｎｅ＃ｋ用領域のみを処理する。

このように、各呼情報再構成スレッド＃０〜＃ｎは、それぞれ明確に分割されている呼情報テーブル１９０Ａを共有する。このため、高速に処理できる。また、各呼情報再構成スレッド＃０〜＃ｎは、それぞれ明確に分割されている呼情報テーブル１９０Ａの領域＃０〜＃ｎを処理する。このため、排他処理なしに並列処理が可能である。

また、各呼情報再構成スレッド＃０〜＃ｎが処理するＵ−Ｐｌａｉｎごとの領域は１スレッドあたり複数であってもよい。１スレッドあたり複数の領域を処理することが可能であるため、Ｕ−Ｐｌａｎｅ数が各呼情報再構成スレッド＃０〜＃ｎの数（ｎ＋１）よりも多い装置構成とすることも可能である。

図６を参照して、Ｃ−Ｐｌａｎｅ装置の呼情報再構成処理を説明する。ここで、図６はＣ−Ｐｌａｎｅ装置の呼情報再構成処理のシーケンス図である。図６において、待機状態にあるＣ−Ｐｌａｉｎ装置１００−２のメインスレッド１０３１は、運用系装置１００−１からの系切替通知を受信する（Ｓ５１３）。これを契機に、メインスレッド１０３１は、各呼情報再構成スレッド＃０〜＃ｎへ呼情報再構成処理通知を送信する（Ｓ５１５、Ｓ５１７、Ｓ５１９）。また、各呼情報再構成スレッド＃０〜＃ｎは、メインスレッド１０３１からの通知を契機に呼情報の再構成処理を行なう（Ｓ５２１、Ｓ５２３、Ｓ５２５）。ここで、これらの呼情報再構成スレッド＃０〜＃ｎは、同時に処理することが可能、つまり並列動作が可能である。

次に、各呼情報再構成処理Ｓ５２１〜Ｓ５２５が完了した呼情報再構成スレッド＃０〜＃ｎは、それぞれメインスレッド１０３１に対して、呼情報再構成完了通知を送信する（Ｓ５２７、Ｓ５２９、Ｓ５３１）。全てのこの通知を受信したメインスレッドＳ５０３は運用状態移行処理Ｓ５３３を行い、運用状態Ｓ５３５へ移行する。

Ｃ−Ｐｌａｎｅ装置１００の呼情報テーブル１９０の構成は、Ｕ−Ｐｌａｎｅごととなっている。このため、呼情報再構成処理（Ｓ５２１、Ｓ５２３、Ｓ５２５）におけるテーブルアクセスが競合することはない。したがって、上記処理は排他制御なしに効率よく並列処理することが可能である。また、マルチコアＣＰＵ装置上で動作するため、マルチスレッドによる並列処理の効果は大きい。

本実施例によれば、呼情報再構成処理の時間短縮により冗長切り替え時間を短縮することが可能となり、結果的にサービス断時間の短い高信頼なシステムの構築が可能となる。
（実施例２）
図７を参照して、Ｃ−Ｐｌａｎｅ装置のハードウェア構成を説明する。ここで、図７はＣ−Ｐｌａｎｅ装置のハードウェアブロック図である。図７において、Ｃ−Ｐｌａｎｅ装置１００Ａは、シングルコアＣＰＵ１２０Ａ−１、シングルコアＣＰＵ１２０Ａ−２、キャッシュメモリ１３０−１、キャッシュメモリ１３０−２、主記憶装置１１０、チップセット１４０、グラフィックコントローラ１５０、ハードディスクコントローラ１６０、通信インタフェースコントローラ１７０、メモリバス１８１、ＣＰＵバス１８２、内部バス１８３で構成されている。ここで、ＣＰＵバス１８２は、キャッシュメモリ１３０を介してシングルコアＣＰＵ１２０Ａをチップセット１４０に接続する。メモリバス１８１は、主記憶装置１１０をチップセット１４０に接続する。内部バス１８３は、グラフィックコントローラ１５０、ハードディスクコントローラ１６０、通信インタフェースコントローラ１７０がチップセット１４０に接続する。シングルコアＣＰＵ１２０Ａは、コア１２３を含んでいる。

Ｃ−Ｐｌａｎｅ装置１００は、２台のシングルコアＣＰＵ１２０Ａにより、処理を並列に行なう。グラフィックコントローラ１５０は、図示しない表示出力部への表示出力を制御する。ハードディスクコントローラ１６０は、図示しないハードディスクを制御する。通信インタフェースコントローラ１７０は、図示しない通信インターフェースを制御する。チップセット１４０は、シングルコアＣＰＵ１２０Ａと各コントローラとの処理速度差の吸収、データフォーマット変換等を実行する。主記憶装置１１０は、ＯＳ１０７、呼処理アプリケーション１０３、切り替え制御部１０５等のプログラムを記憶する。主記憶装置１１０は、また後述する呼情報テーブルを記憶する。呼情報テーブルは、呼情報再構成中には、キャッシュメモリ１３０が記憶してもよい。

図７に示すＣ−Ｐｌａｎｅ装置１００Ａは、シングルコア１２３の複数のＣＰＵ１２０Ａにより構成され、冗長切り替え時は、呼情報の再構成を２つのＣＰＵにより並列して行なう構成である。また、ＣＰＵは２つに限定されるものではなく、それ以上複数のＣＰＵにより構成されるハードウェア構成であってもよい。

Ｃ−Ｐｌａｎｅの待機系装置の待機状態は、ホットスタンバイ、コールドスタンバイどちらの待機状態であってもよい。また、待機状態がホットスタンバイであれば、運用系装置から待機系装置への呼データ転送を随時行い、冗長切り替え時の呼データ転送時間を短縮することも可能である。

通信装置のハードウェアブロック図である。 Ｃ−Ｐｌａｎｅ装置のハードウェアブロック図である。 Ｕ−ＰｌａｎｅおよびＣ−Ｐｌａｎｅの呼制御テーブルの配置を説明するブロック図である。 Ｃ−Ｐｌａｎｅ装置−運用系とＣ−Ｐｌａｎｅ装置−待機系との間の系切り替えシーケンス図である。 呼情報再構成スレッドと呼情報テーブルの関係を説明する図である。 Ｃ−Ｐｌａｎｅ装置の呼情報再構成処理のシーケンス図である。 Ｃ−Ｐｌａｎｅ装置のハードウェアブロック図である。

１００…Ｃ−Ｐｌａｎｅ装置、１０３…呼処理アプリケーション、１０５…切り替え制御部、１０７…オペレーティングシステム、１２０…ＣＰＵ、１２５…コア、１３０…キャッシュメモリ、１１０…主記憶装置（メインメモリ）、１４０…チップセット、１５０…グラフィックコントローラ、１６０…ハードディスクコントローラ、１７０…通信インタフェースコントローラ、１９０…呼情報テーブル、２００…Ｕ−Ｐｌａｎｅ装置、２０１…呼処理アプリケーション、２０３…オペレーティングシステム、２９０…呼情報テーブル。

Claims (5)

1. シグナリング処理をする複数のシグナリング処理部と、ユーザデータを処理する複数のユーザデータ処理部とからなる通信装置において、
   前記シグナリング処理部は、複数の並列演算装置を含み、
   第１のシグナリング処理部は、前記複数のユーザデータ処理部の複数の呼制御情報を一つの呼情報テーブルに領域を区分して保持し、
   前記第１のシグナリング処理部から第２のシグナリング処理部へ前記シグナリング処理を引き継ぐとき、
   前記第１のシグナリング処理部は、前記複数の呼制御情報を第１のフォーマットで、前記第２のシグナリング処理部に転送し、
   前記第２のシグナリング処理部は、前記複数の呼制御情報について、前記第１のフォーマットから第２のフォーマットへ、前記並列演算装置により並列変換することを特徴とする通信装置。
2. シグナリング処理をする複数のシグナリング処理部と、ユーザデータを処理する複数のユーザデータ処理部とからなる通信装置において、
   前記シグナリング処理部は、マルチコア演算装置と、呼情報テ−ブルとを含み、
   第１のシグナリング処理部は、前記複数のユーザデータ処理部の複数の呼制御情報を第１の呼情報テーブルに領域を区分して保持し、
   前記第１のシグナリング処理部から第２のシグナリング処理部へ前記シグナリング処理を引き継ぐとき、
   前記第１のシグナリング処理部は、前記複数の呼制御情報を第１のフォーマットで、前記第２のシグナリング処理部に転送し、
   前記第２のシグナリング処理部は、前記複数の呼制御情報について、第２の呼情報テーブルに記憶し、
   前記マルチコア演算装置は、前記第２の呼情報テーブルを共有して、前記複数の呼制御情報を前記第１のフォーマットから第２のフォーマットへ並列変換することを特徴とする通信装置。
3. 請求項２に記載の通信装置であって、
   前記マルチコア演算装置は、複数のコアと、前記複数の呼制御情報とを１対１に対応付けて、前記第１のフォーマットから前記第２のフォーマットへ並列変換することを特徴とする通信装置。
4. 請求項２に記載の通信装置であって、
   前記マルチコア演算装置は、複数のスレッドで前記第２の呼情報テーブルを共有することを特徴とする通信装置。
5. シグナリング処理をする複数のシグナリング処理部と、ユーザデータを処理する複数のユーザデータ処理部とからなる通信装置における系切り替え方法において、
   前記複数のユーザデータ処理部の複数の呼制御情報を第１の呼情報テーブルに領域を区分して保持するステップと、
   前記複数の呼制御情報を第１のフォーマットで、第２のシグナリング処理部に転送するステップと、
   前記複数の呼制御情報について、第２の呼情報テーブルに記憶するステップと、
   前記第２の呼情報テーブルを共有して、前記複数の呼制御情報を前記第１のフォーマットから第２のフォーマットへ並列変換するステップとを含む系切り替え方法。

Images