JP2010157655A - Method of manufacturing solar cell element, and compound semiconductor wafer - Google Patents
Method of manufacturing solar cell element, and compound semiconductor wafer Download PDFInfo
- Publication number
- JP2010157655A JP2010157655A JP2009000052A JP2009000052A JP2010157655A JP 2010157655 A JP2010157655 A JP 2010157655A JP 2009000052 A JP2009000052 A JP 2009000052A JP 2009000052 A JP2009000052 A JP 2009000052A JP 2010157655 A JP2010157655 A JP 2010157655A
- Authority
- JP
- Japan
- Prior art keywords
- solar cell
- contact layer
- electrode
- layer
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
Description
本発明は太陽電池素子の製造方法および太陽電池素子用の化合物半導体ウェハに関する。 The present invention relates to a method for manufacturing a solar cell element and a compound semiconductor wafer for a solar cell element.
従来、化合物半導体の太陽電池素子の製造方法として、高価なAuの代わりに比較的安価なAgを用いて受光面電極を形成する方法が知られている。まず、基板上にMOCVDなどによりpn接合を含む化合物半導体層である太陽電池層を形成する。太陽電池層の上には、太陽電池層と受光面電極を電気的に接続し、かつ、受光面電極が太陽電池層に拡散して太陽電池の特性が劣化することを防止するための化合物半導体よりなるコンタクト層が形成される。 2. Description of the Related Art Conventionally, as a method for manufacturing a compound semiconductor solar cell element, a method of forming a light-receiving surface electrode using relatively inexpensive Ag instead of expensive Au is known. First, a solar cell layer that is a compound semiconductor layer including a pn junction is formed on a substrate by MOCVD or the like. A compound semiconductor for electrically connecting the solar cell layer and the light receiving surface electrode on the solar cell layer and preventing the light receiving surface electrode from diffusing into the solar cell layer and degrading the characteristics of the solar cell A contact layer is formed.
続いて、コンタクト層の表面にレジストを塗布し、フォトリソグラフィにより受光面電極パターンを形成し、その上から受光面電極の一部となるAuGe、NiおよびAuからなる金属膜を真空蒸着により形成する。その後、リフトオフにより所望のパターンのAuGe/Ni/Au積層電極が形成される。 Subsequently, a resist is applied to the surface of the contact layer, a light-receiving surface electrode pattern is formed by photolithography, and a metal film made of AuGe, Ni, and Au that forms part of the light-receiving surface electrode is formed thereon by vacuum deposition. . Thereafter, an AuGe / Ni / Au laminated electrode having a desired pattern is formed by lift-off.
そしてAuGe/Ni/Au積層電極をマスクとして、AuGe/Ni/Au積層電極が形成されていない部分のコンタクト層をエッチングにより除去する。エッチング液としてアンモニア水と過酸化水素水の混合水溶液を用いる。 Then, using the AuGe / Ni / Au laminated electrode as a mask, the contact layer where the AuGe / Ni / Au laminated electrode is not formed is removed by etching. A mixed aqueous solution of ammonia water and hydrogen peroxide water is used as an etching solution.
次に、フォトリソグラフィによって、前記AuGe/Ni/Au積層電極の部分のみ窓が開くようにレジストパターンを形成し、その上からAg膜を真空蒸着により形成する。その後、リフトオフにより所望のパターンの受光面電極が形成される。その後、窒素などの不活性ガス雰囲気中で、300℃〜450℃で受光面電極のシンタリングを行う。 Next, a resist pattern is formed by photolithography so that a window is opened only in the AuGe / Ni / Au laminated electrode portion, and an Ag film is formed thereon by vacuum deposition. Thereafter, a light receiving surface electrode having a desired pattern is formed by lift-off. Thereafter, the light-receiving surface electrode is sintered at 300 ° C. to 450 ° C. in an inert gas atmosphere such as nitrogen.
次に、フォトリソグラフィによりメサエッチングパターンを太陽電池層表面に形成し、メサエッチング部分の太陽電池層をエッチングにより除去して基板を露出させる。エッチング液は塩酸水溶液、およびアンモニアと過酸化水素水の混合水溶液を用いて行う。続いて、前記メサエッチングパターン上をダイシングし所望のセル形状に切り出す。 Next, a mesa etching pattern is formed on the surface of the solar cell layer by photolithography, and the solar cell layer in the mesa-etched portion is removed by etching to expose the substrate. Etching is performed using a hydrochloric acid aqueous solution and a mixed aqueous solution of ammonia and hydrogen peroxide. Subsequently, the mesa etching pattern is diced and cut into a desired cell shape.
次に、基板の裏面にAuおよびAgからなる裏面電極を真空蒸着により形成する。次に、太陽電池層表面に反射防止膜としてTiO2膜およびAl2O3膜を真空蒸着により形成する。 Next, a back electrode made of Au and Ag is formed on the back surface of the substrate by vacuum deposition. Next, a TiO 2 film and an Al 2 O 3 film are formed as an antireflection film on the surface of the solar cell layer by vacuum deposition.
最後に、裏面電極および反射防止膜のシンタリングを前記と同様の手順で行い、化合物半導体の太陽電池素子を得る。 Finally, sintering of the back electrode and the antireflection film is performed in the same procedure as described above to obtain a compound semiconductor solar cell element.
図5に従来の製造方法で得られた化合物半導体の太陽電池素子の一例を示す。図5(a)はその概略断面図であり、図5(b)は電極部分の断面図である。基板501上に、pn接合を含む化合物半導体層である太陽電池層502があり、その上にコンタクト層503および受光面電極504が形成されている。また、前記コンタクト層503および受光面電極504が形成されていない部分に、反射防止膜507が形成されている。基板501の下には裏面電極506が形成されている。
FIG. 5 shows an example of a compound semiconductor solar cell element obtained by a conventional manufacturing method. FIG. 5A is a schematic sectional view thereof, and FIG. 5B is a sectional view of an electrode portion. A
受光面電極504の構造は図5(b)に示すように、下層からAuGe層504d、Ni層504c、Au層504bおよび受光面電極504の大部分を占めるAg層504aからなる。実際の製造においては、AuGe/Ni/Au積層電極パターンと、Ag電極層パターンとのアライメントが困難であるため、Ag電極層パターンに対し、AuGe/Ni/Au積層電極パターンを広くして、アライメントの誤差に対するマージンを確保している。すなわち、受光面電極504の大部分を占めるAg層504aに対して、AuGe層504d、Ni層504c、Au層504bおよびコンタクト層503は広くなっている。このため、太陽電池の受光面における電極部分の面積が大きくなり、受光面積が減少し、光電変換効率が低下する。
この問題を解決するため、特許文献1では、コンタクト層上に、リフトオフにより所望のパターンのAuGe/Ni/Au/Ag積層電極を形成した後、めっきによりAuGe/Ni/Au/Ag積層電極を、コンタクト層を除去するためのエッチング液に不溶な材料であるAuなどで被覆し、被覆された受光面電極をマスクとして用いてコンタクト層のエッチングを行い、低コスト化および光電変換効率の低下防止を図っている。
As shown in FIG. 5B, the structure of the light-receiving
In order to solve this problem, in Patent Document 1, an AuGe / Ni / Au / Ag multilayer electrode having a desired pattern is formed on a contact layer by lift-off, and then an AuGe / Ni / Au / Ag multilayer electrode is formed by plating. Cover with Au, which is a material insoluble in the etching solution for removing the contact layer, and etch the contact layer using the coated light-receiving surface electrode as a mask to reduce costs and prevent reduction in photoelectric conversion efficiency. I am trying.
しかしながら、実際の製造において、安定的に逆テーパ形状のレジストパターンを形成することは難しく、また、一般的な蒸着装置では、蒸着源と被蒸着物との位置関係および被蒸着物を搭載したホルダーが回転するなどの理由により、被蒸着物に対して蒸着材料は垂直方向ではなく斜め方向に蒸着される。すなわちレジスト側面とAuGe/Ni/Au/Ag積層電極側面が接触した状態になり、めっきによりAuGe/Ni/Au/Ag積層電極の側面を、コンタクト層を除去するためのエッチング液に不溶な材料で被覆することができなくなる。よって、コンタクト層をエッチングする際に受光面電極の大部分を占めるAgがエッチングされ、光電変換効率が低下してしまう。 However, in actual manufacturing, it is difficult to stably form an inversely tapered resist pattern, and in a general vapor deposition apparatus, the positional relationship between the vapor deposition source and the vapor deposition target and the holder on which the vapor deposition target is mounted. For reasons such as rotating, the deposition material is deposited in an oblique direction rather than a vertical direction with respect to the deposition object. That is, the resist side surface and the AuGe / Ni / Au / Ag multilayer electrode side surface are in contact with each other, and the side surface of the AuGe / Ni / Au / Ag multilayer electrode is made of a material insoluble in an etching solution for removing the contact layer by plating. It cannot be coated. Therefore, when the contact layer is etched, Ag occupying most of the light receiving surface electrode is etched, and the photoelectric conversion efficiency is lowered.
本発明は、基板上に太陽電池層及びコンタクト層を順次形成した化合物半導体ウェハを含む、太陽電池素子の製造方法において、
(1)前記コンタクト層上に保護膜を形成する工程と、
(2)前記保護膜上にフォトレジストを塗布したのちフォトリソグラフィによって電極パターンを形成する工程と、
(3)前記フォトレジストをマスクとして保護膜をエッチングにより除去する工程と、
(4)蒸着により電極材料をコンタクト層上に積層させたのちリフトオフによって積層電極を形成する工程と、
(5)前記保護膜をマスクとして前記積層電極の表面にコンタクト層を除去するためのエッチング液に不溶な材料で被覆膜を形成して受光面電極を形成する工程と、
(6)前記保護膜を除去する工程と、
前記受光面電極をマスクとしてコンタクト層をエッチングにより除去する工程と、
を含むことを特徴とする太陽電池素子の製造方法である。
The present invention includes a compound semiconductor wafer in which a solar cell layer and a contact layer are sequentially formed on a substrate.
(1) forming a protective film on the contact layer;
(2) forming an electrode pattern by photolithography after applying a photoresist on the protective film;
(3) removing the protective film by etching using the photoresist as a mask;
(4) forming a laminated electrode by lift-off after laminating an electrode material on the contact layer by vapor deposition;
(5) forming a light-receiving surface electrode by forming a coating film with a material insoluble in an etching solution for removing a contact layer on the surface of the laminated electrode using the protective film as a mask;
(6) removing the protective film;
Removing the contact layer by etching using the light-receiving surface electrode as a mask;
It is a manufacturing method of the solar cell element characterized by including.
前記コンタクト層を除去するためのエッチング液に不溶な材料は、Au、Pt、Ni、Tiまたはそれらの合金からなる導電体であることが好ましい。また、前記保護膜は絶縁性を有することが好ましい。 The material insoluble in the etching solution for removing the contact layer is preferably a conductor made of Au, Pt, Ni, Ti, or an alloy thereof. The protective film preferably has an insulating property.
本発明において、前記コンタクト層を除去するためのエッチング液に不溶な材料の被覆膜は、めっきによって形成することができる。さらに、前記コンタクト層を除去するためのエッチング液に不溶な材料の被覆膜は、太陽電池素子の表面全体を覆うように前記材料を形成したのち、エッチングや研磨により前記保護膜を露出させる方法によって形成できる。 In the present invention, the coating film made of a material insoluble in an etching solution for removing the contact layer can be formed by plating. Further, the coating film of the material insoluble in the etching solution for removing the contact layer is a method of exposing the protective film by etching or polishing after forming the material so as to cover the entire surface of the solar cell element Can be formed.
本発明は基板上に太陽電池層及びコンタクト層を順次形成した化合物半導体ウェハを含む太陽電池素子において前記コンタクト層上に、コンタクト層を除去するためのエッチング液に不溶な化合物半導体層が形成されていることを特徴とする太陽電池素子用化合物半導体ウェハに関する。 According to the present invention, in a solar cell element including a compound semiconductor wafer in which a solar cell layer and a contact layer are sequentially formed on a substrate, a compound semiconductor layer insoluble in an etching solution for removing the contact layer is formed on the contact layer. The present invention relates to a compound semiconductor wafer for a solar cell element.
本発明の他の形態における太陽電池素子の製造方法は、
(1)前記太陽電池素子用の化合物半導体ウェハ上にフォトレジストを塗布したのちフォトリソグラフィによって電極パターンを形成する工程と、
(2)前記フォトレジストをマスクとして前記化合物半導体層をエッチングする工程と、
(3)蒸着により電極材料を積層させたのちリフトオフによって積層電極を形成する工程と、
(4)前記化合物半導体層をマスクとして前記積層電極の表面に、コンタクト層を除去するためのエッチング液に不溶な材料を被覆して受光面電極を形成する工程と、
(5)前記化合物半導体層を除去する工程と、
(6)前記受光面電極をマスクとしてコンタクト層をエッチングにより除去する工程とを含む太陽電池素子の製造方法に関する。
A method for manufacturing a solar cell element in another embodiment of the present invention is as follows.
(1) forming an electrode pattern by photolithography after applying a photoresist on the compound semiconductor wafer for the solar cell element;
(2) etching the compound semiconductor layer using the photoresist as a mask;
(3) forming a laminated electrode by lift-off after laminating electrode materials by vapor deposition;
(4) forming a light-receiving surface electrode by coating the surface of the stacked electrode with the compound semiconductor layer as a mask and coating a material insoluble in an etching solution for removing the contact layer;
(5) removing the compound semiconductor layer;
(6) A method of manufacturing a solar cell element including a step of removing a contact layer by etching using the light-receiving surface electrode as a mask.
ここで、コンタクト層を除去するためのエッチング液に不溶な材料は、Au、Pt、Ni、Tiまたはそれらの合金からなる導電体であることが好ましい。また、前記化合物半導体層は絶縁性を有することが好ましい。 Here, the material insoluble in the etching solution for removing the contact layer is preferably a conductor made of Au, Pt, Ni, Ti, or an alloy thereof. The compound semiconductor layer preferably has an insulating property.
さらに、前記コンタクト層を除去するためのエッチング液に不溶な材料の被覆膜は、めっきによって形成さることができる。また前記コンタクト層を除去するためのエッチング液に不溶な材料の被覆膜は、太陽電池素子の表面全体を覆うように前記材料を形成したのち、エッチングや研磨により前記化合物半導体層の表面を露出させる方法によって形成できる。 Furthermore, a coating film made of a material insoluble in an etching solution for removing the contact layer can be formed by plating. In addition, a coating film of a material insoluble in an etching solution for removing the contact layer is formed by covering the entire surface of the solar cell element, and then exposing the surface of the compound semiconductor layer by etching or polishing. It can form by the method of making it.
本発明は、コンタクト層のパターン、例えばAuGe/Ni/Au電極パターンを形成する工程が省略でき、さらに例えばAuGe/Ni/Au電極上にAg電極パターンをアライメントする作業が省略できる。さらに同じ受光面電極の抵抗であっても受光面電極の面積を小さくすることができ、光電変換効率を向上させることができる。しかも積層電極(主にAg電極)の周囲に充分な空間を確保することができ、積層電極の表面に被覆膜を確実に形成することができ、被覆不足により積層電極がエッチングされることを防止し光電変換効率を高く維持することが可能である。 In the present invention, the step of forming a contact layer pattern, for example, an AuGe / Ni / Au electrode pattern, can be omitted, and further, for example, the work of aligning the Ag electrode pattern on the AuGe / Ni / Au electrode can be omitted. Furthermore, even if it is the resistance of the same light receiving surface electrode, the area of a light receiving surface electrode can be made small and a photoelectric conversion efficiency can be improved. Moreover, a sufficient space can be secured around the laminated electrode (mainly Ag electrode), a coating film can be reliably formed on the surface of the laminated electrode, and the laminated electrode is etched due to insufficient coating. And the photoelectric conversion efficiency can be kept high.
<実施の形態1>
図1は、本発明の実施形態1における化合物半導体の太陽電池素子の製造方法の各工程を示す図である。
<Embodiment 1>
FIG. 1 is a diagram showing each step of a method for producing a compound semiconductor solar cell element according to Embodiment 1 of the present invention.
図1(a)はGe基板101上にInGaP太陽電池層102およびGaAsコンタクト層103を順次形成した後の化合物半導体ウェハ105を示す。ここで基板101としてGe、GaP、GaAs、InPなどの材料を用いることができる。太陽電池層の構造はベース層、エミッタ層および窓層を含む。これらのベース層など他にバッファ層およびBSF層を含んでもよい。また太陽電池層を複数積層させて1つの太陽電池層とすることもできる。この場合はトンネル接合層を各太陽電池層の間に形成する。ベース層にはInGaP、GaAs、InGaAsなどの材料が、エミッタ層にはInGaP、GaAs、InGaAs、AlInGaPなどの材料が、窓層にはAlInGaP、AlInP、AlGaAsなどの材料が使用できる。コンタクト層103にはGaAs、InGaAsなどを用いることができる。
FIG. 1A shows the
次に、図1(b)に示すように化合物半導体ウェハ105の表面に保護層として約50nmのSiO2絶縁膜108を形成する。絶縁膜108は、フォトレジスト、現像液およびレジスト剥離液に不溶であり、かつ、エッチング可能な材料であればよく、SiO2、TiO2などの金属酸化膜やSi3N4、AlNなどの金属窒化膜を用いることができる。絶縁膜108の厚さは、下地を充分に保護できる厚さであればよいが、
めっき工程において、めっき液が積層電極の周囲に充分に行きわたるように、できるだけ薄くすることが好ましい。
Next, as shown in FIG. 1B, a SiO 2 insulating film 108 of about 50 nm is formed on the surface of the
In the plating step, it is preferable to make the plating solution as thin as possible so that the plating solution is sufficiently distributed around the laminated electrode.
次に、絶縁膜108上にフォトレジスト109を形成した後、フォトリソグラフィにより開口部109aを形成し、図1(c)に示すような受光面電極パターンを得る。
Next, after a
次に、図1(d)に示すようにフォトレジスト109をマスクとして絶縁膜108の一部をエッチングにより除去し、開口部108aを形成する。エッチングは、BHF(バッファードフッ酸)、塩酸などの酸性のエッチング液を用いたウェットエッチングまたはフッ素や塩素などを含むガスを用いたドライエッチングにより行う。積層電極を蒸着する際に、絶縁膜108の側面に積層電極110が接触することを防止し、かつ、被覆膜をめっきする際に、めっき液が積層電極の周囲に充分に行きわたるように、絶縁膜108をオーバーエッチングさせて、フォトレジストの開口部109aよりも絶縁膜の開口部108aが広くなるように開口部108aを形成する。
Next, as shown in FIG. 1D, a part of the insulating
次に、受光面電極パターンが形成されたフォトレジストの上から、積層電極110となる金属膜を真空蒸着により形成する。約100nmのAuGe層を抵抗加熱蒸着により形成し、続けて約20nmのNi層、約100nmのAu層および約5μmのAg層をEB蒸着により形成する。その後、フォトレジストおよびフォトレジスト上の金属膜をリフトオフにより除去することで、図1(e)に示すような積層電極110が形成される。ここで「リフトオフ」はフォトリソグラフィを行った後、真空蒸着などにより電極材料を成膜して、最後にレジストおよびレジスト上に成膜された電極材料を除去して、所望の電極パターンを得ることをいう。
Next, a metal film to be the stacked
その後、図1(f)に示すように、前記絶縁膜108をマスクとしてめっきにより、積層電極110の表面に被覆膜111を形成する。非シアン化物タイプのAuめっき液を用い、約30nmのAu被覆膜を形成する。めっきは、電解めっきまたは無電解めっきのどちらでもよい。
Thereafter, as shown in FIG. 1F, a
本発明は、リフトオフ後にあらかじめ形成しておいた絶縁膜をめっき用マスクとして用いて被覆膜を形成する点において、リフトオフ前に積層電極形成用のレジストパターンをそのままめっき用マスクとして被覆層を形成する特許文献1とは相違する。 In the present invention, a coating layer is formed using a resist pattern for forming a laminated electrode as it is as a plating mask before lift-off in that a coating film is formed using an insulating film formed in advance after lift-off as a plating mask. This is different from Patent Document 1 described above.
次に、絶縁膜108を除去した後、窒素(N2)などの不活性ガス雰囲気中において300℃〜450℃で受光面電極のシンタリングを行う。続いて、受光面電極104をマスクとして、コンタクト層103をエッチングにより除去し、図1(g)に示すような受光面電極の下部にのみコンタクト層103aが形成される形状を得る。エッチングはアンモニア/過酸化水素水水溶液を用いて行う。
Next, after the insulating
次に、図1(h)に示すように、フォトリソグラフィによりメサエッチングパターンを太陽電池素子表面に形成し、メサエッチング部分の化合物半導体層をエッチングにより除去して基板を露出させる。エッチング液は塩酸水溶液、およびアンモニア/過酸化水素水水溶液を用いて行う。続いて、メサエッチングパターン102a上をダイシングし所望のセル形状に切り出す。
Next, as shown in FIG. 1H, a mesa etching pattern is formed on the surface of the solar cell element by photolithography, and the compound semiconductor layer in the mesa etching portion is removed by etching to expose the substrate. Etching is performed using an aqueous hydrochloric acid solution and an aqueous ammonia / hydrogen peroxide solution. Subsequently, the
次に、基板の裏面に裏面電極106として約300nmのAu層および約1μmのAg層をEB蒸着により形成する。続いて、太陽電池層表面に反射防止膜107として、約60nmのTiO2膜および約90nmAl2O3膜をEB蒸着により形成する。膜厚は膜の屈折率、太陽電池素子表面の屈折率などの要素により適切な厚みで形成すればよい。最後に、裏面電極および反射防止膜のシンタリングを、受光面電極のシンタリングと同様の手順で行い、図1(i)に示す太陽電池素子を得る。
Next, an Au layer of about 300 nm and an Ag layer of about 1 μm are formed on the back surface of the substrate as the
<実施の形態2>
図2は、本発明の実施の形態2における太陽電池素子の製造方法の各工程を示す図である。図2(a)に示す化合物半導体ウェハ205は実施の形態1と同様の構成からなる。実施の形態2は、保護膜208が積層電極の厚さより厚くなるように構成されることに特徴がある。
<Embodiment 2>
FIG. 2 is a diagram showing each step of the method for manufacturing the solar cell element in the second embodiment of the present invention. A
図2(b)に示すように保護膜208は、積層電極の厚さより厚くなるように形成する。コンタクト層203上に、例えば約6μmのAl膜を、Alペーストを用いたスクリーン印刷により形成する。保護膜は、フォトレジスト、現像液およびレジスト剥離液に不溶であり、かつ、エッチング可能な材料であればよく、その導電性は問わない。Al、Snなどの金属やSiO2、TiO2などの金属酸化膜やSi3N4、TiNなどの金属窒化膜を用いることができる。
As shown in FIG. 2B, the
次に、保護膜208上にフォトレジスト209を形成した後、フォトリソグラフィにより開口部209aを形成し、図2(c)に示すような受光面電極パターンを得る。
Next, after forming a
次に、図2(d)に示すようにフォトレジスト209をマスクとして保護膜208の一部をエッチングにより除去し、開口部208aを形成する。エッチングは、BHF(バッファードフッ酸)、塩酸などの酸性のエッチング液を用いたウェットエッチングまたはフッ素や塩素などを含むガスを用いたドライエッチングにより行う。積層電極を蒸着する際に、保護膜208の側面に積層電極210が接触することを防止し、かつ、被覆膜をめっきする際に、めっき液が積層電極の周囲に充分に行きわたるように、保護膜208をオーバーエッチングさせて、フォトレジストの開口部209aよりも保護膜の開口部208aが広くなるように形成する。
Next, as shown in FIG. 2D, a part of the
次に、受光面電極パターンが形成されたフォトレジストの上から、積層電極210となる金属膜を真空蒸着により形成する。約100nmのAuGe層を抵抗加熱蒸着により形成し、続けて約20nmのNi層、約100nmのAu層および約5μmのAg層をEB蒸着により形成する。その後、フォトレジストおよびフォトレジスト上の金属膜をリフトオフにより除去することで、図2(e)に示すような積層電極210が形成される。
Next, a metal film to be the
その後、図2(f)に示すように、コンタクト層を除去するためのエッチング液に不溶な材料で太陽電池素子の表面の全体を平滑に覆う被覆膜211を形成する。被覆膜211は、Niを含むペーストをスピンコートで塗布して形成した。なお被覆膜211はAu、Pt、Ni、Ti、またはそれらの合金を含むペースト(またはインク)を用いることができ、塗布方法はディップ、スピンコートまたはスプレーを用いることもできる。
Thereafter, as shown in FIG. 2 (f), a
コンタクト層を除去するためのエッチング液に不溶な材料211を、化合物太陽電池の表面全体を平滑に覆うように形成する。Au、PtおよびNiのペースト(インク)をディップ、スピンコートまたはスプレーにより塗布して形成する。 A material 211 insoluble in an etching solution for removing the contact layer is formed so as to cover the entire surface of the compound solar cell smoothly. A paste (ink) of Au, Pt and Ni is applied by dipping, spin coating or spraying.
次に、エッチング、機械研磨またはCPMにより表面を均一に削り、保護膜208を露出させることで、図2(g)に示すような受光面電極204の形状を得る。
Next, the shape of the light-receiving
保護膜208の除去以降は、実施の形態1と同様の手順で太陽電池素子を得る。図2(h)に示すように、保護膜208を除去した後、窒素(N2)などの不活性ガス雰囲気中において300℃〜450℃で受光面電極のシンタリングを行う。続いて、受光面電極204をマスクとして、コンタクト層203をエッチングにより除去し、受光面電極の下部にのみコンタクト層203aが形成される形状を得る。エッチングはアンモニア/過酸化水素水水溶液を用いて行う。
After the removal of the
次に、図2(i)に示すように、フォトリソグラフィによりメサエッチングパターンを太陽電池素子表面に形成し、メサエッチング部分の化合物半導体層をエッチングにより除去して基板を露出させる。エッチング液は塩酸水溶液、およびアンモニア/過酸化水素水水溶液を用いて行う。続いて、メサエッチングパターン202a上をダイシングし所望のセル形状に切り出す。
Next, as shown in FIG. 2 (i), a mesa etching pattern is formed on the surface of the solar cell element by photolithography, and the compound semiconductor layer in the mesa etching portion is removed by etching to expose the substrate. Etching is performed using an aqueous hydrochloric acid solution and an aqueous ammonia / hydrogen peroxide solution. Subsequently, the
次に、図2(j)に示すように、基板201の裏面に裏面電極206として例えば約300nmのAu層および約1μmのAg層をEB蒸着により形成する。そして太陽電池層の表面に反射防止膜207として、例えば約60nmのTiO2膜および約90nmAl2O3膜をEB蒸着により形成する。膜厚は膜の屈折率、太陽電池素子表面の屈折率などの要素により適切な厚みで形成できる。最後に、裏面電極および反射防止膜のシンタリングを行い、図2(j)に示す化合物半導体太陽電池素子を得る。
Next, as shown in FIG. 2J, an Au layer of about 300 nm and an Ag layer of about 1 μm, for example, are formed on the back surface of the
実施例2において、保護膜208が積層電極の厚さより厚くなるように構成されることにより、めっきを用いずに被覆膜が形成できるため、保護膜として絶縁性を有さない材料を用いることが可能となる。
In Example 2, since the
<実施の形態3:化合物半導体ウェハ>
図3は太陽電池素子に用いられる化合物半導体ウェハを示す断面図である。化合物半導体ウェハ305は、基板301上に太陽電池層302、コンタクト層303およびコンタクト層を除去するためのエッチング液に不溶な化合物半導体層308が形成されている。基板301、太陽電池層302およびコンタクト層303は実施の形態1に記載の化合物半導体ウェハと同様の構成からなる。該化合物半導体ウェハは、コンタクト層303上に、不純物を添加していない半絶縁性のInGaPよりなる化合物半導体層308を、例えば約50nmの厚さで形成した。厚さおよび絶縁性は、太陽電池素子の製造方法が、実施の形態1に示しためっきを用いる方法であれば、できるだけ薄く絶縁性がある方がよく、実施の形態2に示した研磨を用いる方法であれば、厚い方がよく絶縁性は問わない。化合物半導体層308はInP、InGaP、AlInP、AlInGaP、GaPなどの材料を用いることができる。また、化合物半導体層はコンタクト層を除去するためのエッチング液に不溶であり、エッチング液を通さないものであれば、コンタクト層と格子定数が異なるものでも、結晶性の悪いものでもかまわない。
<Embodiment 3: Compound semiconductor wafer>
FIG. 3 is a cross-sectional view showing a compound semiconductor wafer used for a solar cell element. In the
<実施の形態4>
図4は、実施の形態3の化合物半導体ウェハを用いた半導体太陽電池素子の製造方法を示す各工程における化合物半導体太陽電池の断面図を示す。図4(a)において化合物半導体ウェハ405は、基板401上に、太陽電池層402、さらにコンタクト層403が形成され、さらにその上に、半絶縁性の化合物半導体層408が形成されている。そして受光面電極パターン形成以降の工程は、実施の形態1と同様の手順で行う。なお半絶縁性の化合物半導体層408の除去は、塩酸を用いたウェットエッチングにより行うことができる。
<Embodiment 4>
FIG. 4 is a cross-sectional view of a compound semiconductor solar battery in each step showing a method for manufacturing a semiconductor solar battery element using the compound semiconductor wafer of Embodiment 3. In FIG. 4A, a
次に、図4(b)に示すように化合物半導体層408の表面にフォトレジスト409を形成した後、フォトリソグラフィにより開口部409aを形成して受光面電極パターンを得る。
Next, as shown in FIG. 4B, after forming a
次に、図1(c)に示すようにフォトレジスト409をマスクとして化合物半導体層408の一部をエッチングにより除去し、開口部408aを形成する。エッチングは、BHF(バッファードフッ酸)、塩酸などの酸性のエッチング液を用いたウェットエッチングまたはフッ素や塩素などを含むガスを用いたドライエッチングにより行うことができる。
Next, as shown in FIG. 1C, part of the
なお後に形成される積層電極410を蒸着する際に、化合物半導体層408の側面に積層電極410が接触することを防止し、かつ、被覆膜をめっきする際に、めっき液が積層電極の周囲に充分に行きわたるように、化合物半導体層408をオーバーエッチングさせて、フォトレジストの開口部409aよりも化合物半導体層408の開口部408aが広くなるようにを形成する。
When the
次に、受光面電極パターンが形成されたフォトレジストの上から、積層電極410となる金属膜を真空蒸着により形成する。例えば約100nmのAuGe層を抵抗加熱蒸着により形成し、さらに例えば約20nmのNi層、約100nmのAu層および約5μmのAg層をEB蒸着により形成する。その後、フォトレジストおよびフォトレジスト上の金属膜をリフトオフにより除去することで、図4(d)に示す積層電極410が形成される。
Next, a metal film to be the
その後、図4(e)に示すように、化合物半導体層408をマスクとしてめっきにより、積層電極410の表面に被覆膜411を形成する。実施の形態1と同様に非シアン化物タイプのAuめっき液を用い、約30nmのAu被覆膜を形成することができる。電解めっき若しくは無電解めっきのいずれも適用できる。
Thereafter, as shown in FIG. 4E, a
次に、化合物半導体層408を除去した後、窒素(N2)などの不活性ガス雰囲気中において300℃〜450℃で受光面電極のシンタリングを行う。そして受光面電極404をマスクとして、コンタクト層403をエッチングにより除去し、図4(f)に示すような受光面電極の下部にのみコンタクト層403aが形成された形状を得る。ここでエッチングはアンモニア/過酸化水素水水溶液を用いることができる。
Next, after removing the
次に、図4(g)に示すように、フォトリソグラフィによりメサエッチングパターンを太陽電池素子表面に形成し、メサエッチング部分の化合物半導体層をエッチングにより除去して基板を露出させる。エッチング液は塩酸水溶液、およびアンモニア/過酸化水素水水溶液を用いて行う。続いてメサエッチングパターン402a上をダイシングし所望のセル形状に切り出す。
Next, as shown in FIG. 4G, a mesa etching pattern is formed on the surface of the solar cell element by photolithography, and the compound semiconductor layer in the mesa etching portion is removed by etching to expose the substrate. Etching is performed using an aqueous hydrochloric acid solution and an aqueous ammonia / hydrogen peroxide solution. Subsequently, the
次に、基板の裏面に裏面電極406として約300nmのAu層および約1μmのAg層をEB蒸着により形成する。続いて、太陽電池層表面に反射防止膜407として、例えば約60nmのTiO2膜および例えば約90nmAl2O3膜をEB蒸着により形成する。膜厚は膜の屈折率、太陽電池素子表面の屈折率などの要素により適切な厚みで形成することができる。そして裏面電極および反射防止膜のシンタリングを、受光面電極のシンタリングと同様の手順で行い、図4(h)に示す化合物半導体太陽電池素子を得る。
Next, an Au layer of about 300 nm and an Ag layer of about 1 μm are formed on the back surface of the substrate as the
本発明は、上述の太陽電池素子の製造方法および化合物半導体ウェハを採用することで、受光面電極の大部分を占めるAgのエッチングが防止でき、光電変換効率の低下を軽減することができ、各種材料の化合物半導体の太陽電池素子として有用である。 The present invention employs the above-described manufacturing method of a solar cell element and a compound semiconductor wafer, thereby preventing etching of Ag occupying most of the light-receiving surface electrode, reducing a decrease in photoelectric conversion efficiency, It is useful as a compound semiconductor solar cell element.
101 基板、102 太陽電池層、103 コンタクト層、104 受光面電極、105 化合物半導体ウェハ、106 裏面電極、107 反射防止膜、108
絶縁膜、109 フォトレジスト、110 積層電極、111 被覆膜。
DESCRIPTION OF
Insulating film, 109 photoresist, 110 laminated electrode, 111 coating film.
Claims (11)
前記コンタクト層上に保護膜を形成する工程と、
前記保護膜上にフォトレジストを塗布したのちフォトリソグラフィによって電極パターンを形成する工程と、
前記フォトレジストをマスクとして保護膜をエッチングにより除去する工程と、
蒸着により電極材料をコンタクト層上に積層させたのちリフトオフによって積層電極を形成する工程と、
前記保護膜をマスクとして前記積層電極の表面にコンタクト層を除去するためのエッチング液に不溶な材料で被覆膜を形成して受光面電極を形成する工程と、
前記保護膜を除去する工程と、
前記受光面電極をマスクとしてコンタクト層をエッチングにより除去する工程と、
を含むことを特徴とする太陽電池素子の製造方法。 In a method for manufacturing a solar cell element, including a compound semiconductor wafer in which a solar cell layer and a contact layer are sequentially formed on a substrate,
Forming a protective film on the contact layer;
Forming an electrode pattern by photolithography after applying a photoresist on the protective film; and
Removing the protective film by etching using the photoresist as a mask;
Forming a laminated electrode by lift-off after laminating the electrode material on the contact layer by vapor deposition; and
Forming a light-receiving surface electrode by forming a coating film with a material insoluble in an etching solution for removing a contact layer on the surface of the laminated electrode using the protective film as a mask;
Removing the protective film;
Removing the contact layer by etching using the light-receiving surface electrode as a mask;
The manufacturing method of the solar cell element characterized by including.
前記フォトレジストをマスクとして前記化合物半導体層をエッチングする工程と、
蒸着により電極材料を積層させたのちリフトオフによって積層電極を形成する工程と、
前記化合物半導体層をマスクとして前記積層電極の表面に、コンタクト層を除去するためのエッチング液に不溶な材料を被覆して受光面電極を形成する工程と、
前記化合物半導体層を除去する工程と、
前記受光面電極をマスクとしてコンタクト層をエッチングにより除去する工程とを含むことを特徴とする太陽電池素子の製造方法。 Forming an electrode pattern by photolithography after applying a photoresist on the compound semiconductor wafer for solar cell elements according to claim 6; and
Etching the compound semiconductor layer using the photoresist as a mask;
Forming a laminated electrode by lift-off after laminating electrode materials by vapor deposition; and
Forming a light-receiving surface electrode by coating the surface of the laminated electrode with the compound semiconductor layer as a mask and coating a material insoluble in an etching solution for removing the contact layer;
Removing the compound semiconductor layer;
And a step of removing the contact layer by etching using the light-receiving surface electrode as a mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000052A JP5294316B2 (en) | 2009-01-05 | 2009-01-05 | Method for manufacturing solar cell element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000052A JP5294316B2 (en) | 2009-01-05 | 2009-01-05 | Method for manufacturing solar cell element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157655A true JP2010157655A (en) | 2010-07-15 |
JP5294316B2 JP5294316B2 (en) | 2013-09-18 |
Family
ID=42575339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000052A Expired - Fee Related JP5294316B2 (en) | 2009-01-05 | 2009-01-05 | Method for manufacturing solar cell element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5294316B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013185054A1 (en) * | 2012-06-08 | 2013-12-12 | Tetrasun, Inc. | Selective and/or faster removal of a coating from an underlying layer, and solar cell applications thereof |
CN104638053A (en) * | 2013-11-12 | 2015-05-20 | 泉州市博泰半导体科技有限公司 | Production method of grating electrode of solar cell |
US9412894B2 (en) | 2011-11-07 | 2016-08-09 | Intellectual Keystone Technology Llc | Photovoltaic device including gap passivation layer and method of manufacturing the same |
JPWO2017056378A1 (en) * | 2015-09-30 | 2018-06-21 | パナソニックIpマネジメント株式会社 | Method for manufacturing solar battery cell |
KR101883759B1 (en) * | 2017-04-25 | 2018-07-31 | 엘지전자 주식회사 | Compound semiconductor solar cell and method for manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244443A (en) * | 1992-10-30 | 1994-09-02 | Spectrolab Inc | Gallium arsenide and aluminum gallium arsenide photocell provided with ohmic contact grid sealed against environment and manufacture thereof |
JPH09148599A (en) * | 1995-11-22 | 1997-06-06 | Oki Electric Ind Co Ltd | Solar cell and manufacture of the same |
JP2001085723A (en) * | 1999-09-17 | 2001-03-30 | Oki Electric Ind Co Ltd | Solar battery and manufacturing method of the same |
JP2004186499A (en) * | 2002-12-04 | 2004-07-02 | Sharp Corp | Iii-v group compound semiconductor solar cell and its manufacturing method |
-
2009
- 2009-01-05 JP JP2009000052A patent/JP5294316B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244443A (en) * | 1992-10-30 | 1994-09-02 | Spectrolab Inc | Gallium arsenide and aluminum gallium arsenide photocell provided with ohmic contact grid sealed against environment and manufacture thereof |
JPH09148599A (en) * | 1995-11-22 | 1997-06-06 | Oki Electric Ind Co Ltd | Solar cell and manufacture of the same |
JP2001085723A (en) * | 1999-09-17 | 2001-03-30 | Oki Electric Ind Co Ltd | Solar battery and manufacturing method of the same |
JP2004186499A (en) * | 2002-12-04 | 2004-07-02 | Sharp Corp | Iii-v group compound semiconductor solar cell and its manufacturing method |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9412894B2 (en) | 2011-11-07 | 2016-08-09 | Intellectual Keystone Technology Llc | Photovoltaic device including gap passivation layer and method of manufacturing the same |
WO2013185054A1 (en) * | 2012-06-08 | 2013-12-12 | Tetrasun, Inc. | Selective and/or faster removal of a coating from an underlying layer, and solar cell applications thereof |
CN104638053A (en) * | 2013-11-12 | 2015-05-20 | 泉州市博泰半导体科技有限公司 | Production method of grating electrode of solar cell |
JPWO2017056378A1 (en) * | 2015-09-30 | 2018-06-21 | パナソニックIpマネジメント株式会社 | Method for manufacturing solar battery cell |
KR101883759B1 (en) * | 2017-04-25 | 2018-07-31 | 엘지전자 주식회사 | Compound semiconductor solar cell and method for manufacturing the same |
US20180308996A1 (en) * | 2017-04-25 | 2018-10-25 | Lg Electronics Inc. | Compound semiconductor solar cell and method of manufacturing the same |
WO2018199555A1 (en) * | 2017-04-25 | 2018-11-01 | Lg Electronics Inc. | Compound semiconductor solar cell and method of manufacturing the same |
US10566473B2 (en) | 2017-04-25 | 2020-02-18 | Lg Electronics Inc. | Compound semiconductor solar cell and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5294316B2 (en) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180366598A1 (en) | Via etch method for back contact multijunction solar cells | |
USRE37512E1 (en) | Method of preparing solar cell front contacts | |
EP0595634B1 (en) | Gallium arsenide/aluminum gallium arsenide photocell including environmentally sealed ohmic contact grid interface and method of fabricating the cell | |
JP5294316B2 (en) | Method for manufacturing solar cell element | |
US9640673B2 (en) | Solar cell and manufacturing method thereof | |
CN109716535B (en) | Three-layer semiconductor stack for patterning features on solar cells | |
CN112447859B (en) | Stacked multi-junction solar cell with metallization layers comprising a multi-layer system | |
US20100219535A1 (en) | Method for producing a semiconductor component | |
EP2587554A2 (en) | Method for making semiconductor light sensitive devices | |
JP2018514083A (en) | Strain relaxation epitaxial lift-off via pre-patterned mesa | |
KR20140146633A (en) | Back contact solar cells using aluminum-based alloy metallization | |
CN102683480A (en) | Metal contact formation and window etch stop for photovoltaic devices | |
JP2016143718A (en) | Method of manufacturing infrared ray sensor | |
TWI438923B (en) | Method of manufacturing photoelectric device | |
KR101550200B1 (en) | light-emitting diode including DBR layer pattern and manufacturing method thereof | |
JP5587690B2 (en) | Solar cell element and manufacturing method thereof | |
JP2014103305A (en) | Solar cell element and method of manufacturing the same | |
WO2014002824A1 (en) | Thin film solar cell and method for producing same | |
JP2006135017A (en) | Photoelectric converter and its manufacturing method | |
JP2006287120A (en) | Light emitting element and its manufacturing method | |
JP4310914B2 (en) | Manufacturing method of solar cell | |
JP2001085723A (en) | Solar battery and manufacturing method of the same | |
US20110020975A1 (en) | Method for manufacturing photodiode device | |
JP2016066769A (en) | Solar battery and manufacturing method thereof | |
KR100802424B1 (en) | Fabrication method of high-brightness light emitting diode having reflective layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130606 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |