JP2010157141A - メモリシステム - Google Patents

Abstract

【課題】ログの量を削減できるメモリシステムを提供する。
【解決手段】ＮＡＮＤメモリ１０に記憶された正引き（論理アドレス→データの記憶位置）、逆引き（データの記憶位置→論理アドレス）のアドレス変換テーブル２０２を起動時にマスターテーブル２０４としてＤＲＡＭ２０に転送し、マスターテーブル２０４を更新すべき事象が発生した際、逆引きのアドレス変換テーブルについての更新前後の差分情報をログとしてＤＲＡＭ２０に記録する。
【選択図】 図１４

Description

本発明は、不揮発性半導体メモリを備えたメモリシステムに関する。

ハードディスク装置を２次記憶装置として用いたパーソナルコンピュータにおいては、ハードディスク装置に格納されるデータが何らかの障害によって無効なデータとなってしまうことを防ぐためにバックアップをとる技術が知られている。たとえば、ハードディスク装置中のデータの変更を検出すると、そのデータの変更前のバックアップコピーであるスナップショットをとり、そのデータに対する更新を記録したログをとる。その後、所定の時間ごとにスナップショットをとるとともに、スナップショットをとる前の過去のログを無効にし、新しいログを生成するという処理が繰り返し行われる（たとえば、特許文献１参照）。このような処理を行うことで、データが無効になってしまった場合には、スナップショットとログを基にそのデータを復元することができる。

ところで、近年では、不揮発性半導体記憶装置であるＮＡＮＤ型フラッシュメモリの大容量化が進行し、このＮＡＮＤ型フラッシュメモリを搭載したメモリシステムとしてのＳＳＤ（Solid State Drive）が注目されている。フラッシュメモリは、磁気ディスク装置に比べ、高速、軽量などの利点を有している。しかし、このようなＮＡＮＤ型フラッシュメモリを２次記憶装置とするパーソナルコンピュータに格納されるデータのバックアップに対して、ハードディスク装置を２次記憶装置とするパーソナルコンピュータに格納されるデータのバックアップの場合と同様に上記特許文献１の技術を適用することはできない。それは、ＮＡＮＤ型フラッシュメモリの大容量化には、１つのメモリセルに２ビット以上の複数のデータ（多値データ）を記憶することが可能な多値メモリ技術（ＭＬＣ）が使用されているからである（たとえば、特許文献２参照）。

多値メモリを構成するメモリセルは、チャネル領域上にゲート絶縁膜、浮遊ゲート電極、ゲート間絶縁膜および制御ゲート電極が順に積層された積層ゲート構造を有する電界効果型トランジスタ構造を有し、浮遊ゲート電極に蓄積される電子の数に応じて、複数の閾値電圧を設定可能な構成を有している。そして、この複数の閾値電圧によって、多値記憶を可能とするために、１つのデータに対応する閾値電圧の分布を非常に狭く制御する必要がある。

また、パーソナルコンピュータなどのホスト機器が記録するデータは、時間的局所性、及び領域的局所性を兼ね備えている。そのため、データを記録する際に外部から指定されたアドレスにそのまま記録していくと、特定の領域に短時間に書き換え、すなわち消去処理が集中し、消去回数の偏りが大きくなる。そのため、ＮＡＮＤ型フラッシュメモリを利用するメモリシステムでは、データ更新箇所を均等に分散させるウェアレベリングと呼ばれる処理が行われる。ウェアレベリング処理では、例えば、ホスト機器から指定される論理アドレスを、データ更新箇所が均等に分散されるように不揮発性半導体メモリの物理アドレスにアドレス変換している。

このようなアドレス変換の際には、外部から供給される論理アドレス（ＬＢＡ）と、ＮＡＮＤフラッシュメモリ上でデータが記憶されている位置を示す物理アドレス(ＮＡＮＤアドレス)の対応関係を表すアドレス変換テーブルなどの管理テーブルを用いて、データの記憶位置を管理することが多い。この管理テーブルは、起動時、不揮発性のＮＡＮＤフラッシュメモリから揮発性のＤＲＡＭなどのメモリに展開され、展開された管理テーブルはデータが書き込まれるたびに更新される。アドレス変換テーブルの対応関係は、電源断をまたいでも使用するために、例えば、上記スナップショットおよびログなどのバックアップ技術を用いてバックアップすることが必要となる。

ところが、ＳＳＤの高性能化のために、ＮＡＮＤフラッシュメモリの並列書き込みなどを行えるようにすると、ある一定処理単位中のＮＡＮＤフラッシュメモリへのデータ書き込み量も増え、その分アドレス変換テーブルの更新量も増え、ログも増える。そのため、ログの量の増大によるＮＡＮＤフラッシュメモリの書き込み回数の増大や、性能劣化を招いてしまう。

米国特許出願公開第２００６／０２２４６３６号明細書 特開２００４−１９２７８９号公報

本発明は、ログの量を削減することが可能なメモリシステムを提供する。

本願発明の一態様によれば、揮発性の第１の記憶部と、不揮発性の第２の記憶部と、前記第１の記憶部を介してホスト装置と前記第２の記憶部との間のデータ転送を行うコントローラとを備えるメモリシステムにおいて、前記第２の記憶部には、ホスト装置から指定された論理アドレスを前記第２の記憶部での記憶位置に対応付ける正引き情報を管理するため第１のアドレス変換テーブルと、前記第２の記憶部での記憶位置を前記論理アドレスに対応付ける逆引き情報を管理するための第２のアドレス変換テーブルとが記憶され、前記コントローラは、前記第２の記憶部に記憶された第１および第２のアドレス変換テーブルを起動時にマスターテーブルとして前記第１の記憶部に転送するテーブル転送手段と、前記マスターテーブルを更新すべき事象が発生した際、第１の記憶部に記憶されている前記第１および第２のアドレス変換テーブルのうちの何れか一方についての更新前後の差分情報をログとして第１の記憶部に記憶するログ制御手段と、第１の条件が成立したときに前記第１の記憶部に記憶されたログを前記第２の記憶部に保存するとともに前記第１の記憶部に記憶されたログの内容を前記第１の記憶部に記憶されている前記マスターテーブルとしての第１および第２のアドレス変換テーブルに反映するログ反映手段と、前記第１の記憶部に記憶されているマスターテーブルおよびログを用いて前記データ転送制御を行う読み書き制御部とを備えることを特徴とする。

本発明によれば、ログの量を削減することが可能なメモリシステムを提供できる。

以下に添付図面を参照して、この発明にかかるメモリシステムの実施の形態を詳細に説明する。

以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能および構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

先ず、本明細書で用いる用語について定義しておく。
・物理ページ：ＮＡＮＤ型フラッシュメモリ内部において一括して書き込み／読み出しが可能な単位のこと。
・論理ページ：ＳＳＤ内部で設定される書き込み／読み出し単位であり、１以上の物理ページを組み合わせて構成される。
・物理ブロック：ＮＡＮＤ型フラッシュメモリ内部において独立して消去可能な最小単位のことであり、複数の物理ページから構成される。
・論理ブロック：ＳＳＤ内部で設定される消去単位であり、１以上の物理ブロックを組み合わせて構成される。論理ブロックは、複数の論理ページから構成される。
・セクタ：ホストからの最小アクセス単位のこと。セクタサイズは、例えば５１２Ｂ。
・クラスタ：ＳＳＤ内部で「小さなデータ」を管理する管理単位。クラスタサイズはセクタサイズ以上であり、ホストのＯＳが採用するファイルシステムのデータ管理単位、または、論理ページサイズと等しくなるように定められる。例えば、クラスタサイズの２以上の自然数倍が論理ページサイズとなるように定められてもよい。
・トラック：ＳＳＤ内部で「大きなデータ」を管理する管理単位。クラスタサイズの２以上の自然数倍がトラックサイズとなるように定められる。例えば、トラックサイズが論理ブロックサイズと等しくなるように定められてもよい。
・フリーブロック（ＦＢ）：内部に有効データを含まない、用途未割り当ての論理ブロックのこと。以下の、ＣＦＢ、ＦＦＢの２種類がある。
・コンプリートフリーブロック（ＣＦＢ）：再利用のために消去動作を行う必要があるＦＢのこと。消去動作の実行後は、論理ブロックの先頭に位置する論理ページから書き込むことが可能である。
・フラグメントフリーブロック（ＦＦＢ）：未書き込みの論理ページが残っており、消去動作を実行することなく再利用が可能なＦＢのこと。残りの未書き込み状態のままの論理ページに書き込むことが可能である。
・バッドブロック（ＢＢ）：ＮＡＮＤ型フラッシュメモリ上の、誤りが多いなど記憶領域として使用できない物理ブロックのこと。例えば、消去動作が正常に終了しなかった物理ブロックがバッドブロックＢＢとして登録される。
・書き込み効率：所定期間内における、ホストから書き込んだデータ量に対する、論理ブロックの消去量の統計値のこと。小さいほどＮＡＮＤ型フラッシュメモリの消耗度が小さい。
・有効クラスタ：論理アドレスに対応するクラスタサイズの最新データ。
・無効クラスタ：同一論理アドレスのデータが他の場所に書きこまれ、参照されることがなくなったクラスタサイズのデータ。
・有効トラック：論理アドレスに対応するトラックサイズの最新データ。
・無効トラック：同一論理アドレスのデータが他の場所に書きこまれ、参照されることがなくなったトラックサイズのデータ。
・ＭＬＣ（Multi Level Cell）モード：多値記憶が可能なＮＡＮＤ型フラッシュメモリにおいて、通常通り、上位ページおよび下位ページを使用して書き込みを行うモード。ＭＬＣモードで使用する１以上の物理ブロックを組み合わせて、ＭＬＣモードの論理ブロックが構成される。
・擬似ＳＬＣ（Single Level Cell）モード：多値記憶が可能なＮＡＮＤ型フラッシュメモリにおいて、下位ページのみを使用して書き込みを行うモード。擬似ＳＬＣモードで使用する１以上の物理ブロックを組み合わせて、擬似ＳＬＣモードの論理ブロックが構成される。一度擬似ＳＬＣモードで使用した物理ブロックであっても、消去動作後はＭＬＣモードで使用することが可能である。
［第１の実施形態］

図１は、ＳＳＤ（Solid State Drive）１００の構成例を示すブロック図である。ＳＳＤ１００は、ＡＴＡインタフェース（ＡＴＡ Ｉ／Ｆ）２などのメモリ接続インタフェースを介してパーソナルコンピュータあるいはＣＰＵコアなどのホスト装置（以下、ホストと略す）１と接続され、ホスト１の外部メモリとして機能する。また、ＳＳＤ１００は、ＲＳ２３２Ｃインタフェース（ＲＳ２３２Ｃ Ｉ／Ｆ）などの通信インタフェース３を介して、デバッグ用／製造検査用機器２００との間でデータを送受信することができる。ＳＳＤ１００は、不揮発性半導体メモリとしてのＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤメモリと略す）１０と、コントローラとしてのドライブ制御回路４と、揮発性半導体メモリとしてのＤＲＡＭ２０と、電源回路５と、状態表示用のＬＥＤ６と、ドライブ内部の温度を検出する温度センサ７と、フューズ８とを備えている。

電源回路５は、ホスト１側の電源回路から供給される外部直流電源から複数の異なる内部直流電源電圧を生成し、これら内部直流電源電圧をＳＳＤ１００内の各回路に供給する。また、電源回路５は、外部電源の立ち上がりを検知し、パワーオンリセット信号を生成して、ドライブ制御回路４に供給する。フューズ８は、ホスト１側の電源回路とＳＳＤ１００内部の電源回路５との間に設けられている。外部電源回路から過電流が供給された場合フューズ８が切断され、内部回路の誤動作を防止する。

ＮＡＮＤメモリ１０は、この場合、４並列動作を行う４つの並列動作要素１０ａ〜１０ｄを有し、４つの並列動作要素１０ａ〜１０ｄは、４つのチャネル（ｃｈ０〜ｃｈ３）によってドライブ制御回路４に接続されている。各並列動作要素１０ａ〜１０ｄは、バンクインターリーブが可能な複数のバンク（この場合、４バンク、Ｂａｎｋ０〜Ｂａｎｋ３）によって構成されており、各バンクは、複数のＮＡＮＤメモリチップ（この場合、２メモリチップ、Ｃｈｉｐ０、Ｃｈｉｐ１）によって構成されている。各メモリチップは、例えば、それぞれ複数の物理ブロックを含むプレーン０、プレーン１の２つの領域（District）に分割されている。プレーン０およびプレーン１は、互いに独立した周辺回路（例えば、ロウデコーダ、カラムデコーダ、ページバッファ、データキャッシュ等）を備えており、倍速モードを使用することで、同時に消去／書き込み／読み出しを行うことが可能である。このように、ＮＡＮＤメモリ１０の各ＮＡＮＤメモリチップは、複数のチャネルによる並列動作、複数のバンクによるバンクインターリーブ動作、複数のプレーンを用いた倍速モードによる並列動作が可能である。なお、各メモリチップは、４つのプレーンに分割された構成であってもよいし、あるいは、全く分割されていなくてもよい。

ＤＲＡＭ２０は、ホスト１とＮＡＮＤメモリ１０間でのデータ転送用キャッシュおよび作業領域用メモリなどとして機能する。ＤＲＡＭ２０の作業領域用メモリに記憶されるものとしては、ＮＡＮＤメモリ１０に記憶されている各種管理テーブル（後述する）が起動時などに展開されたマスターテーブル（スナップショット）、管理テーブルの変更差分であるログ情報などがある。ＤＲＡＭ２０の代わりに、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＰＲＡＭ（Phase change Random Access Memory）などを使用しても良い。ドライブ制御回路４は、ホスト１とＮＡＮＤメモリ１０との間でＤＲＡＭ２０を介してデータ転送制御を行うとともに、ＳＳＤ１００内の各構成要素を制御する。また、ドライブ制御回路４は、状態表示用ＬＥＤ６にステータス表示用信号を供給するとともに、電源回路５からのパワーオンリセット信号を受けて、リセット信号およびクロック信号を自回路内およびＳＳＤ１００内の各部に供給する機能も有している。

各ＮＡＮＤメモリチップは、データ消去の単位である物理ブロックを複数配列して構成されている。図２（ａ）は、ＮＡＮＤメモリチップに含まれる１個の物理ブロックの構成例を示す等価回路図である。各物理ブロックは、Ｘ方向に沿って順に配列された（ｐ＋１）個のＮＡＮＤストリングを備えている（ｐは、０以上の整数）。（ｐ＋１）個のＮＡＮＤストリングにそれぞれ含まれる選択トランジスタＳＴ１は、ドレインがビット線ＢＬ０〜ＢＬｐに接続され、ゲートが選択ゲート線ＳＧＤに共通接続されている。また、選択トランジスタＳＴ２は、ソースがソース線ＳＬに共通接続され、ゲートが選択ゲート線ＳＧＳに共通接続されている。

各メモリセルトランジスタＭＴは、半導体基板上に形成された積層ゲート構造を備えたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）から構成される。積層ゲート構造は、半導体基板上にゲート絶縁膜を介在して形成された電荷蓄積層（浮遊ゲート電極）、および電荷蓄積層上にゲート間絶縁膜を介在して形成された制御ゲート電極を含んでいる。メモリセルトランジスタＭＴは、浮遊ゲート電極に蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じてデータを記憶する。メモリセルトランジスタＭＴは、１ビットを記憶するように構成されていてもよいし、多値（２ビット以上のデータ）を記憶するように構成されていてもよい。

また、メモリセルトランジスタＭＴは、浮遊ゲート電極を有する構造に限らず、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）型など、電荷蓄積層としての窒化膜界面に電子をトラップさせることでしきい値調整可能な構造であってもよい。ＭＯＮＯＳ構造のメモリセルトランジスタＭＴについても同様に、１ビットを記憶するように構成されていてもよいし、多値（２ビット以上のデータ）を記憶するように構成されていてもよい。

各ＮＡＮＤストリングにおいて、（ｑ＋１）個のメモリセルトランジスタＭＴは、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に、それぞれの電流経路が直列接続されるように配置されている。すなわち、複数のメモリセルトランジスタＭＴは、隣接するもの同士で拡散領域（ソース領域若しくはドレイン領域）を共有するような形でＹ方向に直列接続される。

そして、最もドレイン側に位置するメモリセルトランジスタＭＴから順に、制御ゲート電極がワード線ＷＬ０〜ＷＬｑにそれぞれ接続されている。従って、ワード線ＷＬ０に接続されたメモリセルトランジスタＭＴのドレインは選択トランジスタＳＴ１のソースに接続され、ワード線ＷＬｑに接続されたメモリセルトランジスタＭＴのソースは選択トランジスタＳＴ２のドレインに接続されている。

ワード線ＷＬ０〜ＷＬｑは、物理ブロック内のＮＡＮＤストリング間で、メモリセルトランジスタＭＴの制御ゲート電極を共通に接続している。つまり、ブロック内において同一行にあるメモリセルトランジスタＭＴの制御ゲート電極は、同一のワード線ＷＬに接続される。この同一のワード線ＷＬに接続される（ｐ＋１）個のメモリセルトランジスタＭＴは１ページ（物理ページ）として取り扱われ、この物理ページごとにデータの書き込みおよびデータの読み出しが行われる。

また、ビット線ＢＬ０〜ＢＬｐは、ブロック間で、選択トランジスタＳＴ１のドレインを共通に接続している。つまり、複数のブロック内において同一列にあるＮＡＮＤストリングは、同一のビット線ＢＬに接続される。

図２（ｂ）は、例えば、１個のメモリセルトランジスタＭＴに２ビットの記憶を行う４値データ記憶方式でのしきい値分布を示す模式図である。４値データ記憶方式では、上位ページデータ“ｘ”と下位ページデータ“ｙ”で定義される４値データ“ｘｙ”の何れか１つをメモリセルトランジスタＭＴに保持可能である。

この、４値データ“ｘｙ”は、メモリセルトランジスタＭＴのしきい値電圧の順に、例えば、データ“１１”、“０１”、“００”、“１０”が割り当てられる。データ“１１”は、メモリセルトランジスタＭＴのしきい値電圧が負の消去状態である。なお、データの割り当て規則はこれに限らない。また、１個のメモリセルトランジスタＭＴに３ビット以上の記憶を行う構成であってもよい。

下位ページ書き込み動作においては、データ“１１”（消去状態）のメモリセルトランジスタＭＴに対して選択的に、下位ビットデータ“ｙ”の書き込みによって、データ“１０”が書き込まれる。上位ページ書き込み前のデータ“１０”のしきい値分布は、上位ページ書き込み後のデータ“０１”とデータ“００”のしきい値分布の中間程度に位置しており、上位ページ書き込み後のしきい値分布よりブロードであってもよい。上位ページ書き込み動作においては、データ“１１”のメモリセルと、データ“１０”のメモリセルに対して、それぞれ選択的に上位ビットデータ“ｘ”の書き込みが行われて、データ“０１”およびデータ“００”が書き込まれる。擬似ＳＬＣモードでは、下位ページのみを使用して書き込みを行う。下位ページの書き込みは、上位ページの書き込みに比べて高速である。

図３は、ドライブ制御回路４のハードウェア的な内部構成例を示すブロック図である。ドライブ制御回路４は、データアクセス用バス１０１、第１の回路制御用バス１０２、および第２の回路制御用バス１０３を備えている。第１の回路制御用バス１０２には、ドライブ制御回路４全体を制御するプロセッサ１０４が接続されている。第１の回路制御用バス１０２には、ＮＡＮＤメモリ１０に記憶された各管理プログラム（ＦＷ：ファームウエア）をブートするブート用プログラムが格納されたブートＲＯＭ１０５がＲＯＭコントローラ１０６を介して接続されている。また、第１の回路制御用バス１０２には、図１に示した電源回路５からのパワーオンリセット信号を受けて、リセット信号およびクロック信号を各部に供給するクロックコントローラ１０７が接続されている。

第２の回路制御用バス１０３は、第１の回路制御用バス１０２に接続されている。第２の回路制御用バス１０３には、図１に示した温度センサ７からのデータを受けるためのＩ²Ｃ回路１０８、状態表示用ＬＥＤ６にステータス表示用信号を供給するパラレルＩＯ（ＰＩＯ）回路１０９、ＲＳ２３２Ｃ Ｉ／Ｆ３を制御するシリアルＩＯ（ＳＩＯ）回路１１０が接続されている。

ＡＴＡインタフェースコントローラ（ＡＴＡコントローラ）１１１、第１のＥＣＣ（Error Checking and Correction）回路１１２、ＮＡＮＤコントローラ１１３、およびＤＲＡＭコントローラ１１４は、データアクセス用バス１０１と第１の回路制御用バス１０２との両方に接続されている。ＡＴＡコントローラ１１１は、ＡＴＡインタフェース２を介してホスト１との間でデータを送受信する。データアクセス用バス１０１には、データ作業領域およびファームウェア展開領域として使用されるＳＲＡＭ１１５がＳＲＡＭコントローラ１１６を介して接続されている。ＮＡＮＤメモリ１０に記憶されているファームウェアは起動時、ブートＲＯＭ１０５に記憶されたブート用プログラムによってＳＲＡＭ１１５に転送される。

ＮＡＮＤコントローラ１１３は、ＮＡＮＤメモリ１０とのインタフェース処理を行うＮＡＮＤ Ｉ／Ｆ１１７、第２のＥＣＣ回路１１８、およびＮＡＮＤメモリ１０−ＤＲＡＭ２０間のアクセス制御を行うＤＭＡ転送制御用ＤＭＡコントローラ１１９を備えている。第２のＥＣＣ回路１１８は第２の訂正符号のエンコードを行い、また、第１の誤り訂正符合のエンコードおよびデコードを行う。第１のＥＣＣ回路１１２は、第２の誤り訂正符号のデコードを行う。第１の誤り訂正符号、第２の誤り訂正符号は、例えば、ハミング符号、ＢＣＨ（Bose Chaudhuri Hocqenghem）符号、ＲＳ(Reed Solomon)符号、或いはＬＤＰＣ（Low Density Parity Check）符号等であり、第２の誤り訂正符号の訂正能力は、第１の誤り訂正符号の訂正能力よりも高いとする。

図１に示したように、ＮＡＮＤメモリ１０においては、４つの並列動作要素１０ａ〜１０ｄが各複数ビットの４チャネル（４ｃｈ）を介して、ドライブ制御回路４内部のＮＡＮＤコントローラ１１２に並列接続されており、４つの並列動作要素１０ａ〜１０ｄを並列動作させることが可能である。また、各チャネルのＮＡＮＤメモリ１０は、バンクインターリーブが可能な４つのバンクに分割されており、各メモリチップのプレーン０およびプレーン１に対しても、同時にアクセスを行うことが可能である。したがって、１チャネルに付き、最大８物理ブロック（４バンク×２プレーン）、ほぼ同時に書き込みなどの処理を実行可能である。

図４は、プロセッサ１０４により実現されるファームウェアの機能構成例を示すブロック図である。プロセッサ１０４により実現されるファームウェアの各機能は、大きく、データ管理部１２０、ＡＴＡコマンド処理部１２１、セキュリティ管理部１２２、ブートローダ１２３、初期化管理部１２４、デバッグサポート部１２５に分類される。

データ管理部１２０は、ＮＡＮＤコントローラ１１３、第１のＥＣＣ回路１１２を介して、ＮＡＮＤメモリ１０−ＤＲＡＭ２０間のデータ転送、ＮＡＮＤメモリ１０に関する各種機能を制御する。ＡＴＡコマンド処理部１２１は、ＡＴＡコントローラ１１１、およびＤＲＡＭコントローラ１１４を介して、データ管理部１２０と協動してＤＲＡＭ２０−ホスト１間のデータ転送処理を行う。セキュリティ管理部１２２は、データ管理部１２０およびＡＴＡコマンド処理部１２１と協動して各種のセキュリティ情報を管理する。

ブートローダ１２３は、パワーオン時、各管理プログラム（ファームウェア）をＮＡＮＤメモリ１０からＳＲＡＭ１１５にロードする。初期化管理部１２４は、ドライブ制御回路４内の各コントローラ／回路の初期化を行う。デバッグサポート部１２５は、外部からＲＳ２３２Ｃインタフェースを介して供給されたデバッグ用データを処理する。主に、データ管理部１２０、ＡＴＡコマンド処理部１２１、およびセキュリティ管理部１２２が、ＳＲＡＭ１１５に記憶される各管理プログラムをプロセッサ１０４が実行することによって実現される機能部である。

本実施形態では、主としてデータ管理部１２０が実現する機能について説明する。データ管理部１２０は、ＡＴＡコマンド処理部１２１が記憶デバイスであるＮＡＮＤメモリ１０やＤＲＡＭ２０に対して要求する機能の提供（ホストからのWrite要求、Cache Flush要求、Read要求等の各種コマンドへの応答）と、ホスト１から与えられる論理アドレスとＮＡＮＤメモリ１０との対応関係の管理と、スナップショット、ログによる管理情報の保護と、ＤＲＡＭ１０およびＮＡＮＤメモリ１０を利用した高速で効率の良いデータ読み出し／書き込み機能の提供と、ＮＡＮＤメモリ１０の信頼性の確保などを行う。

図５は、ＮＡＮＤメモリ１０およびＤＲＡＭ２０内に形成された機能ブロックを示すものである。ホスト１とＮＡＮＤメモリ１０との間には、ＤＲＡＭ２０上に構成されたライトキャッシュ（ＷＣ）２１およびリードキャッシュ（ＲＣ）２２が介在している。ＷＣ２１はホスト１からのWriteデータを一時保存し、ＲＣ２２はＮＡＮＤメモリ１０からのReadデータを一時保存する。ＮＡＮＤメモリ１０内のブロックは、書き込み時のＮＡＮＤメモリ１０に対する消去の量を減らすために、データ管理部１２０により、前段ストレージ領域（ＦＳ：Front Storage）１２、中段ストレージ領域（ＩＳ:Intermediate Storage）１３およびメインストレージ領域（ＭＳ：Main Storage）１１という各管理領域に割り当てられている。ＦＳ１２は、ＷＣ２１からのデータを「小さな単位」であるクラスタ単位に管理するものであり、小データを短期間保存する。ＩＳ１３は、ＦＳ１２から溢れたデータを「小さな単位」であるクラスタ単位に管理するものであり、小データを長期間保存する。ＭＳ１１は、ＷＣ２１、ＦＳ１２、ＩＳ１３からのデータを「大きな単位」であるトラック単位で管理する。

つぎに、図５の各構成要素の具体的な機能構成について詳述する。ホスト１はＳＳＤ１００対し、ReadまたはWriteする際には、ＡＴＡインタフェースを介して論理アドレスとしてのＬＢＡ（Logical Block Addressing）を入力する。ＬＢＡは、図６に示すように、セクタ（サイズ：５１２Ｂ）に対して０からの通し番号をつけた論理アドレスである。本実施の形態においては、図５の各構成要素であるＷＣ２１、ＲＣ２２、ＦＳ１２、ＩＳ１３、ＭＳ１１の管理単位として、ＬＢＡの下位（ｓ＋１）ビット目から上位のビット列で構成されるクラスタアドレスと、ＬＢＡの下位（ｓ＋ｔ＋１）ビットから上位のビット列で構成されるトラックアドレスとを定義する。この実施の形態では、トラックと論理ブロックのサイズは同じとする。論理ブロックとは、ＮＡＮＤメモリ１０のチップ上の物理ブロックを複数組み合わせて構成される仮想的なブロックのことであり、この実施の形態では、論理ブロックは１つの物理ブロックを並列チャネル数分（この場合、図１に示すように４ｃｈ）まとめた単位のことをいう。論理ページも同様であり、物理ページを４ｃｈ分まとめた単位のことをいう。また、論理ブロックは、バンクインターリーブを有効利用するため、同じバンクに属する物理ブロックから選択される。

・リードキャッシュ（ＲＣ）２２
ＲＣ２２は、ホスト１からのRead要求に対して、ＮＡＮＤメモリ１０（ＦＳ１２、ＩＳ１３、ＭＳ１１）からのReadデータを一時的に保存するための領域である。ホスト１へのデータ転送は、基本的に、ＲＣ２２から行う。なお、ＷＣ２１からＮＡＮＤメモリ１０へのデータの書き込みを行う際には、同一論理アドレスのＲ２２上のデータを無効にする。

・ライトキャッシュ（ＷＣ）２１
ＷＣ２１は、ホスト１からのWrite要求に対して、ホスト１からのWriteデータを一時的に保存するための領域である。ＷＣ２１上のデータは、クラスタ単位で管理し、書き込みと有効データの管理はセクタ単位で行う。ＷＣ２１のリソースが不足した場合、ＷＣ２１の記憶データをＮＡＮＤ１０に追い出す。ホスト１からＲＣ２２上のデータと同一の論理アドレスに対する書き込みが行われた場合、その最新データはＷＣ２１上に保存される。そのため、同一の論理アドレスに対応するデータが、ＷＣ２１、ＲＣ２２、ＮＡＮＤメモリ１０上にある場合には、データの新しさは、ＷＣ２１、ＲＣ２２、ＮＡＮＤメモリ１０の順となるため、ホスト１に返すデータもＷＣ２１上のデータを優先する。

・メインストレージ領域（ＭＳ）１１
ＭＳ１１はトラック単位でデータの管理が行われ、ほとんどのユーザデータが格納される。ＷＣ２１上で有効クラスタの多いトラック（高密度トラック）は、ＷＣ１２から直接ＭＳ１１に書き込まれる。その他、ＭＳ１１には、ＦＳ１２、ＩＳ１３で管理しきれなくなったデータが入力される。ＭＳ１１に入力されたトラックと同一ＬＢＡのトラックについては、論理ブロック内で無効化し、この論理ブロックを解放する。ＭＳ１１に入力されたトラックと同一ＬＢＡのトラックに属するクラスタついては、論理ブロック内で無効化し、論理ブロック内の全クラスタが無効になった論理ブロックは解放する。ＭＳ１１は、ＭＬＣモードの複数の論理ブロックで構成される。この実施の形態では、トラックと論理ブロックのサイズは同じとしているので、ＦＳ１２やＩＳ１３で行われる追記処理や、ＩＳ１３で行われるコンパクション（有効クラスタのみを集めて新しい論理ブロックを作り、無効なクラスタ部分を解放する処理）は不要となる。もしトラックサイズが論理ブロックサイズよりも小さい場合は、ＦＳ１２やＩＳ１３で行われる追記処理や、ＩＳ１３で行われるコンパクションを適用してもよい。

・前段ストレージ領域（ＦＳ）１２
ＦＳ１２はクラスタ単位でデータを管理されるＦＩＦＯ構造のバッファであり、入力は複数のクラスタをまとめた論理ページ単位で行われる。ＦＳ１２には、ＷＣ２１上で有効クラスタ数の少ないトラック（低密度トラック）が最初に書き込まれる。データの書き込み順序で論理ブロックが並んだＦＩＦＯ構造となっている。ＦＳ１２に存在するクラスタと同一ＬＢＡのクラスタがＦＳ１２に入力された場合、ＦＳ１２内のクラスタを無効化するだけでよく、書き換え動作を伴わない。ＦＳ１２に入力されたクラスタと同一ＬＢＡのクラスタについては、論理ブロック内で無効化し、論理ブロック内の全クラスタが無効になった論理ブロックは解放する。ＦＳ１１のＦＩＦＯ構造の最後まで到達した論理ブロックに格納されたクラスタは、ホスト１から再書き込みされる可能性の低いクラスタとみなし、論理ブロックごとＩＳ１３の管理下に移動する。ＦＳ１２は、この実施の形態では、書き込みの高速化を図るため擬似ＳＬＣモードの複数の論理ブロックで構成される。なお、ＦＳ１２は、ＭＬＣモードの複数の論理ブロックで構成されてもよい。更新頻度の高いデータはＦＳ１２を通過している最中に無効化され、更新頻度の低いデータだけがＦＳ１２から溢れていくため、更新頻度の高いデータと低いデータとをＦＳ１２で選り分けることができる。これにより、後段のＩＳ１３でコンパクションが頻繁に発生する可能性を低減させることが可能である。

・中段ストレージ領域（ＩＳ）１３
ＩＳ１３は、再書き込みされる可能性の低いクラスタを格納するためのバッファであり、ＦＳ１３と同様にクラスタ単位でデータの管理が行われる。ＩＳ１３に存在するクラスタと同一ＬＢＡのクラスタがＦＳ１２、ＩＳ１３に入力された場合、ＩＳ１３内のクラスタを無効化するだけでよく、書き換え動作を伴わない。ＩＳ１３においては、ＦＳ１２と同様、データの書き込まれた順序（ＦＳ１２から移動された順序）が古い論理ブロックから並んだリスト構造をとるが、コンパクションを行う点がＦＳ１２と異なる。ＩＳ１３の容量や管理テーブルの都合で飽和した場合は、コンパクション（ＩＳ１３から有効クラスタを集めてＩＳ１３へ書き戻すこと）やデフラグ（ＦＳ１２およびＩＳ１３のクラスタをトラックに統合して、ＭＳ１１へ追い出すこと）を行う。ＩＳ１３は、この実施の形態では、ＭＬＣモードの論理ブロックと擬似ＳＬＣモードの論理ブロックの混在で構成される。すなわち、ＦＳ１２からＩＳ１３に移動されるブロックは擬似ＳＬＣモードの論理ブロックであるが、ＩＳ１３内でコンパクションする際に、ＭＬＣモードの論理ブロックに書き直す。なお、ＦＳ１２がＭＬＣモードの論理ブロックで構成される場合は、ＩＳ１３もＭＬＣモードの論理ブロックのみで構成されることになる。

図７は、データ管理部１２０が図５に示した各構成要素を制御管理するための管理テーブルを示すものである。ＤＲＡＭ２０を管理するためのテーブルとしては、ＲＣ管理テーブル２３、ＷＣトラックテーブル２４、ＷＣトラック情報テーブル２５，ＷＣ高密度トラック情報テーブル２６、ＷＣ低密度トラック情報テーブル２７などがある。ＮＡＮＤメモリ１０を管理するためのテーブルとしては、トラックテーブル３０、クラスタディレクトリテーブル３１、クラスタテーブル３２、クラスタブロック情報テーブル３３、論物変換テーブル４０などがある。ＮＡＮＤメモリ１０を管理するためのテーブルは、正引きアドレス変換で参照するテーブル、逆引きアドレス変換で参照するテーブルに分けられる。正引きアドレス変換とは、データのＬＢＡから実際にデータが記憶されている論理ブロックアドレス＋クラスタ位置を求めることである。逆引きアドレス変換とは、論理ブロックアドレス＋クラスタ位置からデータのＬＢＡを求めることである。

・ＲＣ管理テーブル２３
ＲＣ管理テーブル２３は、ＮＡＮＤメモリ１０からＲＣ２２に転送されたデータを管理するためのものである。

・ＷＣトラックテーブル２４
ＷＣ２１上に記憶されたデータに関するＷＣトラック情報をＬＢＡからルックアップするためのハッシュテーブルであり、ＬＢＡのトラックアドレスのＬＳＢ数ビットをインデックスとし、インデックス毎に複数のエントリ（タグ）を有する。各タグには、ＬＢＡトラックアドレスと該トラックアドレスに対応するＷＣトラック情報へのポインタが記憶されている。

・ＷＣトラック情報テーブル２５
ＷＣトラック情報テーブル２５には、アクセスのあったＷＣトラック情報の新旧の順序をＬＲＵ（Least Recently used）で双方向リストで管理するためのＷＣトラックＬＲＵ情報テーブル２５ａと、空いているＷＣトラック情報の番号を管理するＷＣトラック空き情報テーブル２５ｂとがある。ＷＣ２１からＮＡＮＤにデータを追い出すときに、ＷＣトラックＬＲＵ情報テーブル２５ａを用いて最も古くにアクセスされたトラックを取り出す。

ＷＣトラック情報は、ＷＣ２１内に存在する複数のトラックの１つに対応する。
ＷＣトラック情報には、
(1)ＷＣ２１内に存在するトラックアドレス、トラック内のＷＣ２１上の有効クラスタの個数、各クラスタが有効であるかどうかの情報、各クラスタがＷＣ２１のどこに存在するかを示すＷＣ内クラスタ位置情報、
(2)１クラスタに含まれる複数のセクタのうちのどのセクタに有効なデータを保持しているかを示す情報（セクタビットマップ）、
(3)トラックの状態情報（有効、無効、ＡＴＡからのデータ転送中、ＮＡＮＤに書き込み中など）
などが含まれている。なお、上記のＷＣトラック情報では、有効クラスタが存在する記憶位置で自トラック内に存在するクラスタアドレスのＬＳＢ（ｔ）ビットを管理するようにしたが、クラスタアドレスの管理方法は任意であり、例えば、自トラック内に存在するクラスタアドレスのＬＳＢ（ｔ）ビット自体を管理するようにしてもよい（図６参照）。

・ＷＣ高密度トラック情報テーブル２６
ＭＳ１１に書き込むことになる高密度（トラック内で有効クラスタ数が所定パーセント以上）のトラック情報を管理するためのもので、高密度トラックに関するＷＣトラック情報とその個数を管理している。

・ＷＣ低密度トラック情報テーブル２７
ＦＳ１２に書き込むことになる低密度（トラック内で有効クラスタ数が所定パーセント未満）のトラック情報を管理するためのもので、低密度トラックのクラスタ数の合計を管理している。

・トラックテーブル３０（正引き）
ＬＢＡのトラックアドレスからトラック情報を取得するためのテーブルである。トラック情報としては、
(1)論理ブロックアドレス（トラックのデータが記憶されている論理ブロックを示す情報である）
(2)クラスタディレクトリ番号（トラック内のデータの少なくとも一部がＦＳ１２またはＩＳ１３に記憶されている場合に有効となる情報であり、トラック内のデータがＦＳ１２またはＩＳ１３に記憶されている場合に、トラック毎に存在するクラスタディレクトリテーブルのテーブル番号を示す情報である）
(3)ＦＳ／ＩＳクラスタ数（このトラック内のクラスタが、いくつＦＳ１２またはＩＳ１３に記憶されているかを示す情報であり、デフラグするかどうかを決めるために使用する）。

・クラスタディレクトリテーブル３１（正引き）
トラック内のデータがＦＳ１２またはＩＳ１３に記憶されている場合に、その論理ブロックまでたどるための中間的なテーブルであり、トラック別に備えられている。各クラスタディレクトリテーブル３１に登録されるクラスタディレクトリ情報は、クラスタテーブル３２のテーブル番号を示す情報（クラスタテーブル番号情報）の配列からなる。ＬＢＡのクラスタアドレスのＬＳＢ（ｔ）ビット中の上位数ビットで、１つのクラスタディレクトリテーブル３１中に配列されている複数のクラスタテーブル番号情報からひとつの情報を選択する。

このクラスタディレクトリテーブル３１としては、書き込み時刻を基準として、クラスタディレクトリ情報（クラスタテーブル番号情報の配列）の新旧の順序を、対応するトラックアドレスとともに、ＬＲＵ（Least Recently used）で双方向リストで管理するためのクラスタディレクトリＬＲＵテーブル３１ａと、空いているクラスタディレクトリを、対応するトラックアドレスとともに、双方向リストで管理するクラスタディレクトリ空き情報テーブル３１ｂとがある。

・クラスタテーブル３２（正引き）
クラスタディレクトリテーブル３１と関連し、トラック内のデータがＦＳ１２またはＩＳ１３に記憶されている場合に、どの論理ブロックのどのクラスタ位置にデータが記憶されているかを管理するテーブルである。トラックテーブル３０からクラスタディレクトリテーブル３１を経由して間接参照される。実体は、複数クラスタ分の論理ブロックアドレス＋クラスタ位置の配列である。ＬＢＡのクラスタアドレスのＬＳＢ（ｔ）ビット中の下位数ビットで、１つのクラスタテーブル３２中に配列されている複数の（論理ブロックアドレス＋クラスタ位置）からひとつの情報を選択する。後述のクラスタブロック情報の番号とその中のクラスタ位置の情報も配列としてもつ。

・クラスタブロック情報テーブル３３（逆引き）
クラスタブロックとは、論理ブロックのうちクラスタ単位でデータを記憶するものをいう。クラスタブロック情報は、ＦＳ１２、ＩＳ１３の論理ブロックを管理するための情報であり、論理ブロック内にどのようなクラスタが入っているかを示す情報である。クラスタブロック情報同士を双方向リストとしてＦＳ１２、ＩＳ１３内のＦＩＦＯの順序で連結される。
クラスタブロック情報は、
(1)論理ブロックアドレス
(2)有効クラスタ数
(3)当該論理ブロックに含まれるクラスタのＬＢＡ
を有する。
クラスタブロック情報テーブル３３は、使われていないクラスタブロック情報を管理する空き情報管理用のクラスタブロック情報テーブル３３ａ、ＦＳ１２に含まれるクラスタブロック情報を管理するＦＳ用のクラスタブロック情報テーブル３３ｂ、ＩＳ１３に含まれるクラスタブロック情報を管理するＩＳ用のクラスタブロック情報テーブル３３ｃを有し、各テーブル３３ａ〜３３ｃは、双方向リストとして管理されている。逆引きアドレス変換の主な用途はＩＳ１３のコンパクションであり、コンパクション対象の論理ブロックにどのようなクラスタが記憶されているかを調べ、データを他の場所へ書き直すために使用する。よって、本実施の形態では、逆引きアドレス変換はクラスタ単位でデータを記憶しているＦＳ１２、ＩＳ１３のみを対象としている。

・論物変換テーブル４０（正引き）
論物変換テーブル４０は、論理ブロックアドレスと物理ブロックアドレスとの変換、寿命に関する情報を管理するためのテーブルである。論理ブロックアドレス毎に、当該論理ブロックに所属する複数の物理ブロックアドレスを示す情報、当該論理ブロックアドレスの消去回数を示す消去回数情報、クラスタブロック情報の番号などの情報を有している。あるＬＢＡのデータを他の場所に書き直すには、元のクラスタブロック内のＬＢＡを無効にする必要があり、ＬＢＡからクラスタブロックをたどる必要がある。そのために、論物変換テーブル４０で管理する論理ブロックの管理情報に、クラスタブロック情報の識別子を記憶している。

（スナップショット、ログ）
上記各管理テーブルで管理される管理情報によって、ホスト１で使用されるＬＢＡと、ＳＳＤ１００で使用される論理ＮＡＮＤアドレス（論理ブロックアドレス＋オフセット）と、ＮＡＮＤメモリ１０で使用される物理ＮＡＮＤアドレス（物理ブロックアドレス＋オフセット）との間を対応付けることができ、ホスト１とＮＡＮＤメモリ１０との間のデータのやり取りを行うことが可能となる。

上記各管理テーブルのうちＮＡＮＤ管理用のテーブル（図７のトラックテーブル３０、クラスタディレクトリテーブル３１、クラスタテーブル３２、クラスタブロック情報テーブル３３、論物変換テーブル４０など）は、不揮発性のＮＡＮＤメモリ１０の所定の領域に記憶されており、起動時に、ＮＡＮＤメモリ１０に記憶されていた各管理テーブルを揮発性のＤＲＡＭ２０の作業領域に展開して、この展開された管理テーブルをデータ管理部１２０が使用することで、各管理テーブルは更新されていく。ＤＲＡＭ２０上に展開された各管理テーブルをマスターテーブルと呼ぶ。このマスターテーブルは、電源が切れても、電源が切れる以前の状態に復元する必要があり、このためマスターテーブルを不揮発性のＮＡＮＤメモリ１０に保存する仕組みが必要となる。スナップショットは、ＮＡＮＤメモリ１０上の不揮発性の管理テーブルの全体を指し、ＤＲＡＭ２０に展開されたマスターテーブルをそのままＮＡＮＤメモリ１０に保存することを、スナップショットをとるとも表現する。ログは、管理テーブルの変更差分のことである。マスターテーブルの更新の度に、スナップショットをとっていたのでは、速度も遅く、ＮＡＮＤメモリ１０への書き込み数が増えるために、通常は変更差分としてのログだけをＮＡＮＤメモリ１０に記録していく。ログをマスターテーブルに反映し、ＮＡＮＤメモリ１０に保存することを、コミットするとも表現する。

図８に、データ更新時に、スナップショットとログがどのように更新されるかを示す。データ管理部１２０がデータ更新する際に、マスターテーブルに加えた変更内容をＤＲＡＭ２０上のログ（ＤＲＡＭログと呼ぶ）に蓄積する。管理テーブルの種類によっては、マスターテーブルを直接更新し、更新内容をＤＲＡＭログに蓄積したり、マスターテーブルには直接変更を加えず、変更領域をＤＲＡＭログ上に確保して、その領域に更新内容を記録したりする。データの読み書き処理の際には、マスターテーブルの他に蓄積されたＤＲＡＭログも参照する。

データの更新が安定したら、ログのコミットを行う。コミット処理では、ＤＲＡＭログの内容を必要に応じてマスターテーブルに反映させ、さらにＤＲＡＭログの内容をＮＡＮＤメモリ１０に保存して不揮発化する。スナップショットをＮＡＮＤメモリ１０に保存するのは、正常な電源断シーケンスの際、ログの保存領域が不足した場合などとする。ログまたはスナップショットがＮＡＮＤメモリ１０に書き終わった時点で、管理テーブルの不揮発化が完了する。

・Read処理
つぎに、読み出し処理の概要について説明する。ＡＴＡコマンド処理部１２１から、Readコマンドおよび読み出しアドレスとしてのＬＢＡが入力されると、データ管理部１２０は、ＲＣ管理テーブル２３とＷＣトラックテーブル２４を検索することで、ＷＣ２１またはＲＣ２２にＬＢＡに対応するデータが存在しているか否かを探査し、キャッシュヒットの場合は、該当ＬＢＡに対応するＷＣ２１またはＲＣ２２のデータを読み出して、ＡＴＡコマンド処理部１２１に送る。

データ管理部１２０は、ＲＣ２２またはＷＣ２１でヒットしなかった場合は、検索対象のデータがＮＡＮＤメモリ１０のどこに格納されているかを検索する。データがＭＳ１１に記憶されている場合は、データ管理部１２０は、ＬＢＡ→トラックテーブル３０→論物変換テーブル４０と辿ることで、ＭＳ１１上のデータを取得する。一方、データがＦＳ１２，ＩＳ１３に記憶されている場合は、データ管理部１２０は、ＬＢＡ→トラックテーブル３０→クラスタディレクトリテーブル３１→クラスタテーブル３２→論物変換テーブル４０と辿ることで、ＦＳ１２，ＩＳ１３上のデータを取得する。

・Write処理
（ＷＣ２１での処理）
つぎに、書き込み処理の概要について説明する。書き込み処理では、ＡＴＡコマンド処理部１２１からWriteコマンドおよび書き込みアドレスとしてのＬＢＡが入力されると、ＬＢＡで指定されたデータをＷＣ２１に書き込む。ＷＣ２１に空き領域がない場合は、ＤＲＡＭ管理用の各種管理テーブルを参照してＷＣ２１からデータを追い出して、ＮＡＮＤメモリ１０に書き込み、空き領域を作成する。トラック内の有効クラスタ数が所定パーセント未満のトラックは低密度トラックとし、クラスタサイズデータとしてＦＳ１２を追い出し先とする。ＦＳ１２が追い出し先の場合は、トラック内の有効クラスタを論理ページ単位で書き込む。

トラック内の有効クラスタ数が所定パーセント以上のトラックは高密度トラックとし、トラックサイズのデータとしてＭＳ１１を追い出し先とする。ＭＳ１１が追い出し先の場合は、トラックサイズのデータのまま論理ブロック全体に書き込む。書き込み対象の論理ブロック数が複数の場合は、倍速モードやバンクインターリーブを利用して転送効率を上げる。ＷＣ２１に書き込まれたデータに応じて、またＮＡＮＤメモリ１０へのデータ追い出しに応じて、ＤＲＡＭ管理用の各種管理テーブルを更新する。

（ＭＳ１１への書き込み）
ＭＳ１１への書き込みは、図９に示すように、次の手順で実行される。
１．ＤＲＡＭ２０上にトラックのデータイメージを作成（穴埋め処理）する。すなわち、ＷＣ２１に存在しないクラスタ、ＷＣ２１に全セクタを保持していないクラスタに関しては、ＮＡＮＤメモリ１０から読み出して、ＷＣ２１のデータと統合する。
２．ＭＳ１１用に、論理ブロック（トラックブロック）をＣＦＢから確保する。トラックブロックとは、論理ブロックのうちトラック単位でデータを記憶するものをいう。
３．作成したトラックのデータイメージを確保した論理ブロックに書き込む。
４．トラックのＬＢＡからトラック情報を調べ、トラック情報と書き込んだ論理ブロックに対応する論理ブロックアドレスとを関連付け、ＮＡＮＤ管理用の所要のテーブルに登録する。
５．ＷＣ２１，ＮＡＮＤメモリ１０の古いデータを無効化する。

（ＦＳ１２への書き込み）
ＦＳ１２への書き込みは、ＤＲＡＭ２０上にクラスタのデータイメージを作成（穴埋め処理）し、新たに確保する論理ブロック（クラスタブロック）に対し論理ページ単位の書き込みを、擬似ＳＬＣモードを使用して行う。確保する論理ブロックは、書き込むデータイメージ以上の書き込み可能な論理ページをもつフラグメントフリーブロック（ＦＦＢ）を優先し、ない場合はコンプリートフリーブロック（ＣＦＢ）を使用する。ＦＳ１２への書き込みは、図１０に示すように、以下の手順で実行する。

ＷＣ２１からＦＳ１２に低密度トラックのデータを書き込むための論理ブロック(クラスタブロック)のことをＦＳ Input Buffer（以下、ＦＳＩＢ）と呼ぶ。
１．ＷＣ２１から入力された低密度トラック内の総データ量が小さい場合、すなわち有効クラスタ数が所定の閾値よりも少ない場合には、それを書き込めるＦＦＢを確保し、ＦＳＩＢとする。
２．ＷＣ２１から渡された低密度トラック内の総データ量が大きい場合、すなわち有効クラスタ数が所定の閾値以上の場合には、ＣＦＢを確保し、ＦＳＩＢとする。このとき、並列で書き込むことが出来る複数の論理ブロックを確保し、ＦＳＩＢとする。
３．ＤＲＡＭ２０上で、書き込むクラスタのデータイメージを作成する。すなわち、ＷＣ２１に全セクタを保持していないクラスタに関しては、ＷＣ２１上に存在しないセクタのデータをＮＡＮＤメモリ１０から読み出し、ＷＣ２１上のセクタのデータと統合する。
４．ＷＣ２１上のクラスタと、作業領域上に作ったクラスタイメージをＦＳＩＢに書き込む。
５．ＦＳＩＢをＦＳ１２のリストに追加する。
６．書き込んだトラックを、クラスタディレクトリＬＲＵテーブル３１ａの末尾に挿入しなおす。

（ＦＳ１２からＩＳ１３への移動）
ＦＳ１２管理下の論理ブロック数が所定の最大論理ブロック数を越えている場合は、図１１に示すように、ＦＳ１２から溢れた論理ブロックをそのままＩＳ１３に移動する。一度の処理単位で移動する論理ブロック数は、溢れた論理ブロック内の有効クラスタ数に応じて、以下のルールで決定する。
・溢れた論理ブロック内のクラスタ数がＭＬＣモードの１論理ブロック分の境界に近くなるように、ＦＳ１２の最も古い論理ブロックから移動する論理ブロックを追加する。ＭＬＣモードの１論理ブロック分の境界に近くするのは、コンパクション後の論理ブロックに、なるべく多くの有効クラスタを収容することを目的とする。
・クラスタ数がＩＳ１３で同時にコンパクションできるクラスタ数を超える場合は、ＩＳ１３で同時にコンパクションできるクラスタ数以下になるようなブロック数とする。
・移動ブロック数には、上限値を設ける。

（ＩＳ１３でのコンパクションとデフラグ）
ＩＳ１３では、ＩＳ管理下の論理ブロック数が最大論理ブロック数を越えた場合に、ＭＳ１１へのデータ移動（デフラグ処理）と、コンパクション処理によって、管理下の論理ブロック数を最大数以下に抑える。データの消去単位（論理ブロック）と、データの管理単位（クラスタ）が異なる場合、ＮＡＮＤメモリ１０の書き換えが進むと、無効なデータによって、論理ブロックは穴あき状態になる。このような穴あき状態の論理ブロックが増えると、実質的に使用可能な論理ブロックが少なくなり、ＮＡＮＤメモリ１０の記憶領域を有効利用できないので、有効クラスタを集めて、違う論理ブロックに書き直すことをコンパクションという。デフラグ処理とは、ＦＳ１２，ＩＳ１３のクラスタをトラックに統合して、ＭＳ１１に追い出す処理をいう。

つぎに、本実施の形態の要部について説明する。先ず、正引き管理テーブルを用いた正引きアドレス変換と、逆引き管理テーブルを用いた逆引きアドレス変換について説明する。

（正引きアドレス変換）
正引きアドレス変換とは、ＬＢＡから、実際にデータが記録されている論理ＮＡＮＤクラスタアドレス(論理ブロック番号とオフセット)を求めることである。正引きアドレス変換の主な用途は、ＮＡＮＤメモリ１０からＤＲＡＭ２０へのデータの読み出しである。より具体的には、ＡＴＡコマンド処理部１２１から要求されたデータの読み出しと、ＮＡＮＤへの書き込みおよびＮＡＮＤの整理の際の穴埋めデータの読み出しである。正引きアドレス変換を行うには、ＬＢＡ→トラックテーブル３０→クラスタディレクトリテーブル３１→クラスタテーブル３２→論理ＮＡＮＤアドレスというように、トラックテーブル３０から２段階のテーブルをたどって論理ＮＡＮＤアドレスを求める。

具体的には、ＬＢＡを（ｓ＋ｔ＋１）ビット目から上位のトラックアドレスに変換し、変換したトラックアドレスをインデックスとして、トラックテーブル３０からトラック情報を取得し、トラック情報中のクラスタディレクトリ番号を得る。このクラスタディレクトリ番号が無効値であった場合は、ＭＳ１１にデータが記憶されていると判断し、このトラック情報中から論理ブロックアドレスを得る。取得した論理ブロックアドレスを論物変換テーブル４０によって物理ブロックアドレスに変換し、さらにＬＢＡのクラスタアドレスのＬＳＢ（ｔ）ビットから、前記算出した物理ブロックＩＤからのオフセットを算出することで、物理ブロック中のクラスタデータを取得する。

一方、トラック情報中のクラスタディレクトリ番号が有効値であった場合は、クラスタディレクトリ番号に対応するクラスタディレクトリを取得し、クラスタアドレスのＬＳＢ（ｔ）ビット中の上位側数ビットを取得したクラスタディレクトリに対するインデックス（クラスタディレクトリindex）としてクラスタディレクトリからクラスタテーブルの識別子（クラスタテーブル番号）を取得し、この識別子に対応するクラスタテーブルを取得する。ＬＢＡのＬＳＢ（ｔ）ビット中の下位側数ビットをインデックス（クラスタテーブルindex）とし、クラスタテーブルから論理クラスタアドレス（論理ブロックとオフセット）を得る。取得した論理ブロックアドレスを論物変換テーブル４０によって物理ブロックアドレスに変換し、クラスタデータを取得する。

（逆引きアドレス変換）
逆引きアドレス変換とは、データが記録されている論理ＮＡＮＤクラスタアドレス(論理ブロック番号とオフセット)から、データのＬＢＡを求めることである。逆引きアドレス変換の主な用途は、ＩＳ１３のコンパクション処理である。コンパクション対象の論理ブロック内にどのようなデータ（トラック、クラスタ)が記憶されているかを調べ、データを他の論理ブロックに書き直すために使用する。その他に、データをＮＡＮＤに書き込んだり、ＮＡＮＤを整理したりするときには、逆引きの管理情報も更新する。

この実施の形態では、逆引きアドレス変換は、クラスタ単位でデータを記録しているＦＳ１２，ＩＳ１３内のデータに対してのみ使用し、トラック単位の逆引きアドレス変換には使用しない。クラスタ単位のデータの逆引き情報はクラスタブロック情報テーブル３３に記憶する。逆引きアドレス変換を行うには、まず、あるクラスタブロックを特定し、そのクラスタブロック内にどのようなＬＢＡのクラスタが記憶されているかを求める手順は以下のとおりである。
１．ＩＳ１３に所属するクラスタブロック情報テーブル３３のリストからたどる。ＩＳ１３のコンパクションは、ＩＳ１３に所属するクラスタブロックの中から、あるルールに従ってクラスタブロックを選択する。ＩＳ１３に所属するクラスタブロックは、クラスタブロック情報テーブル３３において双方向リンクの構造で管理するため、リンクをたどることによって、クラスタブロック情報にたどり着くことが出来る。
２．前述したように、クラスタテーブル３２には、クラスタブロック情報の番号とその中のクラスタ位置の情報（オフセット）も配列としてもっており、このクラスタテーブル３２から取得したクラスタ位置の情報（オフセット）をインデックスとし、クラスタブロック情報内のクラスタアドレスを得る。

正引き系のトラックテーブル３０、クラスタディレクトリテーブル３１、クラスタテーブル３２と、逆引き系のクラスタブロック情報テーブル３３は、基本的に情報を共有しており、これらの正引き系管理テーブルおよび逆引き系管理テーブルの一方に障害が発生した場合、正引き系管理テーブルから逆引き系管理テーブルを復元することもできるし、逆引き系管理テーブルから正引き系管理テーブルを復元することもできる。但し、この実施の形態では、ＭＳ１１用のトラック単位の逆引きアドレス変換テーブルは設けず、正引き情報であるトラック情報を管理しているトラックテーブル３０を走査して、ＬＢＡを求める。

図１４は、本実施の形態の要部の機能構成を示すブロック図である。前述したように、ＮＡＮＤメモリ１０には、ユーザデータを記憶するＭＳ１１、ＦＳ１２，ＩＳ１３などのユーザデータ記憶部２０１と、ＮＡＮＤメモリ１０上の所定の記憶領域にスナップショットとして記憶され、図７に示した管理テーブルの中でＤＲＡＭ管理用のテーブルを除くＮＡＮＤ管理用の各種管理テーブル（図７のトラックテーブル３０，クラスタディレクトリテーブル３１、クラスタテーブル３２，クラスタブロック情報テーブル３３、論物変換テーブル４０など）２０２と、ＮＡＮＤ管理テーブル２０２と同様、ＮＡＮＤメモリ１０上の所定の記憶領域に記憶され、ＮＡＮＤ管理テーブル２０２の変更差分情報としてのログ（以下、ＮＡＮＤログ）２０３とが記憶されている。

ＤＲＡＭ２０には、ＷＣ２１と、ＲＣ２２と、ＤＲＡＭ２０上に展開されたＮＡＮＤ管理テーブル２０２であるマスターテーブルと２０４と、マスターテーブル２０４に加えた変更内容を蓄積記憶するＤＲＡＭ２０上のログであるＤＲＡＭログ２０５とが記憶される。マスターテーブル２０４は、前述したように、正引きアドレス変換を行うための正引きテーブル２０４ａと、逆引きアドレス変換を行うための正引きテーブル２０４ｂとを有する。

データ管理部であるコントローラ１２０は、読み書き制御部２１０，ログ制御部２１１、ログ反映部２１２を有する。読み書き制御部２１０は、マスターテーブル２０４およびＤＲＡＭログ２０５に基づいて前述した読み書き制御を行う。ログ制御部２１１は、ＮＡＮＤメモリ１０に記憶された各種ＮＡＮＤ管理テーブル（スナップショット）２０２を起動時にマスターテーブル２０４としてＤＲＡＭ２０に転送する処理、マスターテーブル２０４を更新すべき事象が発生した際、マスターテーブル２０４のうちの逆引き情報を管理する逆引きテーブル２０４ｂの更新前後の差分情報のみをＤＲＡＭログ２０５に蓄積記憶する処理、正常な電源断シーケンスが発生する、ログの保存領域が不足した場合など所定の条件が成立したときに、ＤＲＡＭ２０上のマスターテーブルをＮＡＮＤメモリ１０にスナップショットとして保存する処理などを実行する。ログ反映部２１２は、ログの量がある値に達するとか、更新した各管理テーブル間で整合がとれる時点に達するなどの所定の条件が成立したときに、ＤＲＡＭ上のＤＲＡＭログ２０５をＮＡＮＤメモリ１０にＮＡＮＤログ２０３として保存するとともに、ＤＲＡＭログ２０５をマスターテーブル２０４の正引きテーブル２０４ａおよび逆引きテーブル２０４ｂの双方に反映する前述のコミットを実行する。スナップショットまたはコミットが行われると、ＤＲＡＭ２０上に積み上げてきたＤＲＡＭログ２０５は、無効化される。

つぎに、図１５を用いて、ログの蓄積、コミット、復元動作などについて説明する。初期状態では、読み書き制御部２１０は、ＤＲＡＭ２０上のマスターテーブル２０４のみに基づいて前述した読み書き制御を行う。ＮＡＮＤメモリ１０への書き込みや、ＮＡＮＤ整理の作業時（デフラグやコンパクション）などのマスターテーブル２０４を更新すべき事象が発生した際、マスターテーブル２０４は直接更新せず、ＤＲＡＭログ２０５にマスターテーブル２０４の変更部分のみの複製（コピー）を確保し、この複製に対して変更差分を記録する更新を行う。

このＤＲＡＭログ２０５を作成する際、逆引き情報を管理する逆引きテーブル２０４ｂのみを更新し、正引き情報を管理する正引きテーブル２０４ａは参照するだけで変更しないこととする。図７に示したＮＡＮＤ管理テーブルのうち逆引きテーブルに所属するのは、クラスタブロック情報テーブル３３である。クラスタブロック情報は、前述したように、ＦＳ１２、ＩＳ１３に所属する論理ブロック内にどのようなクラスタアドレス（ＬＢＡ）が入っているかを示す情報であり、各クラスタＬＢＡ情報は、ログへの記録サイズを抑えるために、例えば、論理ページ単位など論理ブロックを一定サイズ（クラスタページ）で区切って管理している。したがって、一定サイズに区切られたクラスタページ内で発生した１〜複数の更新は、ＤＲＡＭログ２０５の同一エントリに順次蓄積して記録するようにしている。

また、前述したように、ＭＳ１１用のトラック単位の逆引きアドレス変換テーブル（論理ブロック→ＬＢＡトラックアドレス）は設けてはいないが、この実施の形態では、逆引きテーブルのみのログをとるようにしているので、トラックテーブル３０の更新のために、トラックブロック情報と呼ぶ、一時的なトラックの逆引き情報のログをＤＲＡＭログ２０５に記録するようにしている。トラックブロック情報には、トラックを書き込んだ論理ブロックアドレスと、トラックアドレスを格納する。

何度も同じ管理テーブルのエントリを参照したり更新したりする場合には、ＤＲＡＭログ２０５上の複製を最新の管理情報として参照や更新の対象とする。ログ上の複製を探す手段として、マスターテーブル２０４にＤＲＡＭログ２０５上の複製へのポインタを埋め込むようにする。そして、参照や更新が来たときには複製のアドレスを、参照や更新の対象になるようにする。これによって、テーブルの参照する際に、マスターテーブル２０４なのか、ＤＲＡＭログ２０５上の複製なのかを透過的に扱うことが出来るようにしている。

つぎに、ログの量がある値に達するとか、更新した各管理テーブル間で整合がとれる時点に達するなどの所定の条件が成立したときに、コミット処理が行われる。コミット処理では、逆引き情報のみを蓄積したＤＲＡＭログ２０５をマスターテーブル２０４の逆引きテーブル２０４ｂに反映するとともに、逆引き情報のみを蓄積したＤＲＡＭログ２０５を用いてマスターテーブル２０４の正引きテーブル２０４ａを復元し、さらに逆引き情報のみを蓄積したＤＲＡＭログ２０５をＮＡＮＤログ２０３としてＮＡＮＤメモリ１０に保存して不揮発化する。なお、コミット中において、ＤＲＡＭログ２０５をマスターテーブル２０４に反映する際には、ホストからの割り込みreadを禁止としておく。

逆引き情報としてのクラスタブロック情報をコミットする時には、クラスタブロック情報毎に以下の処理を行う。
(1)ＤＲＡＭログ２０５上のクラスタブロック情報と対応するマスターテーブル２０４の、論理ブロック内のクラスタアドレスを比較し、無効から有効になったクラスタアドレスを正引きアドレス変換テーブル（トラックテーブル３０，クラスタディレクトリテーブル３１，クラスタテーブル３２）に反映する。
・トラック情報にクラスタディレクトリテーブル３１、クラスタテーブル３２が割り当てられていなければ、確保する。
・クラスタテーブル３２に、クラスタブロック情報に対応する論理ブロックアドレスとクラスタ位置を設定する。
（2）対応するマスターテーブル２０４にＤＲＡＭログ２０５上のクラスタブロック情報をコピーする。

逆引き情報としてのトラックブロック情報をコミットする時には、トラックブロック情報毎に以下の処理を行う。
(1)ＤＲＡＭログ２０５上のトラックブロック情報内のトラックアドレスに対応するトラック情報内のクラスタディレクトリテーブル３１とクラスタテーブル３２を解放する。
(2)対応するトラック情報にトラックブロック情報内の論理ブロックアドレスを設定する。

なお、スナップショットとしてのＤＲＡＭ２０上のマスターテーブル２０４は、正常な電源断シーケンスが発生する、ログの保存領域が不足した場合など所定の条件が成立したときに、ＮＡＮＤメモリ１０にＮＡＮＤ管理テーブル２０２として保存される。

また、正常な電源断シーケンスが行われないで不正な電源断などが発生した場合、ＮＡＮＤメモリ１０内のＮＡＮＤ管理テーブル２０２が最新の状態ではなく、ＮＡＮＤログ２０３が最新の状態である。例えば、ＮＡＮＤログ２０３およびＮＡＮＤ管理テーブル２０２のタイムスタンプ比較などからこのような事態を検出した場合、起動時、ＮＡＮＤメモリ１０に記憶されたＮＡＮＤ管理テーブル（スナップショット）２０２をマスターテーブル２０４としてＤＲＡＭ２０に転送し、さらにＮＡＮＤログ（逆引き情報のみ）２０３をＤＲＡＭ２０に転送してＤＲＡＭログ２０５（逆引き情報のみ）を作成し、作成したＤＲＡＭログ２０５をマスターテーブル２０４の逆引きテーブル２０４ｂに反映するとともに、このＤＲＡＭログ２０５を用いてマスターテーブル２０４の正引きテーブル２０４ａを復元する。

正引き情報をログに含めないのは、ログの量を減らすことと、マスターテーブルおよびログの状態が不安定な更新作業時に正引きのマスターテーブルを更新しないようにすることで、正引きのマスターテーブルにＤＲＡＭログ２０５を反映する時以外は正引きのマスターテーブルを常に安定な状態にし、ホストからの割り込みReadに対応して常にマスターテーブルで正引きアドレス変換が出来るようにしておくためである。

また、データのＮＡＮＤメモリ１０のＦＳ１２やＩＳ１３への書き込み処理では、論理ブロック単位を意識し、ブロックの空きページを探し、そこにデータを追記書き込みしていく。ブロックの空き領域やブロック中にどのようなデータを保持しているかを示しているのは、逆引きテーブルであり、書き込み処理でもっぱら用いるのは逆引きテーブルである。また、そのような書き込み処理の際に、正引きテーブルは、穴埋め、上書きされたデータの無効化などにのみしか使用しない。こういう意味で、正引き情報よりも逆引き情報をログとして記憶しておいたほうが、設計が容易になり、設計コストも低減する。

このように本実施の形態では、逆引きテーブルの変更内容だけをログに記録し、正引きテーブルは、逆引きテーブルのログから構築するようにしており、ログの量を減らすことが可能となる。

なお、上記実施の形態では、逆引き情報のみをログとして記録するようにしたが、正引き情報のみを記録することで、ログを削減することも可能である。

［第２の実施の形態］
図１６は、ＳＳＤ１００を搭載したパーソナルコンピュータ１２００の一例を示す斜視図である。パーソナルコンピュータ１２００は、本体１２０１、及び表示ユニット１２０２を備えている。表示ユニット１２０２は、ディスプレイハウジング１２０３と、このディスプレイハウジング１２０３に収容された表示装置１２０４とを備えている。

本体１２０１は、筐体１２０５と、キーボード１２０６と、ポインティングデバイスであるタッチパッド１２０７とを備えている。筐体１２０５内部には、メイン回路基板、ＯＤＤ（optical disk device）ユニット、カードスロット、及びＳＳＤ１００等が収容されている。

カードスロットは、筐体１２０５の周壁に隣接して設けられている。周壁には、カードスロットに対向する開口部１２０８が設けられている。ユーザは、この開口部１２０８を通じて筐体１２０５の外部から追加デバイスをカードスロットに挿抜することが可能である。

ＳＳＤ１００は、従来のＨＤＤの置き換えとして、パーソナルコンピュータ１２００内部に実装された状態として使用してもよいし、パーソナルコンピュータ１２００が備えるカードスロットに挿入した状態で、追加デバイスとして使用してもよい。

図１７は、ＳＳＤを搭載したパーソナルコンピュータのシステム構成例を示している。パーソナルコンピュータ１２００は、ＣＰＵ１３０１、ノースブリッジ１３０２、主メモリ１３０３、ビデオコントローラ１３０４、オーディオコントローラ１３０５、サウスブリッジ１３０９、ＢＩＯＳ−ＲＯＭ１３１０、ＳＳＤ１００、ＯＤＤユニット１３１１、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１３１１、及びネットワークコントローラ１３１２等を備えている。

ＣＰＵ１３０１は、パーソナルコンピュータ１２００の動作を制御するために設けられたプロセッサであり、ＳＳＤ１００から主メモリ１３０３にロードされるオペレーティングシステム（ＯＳ）を実行する。更に、ＯＤＤユニット１３１１が、装填された光ディスクに対して読出し処理及び書込み処理の少なくとも１つの処理の実行を可能にした場合に、ＣＰＵ１３０１は、それらの処理の実行をする。

また、ＣＰＵ１３０１は、ＢＩＯＳ−ＲＯＭ１３１０に格納されたシステムＢＩＯＳ（Basic Input Output System）も実行する。尚、システムＢＩＯＳは、パーソナルコンピュータ１２００内のハードウェア制御のためのプログラムである。

ノースブリッジ１３０２は、ＣＰＵ１３０１のローカルバスとサウスブリッジ１３０９との間を接続するブリッジデバイスである。ノースブリッジ１３０２には、主メモリ１３０３をアクセス制御するメモリコントローラも内蔵されている。

また、ノースブリッジ１３０２は、ＡＧＰ（Accelerated Graphics Port）バス１３１４等を介してビデオコントローラ１３０４との通信、及びオーディオコントローラ１３０５との通信を実行する機能も有している。

主メモリ１３０３は、プログラムやデータを一時的に記憶し、ＣＰＵ１３０１のワークエリアとして機能する。主メモリ１３０３は、例えばＤＲＡＭから構成される。

ビデオコントローラ１３０４は、パーソナルコンピュータ１２００のディスプレイモニタとして使用される表示ユニット１２０２を制御するビデオ再生コントローラである。

オーディオコントローラ１３０５は、パーソナルコンピュータ１２００のスピーカ１３０６を制御するオーディオ再生コントローラである。

サウスブリッジ１３０９は、ＬＰＣ（Low Pin Count）バス上の各デバイス、及びＰＣＩ（Peripheral Component Interconnect）バス１３１５上の各デバイスを制御する。また、サウスブリッジ１３０９は、各種ソフトウェア及びデータを格納する記憶装置であるＳＳＤ１００を、ＡＴＡインタフェースを介して制御する。

パーソナルコンピュータ１２００は、セクタ単位でＳＳＤ１００へのアクセスを行う。ＡＴＡインタフェースを介して、書き込みコマンド、読出しコマンド、フラッシュコマンド等がＳＳＤ１００に入力される。

また、サウスブリッジ１３０９は、ＢＩＯＳ−ＲＯＭ１３１０、及びＯＤＤユニット１３１１をアクセス制御するための機能も有している。

ＥＣ／ＫＢＣ１３１１は、電力管理のためのエンベデッドコントローラと、キーボード（ＫＢ）１２０６及びタッチパッド１２０７を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。

このＥＣ／ＫＢＣ１３１１は、ユーザによるパワーボタンの操作に応じてパーソナルコンピュータ１２００の電源をＯＮ／ＯＦＦする機能を有している。ネットワークコントローラ１３１２は、例えばインターネット等の外部ネットワークとの通信を実行する通信装置である。

ＳＳＤの構成例を示すブロック図。 ＮＡＮＤメモリチップに含まれる１個のブロックの構成例と、４値データ記憶方式でのしきい値分布を示す図。 ドライブ制御回路のハードウェア的な内部構成例を示すブロック図。 プロセッサの機能構成例を示すブロック図。 ＮＡＮＤメモリおよびＤＲＡＭ内に形成された機能構成を示すブロック図。 ＬＢＡ論理アドレスを示す図。 データ管理部内の管理テーブルの構成例を示す図。 スナップショットとログの生成形態を概念的に示す図。 ＭＳへの書き込み手順を示す図。 ＦＳへの書き込みを示す図。 ＦＳからＩＳへのブロック移動をす図。 正引きアドレス変換を示す図。 逆引きアドレス変換を示す図。 本実施の形態の要部構成を示す機能ブロック図。 ログの蓄積、コミット、復元動作などを説明する図。 ＳＳＤを搭載したパーソナルコンピュータの全体図。 ＳＳＤを搭載したパーソナルコンピュータのシステム構成例を示す図。

符号の説明

１ ホスト装置、２ ＡＴＡインタフェース、４ ドライブ制御回路、 ５ 電源回路、７ 温度センサ、１０ ＮＡＮＤメモリ、１１ ＭＳ、１２ ＦＳ、１３ ＩＳ、２０ ＤＲＡＭ、２１ ＷＣ、２２ ＲＣ、２４ ＷＣトラックテーブル、２５ ＷＣトラック情報テーブル、２６ 高密度トラック情報テーブル、２７ 低密度トラック情報テーブル、３０ トラックテーブル、３１ クラスタディレクトリテーブル、３２ クラスタテーブル、３３ クラスタブロック情報テーブル、４０ 論物変換テーブル、１２０ データ管理部、２０１ ユーザデータ記憶部、２０２ ＮＡＮＤ管理テーブル、２０３ ＮＡＮＤログ、２０４ マスターテーブル、２０５ ＤＲＡＭログ、２１０ 読み書き制御部、２１１ ログ制御部、２１２ ログ反映部。

Claims (3)

1. 揮発性の第１の記憶部と、
   不揮発性の第２の記憶部と、
   前記第１の記憶部を介してホスト装置と前記第２の記憶部との間のデータ転送を行うコントローラとを備えるメモリシステムにおいて、
   前記第２の記憶部には、
   ホスト装置から指定された論理アドレスを前記第２の記憶部での記憶位置に対応付ける正引き情報を管理するため第１のアドレス変換テーブルと、
   前記第２の記憶部での記憶位置を前記論理アドレスに対応付ける逆引き情報を管理するための第２のアドレス変換テーブルと、
   が記憶され、
   前記コントローラは、
   前記第２の記憶部に記憶された第１および第２のアドレス変換テーブルを起動時にマスターテーブルとして前記第１の記憶部に転送するテーブル転送手段と、
   前記マスターテーブルを更新すべき事象が発生した際、第１の記憶部に記憶されている前記第１および第２のアドレス変換テーブルのうちの何れか一方についての更新前後の差分情報をログとして第１の記憶部に記憶するログ制御手段と、
   所定の条件が成立したときに前記第１の記憶部に記憶されたログを前記第２の記憶部に保存するとともに前記第１の記憶部に記憶されたログの内容を前記第１の記憶部に記憶されている前記マスターテーブルとしての第１および第２のアドレス変換テーブルに反映するログ反映手段と、
   前記第１の記憶部に記憶されているマスターテーブルおよびログを用いて前記データ転送制御を行う読み書き制御部と、
   を備えることを特徴とするメモリシステム。
2. ログ制御手段は、所定の第２の条件が成立したときに、前記マスターテーブルを前記第２の記憶部にスナップショットとして保存し、
   前記ログ反映手段は、起動時、第２の記憶部に記憶されたログが、前記第２の記憶部に記憶されたスナップショットよりも新しい場合、第２の記憶部に記憶されたログの内容を用いて前記第１の記憶部に記憶されている前記マスターテーブルとしての第１および第２のアドレス変換テーブルを復元することを特徴とする請求項１に記載のメモリシステム。
3. 前記ログ制御手段が第１の記憶部に記憶するログは、第２のアドレス変換テーブルによって管理される逆引き情報についての更新前後の差分情報であることを特徴とする請求項１または２に記載のメモリシステム。

Images