JP2010151884A - Liquid crystal device and electronic device - Google Patents

Liquid crystal device and electronic device Download PDF

Info

Publication number
JP2010151884A
JP2010151884A JP2008327073A JP2008327073A JP2010151884A JP 2010151884 A JP2010151884 A JP 2010151884A JP 2008327073 A JP2008327073 A JP 2008327073A JP 2008327073 A JP2008327073 A JP 2008327073A JP 2010151884 A JP2010151884 A JP 2010151884A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
layer
substrate
crystal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008327073A
Other languages
Japanese (ja)
Inventor
Sae Sawatari
彩映 沢渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008327073A priority Critical patent/JP2010151884A/en
Publication of JP2010151884A publication Critical patent/JP2010151884A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a liquid crystal device of an FFS system, in which transmissivity and response time are made compatible. <P>SOLUTION: In the liquid crystal device having: a first substrate 10 and a second substrate 11 arranged opposite to each other; a liquid crystal layer 50 sandwiched between the first substrate 10 and the second substrate 11; a first electrode 21 formed on the side of the liquid crystal layer 50 of the first substrate 10; and a second electrode 22 opposite to the first electrode 21 via a dielectric layer 34, one of the first electrode 21 and the second electrode 22 has a plurality of belt-like electrode parts 27 extending in parallel with one another by including predetermined intervals 28, when each interval 28 is defined as S(μm), width of each belt-like electrode part 27 is defined as L(μm), cell thickness of the liquid crystal layer 50 is defined as d(μm), layer thickness of the dielectric layer is defined as t(nm), and breakdown strength of a driver IC is defined as V<SB>IC</SB>, expression (1)80≤t≤(70×V<SB>IC</SB>-250)exp((L+S)/d) is satisfied. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、液晶装置及び電子機器に関する。   The present invention relates to a liquid crystal device and an electronic apparatus.

液晶装置の一形式である、画素毎にスイッチング用TFT(薄膜トランジスタ)が形成されたアクティブマトリクス型の液晶装置は、高精細な画像の表示が可能であり、近年利用が急増している。そして、かかるアクティブマトリクス型のうち、視野角の向上を目的として、横電界方式であるIPS(In・Plane・Switching)方式、あるいはFFS((Fringe・Field・Switch)方式の採用が進んでいる。FFS方式とは、誘電層を介して積層されたスリットを有する液晶層側の上部電極と平板状の下部電極との間に、上述のスリットを介して電界を形成する方式である。かかる一対の電極のいずれか一方が画素電極で他方が共通電極である。   An active matrix type liquid crystal device in which a switching TFT (thin film transistor) is formed for each pixel, which is one type of liquid crystal device, can display high-definition images and has been rapidly used in recent years. Among such active matrix types, the adoption of the IPS (In / Plane / Switching) method or the FFS ((Fringe / Field / Switch) method, which is a lateral electric field method, is progressing for the purpose of improving the viewing angle. The FFS mode is a mode in which an electric field is formed through the slits between the upper electrode on the liquid crystal layer side having slits laminated via a dielectric layer and the flat plate-like lower electrode. One of the electrodes is a pixel electrode and the other is a common electrode.

FFS方式の液晶装置の表示特性は、(一方の電極は平板状であるため)スリットの(短軸)幅、該スリット間の距離である帯状電極部(帯状電極)幅、及び誘電層厚等が大きく影響する。そのため、表示特性の向上を目的として、スリット幅及び帯状電極部幅を一定値以上に保つ構成が、特許文献1に開示されている。また、誘電層厚を画像が表示される領域である表示領域内における画素密度等によって決定する構成が、特許文献2に開示されている。   The display characteristics of the FFS mode liquid crystal device are as follows: (Since one electrode is flat), the (short axis) width of the slit, the width of the strip electrode portion (band electrode), which is the distance between the slits, the dielectric layer thickness, etc. Greatly affects. Therefore, for the purpose of improving the display characteristics, Patent Document 1 discloses a configuration in which the slit width and the band-shaped electrode portion width are maintained at a certain value or more. Further, Patent Document 2 discloses a configuration in which the dielectric layer thickness is determined by the pixel density or the like in a display area where an image is displayed.

特開2008−1116484号公報JP 2008-1116484 A 特開2008−1116485号公報JP 2008-1116485 A

しかしながら上述の構成は、透過率が最大となるときの電圧が誘電層厚によって影響されることを考慮していない。さらに、FFS方式の液晶装置において、透過率と応答時間が背反するという課題がある。   However, the above configuration does not take into account that the voltage at which the transmittance is maximized is affected by the dielectric layer thickness. Furthermore, the FFS liquid crystal device has a problem in that the transmittance and the response time are contradictory.

本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]互いに対向して配置された第1の基板及び第2の基板と、上記第1の基板及び上記第2の基板との間に挟持された液晶層と、上記第1の基板の上記液晶層側に形成された第1の電極と、上記第1の電極と誘電層を介して対向する第2の電極と、
を備える液晶装置であって、上記第1の電極と上記第2の電極とのうちの一方の電極は所定の間隔を有して互いに平行に延在する複数の帯状電極部を有しており、上記間隔をS(μm)とし、上記帯状電極部の幅をL(μm)とし、上記液晶層のセル厚をd(μm)とし、上記誘電層の層厚をt(nm)としたとき、下記の(1)式を満たすことを特徴とする液晶装置。
80≦t≦(70×VIC−250)exp((L+S)/d)・・・・(1)
なお、VICはドライバーICの耐圧である。
[Application Example 1] A first substrate and a second substrate arranged to face each other, a liquid crystal layer sandwiched between the first substrate and the second substrate, and the first substrate A first electrode formed on the liquid crystal layer side, a second electrode facing the first electrode through a dielectric layer,
A first electrode and a second electrode having a plurality of strip electrode portions extending in parallel with each other at a predetermined interval. , When the interval is S (μm), the width of the strip electrode portion is L (μm), the cell thickness of the liquid crystal layer is d (μm), and the layer thickness of the dielectric layer is t (nm) A liquid crystal device satisfying the following expression (1).
80 ≦ t ≦ (70 × V IC −250) exp ((L + S) / d) (1)
V IC is the breakdown voltage of the driver IC.

かかる構成の液晶装置であれば、上記帯状電極部の幅、上記間隔の幅、並びに上記液晶層のセル厚に応じて誘電層の層厚を決定できるため、消費電力や製造コストを上昇させることなく透過率を向上できる。   In the liquid crystal device having such a configuration, the layer thickness of the dielectric layer can be determined according to the width of the strip electrode portion, the width of the gap, and the cell thickness of the liquid crystal layer, thereby increasing power consumption and manufacturing cost. The transmittance can be improved.

[適用例2]上述の液晶装置を備えることを特徴とする電子機器。   Application Example 2 An electronic apparatus including the liquid crystal device described above.

このような構成によれば、消費電力や製造コストを上昇させることなく、表示品質が向上した電子機器を得ることができる。   According to such a configuration, an electronic apparatus with improved display quality can be obtained without increasing power consumption or manufacturing cost.

(第1の実施形態)
先ず、本実施形態にかかるFFS方式を用いた半透過反射型の液晶装置について図面を参照しつつ説明する。なお、以下の全ての図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
(First embodiment)
First, a transflective liquid crystal device using the FFS method according to the present embodiment will be described with reference to the drawings. In all of the following drawings, the dimensions and ratios of the constituent elements are appropriately changed from the actual ones in order to make the constituent elements large enough to be recognized on the drawings.

図1は、本実施形態に係る液晶装置の等価回路を示す図である。液晶装置1の表示領域100には、X方向に延在する複数の走査線102及び共通線106とY方向に延在する複数のデータ線104とが格子状に形成されている。かかる格子状のデータ線104及び走査線102によって囲まれた略方形の領域が画素領域41であり、各画素領域41毎に画素40が形成されている。各々の画素40には、第1の電極としての画素電極21と該画素電極をスイッチング制御するTFT(薄膜トランジスタ)20、及び後述する第2の画素電極としての共通電極22(図2参照)等が設けられている。なお、画素領域41とは平面的な領域を示しており、画素40は機能的な意味を含んでいる。   FIG. 1 is a diagram showing an equivalent circuit of the liquid crystal device according to the present embodiment. In the display region 100 of the liquid crystal device 1, a plurality of scanning lines 102 and common lines 106 extending in the X direction and a plurality of data lines 104 extending in the Y direction are formed in a grid pattern. A substantially rectangular area surrounded by the grid-like data lines 104 and the scanning lines 102 is a pixel area 41, and a pixel 40 is formed for each pixel area 41. Each pixel 40 includes a pixel electrode 21 as a first electrode, a TFT (thin film transistor) 20 that controls switching of the pixel electrode, a common electrode 22 (see FIG. 2) as a second pixel electrode, which will be described later, and the like. Is provided. Note that the pixel area 41 indicates a planar area, and the pixel 40 includes a functional meaning.

画素40には、赤色光を射出する赤色画素40Rと緑色光を射出する緑色画素40Gと青色光を射出する青色画素40Bとがあり、夫々がX方向に規則的に配置されている。かかる三種類の画素40の発光強度が個別に制御されることで、該三種類の画素40からなる領域から任意の波長範囲を有する光が形成され射出される。なお、上述の三種類の画素40(40R,40G,40B)を「サブ画素」と表記し、三種類のサブ画素の組み合わせを「画素」と表記することもあるが、本明細書では「サブ画素」の表記は用いない。また、「画素40」の表記は上述の三種類の画素の総称として用いている。   The pixel 40 includes a red pixel 40R that emits red light, a green pixel 40G that emits green light, and a blue pixel 40B that emits blue light, each of which is regularly arranged in the X direction. By controlling the light emission intensities of the three types of pixels 40 individually, light having an arbitrary wavelength range is formed and emitted from the region composed of the three types of pixels 40. The three types of pixels 40 (40R, 40G, and 40B) described above may be referred to as “sub-pixels”, and a combination of the three types of sub-pixels may be referred to as “pixels”. The expression “pixel” is not used. The notation “pixel 40” is used as a general term for the above three types of pixels.

後述するように、TFT20のソース電極20s(図2参照)はデータ線104の一部が突出されたものであり、TFT20のゲート電極20g(図2参照)は走査線102の一部が突出されたものである。そして、TFT20のドレイン電極20d(図2参照)は画素電極21と電気的に接続されている。データ線104はデータ線駆動回路114に接続されており、該データ線駆動回路から供給される画像信号S1、S2、…、Snは、各画素40に供給される。走査線102は走査線駆動回路112に接続されており、該走査線駆動回路から供給される走査信号G1、G2、…、Gmは各画素40に供給される。データ線駆動回路114からデータ線104に供給される画像信号S1〜Snは、この順に線順次で供給されてもよく、互いに隣接する複数のデータ線104同士に対してグループ毎に供給されてもよい。また、走査線駆動回路112からは、走査線102に対して、走査信号G1〜Gmが所定のタイミングでパルス的に線順次で供給される。   As will be described later, the source electrode 20s (see FIG. 2) of the TFT 20 has a portion of the data line 104 protruding, and the gate electrode 20g (see FIG. 2) of the TFT 20 has a portion of the scanning line 102 protruding. It is a thing. The drain electrode 20 d (see FIG. 2) of the TFT 20 is electrically connected to the pixel electrode 21. The data line 104 is connected to the data line driving circuit 114, and the image signals S1, S2,..., Sn supplied from the data line driving circuit are supplied to each pixel 40. The scanning line 102 is connected to the scanning line driving circuit 112, and scanning signals G1, G2,..., Gm supplied from the scanning line driving circuit are supplied to each pixel 40. The image signals S1 to Sn supplied from the data line driving circuit 114 to the data lines 104 may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 104 for each group. Good. Further, the scanning line driving circuit 112 supplies the scanning signals G1 to Gm to the scanning line 102 in a pulse-sequential manner at a predetermined timing.

液晶装置1は、スイッチング素子であるTFT20が走査信号G1〜Gmの入力により一定期間だけオン状態とされることで、データ線104から供給される画像信号S1〜Snが所定のタイミングで画素電極21に書き込まれる構成となっている。そして、画素電極21を介して液晶層50(図3参照)に書き込まれた所定レベルの画像信号S1〜Snは、画素電極21と誘電層34(図3参照)を介して積層された後述する共通電極22(図3参照)との間で一定期間保持される。液晶層50(図3参照)は、画素電極21と共通電極22との間に生じる横電界によって駆動される。
なお、共通線106は、各共通電極22(図3参照)を行毎に電気的に接続する配線である。かかる共通線106により、表示領域100内における全ての画素40の共通電極22は、共通の電位に保持されている。
In the liquid crystal device 1, the TFT 20 serving as a switching element is turned on for a certain period by the input of the scanning signals G1 to Gm, so that the image signals S1 to Sn supplied from the data line 104 are supplied to the pixel electrode 21 at a predetermined timing. It is the structure written in. A predetermined level of image signals S1 to Sn written to the liquid crystal layer 50 (see FIG. 3) via the pixel electrode 21 is stacked later via the pixel electrode 21 and the dielectric layer 34 (see FIG. 3). It is held for a certain period with the common electrode 22 (see FIG. 3). The liquid crystal layer 50 (see FIG. 3) is driven by a lateral electric field generated between the pixel electrode 21 and the common electrode 22.
The common line 106 is a wiring that electrically connects each common electrode 22 (see FIG. 3) for each row. With the common line 106, the common electrode 22 of all the pixels 40 in the display region 100 is held at a common potential.

図2は、本実施形態にかかる液晶装置1の画素40の平面的な構成を模式的に示す図であり、後述する第1の基板としての素子基板10(図3参照)を同じく後述する第2の基板としての対向基板11(図3参照)側から垂直視した図である。ただし、反射層35(図3参照)は図示を省略している。本図はX方向に並ぶ上述の三種類の画素40(R,G,B)を示しているが、かかる画素の種類は対向基板11に形成された後述するカラーフィルター71(図3参照)のみで定められており、素子基板10側の構成は全て共通している。したがって、以下は総称としての画素40の構成要素についての説明である。   FIG. 2 is a diagram schematically showing a planar configuration of the pixel 40 of the liquid crystal device 1 according to the present embodiment. An element substrate 10 (see FIG. 3) as a first substrate described later is also described later. It is the figure seen from the opposing board | substrate 11 (refer FIG. 3) side as 2 board | substrates. However, the reflection layer 35 (see FIG. 3) is not shown. This figure shows the above-described three types of pixels 40 (R, G, B) arranged in the X direction, but the type of such pixels is only a color filter 71 (see FIG. 3) described later formed on the counter substrate 11. All the configurations on the element substrate 10 side are common. Therefore, the following is a description of the components of the pixel 40 as a generic name.

図示するように各画素40は、素子基板10側において、格子状に形成された走査線102とデータ線104との交差部近傍に形成されたTFT20と、画素電極21と、共通電極22と、を有している。かかる各要素間には図示しない複数の絶縁層等が形成されている。TFT20はデータ線104の一部を突出させて形成されたソース電極20sと、走査線102の一部を突出させて形成されたゲート電極20gと、データ線104の構成する材料層と同一の層を島状にパターニングして形成されたドレイン電極20dと、島状にパターニングされたアモルファスシリコン層からなる半導体層20a等から成る。   As shown in the figure, each pixel 40 includes, on the element substrate 10 side, a TFT 20 formed in the vicinity of the intersection of the scanning line 102 and the data line 104 formed in a grid pattern, a pixel electrode 21, a common electrode 22, have. A plurality of insulating layers (not shown) are formed between the elements. The TFT 20 includes a source electrode 20 s formed by protruding a part of the data line 104, a gate electrode 20 g formed by protruding a part of the scanning line 102, and the same layer as a material layer constituting the data line 104. A drain electrode 20d formed by patterning an island shape into the island shape, a semiconductor layer 20a made of an amorphous silicon layer patterned into an island shape, and the like.

画素電極21は透明導電材料であるITO(酸化インジウム・すず合金)からなる略方形の部材であり、コンタクトホール20cを介してドレイン電極20dと電気的に接続されている。画素電極21は、略X方向に延在する帯状の部分(以下、「帯状電極部」と称する。)27と、Y方向に並ぶように等間隔に形成された複数の帯状電極部27間を隔てるスリット28と、からなる梯子状の平面形状を有している。帯状電極部27の延在方向は、X方向に対して5度の傾きを有している。帯状電極部27の、かかる延在方向に直交する方向の寸法、すなわち幅が帯状電極部幅Lであり、スリット28における同様の寸法、すなわち幅がスリット幅Sである。帯状電極部幅Lとスリット幅Sの和(L+S)が電極ピッチPである。   The pixel electrode 21 is a substantially rectangular member made of ITO (indium oxide / tin alloy), which is a transparent conductive material, and is electrically connected to the drain electrode 20d through a contact hole 20c. The pixel electrode 21 is formed between a band-shaped portion (hereinafter referred to as “band-shaped electrode portion”) 27 extending substantially in the X direction and a plurality of band-shaped electrode portions 27 formed at equal intervals so as to be aligned in the Y direction. It has a ladder-like planar shape made up of slits 28 that are separated. The extending direction of the strip electrode part 27 has an inclination of 5 degrees with respect to the X direction. The dimension in the direction orthogonal to the extending direction of the strip electrode part 27, that is, the width is the strip electrode part width L, and the same dimension in the slit 28, that is, the width is the slit width S. The sum (L + S) of the strip electrode width L and the slit width S is the electrode pitch P.

共通電極22は、画素電極21と同様にITOからなる略方形の部材であり、コンタクトホール20cの近傍を除き、画素電極21と平面視で略重なる領域に形成されている。かかる画素電極21と共通電極22とが重なる領域が、実際に光が射出される領域である。共通電極22は、スリット等を有しない平板状であり、TFT20及び画素電極21とは電気的に絶縁されている。上述の光が射出される領域は、X方向に引かれた分割線(符号のない一点鎖線)によって透過表示領域Tと反射表示領域Rとに区画されている。なお、スペーサー29は柱状の部材であり、対向基板11と素子基板10との間隔を保持する機能を果たしている。   Similar to the pixel electrode 21, the common electrode 22 is a substantially rectangular member made of ITO, and is formed in a region that substantially overlaps the pixel electrode 21 in a plan view except for the vicinity of the contact hole 20c. A region where the pixel electrode 21 and the common electrode 22 overlap is a region where light is actually emitted. The common electrode 22 has a flat plate shape having no slit or the like, and is electrically insulated from the TFT 20 and the pixel electrode 21. The region from which the light is emitted is divided into a transmissive display region T and a reflective display region R by a dividing line drawn in the X direction (a dot-and-dash line without a symbol). The spacer 29 is a columnar member and functions to maintain the distance between the counter substrate 11 and the element substrate 10.

図3は、図2のA−A’線における断面を模式的に示す図である。図示するように、液晶装置1は、素子基板10と、対向基板11と、該(素子基板10と対向基板11との)一対の基板間に挟持される液晶層50、及び素子基板10の液晶層50側の反対側に配置される図示しない光源等からなる。液晶装置1は半透過反射型であるため、透過表示時には上述の光源から照射される光を透過表示領域Tを透過させて対向基板11側から射出する。したがって、上述の一対の基板は双方とも、ガラス等の透明性を有する材料で形成されている。   FIG. 3 is a diagram schematically showing a cross section taken along the line A-A ′ of FIG. 2. As illustrated, the liquid crystal device 1 includes an element substrate 10, a counter substrate 11, a liquid crystal layer 50 sandwiched between the pair of substrates (the element substrate 10 and the counter substrate 11), and the liquid crystal of the element substrate 10. It comprises a light source (not shown) disposed on the opposite side of the layer 50 side. Since the liquid crystal device 1 is a transflective type, at the time of transmissive display, the light emitted from the light source described above is transmitted through the transmissive display region T and emitted from the counter substrate 11 side. Therefore, both of the pair of substrates described above are formed of a transparent material such as glass.

素子基板10の液晶層50側の反対側の面には第1の偏光板65が配置されており、対向基板11の液晶層50側の反対側の面には位相差板67及び第2の偏光板66が順に配置されている。なお、以下の記載において素子基板10の液晶層50側の方向を「上方」、「上層」あるいは「上面」と称する。   The first polarizing plate 65 is disposed on the surface of the element substrate 10 opposite to the liquid crystal layer 50 side, and the phase difference plate 67 and the second polarizing plate 65 are disposed on the surface of the counter substrate 11 opposite to the liquid crystal layer 50 side. Polarizing plates 66 are arranged in order. In the following description, the direction on the liquid crystal layer 50 side of the element substrate 10 is referred to as “upper”, “upper layer”, or “upper surface”.

素子基板10の上面には共通線106及び走査線102の一部であるゲート電極20gが形成されている。そして透過表示領域Tと反射表示領域Rとにまたがる領域に該共通線を覆う共通電極22が形成されている。そして、反射表示領域Rにおいては、該共通電極と素子基板10との間に、反射層35と光散乱付与手段36とが順に形成されている。反射層35はAl(アルミニウム)あるいはAg(銀)等の反射率の高い金属材料からなり、反射表示時においては、対向基板11を介して入射した外光を反射して、対向基板11側から射出する。光散乱付与手段36は該反射層の表面に凹凸を付与するための下地として機能しており、感光性樹脂層をハーフ露光することで形成されている。   On the upper surface of the element substrate 10, a gate electrode 20 g which is a part of the common line 106 and the scanning line 102 is formed. A common electrode 22 that covers the common line is formed in a region extending between the transmissive display region T and the reflective display region R. In the reflective display region R, the reflective layer 35 and the light scattering imparting means 36 are sequentially formed between the common electrode and the element substrate 10. The reflective layer 35 is made of a metal material having high reflectivity such as Al (aluminum) or Ag (silver), and reflects external light incident through the counter substrate 11 during reflection display from the counter substrate 11 side. Eject. The light scattering imparting means 36 functions as a base for imparting irregularities to the surface of the reflective layer, and is formed by half-exposing the photosensitive resin layer.

共通電極22及びゲート電極20gの上層には、シリコン窒化物あるいはシリコン酸化物からなるゲート絶縁層33が、素子基板10の全面に形成されている。ゲート絶縁層33の上層には、ドレイン電極20dとソース電極20sと半導体層20aとが形成されている。上述したように、該ドレイン電極等と、ゲート絶縁層33及びゲート電極20gとでTFT20が構成されている。   A gate insulating layer 33 made of silicon nitride or silicon oxide is formed on the entire surface of the element substrate 10 on the common electrode 22 and the gate electrode 20g. A drain electrode 20d, a source electrode 20s, and a semiconductor layer 20a are formed on the gate insulating layer 33. As described above, the TFT 20 is configured by the drain electrode and the like, the gate insulating layer 33, and the gate electrode 20g.

TFT20の上層には、シリコン窒化物あるいはシリコン酸化物からなる層間絶縁層30と画素電極21と第1の配向膜61とが順に形成されている。したがって、共通電極22と画素電極21との間には、ゲート絶縁層33と層間絶縁層30との積層体が形成されている。かかる積層体が誘電層34である。画素電極21とドレイン電極20dとを接続するコンタクトホール20cは、層間絶縁層30をパターニングして形成されている。液晶装置1においては、該誘電層を介して画素電極21と共通電極22との間に形成される電界により液晶層50を駆動して、外光の反射量あるいは図示しない光源から照射される光の透過量を制御している。   On the TFT 20, an interlayer insulating layer 30 made of silicon nitride or silicon oxide, a pixel electrode 21, and a first alignment film 61 are sequentially formed. Therefore, a stacked body of the gate insulating layer 33 and the interlayer insulating layer 30 is formed between the common electrode 22 and the pixel electrode 21. Such a laminate is a dielectric layer 34. A contact hole 20c that connects the pixel electrode 21 and the drain electrode 20d is formed by patterning the interlayer insulating layer 30. In the liquid crystal device 1, the liquid crystal layer 50 is driven by an electric field formed between the pixel electrode 21 and the common electrode 22 through the dielectric layer, and the amount of external light reflected or light emitted from a light source (not shown). The amount of transmission is controlled.

液晶層50を構成する液晶材料は、誘電率異方性が負であるネガ型の液晶材料である。屈折率異方性Δnは0.12(波長589nm)である。なお、誘電率異方性が正であるポジ型の液晶材料を用いることも可能である。かかる場合は、対向基板11と位相差板67との間に透明導電材料からなるシールド層を配置することが好ましい。   The liquid crystal material constituting the liquid crystal layer 50 is a negative liquid crystal material having a negative dielectric anisotropy. The refractive index anisotropy Δn is 0.12 (wavelength 589 nm). Note that a positive liquid crystal material having a positive dielectric anisotropy can also be used. In such a case, it is preferable to arrange a shield layer made of a transparent conductive material between the counter substrate 11 and the phase difference plate 67.

対向基板11の液晶層50側の面における反射表示領域Rと透過表示領域Tとを除く領域には、遮光性材料を含有する樹脂からなるブラックマトリクス72が形成されている。そしてさらに、該ブラックマトリクスの形成領域を含む対向基板11の液晶層50側の全面にカラーフィルター71が形成されている。カラーフィルター71とブラックマトリクス72とでカラーフィルター層70となる。カラーフィルター71は赤色光、緑色光、青色光のいずれかの光に相当する波長域の光を透過させることで、上述の図示しない光源から照射される白色光あるいは外光を三原色のいずれかの色の光にしている。   In a region excluding the reflective display region R and the transmissive display region T on the surface of the counter substrate 11 on the liquid crystal layer 50 side, a black matrix 72 made of a resin containing a light shielding material is formed. Further, a color filter 71 is formed on the entire surface of the counter substrate 11 including the black matrix forming region on the liquid crystal layer 50 side. The color filter 71 and the black matrix 72 form the color filter layer 70. The color filter 71 transmits light in a wavelength region corresponding to any one of red light, green light, and blue light, thereby allowing white light or external light emitted from a light source (not shown) to be one of the three primary colors. The light is colored.

反射表示領域Rにおけるカラーフィルター層70の液晶層50側には、液晶層厚調整層68が形成され、さらに該液晶層厚調整層を覆うように第2の配向膜62が形成されている。また、素子基板10の画素電極21の上層には第1の配向膜61が形成されている。したがって、液晶層50は第1の配向膜61と第2の配向膜62とで挟持されている。該双方の配向膜のラビング方向すなわち配向規制方向はY方向(図2参照)すなわちデータ線104の延在方向であり、上記一対の電極間に電界が形成されていない状態における液晶層50中の液晶分子の長軸をY方向に揃えている。一方、上記一対の偏光板の偏光軸は、第1の偏光板65の偏光軸がY方向、第2の偏光板66の偏光軸がX方向と互いに直交している。   On the liquid crystal layer 50 side of the color filter layer 70 in the reflective display region R, a liquid crystal layer thickness adjusting layer 68 is formed, and a second alignment film 62 is formed so as to cover the liquid crystal layer thickness adjusting layer. A first alignment film 61 is formed on the pixel electrode 21 of the element substrate 10. Therefore, the liquid crystal layer 50 is sandwiched between the first alignment film 61 and the second alignment film 62. The rubbing direction of both the alignment films, that is, the alignment regulating direction is the Y direction (see FIG. 2), that is, the extending direction of the data line 104, and the liquid crystal layer 50 in the state where no electric field is formed between the pair of electrodes. The long axes of the liquid crystal molecules are aligned in the Y direction. On the other hand, the polarizing axes of the pair of polarizing plates are such that the polarizing axis of the first polarizing plate 65 is perpendicular to the Y direction and the polarizing axis of the second polarizing plate 66 is perpendicular to the X direction.

(最適化)
上述したように、本実施形態にかかる液晶装置1のようなFFS型の液晶装置は、画素電極21の帯状電極部27と共通電極22との間に、スリット28及び誘電層34すなわち層間絶縁層30とゲート絶縁層33の積層体を介して形成された電界により液晶層50を駆動して画像を表示する。したがって、かかる各要素の寸法等を最適化することで、表示品質を向上できる。本実施形態にかかる液晶装置1では、上記寸法等を以下のように決定している。
(optimisation)
As described above, the FFS type liquid crystal device such as the liquid crystal device 1 according to the present embodiment includes the slit 28 and the dielectric layer 34, that is, the interlayer insulating layer, between the strip electrode portion 27 of the pixel electrode 21 and the common electrode 22. The liquid crystal layer 50 is driven by an electric field formed through the stacked body of the gate electrode 30 and the gate insulating layer 33 to display an image. Therefore, display quality can be improved by optimizing the dimensions and the like of each element. In the liquid crystal device 1 according to the present embodiment, the dimensions and the like are determined as follows.

図4はスリット幅Sを一定として帯状電極部幅Lを変化させたときの上記一対の電極間に印加される駆動電圧と透過率との関係(以下、「V−T特性」と称する。)を示す図、図5は帯状電極部幅Lを一定としてスリット幅Sを変化させたときのV−T特性を示す図、図6は電極ピッチP(帯状電極部幅L+スリット幅S)を変化させたときのV−T特性を示す図である。上記3図から、帯状電極部幅L、スリット幅S、あるいは電極ピッチPを縮小することで透過率が向上することが判る。しかし一方で、透過率が最大となる時の駆動電圧(以下、「Vmax」と称する。)が上昇する。Vmaxの上昇は消費電力を増加させるため好ましくない。また、駆動電圧が5.0(V)を超えると汎用のドライバーICを使用できないため、製造コスト上昇の要因となり得る。   FIG. 4 shows the relationship between the drive voltage applied between the pair of electrodes and the transmittance when the slit width S is constant and the strip electrode width L is changed (hereinafter referred to as “VT characteristic”). FIG. 5 is a diagram showing VT characteristics when the slit width S is changed with the band-shaped electrode portion width L being constant, and FIG. 6 is a graph showing the change in the electrode pitch P (band electrode portion width L + slit width S). It is a figure which shows the VT characteristic when letting it be made. From FIG. 3, it can be seen that the transmittance is improved by reducing the width L of the strip electrode portion, the slit width S, or the electrode pitch P. However, on the other hand, the drive voltage (hereinafter referred to as “Vmax”) when the transmittance is maximum increases. An increase in Vmax is undesirable because it increases power consumption. Further, if the drive voltage exceeds 5.0 (V), a general-purpose driver IC cannot be used, which may increase the manufacturing cost.

図7は、誘電層34の層厚(以下、「誘電層厚」と称する。)を変化させたときのV−T特性を示す図である。図示するように、誘電層厚を薄くするのに伴いVmaxが低下する。したがって、誘導層厚を制御することで、Vmaxを上昇することなく透過率を向上できることとなる。
図8は、セル厚dすなわち液晶層50の層厚を変化させたときのV−T特性を示す図である。帯状電極部幅Lとスリット幅Sと電極ピッチPは一定であり、液晶層50の位相差も一定である。図示するように、セル厚dの増加に伴い透過率は向上する。しかし、FFS型の液晶装置においては、セル厚dの増加は応答時間を上昇させることが知られている。すなわち、FFS型の液晶装置においては、透過率と応答時間とが背反する点が課題となる。
FIG. 7 is a graph showing VT characteristics when the thickness of the dielectric layer 34 (hereinafter referred to as “dielectric layer thickness”) is changed. As shown in the figure, Vmax decreases as the dielectric layer thickness decreases. Therefore, by controlling the induction layer thickness, the transmittance can be improved without increasing Vmax.
FIG. 8 is a diagram showing VT characteristics when the cell thickness d, that is, the layer thickness of the liquid crystal layer 50 is changed. The band electrode width L, slit width S, and electrode pitch P are constant, and the phase difference of the liquid crystal layer 50 is also constant. As shown in the figure, the transmittance increases as the cell thickness d increases. However, in the FFS type liquid crystal device, it is known that an increase in the cell thickness d increases the response time. That is, in the FFS type liquid crystal device, the problem is that the transmittance and the response time are contradictory.

図9は、白表示透過率と電極ピッチPとの関係を、図8で測定したセル厚d毎にプロットした図である。ここで、白表示透過率とは、最大透過率の95%の透過率と定義している。図示するように、セル厚dの縮小に伴い透過率が低下する傾向はあるが、セル厚d=3.0μmで電極ピッチP=8.0μmにおいて白表示透過率0.25を示すのに対して、セル厚d=2.0μmで電極ピッチP=6.0μmにおいて、同じく白表示透過率0.25を示している。すなわち、セル厚dに応じて電極ピッチP(あるいは帯状電極部幅Lとスリット幅S)を設定することにより透過率並びに応答特性を維持又は向上できる。   FIG. 9 is a diagram in which the relationship between the white display transmittance and the electrode pitch P is plotted for each cell thickness d measured in FIG. Here, the white display transmittance is defined as a transmittance of 95% of the maximum transmittance. As shown in the figure, the transmittance tends to decrease as the cell thickness d is reduced, but the white display transmittance is 0.25 at the cell thickness d = 3.0 μm and the electrode pitch P = 8.0 μm. Similarly, when the cell thickness is d = 2.0 μm and the electrode pitch P is 6.0 μm, the white display transmittance is 0.25. That is, the transmittance and response characteristics can be maintained or improved by setting the electrode pitch P (or the strip electrode width L and the slit width S) according to the cell thickness d.

図10は、電極ピッチPとセル厚dとの比に対する白表示透過率の変化を3段階に分けてプロットした図である。電極ピッチPとセル厚dとの比が縮小するに伴い透過率が向上すること、そしてかかる透過率の向上は電極ピッチPとセル厚dとの比が略2.0に達すると飽和することが判る。透過率は10%程度の変動であれば表示品質に与える影響は小さいことから、電極ピッチPとセル厚dとの比は略2.7まで許容できる。また、電極ピッチPを構成する帯状電極部幅Lとスリット幅Sとの比が変化しても透過率には殆んど影響しないことも判る。   FIG. 10 is a diagram in which the change in white display transmittance with respect to the ratio between the electrode pitch P and the cell thickness d is plotted in three stages. The transmittance is improved as the ratio between the electrode pitch P and the cell thickness d is reduced, and the increase in the transmittance is saturated when the ratio between the electrode pitch P and the cell thickness d reaches approximately 2.0. I understand. If the transmittance varies by about 10%, the influence on the display quality is small. Therefore, the ratio between the electrode pitch P and the cell thickness d can be allowed up to about 2.7. It can also be seen that even if the ratio between the width L of the strip electrode portion constituting the electrode pitch P and the slit width S changes, the transmittance is hardly affected.

図11は、電極ピッチPとセル厚dとの比(P/d)と応答時間trとの関係を示す図である。応答時間trは電極ピッチPとセル厚dとの比(P/d)の低下に伴って短縮し、0.8≦(P/d)≦2.1の範囲で略飽和する。応答時間trは10%程度の変動であれば表示品質に与える影響は小さいことから、0.5≦(P/d)≦2.9の範囲内であれば許容できる。以上のことから、透過率及び応答時間の観点からは電極ピッチPとセル厚dとの比(P/d)は0.5〜2.9の範囲内が好ましい。   FIG. 11 is a diagram showing the relationship between the ratio (P / d) between the electrode pitch P and the cell thickness d and the response time tr. The response time tr decreases with a decrease in the ratio (P / d) between the electrode pitch P and the cell thickness d, and is substantially saturated within a range of 0.8 ≦ (P / d) ≦ 2.1. If the response time tr varies by about 10%, the influence on the display quality is small. Therefore, the response time tr is acceptable within the range of 0.5 ≦ (P / d) ≦ 2.9. From the above, from the viewpoint of transmittance and response time, the ratio (P / d) of electrode pitch P to cell thickness d is preferably in the range of 0.5 to 2.9.

図12は、電極ピッチPとセル厚dとの比(P/d)を横軸、誘電層厚tを縦軸にして、白表示透過率となる駆動電圧が同一となる点を結んだ図である。上述したように誘電層厚tを薄くするのに伴いVmaxを上昇させることなく透過率を向上できるため、(P/d)に合わせて誘電層厚tを薄くすることで、駆動電圧の上限を一定値以下に保ちつつ透過率等の表示品質を向上できる。   FIG. 12 is a diagram in which the horizontal axis represents the ratio (P / d) between the electrode pitch P and the cell thickness d, the vertical axis represents the dielectric layer thickness t, and the driving voltage for white display transmittance is the same. It is. Since the transmittance can be improved without increasing Vmax as the dielectric layer thickness t is reduced as described above, the upper limit of the drive voltage can be increased by reducing the dielectric layer thickness t in accordance with (P / d). Display quality such as transmittance can be improved while keeping the value below a certain value.

上述したように、一般的なドライバーICの耐圧は5.0(V)以下であるため、駆動電圧としては4.0(V)、4.5(V)、5.0(V)の3段階を図示している。図12より、ドライバーICの耐圧に合わせて画素電極21の帯状電極部幅L、スリット幅S並びにセル厚dを決定し、次に採用するドライバーICの耐圧に合わせて駆動電圧の上限を設定し、かかる各要素の数値に合わせて誘電層厚tを設定することで、消費電力及び製造コストが抑制され、かつ、表示品質が向上した液晶装置を得られることが判る。   As described above, since the breakdown voltage of a general driver IC is 5.0 (V) or less, the drive voltage is 4.0 (V), 4.5 (V), or 5.0 (V). The stages are illustrated. From FIG. 12, the strip electrode portion width L, the slit width S and the cell thickness d of the pixel electrode 21 are determined according to the withstand voltage of the driver IC, and the upper limit of the drive voltage is set according to the withstand voltage of the driver IC to be employed next. It can be seen that by setting the dielectric layer thickness t in accordance with the numerical values of the respective elements, a liquid crystal device with reduced power consumption and manufacturing cost and improved display quality can be obtained.

図12に示された曲線より、最適な誘電層厚t(nm)を設定する式(1)は、以下のように導出できる。
80≦t≦(70×VIC−250)exp((L+S)/d)・・・・(1)
上述したように、VICはドライバーICの耐圧である。また、誘電層厚tの下限を80nmとした理由は、反射層35の凹凸に起因する共通電極22の上層の凹凸を考慮したものである。かかる式(1)により、例えば、セル厚dが3.0μm、電極ピッチPが4.8μmである場合、誘電層厚tを500nm以下にすることで、白表示透過率となる駆動電圧を市販のドライバーICの耐圧である5.0(V)以下に抑制できることが判る。
From the curve shown in FIG. 12, Equation (1) for setting the optimum dielectric layer thickness t (nm) can be derived as follows.
80 ≦ t ≦ (70 × V IC −250) exp ((L + S) / d) (1)
As described above, V IC is the breakdown voltage of the driver IC. The reason why the lower limit of the dielectric layer thickness t is set to 80 nm is that the unevenness of the upper layer of the common electrode 22 due to the unevenness of the reflective layer 35 is taken into consideration. According to the formula (1), for example, when the cell thickness d is 3.0 μm and the electrode pitch P is 4.8 μm, the drive voltage that provides white display transmittance can be obtained by setting the dielectric layer thickness t to 500 nm or less. It can be seen that it can be suppressed to 5.0 (V) or less, which is the withstand voltage of the driver IC.

(第2の実施形態)
続いて、第2の実施形態にかかる液晶装置2について説明する。図13は、第2の実施形態にかかる液晶装置2の模式断面図である。第1の実施形態における図2のA−A’線と同様の位置における模式断面図である。本実施形態にかかる液晶装置2はオーバーレイヤー構造を用いていることが特徴である。かかる構造の違いを除くと、液晶装置2は第1の実施形態の液晶装置1と略同様の構成を有している。そこで共通する構成要素には同一の符号を付与し、説明の記載は一部省略する。
(Second Embodiment)
Next, the liquid crystal device 2 according to the second embodiment will be described. FIG. 13 is a schematic cross-sectional view of the liquid crystal device 2 according to the second embodiment. It is a schematic cross section in the same position as the AA 'line of Drawing 2 in a 1st embodiment. The liquid crystal device 2 according to the present embodiment is characterized by using an overlayer structure. Except for the difference in structure, the liquid crystal device 2 has substantially the same configuration as the liquid crystal device 1 of the first embodiment. Therefore, common constituent elements are given the same reference numerals, and description thereof is partially omitted.

オーバーレイヤー構造とは、TFT20の上層に共通電極22等が形成されている構造である。すなわち、TFT20の上層に第1の層間絶縁層31が形成され、共通電極22は該第1の層間絶縁層の上層に形成されている。そして画素電極21は、第2の層間絶縁層32を介して共通電極22と対向している。したがって、第2の層間絶縁層32のみが誘電層34として機能している。かかる第2の層間絶縁層32(すなわち誘電層34)の層厚は、液晶装置1と同様に、上述の式(1)により定められている。なお、コンタクトホール20cは、第1の層間絶縁層31と第2の層間絶縁層32との積層体を貫通するように形成されている。   The overlayer structure is a structure in which the common electrode 22 and the like are formed in the upper layer of the TFT 20. That is, the first interlayer insulating layer 31 is formed above the TFT 20, and the common electrode 22 is formed above the first interlayer insulating layer. The pixel electrode 21 faces the common electrode 22 with the second interlayer insulating layer 32 interposed therebetween. Therefore, only the second interlayer insulating layer 32 functions as the dielectric layer 34. The layer thickness of the second interlayer insulating layer 32 (that is, the dielectric layer 34) is determined by the above-described equation (1) as in the liquid crystal device 1. The contact hole 20c is formed so as to penetrate the stacked body of the first interlayer insulating layer 31 and the second interlayer insulating layer 32.

本実施形態にかかる液晶装置2は、ゲート絶縁層33が誘電層34に含まれていないため、該ゲート絶縁層層厚を自由に設定できる。また、誘電層34の最低限の層厚(すなわち層厚の下限)を、反射層35の凹凸のみを考慮して設定できる。したがって、各構成要素の寸法設定の自由度が向上し、工程数は若干増加するものの、表示品質の向上効果が得られる。   In the liquid crystal device 2 according to the present embodiment, since the gate insulating layer 33 is not included in the dielectric layer 34, the thickness of the gate insulating layer can be freely set. Further, the minimum layer thickness (that is, the lower limit of the layer thickness) of the dielectric layer 34 can be set in consideration of only the unevenness of the reflective layer 35. Therefore, the degree of freedom in setting the dimensions of each constituent element is improved and the number of steps is slightly increased, but an effect of improving the display quality can be obtained.

(電子機器)
図14は、本実施形態にかかる電子機器の一例としての携帯型電話機を示す斜視図である。図14に示す携帯型電話機90は、上記実施形態の液晶装置(1又は2)を表示部92として備え、複数の操作ボタン94、受話口96、及び送話口98を備えて構成されている。液晶装置1又は2は駆動電圧を上げることなく透過率が改善されているため、表示品質が向上した携帯型電話機90が、消費電力や製造コストを上昇させることなく実現されている。
(Electronics)
FIG. 14 is a perspective view showing a mobile phone as an example of the electronic apparatus according to the present embodiment. A mobile phone 90 shown in FIG. 14 includes the liquid crystal device (1 or 2) of the above embodiment as a display unit 92, and includes a plurality of operation buttons 94, an earpiece 96, and a mouthpiece 98. . Since the transmittance of the liquid crystal device 1 or 2 is improved without increasing the driving voltage, the mobile phone 90 with improved display quality is realized without increasing power consumption and manufacturing cost.

上記実施形態に係る液晶装置は、上記携帯型電話機90に限らず、電子ブック、パーソナルコンピューター、ディジタルスチルカメラ、液晶テレビ、ビューファインダー型或いはモニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器、フィールドシーケンシャル(FS)表示方式を用いた3D液晶装置、2画面液晶装置等々の画像表示手段として好適に用いることができる。いずれの電子機器においても、消費電力や製造コストを上昇させることなく表示品質が向上されている。   The liquid crystal device according to the embodiment is not limited to the mobile phone 90, but is an electronic book, a personal computer, a digital still camera, a liquid crystal television, a viewfinder type or a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic device. It is preferably used as an image display means for notebooks, calculators, word processors, workstations, videophones, POS terminals, devices equipped with touch panels, 3D liquid crystal devices using a field sequential (FS) display system, two-screen liquid crystal devices, etc. it can. In any electronic device, display quality is improved without increasing power consumption or manufacturing cost.

(変形例)
上述の液晶装置1及び液晶装置2は、半透過反射型の液晶装置である。しかし、上述の式(1)は、透過型の液晶装置及び反射型の液晶装置にも適用可能である。誘電層厚を帯状電極部幅L及びセル厚d等に応じて設定することで、表示品質の向上が可能となる。
(Modification)
The liquid crystal device 1 and the liquid crystal device 2 described above are transflective liquid crystal devices. However, the above formula (1) can also be applied to a transmissive liquid crystal device and a reflective liquid crystal device. The display quality can be improved by setting the dielectric layer thickness in accordance with the band-like electrode portion width L, the cell thickness d, and the like.

第1の実施形態に係る液晶装置の等価回路を示す図。1 is a diagram showing an equivalent circuit of a liquid crystal device according to a first embodiment. 第1の実施形態にかかる液晶装置の画素の平面的な構成を模式的に示す図。FIG. 3 is a diagram schematically illustrating a planar configuration of a pixel of the liquid crystal device according to the first embodiment. 第1の実施形態にかかる液晶装置の模式断面図。1 is a schematic cross-sectional view of a liquid crystal device according to a first embodiment. スリット幅を一定として帯状電極部幅を変化させたときのV−T特性図。The VT characteristic figure when changing a strip | belt-shaped electrode part width | variety, making slit width constant. 帯状電極部幅を一定としてスリット幅を変化させたときのV−T特性図。The VT characteristic figure when changing a slit width | variety, making a strip | belt-shaped electrode part width | variety constant. 電極ピッチを変化させたときのV−T特性図。The VT characteristic figure when changing an electrode pitch. 誘電層厚を変化させたときのV−T特性図。The VT characteristic figure when changing a dielectric layer thickness. セル厚を変化させたときのV−T特性を示す図。The figure which shows the VT characteristic when changing cell thickness. 白表示透過率と電極ピッチとの関係をセル厚毎にプロットした図。The figure which plotted the relationship between white display transmittance | permeability and electrode pitch for every cell thickness. 電極ピッチとセル厚の比に対する白表示透過率の変化をプロットした図。The figure which plotted the change of the white display transmittance | permeability with respect to ratio of an electrode pitch and cell thickness. 電極ピッチとセル厚との比と、応答時間と、の関係を示す図。The figure which shows the relationship between ratio of an electrode pitch and cell thickness, and response time. 電極ピッチとセル厚との比を横軸、誘電層厚を縦軸にして、白表示透過率となる駆動電圧が同一となる点を結んだ図。The figure which connected the point from which the drive voltage used as white display transmittance | permeability becomes the same by making the ratio of electrode pitch and cell thickness into a horizontal axis, and making dielectric layer thickness into a vertical axis | shaft. 第2の実施形態にかかる液晶装置の模式断面図。FIG. 6 is a schematic cross-sectional view of a liquid crystal device according to a second embodiment. 電子機器の一例としての携帯型電話機を示す斜視図。The perspective view which shows the portable telephone as an example of an electronic device.

符号の説明Explanation of symbols

1…液晶装置、2…液晶装置、10…第1の基板としての素子基板、11…第2の基板としての対向基板、20…TFT、20a…半導体層、20d…ドレイン電極、20c…コンタクトホール、20g…ゲート電極、20s…ソース電極、21…第1の画素電極としての画素電極、22…第2の画素電極としての共通電極、27…帯状電極部、28…スリット、29…スペーサー、30…層間絶縁層、31…第1の層間絶縁層、32…第2の層間絶縁層、33…ゲート絶縁層、34…誘電層、35…反射層、36…光散乱付与手段、40B…青色画素、40G…緑色画素、40R…赤色画素、41…画素領域、50…液晶層、61…第1の配向膜、62…第2の配向膜、65…第1の偏光板、66…第2の偏光板、67…位相差板、68…液晶層厚調整層、70…カラーフィルター層、71…カラーフィルター、72…ブラックマトリクス、90…電子機器としての携帯型電話機、92…表示部、94…操作ボタン、96…受話口、98…送話口、100…表示領域、102…走査線、104…データ線、106…共通線、112…走査線駆動回路、114…データ線駆動回路、L…帯状電極部幅、P…電極ピッチ、R…反射表示領域、S…スリット幅、T…透過表示領域。   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 2 ... Liquid crystal device, 10 ... Element board | substrate as 1st board | substrate, 11 ... Counter board | substrate as 2nd board | substrate, 20 ... TFT, 20a ... Semiconductor layer, 20d ... Drain electrode, 20c ... Contact hole , 20g ... gate electrode, 20s ... source electrode, 21 ... pixel electrode as first pixel electrode, 22 ... common electrode as second pixel electrode, 27 ... strip electrode part, 28 ... slit, 29 ... spacer, 30 ... Interlayer insulating layer, 31 ... First interlayer insulating layer, 32 ... Second interlayer insulating layer, 33 ... Gate insulating layer, 34 ... Dielectric layer, 35 ... Reflective layer, 36 ... Light scattering imparting means, 40B ... Blue pixel 40G ... green pixel, 40R ... red pixel, 41 ... pixel region, 50 ... liquid crystal layer, 61 ... first alignment film, 62 ... second alignment film, 65 ... first polarizing plate, 66 ... second Polarizing plate, 67 ... retardation plate, 68 ... Crystal layer thickness adjusting layer, 70 ... Color filter layer, 71 ... Color filter, 72 ... Black matrix, 90 ... Mobile phone as an electronic device, 92 ... Display unit, 94 ... Operation button, 96 ... Earpiece, 98 ... Sending Talk port 100 ... Display area 102 ... Scan line 104 ... Data line 106 ... Common line 112 ... Scan line drive circuit 114 ... Data line drive circuit L ... Strip electrode width, P ... Electrode pitch, R ... reflective display area, S ... slit width, T ... transmissive display area.

Claims (2)

互いに対向して配置された第1の基板及び第2の基板と、
前記第1の基板及び前記第2の基板との間に挟持された液晶層と、
前記第1の基板の前記液晶層側に形成された第1の電極と、
前記第1の電極と誘電層を介して対向する第2の電極と、
を備える液晶装置であって、
前記第1の電極と前記第2の電極とのうちの一方の電極は所定の間隔を有して互いに平行に延在する複数の帯状電極部を有しており、
前記間隔をS(μm)とし、前記帯状電極部の幅をL(μm)とし、前記液晶層のセル厚をd(μm)とし、前記誘電層の層厚をt(nm)としたとき、下記の(1)式を満たすことを特徴とする液晶装置。
80≦t≦(70×VIC−250)exp((L+S)/d)・・・・(1)
なお、VICはドライバーICの耐圧である。
A first substrate and a second substrate disposed opposite to each other;
A liquid crystal layer sandwiched between the first substrate and the second substrate;
A first electrode formed on the liquid crystal layer side of the first substrate;
A second electrode facing the first electrode via a dielectric layer;
A liquid crystal device comprising:
One of the first electrode and the second electrode has a plurality of strip electrode portions extending in parallel with each other at a predetermined interval,
When the interval is S (μm), the width of the strip electrode portion is L (μm), the cell thickness of the liquid crystal layer is d (μm), and the layer thickness of the dielectric layer is t (nm), A liquid crystal device satisfying the following formula (1).
80 ≦ t ≦ (70 × V IC −250) exp ((L + S) / d) (1)
V IC is the breakdown voltage of the driver IC.
請求項1に記載の液晶装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the liquid crystal device according to claim 1.
JP2008327073A 2008-12-24 2008-12-24 Liquid crystal device and electronic device Withdrawn JP2010151884A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008327073A JP2010151884A (en) 2008-12-24 2008-12-24 Liquid crystal device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008327073A JP2010151884A (en) 2008-12-24 2008-12-24 Liquid crystal device and electronic device

Publications (1)

Publication Number Publication Date
JP2010151884A true JP2010151884A (en) 2010-07-08

Family

ID=42571085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008327073A Withdrawn JP2010151884A (en) 2008-12-24 2008-12-24 Liquid crystal device and electronic device

Country Status (1)

Country Link
JP (1) JP2010151884A (en)

Similar Documents

Publication Publication Date Title
JP3617458B2 (en) Substrate for display device, liquid crystal device and electronic device
KR100816137B1 (en) Liquid crystal device and electronic apparatus
JP3912325B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP4155276B2 (en) Liquid crystal device and electronic device
JP4607158B2 (en) Liquid crystal display device and electronic device
JP2006276110A (en) Liquid crystal device and electronic apparatus
JP2007017943A (en) Liquid crystal device and electronic apparatus
JP4453607B2 (en) Liquid crystal device and electronic device
JP2007058007A (en) Liquid crystal device and electronic apparatus
JP2008083492A (en) Liquid crystal device and electronic apparatus
JP2006276111A (en) Liquid crystal display device and electronic apparatus
JP3944649B2 (en) Liquid crystal display device and electronic device
JP5175133B2 (en) Liquid crystal device and electronic device
JP4196645B2 (en) Liquid crystal display device and electronic device
JP2009075421A (en) Liquid crystal device and electronic equipment
JP4952158B2 (en) Manufacturing method of liquid crystal device
JP4905011B2 (en) Liquid crystal device and electronic device
JP5177984B2 (en) Liquid crystal device and electronic device
JP2009080303A (en) Liquid crystal device and electronic equipment
JP4127272B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2008157997A (en) Liquid crystal device and electronic equipment
JP5121488B2 (en) Liquid crystal device and electronic device
JP2010151884A (en) Liquid crystal device and electronic device
JP4438377B2 (en) Liquid crystal display device and electronic device
JP2006078540A (en) Liquid crystal display device and method for manufacturing the same, and electronic appliance

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120306