JP2010151884A - Liquid crystal device and electronic device - Google Patents
Liquid crystal device and electronic device Download PDFInfo
- Publication number
- JP2010151884A JP2010151884A JP2008327073A JP2008327073A JP2010151884A JP 2010151884 A JP2010151884 A JP 2010151884A JP 2008327073 A JP2008327073 A JP 2008327073A JP 2008327073 A JP2008327073 A JP 2008327073A JP 2010151884 A JP2010151884 A JP 2010151884A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- layer
- substrate
- crystal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本発明は、液晶装置及び電子機器に関する。 The present invention relates to a liquid crystal device and an electronic apparatus.
液晶装置の一形式である、画素毎にスイッチング用TFT(薄膜トランジスタ)が形成されたアクティブマトリクス型の液晶装置は、高精細な画像の表示が可能であり、近年利用が急増している。そして、かかるアクティブマトリクス型のうち、視野角の向上を目的として、横電界方式であるIPS(In・Plane・Switching)方式、あるいはFFS((Fringe・Field・Switch)方式の採用が進んでいる。FFS方式とは、誘電層を介して積層されたスリットを有する液晶層側の上部電極と平板状の下部電極との間に、上述のスリットを介して電界を形成する方式である。かかる一対の電極のいずれか一方が画素電極で他方が共通電極である。 An active matrix type liquid crystal device in which a switching TFT (thin film transistor) is formed for each pixel, which is one type of liquid crystal device, can display high-definition images and has been rapidly used in recent years. Among such active matrix types, the adoption of the IPS (In / Plane / Switching) method or the FFS ((Fringe / Field / Switch) method, which is a lateral electric field method, is progressing for the purpose of improving the viewing angle. The FFS mode is a mode in which an electric field is formed through the slits between the upper electrode on the liquid crystal layer side having slits laminated via a dielectric layer and the flat plate-like lower electrode. One of the electrodes is a pixel electrode and the other is a common electrode.
FFS方式の液晶装置の表示特性は、(一方の電極は平板状であるため)スリットの(短軸)幅、該スリット間の距離である帯状電極部(帯状電極)幅、及び誘電層厚等が大きく影響する。そのため、表示特性の向上を目的として、スリット幅及び帯状電極部幅を一定値以上に保つ構成が、特許文献1に開示されている。また、誘電層厚を画像が表示される領域である表示領域内における画素密度等によって決定する構成が、特許文献2に開示されている。
The display characteristics of the FFS mode liquid crystal device are as follows: (Since one electrode is flat), the (short axis) width of the slit, the width of the strip electrode portion (band electrode), which is the distance between the slits, the dielectric layer thickness, etc. Greatly affects. Therefore, for the purpose of improving the display characteristics,
しかしながら上述の構成は、透過率が最大となるときの電圧が誘電層厚によって影響されることを考慮していない。さらに、FFS方式の液晶装置において、透過率と応答時間が背反するという課題がある。 However, the above configuration does not take into account that the voltage at which the transmittance is maximized is affected by the dielectric layer thickness. Furthermore, the FFS liquid crystal device has a problem in that the transmittance and the response time are contradictory.
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.
[適用例1]互いに対向して配置された第1の基板及び第2の基板と、上記第1の基板及び上記第2の基板との間に挟持された液晶層と、上記第1の基板の上記液晶層側に形成された第1の電極と、上記第1の電極と誘電層を介して対向する第2の電極と、
を備える液晶装置であって、上記第1の電極と上記第2の電極とのうちの一方の電極は所定の間隔を有して互いに平行に延在する複数の帯状電極部を有しており、上記間隔をS(μm)とし、上記帯状電極部の幅をL(μm)とし、上記液晶層のセル厚をd(μm)とし、上記誘電層の層厚をt(nm)としたとき、下記の(1)式を満たすことを特徴とする液晶装置。
80≦t≦(70×VIC−250)exp((L+S)/d)・・・・(1)
なお、VICはドライバーICの耐圧である。
[Application Example 1] A first substrate and a second substrate arranged to face each other, a liquid crystal layer sandwiched between the first substrate and the second substrate, and the first substrate A first electrode formed on the liquid crystal layer side, a second electrode facing the first electrode through a dielectric layer,
A first electrode and a second electrode having a plurality of strip electrode portions extending in parallel with each other at a predetermined interval. , When the interval is S (μm), the width of the strip electrode portion is L (μm), the cell thickness of the liquid crystal layer is d (μm), and the layer thickness of the dielectric layer is t (nm) A liquid crystal device satisfying the following expression (1).
80 ≦ t ≦ (70 × V IC −250) exp ((L + S) / d) (1)
V IC is the breakdown voltage of the driver IC.
かかる構成の液晶装置であれば、上記帯状電極部の幅、上記間隔の幅、並びに上記液晶層のセル厚に応じて誘電層の層厚を決定できるため、消費電力や製造コストを上昇させることなく透過率を向上できる。 In the liquid crystal device having such a configuration, the layer thickness of the dielectric layer can be determined according to the width of the strip electrode portion, the width of the gap, and the cell thickness of the liquid crystal layer, thereby increasing power consumption and manufacturing cost. The transmittance can be improved.
[適用例2]上述の液晶装置を備えることを特徴とする電子機器。 Application Example 2 An electronic apparatus including the liquid crystal device described above.
このような構成によれば、消費電力や製造コストを上昇させることなく、表示品質が向上した電子機器を得ることができる。 According to such a configuration, an electronic apparatus with improved display quality can be obtained without increasing power consumption or manufacturing cost.
(第1の実施形態)
先ず、本実施形態にかかるFFS方式を用いた半透過反射型の液晶装置について図面を参照しつつ説明する。なお、以下の全ての図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
(First embodiment)
First, a transflective liquid crystal device using the FFS method according to the present embodiment will be described with reference to the drawings. In all of the following drawings, the dimensions and ratios of the constituent elements are appropriately changed from the actual ones in order to make the constituent elements large enough to be recognized on the drawings.
図1は、本実施形態に係る液晶装置の等価回路を示す図である。液晶装置1の表示領域100には、X方向に延在する複数の走査線102及び共通線106とY方向に延在する複数のデータ線104とが格子状に形成されている。かかる格子状のデータ線104及び走査線102によって囲まれた略方形の領域が画素領域41であり、各画素領域41毎に画素40が形成されている。各々の画素40には、第1の電極としての画素電極21と該画素電極をスイッチング制御するTFT(薄膜トランジスタ)20、及び後述する第2の画素電極としての共通電極22(図2参照)等が設けられている。なお、画素領域41とは平面的な領域を示しており、画素40は機能的な意味を含んでいる。
FIG. 1 is a diagram showing an equivalent circuit of the liquid crystal device according to the present embodiment. In the
画素40には、赤色光を射出する赤色画素40Rと緑色光を射出する緑色画素40Gと青色光を射出する青色画素40Bとがあり、夫々がX方向に規則的に配置されている。かかる三種類の画素40の発光強度が個別に制御されることで、該三種類の画素40からなる領域から任意の波長範囲を有する光が形成され射出される。なお、上述の三種類の画素40(40R,40G,40B)を「サブ画素」と表記し、三種類のサブ画素の組み合わせを「画素」と表記することもあるが、本明細書では「サブ画素」の表記は用いない。また、「画素40」の表記は上述の三種類の画素の総称として用いている。
The pixel 40 includes a
後述するように、TFT20のソース電極20s(図2参照)はデータ線104の一部が突出されたものであり、TFT20のゲート電極20g(図2参照)は走査線102の一部が突出されたものである。そして、TFT20のドレイン電極20d(図2参照)は画素電極21と電気的に接続されている。データ線104はデータ線駆動回路114に接続されており、該データ線駆動回路から供給される画像信号S1、S2、…、Snは、各画素40に供給される。走査線102は走査線駆動回路112に接続されており、該走査線駆動回路から供給される走査信号G1、G2、…、Gmは各画素40に供給される。データ線駆動回路114からデータ線104に供給される画像信号S1〜Snは、この順に線順次で供給されてもよく、互いに隣接する複数のデータ線104同士に対してグループ毎に供給されてもよい。また、走査線駆動回路112からは、走査線102に対して、走査信号G1〜Gmが所定のタイミングでパルス的に線順次で供給される。
As will be described later, the
液晶装置1は、スイッチング素子であるTFT20が走査信号G1〜Gmの入力により一定期間だけオン状態とされることで、データ線104から供給される画像信号S1〜Snが所定のタイミングで画素電極21に書き込まれる構成となっている。そして、画素電極21を介して液晶層50(図3参照)に書き込まれた所定レベルの画像信号S1〜Snは、画素電極21と誘電層34(図3参照)を介して積層された後述する共通電極22(図3参照)との間で一定期間保持される。液晶層50(図3参照)は、画素電極21と共通電極22との間に生じる横電界によって駆動される。
なお、共通線106は、各共通電極22(図3参照)を行毎に電気的に接続する配線である。かかる共通線106により、表示領域100内における全ての画素40の共通電極22は、共通の電位に保持されている。
In the
The
図2は、本実施形態にかかる液晶装置1の画素40の平面的な構成を模式的に示す図であり、後述する第1の基板としての素子基板10(図3参照)を同じく後述する第2の基板としての対向基板11(図3参照)側から垂直視した図である。ただし、反射層35(図3参照)は図示を省略している。本図はX方向に並ぶ上述の三種類の画素40(R,G,B)を示しているが、かかる画素の種類は対向基板11に形成された後述するカラーフィルター71(図3参照)のみで定められており、素子基板10側の構成は全て共通している。したがって、以下は総称としての画素40の構成要素についての説明である。
FIG. 2 is a diagram schematically showing a planar configuration of the pixel 40 of the
図示するように各画素40は、素子基板10側において、格子状に形成された走査線102とデータ線104との交差部近傍に形成されたTFT20と、画素電極21と、共通電極22と、を有している。かかる各要素間には図示しない複数の絶縁層等が形成されている。TFT20はデータ線104の一部を突出させて形成されたソース電極20sと、走査線102の一部を突出させて形成されたゲート電極20gと、データ線104の構成する材料層と同一の層を島状にパターニングして形成されたドレイン電極20dと、島状にパターニングされたアモルファスシリコン層からなる半導体層20a等から成る。
As shown in the figure, each pixel 40 includes, on the
画素電極21は透明導電材料であるITO(酸化インジウム・すず合金)からなる略方形の部材であり、コンタクトホール20cを介してドレイン電極20dと電気的に接続されている。画素電極21は、略X方向に延在する帯状の部分(以下、「帯状電極部」と称する。)27と、Y方向に並ぶように等間隔に形成された複数の帯状電極部27間を隔てるスリット28と、からなる梯子状の平面形状を有している。帯状電極部27の延在方向は、X方向に対して5度の傾きを有している。帯状電極部27の、かかる延在方向に直交する方向の寸法、すなわち幅が帯状電極部幅Lであり、スリット28における同様の寸法、すなわち幅がスリット幅Sである。帯状電極部幅Lとスリット幅Sの和(L+S)が電極ピッチPである。
The
共通電極22は、画素電極21と同様にITOからなる略方形の部材であり、コンタクトホール20cの近傍を除き、画素電極21と平面視で略重なる領域に形成されている。かかる画素電極21と共通電極22とが重なる領域が、実際に光が射出される領域である。共通電極22は、スリット等を有しない平板状であり、TFT20及び画素電極21とは電気的に絶縁されている。上述の光が射出される領域は、X方向に引かれた分割線(符号のない一点鎖線)によって透過表示領域Tと反射表示領域Rとに区画されている。なお、スペーサー29は柱状の部材であり、対向基板11と素子基板10との間隔を保持する機能を果たしている。
Similar to the
図3は、図2のA−A’線における断面を模式的に示す図である。図示するように、液晶装置1は、素子基板10と、対向基板11と、該(素子基板10と対向基板11との)一対の基板間に挟持される液晶層50、及び素子基板10の液晶層50側の反対側に配置される図示しない光源等からなる。液晶装置1は半透過反射型であるため、透過表示時には上述の光源から照射される光を透過表示領域Tを透過させて対向基板11側から射出する。したがって、上述の一対の基板は双方とも、ガラス等の透明性を有する材料で形成されている。
FIG. 3 is a diagram schematically showing a cross section taken along the line A-A ′ of FIG. 2. As illustrated, the
素子基板10の液晶層50側の反対側の面には第1の偏光板65が配置されており、対向基板11の液晶層50側の反対側の面には位相差板67及び第2の偏光板66が順に配置されている。なお、以下の記載において素子基板10の液晶層50側の方向を「上方」、「上層」あるいは「上面」と称する。
The first
素子基板10の上面には共通線106及び走査線102の一部であるゲート電極20gが形成されている。そして透過表示領域Tと反射表示領域Rとにまたがる領域に該共通線を覆う共通電極22が形成されている。そして、反射表示領域Rにおいては、該共通電極と素子基板10との間に、反射層35と光散乱付与手段36とが順に形成されている。反射層35はAl(アルミニウム)あるいはAg(銀)等の反射率の高い金属材料からなり、反射表示時においては、対向基板11を介して入射した外光を反射して、対向基板11側から射出する。光散乱付与手段36は該反射層の表面に凹凸を付与するための下地として機能しており、感光性樹脂層をハーフ露光することで形成されている。
On the upper surface of the
共通電極22及びゲート電極20gの上層には、シリコン窒化物あるいはシリコン酸化物からなるゲート絶縁層33が、素子基板10の全面に形成されている。ゲート絶縁層33の上層には、ドレイン電極20dとソース電極20sと半導体層20aとが形成されている。上述したように、該ドレイン電極等と、ゲート絶縁層33及びゲート電極20gとでTFT20が構成されている。
A
TFT20の上層には、シリコン窒化物あるいはシリコン酸化物からなる層間絶縁層30と画素電極21と第1の配向膜61とが順に形成されている。したがって、共通電極22と画素電極21との間には、ゲート絶縁層33と層間絶縁層30との積層体が形成されている。かかる積層体が誘電層34である。画素電極21とドレイン電極20dとを接続するコンタクトホール20cは、層間絶縁層30をパターニングして形成されている。液晶装置1においては、該誘電層を介して画素電極21と共通電極22との間に形成される電界により液晶層50を駆動して、外光の反射量あるいは図示しない光源から照射される光の透過量を制御している。
On the
液晶層50を構成する液晶材料は、誘電率異方性が負であるネガ型の液晶材料である。屈折率異方性Δnは0.12(波長589nm)である。なお、誘電率異方性が正であるポジ型の液晶材料を用いることも可能である。かかる場合は、対向基板11と位相差板67との間に透明導電材料からなるシールド層を配置することが好ましい。
The liquid crystal material constituting the
対向基板11の液晶層50側の面における反射表示領域Rと透過表示領域Tとを除く領域には、遮光性材料を含有する樹脂からなるブラックマトリクス72が形成されている。そしてさらに、該ブラックマトリクスの形成領域を含む対向基板11の液晶層50側の全面にカラーフィルター71が形成されている。カラーフィルター71とブラックマトリクス72とでカラーフィルター層70となる。カラーフィルター71は赤色光、緑色光、青色光のいずれかの光に相当する波長域の光を透過させることで、上述の図示しない光源から照射される白色光あるいは外光を三原色のいずれかの色の光にしている。
In a region excluding the reflective display region R and the transmissive display region T on the surface of the counter substrate 11 on the
反射表示領域Rにおけるカラーフィルター層70の液晶層50側には、液晶層厚調整層68が形成され、さらに該液晶層厚調整層を覆うように第2の配向膜62が形成されている。また、素子基板10の画素電極21の上層には第1の配向膜61が形成されている。したがって、液晶層50は第1の配向膜61と第2の配向膜62とで挟持されている。該双方の配向膜のラビング方向すなわち配向規制方向はY方向(図2参照)すなわちデータ線104の延在方向であり、上記一対の電極間に電界が形成されていない状態における液晶層50中の液晶分子の長軸をY方向に揃えている。一方、上記一対の偏光板の偏光軸は、第1の偏光板65の偏光軸がY方向、第2の偏光板66の偏光軸がX方向と互いに直交している。
On the
(最適化)
上述したように、本実施形態にかかる液晶装置1のようなFFS型の液晶装置は、画素電極21の帯状電極部27と共通電極22との間に、スリット28及び誘電層34すなわち層間絶縁層30とゲート絶縁層33の積層体を介して形成された電界により液晶層50を駆動して画像を表示する。したがって、かかる各要素の寸法等を最適化することで、表示品質を向上できる。本実施形態にかかる液晶装置1では、上記寸法等を以下のように決定している。
(optimisation)
As described above, the FFS type liquid crystal device such as the
図4はスリット幅Sを一定として帯状電極部幅Lを変化させたときの上記一対の電極間に印加される駆動電圧と透過率との関係(以下、「V−T特性」と称する。)を示す図、図5は帯状電極部幅Lを一定としてスリット幅Sを変化させたときのV−T特性を示す図、図6は電極ピッチP(帯状電極部幅L+スリット幅S)を変化させたときのV−T特性を示す図である。上記3図から、帯状電極部幅L、スリット幅S、あるいは電極ピッチPを縮小することで透過率が向上することが判る。しかし一方で、透過率が最大となる時の駆動電圧(以下、「Vmax」と称する。)が上昇する。Vmaxの上昇は消費電力を増加させるため好ましくない。また、駆動電圧が5.0(V)を超えると汎用のドライバーICを使用できないため、製造コスト上昇の要因となり得る。 FIG. 4 shows the relationship between the drive voltage applied between the pair of electrodes and the transmittance when the slit width S is constant and the strip electrode width L is changed (hereinafter referred to as “VT characteristic”). FIG. 5 is a diagram showing VT characteristics when the slit width S is changed with the band-shaped electrode portion width L being constant, and FIG. 6 is a graph showing the change in the electrode pitch P (band electrode portion width L + slit width S). It is a figure which shows the VT characteristic when letting it be made. From FIG. 3, it can be seen that the transmittance is improved by reducing the width L of the strip electrode portion, the slit width S, or the electrode pitch P. However, on the other hand, the drive voltage (hereinafter referred to as “Vmax”) when the transmittance is maximum increases. An increase in Vmax is undesirable because it increases power consumption. Further, if the drive voltage exceeds 5.0 (V), a general-purpose driver IC cannot be used, which may increase the manufacturing cost.
図7は、誘電層34の層厚(以下、「誘電層厚」と称する。)を変化させたときのV−T特性を示す図である。図示するように、誘電層厚を薄くするのに伴いVmaxが低下する。したがって、誘導層厚を制御することで、Vmaxを上昇することなく透過率を向上できることとなる。
図8は、セル厚dすなわち液晶層50の層厚を変化させたときのV−T特性を示す図である。帯状電極部幅Lとスリット幅Sと電極ピッチPは一定であり、液晶層50の位相差も一定である。図示するように、セル厚dの増加に伴い透過率は向上する。しかし、FFS型の液晶装置においては、セル厚dの増加は応答時間を上昇させることが知られている。すなわち、FFS型の液晶装置においては、透過率と応答時間とが背反する点が課題となる。
FIG. 7 is a graph showing VT characteristics when the thickness of the dielectric layer 34 (hereinafter referred to as “dielectric layer thickness”) is changed. As shown in the figure, Vmax decreases as the dielectric layer thickness decreases. Therefore, by controlling the induction layer thickness, the transmittance can be improved without increasing Vmax.
FIG. 8 is a diagram showing VT characteristics when the cell thickness d, that is, the layer thickness of the
図9は、白表示透過率と電極ピッチPとの関係を、図8で測定したセル厚d毎にプロットした図である。ここで、白表示透過率とは、最大透過率の95%の透過率と定義している。図示するように、セル厚dの縮小に伴い透過率が低下する傾向はあるが、セル厚d=3.0μmで電極ピッチP=8.0μmにおいて白表示透過率0.25を示すのに対して、セル厚d=2.0μmで電極ピッチP=6.0μmにおいて、同じく白表示透過率0.25を示している。すなわち、セル厚dに応じて電極ピッチP(あるいは帯状電極部幅Lとスリット幅S)を設定することにより透過率並びに応答特性を維持又は向上できる。 FIG. 9 is a diagram in which the relationship between the white display transmittance and the electrode pitch P is plotted for each cell thickness d measured in FIG. Here, the white display transmittance is defined as a transmittance of 95% of the maximum transmittance. As shown in the figure, the transmittance tends to decrease as the cell thickness d is reduced, but the white display transmittance is 0.25 at the cell thickness d = 3.0 μm and the electrode pitch P = 8.0 μm. Similarly, when the cell thickness is d = 2.0 μm and the electrode pitch P is 6.0 μm, the white display transmittance is 0.25. That is, the transmittance and response characteristics can be maintained or improved by setting the electrode pitch P (or the strip electrode width L and the slit width S) according to the cell thickness d.
図10は、電極ピッチPとセル厚dとの比に対する白表示透過率の変化を3段階に分けてプロットした図である。電極ピッチPとセル厚dとの比が縮小するに伴い透過率が向上すること、そしてかかる透過率の向上は電極ピッチPとセル厚dとの比が略2.0に達すると飽和することが判る。透過率は10%程度の変動であれば表示品質に与える影響は小さいことから、電極ピッチPとセル厚dとの比は略2.7まで許容できる。また、電極ピッチPを構成する帯状電極部幅Lとスリット幅Sとの比が変化しても透過率には殆んど影響しないことも判る。 FIG. 10 is a diagram in which the change in white display transmittance with respect to the ratio between the electrode pitch P and the cell thickness d is plotted in three stages. The transmittance is improved as the ratio between the electrode pitch P and the cell thickness d is reduced, and the increase in the transmittance is saturated when the ratio between the electrode pitch P and the cell thickness d reaches approximately 2.0. I understand. If the transmittance varies by about 10%, the influence on the display quality is small. Therefore, the ratio between the electrode pitch P and the cell thickness d can be allowed up to about 2.7. It can also be seen that even if the ratio between the width L of the strip electrode portion constituting the electrode pitch P and the slit width S changes, the transmittance is hardly affected.
図11は、電極ピッチPとセル厚dとの比(P/d)と応答時間trとの関係を示す図である。応答時間trは電極ピッチPとセル厚dとの比(P/d)の低下に伴って短縮し、0.8≦(P/d)≦2.1の範囲で略飽和する。応答時間trは10%程度の変動であれば表示品質に与える影響は小さいことから、0.5≦(P/d)≦2.9の範囲内であれば許容できる。以上のことから、透過率及び応答時間の観点からは電極ピッチPとセル厚dとの比(P/d)は0.5〜2.9の範囲内が好ましい。 FIG. 11 is a diagram showing the relationship between the ratio (P / d) between the electrode pitch P and the cell thickness d and the response time tr. The response time tr decreases with a decrease in the ratio (P / d) between the electrode pitch P and the cell thickness d, and is substantially saturated within a range of 0.8 ≦ (P / d) ≦ 2.1. If the response time tr varies by about 10%, the influence on the display quality is small. Therefore, the response time tr is acceptable within the range of 0.5 ≦ (P / d) ≦ 2.9. From the above, from the viewpoint of transmittance and response time, the ratio (P / d) of electrode pitch P to cell thickness d is preferably in the range of 0.5 to 2.9.
図12は、電極ピッチPとセル厚dとの比(P/d)を横軸、誘電層厚tを縦軸にして、白表示透過率となる駆動電圧が同一となる点を結んだ図である。上述したように誘電層厚tを薄くするのに伴いVmaxを上昇させることなく透過率を向上できるため、(P/d)に合わせて誘電層厚tを薄くすることで、駆動電圧の上限を一定値以下に保ちつつ透過率等の表示品質を向上できる。 FIG. 12 is a diagram in which the horizontal axis represents the ratio (P / d) between the electrode pitch P and the cell thickness d, the vertical axis represents the dielectric layer thickness t, and the driving voltage for white display transmittance is the same. It is. Since the transmittance can be improved without increasing Vmax as the dielectric layer thickness t is reduced as described above, the upper limit of the drive voltage can be increased by reducing the dielectric layer thickness t in accordance with (P / d). Display quality such as transmittance can be improved while keeping the value below a certain value.
上述したように、一般的なドライバーICの耐圧は5.0(V)以下であるため、駆動電圧としては4.0(V)、4.5(V)、5.0(V)の3段階を図示している。図12より、ドライバーICの耐圧に合わせて画素電極21の帯状電極部幅L、スリット幅S並びにセル厚dを決定し、次に採用するドライバーICの耐圧に合わせて駆動電圧の上限を設定し、かかる各要素の数値に合わせて誘電層厚tを設定することで、消費電力及び製造コストが抑制され、かつ、表示品質が向上した液晶装置を得られることが判る。
As described above, since the breakdown voltage of a general driver IC is 5.0 (V) or less, the drive voltage is 4.0 (V), 4.5 (V), or 5.0 (V). The stages are illustrated. From FIG. 12, the strip electrode portion width L, the slit width S and the cell thickness d of the
図12に示された曲線より、最適な誘電層厚t(nm)を設定する式(1)は、以下のように導出できる。
80≦t≦(70×VIC−250)exp((L+S)/d)・・・・(1)
上述したように、VICはドライバーICの耐圧である。また、誘電層厚tの下限を80nmとした理由は、反射層35の凹凸に起因する共通電極22の上層の凹凸を考慮したものである。かかる式(1)により、例えば、セル厚dが3.0μm、電極ピッチPが4.8μmである場合、誘電層厚tを500nm以下にすることで、白表示透過率となる駆動電圧を市販のドライバーICの耐圧である5.0(V)以下に抑制できることが判る。
From the curve shown in FIG. 12, Equation (1) for setting the optimum dielectric layer thickness t (nm) can be derived as follows.
80 ≦ t ≦ (70 × V IC −250) exp ((L + S) / d) (1)
As described above, V IC is the breakdown voltage of the driver IC. The reason why the lower limit of the dielectric layer thickness t is set to 80 nm is that the unevenness of the upper layer of the
(第2の実施形態)
続いて、第2の実施形態にかかる液晶装置2について説明する。図13は、第2の実施形態にかかる液晶装置2の模式断面図である。第1の実施形態における図2のA−A’線と同様の位置における模式断面図である。本実施形態にかかる液晶装置2はオーバーレイヤー構造を用いていることが特徴である。かかる構造の違いを除くと、液晶装置2は第1の実施形態の液晶装置1と略同様の構成を有している。そこで共通する構成要素には同一の符号を付与し、説明の記載は一部省略する。
(Second Embodiment)
Next, the
オーバーレイヤー構造とは、TFT20の上層に共通電極22等が形成されている構造である。すなわち、TFT20の上層に第1の層間絶縁層31が形成され、共通電極22は該第1の層間絶縁層の上層に形成されている。そして画素電極21は、第2の層間絶縁層32を介して共通電極22と対向している。したがって、第2の層間絶縁層32のみが誘電層34として機能している。かかる第2の層間絶縁層32(すなわち誘電層34)の層厚は、液晶装置1と同様に、上述の式(1)により定められている。なお、コンタクトホール20cは、第1の層間絶縁層31と第2の層間絶縁層32との積層体を貫通するように形成されている。
The overlayer structure is a structure in which the
本実施形態にかかる液晶装置2は、ゲート絶縁層33が誘電層34に含まれていないため、該ゲート絶縁層層厚を自由に設定できる。また、誘電層34の最低限の層厚(すなわち層厚の下限)を、反射層35の凹凸のみを考慮して設定できる。したがって、各構成要素の寸法設定の自由度が向上し、工程数は若干増加するものの、表示品質の向上効果が得られる。
In the
(電子機器)
図14は、本実施形態にかかる電子機器の一例としての携帯型電話機を示す斜視図である。図14に示す携帯型電話機90は、上記実施形態の液晶装置(1又は2)を表示部92として備え、複数の操作ボタン94、受話口96、及び送話口98を備えて構成されている。液晶装置1又は2は駆動電圧を上げることなく透過率が改善されているため、表示品質が向上した携帯型電話機90が、消費電力や製造コストを上昇させることなく実現されている。
(Electronics)
FIG. 14 is a perspective view showing a mobile phone as an example of the electronic apparatus according to the present embodiment. A
上記実施形態に係る液晶装置は、上記携帯型電話機90に限らず、電子ブック、パーソナルコンピューター、ディジタルスチルカメラ、液晶テレビ、ビューファインダー型或いはモニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器、フィールドシーケンシャル(FS)表示方式を用いた3D液晶装置、2画面液晶装置等々の画像表示手段として好適に用いることができる。いずれの電子機器においても、消費電力や製造コストを上昇させることなく表示品質が向上されている。
The liquid crystal device according to the embodiment is not limited to the
(変形例)
上述の液晶装置1及び液晶装置2は、半透過反射型の液晶装置である。しかし、上述の式(1)は、透過型の液晶装置及び反射型の液晶装置にも適用可能である。誘電層厚を帯状電極部幅L及びセル厚d等に応じて設定することで、表示品質の向上が可能となる。
(Modification)
The
1…液晶装置、2…液晶装置、10…第1の基板としての素子基板、11…第2の基板としての対向基板、20…TFT、20a…半導体層、20d…ドレイン電極、20c…コンタクトホール、20g…ゲート電極、20s…ソース電極、21…第1の画素電極としての画素電極、22…第2の画素電極としての共通電極、27…帯状電極部、28…スリット、29…スペーサー、30…層間絶縁層、31…第1の層間絶縁層、32…第2の層間絶縁層、33…ゲート絶縁層、34…誘電層、35…反射層、36…光散乱付与手段、40B…青色画素、40G…緑色画素、40R…赤色画素、41…画素領域、50…液晶層、61…第1の配向膜、62…第2の配向膜、65…第1の偏光板、66…第2の偏光板、67…位相差板、68…液晶層厚調整層、70…カラーフィルター層、71…カラーフィルター、72…ブラックマトリクス、90…電子機器としての携帯型電話機、92…表示部、94…操作ボタン、96…受話口、98…送話口、100…表示領域、102…走査線、104…データ線、106…共通線、112…走査線駆動回路、114…データ線駆動回路、L…帯状電極部幅、P…電極ピッチ、R…反射表示領域、S…スリット幅、T…透過表示領域。
DESCRIPTION OF
Claims (2)
前記第1の基板及び前記第2の基板との間に挟持された液晶層と、
前記第1の基板の前記液晶層側に形成された第1の電極と、
前記第1の電極と誘電層を介して対向する第2の電極と、
を備える液晶装置であって、
前記第1の電極と前記第2の電極とのうちの一方の電極は所定の間隔を有して互いに平行に延在する複数の帯状電極部を有しており、
前記間隔をS(μm)とし、前記帯状電極部の幅をL(μm)とし、前記液晶層のセル厚をd(μm)とし、前記誘電層の層厚をt(nm)としたとき、下記の(1)式を満たすことを特徴とする液晶装置。
80≦t≦(70×VIC−250)exp((L+S)/d)・・・・(1)
なお、VICはドライバーICの耐圧である。 A first substrate and a second substrate disposed opposite to each other;
A liquid crystal layer sandwiched between the first substrate and the second substrate;
A first electrode formed on the liquid crystal layer side of the first substrate;
A second electrode facing the first electrode via a dielectric layer;
A liquid crystal device comprising:
One of the first electrode and the second electrode has a plurality of strip electrode portions extending in parallel with each other at a predetermined interval,
When the interval is S (μm), the width of the strip electrode portion is L (μm), the cell thickness of the liquid crystal layer is d (μm), and the layer thickness of the dielectric layer is t (nm), A liquid crystal device satisfying the following formula (1).
80 ≦ t ≦ (70 × V IC −250) exp ((L + S) / d) (1)
V IC is the breakdown voltage of the driver IC.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327073A JP2010151884A (en) | 2008-12-24 | 2008-12-24 | Liquid crystal device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327073A JP2010151884A (en) | 2008-12-24 | 2008-12-24 | Liquid crystal device and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010151884A true JP2010151884A (en) | 2010-07-08 |
Family
ID=42571085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008327073A Withdrawn JP2010151884A (en) | 2008-12-24 | 2008-12-24 | Liquid crystal device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010151884A (en) |
-
2008
- 2008-12-24 JP JP2008327073A patent/JP2010151884A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3617458B2 (en) | Substrate for display device, liquid crystal device and electronic device | |
KR100816137B1 (en) | Liquid crystal device and electronic apparatus | |
JP3912325B2 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
JP4155276B2 (en) | Liquid crystal device and electronic device | |
JP4607158B2 (en) | Liquid crystal display device and electronic device | |
JP2006276110A (en) | Liquid crystal device and electronic apparatus | |
JP2007017943A (en) | Liquid crystal device and electronic apparatus | |
JP4453607B2 (en) | Liquid crystal device and electronic device | |
JP2007058007A (en) | Liquid crystal device and electronic apparatus | |
JP2008083492A (en) | Liquid crystal device and electronic apparatus | |
JP2006276111A (en) | Liquid crystal display device and electronic apparatus | |
JP3944649B2 (en) | Liquid crystal display device and electronic device | |
JP5175133B2 (en) | Liquid crystal device and electronic device | |
JP4196645B2 (en) | Liquid crystal display device and electronic device | |
JP2009075421A (en) | Liquid crystal device and electronic equipment | |
JP4952158B2 (en) | Manufacturing method of liquid crystal device | |
JP4905011B2 (en) | Liquid crystal device and electronic device | |
JP5177984B2 (en) | Liquid crystal device and electronic device | |
JP2009080303A (en) | Liquid crystal device and electronic equipment | |
JP4127272B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2008157997A (en) | Liquid crystal device and electronic equipment | |
JP5121488B2 (en) | Liquid crystal device and electronic device | |
JP2010151884A (en) | Liquid crystal device and electronic device | |
JP4438377B2 (en) | Liquid crystal display device and electronic device | |
JP2006078540A (en) | Liquid crystal display device and method for manufacturing the same, and electronic appliance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120306 |