JP2010147356A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2010147356A
JP2010147356A JP2008324912A JP2008324912A JP2010147356A JP 2010147356 A JP2010147356 A JP 2010147356A JP 2008324912 A JP2008324912 A JP 2008324912A JP 2008324912 A JP2008324912 A JP 2008324912A JP 2010147356 A JP2010147356 A JP 2010147356A
Authority
JP
Japan
Prior art keywords
protective film
semiconductor wafer
resin protective
groove
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008324912A
Other languages
Japanese (ja)
Inventor
Junji Shioda
純司 塩田
Yasusuke Komutsu
泰輔 小六
Nobumitsu Fujii
信充 藤井
Masayasu Kizaki
正康 木崎
Takashi Masuda
隆志 増田
Osamu Kuwabara
治 桑原
Osamu Okada
修 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008324912A priority Critical patent/JP2010147356A/en
Publication of JP2010147356A publication Critical patent/JP2010147356A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a resin protective film from being easily warped entirely in curing when forming the resin protective film for protecting bottom and side faces of a silicon substrate. <P>SOLUTION: First, a first groove 27 is formed in a semiconductor wafer 21, a sealing film 12, and the like at a dicing street 22 and parts corresponding to both the sides of the dicing street 22. In this state, the semiconductor wafer 21 is separated into individual silicon substrates 1 by the formation of the groove 27. Then, a resin protective film 11 is formed on bottom faces of the respective silicon substrates 1 including the inside of the first groove 27. In this case, although the semiconductor wafer 21 is separated into the individual silicon substrates 1, a support plate 24 is stuck to upper surfaces of a columnar electrode 10 and the sealing film 12 via an adhesive layer 23, thus preventing an entire part including the individually separated silicon substrates 1 from being warped easily when forming the resin protective film 11. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

従来の半導体装置には、CSP(Chip Size Package)と呼ばれるものが知られている(例えば、特許文献1参照)。この半導体装置では、半導体基板上に設けられた絶縁膜の上面に複数の配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。この場合、半導体基板の下面および側面が露出しないようにするために、半導体基板の下面および側面を樹脂保護膜で覆っている。   A conventional semiconductor device is known as a CSP (Chip Size Package) (see, for example, Patent Document 1). In this semiconductor device, a plurality of wirings are provided on the upper surface of the insulating film provided on the semiconductor substrate, a columnar electrode is provided on the upper surface of the connection pad portion of the wiring, and a sealing film is provided on the upper surface of the insulating film including the wiring. The upper surface is provided so as to be flush with the upper surface of the columnar electrode, and solder balls are provided on the upper surface of the columnar electrode. In this case, in order to prevent the lower surface and side surfaces of the semiconductor substrate from being exposed, the lower surface and side surfaces of the semiconductor substrate are covered with a resin protective film.

特許第4103896号公報Japanese Patent No. 4103896

ところで、上記従来の半導体装置の製造方法では、まず、ウエハ状態の半導体基板(以下、半導体ウエハという)の上面側に、絶縁膜、配線、柱状電極および封止膜が形成されたものを準備する。次に、半導体ウエハの上下を反転する。次に、半導体ウエハの底面側(封止膜等が形成された面とは反対の面側)における各半導体装置形成領域間にハーフカットにより所定幅の溝を封止膜の途中に達するまで形成する。この状態では、半導体ウエハは、溝の形成により、個々の半導体基板に分離されている。   In the above conventional semiconductor device manufacturing method, first, a semiconductor substrate having a wafer state (hereinafter referred to as a semiconductor wafer) on which an insulating film, a wiring, a columnar electrode, and a sealing film are formed is prepared. . Next, the semiconductor wafer is turned upside down. Next, a groove having a predetermined width is formed between the semiconductor device forming regions on the bottom side of the semiconductor wafer (on the side opposite to the surface on which the sealing film or the like is formed) until reaching the middle of the sealing film. To do. In this state, the semiconductor wafer is separated into individual semiconductor substrates by forming grooves.

次に、溝内を含む各半導体基板の底面に樹脂保護膜を形成する。次に、各半導体基板を含む全体の上下を反転する。次に、柱状電極の上面に半田ボールを形成する。次に、溝の幅方向中央部において封止膜および樹脂保護膜を切断する。かくして、半導体基板の底面および側面を樹脂保護膜で覆った構造の半導体装置が得られる。   Next, a resin protective film is formed on the bottom surface of each semiconductor substrate including the inside of the trench. Next, the entire top and bottom including each semiconductor substrate is inverted. Next, a solder ball is formed on the upper surface of the columnar electrode. Next, the sealing film and the resin protective film are cut at the center in the width direction of the groove. Thus, a semiconductor device having a structure in which the bottom and side surfaces of the semiconductor substrate are covered with the resin protective film is obtained.

しかしながら、上記従来の半導体装置の製造方法では、上下を反転された半導体ウエハの底面側にハーフカットにより溝を封止膜の途中に達するまで形成した後に、溝内を含む各半導体基板の底面に樹脂保護膜を形成しているだけであるので、すなわち、溝の形成により半導体ウエハを個々の半導体基板に分離した状態において樹脂保護膜を形成しているだけであるので、ハーフカット工程および以降の工程における強度が低下し、各半導体基板を含む全体が比較的大きく反ってしまうため、品質の維持が困難となり、且つ、各工程のハンドリングが難しくなるという問題がある。   However, in the above conventional method for manufacturing a semiconductor device, after forming a groove by half-cut on the bottom surface side of the semiconductor wafer that is turned upside down until it reaches the middle of the sealing film, it is formed on the bottom surface of each semiconductor substrate including the inside of the groove. Since only the resin protective film is formed, that is, only the resin protective film is formed in the state where the semiconductor wafer is separated into individual semiconductor substrates by the formation of grooves, the half-cut process and the subsequent steps Since the strength in the process is lowered and the entire substrate including each semiconductor substrate is warped relatively greatly, there is a problem that it is difficult to maintain quality and handling in each process becomes difficult.

そこで、この発明は、半導体基板を保護する樹脂保護膜の形成に際し、各半導体基板を含む全体が反りにくいようにすることができる半導体装置の製造方法を提供することを目的とする。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device that can prevent the entire substrate including each semiconductor substrate from being warped when forming a resin protective film for protecting the semiconductor substrate.

請求項1に記載の発明は、一面上に集積回路が形成された半導体ウエハの当該一面上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記集積回路に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成され、前記外部接続用バンプ電極の周囲に封止膜が形成されたものを準備する工程と、前記外部接続用バンプ電極および前記封止膜上にサポート板を貼り付ける工程と、ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの底面側に前記封止膜の厚さの中間位置まで達する第1の溝を形成し、前記半導体ウエハを複数の半導体基板に分離する工程と、前記第1の溝内を含む前記半導体ウエハの底面に樹脂保護膜を形成する工程と、前記サポート板を剥離する工程と、前記外部接続用バンプ電極上に半田ボールを形成する工程と、前記封止膜および前記樹脂保護膜に、前記半導体ウエハの下面側における前記樹脂保護膜の厚さの中間位置まで達する、前記第1の溝の幅よりも小さい幅の第2の溝を形成する工程と、前記半田ボールを含む前記封止膜上に粘着剤を有する保護テープを貼り付ける工程と、前記樹脂保護膜を少なくとも前記第2の溝が露呈するまで研削し、個々の半導体装置に個片化する工程と、を有し、前記半導体基板の側面から前記封止膜の中間位置までの側面および前記半導体基板の底面に前記樹脂保護膜が形成された半導体装置を複数個得ることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記第1の溝内を含む前記半導体ウエハの底面に前記樹脂保護膜を形成する工程は、前記半導体ウエハの底面から80〜200μmの厚さに形成する工程であることを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記樹脂保護膜を少なくとも前記第2の溝が露呈するまで研削する工程は、前記半導体ウエハの底面からの厚さが20〜50μmになるように研削する工程であることを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において、前記サポート板を貼り付けた後に、前記半導体ウエハの底面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とするものである。
請求項5に記載の発明は、請求項1に記載の発明において、前記サポート板はガラス板からなることを特徴とするものである。
請求項6に記載の発明は、請求項1に記載の発明において、前記外部接続用バンプ電極は、前記電極用接続パッド部上に形成された柱状電極であることを特徴とするものである。
According to the first aspect of the present invention, an insulating film is formed on one surface of a semiconductor wafer having an integrated circuit formed on one surface, and an electrode connection pad portion is formed on the insulating film by being connected to the integrated circuit. A step of preparing an external connection bump electrode formed on the electrode connection pad portion and a sealing film formed around the external connection bump electrode; and the external connection bump electrode and the A step of attaching a support plate on the sealing film, and forming a first groove reaching the middle position of the thickness of the sealing film on the bottom surface side of the semiconductor wafer in a portion corresponding to the dicing street and both sides thereof, Separating the semiconductor wafer into a plurality of semiconductor substrates, forming a resin protective film on the bottom surface of the semiconductor wafer including the inside of the first groove, peeling the support plate, Forming a solder ball on the bump electrode for connection; and the first groove reaching the intermediate position of the thickness of the resin protective film on the lower surface side of the semiconductor wafer to the sealing film and the resin protective film Forming a second groove having a width smaller than the width of the solder, a step of attaching a protective tape having an adhesive on the sealing film including the solder ball, and at least the second resin protective film. Grinding until the grooves are exposed and dividing into individual semiconductor devices, and protecting the resin on the side surface from the side surface of the semiconductor substrate to the intermediate position of the sealing film and the bottom surface of the semiconductor substrate A plurality of semiconductor devices on which a film is formed are obtained.
According to a second aspect of the present invention, in the first aspect of the present invention, the step of forming the resin protective film on the bottom surface of the semiconductor wafer including the inside of the first groove may be performed from 80 to 80 from the bottom surface of the semiconductor wafer. It is a step of forming a thickness of 200 μm.
According to a third aspect of the present invention, in the second aspect of the present invention, the step of grinding the resin protective film until at least the second groove is exposed has a thickness of 20 to 20 from the bottom surface of the semiconductor wafer. It is a process of grinding to 50 μm.
According to a fourth aspect of the present invention, in the first aspect of the invention, after the support plate is attached, the semiconductor wafer includes a step of grinding the bottom surface side of the semiconductor wafer to reduce the thickness of the semiconductor wafer. It is characterized by.
The invention according to claim 5 is the invention according to claim 1, wherein the support plate is made of a glass plate.
According to a sixth aspect of the invention, in the first aspect of the invention, the external connection bump electrode is a columnar electrode formed on the electrode connection pad portion.

この発明によれば、外部接続用バンプ電極および封止膜上にサポート板を貼り付けた状態で、溝内を含む半導体ウエハ(各半導体基板)の底面に樹脂保護膜を形成しているので、半導体基板を保護する樹脂保護膜の形成に際し、各半導体基板を含む全体が反りにくいようにすることができる。   According to the present invention, since the resin protective film is formed on the bottom surface of the semiconductor wafer (each semiconductor substrate) including the inside of the groove in a state where the support plate is attached on the bump electrode for external connection and the sealing film, When forming the resin protective film for protecting the semiconductor substrate, the whole including each semiconductor substrate can be made difficult to warp.

図1はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が形成され、その上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが、実際にはシリコン基板1の上面周辺部に多数配列されている。   FIG. 1 is a sectional view showing an example of a semiconductor device manufactured by the manufacturing method of the present invention. This semiconductor device is generally called a CSP and includes a silicon substrate (semiconductor substrate) 1. On the upper surface of the silicon substrate 1, elements constituting an integrated circuit having a predetermined function, for example, elements (not shown) such as a transistor, a diode, a resistor, and a capacitor are formed. A connection pad 2 made of an aluminum-based metal or the like connected to each element is provided. Although only two connection pads 2 are shown in the figure, a large number are actually arranged around the upper surface of the silicon substrate 1.

接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなるパッシベーション膜(絶縁膜)3が設けられ、接続パッド2の中央部はパッシベーション膜3に設けられた開口部4を介して露出されている。パッシベーション膜3の上面にはポリイミド系樹脂等からなる保護膜(絶縁膜)5が設けられている。パッシベーション膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。   A passivation film (insulating film) 3 made of silicon oxide or the like is provided on the upper surface of the silicon substrate 1 excluding the central part of the connection pad 2, and the central part of the connection pad 2 is provided through an opening 4 provided in the passivation film 3. Is exposed. A protective film (insulating film) 5 made of polyimide resin or the like is provided on the upper surface of the passivation film 3. An opening 6 is provided in the protective film 5 in a portion corresponding to the opening 4 of the passivation film 3.

保護膜5の上面には配線7が設けられている。配線7は、保護膜5の上面に設けられた銅等からなる下地金属層8と、下地金属層8の上面に設けられた銅からなる上部金属層9との2層構造となっている。配線7の一端部は、パッシベーション膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。配線7の接続パッド部(電極用接続パッド部)上面には銅からなる柱状電極(外部接続用バンプ電極)10が設けられている。   A wiring 7 is provided on the upper surface of the protective film 5. The wiring 7 has a two-layer structure of a base metal layer 8 made of copper or the like provided on the upper surface of the protective film 5 and an upper metal layer 9 made of copper provided on the upper surface of the base metal layer 8. One end of the wiring 7 is connected to the connection pad 2 via the openings 4 and 6 of the passivation film 3 and the protective film 5. A columnar electrode (external connection bump electrode) 10 made of copper is provided on the upper surface of the connection pad portion (electrode connection pad portion) of the wiring 7.

シリコン基板1の底面およびシリコン基板1、パッシベーション膜3および保護膜5の側面にはエポキシ系樹脂等からなる樹脂保護膜11が設けられている。この場合、シリコン基板1、パッシベーション膜3および保護膜5の側面に設けられた樹脂保護膜11の上部は保護膜5の上面よりも上側にストレート状に突出されている。この状態では、シリコン基板1の下面およびシリコン基板1、パッシベーション膜3および保護膜5の側面は樹脂保護膜11によって覆われている。   A resin protective film 11 made of an epoxy resin or the like is provided on the bottom surface of the silicon substrate 1 and the side surfaces of the silicon substrate 1, the passivation film 3, and the protective film 5. In this case, the upper part of the resin protective film 11 provided on the side surfaces of the silicon substrate 1, the passivation film 3, and the protective film 5 protrudes straight above the upper surface of the protective film 5. In this state, the lower surface of the silicon substrate 1 and the side surfaces of the silicon substrate 1, the passivation film 3, and the protective film 5 are covered with the resin protective film 11.

配線7を含む保護膜5の上面およびその周囲における樹脂保護膜11の上面にはエポキシ系樹脂等からなる封止膜12が設けられている。柱状電極10は、その上面が封止膜12の上面と面一乃至数μm低くなるように設けられている。柱状電極10の上面には半田ボール13が設けられている。   A sealing film 12 made of an epoxy resin or the like is provided on the upper surface of the protective film 5 including the wiring 7 and the upper surface of the resin protective film 11 around the protective film 5. The columnar electrode 10 is provided so that the upper surface thereof is flush with the upper surface of the sealing film 12 by several μm. A solder ball 13 is provided on the upper surface of the columnar electrode 10.

ここで、この半導体装置の厚さを示せば、限定する意味ではないが、シリコン基板1の底面から封止膜12の上面までの厚さは200〜400μmであり、シリコン基板1の底面に形成された樹脂保護膜11の厚さは20〜50μmの薄いものとなっている。   Here, the thickness of the semiconductor device is not limited, but the thickness from the bottom surface of the silicon substrate 1 to the top surface of the sealing film 12 is 200 to 400 μm and is formed on the bottom surface of the silicon substrate 1. The thickness of the resin protective film 11 is as thin as 20 to 50 μm.

次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上に、接続パッド2、パッシベーション膜3、保護膜5、下地金属層8および上部金属層9からなる2層構造の配線7、柱状電極10および封止膜12が形成されたものを準備する。このような、半導体ウエハ21の製造方法は既に知られており、詳細は、例えば特許第3955059号の図2〜図7および明細書の関連箇所を参照されたい。   Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, on a silicon substrate in a wafer state (hereinafter referred to as a semiconductor wafer 21), two layers comprising a connection pad 2, a passivation film 3, a protective film 5, a base metal layer 8 and an upper metal layer 9 are formed. A structure in which a wiring 7 having a structure, a columnar electrode 10 and a sealing film 12 are formed is prepared. Such a method for manufacturing the semiconductor wafer 21 is already known. For details, refer to FIGS. 2 to 7 of Japanese Patent No. 3955059 and related portions of the specification.

この場合、半導体ウエハ21の厚さは、図1に示すシリコン基板1の厚さよりもある程度厚くなっている。また、柱状電極10の上面を含む封止膜12の上面は平坦となっている。ここで、図2において、符号22で示す領域はダイシングストリートに対応する領域である。   In this case, the thickness of the semiconductor wafer 21 is somewhat thicker than the thickness of the silicon substrate 1 shown in FIG. Further, the upper surface of the sealing film 12 including the upper surface of the columnar electrode 10 is flat. Here, in FIG. 2, an area indicated by reference numeral 22 is an area corresponding to dicing street.

さて、図2に示すものを準備したら、次に、図3に示すように、柱状電極10および封止膜12の上面に粘着層23を介してサポート板24を貼り付ける。この場合、粘着層23は、詳細には、図4に示すように、基材フィルムの両面に粘着剤が設けられた、通常、両面粘着テープといわれるものであり、基材フィルム23aの下面に紫外線硬化型で未硬化状態の下層粘着剤23bが設けられ、基材フィルム23aの上面に紫外線ガス発生型で未硬化状態の上層粘着剤23cが設けられた構造を有する(例えば、積水化学工業株式会社製の粘着テープSelfa)。   2 is prepared, next, as shown in FIG. 3, a support plate 24 is attached to the upper surfaces of the columnar electrode 10 and the sealing film 12 via an adhesive layer 23. In this case, in detail, as shown in FIG. 4, the adhesive layer 23 is usually referred to as a double-sided adhesive tape in which an adhesive is provided on both surfaces of the base film, An ultraviolet curing type uncured lower layer adhesive 23b is provided, and an ultraviolet gas generating uncured upper layer adhesive 23c is provided on the upper surface of the base film 23a (for example, Sekisui Chemical Co., Ltd.) Company adhesive tape (Selfa).

上層粘着剤23cおよび下層粘着剤23bは、常温で、粘着性を有するが、紫外線を照射することにより硬化するもので、これにより接着力が低下し剥離可能となる材料からなるものである。特に、上層粘着剤23cは、紫外線を照射することによりガスを発生する気体発生剤を含んでいるものであるが、詳細は、後述する。なお、図示はしないが、当初の粘着層23においては、下層粘着剤23bの下面および上層粘着剤23cの上面に剥離テープが貼り付けられている。サポート板24としては、半導体ウエハ21よりもやや大きめの円形状のガラス板等の紫外線に対して透過性を有する硬質板からなっている。   The upper layer pressure-sensitive adhesive 23c and the lower layer pressure-sensitive adhesive 23b have adhesiveness at room temperature, but are cured by irradiating with ultraviolet rays, and are made of a material that can be peeled off due to a decrease in adhesive force. In particular, the upper pressure-sensitive adhesive 23c contains a gas generating agent that generates gas when irradiated with ultraviolet rays, and details thereof will be described later. Although not shown, in the initial adhesive layer 23, a release tape is attached to the lower surface of the lower layer adhesive 23b and the upper surface of the upper layer adhesive 23c. The support plate 24 is made of a hard plate that is transparent to ultraviolet rays, such as a circular glass plate that is slightly larger than the semiconductor wafer 21.

そして、まず、粘着層23の下層粘着剤23b側の剥離テープを剥がし、柱状電極10および封止膜12の上面に粘着層23の下層粘着剤23bを貼り付ける。次に、真空下において、粘着層23の上層粘着剤23c側の剥離テープを剥がし、粘着層23の上層粘着剤23cの上面にガラス板等からなるサポート板24を貼り付ける。サポート板24の貼り付けを真空下において行うのは、サポート板24と粘着層23の上層粘着剤23cとの間に空気が入らないようにするためである。   First, the release tape on the lower layer adhesive 23 b side of the adhesive layer 23 is peeled off, and the lower layer adhesive 23 b of the adhesive layer 23 is attached to the upper surfaces of the columnar electrode 10 and the sealing film 12. Next, under vacuum, the release tape on the upper adhesive 23c side of the adhesive layer 23 is peeled off, and a support plate 24 made of a glass plate or the like is attached to the upper surface of the upper adhesive 23c of the adhesive layer 23. The reason why the support plate 24 is affixed under vacuum is to prevent air from entering between the support plate 24 and the upper adhesive 23c of the adhesive layer 23.

次に、図3に示すものの上下を反転して、図5に示すように、半導体ウエハ21の底面(封止膜12等が形成された面とは反対の面)を上に向ける。次に、図6に示すように、半導体ウエハ21の底面側を研削砥石(図示せず)を用いて適宜に研削し、半導体ウエハ21の厚さを、例えば半導体ウエハ21の底面から封止膜12の上面までの厚さが200〜400μm程度となるように薄くする。   Next, the one shown in FIG. 3 is turned upside down, and the bottom surface of the semiconductor wafer 21 (the surface opposite to the surface on which the sealing film 12 or the like is formed) is directed upward as shown in FIG. Next, as shown in FIG. 6, the bottom surface side of the semiconductor wafer 21 is appropriately ground using a grinding wheel (not shown), and the thickness of the semiconductor wafer 21 is changed from, for example, the bottom surface of the semiconductor wafer 21 to the sealing film. The thickness up to the top surface of 12 is reduced to about 200 to 400 μm.

次に、図7に示すように、サポート板24の下面をダイシングテープ25の上面に貼り付ける。次に、図8に示すように、ブレード26を準備する。このブレード26は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さはダイシングストリート22の幅よりもある程度厚くなっている。   Next, as shown in FIG. 7, the lower surface of the support plate 24 is attached to the upper surface of the dicing tape 25. Next, as shown in FIG. 8, the blade 26 is prepared. The blade 26 is made of a disk-shaped grindstone, and the cross-sectional shape of the blade edge is substantially U-shaped, and the thickness thereof is somewhat larger than the width of the dicing street 22.

そして、このブレード26を用いて、ダイシングストリート22およびその両側に対応する部分における半導体ウエハ21、パッシベーション膜3、保護膜5および封止膜12に第1の溝27を形成する。この場合、第1の溝27の深さは、封止膜12の途中までとし、例えば、封止膜12の厚さの1/2以上好ましくは1/3以上とする。この状態では、第1の溝27の形成により、半導体ウエハ21は個々のシリコン基板1に分離されている。次に、サポート板24をダイシングテープ25の上面から剥離する。なお、この工程は、ハーフカット用のダイシング装置を用いることにより、ダイシングテープに貼らずに加工することも可能である。   Then, using this blade 26, the first groove 27 is formed in the semiconductor wafer 21, the passivation film 3, the protective film 5, and the sealing film 12 at the portions corresponding to the dicing street 22 and both sides thereof. In this case, the depth of the 1st groove | channel 27 shall be in the middle of the sealing film 12, for example, is 1/2 or more of the thickness of the sealing film 12, Preferably it is 1/3 or more. In this state, the semiconductor wafer 21 is separated into individual silicon substrates 1 by the formation of the first grooves 27. Next, the support plate 24 is peeled off from the upper surface of the dicing tape 25. In addition, this process can also be processed without sticking to a dicing tape by using a dicing apparatus for half cut.

次に、図9に示すように、第1の溝27内を含む各シリコン基板1の上面に、エポキシ系樹脂等からなる熱硬化性樹脂をスピンコート法、スクリーン印刷法等により塗布し、硬化させることにより、樹脂保護膜11を形成する。この場合、樹脂保護膜11は、図1に示す樹脂保護膜11の厚さよりもかなり厚く、例えば80〜200μm厚さになるように形成する。この理由の詳細は後述するが、樹脂保護膜11に、形成された後から後述するように研削される前までの工程、特に、半田ボール形成工程における反り等に対する補強機能を持たせるためである。樹脂保護膜11の硬化温度は、紫外線硬化型である下層粘着剤23b(図4参照)の耐熱性を考慮して120〜180℃で、処理時間は1〜2時間とする。   Next, as shown in FIG. 9, a thermosetting resin made of epoxy resin or the like is applied to the upper surface of each silicon substrate 1 including the inside of the first groove 27 by spin coating, screen printing, or the like, and cured. By doing so, the resin protective film 11 is formed. In this case, the resin protective film 11 is formed to be considerably thicker than the thickness of the resin protective film 11 shown in FIG. 1, for example, 80 to 200 μm. Although the details of this reason will be described later, the resin protective film 11 is provided with a reinforcing function against warpage and the like in the process from after being formed to before being ground as described later, particularly in the solder ball forming process. . The curing temperature of the resin protective film 11 is 120 to 180 ° C. in consideration of the heat resistance of the UV curable lower layer adhesive 23b (see FIG. 4), and the treatment time is 1 to 2 hours.

ここで、半導体ウエハ21は個々のシリコン基板1に分離されているが、柱状電極10および封止膜12の下面に粘着層23を介してサポート板24が貼り付けられているので、エポキシ系樹脂等の熱硬化性樹脂からなる樹脂保護膜11を塗布し、硬化させる際において、個々に分離されたシリコン基板1を含む全体が反りにくいようにすることができ、さらにはその後の工程に反りによる支障を来たしにくいようにすることができる。   Here, although the semiconductor wafer 21 is separated into individual silicon substrates 1, since the support plate 24 is attached to the lower surfaces of the columnar electrode 10 and the sealing film 12 via the adhesive layer 23, the epoxy resin When the resin protective film 11 made of a thermosetting resin such as the above is applied and cured, the entire structure including the individually separated silicon substrate 1 can be made difficult to warp, and further, by subsequent warping It can be made difficult to cause trouble.

次に、図9に示すものの上下を反転して、図10に示すように、シリコン基板1の封止膜12等が形成された面側を上に向ける。次に、図11に示すように、サポート板24の上方から紫外線を照射する。粘着層23の紫外線ガス発生型の上層粘着剤23c(図4参照)は紫外線を照射することによりガスを発生する気体発生剤を含んでいるため、上層粘着剤23cからガスが発生し、上層粘着剤23cの上面が凸凹化することにより、上層粘着剤23cとサポート板24との間の接着界面が減少し、接着力が低減し、サポート板24を粘着層23の上層粘着剤23cから剥離することができる。   Next, the one shown in FIG. 9 is turned upside down, and the surface of the silicon substrate 1 on which the sealing film 12 and the like are formed faces upward as shown in FIG. Next, as shown in FIG. 11, ultraviolet rays are irradiated from above the support plate 24. The upper layer pressure sensitive adhesive 23c (see FIG. 4) of the pressure sensitive adhesive layer 23 contains a gas generating agent that generates gas when irradiated with ultraviolet rays. By making the upper surface of the agent 23 c uneven, the adhesive interface between the upper layer adhesive 23 c and the support plate 24 is reduced, the adhesive force is reduced, and the support plate 24 is peeled from the upper layer adhesive 23 c of the adhesive layer 23. be able to.

このような、紫外線を照射することによりガスを発生する気体発生剤を含む粘着剤に関しては、特開2005−294536号公報に記載されている。ガスを発生することにより自ら剥離することが可能であることから、上層粘着剤23cは自己剥離型接着剤という。また、粘着層23の紫外線硬化型の下層粘着剤23b(図4参照)が硬化し、下層粘着剤23bと柱状電極10および封止膜12との間の接着力が低減する。そこで、次に、粘着層23を柱状電極10および封止膜12の上面から剥離する。   Such a pressure-sensitive adhesive containing a gas generating agent that generates gas when irradiated with ultraviolet rays is described in JP-A-2005-294536. The upper layer adhesive 23c is referred to as a self-peeling adhesive because it can be peeled off by generating gas. Further, the ultraviolet curable lower layer pressure-sensitive adhesive 23b (see FIG. 4) of the pressure-sensitive adhesive layer 23 is cured, and the adhesive force between the lower layer pressure-sensitive adhesive 23b, the columnar electrode 10 and the sealing film 12 is reduced. Therefore, next, the adhesive layer 23 is peeled off from the upper surfaces of the columnar electrode 10 and the sealing film 12.

ここで、粘着層23の上層粘着剤23cを紫外線ガス発生型とし、下層粘着剤23bを紫外線硬化型としている理由について説明する。ガラス板等からなるサポート板24は、柔軟性を有していないため、半導体ウエハ全面に対応する領域を同時に剥離しなければならない。表現を変えれば、少しずつ剥離する所謂ピール剥離をすることができない。このため、サポート板2やシリコン基板1に変形や破損を与えることなく両者を分離することができない。そこで、サポート板24の剥離を容易とするため、上層粘着剤23cを紫外線ガス発生型としている。この後、粘着層23は、十分な柔軟性を有するので、ピール剥離をすることが可能である。そこで、下層粘着剤23bは紫外線硬化型としている。   Here, the reason why the upper adhesive 23c of the adhesive layer 23 is an ultraviolet gas generating type and the lower adhesive 23b is an ultraviolet curable type will be described. Since the support plate 24 made of a glass plate or the like does not have flexibility, the region corresponding to the entire surface of the semiconductor wafer must be peeled off at the same time. If the expression is changed, the so-called peel peeling which peels little by little cannot be performed. For this reason, both cannot be isolate | separated, without giving a deformation | transformation or damage to the support plate 2 or the silicon substrate 1. FIG. Therefore, in order to facilitate the peeling of the support plate 24, the upper layer adhesive 23c is an ultraviolet gas generating type. Thereafter, since the adhesive layer 23 has sufficient flexibility, it can be peeled off. Therefore, the lower layer adhesive 23b is an ultraviolet curable type.

次に、図12に示すように、柱状電極10の上面に半田ボール13を形成する。半田ボールは、各柱状電極10の上面に搭載し、リフロー処理を行って、各柱状電極10に接合するため、全体に亘る反りが発生しやすい。しかしながら、この実施形態では、樹脂保護膜11の厚さを最終の半導体装置よりもかなり厚く形成してあるため、反りを小さく抑えることができる。また、柱状電極10の上面にバリや酸化膜が形成されている場合には、柱状電極10の上面を数μmエッチングして、これらを除去する。   Next, as shown in FIG. 12, solder balls 13 are formed on the upper surface of the columnar electrode 10. Since the solder ball is mounted on the upper surface of each columnar electrode 10 and is subjected to a reflow process to be joined to each columnar electrode 10, warping is likely to occur throughout. However, in this embodiment, since the thickness of the resin protective film 11 is considerably thicker than that of the final semiconductor device, it is possible to suppress warping. If burrs or oxide films are formed on the upper surface of the columnar electrode 10, the upper surface of the columnar electrode 10 is etched by several μm to remove them.

次に、図13に示すように、ブレード28を準備する。このブレード28は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さはダイシングストリート22の幅と同じとなっている。そして、このブレード28を用いてハーフダイシングを行うことにより、第1の溝27内の中央部のダイシングストリート22に対応する部分における封止膜12および樹脂保護膜11に第2の溝29を形成する。この場合、第2の溝29の深さは、シリコン基板1の下面側における樹脂保護膜11の途中までとする。   Next, as shown in FIG. 13, a blade 28 is prepared. The blade 28 is made of a disc-shaped grindstone, the cross-sectional shape of the cutting edge is substantially U-shaped, and the thickness thereof is the same as the width of the dicing street 22. Then, by performing half dicing using this blade 28, the second groove 29 is formed in the sealing film 12 and the resin protective film 11 in the portion corresponding to the central dicing street 22 in the first groove 27. To do. In this case, the depth of the second groove 29 is set to the middle of the resin protective film 11 on the lower surface side of the silicon substrate 1.

なお、上記において、柱状電極10の上面に半田ボール13を形成する工程と封止膜12および樹脂保護膜11に第2の溝29を形成する工程とは、工程の順序が逆でもよい。   In the above, the order of the process of forming the solder ball 13 on the upper surface of the columnar electrode 10 and the process of forming the second groove 29 in the sealing film 12 and the resin protective film 11 may be reversed.

次に、図14に示すように、半田ボール13を含む封止膜12の上面に、保護テープ31の下面に設けられた紫外線硬化型で未硬化状態の粘着剤32を貼り付ける。この場合、粘着剤32の厚さは半田ボール13の高さよりも厚くなっている。したがって、この状態では、半田ボール13は粘着剤32によって完全に覆われている。   Next, as shown in FIG. 14, an ultraviolet curable uncured adhesive 32 provided on the lower surface of the protective tape 31 is attached to the upper surface of the sealing film 12 including the solder balls 13. In this case, the thickness of the adhesive 32 is thicker than the height of the solder ball 13. Therefore, in this state, the solder ball 13 is completely covered with the adhesive 32.

次に、図14に示すものの上下を反転して、図15に示すように、シリコン基板1の底面を上に向ける。次に、研削砥石(図示せず)を用いて、樹脂保護膜11の上面側を少なくとも第2の溝29が露呈するまで研削する。この場合、樹脂保護膜11は、シリコン基板1の底面からの厚さが20〜50μmとなるようにすることが推奨される。この研削により、図16に示すように、樹脂保護膜11の厚さが適宜に薄くなり、且つ、樹脂保護膜11が各シリコン基板1に対応するように分離される。   Next, the one shown in FIG. 14 is turned upside down so that the bottom surface of the silicon substrate 1 faces upward as shown in FIG. Next, the upper surface side of the resin protective film 11 is ground using a grinding wheel (not shown) until at least the second groove 29 is exposed. In this case, it is recommended that the resin protective film 11 has a thickness from the bottom surface of the silicon substrate 1 of 20 to 50 μm. By this grinding, as shown in FIG. 16, the thickness of the resin protective film 11 is appropriately reduced, and the resin protective film 11 is separated so as to correspond to each silicon substrate 1.

この状態では、全体としても第2の溝29により分離されて個片化されるが、各個片化された半導体装置の半田ボール13を含む封止膜12の下面が粘着剤32を介して保護テープ31に貼り付けられているので、各個片化された半導体装置がバラバラになることはない。また、樹脂保護膜11を少なくとも第2の溝29が露呈するまで研削しているので、その分、各個片化された半導体装置を薄型化することができる。   In this state, the entire surface is separated and separated into pieces by the second grooves 29, but the lower surface of the sealing film 12 including the solder balls 13 of each separated semiconductor device is protected via the adhesive 32. Since it is affixed to the tape 31, the individual semiconductor devices do not fall apart. Further, since the resin protective film 11 is ground until at least the second groove 29 is exposed, the individual semiconductor devices can be made thinner accordingly.

次に、図17に示すように、すべての樹脂保護膜11の上面にダイシングテープ33の下面を貼り付ける。次に、図17に示すものの上下を反転して、図18に示すように、シリコン基板1の封止膜12等が形成された面側を上に向ける。次に、保護テープ31の上方から紫外線を照射すると、粘着剤32が硬化し、粘着剤32と半田ボール13および封止膜12との間の接着力が低減する。   Next, as shown in FIG. 17, the lower surface of the dicing tape 33 is attached to the upper surfaces of all the resin protective films 11. Next, the one shown in FIG. 17 is turned upside down so that the surface of the silicon substrate 1 on which the sealing film 12 and the like are formed faces upward as shown in FIG. Next, when ultraviolet rays are irradiated from above the protective tape 31, the adhesive 32 is cured, and the adhesive force between the adhesive 32, the solder ball 13, and the sealing film 12 is reduced.

次に、保護テープ31を粘着剤32と共に半田ボール13を含む封止膜12の上面から剥離すると、図19に示すように、半田ボール13を含む封止膜12の上面が露出される。次に、各個片化された半導体装置の樹脂保護膜11をダイシングテープ33の上面から剥離すると、図1に示すように、シリコン基板1の底面および側面を樹脂保護膜11で覆った構造の半導体装置が複数個得られる。   Next, when the protective tape 31 is peeled off from the upper surface of the sealing film 12 including the solder balls 13 together with the adhesive 32, the upper surface of the sealing film 12 including the solder balls 13 is exposed as shown in FIG. Next, when the resin protective film 11 of each separated semiconductor device is peeled from the upper surface of the dicing tape 33, the semiconductor having a structure in which the bottom and side surfaces of the silicon substrate 1 are covered with the resin protective film 11 as shown in FIG. Multiple devices are obtained.

以上のように、この半導体装置の製造方法では、図1に示すように、シリコン基板1の下面および側面を樹脂保護膜11で覆った構造の半導体装置を得ることができる上、図13〜図16に示すように、DGB(Dicing Before Grinding:先ダイシング)加工により、ハーフダイシング後に樹脂保護膜11を研削しているので、薄型化された半導体装置を得ることができる。   As described above, in this method of manufacturing a semiconductor device, as shown in FIG. 1, a semiconductor device having a structure in which the lower surface and side surfaces of the silicon substrate 1 are covered with the resin protective film 11 can be obtained. As shown in FIG. 16, since the resin protective film 11 is ground after half dicing by DGB (Dicing Before Grinding) processing, a thinned semiconductor device can be obtained.

上述した如く、図12に示す状態において、柱状電極10の上面に半田ボール13を形成するとき、比較的厚めの樹脂保護膜11が補強機能を発揮する。この場合、半田ボール13を形成するためのリフロー工程の温度が250℃以上と比較的高くても、この温度にエポキシ系樹脂等の熱硬化性樹脂からなる樹脂保護膜11は十分に耐えることができる。   As described above, in the state shown in FIG. 12, when the solder ball 13 is formed on the upper surface of the columnar electrode 10, the relatively thick resin protective film 11 exhibits a reinforcing function. In this case, even if the temperature of the reflow process for forming the solder balls 13 is relatively high at 250 ° C. or higher, the resin protective film 11 made of a thermosetting resin such as epoxy resin can sufficiently withstand this temperature. it can.

一方、図9に示す工程では、エポキシ系樹脂等からなる熱硬化性樹脂をスピンコート法、スクリーン印刷法等により塗布し、硬化させることにより、樹脂保護膜11を形成しているが、このときの硬化温度は150〜180℃と比較的低いので、この温度に粘着層23は十分に耐えることができる。   On the other hand, in the process shown in FIG. 9, the resin protective film 11 is formed by applying and curing a thermosetting resin made of an epoxy resin or the like by a spin coat method, a screen printing method, or the like. Since the curing temperature is relatively low at 150 to 180 ° C., the adhesive layer 23 can sufficiently withstand this temperature.

なお、上記実施形態では、接着剤層の材料として、紫外線の照射によりガスを発生して接着強度が低下する粘着剤を一面に、他面に粘着剤を有する両面粘着テープを用いる場合で説明したが、これは、種々変形して適用することが可能である。例えば、接着剤層として非水溶性の高分子化合物を用い、サポート板として多数の小孔を有するものを用い、剥離液を多数の小孔から浸入させることによりサポート板を分離するようにすることが可能である。   In the above embodiment, as the material of the adhesive layer, a case where a double-sided pressure-sensitive adhesive tape having a pressure-sensitive adhesive that generates gas by irradiation of ultraviolet rays to reduce the adhesive strength on one side and a pressure-sensitive adhesive on the other side has been described. However, this can be applied with various modifications. For example, a water-insoluble polymer compound is used as the adhesive layer, a support plate having a large number of small holes, and the support plate is separated by allowing the stripping solution to enter through the large number of small holes. Is possible.

また、接着剤層として、レーザー照射により熱分解を生じ剥離可能となる材料を用い、サポート板として、レーザーを透過するガラス板等からなる硬質板を用いることもできる。また、半導体ウエハの一面に形成された集積回路の信号伝播を高速化するため、集積回路の絶縁膜として低誘電率(low−k)材料を用いたものがあるが、このような半導体ウエハにおいては,低誘電率の絶縁膜が脆いため、図8に示す、ブレード26により、半導体ウエハ21、パッシベーション膜3、保護膜5および封止膜12に第1の溝27を形成する工程において、低誘電率の絶縁膜が破損する可能性が大きいため、例えば、図2に図示される封止膜12を形成する前に、半導体ウエハの一面にレーザビームを照射して低誘電率の絶縁膜を除去し、低誘電率の絶縁膜に第1の溝27の幅以上の幅の切断部を形成しておくことが推奨される。低誘電率の絶縁膜の切断部には、この後、封止膜12を充填することにより、破損から保護される。そのほか、本発明は、種々変形して適用することが可能である。   Further, as the adhesive layer, a material that is thermally decomposed by laser irradiation and can be peeled off can be used. As the support plate, a hard plate made of a glass plate that transmits laser can be used. In addition, in order to speed up signal propagation of an integrated circuit formed on one surface of a semiconductor wafer, there is a material using a low dielectric constant (low-k) material as an insulating film of the integrated circuit. In the process of forming the first groove 27 in the semiconductor wafer 21, the passivation film 3, the protective film 5 and the sealing film 12 by the blade 26 shown in FIG. Since there is a high possibility that the insulating film having a dielectric constant is damaged, for example, before forming the sealing film 12 shown in FIG. It is recommended to remove and form a cut portion having a width equal to or larger than the width of the first groove 27 in the low dielectric constant insulating film. The cut portion of the low dielectric constant insulating film is then filled with the sealing film 12 to be protected from breakage. In addition, the present invention can be applied with various modifications.

この発明の製造方法により製造された半導体装置の一例の断面図。Sectional drawing of an example of the semiconductor device manufactured by the manufacturing method of this invention. 図1に示す半導体装置の製造方法の一例において、当初準備したものの断面図。Sectional drawing of what was initially prepared in an example of the manufacturing method of the semiconductor device shown in FIG. 図2に続く工程の断面図。Sectional drawing of the process following FIG. 図3に示す粘着層を説明するために示す断面図。Sectional drawing shown in order to demonstrate the adhesion layer shown in FIG. 図3に続く工程の断面図。Sectional drawing of the process following FIG. 図5に続く工程の断面図。Sectional drawing of the process following FIG. 図6に続く工程の断面図。Sectional drawing of the process following FIG. 図7に続く工程の断面図。Sectional drawing of the process following FIG. 図8に続く工程の断面図。FIG. 9 is a cross-sectional view of the process following FIG. 8. 図9に続く工程の断面図。Sectional drawing of the process following FIG. 図10に続く工程の断面図。Sectional drawing of the process following FIG. 図11に続く工程の断面図。Sectional drawing of the process following FIG. 図12に続く工程の断面図。Sectional drawing of the process following FIG. 図13に続く工程の断面図。Sectional drawing of the process following FIG. 図14に続く工程の断面図。FIG. 15 is a sectional view of a step following FIG. 14. 図15に続く工程の断面図。FIG. 16 is a cross-sectional view of the process following FIG. 15. 図16に続く工程の断面図。FIG. 17 is a cross-sectional view of the process following FIG. 16. 図17に続く工程の断面図。FIG. 18 is a cross-sectional view of the process following FIG. 17. 図18に続く工程の断面図。FIG. 19 is a cross-sectional view of the process following FIG. 18.

符号の説明Explanation of symbols

1 シリコン基板
2 接続パッド
3 パッシベーション膜
5 保護膜
7 配線
10 柱状電極
11 樹脂保護膜
12 封止膜
13 半田ボール
21 半導体ウエハ
22 ダイシングストリート
23 粘着層
24 サポート板
25 ダイシングテープ
26 ブレード
27 第1の溝
28 ブレード
29 第2の溝
31 保護テープ
32 粘着剤
33 ダイシングテープ
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Connection pad 3 Passivation film 5 Protective film 7 Wiring 10 Columnar electrode 11 Resin protective film 12 Sealing film 13 Solder ball 21 Semiconductor wafer 22 Dicing street 23 Adhesive layer 24 Support plate 25 Dicing tape 26 Blade 27 First groove 28 Blade 29 Second groove 31 Protective tape 32 Adhesive 33 Dicing tape

Claims (6)

一面上に集積回路が形成された半導体ウエハの当該一面上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記集積回路に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成され、前記外部接続用バンプ電極の周囲に封止膜が形成されたものを準備する工程と、
前記外部接続用バンプ電極および前記封止膜上にサポート板を貼り付ける工程と、
ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの底面側に前記封止膜の厚さの中間位置まで達する第1の溝を形成し、前記半導体ウエハを複数の半導体基板に分離する工程と、
前記第1の溝内を含む前記半導体ウエハの底面に樹脂保護膜を形成する工程と、
前記サポート板を剥離する工程と、
前記外部接続用バンプ電極上に半田ボールを形成する工程と、
前記封止膜および前記樹脂保護膜に、前記半導体ウエハの下面側における前記樹脂保護膜の厚さの中間位置まで達する、前記第1の溝の幅よりも小さい幅の第2の溝を形成する工程と、
前記半田ボールを含む前記封止膜上に粘着剤を有する保護テープを貼り付ける工程と、
前記樹脂保護膜を少なくとも前記第2の溝が露呈するまで研削し、個々の半導体装置に個片化する工程と、
を有し、前記半導体基板の側面から前記封止膜の中間位置までの側面および前記半導体基板の底面に前記樹脂保護膜が形成された半導体装置を複数個得ることを特徴とする半導体装置の製造方法。
An insulating film is formed on the one surface of the semiconductor wafer on which the integrated circuit is formed on one surface, and an electrode connection pad portion is formed on the insulating film so as to be connected to the integrated circuit, and on the electrode connection pad portion. A step of preparing a bump electrode for external connection formed and a sealing film formed around the external connection bump electrode;
A step of attaching a support plate on the external connection bump electrode and the sealing film;
Forming a first groove reaching a middle position of the thickness of the sealing film on the bottom surface side of the semiconductor wafer in the dicing street and portions corresponding to both sides thereof, and separating the semiconductor wafer into a plurality of semiconductor substrates; ,
Forming a resin protective film on the bottom surface of the semiconductor wafer including the inside of the first groove;
Peeling the support plate;
Forming solder balls on the external connection bump electrodes;
A second groove having a width smaller than the width of the first groove reaching the middle position of the thickness of the resin protective film on the lower surface side of the semiconductor wafer is formed in the sealing film and the resin protective film. Process,
Attaching a protective tape having an adhesive on the sealing film containing the solder balls;
Grinding the resin protective film until at least the second groove is exposed, and singulating into individual semiconductor devices;
A plurality of semiconductor devices having a resin protective film formed on a side surface from the side surface of the semiconductor substrate to an intermediate position of the sealing film and on a bottom surface of the semiconductor substrate. Method.
請求項1に記載の発明において、前記第1の溝内を含む前記半導体ウエハの底面に前記樹脂保護膜を形成する工程は、前記半導体ウエハの底面から80〜200μmの厚さに形成する工程であることを特徴とする半導体装置の製造方法。   In the first aspect of the present invention, the step of forming the resin protective film on the bottom surface of the semiconductor wafer including the inside of the first groove is a step of forming a thickness of 80 to 200 μm from the bottom surface of the semiconductor wafer. A method for manufacturing a semiconductor device, comprising: 請求項2に記載の発明において、前記樹脂保護膜を少なくとも前記第2の溝が露呈するまで研削する工程は、前記半導体ウエハの底面からの厚さが20〜50μmになるように研削する工程であることを特徴とする半導体装置の製造方法。   In the invention according to claim 2, the step of grinding the resin protective film until at least the second groove is exposed is a step of grinding so that the thickness from the bottom surface of the semiconductor wafer is 20 to 50 μm. A method for manufacturing a semiconductor device, comprising: 請求項1に記載の発明において、前記サポート板を貼り付けた後に、前記半導体ウエハの底面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of grinding the bottom surface side of the semiconductor wafer to reduce the thickness of the semiconductor wafer after the support plate is attached. . 請求項1に記載の発明において、前記サポート板はガラス板からなることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the support plate is made of a glass plate. 請求項1に記載の発明において、前記外部接続用バンプ電極は、前記電極用接続パッド部上に形成された柱状電極であることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the external connection bump electrode is a columnar electrode formed on the electrode connection pad portion.
JP2008324912A 2008-12-22 2008-12-22 Method of manufacturing semiconductor device Pending JP2010147356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008324912A JP2010147356A (en) 2008-12-22 2008-12-22 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008324912A JP2010147356A (en) 2008-12-22 2008-12-22 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2010147356A true JP2010147356A (en) 2010-07-01

Family

ID=42567442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008324912A Pending JP2010147356A (en) 2008-12-22 2008-12-22 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2010147356A (en)

Similar Documents

Publication Publication Date Title
JP3929966B2 (en) Semiconductor device and manufacturing method thereof
TWI442485B (en) Method for manufacturing semiconductor device
JP4725639B2 (en) Manufacturing method of semiconductor device
JP4725638B2 (en) Manufacturing method of semiconductor device
US20160104626A1 (en) Methods for singulating semiconductor wafer
JP5334411B2 (en) Bonded substrate and method for manufacturing semiconductor device using bonded substrate
JP5232185B2 (en) Manufacturing method of semiconductor device
JP6649308B2 (en) Semiconductor device and manufacturing method thereof
TWI676210B (en) Semiconductor device manufacturing method
JP2005064499A (en) Method of manufacturing semiconductor device
JP4742252B2 (en) Manufacturing method of semiconductor device
TWI695421B (en) Manufacturing method of semiconductor device
TWI601218B (en) Method for manufacturing a chip package having a high-temperature coating layer
JP2022123045A (en) Manufacturing method for semiconductor device
JP2009088109A (en) Semiconductor device and method of manufacturing the same
JP4974384B2 (en) Manufacturing method of semiconductor device
JP2010147358A (en) Method of manufacturing semiconductor device
JP3727939B2 (en) Manufacturing method of semiconductor device
JP2007115770A (en) Manufacturing method of semiconductor device
JP2008016606A (en) Semiconductor device, and its manufacturing method
JP2010147356A (en) Method of manufacturing semiconductor device
JP2010147293A (en) Method of manufacturing semiconductor device
JP2010192818A (en) Method of manufacturing semiconductor device
TWI744768B (en) Manufacturing method of semiconductor device
JP2011014844A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111129