JP2010147356A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010147356A JP2010147356A JP2008324912A JP2008324912A JP2010147356A JP 2010147356 A JP2010147356 A JP 2010147356A JP 2008324912 A JP2008324912 A JP 2008324912A JP 2008324912 A JP2008324912 A JP 2008324912A JP 2010147356 A JP2010147356 A JP 2010147356A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- semiconductor wafer
- resin protective
- groove
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
この発明は半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
従来の半導体装置には、CSP(Chip Size Package)と呼ばれるものが知られている(例えば、特許文献1参照)。この半導体装置では、半導体基板上に設けられた絶縁膜の上面に複数の配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。この場合、半導体基板の下面および側面が露出しないようにするために、半導体基板の下面および側面を樹脂保護膜で覆っている。 A conventional semiconductor device is known as a CSP (Chip Size Package) (see, for example, Patent Document 1). In this semiconductor device, a plurality of wirings are provided on the upper surface of the insulating film provided on the semiconductor substrate, a columnar electrode is provided on the upper surface of the connection pad portion of the wiring, and a sealing film is provided on the upper surface of the insulating film including the wiring. The upper surface is provided so as to be flush with the upper surface of the columnar electrode, and solder balls are provided on the upper surface of the columnar electrode. In this case, in order to prevent the lower surface and side surfaces of the semiconductor substrate from being exposed, the lower surface and side surfaces of the semiconductor substrate are covered with a resin protective film.
ところで、上記従来の半導体装置の製造方法では、まず、ウエハ状態の半導体基板(以下、半導体ウエハという)の上面側に、絶縁膜、配線、柱状電極および封止膜が形成されたものを準備する。次に、半導体ウエハの上下を反転する。次に、半導体ウエハの底面側(封止膜等が形成された面とは反対の面側)における各半導体装置形成領域間にハーフカットにより所定幅の溝を封止膜の途中に達するまで形成する。この状態では、半導体ウエハは、溝の形成により、個々の半導体基板に分離されている。 In the above conventional semiconductor device manufacturing method, first, a semiconductor substrate having a wafer state (hereinafter referred to as a semiconductor wafer) on which an insulating film, a wiring, a columnar electrode, and a sealing film are formed is prepared. . Next, the semiconductor wafer is turned upside down. Next, a groove having a predetermined width is formed between the semiconductor device forming regions on the bottom side of the semiconductor wafer (on the side opposite to the surface on which the sealing film or the like is formed) until reaching the middle of the sealing film. To do. In this state, the semiconductor wafer is separated into individual semiconductor substrates by forming grooves.
次に、溝内を含む各半導体基板の底面に樹脂保護膜を形成する。次に、各半導体基板を含む全体の上下を反転する。次に、柱状電極の上面に半田ボールを形成する。次に、溝の幅方向中央部において封止膜および樹脂保護膜を切断する。かくして、半導体基板の底面および側面を樹脂保護膜で覆った構造の半導体装置が得られる。 Next, a resin protective film is formed on the bottom surface of each semiconductor substrate including the inside of the trench. Next, the entire top and bottom including each semiconductor substrate is inverted. Next, a solder ball is formed on the upper surface of the columnar electrode. Next, the sealing film and the resin protective film are cut at the center in the width direction of the groove. Thus, a semiconductor device having a structure in which the bottom and side surfaces of the semiconductor substrate are covered with the resin protective film is obtained.
しかしながら、上記従来の半導体装置の製造方法では、上下を反転された半導体ウエハの底面側にハーフカットにより溝を封止膜の途中に達するまで形成した後に、溝内を含む各半導体基板の底面に樹脂保護膜を形成しているだけであるので、すなわち、溝の形成により半導体ウエハを個々の半導体基板に分離した状態において樹脂保護膜を形成しているだけであるので、ハーフカット工程および以降の工程における強度が低下し、各半導体基板を含む全体が比較的大きく反ってしまうため、品質の維持が困難となり、且つ、各工程のハンドリングが難しくなるという問題がある。 However, in the above conventional method for manufacturing a semiconductor device, after forming a groove by half-cut on the bottom surface side of the semiconductor wafer that is turned upside down until it reaches the middle of the sealing film, it is formed on the bottom surface of each semiconductor substrate including the inside of the groove. Since only the resin protective film is formed, that is, only the resin protective film is formed in the state where the semiconductor wafer is separated into individual semiconductor substrates by the formation of grooves, the half-cut process and the subsequent steps Since the strength in the process is lowered and the entire substrate including each semiconductor substrate is warped relatively greatly, there is a problem that it is difficult to maintain quality and handling in each process becomes difficult.
そこで、この発明は、半導体基板を保護する樹脂保護膜の形成に際し、各半導体基板を含む全体が反りにくいようにすることができる半導体装置の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device that can prevent the entire substrate including each semiconductor substrate from being warped when forming a resin protective film for protecting the semiconductor substrate.
請求項1に記載の発明は、一面上に集積回路が形成された半導体ウエハの当該一面上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記集積回路に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成され、前記外部接続用バンプ電極の周囲に封止膜が形成されたものを準備する工程と、前記外部接続用バンプ電極および前記封止膜上にサポート板を貼り付ける工程と、ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの底面側に前記封止膜の厚さの中間位置まで達する第1の溝を形成し、前記半導体ウエハを複数の半導体基板に分離する工程と、前記第1の溝内を含む前記半導体ウエハの底面に樹脂保護膜を形成する工程と、前記サポート板を剥離する工程と、前記外部接続用バンプ電極上に半田ボールを形成する工程と、前記封止膜および前記樹脂保護膜に、前記半導体ウエハの下面側における前記樹脂保護膜の厚さの中間位置まで達する、前記第1の溝の幅よりも小さい幅の第2の溝を形成する工程と、前記半田ボールを含む前記封止膜上に粘着剤を有する保護テープを貼り付ける工程と、前記樹脂保護膜を少なくとも前記第2の溝が露呈するまで研削し、個々の半導体装置に個片化する工程と、を有し、前記半導体基板の側面から前記封止膜の中間位置までの側面および前記半導体基板の底面に前記樹脂保護膜が形成された半導体装置を複数個得ることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記第1の溝内を含む前記半導体ウエハの底面に前記樹脂保護膜を形成する工程は、前記半導体ウエハの底面から80〜200μmの厚さに形成する工程であることを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記樹脂保護膜を少なくとも前記第2の溝が露呈するまで研削する工程は、前記半導体ウエハの底面からの厚さが20〜50μmになるように研削する工程であることを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において、前記サポート板を貼り付けた後に、前記半導体ウエハの底面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とするものである。
請求項5に記載の発明は、請求項1に記載の発明において、前記サポート板はガラス板からなることを特徴とするものである。
請求項6に記載の発明は、請求項1に記載の発明において、前記外部接続用バンプ電極は、前記電極用接続パッド部上に形成された柱状電極であることを特徴とするものである。
According to the first aspect of the present invention, an insulating film is formed on one surface of a semiconductor wafer having an integrated circuit formed on one surface, and an electrode connection pad portion is formed on the insulating film by being connected to the integrated circuit. A step of preparing an external connection bump electrode formed on the electrode connection pad portion and a sealing film formed around the external connection bump electrode; and the external connection bump electrode and the A step of attaching a support plate on the sealing film, and forming a first groove reaching the middle position of the thickness of the sealing film on the bottom surface side of the semiconductor wafer in a portion corresponding to the dicing street and both sides thereof, Separating the semiconductor wafer into a plurality of semiconductor substrates, forming a resin protective film on the bottom surface of the semiconductor wafer including the inside of the first groove, peeling the support plate, Forming a solder ball on the bump electrode for connection; and the first groove reaching the intermediate position of the thickness of the resin protective film on the lower surface side of the semiconductor wafer to the sealing film and the resin protective film Forming a second groove having a width smaller than the width of the solder, a step of attaching a protective tape having an adhesive on the sealing film including the solder ball, and at least the second resin protective film. Grinding until the grooves are exposed and dividing into individual semiconductor devices, and protecting the resin on the side surface from the side surface of the semiconductor substrate to the intermediate position of the sealing film and the bottom surface of the semiconductor substrate A plurality of semiconductor devices on which a film is formed are obtained.
According to a second aspect of the present invention, in the first aspect of the present invention, the step of forming the resin protective film on the bottom surface of the semiconductor wafer including the inside of the first groove may be performed from 80 to 80 from the bottom surface of the semiconductor wafer. It is a step of forming a thickness of 200 μm.
According to a third aspect of the present invention, in the second aspect of the present invention, the step of grinding the resin protective film until at least the second groove is exposed has a thickness of 20 to 20 from the bottom surface of the semiconductor wafer. It is a process of grinding to 50 μm.
According to a fourth aspect of the present invention, in the first aspect of the invention, after the support plate is attached, the semiconductor wafer includes a step of grinding the bottom surface side of the semiconductor wafer to reduce the thickness of the semiconductor wafer. It is characterized by.
The invention according to
According to a sixth aspect of the invention, in the first aspect of the invention, the external connection bump electrode is a columnar electrode formed on the electrode connection pad portion.
この発明によれば、外部接続用バンプ電極および封止膜上にサポート板を貼り付けた状態で、溝内を含む半導体ウエハ(各半導体基板)の底面に樹脂保護膜を形成しているので、半導体基板を保護する樹脂保護膜の形成に際し、各半導体基板を含む全体が反りにくいようにすることができる。 According to the present invention, since the resin protective film is formed on the bottom surface of the semiconductor wafer (each semiconductor substrate) including the inside of the groove in a state where the support plate is attached on the bump electrode for external connection and the sealing film, When forming the resin protective film for protecting the semiconductor substrate, the whole including each semiconductor substrate can be made difficult to warp.
図1はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が形成され、その上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが、実際にはシリコン基板1の上面周辺部に多数配列されている。
FIG. 1 is a sectional view showing an example of a semiconductor device manufactured by the manufacturing method of the present invention. This semiconductor device is generally called a CSP and includes a silicon substrate (semiconductor substrate) 1. On the upper surface of the
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなるパッシベーション膜(絶縁膜)3が設けられ、接続パッド2の中央部はパッシベーション膜3に設けられた開口部4を介して露出されている。パッシベーション膜3の上面にはポリイミド系樹脂等からなる保護膜(絶縁膜)5が設けられている。パッシベーション膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
A passivation film (insulating film) 3 made of silicon oxide or the like is provided on the upper surface of the
保護膜5の上面には配線7が設けられている。配線7は、保護膜5の上面に設けられた銅等からなる下地金属層8と、下地金属層8の上面に設けられた銅からなる上部金属層9との2層構造となっている。配線7の一端部は、パッシベーション膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。配線7の接続パッド部(電極用接続パッド部)上面には銅からなる柱状電極(外部接続用バンプ電極)10が設けられている。
A
シリコン基板1の底面およびシリコン基板1、パッシベーション膜3および保護膜5の側面にはエポキシ系樹脂等からなる樹脂保護膜11が設けられている。この場合、シリコン基板1、パッシベーション膜3および保護膜5の側面に設けられた樹脂保護膜11の上部は保護膜5の上面よりも上側にストレート状に突出されている。この状態では、シリコン基板1の下面およびシリコン基板1、パッシベーション膜3および保護膜5の側面は樹脂保護膜11によって覆われている。
A resin
配線7を含む保護膜5の上面およびその周囲における樹脂保護膜11の上面にはエポキシ系樹脂等からなる封止膜12が設けられている。柱状電極10は、その上面が封止膜12の上面と面一乃至数μm低くなるように設けられている。柱状電極10の上面には半田ボール13が設けられている。
A
ここで、この半導体装置の厚さを示せば、限定する意味ではないが、シリコン基板1の底面から封止膜12の上面までの厚さは200〜400μmであり、シリコン基板1の底面に形成された樹脂保護膜11の厚さは20〜50μmの薄いものとなっている。
Here, the thickness of the semiconductor device is not limited, but the thickness from the bottom surface of the
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上に、接続パッド2、パッシベーション膜3、保護膜5、下地金属層8および上部金属層9からなる2層構造の配線7、柱状電極10および封止膜12が形成されたものを準備する。このような、半導体ウエハ21の製造方法は既に知られており、詳細は、例えば特許第3955059号の図2〜図7および明細書の関連箇所を参照されたい。
Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, on a silicon substrate in a wafer state (hereinafter referred to as a semiconductor wafer 21), two layers comprising a
この場合、半導体ウエハ21の厚さは、図1に示すシリコン基板1の厚さよりもある程度厚くなっている。また、柱状電極10の上面を含む封止膜12の上面は平坦となっている。ここで、図2において、符号22で示す領域はダイシングストリートに対応する領域である。
In this case, the thickness of the
さて、図2に示すものを準備したら、次に、図3に示すように、柱状電極10および封止膜12の上面に粘着層23を介してサポート板24を貼り付ける。この場合、粘着層23は、詳細には、図4に示すように、基材フィルムの両面に粘着剤が設けられた、通常、両面粘着テープといわれるものであり、基材フィルム23aの下面に紫外線硬化型で未硬化状態の下層粘着剤23bが設けられ、基材フィルム23aの上面に紫外線ガス発生型で未硬化状態の上層粘着剤23cが設けられた構造を有する(例えば、積水化学工業株式会社製の粘着テープSelfa)。
2 is prepared, next, as shown in FIG. 3, a
上層粘着剤23cおよび下層粘着剤23bは、常温で、粘着性を有するが、紫外線を照射することにより硬化するもので、これにより接着力が低下し剥離可能となる材料からなるものである。特に、上層粘着剤23cは、紫外線を照射することによりガスを発生する気体発生剤を含んでいるものであるが、詳細は、後述する。なお、図示はしないが、当初の粘着層23においては、下層粘着剤23bの下面および上層粘着剤23cの上面に剥離テープが貼り付けられている。サポート板24としては、半導体ウエハ21よりもやや大きめの円形状のガラス板等の紫外線に対して透過性を有する硬質板からなっている。
The upper layer pressure-sensitive adhesive 23c and the lower layer pressure-sensitive adhesive 23b have adhesiveness at room temperature, but are cured by irradiating with ultraviolet rays, and are made of a material that can be peeled off due to a decrease in adhesive force. In particular, the upper pressure-sensitive adhesive 23c contains a gas generating agent that generates gas when irradiated with ultraviolet rays, and details thereof will be described later. Although not shown, in the initial
そして、まず、粘着層23の下層粘着剤23b側の剥離テープを剥がし、柱状電極10および封止膜12の上面に粘着層23の下層粘着剤23bを貼り付ける。次に、真空下において、粘着層23の上層粘着剤23c側の剥離テープを剥がし、粘着層23の上層粘着剤23cの上面にガラス板等からなるサポート板24を貼り付ける。サポート板24の貼り付けを真空下において行うのは、サポート板24と粘着層23の上層粘着剤23cとの間に空気が入らないようにするためである。
First, the release tape on the lower layer adhesive 23 b side of the
次に、図3に示すものの上下を反転して、図5に示すように、半導体ウエハ21の底面(封止膜12等が形成された面とは反対の面)を上に向ける。次に、図6に示すように、半導体ウエハ21の底面側を研削砥石(図示せず)を用いて適宜に研削し、半導体ウエハ21の厚さを、例えば半導体ウエハ21の底面から封止膜12の上面までの厚さが200〜400μm程度となるように薄くする。
Next, the one shown in FIG. 3 is turned upside down, and the bottom surface of the semiconductor wafer 21 (the surface opposite to the surface on which the sealing
次に、図7に示すように、サポート板24の下面をダイシングテープ25の上面に貼り付ける。次に、図8に示すように、ブレード26を準備する。このブレード26は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さはダイシングストリート22の幅よりもある程度厚くなっている。
Next, as shown in FIG. 7, the lower surface of the
そして、このブレード26を用いて、ダイシングストリート22およびその両側に対応する部分における半導体ウエハ21、パッシベーション膜3、保護膜5および封止膜12に第1の溝27を形成する。この場合、第1の溝27の深さは、封止膜12の途中までとし、例えば、封止膜12の厚さの1/2以上好ましくは1/3以上とする。この状態では、第1の溝27の形成により、半導体ウエハ21は個々のシリコン基板1に分離されている。次に、サポート板24をダイシングテープ25の上面から剥離する。なお、この工程は、ハーフカット用のダイシング装置を用いることにより、ダイシングテープに貼らずに加工することも可能である。
Then, using this
次に、図9に示すように、第1の溝27内を含む各シリコン基板1の上面に、エポキシ系樹脂等からなる熱硬化性樹脂をスピンコート法、スクリーン印刷法等により塗布し、硬化させることにより、樹脂保護膜11を形成する。この場合、樹脂保護膜11は、図1に示す樹脂保護膜11の厚さよりもかなり厚く、例えば80〜200μm厚さになるように形成する。この理由の詳細は後述するが、樹脂保護膜11に、形成された後から後述するように研削される前までの工程、特に、半田ボール形成工程における反り等に対する補強機能を持たせるためである。樹脂保護膜11の硬化温度は、紫外線硬化型である下層粘着剤23b(図4参照)の耐熱性を考慮して120〜180℃で、処理時間は1〜2時間とする。
Next, as shown in FIG. 9, a thermosetting resin made of epoxy resin or the like is applied to the upper surface of each
ここで、半導体ウエハ21は個々のシリコン基板1に分離されているが、柱状電極10および封止膜12の下面に粘着層23を介してサポート板24が貼り付けられているので、エポキシ系樹脂等の熱硬化性樹脂からなる樹脂保護膜11を塗布し、硬化させる際において、個々に分離されたシリコン基板1を含む全体が反りにくいようにすることができ、さらにはその後の工程に反りによる支障を来たしにくいようにすることができる。
Here, although the
次に、図9に示すものの上下を反転して、図10に示すように、シリコン基板1の封止膜12等が形成された面側を上に向ける。次に、図11に示すように、サポート板24の上方から紫外線を照射する。粘着層23の紫外線ガス発生型の上層粘着剤23c(図4参照)は紫外線を照射することによりガスを発生する気体発生剤を含んでいるため、上層粘着剤23cからガスが発生し、上層粘着剤23cの上面が凸凹化することにより、上層粘着剤23cとサポート板24との間の接着界面が減少し、接着力が低減し、サポート板24を粘着層23の上層粘着剤23cから剥離することができる。
Next, the one shown in FIG. 9 is turned upside down, and the surface of the
このような、紫外線を照射することによりガスを発生する気体発生剤を含む粘着剤に関しては、特開2005−294536号公報に記載されている。ガスを発生することにより自ら剥離することが可能であることから、上層粘着剤23cは自己剥離型接着剤という。また、粘着層23の紫外線硬化型の下層粘着剤23b(図4参照)が硬化し、下層粘着剤23bと柱状電極10および封止膜12との間の接着力が低減する。そこで、次に、粘着層23を柱状電極10および封止膜12の上面から剥離する。
Such a pressure-sensitive adhesive containing a gas generating agent that generates gas when irradiated with ultraviolet rays is described in JP-A-2005-294536. The upper layer adhesive 23c is referred to as a self-peeling adhesive because it can be peeled off by generating gas. Further, the ultraviolet curable lower layer pressure-
ここで、粘着層23の上層粘着剤23cを紫外線ガス発生型とし、下層粘着剤23bを紫外線硬化型としている理由について説明する。ガラス板等からなるサポート板24は、柔軟性を有していないため、半導体ウエハ全面に対応する領域を同時に剥離しなければならない。表現を変えれば、少しずつ剥離する所謂ピール剥離をすることができない。このため、サポート板2やシリコン基板1に変形や破損を与えることなく両者を分離することができない。そこで、サポート板24の剥離を容易とするため、上層粘着剤23cを紫外線ガス発生型としている。この後、粘着層23は、十分な柔軟性を有するので、ピール剥離をすることが可能である。そこで、下層粘着剤23bは紫外線硬化型としている。
Here, the reason why the upper adhesive 23c of the
次に、図12に示すように、柱状電極10の上面に半田ボール13を形成する。半田ボールは、各柱状電極10の上面に搭載し、リフロー処理を行って、各柱状電極10に接合するため、全体に亘る反りが発生しやすい。しかしながら、この実施形態では、樹脂保護膜11の厚さを最終の半導体装置よりもかなり厚く形成してあるため、反りを小さく抑えることができる。また、柱状電極10の上面にバリや酸化膜が形成されている場合には、柱状電極10の上面を数μmエッチングして、これらを除去する。
Next, as shown in FIG. 12,
次に、図13に示すように、ブレード28を準備する。このブレード28は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さはダイシングストリート22の幅と同じとなっている。そして、このブレード28を用いてハーフダイシングを行うことにより、第1の溝27内の中央部のダイシングストリート22に対応する部分における封止膜12および樹脂保護膜11に第2の溝29を形成する。この場合、第2の溝29の深さは、シリコン基板1の下面側における樹脂保護膜11の途中までとする。
Next, as shown in FIG. 13, a
なお、上記において、柱状電極10の上面に半田ボール13を形成する工程と封止膜12および樹脂保護膜11に第2の溝29を形成する工程とは、工程の順序が逆でもよい。
In the above, the order of the process of forming the
次に、図14に示すように、半田ボール13を含む封止膜12の上面に、保護テープ31の下面に設けられた紫外線硬化型で未硬化状態の粘着剤32を貼り付ける。この場合、粘着剤32の厚さは半田ボール13の高さよりも厚くなっている。したがって、この状態では、半田ボール13は粘着剤32によって完全に覆われている。
Next, as shown in FIG. 14, an ultraviolet curable uncured adhesive 32 provided on the lower surface of the
次に、図14に示すものの上下を反転して、図15に示すように、シリコン基板1の底面を上に向ける。次に、研削砥石(図示せず)を用いて、樹脂保護膜11の上面側を少なくとも第2の溝29が露呈するまで研削する。この場合、樹脂保護膜11は、シリコン基板1の底面からの厚さが20〜50μmとなるようにすることが推奨される。この研削により、図16に示すように、樹脂保護膜11の厚さが適宜に薄くなり、且つ、樹脂保護膜11が各シリコン基板1に対応するように分離される。
Next, the one shown in FIG. 14 is turned upside down so that the bottom surface of the
この状態では、全体としても第2の溝29により分離されて個片化されるが、各個片化された半導体装置の半田ボール13を含む封止膜12の下面が粘着剤32を介して保護テープ31に貼り付けられているので、各個片化された半導体装置がバラバラになることはない。また、樹脂保護膜11を少なくとも第2の溝29が露呈するまで研削しているので、その分、各個片化された半導体装置を薄型化することができる。
In this state, the entire surface is separated and separated into pieces by the
次に、図17に示すように、すべての樹脂保護膜11の上面にダイシングテープ33の下面を貼り付ける。次に、図17に示すものの上下を反転して、図18に示すように、シリコン基板1の封止膜12等が形成された面側を上に向ける。次に、保護テープ31の上方から紫外線を照射すると、粘着剤32が硬化し、粘着剤32と半田ボール13および封止膜12との間の接着力が低減する。
Next, as shown in FIG. 17, the lower surface of the dicing
次に、保護テープ31を粘着剤32と共に半田ボール13を含む封止膜12の上面から剥離すると、図19に示すように、半田ボール13を含む封止膜12の上面が露出される。次に、各個片化された半導体装置の樹脂保護膜11をダイシングテープ33の上面から剥離すると、図1に示すように、シリコン基板1の底面および側面を樹脂保護膜11で覆った構造の半導体装置が複数個得られる。
Next, when the
以上のように、この半導体装置の製造方法では、図1に示すように、シリコン基板1の下面および側面を樹脂保護膜11で覆った構造の半導体装置を得ることができる上、図13〜図16に示すように、DGB(Dicing Before Grinding:先ダイシング)加工により、ハーフダイシング後に樹脂保護膜11を研削しているので、薄型化された半導体装置を得ることができる。
As described above, in this method of manufacturing a semiconductor device, as shown in FIG. 1, a semiconductor device having a structure in which the lower surface and side surfaces of the
上述した如く、図12に示す状態において、柱状電極10の上面に半田ボール13を形成するとき、比較的厚めの樹脂保護膜11が補強機能を発揮する。この場合、半田ボール13を形成するためのリフロー工程の温度が250℃以上と比較的高くても、この温度にエポキシ系樹脂等の熱硬化性樹脂からなる樹脂保護膜11は十分に耐えることができる。
As described above, in the state shown in FIG. 12, when the
一方、図9に示す工程では、エポキシ系樹脂等からなる熱硬化性樹脂をスピンコート法、スクリーン印刷法等により塗布し、硬化させることにより、樹脂保護膜11を形成しているが、このときの硬化温度は150〜180℃と比較的低いので、この温度に粘着層23は十分に耐えることができる。
On the other hand, in the process shown in FIG. 9, the resin
なお、上記実施形態では、接着剤層の材料として、紫外線の照射によりガスを発生して接着強度が低下する粘着剤を一面に、他面に粘着剤を有する両面粘着テープを用いる場合で説明したが、これは、種々変形して適用することが可能である。例えば、接着剤層として非水溶性の高分子化合物を用い、サポート板として多数の小孔を有するものを用い、剥離液を多数の小孔から浸入させることによりサポート板を分離するようにすることが可能である。 In the above embodiment, as the material of the adhesive layer, a case where a double-sided pressure-sensitive adhesive tape having a pressure-sensitive adhesive that generates gas by irradiation of ultraviolet rays to reduce the adhesive strength on one side and a pressure-sensitive adhesive on the other side has been described. However, this can be applied with various modifications. For example, a water-insoluble polymer compound is used as the adhesive layer, a support plate having a large number of small holes, and the support plate is separated by allowing the stripping solution to enter through the large number of small holes. Is possible.
また、接着剤層として、レーザー照射により熱分解を生じ剥離可能となる材料を用い、サポート板として、レーザーを透過するガラス板等からなる硬質板を用いることもできる。また、半導体ウエハの一面に形成された集積回路の信号伝播を高速化するため、集積回路の絶縁膜として低誘電率(low−k)材料を用いたものがあるが、このような半導体ウエハにおいては,低誘電率の絶縁膜が脆いため、図8に示す、ブレード26により、半導体ウエハ21、パッシベーション膜3、保護膜5および封止膜12に第1の溝27を形成する工程において、低誘電率の絶縁膜が破損する可能性が大きいため、例えば、図2に図示される封止膜12を形成する前に、半導体ウエハの一面にレーザビームを照射して低誘電率の絶縁膜を除去し、低誘電率の絶縁膜に第1の溝27の幅以上の幅の切断部を形成しておくことが推奨される。低誘電率の絶縁膜の切断部には、この後、封止膜12を充填することにより、破損から保護される。そのほか、本発明は、種々変形して適用することが可能である。
Further, as the adhesive layer, a material that is thermally decomposed by laser irradiation and can be peeled off can be used. As the support plate, a hard plate made of a glass plate that transmits laser can be used. In addition, in order to speed up signal propagation of an integrated circuit formed on one surface of a semiconductor wafer, there is a material using a low dielectric constant (low-k) material as an insulating film of the integrated circuit. In the process of forming the
1 シリコン基板
2 接続パッド
3 パッシベーション膜
5 保護膜
7 配線
10 柱状電極
11 樹脂保護膜
12 封止膜
13 半田ボール
21 半導体ウエハ
22 ダイシングストリート
23 粘着層
24 サポート板
25 ダイシングテープ
26 ブレード
27 第1の溝
28 ブレード
29 第2の溝
31 保護テープ
32 粘着剤
33 ダイシングテープ
DESCRIPTION OF
Claims (6)
前記外部接続用バンプ電極および前記封止膜上にサポート板を貼り付ける工程と、
ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの底面側に前記封止膜の厚さの中間位置まで達する第1の溝を形成し、前記半導体ウエハを複数の半導体基板に分離する工程と、
前記第1の溝内を含む前記半導体ウエハの底面に樹脂保護膜を形成する工程と、
前記サポート板を剥離する工程と、
前記外部接続用バンプ電極上に半田ボールを形成する工程と、
前記封止膜および前記樹脂保護膜に、前記半導体ウエハの下面側における前記樹脂保護膜の厚さの中間位置まで達する、前記第1の溝の幅よりも小さい幅の第2の溝を形成する工程と、
前記半田ボールを含む前記封止膜上に粘着剤を有する保護テープを貼り付ける工程と、
前記樹脂保護膜を少なくとも前記第2の溝が露呈するまで研削し、個々の半導体装置に個片化する工程と、
を有し、前記半導体基板の側面から前記封止膜の中間位置までの側面および前記半導体基板の底面に前記樹脂保護膜が形成された半導体装置を複数個得ることを特徴とする半導体装置の製造方法。 An insulating film is formed on the one surface of the semiconductor wafer on which the integrated circuit is formed on one surface, and an electrode connection pad portion is formed on the insulating film so as to be connected to the integrated circuit, and on the electrode connection pad portion. A step of preparing a bump electrode for external connection formed and a sealing film formed around the external connection bump electrode;
A step of attaching a support plate on the external connection bump electrode and the sealing film;
Forming a first groove reaching a middle position of the thickness of the sealing film on the bottom surface side of the semiconductor wafer in the dicing street and portions corresponding to both sides thereof, and separating the semiconductor wafer into a plurality of semiconductor substrates; ,
Forming a resin protective film on the bottom surface of the semiconductor wafer including the inside of the first groove;
Peeling the support plate;
Forming solder balls on the external connection bump electrodes;
A second groove having a width smaller than the width of the first groove reaching the middle position of the thickness of the resin protective film on the lower surface side of the semiconductor wafer is formed in the sealing film and the resin protective film. Process,
Attaching a protective tape having an adhesive on the sealing film containing the solder balls;
Grinding the resin protective film until at least the second groove is exposed, and singulating into individual semiconductor devices;
A plurality of semiconductor devices having a resin protective film formed on a side surface from the side surface of the semiconductor substrate to an intermediate position of the sealing film and on a bottom surface of the semiconductor substrate. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324912A JP2010147356A (en) | 2008-12-22 | 2008-12-22 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324912A JP2010147356A (en) | 2008-12-22 | 2008-12-22 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010147356A true JP2010147356A (en) | 2010-07-01 |
Family
ID=42567442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008324912A Pending JP2010147356A (en) | 2008-12-22 | 2008-12-22 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010147356A (en) |
-
2008
- 2008-12-22 JP JP2008324912A patent/JP2010147356A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3929966B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI442485B (en) | Method for manufacturing semiconductor device | |
JP4725639B2 (en) | Manufacturing method of semiconductor device | |
JP4725638B2 (en) | Manufacturing method of semiconductor device | |
US20160104626A1 (en) | Methods for singulating semiconductor wafer | |
JP5334411B2 (en) | Bonded substrate and method for manufacturing semiconductor device using bonded substrate | |
JP5232185B2 (en) | Manufacturing method of semiconductor device | |
JP6649308B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI676210B (en) | Semiconductor device manufacturing method | |
JP2005064499A (en) | Method of manufacturing semiconductor device | |
JP4742252B2 (en) | Manufacturing method of semiconductor device | |
TWI695421B (en) | Manufacturing method of semiconductor device | |
TWI601218B (en) | Method for manufacturing a chip package having a high-temperature coating layer | |
JP2022123045A (en) | Manufacturing method for semiconductor device | |
JP2009088109A (en) | Semiconductor device and method of manufacturing the same | |
JP4974384B2 (en) | Manufacturing method of semiconductor device | |
JP2010147358A (en) | Method of manufacturing semiconductor device | |
JP3727939B2 (en) | Manufacturing method of semiconductor device | |
JP2007115770A (en) | Manufacturing method of semiconductor device | |
JP2008016606A (en) | Semiconductor device, and its manufacturing method | |
JP2010147356A (en) | Method of manufacturing semiconductor device | |
JP2010147293A (en) | Method of manufacturing semiconductor device | |
JP2010192818A (en) | Method of manufacturing semiconductor device | |
TWI744768B (en) | Manufacturing method of semiconductor device | |
JP2011014844A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111129 |