JP2010141079A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2010141079A
JP2010141079A JP2008315297A JP2008315297A JP2010141079A JP 2010141079 A JP2010141079 A JP 2010141079A JP 2008315297 A JP2008315297 A JP 2008315297A JP 2008315297 A JP2008315297 A JP 2008315297A JP 2010141079 A JP2010141079 A JP 2010141079A
Authority
JP
Japan
Prior art keywords
film
single crystal
gas
constituent element
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008315297A
Other languages
Japanese (ja)
Inventor
Yasuaki Hashiba
祥晶 橋場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008315297A priority Critical patent/JP2010141079A/en
Priority to PCT/JP2009/006013 priority patent/WO2010067517A1/en
Publication of JP2010141079A publication Critical patent/JP2010141079A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/33—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber
    • H10P72/3312—Vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】横方向固相エピタキシャル成長法において単結晶膜成膜工程に要する時間を短縮し、半導体装置の製造を短時間で行う。
【解決手段】単結晶シリコン部４０３及び絶縁膜４０１が表面において露出したウエハ２００を、構成元素としてＳｉを含むガスの雰囲気中に曝露し、単結晶シリコン部４０３及び絶縁膜４０１の上にアモルファスのシリコン膜４０２を成膜する成膜工程と、成膜工程後に、シリコン膜４０２を加熱して、単結晶シリコン部４０３を基にしてシリコン膜４０２を単結晶化させる加熱工程と、加熱工程後に、ウエハ２００を構成元素としてＳｉを含むガス及び構成元素としてＣｌを含むガスの混合雰囲気中に曝露し、単結晶化した部分を残留させつつ、単結晶化しなかった部分を除去する選択成長工程と、を含む半導体装置の製造方法であって、ウエハ２００に対して、成膜工程、加熱工程及び選択成長工程を繰り返す。
【選択図】図４In a lateral solid phase epitaxial growth method, a time required for a single crystal film forming step is reduced, and a semiconductor device is manufactured in a short time.
A wafer 200 having a single crystal silicon portion 403 and an insulating film 401 exposed on the surface is exposed to a gas atmosphere containing Si as a constituent element, and an amorphous material is formed on the single crystal silicon portion 403 and the insulating film 401. A film forming process for forming the silicon film 402, a heating process for heating the silicon film 402 after the film forming process to single-crystallize the silicon film 402 based on the single crystal silicon portion 403, and a heating process, A selective growth step in which the wafer 200 is exposed to a mixed atmosphere of a gas containing Si as a constituent element and a gas containing Cl as a constituent element, and the portion that has not been single-crystallized is removed while the single-crystallized portion remains; In which the film forming process, the heating process, and the selective growth process are repeated for the wafer 200.
[Selection] Figure 4

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

ＳＯＩ（Silicon on Insulator）構造を用いたＬＳＩ（Large Scale Integration）が盛んに研究されている。これは寄生容量の低減による動作速度の高速化や、素子間分離が簡単なため高集積化しやすい等の利点があるためである。
ＳＯＩ構造を形成する方法として、ＳＩＭＯＸ（Separation by Implanted Oxygen）に代表される表面単結晶分離法が有名である。これは表面単結晶シリコン層を保存しつつ内部に絶縁膜を形成する方法である。
ここで、ＳＯＩ構造を形成する方法として、横方向固相エピタキシャル成長法が注目され始めている。これは表面の一部又は全部に絶縁膜を形成したシリコン基板を用いて、絶縁膜上の横方向エピタキシャル成長により単結晶シリコン膜を形成する方法である。その方法としては、（１）部分的に絶縁膜を形成したシリコン基板上にアモルファスのシリコンを成膜する、（２）約５００〜７００℃で熱処理すると、シリコン開口部を種として絶縁膜上のアモルファスシリコンが単結晶化していく、（３）長時間熱処理することで絶縁膜上のアモルファスシリコンが全て単結晶化する、というものである。
この方法によると絶縁膜の表面全体に単結晶シリコン膜が形成するので、さらにその上にも同様の繰り返しにより３次元的に回路を集積化することが可能となり、構造設計の自由度が増す利点がある。 LSI (Large Scale Integration) using an SOI (Silicon on Insulator) structure has been actively studied. This is because there are advantages such as an increase in operation speed due to reduction of parasitic capacitance and easy integration due to simple isolation between elements.
As a method for forming an SOI structure, a surface single crystal separation method represented by SIMOX (Separation by Implanted Oxygen) is well known. This is a method of forming an insulating film inside while preserving the surface single crystal silicon layer.
Here, as a method for forming an SOI structure, a lateral solid phase epitaxial growth method has begun to attract attention. This is a method of forming a single crystal silicon film by lateral epitaxial growth on an insulating film using a silicon substrate having an insulating film formed on part or all of the surface. (1) Amorphous silicon is formed on a silicon substrate partially formed with an insulating film. (2) When heat treatment is performed at about 500 to 700 ° C., the silicon opening is used as a seed on the insulating film. Amorphous silicon is single-crystallized. (3) The amorphous silicon on the insulating film is all single-crystallized by heat treatment for a long time.
According to this method, since the single crystal silicon film is formed on the entire surface of the insulating film, it is possible to integrate the circuit three-dimensionally by repeating the same on the surface, and the advantage of increasing the degree of freedom in structural design. There is.

しかし上記（１）の工程を高温で行うと、アモルファスシリコン膜と絶縁膜との界面に微結晶粒が形成され、これによりアモルファスシリコンが単結晶化せず多結晶化してしまう。そこで、微結晶粒を形成させないためには上記（１）の工程を低温で行う必要があるが、低温で処理するとアモルファスシリコンの成膜速度が遅くなり、半導体装置の製造にかかる時間が長くなるという問題がある。   However, when the step (1) is performed at a high temperature, fine crystal grains are formed at the interface between the amorphous silicon film and the insulating film, and the amorphous silicon is not single-crystallized but polycrystallized. Therefore, in order not to form microcrystal grains, it is necessary to perform the step (1) at a low temperature. However, if the processing is performed at a low temperature, the film formation rate of amorphous silicon is slowed down, and the time required for manufacturing the semiconductor device is increased. There is a problem.

そこで本発明の課題は、横方向選択エピタキシャル成長法を用いて、単結晶化のための熱処理の際に多結晶となってしまった部分のみを除去し、再度アモルファスシリコン成膜及び熱処理を実施することにより基板上に形成された絶縁膜を単結晶膜により短時間で覆えるようにすることである。   Therefore, an object of the present invention is to remove only the portion that has become polycrystalline during the heat treatment for single crystallization by using the lateral selective epitaxial growth method, and perform amorphous silicon film formation and heat treatment again. Thus, the insulating film formed on the substrate can be covered with the single crystal film in a short time.

以上の課題を解決するために、本発明によれば、
単結晶シリコン部及び絶縁部が表面において露出した複数の基板を所定の間隔で積層状に保持し、構成元素としてＳｉを含むガスの雰囲気中に曝露し、前記単結晶シリコン部及び前記絶縁部の上にアモルファスのシリコン膜を成膜する成膜工程と、
前記成膜工程後に、前記シリコン膜を加熱して、前記単結晶シリコン部を基にして前記アモルファスのシリコン膜を単結晶化させる加熱工程と、
前記加熱工程後に、前記基板を構成元素としてＳｉを含むガス及び構成元素としてＣｌを含むガスの混合雰囲気中に曝露し、前記単結晶化した部分を残留させつつ、前記絶縁部の上の単結晶化しなかった部分を除去する選択成長工程と、を含み、
前記基板に対して、前記成膜工程、前記加熱工程及び前記選択成長工程を繰り返すことを特徴とする半導体装置の製造方法が提供される。 In order to solve the above problems, according to the present invention,
A plurality of substrates in which the single crystal silicon part and the insulating part are exposed on the surface are held in a laminated form at a predetermined interval, and are exposed to a gas atmosphere containing Si as a constituent element, and the single crystal silicon part and the insulating part A film forming process for forming an amorphous silicon film on the surface;
A heating step of heating the silicon film after the film forming step to single crystallize the amorphous silicon film based on the single crystal silicon portion;
After the heating step, the substrate is exposed to a mixed atmosphere of a gas containing Si as a constituent element and a gas containing Cl as a constituent element, and the single crystal on the insulating portion is left while the single crystallized portion remains. And a selective growth step for removing a portion that has not been converted,
There is provided a method for manufacturing a semiconductor device, wherein the film forming step, the heating step, and the selective growth step are repeated for the substrate.

本発明によれば、成膜工程で微結晶粒が形成され、加熱工程で多結晶膜が成長しても、その後の選択成長工程で単結晶部以外の多結晶シリコン等を除去できる。これにより成膜工程を高温で行うことができるため成膜速度が向上し、半導体装置の製造を短時間で行うことができる。   According to the present invention, even if microcrystalline grains are formed in the film forming process and the polycrystalline film is grown in the heating process, polycrystalline silicon other than the single crystal portion can be removed in the subsequent selective growth process. Accordingly, since the film formation process can be performed at a high temperature, the film formation speed is improved, and the semiconductor device can be manufactured in a short time.

発明者等は、減圧ＣＶＤ装置を用い、基板表面に単結晶シリコンを選択成長させる方法について以下に示す特性を発見した。
単結晶シリコン部及び多結晶シリコン部が表面において露出した基板を収容した処理室を６２０〜６６０℃の温度範囲に設定し、希釈ガスとともに構成元素としてＳｉを含むガスを全流量に対し４％、構成元素としてＣｌを含むガスを全流量に対し１％導入することで、多結晶シリコン部のみを除去することができる。多結晶シリコン部は当該温度範囲内で高温にする程エッチング量を大きくすることができ、単結晶シリコン部については当該温度範囲内において温度を高くするほど膜が厚く成長する。この性質を示したグラフを図１に示している。図１は、処理室内の温度が６２０，６４０，６６０℃の場合のそれぞれにおける、単結晶シリコン膜及び多結晶シリコン膜の膜厚成長速度の値をプロットした図である。また、図１は構成元素としてＳｉを含むガスとしてＳｉＨ４（例えば４０ｓｃｃｍ）、構成元素としてＣｌを含むガスとしてＣｌ２（例えば１０ｓｃｃｍ）、希釈ガスとしてＨ２（例えば１０００ｓｃｃｍ）を用いた場合の図である。横軸は処理室内の温度（℃）を示しており、縦軸は成長速度（任意単位）を示している。また、黒のプロットは単結晶シリコン膜の成長速度、白のプロットは多結晶シリコン膜の成長速度を示している。
処理温度が６２０℃であるとき、単結晶膜の成長速度の値はゼロ、多結晶膜の成長速度の値はマイナスを示している。成長速度がゼロのときは膜厚に変化がないことを示しており、成長速度の値がマイナスのときは膜がエッチングされたことを示している。処理温度が６４０℃であると、単結晶シリコン膜は露出Ｓｉ基板の開口部により厚く成長し、Ｓｉ開口部以外の絶縁膜上への多結晶シリコン膜のエッチング量はより大きくなっている。処理温度が６６０℃であると、単結晶シリコン膜の成長速度は更に向上し、多結晶シリコン膜のエッチング量は更に大きくなる。従って、６２０〜６６０℃の温度範囲内では、多結晶シリコン膜がマイナス成長であり、設定温度が高くなるにつれて単結晶シリコン膜の成長速度が漸増するとともに多結晶シリコン膜の膜厚が漸減する。従って、この特性を利用して単結晶シリコン膜を選択成長させることができる。なお、シリコンゲルマニウムについても同様と推測される。 The inventors have discovered the following characteristics of a method for selectively growing single crystal silicon on a substrate surface using a low pressure CVD apparatus.
A processing chamber containing a substrate having a single crystal silicon portion and a polycrystalline silicon portion exposed on the surface is set to a temperature range of 620 to 660 ° C., and a gas containing Si as a constituent element together with a dilution gas is 4% of the total flow rate, By introducing a gas containing Cl as a constituent element at 1% with respect to the total flow rate, only the polycrystalline silicon portion can be removed. The etching amount of the polycrystalline silicon part can be increased as the temperature is increased within the temperature range, and the film grows thicker as the temperature is increased within the temperature range of the single crystal silicon part. A graph showing this property is shown in FIG. FIG. 1 is a graph plotting the values of the film growth rate of the single crystal silicon film and the polycrystalline silicon film when the temperature in the processing chamber is 620, 640, and 660 ° C., respectively. Also, SiH 4 (e.g. 40 sccm) as the gas 1 containing Si as a constituent element, Cl 2 as the gas containing Cl as a constituent element (e.g. 10 sccm), illustrates a case of using the H 2 (e.g., 1000 sccm) as a diluent gas It is. The horizontal axis indicates the temperature (° C.) in the processing chamber, and the vertical axis indicates the growth rate (arbitrary unit). The black plot indicates the growth rate of the single crystal silicon film, and the white plot indicates the growth rate of the polycrystalline silicon film.
When the processing temperature is 620 ° C., the growth rate value of the single crystal film is zero, and the growth rate value of the polycrystalline film is negative. When the growth rate is zero, it indicates that there is no change in the film thickness, and when the value of the growth rate is negative, it indicates that the film is etched. When the processing temperature is 640 ° C., the single crystal silicon film grows thicker through the opening of the exposed Si substrate, and the etching amount of the polycrystalline silicon film on the insulating film other than the Si opening is larger. When the processing temperature is 660 ° C., the growth rate of the single crystal silicon film is further improved, and the etching amount of the polycrystalline silicon film is further increased. Therefore, within the temperature range of 620 to 660 ° C., the polycrystalline silicon film is negatively grown. As the set temperature increases, the growth rate of the single crystal silicon film gradually increases and the thickness of the polycrystalline silicon film gradually decreases. Therefore, a single crystal silicon film can be selectively grown using this characteristic. The same applies to silicon germanium.

以下、図面を参照しながら上述の特性を利用した実施形態について詳細に説明する。   Hereinafter, embodiments using the above-described characteristics will be described in detail with reference to the drawings.

＜第１の実施の形態＞
本発明の第１の実施の形態について説明する。 <First Embodiment>
A first embodiment of the present invention will be described.

本実施形態に係る基板処理装置は、半導体装置集積回路（ＩＣ（Integrated Circuits））の製造に使用される半導体製造装置の一例として構成されているものである。下記の説明では、基板処理装置の一例として、基板に対し熱処理等を行う縦型の装置を使用した場合について述べる。   The substrate processing apparatus according to the present embodiment is configured as an example of a semiconductor manufacturing apparatus used for manufacturing a semiconductor device integrated circuit (IC (Integrated Circuits)). In the following description, a case where a vertical apparatus that performs heat treatment or the like on a substrate is used as an example of the substrate processing apparatus will be described.

図２は、本発明の実施形態における基板処理装置１０１の概略構成図である。   FIG. 2 is a schematic configuration diagram of the substrate processing apparatus 101 according to the embodiment of the present invention.

図２に示す通り基板処理装置１０１は、ガス供給系３００、移載機１０６、カセット１１０、処理炉２０２、ボート２１７、コントローラ２４０、真空排気装置２４６及びロードロック室１４０等を備える。   As shown in FIG. 2, the substrate processing apparatus 101 includes a gas supply system 300, a transfer machine 106, a cassette 110, a processing furnace 202, a boat 217, a controller 240, a vacuum exhaust device 246, a load lock chamber 140, and the like.

基板処理装置１０１内には複数のカセット１１０が収容されており、カセット１１０は、複数のウエハ２００を水平姿勢に整列させた状態で保持している。ウエハ２００は、円盤状に形成されている。   A plurality of cassettes 110 are accommodated in the substrate processing apparatus 101, and the cassette 110 holds the plurality of wafers 200 in a state of being aligned in a horizontal posture. The wafer 200 is formed in a disk shape.

移載機１０６は、ウエハ２００をカセット１１０からボート２１７へ移載したり、ボート２１７からカセット１１０へ移載したりするためのものであり、ウエハ２００をピックアップすることができるように構成されている。即ち、移載機１０６はウエハ２００をボート２１７に対し装填（ウエハチャージング）及び脱装（ウエハディスチャージング）が可能となっている。ボート２１７は、成膜処理開始前は処理炉２０２の真下に位置するロードロック室１４０内に収容されている。ロードロック室１４０の側壁には蓋１４１が設けられ、移載機１０６は蓋１４１を介してウエハチャージング及びウエハディスチャージングを行う。   The transfer device 106 is for transferring the wafer 200 from the cassette 110 to the boat 217, or transferring the wafer 200 from the boat 217 to the cassette 110, and is configured so that the wafer 200 can be picked up. Yes. That is, the transfer device 106 can load (wafer charging) and unload (wafer discharging) the wafers 200 on the boat 217. The boat 217 is accommodated in the load lock chamber 140 located immediately below the processing furnace 202 before the film forming process is started. A lid 141 is provided on the side wall of the load lock chamber 140, and the transfer device 106 performs wafer charging and wafer discharging via the lid 141.

処理炉２０２はヒータ２０６及びアウターチューブ２０５等を有する。アウターチューブ２０５の周囲にヒータ２０６が設けられており、アウターチューブ２０５を加熱することができるようになっている。更に処理炉２０２には、各種処理ガスを供給するガス供給系３００及び内部を真空排気する真空排気装置２４６が接続されている。処理炉２０２の詳細については後述する。   The processing furnace 202 includes a heater 206, an outer tube 205, and the like. A heater 206 is provided around the outer tube 205 so that the outer tube 205 can be heated. Further, the processing furnace 202 is connected to a gas supply system 300 that supplies various processing gases and an evacuation device 246 that evacuates the inside. Details of the processing furnace 202 will be described later.

コントローラ２４０は基板処理装置１０１の各種動作を制御する。   The controller 240 controls various operations of the substrate processing apparatus 101.

図３は、基板処理装置１０１の処理炉２０２の概略構成図であり、縦断面図として示されている。なお、図３はウエハ２００及びボート２１７が処理室２０１内に搬入された後の図である。図３を参照して処理炉２０２について説明する。   FIG. 3 is a schematic configuration diagram of the processing furnace 202 of the substrate processing apparatus 101, which is shown as a longitudinal sectional view. FIG. 3 is a view after the wafer 200 and the boat 217 are loaded into the processing chamber 201. The processing furnace 202 will be described with reference to FIG.

図２でも示したように、処理炉２０２は加熱機構としてのヒータ２０６を有する。ヒータ２０６は円筒形状であり、ヒータ素線とその周囲に設けられた断熱材より構成され、図示しない保持体に支持されることにより垂直に据え付けられている。   As shown in FIG. 2, the processing furnace 202 includes a heater 206 as a heating mechanism. The heater 206 has a cylindrical shape, is composed of a heater wire and a heat insulating material provided around the heater wire, and is vertically installed by being supported by a holding body (not shown).

ヒータ２０６の内側には、ヒータ２０６と同心円状にアウターチューブ２０５が配設されている。アウターチューブ２０５は、石英（ＳｉＯ２）、炭化シリコン（ＳｉＣ）その他の耐熱性材料からなる。アウターチューブ２０５は円筒形状に形成されており、アウターチューブ２０５の上端が閉塞し、下端が開口している。 An outer tube 205 is disposed inside the heater 206 so as to be concentric with the heater 206. The outer tube 205 is made of quartz (SiO 2 ), silicon carbide (SiC), or other heat resistant material. The outer tube 205 is formed in a cylindrical shape, and the upper end of the outer tube 205 is closed and the lower end is opened.

アウターチューブ２０５の下方には、マニホールド２０９が設けられている。マニホールド２０９はステンレスその他の金属材料からなる。マニホールド２０９が円筒形状に設けられ、マニホールド２０９の上端及び下端が開口している。
マニホールド２０９の径がアウターチューブ２０５の径に等しく、マニホールド２０９の上端がアウターチューブ２０５の下端に連結され、アウターチューブ２０５がマニホールド２０９に支持されている。マニホールド２０９とアウターチューブ２０５との間にはシール部材としてのＯリングが設けられている。マニホールド２０９が図示しない保持体に支持されることにより、アウターチューブ２０５は垂直に据え付けられた状態となっている。 A manifold 209 is provided below the outer tube 205. The manifold 209 is made of stainless steel or other metal material. The manifold 209 is provided in a cylindrical shape, and the upper end and the lower end of the manifold 209 are open.
The diameter of the manifold 209 is equal to the diameter of the outer tube 205, the upper end of the manifold 209 is connected to the lower end of the outer tube 205, and the outer tube 205 is supported by the manifold 209. An O-ring as a seal member is provided between the manifold 209 and the outer tube 205. Since the manifold 209 is supported by a holding body (not shown), the outer tube 205 is installed vertically.

アウターチューブ２０５とマニホールド２０９により反応容器が形成されている。そして、反応容器内の処理室２０１が、アウターチューブ２０５の中空２１２と、マニホールド２０９の中空であってアウターチューブ２０５とマニホールド２０９の接続部分よりも下側の下部空間２１３とに分けられる。   A reaction vessel is formed by the outer tube 205 and the manifold 209. Then, the processing chamber 201 in the reaction vessel is divided into a hollow 212 of the outer tube 205 and a lower space 213 that is hollow of the manifold 209 and below the connection portion of the outer tube 205 and the manifold 209.

マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９はステンレスその他の金属からなり、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリングが設けられている。シールキャップ２１９には、回転機構２５４が設けられている。回転機構２５４の回転軸２５５はシールキャップ２１９を貫通してボート２１７に接続されている。回転機構２５４は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、処理炉２０２の外側に設けられた昇降機構としての図示しない昇降モータ２４８によって垂直方向に昇降される。これによりボート２１７を処理室２０１に対し搬入搬出することが可能となっている。回転機構２５４及びボートエレベータ１１５には、駆動制御部２３７が電気的に接続されており、所望の動作をするよう所望のタイミングにて制御するように構成されている。   Below the manifold 209, a seal cap 219 is provided as a furnace port lid that can airtightly close the lower end opening of the manifold 209. The seal cap 219 is made of stainless steel or other metal and has a disk shape. On the upper surface of the seal cap 219, an O-ring as a seal member that comes into contact with the lower end of the manifold 209 is provided. The seal cap 219 is provided with a rotation mechanism 254. A rotation shaft 255 of the rotation mechanism 254 passes through the seal cap 219 and is connected to the boat 217. The rotation mechanism 254 is configured to rotate the wafer 200 by rotating the boat 217. The seal cap 219 is moved up and down in the vertical direction by a lifting motor 248 (not shown) as a lifting mechanism provided outside the processing furnace 202. Thereby, the boat 217 can be carried into and out of the processing chamber 201. A drive control unit 237 is electrically connected to the rotation mechanism 254 and the boat elevator 115, and is configured to control at a desired timing so as to perform a desired operation.

基板保持具としてのボート２１７は、石英、炭化シリコンその他の耐熱性材料からなり、複数枚（例えば５０〜１５０枚程度）のウエハ２００を水平姿勢でかつ互いに中心を揃えた状態で整列させて多段に保持するように構成されている。なおボート２１７の下部には、石英、炭化シリコンその他の耐熱性材料からなる円板形状をした断熱部材としての断熱板２１６が水平姿勢で多段に複数枚配置されており、ヒータ２０６からの熱がマニホールド２０９側に伝わりにくくなるよう構成されている。   A boat 217 as a substrate holder is made of quartz, silicon carbide, or other heat-resistant material, and a plurality of (for example, about 50 to 150) wafers 200 are aligned in a horizontal posture with their centers aligned with each other. Is configured to hold. At the bottom of the boat 217, a plurality of heat insulating plates 216 as disc-shaped heat insulating members made of quartz, silicon carbide or other heat-resistant materials are arranged in a multi-stage in a horizontal posture. It is configured to be difficult to be transmitted to the manifold 209 side.

また、アウターチューブ２０５の内部には温度センサ２６３が設けられている。
ヒータ２０６と温度センサ２６３には、電気的に温度制御部２３８が接続されており、温度センサ２６３により検出された温度情報に基づきヒータ２０６への通電具合を調整することにより処理室２０１内の温度が所望の温度分布となるよう所望のタイミングにて制御するように構成されている。 A temperature sensor 263 is provided inside the outer tube 205.
A temperature control unit 238 is electrically connected to the heater 206 and the temperature sensor 263, and the temperature in the processing chamber 201 is adjusted by adjusting the power supply to the heater 206 based on the temperature information detected by the temperature sensor 263. Is controlled at a desired timing so as to have a desired temperature distribution.

ガス供給管１６５がマニホールド２０９に設けられている。ガス供給管１６５はマニホールド２０９の外からマニホールド２０９を貫通して、処理室２０１内まで配管されている。ガス供給管１６５の下流側端部がノズルになっている。   A gas supply pipe 165 is provided in the manifold 209. The gas supply pipe 165 extends from the outside of the manifold 209 through the manifold 209 to the inside of the processing chamber 201. The downstream end of the gas supply pipe 165 is a nozzle.

ガス供給管１６５の下流側端部が中空２１２内にある。ガス供給管１６５の上流側がバルブ３２１〜３２４に接続されている。バルブ３２１はＭＦＣ（マスフローコントローラ）３１１を介してＳｉ系原料ガス供給源３０１に接続されている。同様に、バルブ３２２はＭＦＣ３１２を介してＧｅ系原料ガス供給源３０２に接続されている。バルブ３２３はＭＦＣ３１３を介して希釈ガス供給源３０３に接続されている。バルブ３２４はＭＦＣ３１４を介してエッチングガス供給源３０４に接続されている。   The downstream end of the gas supply pipe 165 is in the hollow 212. The upstream side of the gas supply pipe 165 is connected to the valves 321 to 324. The valve 321 is connected to a Si-based source gas supply source 301 via an MFC (mass flow controller) 311. Similarly, the valve 322 is connected to the Ge-based source gas supply source 302 via the MFC 312. The valve 323 is connected to the dilution gas supply source 303 via the MFC 313. The valve 324 is connected to the etching gas supply source 304 via the MFC 314.

Ｓｉ系原料ガス供給源３０１には、モノシランガス（ＳｉＨ４）、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２その他の構成元素としてＳｉを含むガスが封入されている。Ｇｅ系原料ガス供給源３０２には、モノゲルマンガス（ＧｅＨ４）、ＧｅＣｌ４その他の構成元素としてＧｅを含むガスが封入されている。希釈ガス供給源３０３には、水素ガス、ヘリウムガス、アルゴンガスその他の希釈ガスが封入されている。エッチングガス供給源３０４には、塩素ガス、塩化水素ガスその他の構成元素としてＣｌを含むガスが封入されている。 A Si-based source gas supply source 301 is filled with monosilane gas (SiH 4 ), Si 2 H 6 , Si 3 H 8 , SiCl 4 , SiHCl 3 , SiH 2 Cl 2, or other gas containing Si as a constituent element. . The Ge-based source gas supply source 302 is filled with a gas containing Ge as a constituent element such as monogermane gas (GeH 4 ), GeCl 4, or the like. Dilution gas supply source 303 is filled with hydrogen gas, helium gas, argon gas or other dilution gas. Etching gas supply source 304 is filled with chlorine gas, hydrogen chloride gas, or other gas containing Cl as a constituent element.

ＭＦＣ３１１〜３１４は、それに流れるガスの流量を検出するとともに、流量を調節するガス流量制御装置である。   The MFCs 311 to 314 are gas flow rate control devices that detect the flow rate of gas flowing through the MFCs 311 to 314 and adjust the flow rate.

ＭＦＣ３１１〜３１４及びバルブ３２１〜３２４にはガス流量制御部２３５が電気的に接続されており、供給するガスの流量が所望の流量となるよう所望のタイミングにて制御するように構成されている。   A gas flow rate control unit 235 is electrically connected to the MFCs 311 to 314 and the valves 321 to 324, and is configured to control at a desired timing so that the flow rate of the supplied gas becomes a desired flow rate.

マニホールド２０９にガス排気管２３１が設けられ、このガス排気管２３１が下部空間２１３に通じている。ガス排気管２３１の下流側には、圧力検出器としての圧力センサ２４３及び圧力調整器としてのＡＰＣバルブ２４２を介して、真空ポンプ等の真空排気装置２４６が接続されている。圧力センサ２４３及びＡＰＣバルブ２４２には、圧力制御部２３６が電気的に接続されており、圧力センサ２４３により検出された圧力に基づいてＡＰＣバルブ２４２の開度を調節することにより、処理室２０１内の圧力が所望の圧力となるように所望のタイミングにて制御するよう構成されている。   A gas exhaust pipe 231 is provided in the manifold 209, and the gas exhaust pipe 231 communicates with the lower space 213. A vacuum exhaust device 246 such as a vacuum pump is connected to the downstream side of the gas exhaust pipe 231 via a pressure sensor 243 as a pressure detector and an APC valve 242 as a pressure regulator. A pressure control unit 236 is electrically connected to the pressure sensor 243 and the APC valve 242, and the opening of the APC valve 242 is adjusted based on the pressure detected by the pressure sensor 243, so that the inside of the processing chamber 201. The pressure is controlled at a desired timing so that the pressure becomes a desired pressure.

ガス流量制御部２３５、圧力制御部２３６、駆動制御部２３７、温度制御部２３８は、操作部、入出力部をも構成し、基板処理装置１０１全体を制御する主制御部２３９に電気的に接続されている。これら、ガス流量制御部２３５、圧力制御部２３６、駆動制御部２３７、温度制御部２３８、主制御部２３９は、コントローラ２４０として構成されている。   The gas flow rate control unit 235, the pressure control unit 236, the drive control unit 237, and the temperature control unit 238 also constitute an operation unit and an input / output unit, and are electrically connected to a main control unit 239 that controls the entire substrate processing apparatus 101. Has been. These gas flow rate control unit 235, pressure control unit 236, drive control unit 237, temperature control unit 238, and main control unit 239 are configured as a controller 240.

次に、上記構成に係る基板処理装置１０１の主な動作とともに、図２〜図４を参照して基板上への単結晶シリコン膜製造方法及び半導体装置の製造方法について説明する。図４はウエハ２００の一部断面拡大図であり、ウエハ２００の表面及び絶縁膜４０１が全て単結晶膜で覆われるまでの工程図である。   Next, together with main operations of the substrate processing apparatus 101 having the above-described configuration, a method for manufacturing a single crystal silicon film on a substrate and a method for manufacturing a semiconductor device will be described with reference to FIGS. FIG. 4 is an enlarged partial cross-sectional view of the wafer 200, and is a process diagram until the surface of the wafer 200 and the insulating film 401 are all covered with a single crystal film.

工場内搬送装置（図示略）によって複数のカセット１１０が基板処理装置１０１内に搬入されると、移載機１０６はウエハ２００をカセット１１０からボート２１７に装填（ウエハチャージング）する。ボート２１７にウエハ２００を受け渡した移載機１０６は、カセット１１０に戻り後続のウエハ２００をボート２１７に装填する。
ウエハ２００は単結晶シリコンで構成され、その表面には絶縁膜４０１が部分的に形成されている。絶縁膜４０１の間には、ウエハ２００の表面の一部が露出し、その露出した部分が単結晶シリコン部４０３である。 When a plurality of cassettes 110 are carried into the substrate processing apparatus 101 by an in-factory transfer apparatus (not shown), the transfer machine 106 loads the wafers 200 from the cassettes 110 into the boat 217 (wafer charging). The transfer machine 106 that has delivered the wafer 200 to the boat 217 returns to the cassette 110 and loads the subsequent wafer 200 into the boat 217.
The wafer 200 is made of single crystal silicon, and an insulating film 401 is partially formed on the surface thereof. A part of the surface of the wafer 200 is exposed between the insulating films 401, and the exposed part is a single crystal silicon portion 403.

予め指定された枚数のウエハ２００がボート２１７に装填（ウエハチャージング）されると、コントローラ２４０が駆動制御部２３７によりボートエレベータ１１５を上昇動作させる。そうすると、ウエハ２００群を保持したボート２１７がボートエレベータ１１５の上昇動作により処理炉２０２内に搬入（ボートローディング）され、マニホールド２０９の下端の開口がシールキャップ２１９によって閉塞される。そして、コントローラ２４０が駆動制御部２３７によりボートエレベータ１１５を作動させる。   When a predetermined number of wafers 200 are loaded into the boat 217 (wafer charging), the controller 240 causes the drive control unit 237 to raise the boat elevator 115. Then, the boat 217 holding the wafer 200 group is loaded into the processing furnace 202 (boat loading) by the ascending operation of the boat elevator 115, and the lower end opening of the manifold 209 is closed by the seal cap 219. Then, the controller 240 operates the boat elevator 115 by the drive control unit 237.

続いて、コントローラ２４０が圧力制御部２３６により真空排気装置２４６を動作させると、処理室２０１内が所望の圧力（真空度）となるように真空排気装置２４６によって真空排気される。この際、処理室２０１内の圧力は圧力センサ２４３で測定され、この測定された圧力に基づきＡＰＣバルブ２４２がコントローラ２４０の圧力制御部２３６によりフィードバック制御される。
また、コントローラ２４０が温度制御部２３８によりヒータ２０６を発熱させると、処理室２０１内が所望の温度となるようにヒータ２０６によって加熱される。この際、処理室２０１内が５３０〜５８０℃となるように温度センサ２６３が検出した温度情報に基づきヒータ２０６への通電具合がコントローラ２４０の温度制御部２３８によってフィードバック制御される。
続いて、コントローラ２４０が駆動制御部２３７によって回転機構２５４の回転を開始させる。回転機構２５４により、ボート２１７が回転されることでウエハ２００が回転される。 Subsequently, when the controller 240 causes the pressure control unit 236 to operate the vacuum exhaust device 246, the vacuum exhaust device 246 performs vacuum exhaust so that the inside of the processing chamber 201 has a desired pressure (degree of vacuum). At this time, the pressure in the processing chamber 201 is measured by the pressure sensor 243, and the APC valve 242 is feedback-controlled by the pressure control unit 236 of the controller 240 based on the measured pressure.
Further, when the controller 240 causes the temperature controller 238 to generate heat, the heater 206 heats the inside of the processing chamber 201 to a desired temperature. At this time, the temperature control unit 238 of the controller 240 feedback-controls the power supply to the heater 206 based on the temperature information detected by the temperature sensor 263 so that the inside of the processing chamber 201 becomes 530 to 580 ° C.
Subsequently, the controller 240 causes the drive control unit 237 to start the rotation of the rotation mechanism 254. The wafer 200 is rotated by rotating the boat 217 by the rotation mechanism 254.

そして、コントローラ２４０がガス流量制御部２３５によってＭＦＣ３１１，３１３の設定流量を所定の流量に設定した後、バルブ３２１，３２３を開く。そうすると、Ｓｉ系原料ガス及び希釈ガスがガス供給管１６５を流通して処理室２０１内に導入され、ウエハ２００がＳｉ系原料ガス及び希釈ガスに曝露される。Ｓｉ系原料ガスが処理室２０１内を通過する際にウエハ２００と接触することによりウエハ２００の表面にアモルファスのシリコン膜４０２が堆積する。絶縁膜４０１を含むウエハ２００の表面全体がアモルファスのシリコン膜４０２で覆われる（成膜工程ａ）。
予め設定された時間が経過すると、コントローラ２４０はバルブ３２１，３２３を閉じる。 Then, after the controller 240 sets the set flow rates of the MFCs 311 and 313 to a predetermined flow rate by the gas flow rate control unit 235, the valves 321 and 323 are opened. Then, the Si-based source gas and the dilution gas are introduced into the processing chamber 201 through the gas supply pipe 165, and the wafer 200 is exposed to the Si-based source gas and the dilution gas. An amorphous silicon film 402 is deposited on the surface of the wafer 200 by contacting the wafer 200 when the Si-based source gas passes through the processing chamber 201. The entire surface of the wafer 200 including the insulating film 401 is covered with an amorphous silicon film 402 (film formation step a).
When a preset time has elapsed, the controller 240 closes the valves 321 and 323.

コントローラ２４０は温度制御部２３８によって、ヒータ２０６の設定温度を５００〜７００℃に設定し、温度センサ２６３が検出した温度情報に基づきヒータ２０６への通電具合がコントローラ２４０の温度制御部２３８によってフィードバック制御される。このヒータ２０６の昇温処理により処理室２０１が加熱されるとともに、ウエハ２００及びアモルファスのシリコン膜４０２が加熱される。アモルファスのシリコン膜４０２が加熱されると、アモルファスのシリコン膜４０２が多結晶化する。ところが、アモルファスのシリコン膜４０２はウエハ２００の単結晶構造を種として単結晶シリコン部４０３に重なった部分から単結晶化していく。そのため、単結晶化した部分（以下、単結晶化部）４０４は絶縁膜４０１の縁を越えて絶縁膜４０１の上にも広がり（横方向エピタキシャル成長）、多結晶化した部分（以下、多結晶化部）４０５が絶縁膜４０１の中央部にある（加熱工程ｂ）。
これにより、絶縁膜４０１の縁部分の一部が単結晶化部４０４で覆われる。 The controller 240 sets the set temperature of the heater 206 to 500 to 700 ° C. by the temperature control unit 238, and the temperature control unit 238 of the controller 240 performs feedback control of the power supply state to the heater 206 based on the temperature information detected by the temperature sensor 263. Is done. The heating chamber 206 heats up the processing chamber 201 and heats the wafer 200 and the amorphous silicon film 402. When the amorphous silicon film 402 is heated, the amorphous silicon film 402 is polycrystallized. However, the amorphous silicon film 402 is single-crystallized from a portion overlapping the single crystal silicon portion 403 using the single crystal structure of the wafer 200 as a seed. Therefore, a single crystallized portion (hereinafter referred to as single crystallized portion) 404 extends over the insulating film 401 beyond the edge of the insulating film 401 (lateral epitaxial growth), and a polycrystallized portion (hereinafter referred to as polycrystallized). Part) 405 is in the central part of the insulating film 401 (heating step b).
Thereby, a part of the edge portion of the insulating film 401 is covered with the single crystallized portion 404.

予め設定された時間が経過すると、コントローラ２４０はヒータ２０６の設定温度を６２０〜６６０℃に設定する。コントローラ２４０が温度センサ２６３による検出温度が６２０〜６６０℃に達したことを認識したら、ＭＦＣ３１１の設定流量を全流量の４％となるよう設定し、ＭＦＣ３１４の設定流量を全流量の１％となるよう設定し、ＭＦＣ３１３の設定流量を全流量の９５％となるように設定した後、バルブ３２１，３２３，３２４を開く。これによりＳｉ系原料ガス、希釈ガス及びエッチングガスがガス供給管１６５を流通して処理室２０１内に導入され、ウエハ２００がこれに曝露される。Ｓｉ系原料ガス及びエッチングガスが処理室２０１内を通過する際にウエハ２００の表面と接触することにより多結晶化部４０５がエッチングされ、単結晶化部４０４は残留したままである（選択成長工程ｃ）。なお、選択成長工程において単結晶化部４０４が残留していれば、単結晶化部４０４が成長してもよい。
予め設定された時間が経過すると、コントローラ２４０はバルブ３２１〜３２４を閉じる。 When a preset time has elapsed, the controller 240 sets the set temperature of the heater 206 to 620 to 660 ° C. When the controller 240 recognizes that the temperature detected by the temperature sensor 263 has reached 620 to 660 ° C., the set flow rate of the MFC 311 is set to 4% of the total flow rate, and the set flow rate of the MFC 314 becomes 1% of the total flow rate. After setting so that the set flow rate of the MFC 313 is 95% of the total flow rate, the valves 321, 323 and 324 are opened. As a result, the Si-based source gas, the dilution gas, and the etching gas are introduced into the processing chamber 201 through the gas supply pipe 165, and the wafer 200 is exposed thereto. When the Si-based source gas and the etching gas pass through the inside of the processing chamber 201, the polycrystallized portion 405 is etched by contacting the surface of the wafer 200, and the single crystallized portion 404 remains (selective growth process). c). Note that the single crystallized portion 404 may grow as long as the single crystallized portion 404 remains in the selective growth step.
When a preset time has elapsed, the controller 240 closes the valves 321 to 324.

以後、上述の成膜工程、加熱工程、選択成長工程を繰り返し（工程ｄ〜ｈ）、その繰り返しを絶縁膜４０１を含むウエハ２００の表面全体が単結晶膜で覆われるまで行う（工程ｈ）。   Thereafter, the above-described film formation process, heating process, and selective growth process are repeated (processes d to h), and the process is repeated until the entire surface of the wafer 200 including the insulating film 401 is covered with the single crystal film (process h).

つまり、２回目の成膜工程において、再度Ｓｉ系原料ガス及び希釈ガスを処理室２０１内に導入し、ウエハ２００がＳｉ系原料ガス及び希釈ガスに曝露されることでウエハ２００の表面上にアモルファスのシリコン膜４０２が堆積する（工程ｄ）。   That is, in the second film formation process, the Si-based source gas and the dilution gas are again introduced into the processing chamber 201, and the wafer 200 is exposed to the Si-based source gas and the dilution gas, so that the amorphous state is formed on the surface of the wafer 200. A silicon film 402 is deposited (step d).

２回目の加熱工程において、処理室２０１の温度を所定温度にし、ウエハ２００を加熱すると、アモルファスのシリコン膜４０２の一部（絶縁膜４０１の上の部分）が多結晶化して多結晶化部４０５となる。１回目の成膜工程で形成された単結晶化部４０４と重なった部分は単結晶化部４０４を種として横方向エピタキシャル成長し、単結晶化部４０４が大きくなる。そのため、絶縁膜４０１の単結晶化部４０４に覆われた部分がさらに大きくなり、絶縁膜４０１の表面の一部分を除いてほぼ全体が単結晶化部４０４に覆われた状態となる（工程ｅ）。   In the second heating step, when the temperature of the processing chamber 201 is set to a predetermined temperature and the wafer 200 is heated, a part of the amorphous silicon film 402 (portion on the insulating film 401) is polycrystallized and a polycrystallized portion 405 is obtained. It becomes. A portion overlapping with the single crystallized portion 404 formed in the first film formation step undergoes lateral epitaxial growth using the single crystallized portion 404 as a seed, and the single crystallized portion 404 becomes large. Therefore, the portion of the insulating film 401 covered with the single crystallized portion 404 is further enlarged, and almost the entire portion except for a part of the surface of the insulating film 401 is covered with the single crystallized portion 404 (step e). .

２回目の選択成長工程において、処理室２０１の温度を所定温度にするとともに、Ｓｉ系原料ガスを全流量の４％、エッチングガスを全流量の１％、希釈ガスを全流量の９５％として処理室２０１内に導入し、ウエハ２００をこれに曝露する。これにより単結晶化部４０４を残し多結晶化部４０５がエッチングされる（工程ｆ）。   In the second selective growth step, the temperature of the processing chamber 201 is set to a predetermined temperature, the Si-based source gas is processed at 4% of the total flow rate, the etching gas is set at 1% of the total flow rate, and the dilution gas is processed at 95% of the total flow rate. The wafer 200 is introduced into the chamber 201 and the wafer 200 is exposed thereto. As a result, the polycrystallized portion 405 is etched leaving the single crystallized portion 404 (step f).

３回目の成膜工程において、Ｓｉ系原料ガス及び希釈ガスを処理室２０１内に導入し、ウエハ２００をこれに曝露することでアモルファスのシリコン膜４０２を堆積させる（工程ｇ）。   In the third film formation process, Si-based source gas and dilution gas are introduced into the processing chamber 201, and the amorphous silicon film 402 is deposited by exposing the wafer 200 to the process chamber 201 (process g).

３回目の加熱工程において、処理室内の温度を所定の温度にし、ウエハ２００を加熱することで、アモルファスのシリコン膜４０２が単結晶化部４０４を種として単結晶化され、単結晶化部４０４が横方向エピタキシャル成長する。これにより絶縁膜４０１全体が単結晶化部４０４によって覆われる（工程ｈ）。   In the third heating step, the temperature in the processing chamber is set to a predetermined temperature and the wafer 200 is heated, whereby the amorphous silicon film 402 is single-crystallized using the single-crystallized portion 404 as a seed, and the single-crystallized portion 404 is formed. Perform lateral epitaxial growth. As a result, the entire insulating film 401 is covered with the single crystallized portion 404 (step h).

絶縁膜４０１の全体が単結晶化部４０４によって覆われたら、コントローラ２４０はヒータ２０６による加熱を停止する。またコントローラ２４０は真空排気装置２４６を停止するとともに、不活性ガス供給源（図示略）から供給される不活性ガスを処理室２０１内に導入する。これにより、処理室２０１内が不活性ガスで置換されると共に、処理室２０１内の圧力が常圧に復帰される。   When the entire insulating film 401 is covered with the single crystallization portion 404, the controller 240 stops heating by the heater 206. In addition, the controller 240 stops the evacuation device 246 and introduces an inert gas supplied from an inert gas supply source (not shown) into the processing chamber 201. Thereby, the inside of the processing chamber 201 is replaced with the inert gas, and the pressure in the processing chamber 201 is returned to the normal pressure.

続いて、コントローラ２４０が駆動制御部２３７により回転機構２５４を停止させるとともにボートエレベータ１１５を下降動作させる。シールキャップ２１９及びボート２１７がボートエレベータ１１５の下降動作により下降されて、マニホールド２０９の下端が開口されるとともに、ウエハ２００を保持したボート２１７が処理室２０１からロードロック室１４０に搬出（ボートアンローディング）される。続いて移載機１０６により、蓋１４１を介して処理済ウエハ２００がボート２１７からカセット１１０に移載される。処理済ウエハ２００が載置されたカセット１１０は、工場内搬送装置（図示略）によって基板処理装置１０１から取り出される。   Subsequently, the controller 240 causes the drive control unit 237 to stop the rotation mechanism 254 and lower the boat elevator 115. The seal cap 219 and the boat 217 are lowered by the lowering operation of the boat elevator 115, the lower end of the manifold 209 is opened, and the boat 217 holding the wafer 200 is carried out from the processing chamber 201 to the load lock chamber 140 (boat unloading). ) Subsequently, the processed wafer 200 is transferred from the boat 217 to the cassette 110 by the transfer device 106 via the lid 141. The cassette 110 on which the processed wafer 200 is placed is taken out from the substrate processing apparatus 101 by a factory transfer apparatus (not shown).

なお、本実施形態は絶縁膜４０１上に単結晶シリコンを成長させる方法について示しているが、単結晶シリコンでなく単結晶シリコンゲルマニウムを成長させるものとしてもよい。その場合には、単結晶シリコンゲルマニウム部及び絶縁膜が露出したウエハを用い、Ｓｉ系原料ガスと同時にＧｅ系原料ガスを供給することにより単結晶シリコンゲルマニウムを成長させる。その場合には、ガス供給源としてＧｅ系原料ガス供給源３０２を用い、供給流量をＭＦＣ３１２により調節し、バルブ３２２を介して処理室２０１内にゲルマンガスを導入する。
また、本実施形態では絶縁膜４０１を完全に単結晶化部４０４で覆うまでに、シリコン成膜工程を３回、加熱工程を３回、選択成長工程を２回行っているが、この回数に限らず、絶縁膜４０１の表面全体が単結晶化部４０４で覆われればこの回数より少なくてもよいし多くてもよい。この回数はデバイスのサイズにもよるが、１．５μｍ程度／回として全工程を２〜３回程度繰り返すことが好ましい。表面全体が単結晶で覆われることはさらなる表面へのパターン形成を行うために必要な技術である。
また、本実施形態のように全ての処理を同一の処理炉で行ってもよいが、成膜工程と、加熱工程及び選択成長処理は、反応炉を分けて実施してもよい。反応炉を分けると時間短縮になり、効率が良い。 Note that although this embodiment shows a method of growing single crystal silicon on the insulating film 401, single crystal silicon germanium may be grown instead of single crystal silicon. In that case, a single crystal silicon germanium is grown by supplying a Ge-based source gas simultaneously with the Si-based source gas using a wafer in which the single-crystal silicon germanium portion and the insulating film are exposed. In that case, the Ge-based source gas supply source 302 is used as a gas supply source, the supply flow rate is adjusted by the MFC 312, and germane gas is introduced into the processing chamber 201 through the valve 322.
In this embodiment, the silicon film formation process is performed three times, the heating process is performed three times, and the selective growth process is performed twice until the insulating film 401 is completely covered with the single crystallized portion 404. The number of times may be less or more as long as the entire surface of the insulating film 401 is covered with the single crystallized portion 404. Although the number of times depends on the size of the device, it is preferable to repeat the whole process about 2 to 3 times at about 1.5 μm / time. Covering the entire surface with a single crystal is a necessary technique for patterning on a further surface.
Moreover, although all the processes may be performed in the same processing furnace as in the present embodiment, the film forming process, the heating process, and the selective growth process may be performed separately in the reaction furnace. Separation of reactors reduces time and increases efficiency.

以上に示された本発明の実施形態によれば、単結晶シリコンを成長させるとともに多結晶シリコンを除去するエピタキシャル選択成長を行うことができる。これにより、成膜工程及び加熱工程において生じた多結晶シリコン部を選択成長工程により除去できるので、高温でアモルファスシリコンの成膜処理を行うことができる。成膜処理を高温で行うことで、成膜処理における成膜速度が向上する。従って、半導体装置の製造にかかる時間を短縮化することができる。
また、各工程を複数回繰り返すことで基板表面全体に均一な膜厚で単結晶膜を形成することができると考えられ、単結晶膜上に積層状に回路パターンを形成することができる。 According to the embodiment of the present invention described above, it is possible to perform epitaxial selective growth in which single crystal silicon is grown and polycrystalline silicon is removed. Thereby, since the polycrystalline silicon portion generated in the film forming process and the heating process can be removed by the selective growth process, the amorphous silicon film forming process can be performed at a high temperature. By performing the film forming process at a high temperature, the film forming speed in the film forming process is improved. Therefore, the time required for manufacturing the semiconductor device can be shortened.
Further, it is considered that a single crystal film can be formed with a uniform film thickness on the entire substrate surface by repeating each step a plurality of times, and a circuit pattern can be formed in a laminated form on the single crystal film.

＜第２の実施の形態＞
次に、本発明の第２の実施の形態について説明する。
第２の実施形態においても第１の実施形態と同様の基板処理装置を使用する。 <Second Embodiment>
Next, a second embodiment of the present invention will be described.
Also in the second embodiment, the same substrate processing apparatus as in the first embodiment is used.

図５は半導体回路層を積層していく３次元ＬＳＩ製造プロセスの工程図である。   FIG. 5 is a process diagram of a three-dimensional LSI manufacturing process in which semiconductor circuit layers are stacked.

回路基板４２０の最上層の半導体回路層４３０においては、単結晶のシリコン部４２３の一部にホウ素化合物、リン化合物その他ドープ材がドープされ、そのドープ部分がドレイン・ソース４２２となり、ドレイン・ソース４２２の間の部分の上に絶縁膜を介して半導体膜４２５がパターニングされ、更に、半導体膜４２５及びドレイン・ソース４２２の上にメタル４２１がパターニングされている。回路基板４２０は処理室２０１内に収容される。
工程ｉに示す回路基板４２０はメタル４２１及び単結晶シリコン部４２３の一部が表面に露出している。まず、この回路基板４２０のメタル４２１を覆うようにして絶縁膜４２６が形成される（工程ｊ）。このとき単結晶シリコン部４２３の一部は絶縁膜４２６に覆われずに露出した状態のままである。従って回路基板４２０の表面には、絶縁膜４２６及び単結晶シリコン部４２３の一部のみが露出していることとなる。 In the uppermost semiconductor circuit layer 430 of the circuit board 420, a part of the single crystal silicon portion 423 is doped with a boron compound, a phosphorus compound, or other doping material, and the doped portion becomes the drain / source 422, and the drain / source 422. A semiconductor film 425 is patterned on the portion between them via an insulating film, and a metal 421 is patterned on the semiconductor film 425 and the drain / source 422. The circuit board 420 is accommodated in the processing chamber 201.
In the circuit board 420 shown in step i, the metal 421 and a part of the single crystal silicon portion 423 are exposed on the surface. First, an insulating film 426 is formed so as to cover the metal 421 of the circuit board 420 (step j). At this time, part of the single crystal silicon portion 423 remains exposed without being covered with the insulating film 426. Therefore, only part of the insulating film 426 and the single crystal silicon portion 423 is exposed on the surface of the circuit board 420.

処理室２０１を所定温度に設定するとともに、処理室２０１内にＳｉ系原料ガス及び希釈ガスを導入し、回路基板４２０をこれに曝露する。そうすると、回路基板４２０の表面にアモルファスのシリコン膜４２７が形成する。アモルファスのシリコン膜４２７によって絶縁膜４２６及び単結晶シリコン部４２３が覆われる（工程ｋ）。   While the processing chamber 201 is set to a predetermined temperature, a Si-based source gas and a dilution gas are introduced into the processing chamber 201 to expose the circuit board 420 thereto. As a result, an amorphous silicon film 427 is formed on the surface of the circuit board 420. The insulating film 426 and the single crystal silicon portion 423 are covered with the amorphous silicon film 427 (step k).

処理室２０１を所定温度に設定し、回路基板４２０を加熱処理すると、アモルファスのシリコン膜４２７が多結晶化し、多結晶化部４２９となる。一方、シリコン膜４２７の単結晶シリコン部４２３に重なった部分は横方向エピタキシャル成長し、単結晶化部４２８となる。そのため、単結晶化部４２８は絶縁膜４２６の一部を覆い、それ以外の部分を多結晶化部４２９が覆う（工程ｍ）。   When the processing chamber 201 is set to a predetermined temperature and the circuit substrate 420 is heated, the amorphous silicon film 427 is polycrystallized to be a polycrystallized portion 429. On the other hand, the portion of the silicon film 427 that overlaps with the single crystal silicon portion 423 undergoes lateral epitaxial growth to become a single crystal portion 428. Therefore, the single crystallization portion 428 covers a part of the insulating film 426 and the other portion is covered by the polycrystallization portion 429 (step m).

処理室を所定の温度に設定するとともに、処理室２０１内にＳｉ系原料ガス、希釈ガス及びエッチングガスを導入し、回路基板４２０をこれに曝露する。これにより単結晶化部４０４を残しつつ、多結晶化部４２９のみがエッチングされる（工程ｎ）。   While the processing chamber is set to a predetermined temperature, Si-based source gas, dilution gas, and etching gas are introduced into the processing chamber 201 to expose the circuit board 420 to the processing chamber 201. As a result, only the polycrystallized portion 429 is etched while leaving the single crystallized portion 404 (step n).

２回目の成膜工程において、処理室２０１内を所定温度に設定した上で、処理室２０１内にＳｉ系原料ガスを導入し、アモルファスのシリコン膜４２７を形成する。アモルファスのシリコン膜４２７は回路基板４２０の表面全体を覆う（工程ｐ）。   In the second deposition step, the inside of the processing chamber 201 is set to a predetermined temperature, and an Si-based source gas is introduced into the processing chamber 201 to form an amorphous silicon film 427. The amorphous silicon film 427 covers the entire surface of the circuit board 420 (step p).

２回目の加熱工程において、処理室２０１内を所定温度に設定し、回路基板４２０を加熱すると、アモルファスのシリコン膜４２７の一部が多結晶化し多結晶化部４２９となる（工程ｑ）。アモルファスのシリコン膜４２７の一部は１回目の成膜工程で形成された単結晶化部４２８と重なった部分から横方向エピタキシャル成長し、単結晶化部４２８となる。よって単結晶化部４２８が絶縁膜４２６を覆う範囲が拡大し、それ以外の部分を多結晶化部４２９が覆う。   In the second heating process, when the inside of the processing chamber 201 is set to a predetermined temperature and the circuit board 420 is heated, a part of the amorphous silicon film 427 is polycrystallized to become a polycrystallized portion 429 (process q). A part of the amorphous silicon film 427 is epitaxially grown in a lateral direction from a portion overlapping with the single crystallized portion 428 formed in the first film formation process, and becomes a single crystallized portion 428. Therefore, the range in which the single crystallized portion 428 covers the insulating film 426 is enlarged, and the polycrystallized portion 429 covers the other portions.

２回目の選択成長工程において、処理室２０１内を所定温度にし、処理室２０１内にＳｉ系原料ガス、希釈ガス及びエッチングガスを導入することで、回路基板４２０の単結晶化部４２８を残しつつ多結晶化部４２９のみがエッチングされる（工程ｒ）。   In the second selective growth step, the inside of the processing chamber 201 is set to a predetermined temperature, and the Si-based source gas, the dilution gas, and the etching gas are introduced into the processing chamber 201, so that the single crystallization portion 428 of the circuit board 420 remains. Only the polycrystallized portion 429 is etched (step r).

３回目の成膜工程において、処理室２０１内を所定温度にした上で、処理室２０１内にＳｉ系原料ガス及び希釈ガスを導入し、アモルファスのシリコン膜４２７を形成する（工程ｓ）。   In the third film formation step, the inside of the processing chamber 201 is set to a predetermined temperature, and an Si-based source gas and a dilution gas are introduced into the processing chamber 201 to form an amorphous silicon film 427 (step s).

３回目の加熱工程において、回路基板４２０を加熱処理するとアモルファスのシリコン膜４２７が全て横方向エピタキシャル成長し、絶縁膜４２６全体が単結晶化部４２８で覆われる（工程ｔ）。   In the third heating step, when the circuit substrate 420 is heat-treated, the amorphous silicon film 427 is all laterally epitaxially grown, and the entire insulating film 426 is covered with the single crystallized portion 428 (step t).

以上のようにして絶縁膜４２６を単結晶シリコン膜４２８で覆った回路基板４２０には、更に半導体回路をパターニングすることができる。この方法によりＬＳＩをより高密度に集積化することが可能である。
なお、本実施形態は単結晶シリコン膜を成長させてＬＳＩを集積化するものであったが、Ｓｉ系原料ガスと同時にＧｅ系原料ガスを導入し単結晶シリコンゲルマニウム膜を成長させてもよい。
また、本実施形態では成膜工程を３回、加熱工程を３回、選択成長工程を２回行っているが、各工程の回数はこれに限られず、絶縁膜の表面全体を単結晶シリコン膜で覆うことができればこれより少なくてもよいし多くてもよい。 A semiconductor circuit can be further patterned on the circuit substrate 420 in which the insulating film 426 is covered with the single crystal silicon film 428 as described above. With this method, LSIs can be integrated with higher density.
In this embodiment, the single crystal silicon film is grown to integrate the LSI. However, the Ge based source gas may be introduced simultaneously with the Si based source gas to grow the single crystal silicon germanium film.
In this embodiment, the film forming process is performed three times, the heating process is performed three times, and the selective growth process is performed twice. However, the number of times of each process is not limited to this, and the entire surface of the insulating film is formed on the single crystal silicon film. If it can be covered with, it may be less or more than this.

以上、本発明の好ましい実施形態を説明したが、本発明の好ましい第１の態様によれば、
単結晶シリコン部及び絶縁部が表面において露出した複数の基板を所定の間隔で積層状に保持し、構成元素としてＳｉを含むガスの雰囲気中に曝露し、前記単結晶シリコン部及び前記絶縁部の上にアモルファスのシリコン膜を成膜する成膜工程と、
前記成膜工程後に、前記シリコン膜を加熱して、前記単結晶シリコン部を基にして前記アモルファスのシリコン膜を単結晶化させる加熱工程と、
前記加熱工程後に、前記基板を構成元素としてＳｉを含むガス及び構成元素としてＣｌを含むガスの混合雰囲気中に曝露し、前記単結晶化した部分を残留させつつ、前記絶縁部の上の単結晶化しなかった部分を除去する選択成長工程と、を含み、
前記基板に対して、前記成膜工程、前記加熱工程及び前記選択成長工程を繰り返すことを特徴とする半導体装置の製造方法が提供される。 While preferred embodiments of the present invention have been described above, according to a preferred first aspect of the present invention,
A plurality of substrates in which the single crystal silicon part and the insulating part are exposed on the surface are held in a laminated form at a predetermined interval, and are exposed to a gas atmosphere containing Si as a constituent element, and the single crystal silicon part and the insulating part A film forming process for forming an amorphous silicon film on the surface;
A heating step of heating the silicon film after the film forming step to single crystallize the amorphous silicon film based on the single crystal silicon portion;
After the heating step, the substrate is exposed to a mixed atmosphere of a gas containing Si as a constituent element and a gas containing Cl as a constituent element, and the single crystal on the insulating portion is left while the single crystallized portion remains. And a selective growth step for removing a portion that has not been converted,
There is provided a method for manufacturing a semiconductor device, wherein the film forming step, the heating step, and the selective growth step are repeated for the substrate.

好ましくは、前記第１の態様において、
前記基板に対して、前記成膜工程、前記加熱工程及び前記選択成長工程を繰り返している際に、前記加熱工程において前記絶縁部全体が単結晶シリコンによって覆われたら、その繰り返しを終了する。 Preferably, in the first aspect,
When the film formation step, the heating step, and the selective growth step are repeated for the substrate, if the entire insulating portion is covered with single crystal silicon in the heating step, the repetition is finished.

好ましくは、前記第１の態様において、
前記選択成長工程において、前記混合雰囲気は前記構成元素としてＳｉを含むガスと前記構成元素としてＣｌを含むガスの割合が４：１であり、その温度は６２０℃以上である。 Preferably, in the first aspect,
In the selective growth step, the ratio of the gas containing Si as the constituent element to the gas containing Cl as the constituent element is 4: 1 in the mixed atmosphere, and the temperature is 620 ° C. or more.

好ましくは、前記第１の態様において、
前記選択成長工程において、前記混合雰囲気は前記構成元素としてＳｉを含むガスが４％、前記構成元素としてＣｌを含むガスが１％、希釈ガスが９５％の割合であり、その温度は６２０〜６６０℃の範囲内である。 Preferably, in the first aspect,
In the selective growth step, the mixed atmosphere has a ratio of 4% of a gas containing Si as the constituent element, 1% of a gas containing Cl as the constituent element, and 95% of a dilution gas, and its temperature is 620 to 660. Within the range of ° C.

好ましくは、前記第１の態様において、
前記構成元素としてＳｉを含むガスはＳｉＨ４であり、前記構成元素としてＣｌを含むガスはＣｌ２である。 Preferably, in the first aspect,
The gas containing Si as the constituent element is SiH 4 , and the gas containing Cl as the constituent element is Cl 2 .

本発明の好ましい第２の態様によれば、
単結晶シリコン部及び絶縁部が表面において露出した複数の基板を所定の間隔で積層状に保持し、構成元素としてＳｉを含むガスの雰囲気中に曝露し、前記単結晶シリコン部及び前記絶縁部の上にアモルファスのシリコン膜を成膜する成膜工程と、
前記成膜工程後に、前記シリコン膜を加熱して、前記単結晶シリコン部を基にして前記アモルファスのシリコン膜を単結晶化させる加熱工程と、
前記加熱工程後に、前記基板を構成元素としてＳｉを含むガス及び構成元素としてＣｌを含むガスの混合雰囲気中に曝露し、前記単結晶化した部分を残留させつつ、前記絶縁部の上の単結晶化しなかった部分を除去する選択成長工程と、を含み、
前記基板に対して、前記成膜工程、前記加熱工程及び前記選択成長工程を繰り返すことを特徴とする単結晶シリコン膜の製造方法が提供される。 According to a preferred second aspect of the invention,
A plurality of substrates in which the single crystal silicon part and the insulating part are exposed on the surface are held in a laminated form at a predetermined interval, and are exposed to a gas atmosphere containing Si as a constituent element, and the single crystal silicon part and the insulating part A film forming process for forming an amorphous silicon film on the surface;
A heating step of heating the silicon film after the film forming step to single crystallize the amorphous silicon film based on the single crystal silicon portion;
After the heating step, the substrate is exposed to a mixed atmosphere of a gas containing Si as a constituent element and a gas containing Cl as a constituent element, and the single crystal on the insulating portion is left while the single crystallized portion remains. And a selective growth step for removing a portion that has not been converted,
There is provided a method for producing a single crystal silicon film, wherein the film forming step, the heating step, and the selective growth step are repeated for the substrate.

好ましくは、前記第２の態様において、
前記基板に対して、前記成膜工程、前記加熱工程及び前記選択成長工程を繰り返している際に、前記加熱工程において前記絶縁部全体が単結晶シリコンによって覆われたら、その繰り返しを終了する。 Preferably, in the second aspect,
When the film formation step, the heating step, and the selective growth step are repeated for the substrate, if the entire insulating portion is covered with single crystal silicon in the heating step, the repetition is finished.

好ましくは、前記第２の態様において、
前記選択成長工程において、前記混合雰囲気は前記構成元素としてＳｉを含むガスと前記構成元素としてＣｌを含むガスの割合が４：１であり、その温度は６２０℃以上である。 Preferably, in the second aspect,
In the selective growth step, the ratio of the gas containing Si as the constituent element to the gas containing Cl as the constituent element is 4: 1 in the mixed atmosphere, and the temperature is 620 ° C. or more.

好ましくは、前記第２の態様において、
前記選択成長工程において、前記混合雰囲気は前記構成元素としてＳｉを含むガスが４％、前記構成元素としてＣｌを含むガスが１％、希釈ガスが９５％の割合であり、その温度は６２０〜６６０℃の範囲内である。 Preferably, in the second aspect,
In the selective growth step, the mixed atmosphere has a ratio of 4% of a gas containing Si as the constituent element, 1% of a gas containing Cl as the constituent element, and 95% of a dilution gas, and its temperature is 620 to 660. Within the range of ° C.

好ましくは、前記第２の態様において、
前記構成元素としてＳｉを含むガスはＳｉＨ４であり、前記構成元素としてＣｌを含むガスはＣｌ２である。 Preferably, in the second aspect,
The gas containing Si as the constituent element is SiH 4 , and the gas containing Cl as the constituent element is Cl 2 .

本発明の好ましい第３の態様によれば、
単結晶シリコンゲルマニウム部及び絶縁部が表面において露出した複数の基板を所定の間隔で積層状に保持し、構成元素としてＳｉを含むガス及び構成元素としてＧｅを含むガスの混合雰囲気中に曝露し、前記単結晶シリコンゲルマニウム部及び前記絶縁部の上にアモルファスのシリコンゲルマニウム膜を成膜する成膜工程と、
前記成膜工程後に、前記シリコンゲルマニウム膜を加熱して、前記単結晶シリコンゲルマニウム部を基にして前記アモルファスのシリコンゲルマニウム膜を単結晶化させる加熱工程と、
前記加熱工程後に、前記基板を構成元素としてＳｉを含むガス、構成元素としてＧｅを含むガス及び構成元素としてＣｌを含むガスの混合雰囲気中に曝露し、前記単結晶化した部分を残留させつつ、前記絶縁部の上の単結晶化しなかった部分を除去する選択成長工程と、を含み、
前記基板に対して、前記成膜工程、前記加熱工程及び前記選択成長工程を繰り返すことを特徴とする半導体装置の製造方法が提供される。 According to a preferred third aspect of the invention,
A plurality of substrates having a single crystal silicon germanium portion and an insulating portion exposed on the surface are held in a laminated form at a predetermined interval, and exposed to a mixed atmosphere of a gas containing Si as a constituent element and a gas containing Ge as a constituent element, A film forming step of forming an amorphous silicon germanium film on the single crystal silicon germanium part and the insulating part;
After the film forming step, heating the silicon germanium film, and heating the single crystal silicon germanium part based on the amorphous silicon germanium film,
After the heating step, the substrate is exposed to a mixed atmosphere of a gas containing Si as a constituent element, a gas containing Ge as a constituent element and a gas containing Cl as a constituent element, and the single crystallized portion remains, And a selective growth step of removing a portion that has not been monocrystallized on the insulating portion,
There is provided a method for manufacturing a semiconductor device, wherein the film forming step, the heating step, and the selective growth step are repeated for the substrate.

好ましくは、前記第３の態様において、
前記基板に対して、前記成膜工程、前記加熱工程及び前記選択成長工程を繰り返している際に、前記加熱工程において前記絶縁部全体が単結晶シリコンゲルマニウムによって覆われたら、その繰り返しを終了する。 Preferably, in the third aspect,
When the film forming step, the heating step, and the selective growth step are repeated for the substrate, if the entire insulating portion is covered with single crystal silicon germanium in the heating step, the repetition is finished.

好ましくは、前記第３の態様において、
前記構成元素としてＳｉを含むガスはＳｉＨ４であり、前記構成元素としてＧｅを含むガスはＧｅＨ４であり、前記構成元素としてＣｌを含むガスはＣｌ２である。 Preferably, in the third aspect,
The gas containing Si as the constituent element is SiH 4 , the gas containing Ge as the constituent element is GeH 4 , and the gas containing Cl as the constituent element is Cl 2 .

本発明の好ましい第４の態様によれば、
単結晶シリコンゲルマニウム部及び絶縁部が表面において露出した複数の基板を所定の間隔で積層状に保持し、構成元素としてＳｉを含むガス及び構成元素としてＧｅを含むガスの混合雰囲気中に曝露し、前記単結晶シリコンゲルマニウム部及び前記絶縁部の上にアモルファスのシリコンゲルマニウム膜を成膜する成膜工程と、
前記成膜工程後に、前記シリコンゲルマニウム膜を加熱して、前記単結晶シリコンゲルマニウム部を基にして前記アモルファスのシリコンゲルマニウム膜を単結晶化させる加熱工程と、
前記加熱工程後に、前記基板を構成元素としてＳｉを含むガス、構成元素としてＧｅを含むガス及び構成元素としてＣｌを含むガスの混合雰囲気中に曝露し、前記単結晶化した部分を残留させつつ、前記絶縁部の上の単結晶化しなかった部分を除去する選択成長工程と、を含み、
前記基板に対して、前記成膜工程、前記加熱工程及び前記選択成長工程を繰り返すことを特徴とする単結晶シリコンゲルマニウム膜の製造方法が提供される。 According to a preferred fourth aspect of the invention,
A plurality of substrates having a single crystal silicon germanium portion and an insulating portion exposed on the surface are held in a laminated form at a predetermined interval, and exposed to a mixed atmosphere of a gas containing Si as a constituent element and a gas containing Ge as a constituent element, A film forming step of forming an amorphous silicon germanium film on the single crystal silicon germanium part and the insulating part;
After the film forming step, heating the silicon germanium film, and heating the single crystal silicon germanium part based on the amorphous silicon germanium film,
After the heating step, the substrate is exposed to a mixed atmosphere of a gas containing Si as a constituent element, a gas containing Ge as a constituent element and a gas containing Cl as a constituent element, and the single crystallized portion remains, And a selective growth step of removing a portion that has not been monocrystallized on the insulating portion,
There is provided a method for producing a single crystal silicon germanium film, wherein the film forming step, the heating step, and the selective growth step are repeated on the substrate.

好ましくは、前記第４の態様において、
前記基板に対して、前記成膜工程、前記加熱工程及び前記選択成長工程を繰り返している際に、前記加熱工程において前記絶縁部全体が単結晶シリコンゲルマニウムによって覆われたら、その繰り返しを終了する。 Preferably, in the fourth aspect,
When the film forming step, the heating step, and the selective growth step are repeated for the substrate, if the entire insulating portion is covered with single crystal silicon germanium in the heating step, the repetition is finished.

好ましくは、前記第４の態様において、
前記構成元素としてＳｉを含むガスはＳｉＨ４であり、前記構成元素としてＧｅを含むガスはＧｅＨ４であり、前記構成元素としてＣｌを含むガスはＣｌ２である。 Preferably, in the fourth aspect,
The gas containing Si as the constituent element is SiH 4 , the gas containing Ge as the constituent element is GeH 4 , and the gas containing Cl as the constituent element is Cl 2 .

本発明に応用される、膜厚成長速度の温度依存性を示したグラフである。It is the graph which showed the temperature dependence of the film thickness growth rate applied to this invention. 基板処理装置の概略構成図である。It is a schematic block diagram of a substrate processing apparatus. 処理炉の概略構成図である。It is a schematic block diagram of a processing furnace. 単結晶膜の成膜工程を示した工程図である。It is a process diagram showing a film formation process of a single crystal film. 積層状ＬＳＩにおける単結晶膜の成膜工程を示した工程図である。It is a process diagram showing a film formation process of a single crystal film in a stacked LSI.

符号の説明Explanation of symbols

１０１ 基板処理装置
１６５ ガス供給管
２００ 基板
２０１ 処理室
２０５ アウターチューブ
２０６ ヒータ
２４０ コントローラ
２６３ 温度センサ
３００ ガス供給系
３０１ Ｓｉ系原料ガス供給源
３０２ Ｇｅ系原料ガス供給源
３０３ 希釈ガス供給源
３０４ エッチングガス供給源
３１１〜３１４ ＭＦＣ
３２１〜３２４ バルブ
４０１ 絶縁部
４０２ シリコン膜
４０３ 単結晶シリコン部
４０４ 単結晶化部
４０５ 多結晶化部 101 substrate processing apparatus 165 gas supply pipe 200 substrate 201 processing chamber 205 outer tube 206 heater 240 controller 263 temperature sensor 300 gas supply system 301 Si-based source gas supply source 302 Ge-based source gas supply source 303 dilution gas supply source 304 etching gas supply Sources 311-314 MFC
321 to 324 Valve 401 Insulating part 402 Silicon film 403 Single crystal silicon part 404 Single crystal part 405 Polycrystal part

Claims (2)

単結晶シリコン部及び絶縁部が表面において露出した複数の基板を所定の間隔で積層状に保持し、構成元素としてＳｉを含むガスの雰囲気中に曝露し、前記単結晶シリコン部及び前記絶縁部の上にアモルファスのシリコン膜を成膜する成膜工程と、
前記成膜工程後に、前記シリコン膜を加熱して、前記単結晶シリコン部を基にして前記アモルファスのシリコン膜を単結晶化させる加熱工程と、
前記加熱工程後に、前記基板を構成元素としてＳｉを含むガス及び構成元素としてＣｌを含むガスの混合雰囲気中に曝露し、前記単結晶化した部分を残留させつつ、前記絶縁部の上の単結晶化しなかった部分を除去する選択成長工程と、を含み、
前記基板に対して、前記成膜工程、前記加熱工程及び前記選択成長工程を繰り返すことを特徴とする半導体装置の製造方法。 A plurality of substrates in which the single crystal silicon part and the insulating part are exposed on the surface are held in a laminated form at a predetermined interval, and are exposed to a gas atmosphere containing Si as a constituent element, and the single crystal silicon part and the insulating part A film forming process for forming an amorphous silicon film on the surface;
A heating step of heating the silicon film after the film forming step to single crystallize the amorphous silicon film based on the single crystal silicon portion;
After the heating step, the substrate is exposed to a mixed atmosphere of a gas containing Si as a constituent element and a gas containing Cl as a constituent element, and the single crystal on the insulating portion is left while the single crystallized portion remains. And a selective growth step for removing a portion that has not been converted,
A method of manufacturing a semiconductor device, wherein the film forming step, the heating step, and the selective growth step are repeated for the substrate. 前記選択成長工程において、前記混合雰囲気は前記構成元素としてＳｉを含むガスと前記構成元素としてＣｌを含むガスの割合が４：１であり、その温度は６２０℃以上であることを特徴とする請求項１に記載の半導体装置の製造方法。   In the selective growth step, a ratio of a gas containing Si as the constituent element and a gas containing Cl as the constituent element is 4: 1 in the mixed atmosphere, and the temperature is 620 ° C. or more. Item 14. A method for manufacturing a semiconductor device according to Item 1.
JP2008315297A 2008-12-11 2008-12-11 Method of manufacturing semiconductor device Pending JP2010141079A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008315297A JP2010141079A (en) 2008-12-11 2008-12-11 Method of manufacturing semiconductor device
PCT/JP2009/006013 WO2010067517A1 (en) 2008-12-11 2009-11-11 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008315297A JP2010141079A (en) 2008-12-11 2008-12-11 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2010141079A true JP2010141079A (en) 2010-06-24

Family

ID=42242515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008315297A Pending JP2010141079A (en) 2008-12-11 2008-12-11 Method of manufacturing semiconductor device

Country Status (2)

Country Link
JP (1) JP2010141079A (en)
WO (1) WO2010067517A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089671A (en) * 2011-10-14 2013-05-13 Japan Steel Works Ltd:The Laser processing apparatus
JP2013258188A (en) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric Inc Method for processing substrate, method for manufacturing semiconductor device, and substrate processing device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6022781B2 (en) * 2012-03-16 2016-11-09 猛英 白土 Semiconductor device and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN157312B (en) * 1982-01-12 1986-03-01 Rca Corp
JPS60152018A (en) * 1984-01-20 1985-08-10 Agency Of Ind Science & Technol Manufacture of semiconductor thin film crystal layer
JPS6476718A (en) * 1987-09-17 1989-03-22 Nec Corp Formation of thin film
JP2755653B2 (en) * 1988-06-15 1998-05-20 三洋電機株式会社 Method of forming SOI structure
JPH02153523A (en) * 1988-12-05 1990-06-13 Sharp Corp Method of forming semiconductor substrate
JP2715734B2 (en) * 1991-09-20 1998-02-18 日本電気株式会社 SOI forming method
JP2910382B2 (en) * 1992-03-09 1999-06-23 日本電気株式会社 Method for manufacturing semiconductor device
JPH0992621A (en) * 1995-09-28 1997-04-04 Oki Electric Ind Co Ltd Method for selective growth of semiconductor thin film
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089671A (en) * 2011-10-14 2013-05-13 Japan Steel Works Ltd:The Laser processing apparatus
JP2013258188A (en) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric Inc Method for processing substrate, method for manufacturing semiconductor device, and substrate processing device
US20130344689A1 (en) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric, Inc. Method for processing substrate, method for manufacturing semiconductor device, and substrate processing apparatus

Also Published As

Publication number Publication date
WO2010067517A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
US7851379B2 (en) Substrate processing method and substrate processing apparatus
KR102072270B1 (en) Method of growing crystal in recess and processing apparatus used therefor
US10840094B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9997354B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10090152B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11075114B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US8071477B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US10262872B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11164744B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10529560B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
TW202123322A (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2010141079A (en) Method of manufacturing semiconductor device
JP2017162850A (en) Method of filling recess and processing apparatus
US20240222117A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW202347500A (en) Substrate processing method, semiconductor device manufacturing method, program and substrate processing device
KR20220138808A (en) Method and apparatus of forming silicon film
JP2010147142A (en) Method for manufacturing semiconductor, and apparatus
CN111048416A (en) Deposition method of polycrystalline silicon film