JP2010135602A - Noise suppressing component and connection structure of the same - Google Patents

Noise suppressing component and connection structure of the same Download PDF

Info

Publication number
JP2010135602A
JP2010135602A JP2008310852A JP2008310852A JP2010135602A JP 2010135602 A JP2010135602 A JP 2010135602A JP 2008310852 A JP2008310852 A JP 2008310852A JP 2008310852 A JP2008310852 A JP 2008310852A JP 2010135602 A JP2010135602 A JP 2010135602A
Authority
JP
Japan
Prior art keywords
external terminal
common mode
coil
differential signal
mode choke
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008310852A
Other languages
Japanese (ja)
Inventor
Kenichi Ito
健一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008310852A priority Critical patent/JP2010135602A/en
Publication of JP2010135602A publication Critical patent/JP2010135602A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a noise suppressing component which not only functions as a common mode choke coil, but also suppresses the occurrence of radiant noise by adjusting a voltage balance on a substrate side and a voltage balance on a connector side, and to provide a connection structure of the same. <P>SOLUTION: The noise suppressing component 1 includes a common mode choke coil part 3-1, a common mode choke coil part 3-2, a laminate 2 including them, external terminals 4-1, 4-3, 4-5 arranged on a front surface 2a of the laminate 2 side by side, and external terminals 4-2, 4-4, 4-6 arranged on a rear surface 2b side by side. Coils 31, 32 face each other. Coils 33, 34 face each other in an adjacent state to the coils 31, 32. A parallel circuit of the coils 31, 34 is formed. The external terminals 4-1, 4-2 are connected to both ends of the parallel circuit, the external terminals 4-3, 4-4 are connected to both ends of the coil 32, and the external terminals 4-5, 4-6 are connected to both ends of the coil 33. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、差動伝送路上のノイズを除去するためのノイズ対策部品及びその接続構造に関するものである。   The present invention relates to a noise countermeasure component for removing noise on a differential transmission path and a connection structure thereof.

通常、差動信号を送受信する電子回路部品を備えた基板上には、差動伝送ケーブルを基板上の電子回路部品に接続するためのコネクタが設けられ、ノイズを除去するための1対のコイルがこのコネクタの電子回路部品の間に設けられている(例えば、特許文献1参照)。
具体的には、1対のコイルがベタ状のグランド層を有する基板の表面に形成され、コネクタの1対の差動信号用のピンが、これらのコイルに接続され、グランドピンがグランド層に接続されている。
これにより、一方の差動信号を通すケーブルを、コネクタの一方の差動信号用のピンに接続すると共に、他方の差動信号を通すケーブルを、コネクタの他方の差動信号用のピンに接続し、アース用ケーブルを、グランドピンに接続することで、差動信号が電子回路部品に送受信されると共に、発生したノイズが1対のコイルで除去されるようになっている。
しかし、かかる構成では、1対のコイルがベタ状のグランド層を有する基板の表面に形成されているので、コモンモードチョークコイルとしての機能を十分発揮し得ず、ノイズ除去効果が低い。
Usually, a connector for connecting a differential transmission cable to an electronic circuit component on the board is provided on a board having electronic circuit parts for transmitting and receiving differential signals, and a pair of coils for removing noise. Is provided between the electronic circuit components of this connector (see, for example, Patent Document 1).
Specifically, a pair of coils are formed on the surface of a substrate having a solid ground layer, a pair of differential signal pins of the connector are connected to these coils, and the ground pins are connected to the ground layer. It is connected.
This connects the cable that passes one differential signal to one differential signal pin of the connector, and connects the cable that passes the other differential signal to the other differential signal pin of the connector. By connecting the grounding cable to the ground pin, the differential signal is transmitted / received to / from the electronic circuit component, and the generated noise is removed by a pair of coils.
However, in such a configuration, since the pair of coils are formed on the surface of the substrate having the solid ground layer, the function as the common mode choke coil cannot be sufficiently exhibited, and the noise removal effect is low.

そこで、4つのコイルと8つの外部端子を備えたコモンモードチョークコイルアレイ(例えば、特許文献2参照)をコネクタと電子回路部品の間に設けることにより、ノイズ対策効果の向上を図ることも考えることができる。
図14は、コモンモードチョークコイルアレイを用いたノイズ対策構造を示す回路図である。
図14において、符号100が差動伝送ケーブルであり、符号110が図示しない基板に取り付けられたコネクタであり、符号120がコネクタと電子回路部品との間に設けられたコモンモードチョークコイルアレイである。
図14に示すように、差動伝送ケーブル100の正極差動信号線101と負極差動信号線102とがコネクタ110の隣り合う差動信号ピン111,112に接続されると共に、グランド線103がコネクタ110のグランドピン113に接続されている。
かかる状態で、グランドピン113は、基板のグランド層130に直接接続されている。
コモンモードチョークコイルアレイ120は、4つのコイル121〜124と8つの外部端子125〜132を有しており、コイル122が、外部端子126を通じてコネクタ110の差動信号ピン111に接続され、コイル123が、外部端子127を通じてコネクタ110の差動信号ピン112に接続されている。そして、コイル121,124が、外部端子125,128,129,131を通じてグランド層130に接続されている。
かかる構造により、外部端子125,126(又は127,128)を通じてコモンモードチョークコイルアレイ120内に侵入したコモンモードノイズを、コイル121,122(又はコイル123,124)のチョークコイル部で、除去するようにしている。
Therefore, it is also considered to improve the noise countermeasure effect by providing a common mode choke coil array (for example, see Patent Document 2) having four coils and eight external terminals between the connector and the electronic circuit component. Can do.
FIG. 14 is a circuit diagram showing a noise countermeasure structure using a common mode choke coil array.
In FIG. 14, reference numeral 100 denotes a differential transmission cable, reference numeral 110 denotes a connector attached to a substrate (not shown), and reference numeral 120 denotes a common mode choke coil array provided between the connector and the electronic circuit component. .
As shown in FIG. 14, the positive differential signal line 101 and the negative differential signal line 102 of the differential transmission cable 100 are connected to the adjacent differential signal pins 111 and 112 of the connector 110, and the ground line 103 is It is connected to the ground pin 113 of the connector 110.
In this state, the ground pin 113 is directly connected to the ground layer 130 of the substrate.
The common mode choke coil array 120 includes four coils 121 to 124 and eight external terminals 125 to 132, and the coil 122 is connected to the differential signal pin 111 of the connector 110 through the external terminal 126, and the coil 123. Is connected to the differential signal pin 112 of the connector 110 through the external terminal 127. The coils 121 and 124 are connected to the ground layer 130 through the external terminals 125, 128, 129, and 131.
With this structure, common mode noise that has entered the common mode choke coil array 120 through the external terminals 125 and 126 (or 127 and 128) is removed by the choke coil portions of the coils 121 and 122 (or the coils 123 and 124). I am doing so.

特開平10−242892号公報Japanese Patent Laid-Open No. 10-242892 特開2003−217932号公報JP 2003-217932 A

図14に示した技術では、ディファレンシャルモード時における基板側のコイル122,123の基準電圧がコイル122の電圧とコイル123の電圧の中間に位置する。これに対して、コネクタ110側では、グランドピン113が、基板のグランド層130に直接接続され、しかも、グランドピン113が、差動信号ピン111,112の間でなく、外側に位置しているので、差動信号ピン111,112の基準電圧が、差動信号ピン111の電圧と差動信号ピン112の電圧の中間に位置しない。この結果、基板側の電圧バランスとコネクタ110側の電圧バランスとが大きく異なり、ディファレンシャルモードがコモンモードにモード変換し、輻射ノイズが発生するおそれがある。   In the technique shown in FIG. 14, the reference voltage of the coils 122 and 123 on the substrate side in the differential mode is located between the voltage of the coil 122 and the voltage of the coil 123. On the other hand, on the connector 110 side, the ground pin 113 is directly connected to the ground layer 130 of the substrate, and the ground pin 113 is located outside the differential signal pins 111 and 112. Therefore, the reference voltage of the differential signal pins 111 and 112 is not located between the voltage of the differential signal pin 111 and the voltage of the differential signal pin 112. As a result, the voltage balance on the board side and the voltage balance on the connector 110 side are greatly different, and the differential mode may be converted to the common mode, and radiation noise may be generated.

この発明は、上述した課題を解決するためになされたもので、コモンモードチョークコイルとして機能するだけでなく、基板側の電圧バランスとコネクタ側の電圧バランスとの調整を図って輻射ノイズの発生を抑制することができるノイズ対策部品及びその接続構造を提供することを目的とする。   The present invention has been made to solve the above-described problems, and not only functions as a common mode choke coil, but also generates radiation noise by adjusting the voltage balance on the board side and the voltage balance on the connector side. An object of the present invention is to provide a noise suppression component that can be suppressed and a connection structure thereof.

上記課題を解決するために、請求項1の発明は、第1のコモンモードチョークコイル部を構成する第1のコイル及び第2のコイルと、第1のコモンモードチョークコイル部と隣り合う第2のコモンモードチョークコイル部を構成する第3のコイル及び第4のコイルとを備えるノイズ対策部品であって、グランド線に接続するための第1の外部端子及び第2の外部端子を、第1のコモンモードチョークコイル部の第1のコイルと第2のコモンモードチョークコイル部の第4のコイルとを並列に接続して形成した並列回路の両端にそれぞれ接続し、1対の差動信号線の一方に接続するための第3の外部端子及び第4の外部端子を、第2のコイルの両端にそれぞれ接続し、1対の差動信号線の他方に接続するための第5の外部端子及び第6の外部端子を、第3のコイルの両端にそれぞれ接続した構成とする。
かかる構成により、ノイズ対策部品の第1の外部端子及び第2の外部端子を、基板上のコネクタのグランドピンから引き出されてグランド層に至るグランド線上に接続し、第3の外部端子及び第4の外部端子を、1対の差動信号ピンから引き出された1対の差動信号線の一方に接続すると共に、第5の外部端子及び第6の外部端子を、1対の差動信号ピンから引き出された1対の差動信号線の他方に接続することができる。
かかる状態で、一方の差動信号を、コネクタの一方の差動信号ピンから一方の差動信号線に送ると、この差動信号は、ノイズ対策部品の第3の外部端子及び第4の外部端子から第2のコイルを通って当該一方の差動信号線上に出力される。また、他方の差動信号を、コネクタの他方の差動信号ピンから他方の差動信号線に送ると、この差動信号は、ノイズ対策部品の第5の外部端子及び第6の外部端子から第3のコイルを通って当該他方の差動信号線上に出力される。
そして、第1のコイルと第4のコイルとの並列回路の両端にそれぞれ接続された第1の外部端子及び第2の外部端子を、グランド線上に接続することで、ディファレンシャルモード時において、ノイズ対策部品の第2,第3のコイルの電圧の基準電圧とコネクタの1対の差動信号ピンの基準電圧とを、共にグランド線上の電位にすることができる。この結果、コネクタ側の差動信号ピン間の電圧バランスと基板側の第2,第3のコイル間の電圧バランスをほぼ等しくすることができる。
また、コモンモードノイズが、1対の差動信号線の一方の差動信号線とグランド線とに(又は他方の差動信号線とグランド線とに)侵入すると、第1のコモンモードチョークコイル部(又は第2のコモンモードチョークコイル部)が機能して、このコモンモードノイズを除去する。
In order to solve the above-mentioned problems, the invention of claim 1 includes a first coil and a second coil constituting the first common mode choke coil section, and a second adjacent to the first common mode choke coil section. A noise countermeasure component comprising a third coil and a fourth coil constituting the common mode choke coil portion, wherein the first external terminal and the second external terminal for connecting to the ground line are A pair of differential signal lines are respectively connected to both ends of a parallel circuit formed by connecting the first coil of the common mode choke coil section and the fourth coil of the second common mode choke coil section in parallel. A third external terminal and a fourth external terminal for connecting to one of the two are connected to both ends of the second coil, respectively, and a fifth external terminal for connecting to the other of the pair of differential signal lines And the sixth outer end And a structure connected to both ends of the third coil.
With this configuration, the first external terminal and the second external terminal of the noise countermeasure component are connected to the ground line that is drawn from the ground pin of the connector on the board and reaches the ground layer, and the third external terminal and the fourth external terminal are connected. Are connected to one of the pair of differential signal lines drawn from the pair of differential signal pins, and the fifth and sixth external terminals are connected to the pair of differential signal pins. Can be connected to the other of the pair of differential signal lines drawn out from.
In this state, when one differential signal is sent from one differential signal pin of the connector to one differential signal line, the differential signal is transmitted to the third external terminal and fourth external terminal of the noise countermeasure component. The signal is output from the terminal to the one differential signal line through the second coil. Further, when the other differential signal is sent from the other differential signal pin of the connector to the other differential signal line, the differential signal is sent from the fifth external terminal and the sixth external terminal of the noise countermeasure component. The signal is output on the other differential signal line through the third coil.
Then, by connecting the first external terminal and the second external terminal respectively connected to both ends of the parallel circuit of the first coil and the fourth coil on the ground line, noise countermeasures can be achieved in the differential mode. Both the reference voltage of the voltage of the second and third coils of the component and the reference voltage of the pair of differential signal pins of the connector can be set to the potential on the ground line. As a result, the voltage balance between the differential signal pins on the connector side and the voltage balance between the second and third coils on the board side can be made substantially equal.
When common mode noise enters one differential signal line and the ground line of the pair of differential signal lines (or the other differential signal line and the ground line), the first common mode choke coil Section (or the second common mode choke coil section) functions to remove this common mode noise.

請求項2の発明は、請求項1に記載のノイズ対策部品において、第1のコモンモードチョークコイル部の第1のコイル及び第2のコイルを、積層体内に互いに向かい合うように積層形成し、第2のコモンモードチョークコイル部を、第1のコモンモードチョークコイル部と隣り合うように積層体に内包すると共に、第2のコモンモードチョークコイル部の第3のコイル及び第4のコイルを、積層体内に互いに向かい合うように積層形成し、第1の外部端子と第3の外部端子と第5の外部端子とを、積層体の一の外面に並設すると共に、第2の外部端子と第4の外部端子と第6の外部端子とを、一の外面と対向する他の外面に並設した構成とする。   According to a second aspect of the present invention, in the noise countermeasure component according to the first aspect, the first coil and the second coil of the first common mode choke coil portion are laminated in the laminated body so as to face each other. The two common mode choke coil portions are included in the laminate so as to be adjacent to the first common mode choke coil portion, and the third coil and the fourth coil of the second common mode choke coil portion are laminated. The first external terminal, the third external terminal, and the fifth external terminal are juxtaposed on one outer surface of the multilayer body, and the second external terminal and the fourth external terminal are formed so as to face each other. The external terminal and the sixth external terminal are arranged side by side on the other outer surface facing the one outer surface.

請求項3の発明に係るノイズ対策部品の接続構造は、1対の差動信号線及びグランド線を、基板上のコネクタが有する1対の差動信号ピン及びグランドピンから所定の電子回路部品及び基板のグランド層までそれぞれ延出するように基板上にパターン形成し、請求項1又は請求項2のノイズ対策部品における第1の外部端子及び第2の外部端子を、基板のグランド線上に接続し、第3の外部端子及び第4の外部端子を、1対の差動信号線の一方に接続すると共に、第5の外部端子及び第6の外部端子を、1対の差動信号線の他方に接続した構成とする。
かかる構成により、ケーブルを基板のコネクタに接続して、1対の差動信号を伝送すると、一方の差動信号が、コネクタの一方の差動信号ピンから一方の差動信号線に至り、ノイズ対策部品の第3の外部端子及び第4の外部端子から第2のコイルを通って当該一方の差動信号線上に出力される。また、他方の差動信号は、コネクタの他方の差動信号ピンから他方の差動信号線に至り、ノイズ対策部品の第5の外部端子及び第6の外部端子から第3のコイルを通って当該他方の差動信号線上に出力される。この結果、1対の差動信号が1対の差動信号線を通じて電子回路部品に送られる。
このディファレンシャルモード時では、実装されたノイズ対策部品において、第1のコイルと第4のコイルとの並列回路の両端にそれぞれ接続された第1の外部端子及び第2の外部端子が、コネクタのグランドピンから引き出されてグランド層に至るグランド線に接続されている。このため、ノイズ対策部品の第2,第3のコイルの電圧の基準電圧とコネクタの1対の差動信号ピンの基準電圧とが、共にグランド線上電位となり、コネクタ側の差動信号ピン間の電圧バランスと基板側の第2,第3のコイル間の電圧バランスがほぼ等しくなる。
また、コモンモードノイズが、1対の差動信号線の一方の差動信号線とグランド線とに(又は他方の差動信号線とグランド線とに)侵入すると、第1のコモンモードチョークコイル部(又は第2のコモンモードチョークコイル部)が機能して、このコモンモードノイズを除去する。
According to a third aspect of the present invention, there is provided a noise countermeasure component connecting structure including a pair of differential signal lines and a ground line, and a pair of differential signal pins and ground pins included in a connector on the board. A pattern is formed on the substrate so as to extend to the ground layer of the substrate, and the first external terminal and the second external terminal in the noise countermeasure component of claim 1 or 2 are connected to the ground line of the substrate. The third external terminal and the fourth external terminal are connected to one of the pair of differential signal lines, and the fifth external terminal and the sixth external terminal are connected to the other of the pair of differential signal lines. The configuration is connected to
With this configuration, when a cable is connected to a connector on the board and a pair of differential signals is transmitted, one differential signal reaches one differential signal line from one differential signal pin of the connector, and noise The signal is output from the third external terminal and the fourth external terminal of the countermeasure component to the one differential signal line through the second coil. The other differential signal reaches from the other differential signal pin of the connector to the other differential signal line, and passes through the third coil from the fifth external terminal and the sixth external terminal of the noise countermeasure component. It is output on the other differential signal line. As a result, a pair of differential signals is sent to the electronic circuit component through the pair of differential signal lines.
In the differential mode, in the mounted noise countermeasure component, the first external terminal and the second external terminal respectively connected to both ends of the parallel circuit of the first coil and the fourth coil are connected to the connector ground. It is connected to a ground line that is drawn from the pin and reaches the ground layer. For this reason, both the reference voltage of the voltage of the second and third coils of the noise countermeasure component and the reference voltage of the pair of differential signal pins of the connector become the potential on the ground line, and between the differential signal pins on the connector side The voltage balance and the voltage balance between the second and third coils on the substrate side are substantially equal.
When common mode noise enters one differential signal line and the ground line of the pair of differential signal lines (or the other differential signal line and the ground line), the first common mode choke coil Section (or the second common mode choke coil section) functions to remove this common mode noise.

以上詳しく説明したように、この発明のノイズ対策部品及びその接続構造によれば、コモンモードノイズを除去することができるだけでなく、コネクタ側の電圧バランスと基板側の電圧バランスをほぼ等しくすることができるので、電圧バランスの異なりによって生じる輻射ノイズの発生を抑制することができるという優れた効果がある。   As described above in detail, according to the noise countermeasure component and the connection structure thereof of the present invention, not only common mode noise can be removed, but also the voltage balance on the connector side and the voltage balance on the board side can be made substantially equal. Therefore, there is an excellent effect that the generation of radiation noise caused by the difference in voltage balance can be suppressed.

以下、この発明の最良の形態について図面を参照して説明する。   The best mode of the present invention will be described below with reference to the drawings.

図1は、この発明の第1実施例に係るノイズ対策部品を示す分解斜視図であり、図2は、図1に示すノイズ対策部品の外観図であり、図3は、図2のノイズ対策部品の内部を透視して示す斜視図である。   1 is an exploded perspective view showing a noise countermeasure component according to a first embodiment of the present invention, FIG. 2 is an external view of the noise countermeasure component shown in FIG. 1, and FIG. 3 is a noise countermeasure component of FIG. It is a perspective view which sees through and shows the inside of components.

図1ないし図3に示すように、この実施例のノイズ対策部品1は、積層型のコモンモードチョークコイルアレイであり、第1のコモンモードチョークコイル部としてのコモンモードチョークコイル部3−1と第2のコモンモードチョークコイル部としてのコモンモードチョークコイル部3−2とが、隣り合うように積層体2に内包され、第1の外部端子〜第6の外部端子としての6つの外部端子4−1〜外部端子4−6が、積層体2の外面に取り付けられている。   As shown in FIGS. 1 to 3, the noise countermeasure component 1 of this embodiment is a stacked common mode choke coil array, and includes a common mode choke coil section 3-1 as a first common mode choke coil section. The common mode choke coil section 3-2 as the second common mode choke coil section is included in the laminate 2 so as to be adjacent to each other, and the six external terminals 4 as the first to sixth external terminals are included. -1 to external terminals 4-6 are attached to the outer surface of the laminate 2.

コモンモードチョークコイル部3−1は、第1のコイルとしてのコイル31と第2のコイルとしてのコイル32とで構成されている。
具体的には、図1に示すように、渦巻き状のコイル31が、磁性体基板21上に積層された絶縁層22上にパターン形成され、絶縁層22〜25がコイル31の上に積層され、コイル31とほぼ同形のコイル32が、絶縁層25上であって且つコイル31の真上の位置にパターン形成されている。これにより、コイル31とコイル32とが、積層体2内で互いに向かい合うように位置する。
The common mode choke coil section 3-1 includes a coil 31 as a first coil and a coil 32 as a second coil.
Specifically, as shown in FIG. 1, the spiral coil 31 is patterned on the insulating layer 22 stacked on the magnetic substrate 21, and the insulating layers 22 to 25 are stacked on the coil 31. A coil 32 having substantially the same shape as the coil 31 is patterned on the insulating layer 25 and at a position directly above the coil 31. Thereby, the coil 31 and the coil 32 are positioned so as to face each other in the stacked body 2.

一方、コモンモードチョークコイル部3−2は、第3のコイルとしてのコイル33と第4のコイルとしてのコイル34とで構成されている。
具体的には、コイル32と中心線Mに関して線対称な渦巻き状のコイル33が、絶縁層25上にパターン形成され、このコイル33とほぼ同形のコイル34が、絶縁層22上であって且つコイル33の真下の位置にパターン形成されている。これにより、コイル33とコイル34とが、コイル31とコイル32とに隣り合った状態で、互いに向かい合うように位置する。
On the other hand, the common mode choke coil section 3-2 includes a coil 33 as a third coil and a coil 34 as a fourth coil.
Specifically, a spiral coil 33 symmetric about the coil 32 and the center line M is patterned on the insulating layer 25, and a coil 34 having substantially the same shape as the coil 33 is on the insulating layer 22 and A pattern is formed at a position directly below the coil 33. Accordingly, the coil 33 and the coil 34 are positioned so as to face each other in a state where they are adjacent to the coil 31 and the coil 32.

また、コモンモードチョークコイル部3−1のコイル31とコモンモードチョークコイル部3−2のコイル34とは並列に接続されて、コイル31,34の並列回路が絶縁層22上に形成されている。
具体的には、絶縁層22上の前縁(図1〜図3の表側の縁)に形成された直線状パターン35bによって、コイル31,34の外側端部同士が接続されている。また、引き出しパターン35c,35dが絶縁層23上に形成され、その基部が、絶縁層23のスルーホール23a,23bを通じて、コイル31,34の内側端部にそれぞれ接続されている。そして、絶縁層22上の後縁(図1〜図3の裏側の縁)に形成された直線状パターン35eによって、これら引き出しパターン35c,35d同士が接続されている。さらに、接続用端部35aが、直線状パターン35bの左部から延出され、積層体2の前側外面(図1〜図3の表側の外面)に露出すると共に、接続用端部35fが直線状パターン35eの左部から延出され、積層体2の後側外面(図1〜図3の裏側の外面)に露出している。
Further, the coil 31 of the common mode choke coil section 3-1 and the coil 34 of the common mode choke coil section 3-2 are connected in parallel, and a parallel circuit of the coils 31, 34 is formed on the insulating layer 22. .
Specifically, the outer ends of the coils 31 and 34 are connected to each other by a linear pattern 35b formed on the front edge (the front edge in FIGS. 1 to 3) on the insulating layer 22. Lead-out patterns 35c and 35d are formed on the insulating layer 23, and the bases thereof are connected to the inner ends of the coils 31 and 34 through the through holes 23a and 23b of the insulating layer 23, respectively. The lead patterns 35c and 35d are connected to each other by a linear pattern 35e formed on the rear edge (the edge on the back side in FIGS. 1 to 3) on the insulating layer 22. Furthermore, the connection end portion 35a extends from the left portion of the linear pattern 35b and is exposed on the front outer surface (the outer surface on the front side in FIGS. 1 to 3) of the stacked body 2, and the connection end portion 35f is linear. It extends from the left part of the pattern 35e and is exposed on the rear outer surface of the laminate 2 (the outer surface on the back side in FIGS. 1 to 3).

コイル32,33においては、引き出しパターン36b,37bが、絶縁層25上に形成され、これらの接続用端部36a,37aが絶縁層25上の前縁の中央部,右部にそれぞれ形成され、積層体2の前側外面に露出している。また、引き出しパターン36c,37cが、絶縁層26上に形成され、その基部が、絶縁層26のスルーホール26a,26bを通じてコイル32,33の内側端部にそれぞれ接続されている。そして、引き出しパターン36c,37cの接続用端部36d,37dが絶縁層26上後縁の中央部,右部にそれぞれ形成され、積層体2の後側外面から露出している。   In the coils 32 and 33, lead-out patterns 36 b and 37 b are formed on the insulating layer 25, and these connection end portions 36 a and 37 a are formed at the center portion and the right portion of the front edge on the insulating layer 25, respectively. It is exposed on the front outer surface of the laminate 2. In addition, lead patterns 36c and 37c are formed on the insulating layer 26, and base portions thereof are connected to inner end portions of the coils 32 and 33 through through holes 26a and 26b of the insulating layer 26, respectively. Then, connection end portions 36d and 37d of the lead patterns 36c and 37c are respectively formed at the center portion and the right portion of the upper rear edge of the insulating layer 26, and are exposed from the rear outer surface of the stacked body 2.

このようなコイル32,33上に、磁性体基板29が配され、接着層27,28によって、引き出しパターン36c,37cを覆うように絶縁層26に接着されている。   The magnetic substrate 29 is disposed on the coils 32 and 33, and is adhered to the insulating layer 26 by the adhesive layers 27 and 28 so as to cover the lead patterns 36c and 37c.

外部端子4−1〜4−6は、上記のようにコモンモードチョークコイル部3−1,3−2が内包された積層体2の外面に設けられている。以下、具体的に説明する。
図4は、コイル31,34の並列回路と外部端子4−1,4−2との接続状態を示す平面図であり、図5は、コイル32,33と外部端子4−3,〜,4−6との接続状態を示す平面図である。
The external terminals 4-1 to 4-6 are provided on the outer surface of the multilayer body 2 including the common mode choke coil portions 3-1 and 3-2 as described above. This will be specifically described below.
FIG. 4 is a plan view showing a connection state between the parallel circuit of the coils 31 and 34 and the external terminals 4-1 and 4-2, and FIG. It is a top view which shows a connection state with -6.

図4の(a)及び(b)に示すように、絶縁層22上のコイル31,34と絶縁層23上の引き出しパターン35c,35dとをスルーホール23a,23bを通じて接続することで、図4の(c)に示すように、コイル31,34の並列回路が構成される。
外部端子4−1,4−2は、後述するグランド線に接続するための端子であり、図2及び図3に示したように、外部端子4−1が、積層体2の一の外面である前面2aの左側に配設され、外部端子4−2が、積層体2の前面2aと対向する他の外面である後面2bの左側に配設されている。
そして、図4の(c)に示すように、外部端子4−1が並列回路の接続用端部35aに接続され、外部端子4−2が並列回路の接続用端部35fに接続されている。
As shown in FIGS. 4A and 4B, the coils 31 and 34 on the insulating layer 22 are connected to the lead patterns 35c and 35d on the insulating layer 23 through the through holes 23a and 23b. (C), a parallel circuit of the coils 31 and 34 is configured.
The external terminals 4-1 and 4-2 are terminals for connection to a ground line to be described later. As shown in FIGS. 2 and 3, the external terminal 4-1 is one outer surface of the multilayer body 2. The external terminal 4-2 is disposed on the left side of the rear surface 2b, which is the other outer surface facing the front surface 2a of the multilayer body 2.
As shown in FIG. 4C, the external terminal 4-1 is connected to the connection end 35a of the parallel circuit, and the external terminal 4-2 is connected to the connection end 35f of the parallel circuit. .

また、図5の(a)及び(b)に示すように、絶縁層25上のコイル32,33と絶縁層26上の引き出しパターン36c,37cとをスルーホール26a,26bを通じて接続することで、図5の(c)に示すように、積層体2の前面2aに接続用端部36a,37aを露出させると共に後面2bに接続用端部36d,37dを露出させたコイル32,33が構成される。   Further, as shown in FIGS. 5A and 5B, by connecting the coils 32 and 33 on the insulating layer 25 and the lead patterns 36c and 37c on the insulating layer 26 through the through holes 26a and 26b, As shown in FIG. 5 (c), coils 32 and 33 are formed in which the connection end portions 36a and 37a are exposed on the front surface 2a of the laminate 2 and the connection end portions 36d and 37d are exposed on the rear surface 2b. The

外部端子4−3,4−4は、後述する一方の差動信号線に接続するための端子であり、図2及び図3に示したように、外部端子4−3が、積層体2の一の外面である前面2aの中央に配設され、外部端子4−4が、積層体2の後面2bの中央に配設されている。
そして、図5の(c)に示すように、外部端子4−3,4−4がコイル32の接続用端部36a,36dにそれぞれ接続されている。
The external terminals 4-3 and 4-4 are terminals for connecting to one differential signal line described later. As shown in FIGS. 2 and 3, the external terminals 4-3 are connected to the laminate 2. The external terminal 4-4 is disposed at the center of the rear surface 2 b of the laminate 2.
As shown in FIG. 5C, the external terminals 4-3 and 4-4 are connected to the connection ends 36a and 36d of the coil 32, respectively.

外部端子4−5,4−6は、後述する他方の差動信号線に接続するための端子であり、図2及び図3に示したように、外部端子4−5が、積層体2の一の外面である前面2aの右側に配設され、外部端子4−6が、積層体2の後面2bの右側に配設されている。
そして、図5の(c)に示すように、外部端子4−5,4−6がコイル33の接続用端部37a,37dにそれぞれ接続されている。
The external terminals 4-5 and 4-6 are terminals for connecting to the other differential signal line described later. As shown in FIGS. The external terminal 4-6 is disposed on the right side of the rear surface 2 b of the laminate 2.
Then, as shown in FIG. 5C, the external terminals 4-5 and 4-6 are connected to the connection end portions 37a and 37d of the coil 33, respectively.

以上のように、外部端子4−1と外部端子4−3と外部端子4−5とが、積層体2の前面2aに並設され、外部端子4−2と外部端子4−4と外部端子4−6とが、外部端子4−1,4−3,4−5に対向するように後面2bに並設されており、さらに、図2に示すように、これら外部端子4−1,4−3,4−5(4−2,4−4,4−6)のピッチd1が、後述するグランド線143,一方の差動信号線141,他方の差動信号線142との間隔d2にほぼ等しく設定されている。   As described above, the external terminal 4-1, the external terminal 4-3, and the external terminal 4-5 are arranged in parallel on the front surface 2a of the multilayer body 2, and the external terminal 4-2, the external terminal 4-4, and the external terminal are arranged. 4-6 are juxtaposed on the rear surface 2b so as to face the external terminals 4-1, 4-3, 4-5, and further, as shown in FIG. 2, these external terminals 4-1, 4 The pitch d1 of −3, 4-5 (4-2, 4-4, 4-6) is a distance d2 between a ground line 143, one differential signal line 141, and the other differential signal line 142, which will be described later. It is set almost equal.

ここで、ノイズ対策部品1の製造方法の一例について簡単に説明する。
図6は、ノイズ対策部品1の製造方法を示す工程図であり、図7は、積層工程を示す断面図であり、図8は、圧着工程を示す断面図であり、図9は、ダイシング工程と焼成工程と外部端子形成工程を示す概略図である。
図6に示すように、ノイズ対策部品1は、積層工程S1と圧着工程S2とダイシング工程S3と焼成工程S4と外部端子形成工程S5とを実行することで製造される。
Here, an example of a manufacturing method of the noise countermeasure component 1 will be briefly described.
6 is a process diagram showing a method for manufacturing the noise countermeasure component 1, FIG. 7 is a cross-sectional view showing a lamination process, FIG. 8 is a cross-sectional view showing a crimping process, and FIG. 9 is a dicing process. It is the schematic which shows a baking process and an external terminal formation process.
As shown in FIG. 6, the noise countermeasure component 1 is manufactured by executing a stacking step S1, a crimping step S2, a dicing step S3, a firing step S4, and an external terminal forming step S5.

まず、積層工程S1においては、フェライト等の磁性体基板21を用意する。
この実施例では、磁性体基板21の上に絶縁層22〜26を積層した構成を取っているが、用途に応じて、誘電体や絶縁体で形成した基板上に絶縁層を積層しても良い。但し、絶縁層22〜26や導体パターンであるコイル31〜34を基板21の上に積層する際に支障がないよう、表面粗さRaが0.5μm以下になるように、基板21を研磨しておくことが望ましい。
かかる基板21上に、絶縁層22〜26と導体パターンであるコイル31〜34とを、フォトリソグラフィ技術を用いて交互に複数回積層する。
具体的には、図7の(a)に示すように、ポリイミド樹脂である絶縁層22を磁性体基板21の上面に積層した後、図7の(b)に示すように、スパッタリングや蒸着等の薄膜形成法、あるいはスクリーン印刷等の厚膜形成法といった成膜技術を用いて、Ag膜層を絶縁層22の上に形成し、しかる後、レジスト塗布,露光及び現像やエッチング等の一連のフォトリソグラフィ技術を用いて、コイル31,34,接続用端部35a,直線状パターン35b(図1参照)の導体パターンを形成する。
続いて、図7の(c)示すように、これらの導体パターン31,34,35a,35b上に、感光性ポリイミド樹脂を塗布し、露光及び現像を行うことで、スルーホール23a,23bを有した絶縁層23を形成する。そして、この絶縁層23上に、引き出しパターン35c,35d,直線状パターン35e,接続用端部35f(図1参照)の導体パターンと絶縁層24とを順に積層することで、コイル31,34の並列回路を形成する。
しかる後、絶縁層24の上に、同様に、絶縁層25,26と導体パターンであるコイル32,33,引き出しパターン36c,37cとを交互に積層することで、隣り合うコイル32,33を形成する。
これにより、積層工程S1が終了する。
なお、この例では、コイル31〜34,接続用端部35a,35b〜37a,37b,直線状パターン35b,35e,引き出しパターン35c,35d,36b,37b等の導体パターンを形成する材料として、Agを用いているが、これらの導体パターンとして、導電性に優れたCu,Pd,Al等の金属や、これらの合金を用いることができることは勿論である。
また、絶縁層22〜26として、ポリイミド樹脂を用いているが、絶縁層23,26にスルーホール23a,23b,26a,26bを形成するため、絶縁層22〜26は、感光性のポリイミド樹脂を用いる必要がある。また、絶縁層22〜26として、ポリイミド樹脂以外に、エポキシ樹脂,ベンゾシクロプテン樹脂等の種々の樹脂材料、あるいはSiO2等のガラス、ガラスセラミックス、誘電体等を用いることができることは勿論である。
First, in the lamination step S1, a magnetic substrate 21 such as ferrite is prepared.
In this embodiment, the insulating layers 22 to 26 are stacked on the magnetic substrate 21, but depending on the application, the insulating layer may be stacked on the substrate formed of a dielectric or an insulator. good. However, the substrate 21 is polished so that the surface roughness Ra is 0.5 μm or less so that there is no problem when the insulating layers 22 to 26 and the coils 31 to 34 that are conductor patterns are stacked on the substrate 21. It is desirable to keep it.
On the substrate 21, the insulating layers 22 to 26 and the coils 31 to 34, which are conductor patterns, are alternately stacked a plurality of times using a photolithography technique.
Specifically, as shown in FIG. 7A, an insulating layer 22 made of polyimide resin is laminated on the upper surface of the magnetic substrate 21, and then sputtering, vapor deposition, or the like is performed as shown in FIG. 7B. The Ag film layer is formed on the insulating layer 22 by using a film forming technique such as a thin film forming method or a thick film forming method such as screen printing, and thereafter, a series of processes such as resist coating, exposure, development and etching are performed. Using the photolithography technique, the conductor patterns of the coils 31, 34, the connecting end portion 35a, and the linear pattern 35b (see FIG. 1) are formed.
Subsequently, as shown in FIG. 7C, a photosensitive polyimide resin is applied on these conductor patterns 31, 34, 35a, and 35b, and exposure and development are performed, thereby providing through holes 23a and 23b. The insulating layer 23 thus formed is formed. On the insulating layer 23, the lead patterns 35c and 35d, the linear pattern 35e, the conductor pattern of the connecting end portion 35f (see FIG. 1) and the insulating layer 24 are sequentially laminated, so that the coils 31 and 34 A parallel circuit is formed.
Thereafter, adjacent coils 32 and 33 are formed on the insulating layer 24 by alternately laminating the insulating layers 25 and 26, the coils 32 and 33 as the conductor patterns, and the lead patterns 36c and 37c. To do.
Thereby, lamination process S1 is completed.
In this example, Ag is used as a material for forming conductor patterns such as coils 31 to 34, connection end portions 35a, 35b to 37a and 37b, linear patterns 35b and 35e, and lead patterns 35c, 35d, 36b and 37b. However, as a matter of course, a metal such as Cu, Pd, or Al having excellent conductivity or an alloy thereof can be used as these conductor patterns.
In addition, although polyimide resin is used as the insulating layers 22 to 26, in order to form the through holes 23a, 23b, 26a, and 26b in the insulating layers 23 and 26, the insulating layers 22 to 26 are made of photosensitive polyimide resin. It is necessary to use it. In addition to the polyimide resin, the insulating layers 22 to 26 can be made of various resin materials such as epoxy resin and benzocycloptene resin, glass such as SiO2, glass ceramics, dielectrics and the like.

次に、圧着工程S2においては、まず、図8の(a)に示すように、磁性体基板21と同様の磁性体基板29を用意し、絶縁層としても機能する熱硬化性のポリイミド樹脂の接着層27,28を、絶縁層26及び引き出しパターン36c,37cの上面とこの磁性体基板29の下面とにそれぞれ塗布して、磁性体基板29を絶縁層26に貼り合わせる。
かかる状態で、図8の(b)に示すように、磁性体基板29が貼り付けられた積層体2を、真空ホットプレス機200にセットし、真空中又は不活性ガス中にて加熱しながら、磁性体基板29を高圧で押圧することで、磁性体基板29を引き出しパターン36c,37cが形成された絶縁層26上に熱圧着する。しかる後、冷却して、真空ホットプレス機200の圧力を解除することで、圧着工程S3が終了する。
なお、このノイズ対策部品1をリフロー実装する際には、最高到達温度が260℃前後に至ることから、接着層27,28として、ガラス転移温度が270℃以上の熱硬化性のポリイミド樹脂を用いた。さらに、上記圧着工程S3では、350℃〜390℃の高温を加えて、磁性体基板29を圧着するので、この高温によって、接着層27,28からガスが流出して接着層27,28内に空孔を作るおそれがある。この空孔は、密着力を低下させたり、空孔内に湿気がたまった場合には、内部の導体パターンを短絡させるおそれがある。したがって、接着層27,28としては、耐熱温度が400℃以上の熱硬化性のポリイミド樹脂を用いることが望ましい。
Next, in the crimping step S2, first, as shown in FIG. 8A, a magnetic substrate 29 similar to the magnetic substrate 21 is prepared, and a thermosetting polyimide resin that also functions as an insulating layer is prepared. The adhesive layers 27 and 28 are applied to the upper surface of the insulating layer 26 and the lead patterns 36 c and 37 c and the lower surface of the magnetic substrate 29, respectively, and the magnetic substrate 29 is bonded to the insulating layer 26.
In this state, as shown in FIG. 8 (b), the laminate 2 with the magnetic substrate 29 attached thereto is set in a vacuum hot press machine 200 and heated in vacuum or in an inert gas. By pressing the magnetic substrate 29 at a high pressure, the magnetic substrate 29 is thermocompression bonded onto the insulating layer 26 on which the drawing patterns 36c and 37c are formed. Thereafter, cooling and releasing the pressure of the vacuum hot press machine 200 completes the crimping step S3.
Note that when the noise countermeasure component 1 is reflow-mounted, the maximum temperature reaches about 260 ° C., and therefore a thermosetting polyimide resin having a glass transition temperature of 270 ° C. or higher is used as the adhesive layers 27 and 28. It was. Further, in the pressure bonding step S3, since the magnetic substrate 29 is pressure bonded by applying a high temperature of 350 ° C. to 390 ° C., the gas flows out from the adhesive layers 27 and 28 due to this high temperature and enters the adhesive layers 27 and 28. There is a risk of creating holes. This hole may cause a short circuit of the internal conductor pattern when the adhesion is reduced or moisture accumulates in the hole. Therefore, as the adhesive layers 27 and 28, it is desirable to use a thermosetting polyimide resin having a heat resistant temperature of 400 ° C. or higher.

上記のように圧着工程S3を経ることで、積層体2を有するマザー基板1′が形成されるので、ダイシング工程S4によって、マザー基板1′を小さなチップに分割する。
具体的には、図9の(a)に示すように、マザー基板1′をダイシングソー300で分割し、図9の(b)に示すように、チップ1′′を切り出す。
しかる後、図示しないバレルによって面取りを施すことにより、接続用端部35a,35f,36a,37a,36d,37dが積層体2の前面2a,後面2bにそれぞれ露出したチップ1′′を得ることができる。
そして、このチップ1′′が、図9の(c)に示すように、焼成工程S4において焼成される。
かかる焼成工程S4を経た後、外部端子形成工程S5を実行する
As described above, the mother substrate 1 ′ having the laminate 2 is formed through the crimping step S3. Therefore, the mother substrate 1 ′ is divided into small chips by the dicing step S4.
Specifically, as shown in FIG. 9A, the mother substrate 1 ′ is divided by a dicing saw 300, and the chip 1 ″ is cut out as shown in FIG. 9B.
Thereafter, by chamfering with a barrel (not shown), it is possible to obtain the chip 1 ″ in which the connection end portions 35a, 35f, 36a, 37a, 36d, and 37d are exposed on the front surface 2a and the rear surface 2b of the laminate 2, respectively. it can.
And this chip | tip 1 '' is baked in baking process S4 as shown in (c) of FIG.
After the firing step S4, the external terminal forming step S5 is executed.

外部端子形成工程S5においては、まず、Ag含む導電性ペーストの塗布や、Agのスパッタリングや蒸着等によって、接続用端部35a,35f,36a,37a,36d,37dと接続するように、Ag膜を積層体2の前面2a,後面2bに成膜する。そして、このAg膜上に、湿式電解メッキ等によって、Ni,Sn,Sn−Pb等の金属膜を形成する。
これにより、図9(d)に示すように、外部端子4−1〜4−6を備えたノイズ対策部品1が製造される。
なお、この例では、薄膜Agの上にNiの膜を設けて、外部端子4−1〜4−6を形成するようにしたが、Ab−Pd,Cu,NiCr又はNiCu等の薄膜上にNi,Sn,Sn−Pb等の金属膜を設けて、外部端子4−1〜4−6を形成しても良い。
In the external terminal forming step S5, first, an Ag film is connected to the connection end portions 35a, 35f, 36a, 37a, 36d, and 37d by applying a conductive paste containing Ag, sputtering or vapor deposition of Ag, or the like. Is formed on the front surface 2a and the rear surface 2b of the laminate 2. Then, a metal film such as Ni, Sn, Sn—Pb is formed on the Ag film by wet electrolytic plating or the like.
Thereby, as shown in FIG.9 (d), the noise countermeasure component 1 provided with the external terminals 4-1 to 4-6 is manufactured.
In this example, the Ni film is provided on the thin film Ag to form the external terminals 4-1 to 4-6. However, the Ni film is formed on the thin film such as Ab-Pd, Cu, NiCr, or NiCu. , Sn, Sn-Pb, etc. may be provided to form the external terminals 4-1 to 4-6.

この実施例のノイズ対策部品1が、上記構成をとることにより、外部端子4−1,4−2を、例えば、コネクタのグランドピン等から引き出されて基板のグランド層に至るグランド線上に接続し、外部端子4−3,4−4を、1対の差動信号ピンから引き出された1対の差動信号線の一方に接続すると共に、外部端子4−5,4−6を、1対の差動信号線の他方に接続することができる。
かかる状態で、差動信号を基板のコネクタに接続されたケーブルで伝送すると、一方の差動信号が、コネクタの一方の差動信号ピンから一方の差動信号線に至り、ノイズ対策部品1の外部端子4−3,4−4からコイル32を通って一方の差動信号線上に出力される。また、他方の差動信号は、コネクタの他方の差動信号ピンから他方の差動信号線に至り、ノイズ対策部品の外部端子4−5,4−6からコイル33を通って当該他方の差動信号線上に出力される。
By adopting the above configuration, the noise countermeasure component 1 of this embodiment connects the external terminals 4-1 and 4-2 to, for example, a ground line that is drawn from the ground pin of the connector and reaches the ground layer of the board. The external terminals 4-3 and 4-4 are connected to one of the pair of differential signal lines drawn from the pair of differential signal pins, and the external terminals 4-5 and 4-6 are connected to one pair. Can be connected to the other of the differential signal lines.
In such a state, when a differential signal is transmitted through a cable connected to the connector on the board, one differential signal reaches one differential signal line from one differential signal pin of the connector. The signal is output from the external terminals 4-3 and 4-4 to one differential signal line through the coil 32. Further, the other differential signal reaches the other differential signal line from the other differential signal pin of the connector, passes through the coil 33 from the external terminals 4-5 and 4-6 of the noise countermeasure component, and the difference between the other differential signals. It is output on the motion signal line.

次に、この発明の第2実施例について説明する。
図10は、この発明の第2実施例に係るノイズ対策部品の接続構造を説明するための概略斜視図であり、図11は、ノイズ対策部品の接続構造を示す回路図である。
この実施例は、上記第1実施例のノイズ対策部品1を用いて、基板150上のノイズを効果的に除去するためのノイズ対策部品の接続構造(以下、単に「ノイズ対策構造」と記す)の一例である。
Next explained is the second embodiment of the invention.
FIG. 10 is a schematic perspective view for explaining the connection structure of the noise countermeasure component according to the second embodiment of the present invention, and FIG. 11 is a circuit diagram showing the connection structure of the noise countermeasure component.
In this embodiment, the noise countermeasure component connection structure for effectively removing noise on the substrate 150 using the noise countermeasure component 1 of the first embodiment (hereinafter simply referred to as “noise countermeasure structure”). It is an example.

図10において、符号150が、コネクタ110と電子回路部品140とを表面に有した基板であり、この基板150の裏面にはベタ状のグランド層130が形成されている。   In FIG. 10, reference numeral 150 denotes a substrate having a connector 110 and an electronic circuit component 140 on the surface, and a solid ground layer 130 is formed on the back surface of the substrate 150.

コネクタ110は、差動伝送ケーブル100の雄コネクタ110′を接続するための雌コネクタであり、雄コネクタ110′のピン111′,112′,113′を受け入れる1対の差動信号ピン111,112とグランドピン113とを有する。   The connector 110 is a female connector for connecting the male connector 110 ′ of the differential transmission cable 100, and a pair of differential signal pins 111, 112 that receive the pins 111 ′, 112 ′, 113 ′ of the male connector 110 ′. And a ground pin 113.

このようなコネクタ110と電子回路部品140との間には、1対の差動信号線141,142とグランド線143とがパターン形成されている。
具体的には、正極の差動信号線141が差動信号ピン111から電子回路部品140まで延出され、負極の差動信号線142が差動信号ピン112から電子回路部品140まで延出されている。そして、グランド線143が、グランドピン113から延出され、図示しない経路を通って、基板150裏面のグランド層130に接続されている。
A pair of differential signal lines 141 and 142 and a ground line 143 are formed between the connector 110 and the electronic circuit component 140 as a pattern.
Specifically, the positive differential signal line 141 extends from the differential signal pin 111 to the electronic circuit component 140, and the negative differential signal line 142 extends from the differential signal pin 112 to the electronic circuit component 140. ing. A ground line 143 extends from the ground pin 113 and is connected to the ground layer 130 on the back surface of the substrate 150 through a path (not shown).

ノイズ対策部品1は、上記差動信号線141,142とグランド線143と上に実装されている。
具体的には、ランド141a,141bとランド142a,142bとが、差動信号線141,142の途中にそれぞれ設けられ、ランド143a,143bが、グランド線143の途中に設けられている。
そして、ノイズ対策部品1の外部端子4−1,4−2が、グランド線143のランド143a,143bに、外部端子4−3,4−4が、差動信号線141のランド141a,14bに、外部端子4−5,4−6が差動信号線142のランド142a,142bに半田付けされている。
The noise countermeasure component 1 is mounted on the differential signal lines 141 and 142 and the ground line 143.
Specifically, the lands 141a and 141b and the lands 142a and 142b are provided in the middle of the differential signal lines 141 and 142, respectively, and the lands 143a and 143b are provided in the middle of the ground line 143.
The external terminals 4-1 and 4-2 of the noise countermeasure component 1 are connected to the lands 143a and 143b of the ground line 143, and the external terminals 4-3 and 4-4 are connected to the lands 141a and 14b of the differential signal line 141. The external terminals 4-5 and 4-6 are soldered to the lands 142a and 142b of the differential signal line 142.

この実施例のノイズ対策構造が、このような構造をとることにより、差動伝送ケーブル100の雄コネクタ110′をコネクタ110に接続することで、図11に示すように、差動伝送ケーブル100の差動信号線101,102が、コネクタ110と差動信号線141,142とノイズ対策部品1とを通じて電子回路部品140に電気的に連結され、グランド線103が、コネクタ110とグランド線143とノイズ対策部品1とを通じてグランド層130に電気的に連結される。   The noise countermeasure structure of this embodiment adopts such a structure, and by connecting the male connector 110 ′ of the differential transmission cable 100 to the connector 110, as shown in FIG. The differential signal lines 101 and 102 are electrically connected to the electronic circuit component 140 through the connector 110, the differential signal lines 141 and 142, and the noise countermeasure component 1, and the ground line 103 is connected to the connector 110, the ground line 143, and noise. It is electrically connected to the ground layer 130 through the countermeasure component 1.

かかる状態で、1対の正極及び負極の差動信号線S+,S−を差動伝送ケーブル100に伝送すると、差動信号線S+,S−が、コネクタ110を通じて、基板150上の差動信号線141,142に出力される。すると、差動信号線S+,S−は、ノイズ対策部品1の外部端子4−4,4−6からコイル32,33に至り、外部端子4−3,4−5を通って、電子回路部品140側の差動信号線141,142に出力され、電子回路部品140に至る。
このとき、差動伝送ケーブル100のグランド線103が、グランドピン113′,113と基板150上のグランド線143とノイズ対策部品1のコイル31,34の並列回路とを通じて、基板150のグランド層130に接続されている。つまり、コネクタ110のグランドピン113が直接グランド層130に接続されるのではなく、コイル31,34の並列回路を通じてグランド層130に接続されている。したがって、上記のようなディファレンシャルモード時では、ノイズ対策部品1のコイル32,33の電圧の基準電圧とコネクタ110の差動信号ピン111,112の基準電圧とが、共にグランド線143の電位となり、コネクタ110側の差動信号ピン111,112間の電圧バランスと基板150側のコイル32,33間の電圧バランスがほぼ等しくなる。この結果、電圧バランスの異なりに因る輻射ノイズの発生を抑制することができる。
In this state, when the pair of positive and negative differential signal lines S + and S− is transmitted to the differential transmission cable 100, the differential signal lines S + and S− are connected to the differential signal on the substrate 150 through the connector 110. Output to lines 141 and 142. Then, the differential signal lines S + and S− reach the coils 32 and 33 from the external terminals 4-4 and 4-6 of the noise countermeasure component 1 and pass through the external terminals 4-3 and 4-5 to be electronic circuit components. The differential signal lines 141 and 142 on the 140 side are output to the electronic circuit component 140.
At this time, the ground line 103 of the differential transmission cable 100 passes through the ground pins 113 ′ and 113, the ground line 143 on the board 150, and the parallel circuit of the coils 31 and 34 of the noise countermeasure component 1. It is connected to the. That is, the ground pin 113 of the connector 110 is not directly connected to the ground layer 130 but is connected to the ground layer 130 through a parallel circuit of the coils 31 and 34. Therefore, in the differential mode as described above, the reference voltage of the coils 32 and 33 of the noise countermeasure component 1 and the reference voltage of the differential signal pins 111 and 112 of the connector 110 are both at the potential of the ground line 143. The voltage balance between the differential signal pins 111 and 112 on the connector 110 side and the voltage balance between the coils 32 and 33 on the board 150 side are substantially equal. As a result, the generation of radiation noise due to the difference in voltage balance can be suppressed.

また、コモンモードノイズが、例えば、差動信号線141とグランド線143とに(又は差動信号線142とグランド線143とに)侵入した場合には、コモンモードチョークコイル部3−1(又はコモンモードチョークコイル部3−2)が機能して、このコモンモードノイズを除去する。   Further, when the common mode noise enters the differential signal line 141 and the ground line 143 (or the differential signal line 142 and the ground line 143), for example, the common mode choke coil unit 3-1 (or The common mode choke coil section 3-2) functions to remove this common mode noise.

発明者は、かかるノイズ対策効果を確認すべく、次のような実験を行った。
図12は、従来のノイズ対策構造を用いた場合のディファレンシャルモード時のノイズ輻射特性とコモンモード時のノイズ輻射特性とを示す線図であり、図13は、この実施例のノイズ対策構造を用いた際のディファレンシャルモード時のノイズ輻射特性とコモンモード時のノイズ輻射特性とを示す線図である。
まず、図11に示した構造において、ノイズ対策部品1や図14に示した従来のコモンモードチョークコイルアレイ120を設けずに、コモンモードのノイズ輻射特性(Ssc12:dB)を周波数30MHz〜1000MHzの範囲で測定したところ、図12及び図13の破線曲線F1を得た。また、同様の構造下で、ディファレンシャルモードのノイズ輻射特性(Ssd12:dB)を周波数30MHz〜1000MHzの範囲で測定したところ、図12及び図13の細破線曲線F2を得た。
The inventor conducted the following experiment in order to confirm the noise countermeasure effect.
FIG. 12 is a diagram showing the noise radiation characteristic in the differential mode and the noise radiation characteristic in the common mode when the conventional noise countermeasure structure is used, and FIG. 13 uses the noise countermeasure structure of this embodiment. FIG. 6 is a diagram showing noise radiation characteristics in a differential mode and noise radiation characteristics in a common mode when the operation is performed.
First, in the structure shown in FIG. 11, without providing the noise countermeasure component 1 and the conventional common mode choke coil array 120 shown in FIG. 14, the common mode noise radiation characteristic (Ssc12: dB) is set to a frequency of 30 MHz to 1000 MHz. When measured in the range, the dashed curve F1 of FIGS. 12 and 13 was obtained. Further, under the same structure, the noise radiation characteristic (Ssd12: dB) of the differential mode was measured in the frequency range of 30 MHz to 1000 MHz, and the thin broken line curve F2 of FIGS. 12 and 13 was obtained.

次に、図11に示した構造において、ノイズ対策部品1の代わりに図14に示したコモンモードチョークコイルアレイ120を設け、図14に示したように、コネクタ110のグランドピン113とコイル121,124をグランド層130に接続した状態で、コモンモードのノイズ輻射特性(Ssc12:dB)を周波数30MHz〜1000MHzの範囲で測定したところ、図12の実線曲線F3を得た。また、同様の構造下で、ディファレンシャルモードのノイズ輻射特性(Ssd12:dB)を周波数30MHz〜1000MHzの範囲で測定したところ、図12の細実線曲線F4を得た。
図12に示すように、このような構造では、コモンモード時におけるノイズ輻射特性を示す実線曲線F3が、コモンモードチョークコイルアレイ120を設けない場合のノイズ輻射特性を示す破線曲線F1よりも高く、また、ディファレンシャルモード時におけるノイズ輻射特性を示す細実線曲線F4が、コモンモードチョークコイルアレイ120を設けない場合のノイズ輻射特性を示す細破線曲線F2よりも高いことが判る。
Next, in the structure shown in FIG. 11, the common mode choke coil array 120 shown in FIG. 14 is provided in place of the noise countermeasure component 1, and as shown in FIG. With the 124 connected to the ground layer 130, the noise radiation characteristic (Ssc12: dB) of the common mode was measured in the frequency range of 30 MHz to 1000 MHz, and a solid curve F3 in FIG. 12 was obtained. Further, under the same structure, the noise radiation characteristic (Ssd12: dB) of the differential mode was measured in the frequency range of 30 MHz to 1000 MHz, and a thin solid curve F4 in FIG. 12 was obtained.
As shown in FIG. 12, in such a structure, the solid curve F3 indicating the noise radiation characteristic in the common mode is higher than the dashed curve F1 indicating the noise radiation characteristic when the common mode choke coil array 120 is not provided. It can also be seen that the fine solid line curve F4 indicating the noise radiation characteristic in the differential mode is higher than the thin broken line curve F2 indicating the noise radiation characteristic when the common mode choke coil array 120 is not provided.

最後に、図11に示した構造において、コモンモードのノイズ輻射特性(Ssc12:dB)を周波数30MHz〜1000MHzの範囲で測定したところ、図13の実線曲線F5を得た。また、同様の構造下で、ディファレンシャルモードのノイズ輻射特性(Ssd12:dB)を周波数30MHz〜1000MHzの範囲で測定したところ、図12の細実線曲線F6を得た。
図13に示すように、このような構造では、コモンモード時におけるノイズ輻射特性を示す実線曲線F5が、コモンモードチョークコイルアレイ120を設けない場合のノイズ輻射特性を示す破線曲線F1よりも低く、また、ディファレンシャルモード時におけるノイズ輻射特性を示す細実線曲線F6が、コモンモードチョークコイルアレイ120を設けない場合のノイズ輻射特性を示す細破線曲線F2よりも低い判る。
すなわち、この実施例のノイズ対策構造をとることにより、コモンモード時及びディファレンシャルモード時の双方において、良好なノイズ輻射特性を得ることを確認することができた。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
Finally, in the structure shown in FIG. 11, when the common mode noise radiation characteristic (Ssc12: dB) was measured in the frequency range of 30 MHz to 1000 MHz, a solid curve F5 in FIG. 13 was obtained. Moreover, when the noise radiation characteristic (Ssd12: dB) of the differential mode was measured in the frequency range of 30 MHz to 1000 MHz under the same structure, a thin solid curve F6 in FIG. 12 was obtained.
As shown in FIG. 13, in such a structure, the solid line curve F5 indicating the noise radiation characteristic in the common mode is lower than the broken line curve F1 indicating the noise radiation characteristic when the common mode choke coil array 120 is not provided. Further, it can be seen that the thin solid line curve F6 indicating the noise radiation characteristic in the differential mode is lower than the thin broken line curve F2 indicating the noise radiation characteristic when the common mode choke coil array 120 is not provided.
That is, it has been confirmed that by taking the noise countermeasure structure of this embodiment, good noise radiation characteristics can be obtained both in the common mode and in the differential mode.
Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.

なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記実施例では、ノイズ対策部品として、積層型のコモンモードチョークコイルアレイ構造のものを例示したが、積層型に限定されるものでなく、巻線型のものもノイズ対策部品として適用することができることは勿論である。
また、上記実施例では、コイル31とコイル34とを同一の絶縁層22上に形成し、コイル32とコイル33とを同一の絶縁層25上に形成したノイズ対策部品の例を示したが、コイル31とコイル34とを同一層に形成することに限定するものでなく、また、コイル32とコイル33とを同一層に形成することに限定するものでもない。
In addition, this invention is not limited to the said Example, A various deformation | transformation and change are possible within the range of the summary of invention.
For example, in the above embodiment, a multilayer common mode choke coil array structure is exemplified as a noise countermeasure component. However, the present invention is not limited to the multilayer type, and a winding type component can also be applied as a noise countermeasure component. Of course you can.
Moreover, in the said Example, although the coil 31 and the coil 34 were formed on the same insulating layer 22, the example of the noise countermeasure component which formed the coil 32 and the coil 33 on the same insulating layer 25 was shown, The coil 31 and the coil 34 are not limited to being formed on the same layer, and the coil 32 and the coil 33 are not limited to being formed on the same layer.

この発明の第1実施例に係るノイズ対策部品を示す分解斜視図である。It is a disassembled perspective view which shows the noise countermeasure component which concerns on 1st Example of this invention. 図1に示すノイズ対策部品の外観図である。It is an external view of the noise countermeasure component shown in FIG. 図2のノイズ対策部品の内部を透視して示す斜視図である。FIG. 3 is a perspective view showing the inside of the noise countermeasure component of FIG. 並列回路と外部端子との接続状態を示す平面図である。It is a top view which shows the connection state of a parallel circuit and an external terminal. 1対のコイルと外部端子との接続状態を示す平面図である。It is a top view which shows the connection state of a pair of coil and an external terminal. ノイズ対策部品の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of noise countermeasure components. 積層工程を示す断面図である。It is sectional drawing which shows a lamination process. 圧着工程を示す断面図である。It is sectional drawing which shows a crimping | compression-bonding process. ダイシング工程と焼成工程と外部端子形成工程を示す概略図である。It is the schematic which shows a dicing process, a baking process, and an external terminal formation process. この発明の第2実施例に係るノイズ対策構造を説明するための概略斜視図である。It is a schematic perspective view for demonstrating the noise countermeasure structure which concerns on 2nd Example of this invention. ノイズ対策構造を示す回路図である。It is a circuit diagram which shows a noise countermeasure structure. 従来のノイズ対策構造を用いた場合のディファレンシャルモード時のノイズ輻射特性とコモンモード時のノイズ輻射特性とを示す線図である。It is a diagram which shows the noise radiation characteristic in the differential mode at the time of using the conventional noise countermeasure structure, and the noise radiation characteristic in the common mode. 実施例のノイズ対策構造を用いた際のディファレンシャルモード時のノイズ輻射特性とコモンモード時のノイズ輻射特性とを示す線図である。It is a diagram which shows the noise radiation characteristic in the differential mode at the time of using the noise countermeasure structure of an Example, and the noise radiation characteristic in the common mode. コモンモードチョークコイルアレイを用いた従来のノイズ対策構造を示す回路図である。It is a circuit diagram which shows the conventional noise countermeasure structure using a common mode choke coil array.

符号の説明Explanation of symbols

1…ノイズ対策部品、 2…積層体、 2a…前面、 2b…後面、 3−1,3−2…コモンモードチョークコイル部、 4−1〜4−6…外部端子、 21,29…磁性体基板、 22〜26…絶縁層、 23a,23b,26a,26b…スルーホール、 27,28…接着層、 31〜34…コイル、 35a,35f,36a,36d,37a,37d…接続用端部、 35b,35e…直線状パターン、 35c,35d,36c,37c…引き出しパターン、 100…差動伝送ケーブル、 110…コネクタ、 111,112…差動信号ピン、 113…グランドピン、 130…グランド層、 140…電子回路部品、 141,142…差動信号線、 143…グランド線、 150…基板。   DESCRIPTION OF SYMBOLS 1 ... Noise suppression component, 2 ... Laminate body, 2a ... Front surface, 2b ... Rear surface, 3-1, 3-2 ... Common mode choke coil part, 4-1-4-6 ... External terminal 21, 29 ... Magnetic body Substrate, 22-26 ... insulating layer, 23a, 23b, 26a, 26b ... through hole, 27, 28 ... adhesive layer, 31-34 ... coil, 35a, 35f, 36a, 36d, 37a, 37d ... end for connection, 35b, 35e ... linear pattern, 35c, 35d, 36c, 37c ... drawer pattern, 100 ... differential transmission cable, 110 ... connector, 111, 112 ... differential signal pin, 113 ... ground pin, 130 ... ground layer, 140 ... Electronic circuit components 141, 142 ... Differential signal lines, 143 ... Ground lines, 150 ... Substrate.

Claims (3)

第1のコモンモードチョークコイル部を構成する第1のコイル及び第2のコイルと、上記第1のコモンモードチョークコイル部と隣り合う第2のコモンモードチョークコイル部を構成する第3のコイル及び第4のコイルとを備えるノイズ対策部品であって、
グランド線に接続するための第1の外部端子及び第2の外部端子を、上記第1のコモンモードチョークコイル部の第1のコイルと第2のコモンモードチョークコイル部の第4のコイルとを並列に接続して形成した並列回路の両端にそれぞれ接続し、
1対の差動信号線の一方に接続するための第3の外部端子及び第4の外部端子を、上記第2のコイルの両端にそれぞれ接続し、
上記1対の差動信号線の他方に接続するための第5の外部端子及び第6の外部端子を、上記第3のコイルの両端にそれぞれ接続した、
ことを特徴とするノイズ対策部品。
A first coil and a second coil constituting a first common mode choke coil portion; a third coil constituting a second common mode choke coil portion adjacent to the first common mode choke coil portion; A noise countermeasure component comprising a fourth coil,
The first external terminal and the second external terminal for connecting to the ground line are connected to the first coil of the first common mode choke coil section and the fourth coil of the second common mode choke coil section. Connect to both ends of the parallel circuit formed in parallel,
A third external terminal and a fourth external terminal for connecting to one of the pair of differential signal lines are respectively connected to both ends of the second coil;
A fifth external terminal and a sixth external terminal for connecting to the other of the pair of differential signal lines are connected to both ends of the third coil, respectively.
Noise suppression parts characterized by this.
請求項1に記載のノイズ対策部品において、
上記第1のコモンモードチョークコイル部の第1のコイル及び第2のコイルを、積層体内に互いに向かい合うように積層形成し、第2のコモンモードチョークコイル部を、当該第1のコモンモードチョークコイル部と隣り合うように上記積層体に内包すると共に、当該第2のコモンモードチョークコイル部の第3のコイル及び第4のコイルを、上記積層体内に互いに向かい合うように積層形成し、
上記第1の外部端子と第3の外部端子と第5の外部端子とを、上記積層体の一の外面に並設すると共に、上記第2の外部端子と第4の外部端子と第6の外部端子とを、上記一の外面と対向する他の外面に並設した、
ことを特徴とするノイズ対策部品。
In the noise countermeasure component according to claim 1,
The first common mode choke coil portion of the first common mode choke coil portion is laminated so as to face each other in the laminated body, and the second common mode choke coil portion is formed as the first common mode choke coil portion. And the third coil and the fourth coil of the second common mode choke coil portion are stacked so as to face each other in the stacked body.
The first external terminal, the third external terminal, and the fifth external terminal are juxtaposed on one outer surface of the laminate, and the second external terminal, the fourth external terminal, and the sixth external terminal are arranged. The external terminals are arranged side by side on the other outer surface facing the one outer surface.
Noise suppression parts characterized by this.
1対の差動信号線及びグランド線を、基板上のコネクタが有する1対の差動信号ピン及びグランドピンから所定の電子回路部品及び当該基板のグランド層までそれぞれ延出するように当該基板上にパターン形成し、
請求項1又は請求項2のノイズ対策部品における上記第1の外部端子及び第2の外部端子を、上記基板のグランド線上に接続し、
上記第3の外部端子及び第4の外部端子を、上記1対の差動信号線の一方に接続すると共に、第5の外部端子及び第6の外部端子を、上記1対の差動信号線の他方に接続した、
ことを特徴とするノイズ対策部品の接続構造。
On the board, a pair of differential signal lines and a ground line are extended from the pair of differential signal pins and ground pins of the connector on the board to a predetermined electronic circuit component and the ground layer of the board, respectively. To form a pattern,
The first external terminal and the second external terminal in the noise countermeasure component of claim 1 or claim 2 are connected to the ground line of the substrate,
The third external terminal and the fourth external terminal are connected to one of the pair of differential signal lines, and the fifth external terminal and the sixth external terminal are connected to the pair of differential signal lines. Connected to the other of the
A connection structure for noise suppression components.
JP2008310852A 2008-12-05 2008-12-05 Noise suppressing component and connection structure of the same Pending JP2010135602A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008310852A JP2010135602A (en) 2008-12-05 2008-12-05 Noise suppressing component and connection structure of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008310852A JP2010135602A (en) 2008-12-05 2008-12-05 Noise suppressing component and connection structure of the same

Publications (1)

Publication Number Publication Date
JP2010135602A true JP2010135602A (en) 2010-06-17

Family

ID=42346587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008310852A Pending JP2010135602A (en) 2008-12-05 2008-12-05 Noise suppressing component and connection structure of the same

Country Status (1)

Country Link
JP (1) JP2010135602A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227223A (en) * 2011-04-15 2012-11-15 Tdk Corp Laminated coil component
US8824077B2 (en) 2011-11-29 2014-09-02 HGST Netherlands B.V. Perpendicular magnetic recording write head with ladder network compensation circuitry on slider body for write current overshoot at write current switching
US8891189B1 (en) 2014-03-18 2014-11-18 HGST Netherlands B.V. Disk drive with filter compensation integrated in sliders for high-bandwidth read sensors
JP2016025278A (en) * 2014-07-23 2016-02-08 ミハル通信株式会社 High frequency choke coil and catv apparatus with the same
JP2017046169A (en) * 2015-08-26 2017-03-02 株式会社村田製作所 Electronic component
WO2021117393A1 (en) * 2019-12-13 2021-06-17 株式会社村田製作所 Circuit device and filter circuit
JPWO2021131310A1 (en) * 2019-12-27 2021-07-01
JP7467910B2 (en) 2019-12-24 2024-04-16 Tdk株式会社 Coil parts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138937A (en) * 1994-11-07 1996-05-31 Murata Mfg Co Ltd Multilayer common mode choke coil
JP2004311826A (en) * 2003-04-09 2004-11-04 Murata Mfg Co Ltd Common mode filter array for tmds

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138937A (en) * 1994-11-07 1996-05-31 Murata Mfg Co Ltd Multilayer common mode choke coil
JP2004311826A (en) * 2003-04-09 2004-11-04 Murata Mfg Co Ltd Common mode filter array for tmds

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227223A (en) * 2011-04-15 2012-11-15 Tdk Corp Laminated coil component
US8824077B2 (en) 2011-11-29 2014-09-02 HGST Netherlands B.V. Perpendicular magnetic recording write head with ladder network compensation circuitry on slider body for write current overshoot at write current switching
US8891189B1 (en) 2014-03-18 2014-11-18 HGST Netherlands B.V. Disk drive with filter compensation integrated in sliders for high-bandwidth read sensors
JP2016025278A (en) * 2014-07-23 2016-02-08 ミハル通信株式会社 High frequency choke coil and catv apparatus with the same
JP2017046169A (en) * 2015-08-26 2017-03-02 株式会社村田製作所 Electronic component
WO2021117393A1 (en) * 2019-12-13 2021-06-17 株式会社村田製作所 Circuit device and filter circuit
JPWO2021117393A1 (en) * 2019-12-13 2021-06-17
JP7467910B2 (en) 2019-12-24 2024-04-16 Tdk株式会社 Coil parts
JPWO2021131310A1 (en) * 2019-12-27 2021-07-01
WO2021131310A1 (en) * 2019-12-27 2021-07-01 株式会社村田製作所 Electronic circuit
JP7322973B2 (en) 2019-12-27 2023-08-08 株式会社村田製作所 electronic circuit

Similar Documents

Publication Publication Date Title
JP6269591B2 (en) Coil parts
JP2010135602A (en) Noise suppressing component and connection structure of the same
JP4905498B2 (en) Multilayer ceramic electronic components
JP5673837B2 (en) Electronic component and manufacturing method thereof
JP5637607B2 (en) Coil parts
JP6579118B2 (en) Inductor parts
JP5970716B2 (en) Electronic component and manufacturing method thereof
US10176918B2 (en) Electronic component and manufacturing method for same
JP6064854B2 (en) Electronic component and manufacturing method thereof
JP5880802B1 (en) Multilayer substrate manufacturing method and multilayer substrate
US10332674B2 (en) Electronic component
WO2013108862A1 (en) Coil component
JP2018113309A (en) Inductor component
WO2018212273A1 (en) Laminated-type electronic component
JP6977742B2 (en) Composite electronic components and circuits
JP2013251378A (en) Laminated common-mode choke coil
TWI551206B (en) Multilayer printed circuit board and method of manufacturing the same
JP2011029222A (en) Electronic component
JP2007012825A (en) Chip part and its manufacturing method
JP2015142124A (en) chip inductor
JP2009295771A (en) Electronic component
JP4203005B2 (en) Common mode choke coil
JP2010027999A (en) Mounting structure of common mode choke coil
JP5614205B2 (en) Electronic components
JP5293704B2 (en) Coil parts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121029