JP2010129835A - 多層プリント配線板とその製造方法及び加工方法 - Google Patents

多層プリント配線板とその製造方法及び加工方法

Info

Publication number
JP2010129835A
JP2010129835A JP2008304045A JP2008304045A JP2010129835A JP 2010129835 A JP2010129835 A JP 2010129835A JP 2008304045 A JP2008304045 A JP 2008304045A JP 2008304045 A JP2008304045 A JP 2008304045A JP 2010129835 A JP2010129835 A JP 2010129835A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
multilayer printed
polymer film
film material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008304045A
Other languages
English (en)
Inventor
Kazuki Nishijima
一樹 西嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2008304045A priority Critical patent/JP2010129835A/ja
Publication of JP2010129835A publication Critical patent/JP2010129835A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】スティフナーなどとの一体化を行うことなく、反りを少なくすることができる多層プリント配線板と前記プリント配線板の製造工程にロール状に巻く工程を有しても、反りを少なくすることのできる多層プリント配線板の製造方法と前記多層プリント配線板の反りを少なくすることのできる加工方法を提供することを課題とする。
【解決手段】絶縁層の各層毎に、延伸工程の熱固定温度が異なる高分子フィルム材料を、それぞれ用いて配置することを特徴とする多層プリント配線板の製造方法と同製造方法による多層プリント配線板。また、前記多層プリント配線板のシート状の個片を、前記絶縁層の前記延伸工程におけるそれぞれ異なる熱固定温度のなかで最大値の熱固定温度以下で、かつ、該高分子フィルム材料のガラス転移点の温度以上で、かつ融点の温度未満の範囲の温度で加熱する多層プリント配線板の加工方法。
【選択図】 図3

Description

本発明は、多層プリント配線板と多層プリント配線板の製造方法と加工方法に関する。
近年、半導体の性能が飛躍的に進歩し、半導体内部の動作が高速化しており、それに伴い、外部との信号の入出力を行うインターフェースもワイドバンド化してきている。
すなわち、半導体と外部との信号伝送のバンド幅をひろげるために、信号伝送用のパラレルバスにおいてはビット数を増やすことと、伝送速度を高速化することが同時に飛躍的に進んでいる。最近のMPU周辺などでは、マルチコア化の流れを背景に、それぞれのプロセッサコアがメモリーとの専用バスを必要としてきており、全体としては、コアの数だけ倍数でバスのパラレル化が進み、かつ汎用メモリーなどの外部とのアクセスも高速化するという流れになってきている。
このような状況に対応するため、半導体の多端子化が飛躍的にすすみ、かつ、高速信号が流れる端子の比率が増してきている。
一方、携帯電話に代表されるような小型機器においては、高機能化が進む一方、サイズの小型化、薄型化も要求されるという状況にあり、機器内部の部品への、小型化、薄型化、高密度実装化の要求もまた飛躍的に強くなってきている。そのような市場環境を背景に、プリント配線板への薄型化、高密度化への要求が増している。
プリント配線板の代表的な用途としては、大別して、2つある。
いわゆるマザーボードのような、半導体などのアクティブ部品や、抵抗やコンデンサなどのパッシブな部品を実装する機器用の基板と、半導体のベアチップなどを実装するための小型基板である半導体パッケージ用基板である。
前記の、小型化、薄型化、高密度実装化の要求は、そのどちらの用途へも存在するが、特に半導体パッケージ用基板への要求は、半導体の製造ルールのシュリンク(縮小化)に伴い同等回路の面積が面積比で半分となるという半導体の微細化の流れをそのまま受け、高密度化に対応せざるを得ないため、特に著しい。また、高速化のためには、グラウンド層と電源層の強化が必須であり、高密度化要求と相まって、基板の多層化を一層促進している。
以上のような状況の結果、半導体パッケージ用基板においては、単位面積あたりの端子数が飛躍的に増すため、高密度化を実現するため、半導体のベアチップの端子のサイズが小さくなり、従って、フリップチップ用の接続バンプのサイズが小さく、そのため、ベアチップと実装される半導体パッケージ基板とが近づき、許容される高さのバラツキの許容値が著しく小さくなって、基板のコプラナリティー(平坦性)への要求品質が非常に厳しくなってきている。このため、逆にいえば、半導体パッケージ用基板の反りへの許容値が小さくなり、ベアチップの実装信頼性の保証のために、半導体パッケージ用基板の反りの低減が、一層必要となってきている。
半導体パッケージ用基板の一例を図1に示す。半導体のベアチップ1が、フリップチップ方式で接続されており、フリップチップ用バンプ2により、ベアチップ1と半導体パッケージ用基板である多層プリント配線板3とが接合される。また、BGA用バンプ4により、マザーボード等へ半導体パッケージが実装される。
ここで、フリップチップ用バンプ2の大きさは、1のベアチップの接続用端子の大きさであるパッド径と、半導体パッケージ用基板側のパッド径との大きさなどを考慮して決められる。あまり過剰な大きさになると、隣同士のバンプが接触し、短絡して故障の原因となる。
導体層と絶縁層とが交互に積層されてなる多層プリント配線板は、前記マザーボード用としては、導体層として、銅箔材などの銅合金を用い、また、絶縁層として、ガラスエポキシ材をもちいることが多い。
ガラスエポキシ材は、ガラス繊維と有機系高分子材料であるエポキシ樹脂との複合材料であり、通常、ガラス繊維を編んだクロス(布)であるガラスクロスに有機系高分子であるエポキシ樹脂を含侵させることで、熱膨張をガラス繊維により制御している。
このため、ガラスエポキシ材と銅合金との熱膨張率を広い温度領域において近づけることが可能であり、そのため、比較的、反りが生じにくい複合材料となっている。
ガラスエポキシ材は、通常、両面に導体層として銅箔材を熱プレスなどで一体化して固化されて供給される。このような材料は、コア材と呼ばれる。これは、加工して両面版とすることができる。
ガラスエポキシ材を用いた多層プリント配線板は、通常、前記コア材に、未硬化のガラスエポキシ材料であるプリプレグを上下に重ね、さらに銅箔を上下に重ねて熱プレスにより一体化したり、コア材を2枚以上用いて、コア材同士の間に、前記プリプレグを配置して、熱プレスを行い、該プリプレグを接着層として用いて、多層化する。これらの工法を組み合わせることもある。
従って、ガラスエポキシ材料を用いた多層プリント配線板の場合は、最低3層の絶縁層を有することとなる。また、基板全体の反り等を考慮すると、断面方向で対称的な配置となる、導体層が、偶数となるような組み合わせが望ましい。従って、絶縁層が2層すなわち、導体層が3層となるような層構成は、通常、用いられない。
一方、半導体パッケージ用の多層プリント配線板や、フレキシブル基板においては、導体層には、やはり、銅合金をもちいることが多いが、絶縁層としては、前記ガラスエポキシ材の他に、高分子フィルム材料を用いることがある。
また、前記ガラスエポキシ材料をコア材として、その上下に、高分子フィルム材料をラミネート法や、コーティング法などで絶縁層を形成し、さらに、めっきなどで、導体層として、銅合金などの金属膜を形成してパターニングすることで、配線層や、コモン層などを形成するビルドアップ基板と呼ばれる基板をもちいることが多く、現在主流となっている。この工法の場合は、特に反りに対する考慮が必要で、導体層の層数は、通常、偶数とする。
前記コモン層としては、グラウンド層と電源層があるが、電源電圧の多様化に伴い、それぞれの電圧に対応した何種類かのコモン層がペアで配置されることが多く、多層化促進の一因となっている。
絶縁層として、前記高分子フィルム材料のみを用いる場合は、ビルドアップ基板と比べて、骨格となるコア材がないともいえることから、コアレス型、もしくはコアレスなどと呼ばれることもある。該コアレス型は、薄型化への対応や、折り曲げ性などの観点では、
優れているが、前記高分子フィルム材料と銅合金との熱膨張率を、広い温度範囲で整合させるのは、困難なため、加熱や、冷却により、多層プリント配線板に反りを生じやすい組み合わせともいえる。
また、一般に、高分子材料は、ガラス転移温度以上で融点未満の温度領域においては、熱膨張率をはじめとする諸物性値が、大きく変化する。一般的に、該温度領域においては金属材料との熱膨張率の違いは著しく大きくなる。
さらに、前記導体層の銅合金は、各層毎にそのパターンが異なり、その結果、各層の銅合金と対応する高分子フィルム材料の面積比率が異なり、さらに前記熱膨張率や弾性率の異なる層が積層されこととなるため、加熱・冷却工程において、反りが発生しやすくなる。
また、半導体ベアチップを半導体パッケージ用基板に実装する場合や、半導体パッケージをマザーボードに実装する場合は、通常、はんだで接合するが、その場合、はんだリフロー工程を経るため、200℃以上の温度に数分間さらされ、さらに、すぐに常温の環境におかれることになる。このときの熱の急激な変化で、反りが発生しやすくなる。
前記のような理由で、ビルドアップ基板を含むガラスエポキシ基板をその構造に有する、厚み1mm程度以上の基板は、常温、加熱時共に反り量が比較的小さいことが期待できるが、高分子フィルム材料の絶縁層からなる薄型基板においては、加熱、冷却の工程による反りの発生が懸念される。
特に、0.5mm以下の該薄型基板においては、生産性を考慮してリールなどを用いてロール状に巻き取りをして製造される工法もある。このとき、ロール状に巻きつけて基板を取り扱うことから、保存環境などによっては、ロール径に起因した反りも発生する可能性がある。
このような工法においては、材料に送りのための穴であるスプロケットがある場合はリール(reel)、ない場合をロール(roll)ということがある。製造工程間は、リール(reel)またはロール(roll)単位で、運用されるため、このような工法は、Reel to Reelや、Roll to Rollと呼ばれる。
前記Reel to ReelやRoll to Rollの工法では、搬送や保存に、リール、またはロールの、巻き取っているロール状にて運用されるため、この巻き取りによるカールが生じ、個片にしたときの反りの一因となっていた。
このような半導体パッケージ用の薄型基板に対しては、反りを矯正する目的と、半導体パッケージの放熱の目的とで、個片のそれぞれの該基板に対して、スティフナと呼ばれる金属の補強版を貼り付けて対応することが多い。
しかしながら、必ずしも、放熱用に必須でない用途では、コスト低減のためと、実装工程時の基板の取り扱い難さの点から、スティフナのないスティフナレスへの要求もあり、この対策も該薄型基板にとっては必要となっている。
また、従来の反りへの解決方法として、基板表面に塗布するソルダーレジスト材料を半硬化状態にすることで、ベアチップ実装時の加熱工程において、反りを低減する手段(特許文献1)や、ローラで反り方向と逆方向に反らせることで反りを抑制する手段(特許文献2)がある。
しかしながら、これらの方法は、ベアチップの実装を基板製造メーカにて行う状況を想定
しており、そのための新たな専用装置の導入が必要となるため、その適用は基板製造メーカーにとって一般的とはいえなかった。
特願2002-105689号公報 特願2001-124355号公報
本発明は、以上のような状況を鑑みてなされたものであり、反りを矯正するための専用の装置を用いることなく、また、スティフナーなどとの一体化による平坦化を行うことなく、反りを少なくすることができる多層プリント配線板を提供することを課題とする。
また、前記多層プリント配線板の製造工程に該プリント配線板をロール状に巻く工程を有しても、反りの少なくすることのできる多層プリント配線板を製造できる製造方法を提供することを課題とする。
また、前記多層プリント配線板に部品を実装する前などに、反りを少なくすることのできる多層プリント配線板の加工方法を提供することを課題とする。
本発明は、係る課題を解決するものであり、上記課題を解決するための請求項1に記載の発明は、複数の絶縁層を有する多層プリント配線板であって、絶縁層として、延伸工程を経た高分子フィルム材料を用いる多層プリント配線板において、前記絶縁層の各層毎に、前記延伸工程の熱固定温度が異なる高分子フィルム材料を、それぞれ用いることを特徴とする多層プリント配線板である。
請求項2に記載の発明は、複数の絶縁層を有する多層プリント配線板であって、前記多層プリント配線板の製造工程にロール状に巻く工程があり、該多層プリント配線板を巻いた状態において、外周側の絶縁層用の高分子フィルム材料が、内周側の絶縁層用の高分子フィルム材料に対して、延伸時の熱固定温度がより低い高分子フィルム材料を使用していることを特徴とする請求項1に記載の多層プリント配線板である。
請求項3に記載の発明は、絶縁層として、延伸工程を経た高分子フィルム材料を用いる多層プリント配線板において、前記延伸工程の熱固定温度の温度範囲が、前記高分子フィルム材料のガラス転移温度以上で、前記高分子フィルム材料の融点の温度未満の範囲であることを特徴とする請求項1または2に記載の多層プリント配線板である。
請求項4に記載の発明は、請求項1〜3のいずれか1項に記載の多層プリント配線板であって、前記多層プリント配線板の絶縁層の前記延伸工程における、それぞれ異なる熱固定温度のなかで最大値の熱固定温度以下で、かつ、該高分子フィルム材料のガラス転移点の温度以上で、かつ該高分子フィルム材料の融点の温度未満の範囲の温度で、前記多層プリント配線板を加熱することを特徴とする多層プリント配線板である。
請求項5に記載の発明は、前記高分子フィルム材料が、無機または有機の小片を含むことを特徴とする請求項1〜4のいずれか1項に記載の多層プリント配線板である。
請求項6に記載の発明は、絶縁層として、延伸工程を経た高分子フィルム材料を用いる多層プリント配線板の製造方法において、前記絶縁層の各層毎に、前記延伸工程の熱固定温度が異なる高分子フィルム材料を、それぞれ用いて配置することを特徴とする多層プリント配線板の製造方法であって、前記多層プリント配線板の製造工程にロール状に巻く工程があり、該多層プリント配線板を巻いた状態において、外周側となる絶縁層用の高分子
フィルム材料の延伸工程時の熱固定温度が、内周側の絶縁層用の高分子フィルム材料の延伸工程時の熱固定温度よりも、より低いように各絶縁層を配置することを特徴とする多層プリント配線板の製造方法である。
請求項7に記載の発明は、請求項6に記載の製造方法により製造した多層プリント配線板を、シート状の個片の状態にして、各個片を、前記絶縁層の前記延伸工程におけるそれぞれ異なる熱固定温度のなかで最大値の熱固定温度以下で、かつ、該高分子フィルム材料のガラス転移点の温度以上で、かつ該高分子フィルム材料の融点の温度未満の範囲の温度で加熱する工程を有する多層プリント配線板の加工方法である。
請求項1に記載の本発明により、複数の絶縁層を有する多層プリント配線板の絶縁層として、延伸工程を経た高分子フィルム材料を用いる多層プリント配線板において、前記絶縁層の各層毎に、前記延伸工程の熱固定温度が異なる高分子フィルム材料を、それぞれ用いることにより、その組み合わせを適切におこなうことによって前記多層プリント配線板を加熱すると反りを少なくすることができる多層プリント配線板を提供できる。
請求項2に記載の本発明により、複数の絶縁層を有する多層プリント配線板であって、前記多層プリント配線板の製造工程にロール状に巻く工程があり、該多層プリント配線板を巻いた状態において、外周側の絶縁層用の高分子フィルム材料が、内周側の絶縁層用の高分子フィルム材料に対して、延伸時の熱固定温度がより低い高分子フィルム材料を使用することにより、ロールによる反りを低減することのできる多層プリント配線板を提供できる。
請求項3に記載の本発明により、絶縁層として、延伸工程を経た高分子フィルム材料を用いる多層プリント配線板において、前記延伸工程の熱固定温度の温度範囲が、前記高分子フィルム材料のガラス転移温度以上で、前記高分子フィルム材料の融点の温度未満の範囲とすることにより、前記多層プリント配線板を加熱すると反りを少なくすることができる多層プリント配線板を提供できる。
請求項4に記載の本発明により、請求項1〜3のいずれか1項に記載の多層プリント配線板であって、前記多層プリント配線板の絶縁層の前記延伸工程における、それぞれ異なる熱固定温度のなかで最大値の熱固定温度以下で、かつ、該高分子フィルム材料のガラス転移点の温度以上で、かつ該高分子フィルム材料の融点の温度未満の範囲の温度で、前記多層プリント配線板を加熱することにより、反りを低減することができる多層プリント配線板を提供できる。
請求項5に記載の本発明により、前記高分子フィルム材料が、無機または有機の小片を含むことにより、材料の物性を簡便に変化させることができる多層プリント配線板を提供できる。
請求項6に記載の本発明により、絶縁層として、延伸工程を経た高分子フィルム材料を用いる多層プリント配線板の製造方法において、前記絶縁層の各層毎に、前記延伸工程の熱固定温度が異なる高分子フィルム材料を、それぞれ用いることを特徴とする多層プリント配線板の製造方法であって、前記多層プリント配線板の製造工程にロール状に巻く工程があり、該多層プリント配線板を巻いた状態において、外周側となる絶縁層用の高分子フィルム材料の延伸工程時の熱固定温度が、内周側の絶縁層用の高分子フィルム材料の延伸工程時の熱固定温度よりも、より低いように各絶縁層を配置することにより、反りを後で容易に低減できる多層プリント配線板の製造方法を提供できる。
請求項7に記載の本発明により、請求項6に記載の製造方法により製造した多層プリント配線板を、シート状の個片の状態にして、各個片を、前記絶縁層の前記延伸工程におけるそれぞれ異なる熱固定温度のなかで最大値の熱固定温度以下で、かつ、該高分子フィルム材料のガラス転移点の温度以上で、かつ該高分子フィルム材料の融点の温度未満の範囲の温度で加熱する工程により、反りを低減させることのできる多層プリント配線板の加工方法を提供できる。
以下に本発明による多層プリント配線板と、多層プリント配線板の製造方法と加工方法について、その実施の一形態に基づいて説明するが、本発明はこれに限定されるわけではない。
半導体パッケージ用基板の構成の一例を図2と図3に示す。次に、図2及び図3により、本発明の実施の形態を説明するが、本発明はこれに限定されるわけではない。
図2は、本発明による4層の多層プリント配線板の断面図の一例である。プリント配線板においては、層数の表現として、通常、導体層の層数を示すのが慣例である。一番上の導体層311は、ベアチップを実装するためのフリップチップ用パッドとなっている。この最上層には、コンデンサなどの部品を配置することもあり、その接続のためなどにより、配線層が配置されることもある。
また、最下層は、半導体パッケージをマザーボードなどに実装するための接続用パッドが配置される。図2においては、LGA(Land Grid Array)用のLGAパッド317が配置されている場合を示す。
次に図2において、ソルダーレジスト層34は、本来の用途は、最表層の導体部分にはんだをつけない部分を覆うために用いられる。実際には、金メッキをつけないための覆いや、最表層の導体層を保護するためなどの役割も果たす。
基板の内層には、導体層から成る配線層またはコモン層31が配置され、その層間に絶縁層32が配置される。また、導体層間の電気信号の伝達のために、Via Hole(層間接続用導通孔)が配置される。Via Holeは、慣例でViaなどとも略称されることもあるが、ドリルやレーザードリルなどで絶縁層に孔をあけた後、めっきや、導体ペーストなどの導電性材料を充填させることで、層間の電気的な接続を可能とするために設けられる。
導体層とVia Holeには、銅合金をめっきなどにより形成することができる。また、導体層として、銅箔などの金属箔をプレスなどで一括して絶縁層に形成してもよい。
絶縁層32としては、エポキシ、ポリイミド、ナイロンなどの高分子をフィルム状にした材料をもちいることができるが、本発明はこれに限定されるわけではない。
また、基本となる高分子に、無機や有機の小片として、たとえば、着色のための顔料をいれることにより、着色することができる。また、アルミナなどの無機の材料を分散させることにより、融解時の流動特性をかえることができ、誘電率などの物性も適宜、変えることができる。また、ケブラーなどの剛性の高い有機材料の小片をフィラーとして分散、混合させることにより、機械的強度を向上させることができる。
図3は本発明の一実施例として製作した6層の多層プリント配線板の構造の一部を示し
たものである。以下に、本発明の実施の形態を図面に基づいて説明するが、本発明はこれに限定されるわけではない。
導体層311〜316の導体材料として銅を用いて6層に積層した。従って、該導体層の層間に配置する絶縁層321〜325の層数は5層もちいた。導体層の銅の厚みは13μmとした。さらに、最外層に、ソルダーレジスト341、342を配置した。
前記絶縁層321〜325として、本実施例においてはナイロン66(R)を用いた。該ナイロン66(R)(以下ナイロンと略称する)は、ガラス転移温度が50℃であり、融点が265℃であるため、延伸時の熱固定温度を50℃から200℃以上の比較的広範囲に設定可能である。
前記ナイロンのフィルム化の製造工程において、延伸後に緊張状態を保持したまま、200℃, 205℃, 210℃, 215℃, 220℃の熱を加え、熱固定による再結晶化を行った。なお、延伸法は逐次二次延伸法を用いて二軸延伸を行った。
このとき、ロール状に巻く工程を有する製造方法によって製造される多層プリント配線板の巻き方向の反りを改善するため。分子鎖セグメントないし結晶主軸をMD(巻き取り方向)方向への配向が残る条件にてフィルムを製作した。
前記多層プリント配線板の製造工程においては、ロール状に巻き取る工程を用いた。
図3において、上となる導体層第1層ベアチップ実装用パッド側311は、ロールの巻きの外周側であり、下となる導体層第6層BGA用パッド側が内周側となる。
この時、図3において、絶縁層として用いた高分子フィルム材料であるナイロンの熱固定温度が順に200℃, 205℃, 210℃, 215℃, 220℃となるように、上から順番に絶縁層321〜325として高分子フィルム材料であるナイロンを配置した。絶縁層321〜325の張り合わせは、ロール状に巻く工程用の装置であるラミネータ装置で1層ずつ行った。ソルダーレジスト341,342は、積層後に印刷した。
<比較例>
比較例として多層プリント配線板を作成した。該多層プリント配線板として、図3と同様の構造として、全部の絶縁層に高分子フィルム材料としてナイロン66(R)を用いた。それぞれの絶縁層の熱固定温度をすべて200℃としたものを使用して、実施例と同様の製造方法にて作成した。
次に、実施例と比較例で製作した多層プリント配線板を45mm×45mmの外形サイズに切り抜き、個片として、以下に用いた。
前記実施例の多層プリント配線板と、比較例の多層プリント配線板との、実装工程前の反り量を測定した。反り量は、レーザ変位計にて、測定器のステージ面を基準として、基板範囲内にて最もステージ面から離れている点と近い面との差を、基板全体の仮想平面を計算して傾き成分を除去した後に計測した。実施例の多層プリント配線板の反り量は300μmであり、比較例の多層プリント配線板の反り量は290μmであった。
これらの基板の反りを低減するための工程として、大気圧オーブンを使用して、加熱をおこなった。加熱温度は、200℃、205℃、215℃、220℃とし、それぞれの加熱時間は60秒とした。
加熱後の結果は以下のようになった。
実施例の多層プリント配線板においては、200℃にて加熱した結果の反り量が170μmであり、205℃にて加熱した結果の反り量が130μmであり、215℃にて加熱した結果の反り量が100μm、220℃にて加熱した結果の反り量が120μmであった。なお、220℃では、基板の反り方向が反転しており、本実施例にて用いた基板においては、215℃で60秒が最適な反り量低減の条件であることがわかった。
比較例の多層プリント配線板においては、200℃にて加熱した結果の反り量が280μmであり、205℃にて加熱した結果の反り量が280μmであり、215℃にて加熱した結果の反り量が270μm、220℃にて加熱した結果の反り量が270μmであった。比較例の多層プリント配線板においても加熱することで、反りがわずかに低減されているが、これはアニール効果による応力低減が原因と考えられる。
これらから、加熱による反り低減の効果が見られたのは、実施例の多層プリント配線板であり、反り量においても、70%程度低減することができることを確認した。
また、前記基板へ、ベアチップの実装を行った。ベアチップのサイズは20mm×20mmである。基板との接合はスズ-鉛共晶合金のはんだを使用した。はんだバンプのピッチは200μmとした。比較例の多層プリント配線板においては、10個の基板とベアチップの実装品のうち、3個にはんだ接続不良が発生した。また、実施例の多層プリント配線板においては、10個の基板とベアチップの実装品ではんだ接続不良は発生しなかった。
半導体パッケージ用基板へ半導体のベアチップをフリップチップ実装した後の断面図の一例を示す図である。 4層の多層プリント配線板の断面図の一例を示す図である。 6層の多層プリント配線板の断面図の一例を示す図である。 ロール状に巻き取った状態の多層プリント配線板の状態とその断面の一部の拡大図の一例を示す図である。
符号の説明
1・・・・ベアチップ
2・・・・フリップチップ用バンプ
3・・・・半導体パッケージ用基板
31・・・導体層
311・・・導体層第一層ベアチップ実装用パッド
312・・・導体層第二層
313・・・導体層第三層
314・・・導体層第四層
315・・・導体層第五層
316・・・導体層第六層BGA用パッド
317・・・半導体パッケージ用基板実装用LGAパッド
32・・・絶縁層
321・・・絶縁層第一層
322・・・絶縁層第二層
323・・・絶縁層第三層
324・・・絶縁層第四層
325・・・絶縁層第五層
33・・・層間接続用導通孔(plugged via hole)
34・・・ソルダーレジスト
341・・・フリップチップパッド用ソルダーレジスト
342・・・BGAパッド用ソルダーレジスト
4・・・・BGA用バンプ
5・・・・ロール状の多層プリント配線板

Claims (7)

  1. 複数の絶縁層を有する多層プリント配線板であって、絶縁層として、延伸工程を経た高分子フィルム材料を用いる多層プリント配線板において、前記絶縁層の各層毎に、前記延伸工程の熱固定温度が異なる高分子フィルム材料を、それぞれ用いることを特徴とする多層プリント配線板。
  2. 複数の絶縁層を有する多層プリント配線板であって、前記多層プリント配線板の製造工程にロール状に巻く工程があり、該多層プリント配線板を巻いた状態において、外周側の絶縁層用の高分子フィルム材料が、内周側の絶縁層用の高分子フィルム材料に対して、延伸時の熱固定温度がより低い高分子フィルム材料を使用していることを特徴とする請求項1に記載の多層プリント配線板。
  3. 絶縁層として、延伸工程を経た高分子フィルム材料を用いる多層プリント配線板において、前記延伸工程の熱固定温度の温度範囲が、前記高分子フィルム材料のガラス転移温度以上で、前記高分子フィルム材料の融点の温度未満の範囲であることを特徴とする請求項1または2に記載の多層プリント配線板。
  4. 請求項1〜3のいずれか1項に記載の多層プリント配線板であって、前記多層プリント配線板の絶縁層の前記延伸工程における、それぞれ異なる熱固定温度のなかで最大値の熱固定温度以下で、かつ、該高分子フィルム材料のガラス転移点の温度以上で、かつ該高分子フィルム材料の融点の温度未満の範囲の温度で、前記多層プリント配線板を加熱することを特徴とする多層プリント配線板。
  5. 前記高分子フィルム材料が、無機または有機の小片を含むことを特徴とする請求項1〜4のいずれか1項に記載の多層プリント配線板。
  6. 絶縁層として、延伸工程を経た高分子フィルム材料を用いる多層プリント配線板の製造方法において、前記絶縁層の各層毎に、前記延伸工程の熱固定温度が異なる高分子フィルム材料を、それぞれ用いて配置することを特徴とする多層プリント配線板の製造方法であって、前記多層プリント配線板の製造工程にロール状に巻く工程があり、該多層プリント配線板を巻いた状態において、外周側となる絶縁層用の高分子フィルム材料の延伸工程時の熱固定温度が、内周側の絶縁層用の高分子フィルム材料の延伸工程時の熱固定温度よりも、より低いように各絶縁層を配置することを特徴とする多層プリント配線板の製造方法。
  7. 請求項6に記載の製造方法により製造した多層プリント配線板を、シート状の個片の状態にして、各個片を、前記絶縁層の前記延伸工程におけるそれぞれ異なる熱固定温度のなかで最大値の熱固定温度以下で、かつ、該高分子フィルム材料のガラス転移点の温度以上で、かつ該高分子フィルム材料の融点の温度未満の範囲の温度で加熱する工程を有する多層プリント配線板の加工方法。
JP2008304045A 2008-11-28 2008-11-28 多層プリント配線板とその製造方法及び加工方法 Pending JP2010129835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008304045A JP2010129835A (ja) 2008-11-28 2008-11-28 多層プリント配線板とその製造方法及び加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008304045A JP2010129835A (ja) 2008-11-28 2008-11-28 多層プリント配線板とその製造方法及び加工方法

Publications (1)

Publication Number Publication Date
JP2010129835A true JP2010129835A (ja) 2010-06-10

Family

ID=42330017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008304045A Pending JP2010129835A (ja) 2008-11-28 2008-11-28 多層プリント配線板とその製造方法及び加工方法

Country Status (1)

Country Link
JP (1) JP2010129835A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106961804A (zh) * 2017-05-05 2017-07-18 柏承科技(昆山)股份有限公司 Pcb文字工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106961804A (zh) * 2017-05-05 2017-07-18 柏承科技(昆山)股份有限公司 Pcb文字工艺

Similar Documents

Publication Publication Date Title
JP6478309B2 (ja) 多層基板及び多層基板の製造方法
TWI494034B (zh) Ic載板及其製作方法
JP4651597B2 (ja) 半導体パッケージ基板
US20090065245A1 (en) Circuit board structure and fabrication method thereof
US8952270B2 (en) Multilayer wiring board having lands with tapered side surfaces
JP2007081408A (ja) リジッド−フレキシブルパッケージオンパッケージ(pop)用印刷回路基板及びその製造方法
US9252096B2 (en) Wiring substrate and method of manufacturing the same
JP6014081B2 (ja) 印刷回路基板
US20140332253A1 (en) Carrier substrate and manufacturing method thereof
US20160135295A1 (en) Multi-layer circuit board
US20110127073A1 (en) Printed circuit board and manufacturing method thereof
US9854669B2 (en) Package substrate
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2024037141A (ja) ハイブリッドコア構造を有する半導体パッケージ構造、および、その製造方法
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
US20130335928A1 (en) Carrier and method for fabricating coreless packaging substrate
US20220328387A1 (en) Package carrier and manufacturing method thereof
JP2010129835A (ja) 多層プリント配線板とその製造方法及び加工方法
EP3996474A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP2015053463A (ja) 印刷回路基板
JP2010238697A (ja) 多層プリント配線板およびその製造方法
KR20140032674A (ko) 리지드 플렉시블 기판 제조방법
US20140174798A1 (en) Metal core substrate and method of manufacturing the same
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
KR102173615B1 (ko) 다층 회로 기판 및 그 제조 방법