JP2010129743A - Optical semiconductor device - Google Patents
Optical semiconductor device Download PDFInfo
- Publication number
- JP2010129743A JP2010129743A JP2008302215A JP2008302215A JP2010129743A JP 2010129743 A JP2010129743 A JP 2010129743A JP 2008302215 A JP2008302215 A JP 2008302215A JP 2008302215 A JP2008302215 A JP 2008302215A JP 2010129743 A JP2010129743 A JP 2010129743A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- energy level
- inp
- upper cladding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、ストライプ状のメサ構造体の両側を半導体埋込層で埋め込んだ光半導体素子に関する。 The present invention relates to an optical semiconductor device in which both sides of a striped mesa structure are embedded with a semiconductor buried layer.
近年、光信号を高速変調して生成することができる光源や、多数の光素子をアレイ状に集積した光半導体素子が求められている。活性層を含むストライプ状のメサ構造体の両脇を、高抵抗または半絶縁性の半導体埋込層で埋め込んだ半絶縁性埋込ヘテロ（ＳＩ−ＢＨ）構造の光半導体素子は、寄生容量の低減や、アレイ状に集積化された光素子の分離抵抗の確保の点で有利である。 In recent years, there has been a demand for a light source capable of generating an optical signal by high-speed modulation and an optical semiconductor element in which a large number of optical elements are integrated in an array. An optical semiconductor element having a semi-insulating buried hetero (SI-BH) structure in which both sides of a striped mesa structure including an active layer are buried with a high-resistance or semi-insulating semiconductor buried layer has a parasitic capacitance. This is advantageous in terms of reduction and securing separation resistance of optical elements integrated in an array.
ＳＩ−ＢＨ構造を持つ光半導体素子は、高温動作時や大電流駆動時に、特性が劣化することが知られている。特性劣化の原因として、メサ構造体から半絶縁性埋込層へ電子や正孔が漏れることによるリーク電流が上げられる。 It is known that the characteristics of an optical semiconductor element having an SI-BH structure deteriorates during high-temperature operation and large current driving. As a cause of characteristic deterioration, leakage current due to leakage of electrons and holes from the mesa structure to the semi-insulating buried layer is increased.
ＩｎＰ基板を用いたＳＩ−ＢＨ構造の光半導体素子のメサ構造体と、半絶縁性埋込層との間に、ＩｎＰよりもエネルギバンドギャップの大きなＩｎＧａＰからなるバリア層を配置することにより、リーク電流を抑制することができる。 By arranging a barrier layer made of InGaP having an energy band gap larger than that of InP between the mesa structure of an optical semiconductor element having an SI-BH structure using an InP substrate and the semi-insulating buried layer, leakage is achieved. Current can be suppressed.
ＩｎＰ基板を用いたＳＩ−ＢＨ構造の光半導体素子において、半絶縁性埋込層にＦｅドープのＩｎＰが一般的に用いられる。メサ構造体内のｐ型またはｎ型ドーパントと、半絶縁性埋込層内のＦｅとが相互拡散すると、半絶縁性埋込層の抵抗率が低下してしまう。この相互拡散を防止するために、メサ構造体と半絶縁性埋込層との間に、ＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓからなる拡散防止層を挿入することが有効である。 In an optical semiconductor element having an SI-BH structure using an InP substrate, Fe-doped InP is generally used for a semi-insulating buried layer. When the p-type or n-type dopant in the mesa structure and Fe in the semi-insulating buried layer are interdiffused, the resistivity of the semi-insulating buried layer is lowered. In order to prevent this mutual diffusion, it is effective to insert a diffusion prevention layer made of AlGaInAs or AlInAs between the mesa structure and the semi-insulating buried layer.
ＩｎＰ基板を用い、メサ構造体と半絶縁性埋込層との間に、ＩｎＧａＰからなるバリア層を挿入したＳＩ−ＢＨ構造において、Ｇａの組成比が大きくなると、伝導帯のポテンシャル障壁を高くすることができるが、その反面ＩｎＰとＩｎＧａＰとの格子不整合が大きくなる。このため、伝導帯に十分な高さのポテンシャル障壁を確保することが困難である。 In an SI-BH structure in which an InP substrate is used and a barrier layer made of InGaP is inserted between the mesa structure and the semi-insulating buried layer, the potential barrier of the conduction band increases as the Ga composition ratio increases. On the other hand, the lattice mismatch between InP and InGaP increases. For this reason, it is difficult to secure a sufficiently high potential barrier in the conduction band.
拡散防止層として用いるＡｌＧａＩｎＡｓは、価電子帯にポテンシャル障壁を形成しないため、正孔のリークを防止することができない。 AlGaInAs used as a diffusion prevention layer does not form a potential barrier in the valence band, and thus cannot prevent hole leakage.
上記課題を解決する光半導体素子は、
第１導電型の表層部を有する半導体基板の上に形成され、一方向に長い平面形状を持ち、活性層と、その上に配置された上部クラッド層とを含み、該上部クラッド層は、前記第１導電型とは反対の第２導電型であるメサ構造体と、
前記メサ構造体の両側の前記半導体基板の上に形成された半導体埋込層と、
前記メサ構造体の側面と、前記半導体埋込層との間に配置され、半導体で形成された障壁層と
を有し、
前記障壁層は、第１の層と第２の層とを含み、前記第１の層の価電子帯上端の正孔のエネルギ準位が、前記上部クラッド層の価電子帯上端の正孔のエネルギ準位、及び前記第２の層の価電子帯上端の正孔のエネルギ準位のいずれよりも高く、前記第２の層の伝導帯下端の電子のエネルギ準位が、前記上部クラッド層の伝導帯下端の電子のエネルギ準位、及び前記第１の層の伝導帯下端の電子のエネルギ準位のいずれよりも高い。
An optical semiconductor element that solves the above problems is
The upper clad layer is formed on a semiconductor substrate having a surface layer portion of the first conductivity type, has a long planar shape in one direction, includes an active layer, and an upper clad layer disposed on the active layer. A mesa structure having a second conductivity type opposite to the first conductivity type;
A semiconductor buried layer formed on the semiconductor substrate on both sides of the mesa structure;
A barrier layer disposed between a side surface of the mesa structure and the semiconductor buried layer and formed of a semiconductor;
The barrier layer includes a first layer and a second layer, and the energy level of holes at the top of the valence band of the first layer is such that the energy level of holes at the top of the valence band of the upper cladding layer is The energy level is higher than both the energy level and the energy level of the holes at the top of the valence band of the second layer, and the energy level of the electrons at the bottom of the conduction band of the second layer is higher than that of the upper cladding layer. It is higher than both the energy level of electrons at the lower end of the conduction band and the energy level of electrons at the lower end of the conduction band of the first layer.
第１の層が、電子に対するポテンシャル障壁を形成し、第２の層が、正孔に対するポテンシャル障壁を形成する。このため、電子と正孔とが半導体埋込層へ流入することに起因するリーク電流を抑制することができる。 The first layer forms a potential barrier for electrons, and the second layer forms a potential barrier for holes. For this reason, it is possible to suppress a leakage current resulting from electrons and holes flowing into the semiconductor buried layer.
図１Ａ〜図１Ｇを参照して、ＡｌＧａＩｎＡｓ系活性層を持つ波長１．３μｍ帯の分布帰還型（ＤＦＢ）レーザ素子を例にとって、実施例による光半導体素子の製造方法について説明する。 With reference to FIGS. 1A to 1G, a method of manufacturing an optical semiconductor device according to the embodiment will be described taking a distributed feedback (DFB) laser device having a wavelength of 1.3 μm as an example having an AlGaInAs-based active layer.
図１Ａに示すように、ｎ型ＩｎＰからなる半導体基板１０の表面に、回折格子１１を形成する。回折格子１１は導波方向（図１Ａにおいて横方向）に周期的な凹凸を持ち、ブラッグ波長は１．３μｍである。回折格子１１を構成する凹凸の高低差は６０ｎｍである。回折格子１１は、例えば電子ビーム露光を用いたリソグラフィにより形成される。なお、半導体基板１０の上に、ｎ型ＩｎＰからなるバッファ層を形成し、バッファ層の表面に回折格子を形成してもよい。 As shown in FIG. 1A, a diffraction grating 11 is formed on the surface of a semiconductor substrate 10 made of n-type InP. The diffraction grating 11 has periodic irregularities in the waveguide direction (lateral direction in FIG. 1A), and the Bragg wavelength is 1.3 μm. The height difference of the unevenness constituting the diffraction grating 11 is 60 nm. The diffraction grating 11 is formed by lithography using electron beam exposure, for example. Note that a buffer layer made of n-type InP may be formed on the semiconductor substrate 10 and a diffraction grating may be formed on the surface of the buffer layer.
図１Ｂに示すように、回折格子１１が形成された半導体基板１０の上に、ノンドープのＩｎＧａＡｓＰからなる厚さ１００ｎｍのガイド層１２を形成する。ガイド層１２の組成は、例えば遷移波長が０．９５μｍになるように設定される。ガイド層１２は回折格子１１の凹凸を埋め込み、その表面はほぼ平坦になる。ガイド層１２は、有機金属気相エピタキシャル成長（ＭＯＶＰＥ）により形成される。なお、後の化合物半導体層の成長にも、ＭＯＶＰＥが適用される。 As shown in FIG. 1B, a guide layer 12 made of non-doped InGaAsP and having a thickness of 100 nm is formed on a semiconductor substrate 10 on which a diffraction grating 11 is formed. The composition of the guide layer 12 is set such that the transition wavelength is 0.95 μm, for example. The guide layer 12 fills the irregularities of the diffraction grating 11 and the surface thereof becomes almost flat. The guide layer 12 is formed by metal organic vapor phase epitaxial growth (MOVPE). Note that MOVPE is also applied to the later growth of the compound semiconductor layer.
ガイド層１２の上に、多重歪量子井戸構造を有する活性層１５を形成する。活性層１５は、ノンドープのＡｌＧａＩｎＡｓからなる圧縮歪量子井戸層と、ノンドープのＡｌＧａＩｎＡｓからなるバリア層とが交互に積層された構造を有する。積層数は、例えば１５周期とする。量子井戸層の厚さは６ｎｍである。バリア層の厚さは１０ｎｍであり、その組成は、量子井戸層よりもバンドギャップが大きくなるように設定される。活性層１５の発光波長は１．３μｍである。 An active layer 15 having a multiple strain quantum well structure is formed on the guide layer 12. The active layer 15 has a structure in which compressive strain quantum well layers made of non-doped AlGaInAs and barrier layers made of non-doped AlGaInAs are alternately stacked. The number of stacked layers is, for example, 15 cycles. The thickness of the quantum well layer is 6 nm. The thickness of the barrier layer is 10 nm, and its composition is set so that the band gap is larger than that of the quantum well layer. The emission wavelength of the active layer 15 is 1.3 μm.
活性層１５の上に、ｐ型ＩｎＰからなる上部クラッド層１６を形成する。上部クラッド層１６の厚さは、例えば１５００ｎｍとする。上部クラッド層１６の上に、ｐ型ＩｎＧａＡｓからなるコンタクト層１７を形成する。コンタクト層１７の厚さは、例えば５００ｎｍとする。半導体基板１０が、下部クラッド層としての役割を有する。 An upper cladding layer 16 made of p-type InP is formed on the active layer 15. The thickness of the upper cladding layer 16 is, for example, 1500 nm. A contact layer 17 made of p-type InGaAs is formed on the upper cladding layer 16. The contact layer 17 has a thickness of, for example, 500 nm. The semiconductor substrate 10 serves as a lower cladding layer.
図１Ｃに、図１Ｂの一点鎖線１Ｃ−１Ｃにおける断面図を示す。図１Ｃの一点鎖線１Ｂ−１Ｂにおける断面図が、図１Ｂに相当する。図１Ｃにおいては、紙面に垂直な方向が導波方向に相当する。 FIG. 1C is a cross-sectional view taken along one-dot chain line 1C-1C in FIG. 1B. A cross-sectional view taken along one-dot chain line 1B-1B in FIG. 1C corresponds to FIG. 1B. In FIG. 1C, the direction perpendicular to the paper surface corresponds to the waveguide direction.
図１Ｄに示すように、コンタクト層１７の上に、導波方向に延在するメサ用マスクパターン２０を形成する。メサ用マスクパターン２０には、例えば酸化シリコンが用いられ、その厚さは３００ｎｍであり、その幅は２．５μｍである。 As shown in FIG. 1D, a mesa mask pattern 20 extending in the waveguide direction is formed on the contact layer 17. For example, silicon oxide is used for the mesa mask pattern 20, the thickness thereof is 300 nm, and the width thereof is 2.5 μm.
図１Ｅに示すように、メサ用マスクパターン２０をエッチングマスクとして、コンタクト層１７から、少なくとも活性層１５の底面までエッチングすることにより、活性層１５、上部クラッド層１６、及びコンタクト層１７を含むメサ構造体２３を形成する。実施例においては、ガイド層１２及び半導体基板１０の表層部までエッチングしている。これらの層のエッチングには、反応性イオンエッチング（ＲＩＥ）が用いられる。メサ構造体２３は、一方向に長いストライプ状の平面形状を有し、その高さは、例えば３０００ｎｍである。 As shown in FIG. 1E, by using the mesa mask pattern 20 as an etching mask, etching is performed from the contact layer 17 to at least the bottom surface of the active layer 15, whereby the mesa including the active layer 15, the upper cladding layer 16, and the contact layer 17 is obtained. A structure 23 is formed. In the embodiment, the guide layer 12 and the surface layer portion of the semiconductor substrate 10 are etched. For etching these layers, reactive ion etching (RIE) is used. The mesa structure 23 has a stripe-like planar shape that is long in one direction, and its height is, for example, 3000 nm.
図１Ｆに示すように、メサ用マスクパターン２３を選択成長用のマスクとして、メサ構造体２３の側面、及びその両側の半導体基板１０の上面に、障壁層３２を選択成長させる。障壁層３２は、ノンドープのＩｎ０．７Ｇａ０．３Ｐからなる厚さ２．５ｎｍの第１の層３０と、その上に選択成長したノンドープのＡｌ０．２９Ｇａ０．７１Ａｓ０．５Ｓｂ０．５からなる厚さ５０ｎｍの第２の層３１とを含む。 As shown in FIG. 1F, the barrier layer 32 is selectively grown on the side surface of the mesa structure 23 and the upper surface of the semiconductor substrate 10 on both sides thereof using the mesa mask pattern 23 as a mask for selective growth. The barrier layer 32 includes a first layer 30 made of non-doped In 0.7 Ga 0.3 P and having a thickness of 2.5 nm, and a non-doped Al 0.29 Ga 0.71 As 0. And a second layer 31 made of 5 Sb 0.5 and having a thickness of 50 nm.
障壁層３２の上にＦｅドープの半絶縁性ＩｎＰからなる半絶縁性埋込層３３を選択成長させる。半絶縁性埋込層３３には、Ｆｅに代えて、室温におけるＩｎＰの抵抗率を高める不純物、例えばＲｕ等をドープしてもよい。半絶縁性埋込層３３の抵抗率は、半導体基板１０及び上部クラッド層１６のいずれの抵抗率よりも高い。半絶縁性埋込層３３の厚さは、その上面がコンタクト層１７の上面とほぼ同じ高さになるように調節される。 A semi-insulating buried layer 33 made of Fe-doped semi-insulating InP is selectively grown on the barrier layer 32. Instead of Fe, the semi-insulating buried layer 33 may be doped with an impurity that increases the resistivity of InP at room temperature, such as Ru. The resistivity of the semi-insulating buried layer 33 is higher than the resistivity of either the semiconductor substrate 10 or the upper cladding layer 16. The thickness of the semi-insulating buried layer 33 is adjusted so that the upper surface thereof is substantially the same height as the upper surface of the contact layer 17.
第１の層３０はＩｎＰに格子整合しないため、転位等の格子欠陥が発生しない膜厚（臨界膜厚）以下とすることが好ましい。臨界膜厚を与える式として、以下のMatthewsの式が知られている。 Since the first layer 30 does not lattice match with InP, it is preferable that the first layer 30 have a film thickness (critical film thickness) or less at which lattice defects such as dislocation do not occur. The following Matthews equation is known as an equation for giving a critical film thickness.
ここで、ｈｃは臨界膜厚、ｆは格子不整合度、νはポアッソン比、ｂは転位のバーガースベクトル、αは界面でのバーガースベクトルと転位線の線の線分とのなす角（ｃｏｓα＝１／２）、λはすべり面と界面との交差線に垂直な界面内での方向とバーガースベクトルとのなす角（ｃｏｓλ＝１／２）、ａは基板の格子定数、Δａは格子定数の差である。本実施例においては、上記式から算出された第１の層３０の臨界膜厚は約３ｎｍである。第１の層３０の厚さが３ｎｍ以下であれば、転位はほとんど生じない。 Here, h c is the critical film thickness, f is the lattice mismatch degree, ν is the Poisson's ratio, b is the dislocation Burgers vector, α is the angle formed by the Burgers vector at the interface and the line segment of the dislocation line (cos α = 1/2), λ is the angle (cos λ = 1/2) formed by the Burgers vector and the direction in the interface perpendicular to the intersecting line between the slip surface and the interface, a is the lattice constant of the substrate, and Δa is the lattice constant Is the difference. In this embodiment, the critical film thickness of the first layer 30 calculated from the above formula is about 3 nm. If the thickness of the first layer 30 is 3 nm or less, almost no dislocation occurs.
図１Ｇに示すように、半絶縁性埋込層３３を選択成長させた後、メサ用マスクパターン２０を除去し、その下のコンタクト層１７を露出させる。 As shown in FIG. 1G, after the semi-insulating buried layer 33 is selectively grown, the mesa mask pattern 20 is removed and the underlying contact layer 17 is exposed.
図１Ｈに示すように、コンタクト層１７及び半絶縁性埋込層３３の上に、上部電極３５を形成し、半導体基板３６の背面に下部電極３６を形成する。上部電極３５は、ＡｕＺｎ層とＡｕ層とを積層することにより形成される。下部電極３６は、ＡｕＧｅ層とＡｕ層とを積層することにより形成される。電極形成後、半導体基板１０をへき開し、一方の端面を無反射コーティングし、他方の端面を高反射コーティングすることによりＤＦＢレーザ素子が得られる。 As shown in FIG. 1H, the upper electrode 35 is formed on the contact layer 17 and the semi-insulating buried layer 33, and the lower electrode 36 is formed on the back surface of the semiconductor substrate 36. The upper electrode 35 is formed by laminating an AuZn layer and an Au layer. The lower electrode 36 is formed by laminating an AuGe layer and an Au layer. After the electrodes are formed, the semiconductor substrate 10 is cleaved, and one end face is coated with no reflection and the other end face is coated with high reflection to obtain a DFB laser element.
図２Ａに、ＩｎＰに格子整合するＡｌｘＧａ１−ｘＡｓ０．５Ｓｂ０．５のＡｌ組成比とエネルギバンドギャップとの関係を示す。Ａｌ組成比ｘが０．２９のときにＡｌＧａＡｓＳｂのエネルギバンドギャップがＩｎＰのエネルギバンドギャップと同じ１．３５ｅＶになる。 Figure 2A, shows the relationship between the Al composition ratio and the energy band gap of the Al x Ga 1-x As 0.5 Sb 0.5 lattice-matched to InP. When the Al composition ratio x is 0.29, the energy band gap of AlGaAsSb is 1.35 eV, which is the same as the energy band gap of InP.
図２Ｂに、ＩｎＰに格子整合するＡｌｘＧａ１−ｘＡｓ０．５Ｓｂ０．５のＡｌ組成比と、ＩｎＰの伝導帯下端の電子のエネルギ準位を基準とした伝導帯オフセットとの関係を示す。ＩｎＰのエネルギバンドギャップに等しくなるようにＡｌ組成比を選択したＡｌＧａＡｓＳｂの伝導帯オフセットは０．５８ｅＶである。 FIG. 2B shows the relationship between the Al composition ratio of Al x Ga 1-x As 0.5 Sb 0.5 lattice-matched to InP and the conduction band offset based on the energy level of the electrons at the bottom of the InP conduction band. Indicates. The conduction band offset of AlGaAsSb with the Al composition ratio selected to be equal to the energy band gap of InP is 0.58 eV.
図３Ａに、ＩｎＰからなる上部クラッド層１６、ＩｎＧａＰからなる第１の層３０、ＡｌＧａＡｓＳｂからなる第２の層３１、及びＩｎＰからなる半絶縁性埋込層３３を含む積層体のエネルギバンド構造を示す。 FIG. 3A shows an energy band structure of a laminate including an upper cladding layer 16 made of InP, a first layer 30 made of InGaP, a second layer 31 made of AlGaAsSb, and a semi-insulating buried layer 33 made of InP. Show.
第１の層３０の価電子帯上端の正孔のエネルギ準位Ｅｖ１が、上部クラッド層１６の価電子帯上端の正孔のエネルギ準位Ｅｖ０、及び前記第２の層の価電子帯上端の正孔のエネルギ準位Ｅｖ２のいずれよりも高い。第２の層３１の伝導帯下端の電子のエネルギ準位Ｅｃ２が、上部クラッド層１６の伝導帯下端の電子のエネルギ準位Ｅｃ０、及び第１の層３０の伝導帯下端の電子のエネルギ準位Ｅｃ１のいずれよりも高い。 The energy level Ev1 of the hole at the top of the valence band of the first layer 30 is the energy level Ev0 of the hole at the top of the valence band of the upper cladding layer 16 and the top of the valence band of the second layer. It is higher than any of the energy levels Ev2 of the holes. The energy level Ec2 of the electron at the lower end of the conduction band of the second layer 31 is the energy level Ec0 of the electron at the lower end of the conduction band of the upper cladding layer 16 and the energy level of the electron at the lower end of the conduction band of the first layer 30. It is higher than any of Ec1.
上部クラッド層１６の伝導帯下端のエネルギ準位を基準とした第１の層３０の伝導帯オフセットＥｃ１−Ｅｃ０は、上部クラッド層１６内の電子に対するポテンシャル障壁として十分な大きさではない。この積層構造では、第２の層３１が、上部クラッド層１６内の電子に対するポテンシャル障壁として作用する。このため、上部クラッド層１６から半絶縁性埋込層３３への電子の流入を抑制することができる。 The conduction band offsets Ec1 to Ec0 of the first layer 30 relative to the energy level at the lower end of the conduction band of the upper cladding layer 16 are not large enough as potential barriers for electrons in the upper cladding layer 16. In this stacked structure, the second layer 31 functions as a potential barrier against electrons in the upper cladding layer 16. For this reason, the inflow of electrons from the upper cladding layer 16 to the semi-insulating buried layer 33 can be suppressed.
上部クラッド層１６の価電子帯上端の正孔のエネルギを基準とした第２の層３１の価電子帯オフセットＥｖ２−Ｅｖ０は−０．５８ｅＶである。本明細書において、「価電子帯オフセット」は、正孔のエネルギが高くなる向きを正と定義する。このため、第２の層３１は、上部クラッド層１６内の正孔に対してポテンシャル障壁を形成しない。 The valence band offset Ev2-Ev0 of the second layer 31 based on the energy of the holes at the upper end of the valence band of the upper cladding layer 16 is -0.58 eV. In this specification, “valence band offset” defines the direction in which the energy of holes becomes higher as positive. For this reason, the second layer 31 does not form a potential barrier against holes in the upper cladding layer 16.
第１の層３０の価電子帯オフセットＥｖ１−Ｅｖ０は正であり、第２の層３１の価電子帯オフセットよりも大きい。なお、価電子帯オフセットの大小関係は、絶対値ではなく、符号を考慮して判断している。第１の層３０は、上部クラッド層１６内の正孔に対してポテンシャル障壁を形成する。このため、上部クラッド層１６から半絶縁性埋込層３３への正孔の流入を抑制することができる。 The valence band offset Ev 1 -Ev 0 of the first layer 30 is positive and larger than the valence band offset of the second layer 31. Note that the magnitude relationship of the valence band offset is determined in consideration of the sign, not the absolute value. The first layer 30 forms a potential barrier against holes in the upper cladding layer 16. For this reason, the inflow of holes from the upper cladding layer 16 to the semi-insulating buried layer 33 can be suppressed.
図３Ｂに、参考として、上部クラッド層１６と半絶縁性埋込層３３との間に、ＡｌＩｎＡｓ層またはＡｌＧａＩｎＡｓ層を挿入した場合のエネルギバンド構造を示す。ＩｎＰの伝導帯下端の電子のエネルギ準位を基準としたＡｌＩｎＡｓまたはＡｌＧａＩｎＡｓの伝導帯オフセットΔＥｃ３は正であるため、ＡｌＩｎＡｓ層及びＡｌＧａＩｎＡｓ層は電子に対してポテンシャル障壁として作用する。ところが、ＩｎＰの価電子帯上端の正孔のエネルギ準位を基準としたＡｌＧａＩｎＡｓの価電子帯オフセットΔＥｖ３は負である。このため、ＡｌＩｎＡｓ層及びＡｌＧａＩｎＡｓ層は、上部クラッド層内の正孔に対してポテンシャル障壁として作用しない。 FIG. 3B shows an energy band structure when an AlInAs layer or an AlGaInAs layer is inserted between the upper cladding layer 16 and the semi-insulating buried layer 33 as a reference. Since the conduction band offset ΔEc3 of AlInAs or AlGaInAs based on the energy level of electrons at the lower end of the InP conduction band is positive, the AlInAs layer and the AlGaInAs layer act as potential barriers for electrons. However, the valence band offset ΔEv3 of AlGaInAs based on the energy level of the hole at the upper end of the valence band of InP is negative. For this reason, the AlInAs layer and the AlGaInAs layer do not act as a potential barrier against holes in the upper cladding layer.
図３Ｃに、参考として、上部クラッド層１６と半絶縁性埋込層３３との間に、ＩｎＧａＰ層を挿入した場合のエネルギバンド構造を示す。ＩｎＰの伝導帯下端の電子のエネルギ準位を基準としたＩｎＧａＰの伝導帯オフセットΔＥｃ４は正である。ただし、電子に対する十分なポテンシャル障壁を形成するためには、Ｇａ組成比を大きくしなければならない。ＩｎＧａＰのＧａ組成比を大きくすると、ＩｎＰとの格子不整合が大きくなるため、臨界膜厚が薄くなってしまう。このため、ポテンシャル障壁層として十分な厚さを確保することが困難である。 FIG. 3C shows an energy band structure when an InGaP layer is inserted between the upper cladding layer 16 and the semi-insulating buried layer 33 as a reference. The InGaP conduction band offset ΔEc4 with respect to the energy level of the electrons at the lower end of the InP conduction band is positive. However, in order to form a sufficient potential barrier against electrons, the Ga composition ratio must be increased. When the Ga composition ratio of InGaP is increased, the lattice mismatch with InP is increased, so that the critical film thickness is reduced. For this reason, it is difficult to ensure a sufficient thickness as the potential barrier layer.
実施例においては、ＩｎＧａＰからなる第１の層３０が電子に対してポテンシャル障壁として機能しなくてもよいため、Ｇａ組成を少なくして、ＩｎＰとの格子不整合が小さい条件で第１の層３０を形成することができる。 In the embodiment, since the first layer 30 made of InGaP does not have to function as a potential barrier against electrons, the first layer is formed under the condition that the Ga composition is reduced and the lattice mismatch with InP is small. 30 can be formed.
図３Ａに示したように、第２の層３１の価電子帯上端の正孔のエネルギ準位Ｅｖ２は、上部クラッド層１６の価電子帯上端の正孔のエネルギ準位Ｅｖ０よりも低い。このため、上部クラッド層１６に第２の層３１を直接接触させると、上部クラッド層１６内の正孔が第２の層３１内に流入してしまう。第２の層３１内への正孔の流入を防止するために、上部クラッド層１６と第２の層３１との間に、第１の層３０を配置することが好ましい。 As shown in FIG. 3A, the energy level Ev2 of the hole at the upper end of the valence band of the second layer 31 is lower than the energy level Ev0 of the hole at the upper end of the valence band of the upper cladding layer 16. For this reason, when the second layer 31 is brought into direct contact with the upper clad layer 16, holes in the upper clad layer 16 flow into the second layer 31. In order to prevent holes from flowing into the second layer 31, the first layer 30 is preferably disposed between the upper clad layer 16 and the second layer 31.
図４Ａ〜図４Ｃに、電圧電流特性のシミュレーションを行った積層構造の断面図を示す。図４Ａに示した試料は、ｎ型ＩｎＰ層とｐ型ＩｎＰ層との間に、厚さ１０００ｎｍのノンドープＩｎＰ層が配置されたｐｉｎ接合構造を有する。図４Ｂに示した試料においては、ｎ型ＩｎＰ層とｉ型ＩｎＰ層との間、及びｐ型ＩｎＰ層とｉ型ＩｎＰ層との間に、厚さ１０ｎｍのノンドープＩｎ０．７Ｇａ０．３Ｐ層が配置されている。図４Ｃに示した試料においては、ｎ型ＩｎＰ層とＩｎ０．７Ｇａ０．３Ｐ層との間、及びｐ型ＩｎＰ層とＩｎ０．７Ｇａ０．３Ｐ層との間に、さらに、厚さ５０ｎｍのノンドープＡｌ０．２９Ｇａ０．７１Ａｓ０．５Ｓｂ０．５層が配置されている。 4A to 4C are cross-sectional views of a stacked structure in which voltage-current characteristics are simulated. The sample shown in FIG. 4A has a pin junction structure in which a non-doped InP layer having a thickness of 1000 nm is disposed between an n-type InP layer and a p-type InP layer. In the sample shown in FIG. 4B, a non-doped In 0.7 Ga 0.3 having a thickness of 10 nm is interposed between the n-type InP layer and the i-type InP layer and between the p-type InP layer and the i-type InP layer. A P layer is disposed. In the sample shown in FIG. 4C, between the n-type InP layer and the In 0.7 Ga 0.3 P layer, and between the p-type InP layer and the In 0.7 Ga 0.3 P layer, A non-doped Al 0.29 Ga 0.71 As 0.5 Sb 0.5 layer having a thickness of 50 nm is disposed.
図４Ｄに、図４Ａ〜図４Ｃに示した試料の電流電圧特性のシミュレーション結果を示す。横軸は順方向電圧を単位「Ｖ」で表し、縦軸は電流を単位「ｍＡ」で表す。図４Ｄの曲線４Ａ、４Ｂ、及び４Ｃが、それぞれ図４Ａ、図４Ｂ、及び図４Ｃの試料の電流電圧特性を示す。図４Ｂに示した構造では、電流抑制の顕著な効果は見られないが、図４Ｃに示した構造にすることにより、顕著な電流抑制効果が得られていることが分かる。 FIG. 4D shows the simulation results of the current-voltage characteristics of the samples shown in FIGS. 4A to 4C. The horizontal axis represents the forward voltage in the unit “V”, and the vertical axis represents the current in the unit “mA”. Curves 4A, 4B, and 4C in FIG. 4D show the current-voltage characteristics of the samples in FIGS. 4A, 4B, and 4C, respectively. In the structure shown in FIG. 4B, no significant effect of current suppression is observed, but it can be seen that the structure shown in FIG. 4C provides a remarkable current suppression effect.
図４Ｃに示したノンドープＩｎＧａＰ層及びノンドープＡｌＧａＡｓＳｂ層が、それぞれ図１Ｈに示した第１の層３０及び第２の層３１に相当する。障壁層３２を、第１の層３０と第２の層３１との２層で構成することにより、リーク電流抑制効果が高まることが確認された。 The non-doped InGaP layer and the non-doped AlGaAsSb layer shown in FIG. 4C correspond to the first layer 30 and the second layer 31 shown in FIG. 1H, respectively. It was confirmed that the leakage current suppressing effect is enhanced by configuring the barrier layer 32 with two layers of the first layer 30 and the second layer 31.
上記実施例では、ＡｌＧａＡｓＳｂからなる第２の層３１を、ＩｎＰからなる上部クラッド層１６のエネルギバンドギャップと等しいエネルギバンドギャップを持つ組成比とした。第２の層３１の組成比を、ＩｎＰと格子整合する条件下で、ＩｎＰのエネルギバンドギャップ以上のバンドギャップとなる組成比としてもよい。図２Ａに示したように、Ａｌの組成比が０．２９以上であれば、ＡｌＧａＡｓＳｂのエネルギバンドギャップがＩｎＰのエネルギバンドギャップ以上になる。Ａｌの組成比を１としてもよい。この場合、第２の層３１は、Ｇａを含まないＡｌＡｓＳｂで形成される。 In the above embodiment, the second layer 31 made of AlGaAsSb has a composition ratio having an energy band gap equal to that of the upper cladding layer 16 made of InP. The composition ratio of the second layer 31 may be a composition ratio that provides a band gap greater than or equal to the energy band gap of InP under the condition of lattice matching with InP. As shown in FIG. 2A, when the Al composition ratio is 0.29 or more, the energy band gap of AlGaAsSb is greater than or equal to the energy band gap of InP. The composition ratio of Al may be 1. In this case, the second layer 31 is made of AlAsSb not containing Ga.
図２Ｂに示したように、第２の層３１のＡｌの組成比を大きくすると、ＩｎＰの伝導帯下端の電子のエネルギ準位を基準とした第２の層３１の伝導帯オフセットが大きくなる。例えば第２の層３１をＡｌＡｓＳｂで形成した場合の伝導帯オフセットは１．５９ｅＶになる。このように、Ａｌ組成比を大きくすることにより、電子に対するポテンシャル障壁をより高くし、リーク電流抑制効果を高めることができる。 As shown in FIG. 2B, when the Al composition ratio of the second layer 31 is increased, the conduction band offset of the second layer 31 with respect to the electron energy level at the lower end of the InP conduction band is increased. For example, the conduction band offset when the second layer 31 is formed of AlAsSb is 1.59 eV. Thus, by increasing the Al composition ratio, it is possible to increase the potential barrier against electrons and enhance the leakage current suppressing effect.
第２の層３１をＩｎＰに格子整合させなくてもよい。格子不整合度が小さければ、ポテンシャル障壁層として十分な厚さのＡｌＧａＡｓＳｂ層を、転位を生じさせることなく成長させることができる。 The second layer 31 may not be lattice-matched with InP. If the degree of lattice mismatch is small, an AlGaAsSb layer having a sufficient thickness as a potential barrier layer can be grown without causing dislocations.
上記実施例では、第１の層３０にＩｎＧａＰを用いたが、ＩｎＰ内の正孔に対してポテンシャル障壁を形成する他の半導体材料、例えばＩｎＡｌＰを用いてもよい。また、第２の層３１にＡｌＩｎＡｓまたはＡｌＧａＩｎＡｓを用いてもよい。ＡｌＩｎＡｓ及びＡｌＧａＩｎＡｓは、図３Ｂに示したように、ＩｎＰ内の電子に対して、ポテンシャル障壁を形成する。 In the above embodiment, InGaP is used for the first layer 30, but another semiconductor material that forms a potential barrier against holes in InP, such as InAlP, may be used. Further, AlInAs or AlGaInAs may be used for the second layer 31. As shown in FIG. 3B, AlInAs and AlGaInAs form a potential barrier against electrons in InP.
また、上記実施例では、ＡｌＧａＩｎＡｓ系活性層を持つ波長１．３μｍ帯のＤＦＢレーザ素子について説明したが、他の発振波長や他の材料系の光半導体素子にも、上記実施例の構成を適用可能である。 In the above embodiment, the DFB laser element having an AlGaInAs-based active layer and having a wavelength of 1.3 μm has been described. However, the configuration of the above embodiment is also applied to optical semiconductor elements of other oscillation wavelengths and other materials. Is possible.
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
１０ 半導体基板
１１ 回折格子
１２ ガイド層
１５ 活性層
１６ 上部クラッド層
１７ コンタクト層
２０ メサ用マスクパターン
２３ メサ構造体
３０ 第１の層
３１ 第２の層
３２ 障壁層
３５ 上部電極
３６ 下部電極
DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 11 Diffraction grating 12 Guide layer 15 Active layer 16 Upper clad layer 17 Contact layer 20 Mesa mask pattern 23 Mesa structure 30 First layer 31 Second layer 32 Barrier layer 35 Upper electrode 36 Lower electrode
Claims (5)
前記メサ構造体の両側の前記半導体基板の上に形成された半導体埋込層と、
前記メサ構造体の側面と、前記半導体埋込層との間に配置され、半導体で形成された障壁層と
を有し、
前記障壁層は、第１の層と第２の層とを含み、前記第１の層の価電子帯上端の正孔のエネルギ準位が、前記上部クラッド層の価電子帯上端の正孔のエネルギ準位、及び前記第２の層の価電子帯上端の正孔のエネルギ準位のいずれよりも高く、前記第２の層の伝導帯下端の電子のエネルギ準位が、前記上部クラッド層の伝導帯下端の電子のエネルギ準位、及び前記第１の層の伝導帯下端の電子のエネルギ準位のいずれよりも高い光半導体素子。 The upper clad layer is formed on a semiconductor substrate having a surface layer portion of the first conductivity type, has a long planar shape in one direction, includes an active layer, and an upper clad layer disposed on the active layer. A mesa structure having a second conductivity type opposite to the first conductivity type;
A semiconductor buried layer formed on the semiconductor substrate on both sides of the mesa structure;
A barrier layer disposed between a side surface of the mesa structure and the semiconductor buried layer and formed of a semiconductor;
The barrier layer includes a first layer and a second layer, and the energy level of holes at the top of the valence band of the first layer is such that the energy level of holes at the top of the valence band of the upper cladding layer is The energy level is higher than both the energy level and the energy level of the holes at the top of the valence band of the second layer, and the energy level of the electrons at the bottom of the conduction band of the second layer is higher than that of the upper cladding layer. An optical semiconductor element having a higher energy level of electrons at the lower end of the conduction band and an energy level of electrons at the lower end of the conduction band of the first layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008302215A JP5206368B2 (en) | 2008-11-27 | 2008-11-27 | Optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008302215A JP5206368B2 (en) | 2008-11-27 | 2008-11-27 | Optical semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010129743A true JP2010129743A (en) | 2010-06-10 |
| JP5206368B2 JP5206368B2 (en) | 2013-06-12 |
Family
ID=42329943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008302215A Expired - Fee Related JP5206368B2 (en) | 2008-11-27 | 2008-11-27 | Optical semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5206368B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016146406A (en) * | 2015-02-06 | 2016-08-12 | 古河電気工業株式会社 | Semiconductor light emitting element and semiconductor light emitting element array |
| JP2017188558A (en) * | 2016-04-05 | 2017-10-12 | 日本電信電話株式会社 | Semiconductor optical element |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302791A (en) * | 1988-02-02 | 1989-12-06 | Nec Corp | Buried structure semiconductor laser |
| JPH03174793A (en) * | 1989-09-04 | 1991-07-29 | Hitachi Ltd | Semiconductor laser |
| JPH04218994A (en) * | 1990-08-31 | 1992-08-10 | Toshiba Corp | Semiconductor light emitting device |
| JPH07249834A (en) * | 1994-03-10 | 1995-09-26 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor optical element and photoelectronic integrated circuit |
| JPH08255950A (en) * | 1995-03-15 | 1996-10-01 | Toshiba Corp | Semiconductor laser |
| JPH1168219A (en) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | Semiconductor laser |
| JP2007510313A (en) * | 2003-11-06 | 2007-04-19 | ブックハム テクノロジー ピーエルシー | High temperature laser diode |
| WO2007072807A1 (en) * | 2005-12-20 | 2007-06-28 | Nec Corporation | Semiconductor element and method for manufacturing semiconductor element |
-
2008
- 2008-11-27 JP JP2008302215A patent/JP5206368B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302791A (en) * | 1988-02-02 | 1989-12-06 | Nec Corp | Buried structure semiconductor laser |
| JPH03174793A (en) * | 1989-09-04 | 1991-07-29 | Hitachi Ltd | Semiconductor laser |
| JPH04218994A (en) * | 1990-08-31 | 1992-08-10 | Toshiba Corp | Semiconductor light emitting device |
| JPH07249834A (en) * | 1994-03-10 | 1995-09-26 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor optical element and photoelectronic integrated circuit |
| JPH08255950A (en) * | 1995-03-15 | 1996-10-01 | Toshiba Corp | Semiconductor laser |
| JPH1168219A (en) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | Semiconductor laser |
| JP2007510313A (en) * | 2003-11-06 | 2007-04-19 | ブックハム テクノロジー ピーエルシー | High temperature laser diode |
| WO2007072807A1 (en) * | 2005-12-20 | 2007-06-28 | Nec Corporation | Semiconductor element and method for manufacturing semiconductor element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016146406A (en) * | 2015-02-06 | 2016-08-12 | 古河電気工業株式会社 | Semiconductor light emitting element and semiconductor light emitting element array |
| JP2017188558A (en) * | 2016-04-05 | 2017-10-12 | 日本電信電話株式会社 | Semiconductor optical element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5206368B2 (en) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8003995B2 (en) | Semiconductor optical device with suppressed double injection phenomenon | |
| JP4861112B2 (en) | Optical semiconductor device and manufacturing method thereof | |
| JP5093063B2 (en) | Integrated semiconductor optical device and semiconductor optical device | |
| JP2008047672A (en) | Semiconductor opto-electrical device | |
| JP4792854B2 (en) | Semiconductor optical device and manufacturing method thereof | |
| JP2016031970A (en) | Optical semiconductor device | |
| JP2006286809A (en) | Optical semiconductor device and its manufacturing method | |
| JP4998238B2 (en) | Integrated semiconductor optical device | |
| US8232125B2 (en) | Optical semiconductor device having active layer of p-type quantum dot structure and its manufacture method | |
| JP5206368B2 (en) | Optical semiconductor device | |
| JP2010267801A (en) | Integrated semiconductor optical element and semiconductor optical device | |
| US6639254B2 (en) | Epitaxial layer capable of exceeding critical thickness | |
| JP4930317B2 (en) | Semiconductor optical device | |
| JP2008209863A (en) | Semiconductor modulator and optical semiconductor device | |
| JP2009059919A (en) | Optical semiconductor device and method of manufacturing the same | |
| JP2018006590A (en) | Optical semiconductor element | |
| JP5181420B2 (en) | Surface emitting semiconductor laser | |
| JP4983791B2 (en) | Optical semiconductor element | |
| JP2010093156A (en) | Semiconductor optical element | |
| JP2007005642A (en) | Semiconductor light emitting element | |
| JP2004111743A (en) | Semiconductor optical device | |
| JP2010027923A (en) | Semiconductor optical element | |
| JP2005260109A (en) | Optical semiconductor element | |
| JP3336981B2 (en) | Semiconductor laminated structure | |
| JP2016146406A (en) | Semiconductor light emitting element and semiconductor light emitting element array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5206368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |