JP2010129571A - Laser driving circuit - Google Patents

Laser driving circuit Download PDF

Info

Publication number
JP2010129571A
JP2010129571A JP2008299223A JP2008299223A JP2010129571A JP 2010129571 A JP2010129571 A JP 2010129571A JP 2008299223 A JP2008299223 A JP 2008299223A JP 2008299223 A JP2008299223 A JP 2008299223A JP 2010129571 A JP2010129571 A JP 2010129571A
Authority
JP
Japan
Prior art keywords
circuit
laser
ldn
ldp
output terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008299223A
Other languages
Japanese (ja)
Other versions
JP5234776B2 (en
Inventor
Hiroshi Koizumi
弘 小泉
Minoru Togashi
稔 富樫
Kazuyoshi Nishimura
和好 西村
Masahiro Endo
雅広 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP2008299223A priority Critical patent/JP5234776B2/en
Publication of JP2010129571A publication Critical patent/JP2010129571A/en
Application granted granted Critical
Publication of JP5234776B2 publication Critical patent/JP5234776B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To allow a feedback type laser driving circuit, having a buffer circuit, which includes an inductor as a load, to stably operate at a high speed with high quality by securing a breakdown voltage of a differential transistor of a buffer circuit. <P>SOLUTION: In the laser driving circuit including a laser bias circuit which supplies a bias current to a laser diode, and a modulation circuit constituted by connecting a first buffer circuit, an emitter follower circuit, and a second buffer circuit in order and outputting a modulation signal for modulating light emission intensity of the laser diode to the laser bias circuit, differential output terminals LDP and LDN of the modulation circuit and the laser diode circuit are connected by DC coupling, and a feedback element is connected between the differential output terminals LLDP and LDN and of the input of the emitter follower circuit to provide negative feedback; and an inductor as a load on the second buffer circuit is connected between a power source and the differential output terminals LDP and LDN, and a clamp circuit is connected between the second buffer circuit and the differential output terminals LDP and LDN. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体集積回路を用いたレーザ駆動回路に関する。   The present invention relates to a laser driving circuit using a semiconductor integrated circuit.

図8は、従来のレーザ駆動回路の構成例を示す(特許文献1)。
図8において、従来のレーザ駆動回路は、レーザダイオード11にバイアス電流を供給するレーザバイアス回路10、第1のバッファ回路21、エミッタフォロワ(EF)回路22、第2のバッファ回路23を介して、レーザダイオード11の発光強度を変調する変調電流を出力する変調回路20、およびバイアス電流や変調電流を調整する制御回路30により構成される。変調回路20の第2のバッファ回路23の出力端子LDP,LDNには、負荷抵抗24−1,24−2が接続される。
FIG. 8 shows a configuration example of a conventional laser driving circuit (Patent Document 1).
In FIG. 8, the conventional laser driving circuit includes a laser bias circuit 10 for supplying a bias current to the laser diode 11, a first buffer circuit 21, an emitter follower (EF) circuit 22, and a second buffer circuit 23. A modulation circuit 20 that outputs a modulation current that modulates the light emission intensity of the laser diode 11 and a control circuit 30 that adjusts a bias current and a modulation current are configured. Load resistors 24-1 and 24-2 are connected to the output terminals LDP and LDN of the second buffer circuit 23 of the modulation circuit 20, respectively.

図9は、従来のレーザ駆動回路の構成例を示す(非特許文献1)。
ここでは、レーザバイアス回路10と変調回路20とを容量素子を介して接続するAC結合し、変調回路20の第2のバッファ回路23の出力端子LDP,LDNに負荷抵抗に代えてインダクタ25−1,25−2を接続する。
FIG. 9 shows a configuration example of a conventional laser driving circuit (Non-Patent Document 1).
Here, the laser bias circuit 10 and the modulation circuit 20 are AC-coupled to each other through a capacitive element, and the inductor 25-1 is used instead of the load resistance at the output terminals LDP and LDN of the second buffer circuit 23 of the modulation circuit 20. 25-2 are connected.

変調回路20は、差動出力端子LDP,LDNとEF回路22の入力との間にフィードバック素子27−1,27−2を接続して正帰還をかける。このとき、小さなインピーダンスを駆動するが、負荷側から見える出力インピーダンスが大きくなるように合成する「アクティブバック終端」と呼ばれる手法がある。アクティブバック終端では、小さな出力抵抗を正帰還による帰還量倍の大きなインピーダンスにブーストすることができるため、パッシブ終端の場合に生じる大きな信号損失を回避できる。   The modulation circuit 20 applies positive feedback by connecting feedback elements 27-1 and 27-2 between the differential output terminals LDP and LDN and the input of the EF circuit 22. At this time, there is a technique called “active back termination” in which a small impedance is driven, but synthesis is performed so that the output impedance seen from the load side becomes large. In the active back termination, a small output resistance can be boosted to an impedance that is double the amount of feedback due to positive feedback, so that a large signal loss that occurs in the case of passive termination can be avoided.

データを連続的に送信する、いわゆる連続光通信に用いられるレーザ駆動回路では、変調出力における直流電位を考慮しなくてすむために、図9のようにAC結合されるのが一般的である。一方、データを間欠的に送信するバーストモード送信で送信速度が遅い場合にはAC結合でも不都合は生じないが、送信速度が例えば10Gbps を超える領域になると、データが駆動回路に入力してから実際に光信号として安定に送信されるまでのレーザオン時間を短くする(〜数n秒)必要があるため、DC結合の方が有利となる。   In a laser driving circuit used for so-called continuous optical communication that continuously transmits data, AC coupling is generally performed as shown in FIG. 9 in order to avoid the need to consider the DC potential in the modulation output. On the other hand, if the transmission speed is low in burst mode transmission in which data is transmitted intermittently, there is no inconvenience even with AC coupling. However, when the transmission speed exceeds, for example, 10 Gbps, the data is actually input after being input to the drive circuit. Since it is necessary to shorten the laser on time (˜n seconds) until it is stably transmitted as an optical signal, DC coupling is more advantageous.

また、レーザ駆動回路を低コストで実現するには、レーザ駆動回路に用いるデバイスも安価なプロセスで実現する必要があるため、一般的に高価な化合物半導体を用いるよりもシリコンプロセスの方が有利となる。しかし、シリコン半導体は、化合物半導体に比べてトランジスタの遮断周波数で劣り、高速化が難しい。この高速化で課題となる技術要素の一つとして、不完全な終端負荷からの多重反射を防ぐことを目的とした出力線路のバック終端がある。従来技術では、バック終端を抵抗などの受動素子で実現しているが、帰還構造を用いたアクティブバック終端を用いた合成インピーダンスによる終端が知られている。
特開2008−41902号公報 S.Morley,"A 3V 10.7Gb/s Differential Laser Diode with Active Back-Termination Output Stage", IEEE ISSCC Digest of Technical Papers, pp.220-221, 2005
In addition, in order to realize a laser driving circuit at a low cost, it is necessary to realize a device used for the laser driving circuit by an inexpensive process. Therefore, a silicon process is generally more advantageous than using an expensive compound semiconductor. Become. However, silicon semiconductors are inferior in transistor cutoff frequency compared to compound semiconductors, and it is difficult to increase the speed. One technical element that becomes a problem in this speeding up is the back termination of the output line for the purpose of preventing multiple reflections from imperfect termination loads. In the prior art, the back termination is realized by a passive element such as a resistor. However, termination by a combined impedance using an active back termination using a feedback structure is known.
JP 2008-41902 A S. Morley, "A 3V 10.7Gb / s Differential Laser Diode with Active Back-Termination Output Stage", IEEE ISSCC Digest of Technical Papers, pp.220-221, 2005

従来のアクティブバック終端を用いたレーザ駆動回路では、変調回路の出力端子が電源電圧を中心に振幅するため、バッファ回路を構成する差動トランジスタの耐圧確保が困難であった。また、耐圧確保の対策を施すことによる弊害の除去が困難であった。   In a conventional laser drive circuit using an active back termination, the output terminal of the modulation circuit swings around the power supply voltage, so that it is difficult to ensure the withstand voltage of the differential transistor constituting the buffer circuit. In addition, it has been difficult to remove harmful effects by taking measures to ensure withstand voltage.

本発明は、インダクタを負荷とするバッファ回路を備える帰還型レーザ駆動回路において、バッファ回路を構成する差動トランジスタの耐圧を確保し、さらに高品質で安定した高速動作が可能なレーザ駆動回路を提供することを目的とする。   The present invention provides a laser drive circuit capable of ensuring high withstand voltage of a differential transistor constituting a buffer circuit and capable of high-quality and stable high-speed operation in a feedback laser drive circuit including a buffer circuit having an inductor as a load. The purpose is to do.

第1の発明は、レーザダイオードにバイアス電流を供給するレーザバイアス回路と、第1のバッファ回路、エミッタフォロワ回路、第2のバッファ回路を順次接続し、レーザダイオードの発光強度を変調する変調信号をレーザバイアス回路に出力する変調回路とを備えたレーザ駆動回路において、変調回路の差動出力端子LDP,LDNとレーザバイアス回路は直流接続(DC結合)によって接続され、差動出力端子LDP,LDNとエミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続し、電源と差動出力端子LDP,LDNとの間に第2のバッファ回路の負荷としてインダクタを接続し、第2のバッファ回路と差動出力端子LDP,LDNとの間にクランプ回路を接続した構成である。   In the first invention, a laser bias circuit for supplying a bias current to the laser diode, a first buffer circuit, an emitter follower circuit, and a second buffer circuit are sequentially connected, and a modulation signal for modulating the emission intensity of the laser diode is obtained. In a laser driving circuit including a modulation circuit that outputs to a laser bias circuit, the differential output terminals LDP and LDN of the modulation circuit and the laser bias circuit are connected by DC connection (DC coupling), and the differential output terminals LDP and LDN A feedback element is connected negatively to the input of the emitter follower circuit, and an inductor is connected as a load of the second buffer circuit between the power supply and the differential output terminals LDP and LDN. A clamp circuit is connected between the dynamic output terminals LDP and LDN.

第2の発明は、第1の発明における差動出力端子LDP,LDNとエミッタフォロワ回路の入力との間に負帰還接続されるフィードバック素子を正帰還接続したものである。   In the second invention, a feedback element connected in a negative feedback connection between the differential output terminals LDP and LDN and the input of the emitter follower circuit in the first invention is connected in a positive feedback manner.

第3の発明は、第1の発明における差動出力端子LDP,LDNとエミッタフォロワ回路の入力との間に負帰還接続されるフィードバック素子に、正帰還接続されるフィードバック素子を加えたものである。   In the third invention, a feedback element connected in positive feedback is added to a feedback element connected in negative feedback between the differential output terminals LDP and LDN and the input of the emitter follower circuit in the first invention. .

クランプ回路は、第2のバッファ回路の差動トランジスタとカスコード接続される2つのクランプトランジスタで構成される。クランプトランジスタのクランプ電圧は、差動トランジスタのコレクタ・エミッタ間耐圧およびクランプトランジスタのコレクタ・エミッタ間耐圧を超えないように、クランプトランジスタのエミッタ電圧を固定する値である。   The clamp circuit is composed of two clamp transistors that are cascode-connected to the differential transistor of the second buffer circuit. The clamp voltage of the clamp transistor is a value that fixes the emitter voltage of the clamp transistor so as not to exceed the collector-emitter breakdown voltage of the differential transistor and the collector-emitter breakdown voltage of the clamp transistor.

また、エミッタフォロワ回路と第2のバッファ回路との間に終端回路を接続した構成である。また、差動出力端子LDP,LDNに、変調回路の帰還構造によって合成される出力インピーダンスに整合した終端回路を接続した構成である。終端回路は、抵抗器、またはT形終端、またはテブナン終端、またはπ形終端のいずれかを用いた構成である。   Further, the termination circuit is connected between the emitter follower circuit and the second buffer circuit. Further, the differential output terminals LDP and LDN are connected to a termination circuit matched with the output impedance synthesized by the feedback structure of the modulation circuit. The termination circuit has a configuration using either a resistor, a T-type termination, a Thevenin termination, or a π-type termination.

また、インダクタは、電源と容量を介して接続される容量結合構成である。
フィードバック素子は、抵抗器、または抵抗器と容量素子の並列回路、または抵抗器と容量素子の並列回路に抵抗器を直列接続した回路である。
The inductor has a capacitive coupling configuration that is connected to a power source via a capacitor.
The feedback element is a resistor, a parallel circuit of a resistor and a capacitive element, or a circuit in which a resistor is connected in series to a parallel circuit of a resistor and a capacitive element.

本発明のレーザ駆動回路は、レーザバイアス回路との接続がDC結合である変調回路において、インダクタ負荷による帰還回路構成を低い耐圧のトランジスタを用いて実現することができ、併せてミラー効果の緩和によって差動トランジスタの動作を高速化することができる。したがって、従来技術に比べて動作速度の高速化と出力波形の高品質化を実現することができる。ここで、レーザダイオードのレベルシフト電圧は最小でも 0.7〜1V程度、場合によっては 1.5V以上必要であるため、レーザ駆動回路の電源電圧は 3.3V以上が標準となる。一方、高速バイポーラデバイスは、コレクタ・エミッタ耐圧が2〜2.5 V程度と低いため、 3.3V電源で動作させるときに本発明は極めて効果的である。   The laser driving circuit according to the present invention can realize a feedback circuit configuration using an inductor load using a low-voltage transistor in a modulation circuit whose connection to the laser bias circuit is DC coupled, and at the same time, by reducing the mirror effect. The operation of the differential transistor can be speeded up. Therefore, it is possible to realize an increase in operation speed and a higher quality of output waveform than in the prior art. Here, since the level shift voltage of the laser diode is at least about 0.7 to 1V, and in some cases 1.5V or more is necessary, the power supply voltage of the laser drive circuit is typically 3.3V or more. On the other hand, since the high-speed bipolar device has a collector-emitter breakdown voltage as low as about 2 to 2.5 V, the present invention is extremely effective when operated with a 3.3 V power supply.

また、本発明のレーザ駆動回路は、変調回路の出力端に終端回路を接続することにより、本発明の構成で特徴的に生じる寄生容量増加を緩和させ、発明の効果をさらに高めることができる。終端回路の回路定数は、接続されるレーザダイオードまたはTOSA,BOSAなどのレーザモジュールの負荷インピーダンスに応じて設計すれば、良好なインピーダンス整合が実現でき、波形の品質改善が可能である。   In addition, the laser driving circuit of the present invention can reduce the increase in parasitic capacitance that is characteristic of the configuration of the present invention by connecting a termination circuit to the output terminal of the modulation circuit, and can further enhance the effects of the present invention. If the circuit constant of the termination circuit is designed according to the load impedance of the laser module to be connected or a laser module such as TOSA or BOSA, good impedance matching can be realized, and the waveform quality can be improved.

また、本発明のレーザ駆動回路は、負帰還または正帰還によって変調回路の帯域を向上させ、レーザダイオードの駆動力を増加させることができる。また、フィードバック素子に周波数特性をもたせることにより、高周波における寄生容量(エミッタフォロワのベース容量など)の周波数依存性に起因する影響を緩和することができる。   Further, the laser driving circuit of the present invention can improve the band of the modulation circuit by negative feedback or positive feedback and increase the driving power of the laser diode. Further, by giving the feedback element frequency characteristics, it is possible to mitigate the influence caused by the frequency dependence of the parasitic capacitance (such as the base capacitance of the emitter follower) at high frequencies.

また、本発明のレーザ駆動回路は、特に光通信分野において、10Gbps 以上の高速動作でバースト動作が必要なPON(Passive Optical Network )システムに用いられるレーザ駆動デバイスを安価に提供することができる。   The laser drive circuit of the present invention can provide a low-cost laser drive device used in a PON (Passive Optical Network) system that requires a burst operation at a high speed operation of 10 Gbps or more, particularly in the field of optical communication.

(第1の実施形態)
図1は、本発明のレーザ駆動回路の第1の実施形態を示す。
図1において、本実施形態のレーザ駆動回路のレーザバイアス回路10と直流接続(DC結合)される変調回路20は、差動入力端子INP,INNと差動出力端子LDP,LDNとの間に第1のバッファ回路21、EF回路22、第2のバッファ回路23を順次接続し、差動出力端子LDP,LDNとEF回路22の入力との間にフィードバック素子27−1,27−2を負帰還接続し、差動出力端子LDP,LDNに負荷抵抗に代えて負荷インダクタ25−1,25−2を接続し、負荷インダクタ25−1,25−2と第2のバッファ回路23との間にクランプ回路26を接続した構成である。帰還回路では、回路の出力抵抗を帰還量で除した値が出力抵抗となり、同様に回路のオープンループ利得を帰還量で除した値が回路の利得となる。なお、本実施形態および以下に示す実施形態では、図8,図9の従来構成に示した制御回路30は省略している。
(First embodiment)
FIG. 1 shows a first embodiment of the laser drive circuit of the present invention.
In FIG. 1, a modulation circuit 20 that is DC-connected (DC coupled) to the laser bias circuit 10 of the laser drive circuit according to the present embodiment is connected between differential input terminals INP and INN and differential output terminals LDP and LDN. 1 buffer circuit 21, EF circuit 22, and second buffer circuit 23 are sequentially connected, and feedback elements 27-1 and 27-2 are negatively fed back between the differential output terminals LDP and LDN and the input of the EF circuit 22. The load inductors 25-1 and 25-2 are connected to the differential output terminals LDP and LDN instead of the load resistors, and clamped between the load inductors 25-1 and 25-2 and the second buffer circuit 23. The circuit 26 is connected. In the feedback circuit, the value obtained by dividing the output resistance of the circuit by the feedback amount becomes the output resistance, and similarly, the value obtained by dividing the open loop gain of the circuit by the feedback amount becomes the gain of the circuit. In the present embodiment and the embodiments described below, the control circuit 30 shown in the conventional configuration of FIGS. 8 and 9 is omitted.

本発明のレーザ駆動回路の特徴は、従来回路の出力段の第2のバッファ回路23の負荷抵抗を、レーザバイアス回路10との接続がDC結合であってもインダクタに変更する点にあるが、単純にインダクタに置き換えると差動出力端子の電圧が電源電圧を中心に振幅してしまうので、第2のバッファ回路23の差動トランジスタの耐圧確保が困難になる。そこで、負荷インダクタ25−1,25−2と第2のバッファ回路23の差動トランジスタとの間にクランプ回路(クランプトランジスタ)26を接続することにより、差動トランジスタの耐圧を確保する。クランプトランジスタのエミッタ、すなわち差動トランジスタのコレクタ電圧は、クランプトランジスタのベース電圧(クランプ電圧)からベース・エミッタ間電圧Vbeを差し引いた電圧にほぼ固定されるため、クランプトランジスタと差動トランジスタの両方のコレクタ・エミッタ間耐圧を確保することができる。また、差動トランジスタの入力から見えるベース・コレクタ間容量が、カスコード構造によるミラー効果の緩和により低減されるため、高速動作に有利となる。   The feature of the laser drive circuit of the present invention is that the load resistance of the second buffer circuit 23 in the output stage of the conventional circuit is changed to an inductor even when the connection to the laser bias circuit 10 is DC coupled. If the inductor is simply replaced, the voltage at the differential output terminal will oscillate around the power supply voltage, making it difficult to ensure the withstand voltage of the differential transistor in the second buffer circuit 23. Therefore, the withstand voltage of the differential transistor is ensured by connecting a clamp circuit (clamp transistor) 26 between the load inductors 25-1 and 25-2 and the differential transistor of the second buffer circuit 23. Since the emitter voltage of the clamp transistor, that is, the collector voltage of the differential transistor is substantially fixed to a voltage obtained by subtracting the base-emitter voltage Vbe from the base voltage (clamp voltage) of the clamp transistor, both the clamp transistor and the differential transistor A breakdown voltage between the collector and the emitter can be secured. In addition, since the base-collector capacitance seen from the input of the differential transistor is reduced by mitigating the mirror effect by the cascode structure, it is advantageous for high-speed operation.

ただし、クランプトランジスタも差動トランジスタと同じ駆動電流を流す必要があるため、クランプトランジスタも差動トランジスタと同程度のサイズが必要になる。これは、回路レイアウトにおいて寄生配線容量の増加をもたらし、波形の劣化を引き起こす要因になる。特に、波形の立ち上がり、立ち下がり時間(Tr/Tf)が長くなるため、アイオープニングのマージン減少のみならず、ジッタの増大も問題となる。動作周波数が高くなると、寄生容量は合成出力インピーダンスやバッファ利得など、駆動回路の動作特性に周波数特性を与えるため、ジッタの増加やインピーダンスの不整合による信号の多重反射を引き起こして出力波形をさらに劣化させる。寄生容量の付加に伴う影響を緩和するため、バッファ利得を増加させることが考えられるが、不用意に増加させると多重反射の増加を招くことになる。   However, since it is necessary for the clamp transistor to flow the same drive current as that of the differential transistor, the clamp transistor also needs to have the same size as the differential transistor. This causes an increase in parasitic wiring capacitance in the circuit layout, and causes deterioration of the waveform. In particular, since the rising and falling times (Tr / Tf) of the waveform become long, not only the margin of eye opening but also the increase of jitter becomes a problem. As the operating frequency increases, the parasitic capacitance gives the frequency characteristics to the operating characteristics of the drive circuit, such as the combined output impedance and buffer gain, causing further degradation of the output waveform by causing multiple reflections of signals due to increased jitter and impedance mismatching. Let In order to mitigate the influence accompanying the addition of the parasitic capacitance, it is conceivable to increase the buffer gain. However, inadvertent increase causes an increase in multiple reflection.

そこで、本発明のレーザ駆動回路は、EF回路22と第2のバッファ回路23との間、または第2のバッファ回路の差動出力端子の少なくとも一方に、受動的な終端回路を付加する(詳しくは図2,図3に示す)。電力面では損失を生じるが、出力端で強制的に終端することにより、帰還構造による増幅回路としての効果(負帰還なら帯域の延長、正帰還なら利得の増加)を活かしつつ、レーザダイオードを含む伝送系との整合が実現しやすくなる。よって、回路設計に柔軟性を与え、出力波形の改善が実現する。この構造は、レーザバイアス回路10と変調回路20が直流接続(DC結合)するときに効果を発揮する。   Therefore, the laser drive circuit of the present invention adds a passive termination circuit between the EF circuit 22 and the second buffer circuit 23 or at least one of the differential output terminals of the second buffer circuit (details). Is shown in FIG. 2 and FIG. Incurs losses in terms of power, but includes a laser diode while forcibly terminating at the output end, taking advantage of the effect of the feedback circuit as an amplification circuit (extension of the band for negative feedback, increase of gain for positive feedback) Matching with the transmission system is easy to realize. Therefore, the circuit design is given flexibility and the output waveform is improved. This structure is effective when the laser bias circuit 10 and the modulation circuit 20 are DC-connected (DC coupling).

図2は、本発明の第1の実施形態の第1の回路構成例を示す。
本回路構成例は、図1に示す変調回路20の第1のバッファ回路21、EF回路22、第2のバッファ回路23をそれぞれトランジスタ回路で構成したものである。負荷インダクタ25−1,25−2をLL1,LL2、第2のバッファ回路23の差動トランジスタをQ1,Q2と表記する。
FIG. 2 shows a first circuit configuration example of the first embodiment of the present invention.
In this circuit configuration example, the first buffer circuit 21, the EF circuit 22, and the second buffer circuit 23 of the modulation circuit 20 shown in FIG. The load inductors 25-1 and 25-2 are denoted as LL1 and LL2, and the differential transistors of the second buffer circuit 23 are denoted as Q1 and Q2.

変調回路20の差動入力端子INP,INNは、第1のバッファ回路21の正入力端子および負入力端子にそれぞれ接続され、INPと同位相信号を出力する正出力端子OPAと、INPと反転位相信号を出力する負出力端子ONAがそれぞれEF回路22に接続される。EF回路22の正出力端子OPCおよび負出力端子ONCが第2のバッファ回路23の正入力端子および負入力端子にそれぞれ接続され、OPCと同位相信号が第2のバッファ回路23の正出力端子LDPに出力され、ONCと同位相信号が第2のバッファ回路23の負出力端子LDNに出力される。LDP,LDNは、直流接続(DC結合)によって、レーザダイオード11にバイアス電流を供給するレーザバイアス回路10に接続され、レーザ発光の変調を制御する。   The differential input terminals INP and INN of the modulation circuit 20 are connected to the positive input terminal and the negative input terminal of the first buffer circuit 21, respectively, a positive output terminal OPA that outputs a signal in phase with the INP, and an inversion phase with the INP. Negative output terminals ONA for outputting signals are respectively connected to the EF circuit 22. The positive output terminal OPC and the negative output terminal ONC of the EF circuit 22 are connected to the positive input terminal and the negative input terminal of the second buffer circuit 23, respectively, and the same phase signal as the OPC is the positive output terminal LDP of the second buffer circuit 23. The same phase signal as the ONC is output to the negative output terminal LDN of the second buffer circuit 23. The LDP and LDN are connected to a laser bias circuit 10 for supplying a bias current to the laser diode 11 by direct current connection (DC coupling), and control modulation of laser light emission.

レーザバイアス回路10の電源電圧VLDを5Vとし、変調回路20の電源電圧VCCを 3.3Vとした。なお、各電源電圧はこの値に限定されるものでなく、両電源電圧が同じ電圧であってもよい。なお、DC結合では、変調回路20の出力がレーザダイオード11に直流接続されるため、レーザバイアス回路10と変調回路20との間で直流的な電流の受渡しがある。したがって、図2に示したように、変調回路20の電源電圧をレーザバイアス回路10より低くした方が、変調回路20からレーザバイアス回路10への電流流出が少なくなるため、レーザバイアス回路10のバイアス電流を節約でき、低消費電力化に効果的でる。ただし、DC結合では、このままレーザバイアス回路10の電源電圧より変調回路20の電源電圧を低くすると、レーザバイアス回路10の電源から変調回路20の電源へ大電流が流れてしまう。そこで、負荷インダクタLL1,LL2と電源電圧VCCとの間に容量素子C1を接続する。また、容量素子C1と並列に抵抗器R1を接続してもよい。ただし、レーザバイアス回路10と変調回路20の電源電圧が等しい場合(VCC=VLD)には、これらの容量素子C1や抵抗器R1はなくてもよい。   The power supply voltage VLD of the laser bias circuit 10 was set to 5V, and the power supply voltage VCC of the modulation circuit 20 was set to 3.3V. Each power supply voltage is not limited to this value, and both power supply voltages may be the same voltage. In the DC coupling, since the output of the modulation circuit 20 is DC-connected to the laser diode 11, there is a DC current transfer between the laser bias circuit 10 and the modulation circuit 20. Therefore, as shown in FIG. 2, when the power supply voltage of the modulation circuit 20 is lower than that of the laser bias circuit 10, current outflow from the modulation circuit 20 to the laser bias circuit 10 is reduced. It can save current and is effective in reducing power consumption. However, in DC coupling, if the power supply voltage of the modulation circuit 20 is made lower than the power supply voltage of the laser bias circuit 10 as it is, a large current flows from the power supply of the laser bias circuit 10 to the power supply of the modulation circuit 20. Therefore, the capacitive element C1 is connected between the load inductors LL1 and LL2 and the power supply voltage VCC. Further, the resistor R1 may be connected in parallel with the capacitive element C1. However, when the power supply voltages of the laser bias circuit 10 and the modulation circuit 20 are equal (VCC = VLD), the capacitive element C1 and the resistor R1 may be omitted.

また、本回路構成例では、フィードバック素子として抵抗器RFB1,RFB2を負帰還接続する。すなわち、差動出力端子LDP,LDNに対して、これらの端子とは逆位相の信号が入力されるEF22の入力端子に接続する。抵抗器RFB1,RFB2は必ずしも同じ抵抗値でなくてもよい。また、フィードバック素子は、抵抗器と容量素子の並列回路、または抵抗器と容量素子の並列回路に抵抗器を直列接続した回路を用い、フィードバック素子に周波数特性をもたせてもよい。   Further, in this circuit configuration example, the resistors RFB1 and RFB2 are negatively feedback connected as feedback elements. That is, the differential output terminals LDP and LDN are connected to the input terminals of the EF 22 to which signals having phases opposite to those of the terminals are input. The resistors RFB1 and RFB2 do not necessarily have the same resistance value. The feedback element may be a parallel circuit of a resistor and a capacitive element, or a circuit in which a resistor is connected in series to a parallel circuit of a resistor and a capacitive element, and the feedback element may have frequency characteristics.

本回路構成例では、負荷インダクタLL1,LL2と、第2のバッファ回路23の差動トランジスタQ1,Q2との間に、クランプトランジスタQ3,Q4をカスコード(縦積み)接続し、Q3,Q4のベース端子にクランプ電圧VCLを与える。Q3,Q4のエミッタ端子、すなわちQ1,Q2のコレクタ端子の電位LDPP,LDNNは、VCLからQ3,Q4のベース・エミッタ間電圧Vbeを差し引いた電位にほぼ固定される。例えば、トランジスタのコレクタ・エミッタ間耐圧が 2.5Vとする。差動出力端子LDP,LDNの電圧振幅が2V必要である場合、LDP,LDNが負荷インダクタLL1,LL2を介して電源電圧 3.3Vを中心に振幅するため、 2.3V〜4.3 Vの範囲で振幅する。このとき、VCLを 3.0Vに固定すれば、Q3,Q4のベース・エミッタ間電圧Vbeを約 0.7Vとすると、差動トランジスタQ1,Q2のコレクタ・エミッタ間電圧Vceは 2.5Vを超えることはない。もちろん、クランプトランジスタQ3,Q4のVceも、LDPP,LDNNが 2.3Vに固定されることで、出力振幅と同じ2Vの範囲に収まることになる。   In this circuit configuration example, clamp transistors Q3 and Q4 are connected in cascode (vertically stacked) between the load inductors LL1 and LL2 and the differential transistors Q1 and Q2 of the second buffer circuit 23, and the bases of Q3 and Q4 are connected. A clamp voltage VCL is applied to the terminal. The potentials LDPP and LDNN of the emitter terminals of Q3 and Q4, that is, the collector terminals of Q1 and Q2, are substantially fixed to the potential obtained by subtracting the base-emitter voltage Vbe of Q3 and Q4 from VCL. For example, the collector-emitter breakdown voltage of the transistor is 2.5V. When the voltage amplitude of the differential output terminals LDP and LDN is 2V, the LDP and LDN swing with the power supply voltage 3.3V centered through the load inductors LL1 and LL2, so that the amplitude is in the range of 2.3V to 4.3V. . At this time, if VCL is fixed at 3.0V, the collector-emitter voltage Vce of the differential transistors Q1 and Q2 will not exceed 2.5V if the base-emitter voltage Vbe of Q3 and Q4 is about 0.7V. . Of course, the Vce of the clamp transistors Q3 and Q4 is also within the same 2V range as the output amplitude when LDPP and LDNN are fixed at 2.3V.

このように、大きな出力振幅を確保しても、差動トランジスタQ1,Q2のコレクタ電位を固定することで、十分なマージンを確保しつつ耐圧確保が可能となる。クランプ電圧VCLの値は、出力振幅の条件や、差動トランジスタQ1,Q2の入力信号レベルに応じて最適な設定をすればよい。   As described above, even if a large output amplitude is ensured, the withstand voltage can be secured while securing a sufficient margin by fixing the collector potentials of the differential transistors Q1 and Q2. The value of the clamp voltage VCL may be optimally set according to the output amplitude condition and the input signal levels of the differential transistors Q1 and Q2.

また、エミッタフォロワ回路22の出力OPC,ONCと、差動トランジスタQ1,Q2との間に、テブナン終端など適切な終端回路41を接続する。そして、エミッタフォロワ回路22の出力OPC,ONCと差動トランジスタQ1,Q2との間のインピーダンスを整合するとともに、Q1,Q2への入力信号レベルを適切に設定すれば、上記の効果を発揮することができる。   Further, an appropriate termination circuit 41 such as a Thevenin termination is connected between the outputs OPC and ONC of the emitter follower circuit 22 and the differential transistors Q1 and Q2. Then, if the impedances between the outputs OPC and ONC of the emitter follower circuit 22 and the differential transistors Q1 and Q2 are matched, and the input signal level to Q1 and Q2 is set appropriately, the above-described effects are exhibited. Can do.

図3は、本発明の第1の実施形態の第2の回路構成例を示す。
本回路構成例は、第1の回路構成例に加えて、差動出力端子LDP,LDNに終端回路42を接続したものである。このような終端回路42を付加すると、差動出力端子LDP,LDN間で電流が流れるため、電力効率の観点からは損失になることは自明であるが、周波数依存的なインピーダンス変動を吸収することができるため、著しい波形改善が可能である。また、負荷インピーダンスと整合できるため、レーザバイアス回路10との間の伝送線路45における反射も少なくなり、ジッタを著しく低減できる。なお、終端回路41,42の種類には特に制約はなく、図4に示すように、(a) 抵抗器、(b) T形終端、(c) テブナン終端、(d) π形終端など、様々な終端回路が適用できる。これらの終端回路は、変調回路とともにICチップにモノリシック実装可能である。
FIG. 3 shows a second circuit configuration example of the first embodiment of the present invention.
In this circuit configuration example, in addition to the first circuit configuration example, a termination circuit 42 is connected to the differential output terminals LDP and LDN. When such a termination circuit 42 is added, a current flows between the differential output terminals LDP and LDN, so that it is obvious from the viewpoint of power efficiency, but it absorbs frequency-dependent impedance fluctuations. Therefore, significant waveform improvement is possible. Further, since it can be matched with the load impedance, reflection on the transmission line 45 with the laser bias circuit 10 is also reduced, and jitter can be significantly reduced. The types of termination circuits 41 and 42 are not particularly limited, and as shown in FIG. 4, (a) resistors, (b) T-type terminations, (c) Thevenin terminations, (d) π-type terminations, etc. Various termination circuits can be applied. These termination circuits can be monolithically mounted on the IC chip together with the modulation circuit.

図5は、従来回路と本発明回路における10Gbps の速度で動作させた場合の出力波形(レーザ電流波形)のシミュレーション比較例を示す。本発明回路では、変調回路の帯域が増加し、波形が改善されていることがわかる。   FIG. 5 shows a simulation comparison example of the output waveform (laser current waveform) when the conventional circuit and the circuit of the present invention are operated at a speed of 10 Gbps. In the circuit of the present invention, it can be seen that the band of the modulation circuit is increased and the waveform is improved.

(第2の実施形態)
図6は、本発明のレーザ駆動回路の第2の実施形態を示す。
本実施形態は、差動出力端子LDP,LDNとEF回路22の入力との間にフィードバック素子27−3,27−4を正帰還接続した構成である。すなわち、変調回路20の差動出力端子LDP,LDNに対してEF回路22の同位相の入力にフィードバック素子27−3,27−4を接続する。正帰還によって合成される出力インピーダンスに応じて、第2のバッファ回路23の利得を増加することができるので、出力波形の立ち上がり/立ち下がり時間を改善することができる。また、本実施形態でも終端回路の追加により同様の効果が期待できる。
(Second Embodiment)
FIG. 6 shows a second embodiment of the laser drive circuit of the present invention.
In the present embodiment, feedback elements 27-3 and 27-4 are connected in positive feedback between the differential output terminals LDP and LDN and the input of the EF circuit 22. That is, the feedback elements 27-3 and 27-4 are connected to the differential output terminals LDP and LDN of the modulation circuit 20 at the same phase input of the EF circuit 22. Since the gain of the second buffer circuit 23 can be increased according to the output impedance synthesized by the positive feedback, the rise / fall time of the output waveform can be improved. Also in this embodiment, the same effect can be expected by adding a termination circuit.

(第3の実施形態)
図7は、本発明のレーザ駆動回路の第3の実施形態を示す。
本実施形態は、第1の実施形態のフィードバック素子27−1,27−2の負帰還接続と、第2の実施形態のフィードバック素子27−3,27−4の正帰還接続を組み合わせたものである。正負両方の帰還量を調整することにより、それぞれの帰還の効果を制御することができる。また、本実施形態でも終端回路の追加により同様の効果が期待できる。
(Third embodiment)
FIG. 7 shows a third embodiment of the laser drive circuit of the present invention.
This embodiment is a combination of the negative feedback connection of the feedback elements 27-1 and 27-2 of the first embodiment and the positive feedback connection of the feedback elements 27-3 and 27-4 of the second embodiment. is there. By adjusting both positive and negative feedback amounts, the effect of each feedback can be controlled. Also in this embodiment, the same effect can be expected by adding a termination circuit.

なお、以上説明した実施形態では、すべてバイポーラデバイスによって説明したが、CMOSデバイスでも同様に実現可能である。   In the embodiment described above, all bipolar devices have been described, but a CMOS device can be similarly realized.

本発明のレーザ駆動回路の第1の実施形態を示す図。The figure which shows 1st Embodiment of the laser drive circuit of this invention. 本発明の第1の実施形態の第1の回路構成例を示す図。The figure which shows the 1st circuit structural example of the 1st Embodiment of this invention. 本発明の第1の実施形態の第2の回路構成例を示す図。The figure which shows the 2nd circuit structural example of the 1st Embodiment of this invention. 終端回路の構成例を示す図。The figure which shows the structural example of a termination circuit. 出力波形(レーザ電流波形)における従来技術と本発明の比較例を示す図。The figure which shows the comparative example of the prior art and this invention in an output waveform (laser current waveform). 本発明のレーザ駆動回路の第2の実施形態を示す図。The figure which shows 2nd Embodiment of the laser drive circuit of this invention. 本発明のレーザ駆動回路の第3の実施形態を示す図。The figure which shows 3rd Embodiment of the laser drive circuit of this invention. 従来のレーザ駆動回路の構成例を示す図。The figure which shows the structural example of the conventional laser drive circuit. 従来のレーザ駆動回路の構成例を示す図。The figure which shows the structural example of the conventional laser drive circuit.

符号の説明Explanation of symbols

10 レーザバイアス回路
11 レーザダイオード
20 変調回路
21 第1のバッファ回路
22 エミッタフォロワ(EF)回路
23 第2のバッファ回路
24 負荷抵抗
25 インダクタ
26 クランプ回路
27 フィードバック素子
30 制御回路
41,42 終端回路
45 伝送線路
DESCRIPTION OF SYMBOLS 10 Laser bias circuit 11 Laser diode 20 Modulation circuit 21 1st buffer circuit 22 Emitter follower (EF) circuit 23 2nd buffer circuit 24 Load resistance 25 Inductor 26 Clamp circuit 27 Feedback element 30 Control circuit 41, 42 Termination circuit 45 Transmission line

Claims (10)

レーザダイオードにバイアス電流を供給するレーザバイアス回路と、
第1のバッファ回路、エミッタフォロワ回路、第2のバッファ回路を順次接続し、前記レーザダイオードの発光強度を変調する変調信号を前記レーザバイアス回路に出力する変調回路と
を備えたレーザ駆動回路において、
前記変調回路の差動出力端子LDP,LDNと前記レーザバイアス回路は直流接続(DC結合)によって接続され、
前記差動出力端子LDP,LDNと前記エミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続し、
電源と前記差動出力端子LDP,LDNとの間に前記第2のバッファ回路の負荷としてインダクタを接続し、
前記第2のバッファ回路と前記差動出力端子LDP,LDNとの間にクランプ回路を接続した
ことを特徴とするレーザ駆動回路。
A laser bias circuit for supplying a bias current to the laser diode;
A modulation circuit that sequentially connects a first buffer circuit, an emitter follower circuit, and a second buffer circuit, and outputs a modulation signal that modulates the light emission intensity of the laser diode to the laser bias circuit;
The differential output terminals LDP and LDN of the modulation circuit and the laser bias circuit are connected by direct current connection (DC coupling),
A feedback element is connected in a negative feedback manner between the differential output terminals LDP and LDN and the input of the emitter follower circuit.
An inductor is connected as a load of the second buffer circuit between a power supply and the differential output terminals LDP and LDN,
A laser drive circuit, wherein a clamp circuit is connected between the second buffer circuit and the differential output terminals LDP and LDN.
レーザダイオードにバイアス電流を供給するレーザバイアス回路と、
第1のバッファ回路、エミッタフォロワ回路、第2のバッファ回路を順次接続し、前記レーザダイオードの発光強度を変調する変調信号を前記レーザバイアス回路に出力する変調回路と
を備えたレーザ駆動回路において、
前記変調回路の差動出力端子LDP,LDNと前記レーザバイアス回路は直流接続(DC結合)によって接続され、
前記差動出力端子LDP,LDNと前記エミッタフォロワ回路の入力との間にフィードバック素子を正帰還接続し、
電源と前記差動出力端子LDP,LDNとの間に前記第2のバッファ回路の負荷としてインダクタを接続し、
前記第2のバッファ回路と前記差動出力端子LDP,LDNとの間にクランプ回路を接続した
ことを特徴とするレーザ駆動回路。
A laser bias circuit for supplying a bias current to the laser diode;
A modulation circuit that sequentially connects a first buffer circuit, an emitter follower circuit, and a second buffer circuit, and outputs a modulation signal that modulates the light emission intensity of the laser diode to the laser bias circuit;
The differential output terminals LDP and LDN of the modulation circuit and the laser bias circuit are connected by direct current connection (DC coupling),
A feedback element is connected in positive feedback between the differential output terminals LDP and LDN and the input of the emitter follower circuit,
An inductor is connected as a load of the second buffer circuit between a power supply and the differential output terminals LDP and LDN,
A laser drive circuit, wherein a clamp circuit is connected between the second buffer circuit and the differential output terminals LDP and LDN.
レーザダイオードにバイアス電流を供給するレーザバイアス回路と、
第1のバッファ回路、エミッタフォロワ回路、第2のバッファ回路を順次接続し、前記レーザダイオードの発光強度を変調する変調信号を前記レーザバイアス回路に出力する変調回路と
を備えたレーザ駆動回路において、
前記変調回路の差動出力端子LDP,LDNと前記レーザバイアス回路は直流接続(DC結合)によって接続され、
前記差動出力端子LDP,LDNと前記エミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続および正帰還接続し、
電源と前記差動出力端子LDP,LDNとの間に前記第2のバッファ回路の負荷としてインダクタを接続し、
前記第2のバッファ回路と前記差動出力端子LDP,LDNとの間にクランプ回路を接続した
ことを特徴とするレーザ駆動回路。
A laser bias circuit for supplying a bias current to the laser diode;
A modulation circuit that sequentially connects a first buffer circuit, an emitter follower circuit, and a second buffer circuit, and outputs a modulation signal that modulates the light emission intensity of the laser diode to the laser bias circuit;
The differential output terminals LDP and LDN of the modulation circuit and the laser bias circuit are connected by direct current connection (DC coupling),
A feedback element is connected between the differential output terminals LDP and LDN and the input of the emitter follower circuit by negative feedback connection and positive feedback connection,
An inductor is connected as a load of the second buffer circuit between a power supply and the differential output terminals LDP and LDN,
A laser drive circuit, wherein a clamp circuit is connected between the second buffer circuit and the differential output terminals LDP and LDN.
請求項1〜3のいずれかに記載のレーザ駆動回路において、
前記クランプ回路は、前記第2のバッファ回路の差動トランジスタとカスコード接続される2つのクランプトランジスタで構成された
ことを特徴とするレーザ駆動回路。
In the laser drive circuit according to any one of claims 1 to 3,
The laser driving circuit, wherein the clamp circuit includes two clamp transistors that are cascode-connected to the differential transistor of the second buffer circuit.
請求項4に記載のレーザ駆動回路において、
前記クランプトランジスタのクランプ電圧は、前記差動トランジスタのコレクタ・エミッタ間耐圧および前記クランプトランジスタのコレクタ・エミッタ間耐圧を超えないように、前記クランプトランジスタのエミッタ電圧を固定する値である
ことを特徴とするレーザ駆動回路。
The laser drive circuit according to claim 4,
The clamp voltage of the clamp transistor is a value that fixes the emitter voltage of the clamp transistor so as not to exceed the collector-emitter breakdown voltage of the differential transistor and the collector-emitter breakdown voltage of the clamp transistor. Laser drive circuit.
請求項1〜3のいずれかに記載のレーザ駆動回路において、
前記エミッタフォロワ回路と前記第2のバッファ回路との間に終端回路を接続した構成である
ことを特徴とするレーザ駆動回路。
In the laser drive circuit according to any one of claims 1 to 3,
A laser drive circuit, wherein a termination circuit is connected between the emitter follower circuit and the second buffer circuit.
請求項1〜3のいずれかに記載のレーザ駆動回路において、
前記差動出力端子LDP,LDNに、前記変調回路の帰還構造によって合成される出力インピーダンスに整合した終端回路を接続した構成である
ことを特徴とするレーザ駆動回路。
In the laser drive circuit according to any one of claims 1 to 3,
A laser drive circuit, wherein a termination circuit matched with an output impedance synthesized by a feedback structure of the modulation circuit is connected to the differential output terminals LDP and LDN.
請求項6または請求項7に記載のレーザ駆動回路において、
前記終端回路は、抵抗器、またはT形終端、またはテブナン終端、またはπ形終端のいずれかを用いた構成である
ことを特徴とするレーザ駆動回路。
In the laser drive circuit according to claim 6 or 7,
The termination circuit has a configuration using any of a resistor, a T-type termination, a Thevenin termination, or a π-type termination.
請求項1〜3のいずれかに記載のレーザ駆動回路において、
前記インダクタは、前記電源と容量を介して接続される容量結合構成である
ことを特徴とするレーザ駆動回路。
In the laser drive circuit according to any one of claims 1 to 3,
The laser drive circuit, wherein the inductor has a capacitive coupling configuration connected to the power source via a capacitor.
請求項1〜3のいずれかに記載のレーザ駆動回路において、
前記フィードバック素子は、抵抗器、または抵抗器と容量素子の並列回路、または抵抗器と容量素子の並列回路に抵抗器を直列接続した回路である
ことを特徴とするレーザ駆動回路。
In the laser drive circuit according to any one of claims 1 to 3,
The laser driving circuit, wherein the feedback element is a resistor, a parallel circuit of a resistor and a capacitive element, or a circuit in which a resistor is connected in series to a parallel circuit of a resistor and a capacitive element.
JP2008299223A 2008-11-25 2008-11-25 Laser drive circuit Active JP5234776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008299223A JP5234776B2 (en) 2008-11-25 2008-11-25 Laser drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008299223A JP5234776B2 (en) 2008-11-25 2008-11-25 Laser drive circuit

Publications (2)

Publication Number Publication Date
JP2010129571A true JP2010129571A (en) 2010-06-10
JP5234776B2 JP5234776B2 (en) 2013-07-10

Family

ID=42329800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008299223A Active JP5234776B2 (en) 2008-11-25 2008-11-25 Laser drive circuit

Country Status (1)

Country Link
JP (1) JP5234776B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044087A (en) * 2010-08-23 2012-03-01 Nippon Telegr & Teleph Corp <Ntt> Laser driving circuit
WO2015107729A1 (en) * 2014-01-17 2015-07-23 住友電気工業株式会社 Drive circuit and customer-side device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156385A (en) * 1999-11-30 2001-06-08 Matsushita Electric Ind Co Ltd Laser driving device
JP2001257578A (en) * 2000-03-09 2001-09-21 Nec Corp Driver circuit
JP2004111984A (en) * 2003-10-27 2004-04-08 Matsushita Electric Ind Co Ltd Laser driver
JP2006042136A (en) * 2004-07-29 2006-02-09 Fujitsu Ltd Terminating circuit, semiconductor device, and electronic apparatus
JP2006340041A (en) * 2005-06-02 2006-12-14 Matsushita Electric Ind Co Ltd Current switching circuit, laser drive circuit, and recording reproducing apparatus
JP2007042809A (en) * 2005-08-02 2007-02-15 Sumitomo Electric Ind Ltd Light emitting element drive circuit and optical module
WO2007026826A1 (en) * 2005-09-02 2007-03-08 National University Corporation Kanazawa University Semiconductor laser drive system and semiconductor laser drive method
JP2007059620A (en) * 2005-08-24 2007-03-08 Sumitomo Electric Ind Ltd Light emitting element driving circuit and optical transmitter
JP2007103668A (en) * 2005-10-04 2007-04-19 Sumitomo Electric Ind Ltd Light emitting device driving circuit and optical transmitter
JP2007281294A (en) * 2006-04-10 2007-10-25 Hitachi Cable Ltd Laser controller
JP2008084963A (en) * 2006-09-26 2008-04-10 Sumitomo Electric Ind Ltd Laser-diode driver circuit
JP2008153544A (en) * 2006-12-19 2008-07-03 Sumitomo Electric Ind Ltd Current source circuit and light-emitting element drive circuit

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156385A (en) * 1999-11-30 2001-06-08 Matsushita Electric Ind Co Ltd Laser driving device
JP2001257578A (en) * 2000-03-09 2001-09-21 Nec Corp Driver circuit
JP2004111984A (en) * 2003-10-27 2004-04-08 Matsushita Electric Ind Co Ltd Laser driver
JP2006042136A (en) * 2004-07-29 2006-02-09 Fujitsu Ltd Terminating circuit, semiconductor device, and electronic apparatus
JP2006340041A (en) * 2005-06-02 2006-12-14 Matsushita Electric Ind Co Ltd Current switching circuit, laser drive circuit, and recording reproducing apparatus
JP2007042809A (en) * 2005-08-02 2007-02-15 Sumitomo Electric Ind Ltd Light emitting element drive circuit and optical module
JP2007059620A (en) * 2005-08-24 2007-03-08 Sumitomo Electric Ind Ltd Light emitting element driving circuit and optical transmitter
WO2007026826A1 (en) * 2005-09-02 2007-03-08 National University Corporation Kanazawa University Semiconductor laser drive system and semiconductor laser drive method
JP2007103668A (en) * 2005-10-04 2007-04-19 Sumitomo Electric Ind Ltd Light emitting device driving circuit and optical transmitter
JP2007281294A (en) * 2006-04-10 2007-10-25 Hitachi Cable Ltd Laser controller
JP2008084963A (en) * 2006-09-26 2008-04-10 Sumitomo Electric Ind Ltd Laser-diode driver circuit
JP2008153544A (en) * 2006-12-19 2008-07-03 Sumitomo Electric Ind Ltd Current source circuit and light-emitting element drive circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012031451; Sean Morley: 'A 3V 10.7Gb/s Differential Laser Diode Driver with Active Back-Termination Output Stage' IEEE International Solid-State Circuits Conference Digest of Technical Papers , 200502, pp.220-pp.221, IEEE *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044087A (en) * 2010-08-23 2012-03-01 Nippon Telegr & Teleph Corp <Ntt> Laser driving circuit
WO2015107729A1 (en) * 2014-01-17 2015-07-23 住友電気工業株式会社 Drive circuit and customer-side device
US20160329968A1 (en) * 2014-01-17 2016-11-10 Sumitomo Electric Industries, Ltd. Drive circuit and optical network unit
US9948400B2 (en) 2014-01-17 2018-04-17 Sumitomo Electric Industries, Ltd. Drive circuit and optical network unit

Also Published As

Publication number Publication date
JP5234776B2 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
JP5337886B2 (en) DC coupled laser driving circuit and semiconductor laser element driving method
US7411987B2 (en) System and method for using an output transformer for laser diode drivers
JP5306547B2 (en) Laser diode drive circuit
US9369100B2 (en) Traveling wave amplifier providing cascade units each including a dynamic cascade transistor whose collector output is fed back to its base input
JP2005533379A (en) Method and apparatus for directly modulating a laser diode using a multistage laser driver circuit
US20160119062A1 (en) Driver circuit for an electro-absorption or micro-ring modulator and optical transmitter comprising such driver circuit
US9614351B1 (en) Low-power, direct-drive driver circuit for driving an externally modulated laser (EML), and methods
JP2013020173A (en) Driving circuit of external modulation type laser element
JP6904291B2 (en) DML driver
JP2017017411A (en) Traveling wave type amplifier
JP5487328B2 (en) High power broadband amplifier and method
JP2009055550A (en) Non-inverting amplifier circuit and optical switch drive circuit
JP6907734B2 (en) Drive circuit
US6483345B1 (en) High speed level shift circuit for low voltage output
JP5234776B2 (en) Laser drive circuit
JP2010129570A (en) Laser driving circuit
US20200241331A1 (en) Driving circuit for optical modulator
JP5151695B2 (en) Driving circuit and optical switch
US8593201B2 (en) Signal output circuit
US9018984B2 (en) Driver for high speed electrical-optical modulator interface
Giuglea et al. A 30 Gb/s high-swing, open-collector modulator driver in 250 nm SiGe BiCMOS
JP5750178B1 (en) Output circuit
Hettrich et al. Linear low-power 13GHz SiGe-bipolar modulator driver with 7 V pp differential output voltage swing and on-chip bias tee
CN113261204A (en) Electric amplifier and electro-optical device including the same
Sedighi et al. Low-power 20-Gb/s SiGe BiCMOS driver with 2.5 V output swing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5234776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250