JP2010129566A - Nitride semiconductor device, and method of manufacturing the same - Google Patents
Nitride semiconductor device, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010129566A JP2010129566A JP2008299167A JP2008299167A JP2010129566A JP 2010129566 A JP2010129566 A JP 2010129566A JP 2008299167 A JP2008299167 A JP 2008299167A JP 2008299167 A JP2008299167 A JP 2008299167A JP 2010129566 A JP2010129566 A JP 2010129566A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- nitride semiconductor
- layer
- insulator region
- algan layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Abstract
Description
この発明は、例えば、窒化ガリウム半導体装置などの窒化物半導体装置、および、その製造方法に関する。 The present invention relates to a nitride semiconductor device such as a gallium nitride semiconductor device and a manufacturing method thereof.
近年開発が行われている窒化物半導体装置は、電界効果トランジスタ(FET:Field Effect Transistor)が主流である。 A nitride semiconductor device that has been developed in recent years is mainly a field effect transistor (FET).
図13に示すように、従来の窒化物半導体装置の一例であるFETは、基板101と、この基板101上に順に積層された緩衝層102、GaN層103およびAlGaN層104とを有している(非特許文献1参照)。 As shown in FIG. 13, an FET as an example of a conventional nitride semiconductor device includes a substrate 101 and a buffer layer 102, a GaN layer 103, and an AlGaN layer 104 that are sequentially stacked on the substrate 101. (Refer nonpatent literature 1).
緩衝層102により、基板101に、基板101とは格子の異なるGaN層103を、形成することができる。AlGaN層104上に、ソース電極105、ドレイン電極106およびゲート電極107が、設けられている。
しかしながら、上記従来の窒化物半導体装置では、熱や衝撃などで緩衝層102に歪みが生じた場合、この緩衝層102の歪みにより、緩衝層102に電流が流れ易くなって、矢印gに示すように、リーク電流を招く問題があった。この結果、窒化物半導体装置の特性の劣化を招く問題があった。 However, in the conventional nitride semiconductor device, when distortion occurs in the buffer layer 102 due to heat, impact, or the like, the distortion of the buffer layer 102 makes it easier for current to flow through the buffer layer 102, as indicated by an arrow g. In addition, there is a problem that causes a leakage current. As a result, there is a problem in that the characteristics of the nitride semiconductor device are deteriorated.
そこで、この発明の課題は、緩衝層を介したリーク電流の増加を抑制して、特性の劣化を防止した窒化物半導体装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a nitride semiconductor device that suppresses an increase in leakage current through a buffer layer and prevents deterioration of characteristics.
上記課題を解決するため、この発明の窒化物半導体装置は、
基板と、
この基板上に順に積層された緩衝層、GaN層およびAlGaN層と
を備え、
上記GaN層または上記AlGaN層の少なくとも一方に、インシュレータ領域を有することを特徴としている。
In order to solve the above problems, a nitride semiconductor device of the present invention is
A substrate,
A buffer layer, a GaN layer, and an AlGaN layer stacked in order on this substrate,
It is characterized by having an insulator region in at least one of the GaN layer or the AlGaN layer.
この発明の窒化物半導体装置によれば、上記GaN層または上記AlGaN層の少なくとも一方に、インシュレータ領域を有するので、熱や衝撃などで緩衝層に歪みが生じて、緩衝層に電流が流れ易くなっても、インシュレータ領域により電流の流れを阻止することで、緩衝層を介したリーク電流の増加を抑制して、特性の劣化を防止できる。 According to the nitride semiconductor device of the present invention, since at least one of the GaN layer or the AlGaN layer has an insulator region, the buffer layer is distorted by heat, impact, etc., and current easily flows through the buffer layer. However, by blocking the flow of current through the insulator region, an increase in leakage current through the buffer layer can be suppressed, and deterioration of characteristics can be prevented.
また、一実施形態の窒化物半導体装置では、上記AlGaN層上に、ソース電極を有し、上記インシュレータ領域は、上記ソース電極の直下に、位置する。 In one embodiment, the nitride semiconductor device has a source electrode on the AlGaN layer, and the insulator region is located immediately below the source electrode.
また、一実施形態の窒化物半導体装置では、上記AlGaN層上に、ソース電極およびゲート電極を有し、上記インシュレータ領域は、上記基板に平行な方向において上記ソース電極の直下から上記ゲート電極の一部の直下まで延在する領域に、位置する。 In one embodiment, the nitride semiconductor device has a source electrode and a gate electrode on the AlGaN layer, and the insulator region is formed on the gate electrode from directly below the source electrode in a direction parallel to the substrate. It is located in a region that extends directly below the part.
この実施形態の窒化物半導体装置によれば、上記インシュレータ領域は、上記基板に平行な方向において上記ソース電極の直下から上記ゲート電極の一部の直下まで延在する領域に、位置するので、インシュレータ領域をゲート電極の端部まで形成し、表面準位を上げることにより、ゲート電極直下のチャネルを抑制でき、ソース電極からのキャリアの移動を抑制できる。 According to the nitride semiconductor device of this embodiment, the insulator region is located in a region extending from directly below the source electrode to immediately below a part of the gate electrode in a direction parallel to the substrate. By forming the region up to the end of the gate electrode and raising the surface level, the channel directly under the gate electrode can be suppressed, and the movement of carriers from the source electrode can be suppressed.
また、一実施形態の窒化物半導体装置では、上記AlGaN層上に、ドレイン電極を有し、上記インシュレータ領域は、上記ドレイン電極の直下に、位置する。 In one embodiment, the nitride semiconductor device has a drain electrode on the AlGaN layer, and the insulator region is located immediately below the drain electrode.
また、一実施形態の窒化物半導体装置では、上記AlGaN層上に、ソース電極およびドレイン電極を有し、上記インシュレータ領域は、上記ソース電極の直下および上記ドレイン電極の直下のそれぞれに、位置する。 In one embodiment, the nitride semiconductor device has a source electrode and a drain electrode on the AlGaN layer, and the insulator region is located immediately below the source electrode and immediately below the drain electrode.
また、一実施形態の窒化物半導体装置では、上記インシュレータ領域は、上記AlGaN層に、位置する。 In the nitride semiconductor device according to one embodiment, the insulator region is located in the AlGaN layer.
この実施形態の窒化物半導体装置によれば、上記インシュレータ領域は、上記AlGaN層に、位置するので、低エネルギーでイオン注入が行え、AlGaN層のダメージを抑制できる。 According to the nitride semiconductor device of this embodiment, since the insulator region is located in the AlGaN layer, ion implantation can be performed with low energy, and damage to the AlGaN layer can be suppressed.
また、一実施形態の窒化物半導体装置では、上記インシュレータ領域は、上記GaN層に、位置する。 In the nitride semiconductor device according to one embodiment, the insulator region is located in the GaN layer.
この実施形態の窒化物半導体装置によれば、上記インシュレータ領域は、上記GaN層に、位置するので、AlGaN層にイオンを注入する場合よりも、イオン注入量を大きくできて、AlGaN層にインシュレータ領域を形成する場合よりも、リーク電流の抑制効果を大きくできる。 According to the nitride semiconductor device of this embodiment, since the insulator region is located in the GaN layer, the ion implantation amount can be made larger than in the case of implanting ions into the AlGaN layer, and the insulator region in the AlGaN layer. The effect of suppressing leakage current can be increased compared to the case of forming.
また、この発明の窒化物半導体装置の製造方法は、
基板上に、緩衝層、GaN層およびAlGaN層を順に積層する工程と、
上記GaN層または上記AlGaN層の少なくとも一方に、イオンを注入して、インシュレータ領域を形成する工程と
を備えることを特徴としている。
In addition, the method for manufacturing the nitride semiconductor device of the present invention includes:
A step of sequentially laminating a buffer layer, a GaN layer, and an AlGaN layer on the substrate;
And a step of forming an insulator region by implanting ions into at least one of the GaN layer or the AlGaN layer.
この発明の窒化物半導体装置の製造方法によれば、上記GaN層または上記AlGaN層の少なくとも一方に、イオンを注入して、インシュレータ領域を形成する工程を有するので、熱や衝撃などで緩衝層に歪みが生じて、緩衝層に電流が流れ易くなっても、インシュレータ領域により電流の流れを阻止することで、緩衝層を介したリーク電流の増加を抑制して、特性の劣化を防止できる。 According to the method for manufacturing a nitride semiconductor device of the present invention, since the method includes the step of implanting ions into at least one of the GaN layer or the AlGaN layer to form an insulator region, the buffer layer can be formed by heat or impact. Even if distortion occurs and current easily flows through the buffer layer, the current flow is blocked by the insulator region, whereby an increase in leakage current through the buffer layer can be suppressed and deterioration of characteristics can be prevented.
この発明の窒化物半導体装置によれば、上記GaN層または上記AlGaN層の少なくとも一方に、インシュレータ領域を有するので、上記緩衝層を介したリーク電流の増加を抑制して、特性の劣化を防止できる。 According to the nitride semiconductor device of the present invention, since at least one of the GaN layer or the AlGaN layer has an insulator region, an increase in leakage current through the buffer layer can be suppressed and deterioration of characteristics can be prevented. .
この発明の窒化物半導体装置の製造方法によれば、上記GaN層または上記AlGaN層の少なくとも一方に、イオンを注入して、インシュレータ領域を形成する工程を有するので、上記緩衝層を介したリーク電流の増加を抑制して、特性の劣化を防止できる。 According to the method for manufacturing a nitride semiconductor device of the present invention, since it includes a step of implanting ions into at least one of the GaN layer or the AlGaN layer to form an insulator region, the leakage current through the buffer layer It is possible to prevent the deterioration of the characteristics by suppressing the increase of.
以下、この発明を図示の実施の形態により詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
(第1の実施形態)
図1は、この発明の窒化物半導体装置の第1実施形態である断面図を示している。この窒化物半導体装置10Aは、FET(Heterojunction Field Effect Transistor)である。
(First embodiment)
FIG. 1 is a sectional view showing a first embodiment of the nitride semiconductor device of the present invention. This nitride semiconductor device 10A is a FET (Heterojunction Field Effect Transistor).
上記窒化物半導体装置10Aは、基板1と、この基板1上に順に積層された緩衝層2、GaN層3およびAlGaN層4とを有する。 The nitride semiconductor device 10 </ b> A includes a substrate 1 and a buffer layer 2, a GaN layer 3, and an AlGaN layer 4 that are sequentially stacked on the substrate 1.
上記AlGaN層4上に、ソース電極5、ドレイン電極6およびゲート電極7が、設けられている。ゲート電極7は、基板1に平行な方向において、ソース電極5とドレイン電極6との間に位置する。 A source electrode 5, a drain electrode 6 and a gate electrode 7 are provided on the AlGaN layer 4. The gate electrode 7 is located between the source electrode 5 and the drain electrode 6 in a direction parallel to the substrate 1.
上記AlGaN層4に、インシュレータ領域8Aを有する。インシュレータ領域8Aは、ソース電極5の直下に、位置する。 The AlGaN layer 4 has an insulator region 8A. The insulator region 8A is located directly under the source electrode 5.
上記基板1の種類は、例えば、Si、Al2O3、SiC、GaNのいずれかである。上記緩衝層2の種類は、例えば、GaNおよびAlNを交互に積層したものである。上記緩衝層2は、母体である基板1とGaN層3との格子結合の不一致を緩和する。 The type of the substrate 1 is, for example, any one of Si, Al 2 O 3 , SiC, and GaN. The kind of the buffer layer 2 is, for example, one in which GaN and AlN are alternately stacked. The buffer layer 2 alleviates the mismatch in lattice coupling between the base substrate 1 and the GaN layer 3.
上記ソース電極5および上記ドレイン電極6を形成する際のオーミック金属は、Ti/Al膜、Ti/Ni膜、Hf/Al膜、Mo/Al膜を主とする構成金属である。または、異なる構成金属を再形成されるソース電極5およびドレイン電極6の金属は、W/Au、WN/Au、Ti/Au、Ni/Auである。 The ohmic metal for forming the source electrode 5 and the drain electrode 6 is a constituent metal mainly composed of a Ti / Al film, a Ti / Ni film, an Hf / Al film, and a Mo / Al film. Alternatively, the metal of the source electrode 5 and the drain electrode 6 in which different constituent metals are re-formed is W / Au, WN / Au, Ti / Au, Ni / Au.
上記インシュレータ領域8Aは、AlGaN層4にイオンを注入することにより、形成される。このイオンの種類は、例えば、O2である。 The insulator region 8A is formed by implanting ions into the AlGaN layer 4. The type of this ion is, for example, O 2 .
次に、上記構成の窒化物半導体装置10Aの製造方法について説明する。 Next, a method for manufacturing the nitride semiconductor device 10A having the above configuration will be described.
図2Aに示すように、基板1上に、緩衝層2、GaN層3およびAlGaN層4を順に積層してから、AlGaN層4上にバリア層11を形成する。このバリア層11は、イオン注入を行う領域のみ開口している。 As shown in FIG. 2A, the buffer layer 2, the GaN layer 3, and the AlGaN layer 4 are sequentially stacked on the substrate 1, and then the barrier layer 11 is formed on the AlGaN layer 4. This barrier layer 11 is opened only in a region where ion implantation is performed.
そして、図2Bに示すように、イオンを、矢印I方向に、AlGaN層4内に打ち込んで、図2Cに示すように、AlGaN層4内にイオン注入領域9Aを形成する。 Then, as shown in FIG. 2B, ions are implanted into the AlGaN layer 4 in the direction of arrow I to form an ion implantation region 9A in the AlGaN layer 4 as shown in FIG. 2C.
その後、バリア層11を取り除いて、AlGaN層4の表面を保護膜で被覆してから、1100℃以上の熱処理を行う。この保護膜は、熱処理によるAlGaN層4の表面のダーメジを防ぐ。 Thereafter, the barrier layer 11 is removed, and the surface of the AlGaN layer 4 is covered with a protective film, and then heat treatment at 1100 ° C. or higher is performed. This protective film prevents damage on the surface of the AlGaN layer 4 due to heat treatment.
この熱処理により、イオン注入領域9Aのイオン活性が行われ、図2Dに示すように、AlGaN層4内に、インシュレータ領域8Aが形成される。その後、AlGaN層4上に、ソース電極5、ドレイン電極6およびゲート電極7を、形成して、窒化物半導体装置10Aを製造する。ソース電極5を、インシュレータ領域8Aの直上に位置するように、形成する。 By this heat treatment, ion activation of the ion implantation region 9A is performed, and an insulator region 8A is formed in the AlGaN layer 4 as shown in FIG. 2D. Thereafter, the source electrode 5, the drain electrode 6, and the gate electrode 7 are formed on the AlGaN layer 4 to manufacture the nitride semiconductor device 10A. The source electrode 5 is formed so as to be located immediately above the insulator region 8A.
上記構成の窒化物半導体装置10Aおよびその製造方法によれば、AlGaN層4に、インシュレータ領域8Aを有するので、熱や衝撃などで緩衝層2に歪みが生じて、緩衝層2に電流が流れ易くなっても、図1中の点線の矢印aに示すように、インシュレータ領域8Aにより電流の流れを阻止することで、緩衝層2を介したリーク電流の増加を抑制して、特性の劣化を防止できる。 According to the nitride semiconductor device 10A having the above configuration and the method for manufacturing the same, since the AlGaN layer 4 has the insulator region 8A, the buffer layer 2 is distorted by heat, impact, etc., and current easily flows through the buffer layer 2. Even so, as indicated by the dotted arrow a in FIG. 1, the current flow is blocked by the insulator region 8A, thereby suppressing an increase in leakage current through the buffer layer 2 and preventing deterioration of characteristics. it can.
また、インシュレータ領域8Aは、AlGaN層4に、位置するので、低エネルギーでイオン注入が行え、AlGaN層4のダメージを抑制できる。 Further, since the insulator region 8A is located in the AlGaN layer 4, ion implantation can be performed with low energy, and damage to the AlGaN layer 4 can be suppressed.
(第2の実施形態)
図3は、この発明の窒化物半導体装置の第2の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第2の実施形態では、インシュレータ領域の位置が相違する。なお、この第2の実施形態において、上記第1の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。
(Second Embodiment)
FIG. 3 shows a second embodiment of the nitride semiconductor device of the present invention. The difference from the first embodiment will be described. In the second embodiment, the position of the insulator region is different. In the second embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
図3に示すように、第2の実施形態の窒化物半導体装置10Bでは、GaN層3に、インシュレータ領域8Bを有する。インシュレータ領域8Bは、ソース電極5の直下に、位置する。 As shown in FIG. 3, the nitride semiconductor device 10 </ b> B of the second embodiment has an insulator region 8 </ b> B in the GaN layer 3. The insulator region 8B is located immediately below the source electrode 5.
インシュレータ領域8Bは、GaN層3にイオンを注入することにより、形成される。このイオンの種類は、例えば、O2、Mg、Bのいずれかである。 The insulator region 8B is formed by implanting ions into the GaN layer 3. The type of ion is, for example, any of O 2 , Mg, and B.
次に、上記構成の窒化物半導体装置10Bの製造方法について説明する。 Next, a method for manufacturing the nitride semiconductor device 10B having the above configuration will be described.
図4Aに示すように、基板1上に、緩衝層2、GaN層3およびAlGaN層4を順に積層してから、AlGaN層4上にバリア層11を形成する。このバリア層11は、イオン注入を行う領域のみ開口している。 As illustrated in FIG. 4A, the buffer layer 2, the GaN layer 3, and the AlGaN layer 4 are sequentially stacked on the substrate 1, and then the barrier layer 11 is formed on the AlGaN layer 4. This barrier layer 11 is opened only in a region where ion implantation is performed.
そして、図4Bに示すように、イオンを、矢印I方向に、GaN層3内に打ち込んで、図4Cに示すように、GaN層3内にイオン注入領域9Bを形成する。 Then, as shown in FIG. 4B, ions are implanted into the GaN layer 3 in the direction of arrow I to form an ion implantation region 9B in the GaN layer 3 as shown in FIG. 4C.
その後、バリア層11を取り除いて、AlGaN層4の表面を保護膜で被覆してから、1100℃以上の熱処理を行う。この保護膜は、熱処理によるAlGaN層4の表面のダーメジを防ぐ。 Thereafter, the barrier layer 11 is removed, and the surface of the AlGaN layer 4 is covered with a protective film, and then heat treatment at 1100 ° C. or higher is performed. This protective film prevents damage on the surface of the AlGaN layer 4 due to heat treatment.
この熱処理により、イオン注入領域9Bのイオン活性が行われ、図4Dに示すように、GaN層3内に、インシュレータ領域8Bが形成される。その後、AlGaN層4上に、ソース電極5、ドレイン電極6およびゲート電極7を、形成して、窒化物半導体装置10Bを製造する。ソース電極5を、インシュレータ領域8Bの直上に位置するように、形成する。 By this heat treatment, ion activation of the ion implantation region 9B is performed, and an insulator region 8B is formed in the GaN layer 3 as shown in FIG. 4D. Thereafter, the source electrode 5, the drain electrode 6, and the gate electrode 7 are formed on the AlGaN layer 4 to manufacture the nitride semiconductor device 10B. The source electrode 5 is formed so as to be located immediately above the insulator region 8B.
上記構成の窒化物半導体装置10Bおよびその製造方法によれば、GaN層3に、インシュレータ領域8Bを有するので、熱や衝撃などで緩衝層2に歪みが生じて、緩衝層2に電流が流れ易くなっても、図3中の点線の矢印bに示すように、インシュレータ領域8Bにより電流の流れを阻止することで、緩衝層2を介したリーク電流の増加を抑制して、特性の劣化を防止できる。 According to the nitride semiconductor device 10B having the above-described configuration and the manufacturing method thereof, since the GaN layer 3 has the insulator region 8B, the buffer layer 2 is distorted by heat, impact, etc., and current easily flows through the buffer layer 2. Even so, as indicated by the dotted arrow b in FIG. 3, the current flow is blocked by the insulator region 8B, thereby suppressing an increase in leakage current through the buffer layer 2 and preventing deterioration of characteristics. it can.
また、インシュレータ領域8Bは、GaN層3に、位置するので、AlGaN層4にイオンを注入する場合よりも、イオン注入量を大きくできて、AlGaN層4にインシュレータ領域を形成する場合よりも、リーク電流の抑制効果を大きくできる。 Also, since the insulator region 8B is located in the GaN layer 3, the amount of ion implantation can be made larger than when ions are implanted into the AlGaN layer 4, and leakage occurs compared with the case where the insulator region is formed in the AlGaN layer 4. The current suppression effect can be increased.
(第3の実施形態)
図5は、この発明の窒化物半導体装置の第3の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第3の実施形態では、インシュレータ領域の位置が相違する。なお、この第3の実施形態において、上記第1の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。
(Third embodiment)
FIG. 5 shows a third embodiment of the nitride semiconductor device of the present invention. The difference from the first embodiment will be described. In the third embodiment, the position of the insulator region is different. In the third embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
図5に示すように、第3の実施形態の窒化物半導体装置10Cでは、AlGaN層4に、インシュレータ領域8Cを有する。インシュレータ領域8Cは、基板1に平行な方向においてソース電極5の直下からゲート電極7の一部の直下まで延在する領域に、位置する。 As shown in FIG. 5, the nitride semiconductor device 10 </ b> C of the third embodiment has an insulator region 8 </ b> C in the AlGaN layer 4. The insulator region 8 </ b> C is located in a region extending from directly below the source electrode 5 to just below a part of the gate electrode 7 in a direction parallel to the substrate 1.
インシュレータ領域8Cは、AlGaN層4にイオンを注入することにより、形成される。このイオンの種類は、例えば、O2である。 The insulator region 8C is formed by implanting ions into the AlGaN layer 4. The type of this ion is, for example, O 2 .
次に、上記構成の窒化物半導体装置10Cの製造方法について説明する。 Next, a method for manufacturing the nitride semiconductor device 10C having the above configuration will be described.
図6Aに示すように、基板1上に、緩衝層2、GaN層3およびAlGaN層4を順に積層してから、AlGaN層4上にバリア層11を形成する。このバリア層11は、イオン注入を行う領域のみ開口している。 As illustrated in FIG. 6A, the buffer layer 2, the GaN layer 3, and the AlGaN layer 4 are sequentially stacked on the substrate 1, and then the barrier layer 11 is formed on the AlGaN layer 4. This barrier layer 11 is opened only in a region where ion implantation is performed.
そして、図6Bに示すように、イオンを、矢印I方向に、AlGaN層4内に打ち込んで、図6Cに示すように、AlGaN層4内にイオン注入領域9Cを形成する。 Then, ions are implanted into the AlGaN layer 4 in the direction of arrow I as shown in FIG. 6B to form an ion implantation region 9C in the AlGaN layer 4 as shown in FIG. 6C.
その後、バリア層11を取り除いて、AlGaN層4の表面を保護膜で被覆してから、1100℃以上の熱処理を行う。この保護膜は、熱処理によるAlGaN層4の表面のダーメジを防ぐ。 Thereafter, the barrier layer 11 is removed, and the surface of the AlGaN layer 4 is covered with a protective film, and then heat treatment at 1100 ° C. or higher is performed. This protective film prevents damage on the surface of the AlGaN layer 4 due to heat treatment.
この熱処理により、イオン注入領域9Cのイオン活性が行われ、図6Dに示すように、AlGaN層4内に、インシュレータ領域8Cが形成される。その後、AlGaN層4上に、ソース電極5、ドレイン電極6およびゲート電極7を、形成して、窒化物半導体装置10Cを製造する。ソース電極5、および、ゲート電極7の一部を、インシュレータ領域8Cの直上に位置するように、形成する。 By this heat treatment, ion activation of the ion implantation region 9C is performed, and an insulator region 8C is formed in the AlGaN layer 4 as shown in FIG. 6D. Thereafter, the source electrode 5, the drain electrode 6, and the gate electrode 7 are formed on the AlGaN layer 4 to manufacture the nitride semiconductor device 10C. The source electrode 5 and a part of the gate electrode 7 are formed so as to be located immediately above the insulator region 8C.
上記構成の窒化物半導体装置10Cおよびその製造方法によれば、AlGaN層4に、インシュレータ領域8Cを有するので、熱や衝撃などで緩衝層2に歪みが生じて、緩衝層2に電流が流れ易くなっても、図5中の点線の矢印cに示すように、インシュレータ領域8Cにより電流の流れを阻止することで、緩衝層2を介したリーク電流の増加を抑制して、特性の劣化を防止できる。 According to the nitride semiconductor device 10C having the above configuration and the method for manufacturing the same, since the AlGaN layer 4 has the insulator region 8C, the buffer layer 2 is distorted by heat, impact, etc., and current easily flows through the buffer layer 2. Even so, as shown by the dotted arrow c in FIG. 5, the current flow is blocked by the insulator region 8C, thereby suppressing an increase in leakage current through the buffer layer 2 and preventing deterioration of characteristics. it can.
また、インシュレータ領域8Cは、ソース電極5の直下からゲート電極7の一部の直下まで延在する領域に、位置するので、インシュレータ領域8Cをゲート電極7の端部まで形成し、表面準位を上げることにより、ゲート電極7直下のチャネルを抑制でき、ソース電極5からのキャリアの移動を抑制できる。 Further, since the insulator region 8C is located in a region extending from directly under the source electrode 5 to a portion directly under the gate electrode 7, the insulator region 8C is formed up to the end of the gate electrode 7 and the surface level is set. By raising, the channel directly under the gate electrode 7 can be suppressed, and the movement of carriers from the source electrode 5 can be suppressed.
また、インシュレータ領域8Cは、AlGaN層4に、位置するので、低エネルギーでイオン注入が行え、AlGaN層4のダメージを抑制できる。 Further, since the insulator region 8C is located in the AlGaN layer 4, ion implantation can be performed with low energy, and damage to the AlGaN layer 4 can be suppressed.
(第4の実施形態)
図7は、この発明の窒化物半導体装置の第4の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第4の実施形態では、インシュレータ領域の位置が相違する。なお、この第4の実施形態において、上記第1の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。
(Fourth embodiment)
FIG. 7 shows a fourth embodiment of the nitride semiconductor device of the present invention. The difference from the first embodiment will be described. In the fourth embodiment, the position of the insulator region is different. Note that in the fourth embodiment, the same portions as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
図7に示すように、第4の実施形態の窒化物半導体装置10Dでは、GaN層3に、インシュレータ領域8Dを有する。インシュレータ領域8Dは、基板1に平行な方向においてソース電極5の直下からゲート電極7の一部の直下まで延在する領域に、位置する。 As shown in FIG. 7, the nitride semiconductor device 10 </ b> D of the fourth embodiment has an insulator region 8 </ b> D in the GaN layer 3. The insulator region 8 </ b> D is located in a region extending from directly below the source electrode 5 to a portion directly below the gate electrode 7 in a direction parallel to the substrate 1.
インシュレータ領域8Dは、GaN層3にイオンを注入することにより、形成される。このイオンの種類は、例えば、O2、Mg、Bのいずれかである。 The insulator region 8D is formed by implanting ions into the GaN layer 3. The type of ion is, for example, any of O 2 , Mg, and B.
次に、上記構成の窒化物半導体装置10Dの製造方法について説明する。 Next, a method for manufacturing the nitride semiconductor device 10D having the above configuration will be described.
図8Aに示すように、基板1上に、緩衝層2、GaN層3およびAlGaN層4を順に積層してから、AlGaN層4上にバリア層11を形成する。このバリア層11は、イオン注入を行う領域のみ開口している。 As illustrated in FIG. 8A, the buffer layer 2, the GaN layer 3, and the AlGaN layer 4 are sequentially stacked on the substrate 1, and then the barrier layer 11 is formed on the AlGaN layer 4. This barrier layer 11 is opened only in a region where ion implantation is performed.
そして、図8Bに示すように、イオンを、矢印I方向に、GaN層3内に打ち込んで、図8Cに示すように、GaN層3内にイオン注入領域9Dを形成する。 Then, as shown in FIG. 8B, ions are implanted into the GaN layer 3 in the direction of arrow I to form an ion implantation region 9D in the GaN layer 3 as shown in FIG. 8C.
その後、バリア層11を取り除いて、AlGaN層4の表面を保護膜で被覆してから、1100℃以上の熱処理を行う。この保護膜は、熱処理によるAlGaN層4の表面のダーメジを防ぐ。 Thereafter, the barrier layer 11 is removed, and the surface of the AlGaN layer 4 is covered with a protective film, and then heat treatment at 1100 ° C. or higher is performed. This protective film prevents damage on the surface of the AlGaN layer 4 due to heat treatment.
この熱処理により、イオン注入領域9Dのイオン活性が行われ、図8Dに示すように、GaN層3内に、インシュレータ領域8Dが形成される。その後、AlGaN層4上に、ソース電極5、ドレイン電極6およびゲート電極7を、形成して、窒化物半導体装置10Dを製造する。ソース電極5、および、ゲート電極7の一部を、インシュレータ領域8Dの直上に位置するように、形成する。 By this heat treatment, ion activation of the ion implantation region 9D is performed, and an insulator region 8D is formed in the GaN layer 3 as shown in FIG. 8D. Thereafter, the source electrode 5, the drain electrode 6, and the gate electrode 7 are formed on the AlGaN layer 4 to manufacture the nitride semiconductor device 10D. The source electrode 5 and a part of the gate electrode 7 are formed so as to be located immediately above the insulator region 8D.
上記構成の窒化物半導体装置10Dおよびその製造方法によれば、GaN層3に、インシュレータ領域8Dを有するので、熱や衝撃などで緩衝層2に歪みが生じて、緩衝層2に電流が流れ易くなっても、図7中の点線の矢印dに示すように、インシュレータ領域8Dにより電流の流れを阻止することで、緩衝層2を介したリーク電流の増加を抑制して、特性の劣化を防止できる。 According to the nitride semiconductor device 10D having the above configuration and the method for manufacturing the same, since the GaN layer 3 has the insulator region 8D, the buffer layer 2 is distorted by heat, impact, etc., and current easily flows through the buffer layer 2. Even so, as indicated by the dotted arrow d in FIG. 7, the current flow is blocked by the insulator region 8D, thereby suppressing an increase in leakage current through the buffer layer 2 and preventing the deterioration of characteristics. it can.
また、インシュレータ領域8Dは、ソース電極5の直下からゲート電極7の一部の直下まで延在する領域に、位置するので、インシュレータ領域8Dをゲート電極7の端部まで形成し、表面準位を上げることにより、ゲート電極7直下のチャネルを抑制でき、ソース電極5からのキャリアの移動を抑制できる。 Further, since the insulator region 8D is located in a region extending from directly below the source electrode 5 to a portion directly below the gate electrode 7, the insulator region 8D is formed up to the end of the gate electrode 7, and the surface level is set. By raising, the channel directly under the gate electrode 7 can be suppressed, and the movement of carriers from the source electrode 5 can be suppressed.
また、インシュレータ領域8Dは、GaN層3に、位置するので、AlGaN層4にイオンを注入する場合よりも、イオン注入量を大きくできて、AlGaN層4にインシュレータ領域を形成する場合よりも、リーク電流の抑制効果を大きくできる。 Further, since the insulator region 8D is located in the GaN layer 3, the amount of ion implantation can be increased as compared with the case where ions are implanted into the AlGaN layer 4, and the leakage region is larger than when the insulator region is formed in the AlGaN layer 4. The current suppression effect can be increased.
(第5の実施形態)
図9は、この発明の窒化物半導体装置の第5の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第5の実施形態では、インシュレータ領域の位置が相違する。なお、この第5の実施形態において、上記第1の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。
(Fifth embodiment)
FIG. 9 shows a fifth embodiment of the nitride semiconductor device of the present invention. The difference from the first embodiment will be described. In the fifth embodiment, the position of the insulator region is different. In the fifth embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
図9に示すように、第5の実施形態の窒化物半導体装置10Eでは、GaN層3に、インシュレータ領域8Eを有する。インシュレータ領域8Eは、ドレイン電極6の直下に、位置する。 As shown in FIG. 9, the nitride semiconductor device 10 </ b> E of the fifth embodiment has an insulator region 8 </ b> E in the GaN layer 3. The insulator region 8E is located immediately below the drain electrode 6.
インシュレータ領域8Eは、GaN層3にイオンを注入することにより、形成される。このイオンの種類は、例えば、O2、Mg、Bのいずれかである。 The insulator region 8E is formed by implanting ions into the GaN layer 3. The type of ion is, for example, any of O 2 , Mg, and B.
次に、上記構成の窒化物半導体装置10Eの製造方法について説明する。 Next, a method for manufacturing the nitride semiconductor device 10E having the above configuration will be described.
図10Aに示すように、基板1上に、緩衝層2、GaN層3およびAlGaN層4を順に積層してから、AlGaN層4上にバリア層11を形成する。このバリア層11は、イオン注入を行う領域のみ開口している。 As illustrated in FIG. 10A, the buffer layer 2, the GaN layer 3, and the AlGaN layer 4 are sequentially stacked on the substrate 1, and then the barrier layer 11 is formed on the AlGaN layer 4. This barrier layer 11 is opened only in a region where ion implantation is performed.
そして、図10Bに示すように、イオンを、矢印I方向に、GaN層3内に打ち込んで、図10Cに示すように、GaN層3内にイオン注入領域9Eを形成する。 Then, ions are implanted into the GaN layer 3 in the direction of arrow I as shown in FIG. 10B to form an ion implantation region 9E in the GaN layer 3 as shown in FIG. 10C.
その後、バリア層11を取り除いて、AlGaN層4の表面を保護膜で被覆してから、1100℃以上の熱処理を行う。この保護膜は、熱処理によるAlGaN層4の表面のダーメジを防ぐ。 Thereafter, the barrier layer 11 is removed, and the surface of the AlGaN layer 4 is covered with a protective film, and then heat treatment at 1100 ° C. or higher is performed. This protective film prevents damage on the surface of the AlGaN layer 4 due to heat treatment.
この熱処理により、イオン注入領域9Eのイオン活性が行われ、図10Dに示すように、GaN層3内に、インシュレータ領域8Eが形成される。その後、AlGaN層4上に、ソース電極5、ドレイン電極6およびゲート電極7を、形成して、窒化物半導体装置10Eを製造する。ドレイン電極6を、インシュレータ領域8Eの直上に位置するように、形成する。 By this heat treatment, ion activation of the ion implantation region 9E is performed, and an insulator region 8E is formed in the GaN layer 3 as shown in FIG. 10D. Thereafter, the source electrode 5, the drain electrode 6, and the gate electrode 7 are formed on the AlGaN layer 4 to manufacture the nitride semiconductor device 10E. The drain electrode 6 is formed so as to be located immediately above the insulator region 8E.
上記構成の窒化物半導体装置10Eおよびその製造方法によれば、GaN層3に、インシュレータ領域8Eを有するので、熱や衝撃などで緩衝層2に歪みが生じて、緩衝層2に電流が流れ易くなっても、図9中の点線の矢印eに示すように、インシュレータ領域8Eにより電流の流れを阻止することで、緩衝層2を介したリーク電流の増加を抑制して、特性の劣化を防止できる。 According to the nitride semiconductor device 10E having the above configuration and the manufacturing method thereof, since the GaN layer 3 has the insulator region 8E, the buffer layer 2 is distorted by heat, impact, or the like, and current easily flows through the buffer layer 2. Even so, as indicated by the dotted arrow e in FIG. 9, the current flow is blocked by the insulator region 8E, thereby suppressing an increase in leakage current through the buffer layer 2 and preventing deterioration of characteristics. it can.
また、インシュレータ領域8Eは、GaN層3に、位置するので、AlGaN層4にイオンを注入する場合よりも、イオン注入量を大きくできて、AlGaN層4にインシュレータ領域を形成する場合よりも、リーク電流の抑制効果を大きくできる。 Further, since the insulator region 8E is located in the GaN layer 3, the amount of ion implantation can be made larger than when ions are implanted into the AlGaN layer 4, and leakage occurs compared with the case where the insulator region is formed in the AlGaN layer 4. The current suppression effect can be increased.
(第6の実施形態)
図11は、この発明の窒化物半導体装置の第6の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第6の実施形態では、インシュレータ領域の位置が相違する。なお、この第6の実施形態において、上記第1の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。
(Sixth embodiment)
FIG. 11 shows a sixth embodiment of the nitride semiconductor device of the present invention. The difference from the first embodiment will be described. In the sixth embodiment, the position of the insulator region is different. Note that in the sixth embodiment, the same portions as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
図11に示すように、第6の実施形態の窒化物半導体装置10Fでは、GaN層3に、インシュレータ領域8F1,8F2を有する。第1のインシュレータ領域8F1は、ドレイン電極6の直下に、位置する。第2のインシュレータ領域8F2は、ソース電極5の直下に、位置する。 As shown in FIG. 11, in the nitride semiconductor device 10F of the sixth embodiment, the GaN layer 3 has insulator regions 8F 1 and 8F 2 . The first insulator region 8F 1 is directly below the drain electrode 6 is located. The second insulator region 8F 2 is directly below the source electrode 5, are located.
インシュレータ領域8F1,8F2は、GaN層3にイオンを注入することにより、形成される。このイオンの種類は、例えば、O2、Mg、Bのいずれかである。 The insulator regions 8F 1 and 8F 2 are formed by implanting ions into the GaN layer 3. The type of ion is, for example, any of O 2 , Mg, and B.
次に、上記構成の窒化物半導体装置10Fの製造方法について説明する。 Next, a method for manufacturing the nitride semiconductor device 10F having the above configuration will be described.
図12Aに示すように、基板1上に、緩衝層2、GaN層3およびAlGaN層4を順に積層してから、AlGaN層4上にバリア層11を形成する。このバリア層11は、イオン注入を行う領域のみ開口している。 As illustrated in FIG. 12A, the buffer layer 2, the GaN layer 3, and the AlGaN layer 4 are sequentially stacked on the substrate 1, and then the barrier layer 11 is formed on the AlGaN layer 4. This barrier layer 11 is opened only in a region where ion implantation is performed.
そして、図12Bに示すように、イオンを、矢印I方向に、GaN層3内に打ち込んで、図12Cに示すように、GaN層3内に、第1のイオン注入領域9F1および第2のイオン注入領域9F2を形成する。第1のイオン注入領域9F1および第2のイオン注入領域9F2は、離隔した位置にある。 Then, as shown in FIG. 12B, ions are implanted into the GaN layer 3 in the direction of arrow I. As shown in FIG. 12C, the first ion implantation region 9F 1 and the second ion implantation region GaN are injected into the GaN layer 3. forming an ion implantation region 9F 2. First ion implantation region 9F 1 and the second ion implantation region 9F 2 is in a position spaced apart.
その後、バリア層11を取り除いて、AlGaN層4の表面を保護膜で被覆してから、1100℃以上の熱処理を行う。この保護膜は、熱処理によるAlGaN層4の表面のダーメジを防ぐ。 Thereafter, the barrier layer 11 is removed, and the surface of the AlGaN layer 4 is covered with a protective film, and then heat treatment at 1100 ° C. or higher is performed. This protective film prevents damage on the surface of the AlGaN layer 4 due to heat treatment.
この熱処理により、イオン注入領域9F1,9F2のイオン活性が行われ、図12Dに示すように、GaN層3内に、インシュレータ領域8F1,8F2が形成される。第1のインシュレータ領域8F1および第2のインシュレータ領域8F2は、離隔した位置にある。その後、AlGaN層4上に、ソース電極5、ドレイン電極6およびゲート電極7を、形成して、窒化物半導体装置10Fを製造する。ドレイン電極6を、第1のインシュレータ領域8F1の直上に位置するように、形成する。ソース電極5を、第2のインシュレータ領域8F2の直上に位置するように、形成する。 By this heat treatment, ion implantation regions 9F 1 and 9F 2 are ion-activated, and insulator regions 8F 1 and 8F 2 are formed in the GaN layer 3 as shown in FIG. 12D. The first insulator region 8F 1 and the second insulator region 8F 2 is in a position spaced apart. Thereafter, the source electrode 5, the drain electrode 6, and the gate electrode 7 are formed on the AlGaN layer 4 to manufacture the nitride semiconductor device 10F. The drain electrode 6, so as to be positioned directly above the first insulator region 8F 1, is formed. The source electrode 5, so as to be positioned directly above the second insulator regions 8F 2, is formed.
上記構成の窒化物半導体装置10Fおよびその製造方法によれば、GaN層3に、インシュレータ領域8F1,8F2を有するので、熱や衝撃などで緩衝層2に歪みが生じて、緩衝層2に電流が流れ易くなっても、図11中の点線の矢印f1に示すように、第1のインシュレータ領域8F1により電流の流れを阻止すると共に、図11中の点線の矢印f2に示すように、第2のインシュレータ領域8F2により電流の流れを阻止することで、緩衝層2を介したリーク電流の増加を抑制して、特性の劣化を防止できる。 According to the nitride semiconductor device 10F having the above configuration and the manufacturing method thereof, since the GaN layer 3 has the insulator regions 8F 1 and 8F 2 , the buffer layer 2 is distorted by heat, impact, etc. even when the current becomes easy to flow, as indicated by the arrow f 1 in dotted lines in FIG. 11, with the first insulator region 8F 1 prevents the flow of current, as indicated by the arrow f 2 of dotted lines in FIG. 11 to, by blocking the flow of the second through the insulator region 8F 2 current, by suppressing the increase in leakage current through the buffer layer 2 can prevent deterioration of the characteristics.
また、インシュレータ領域8F1,8F2は、GaN層3に、位置するので、AlGaN層4にイオンを注入する場合よりも、イオン注入量を大きくできて、AlGaN層4にインシュレータ領域を形成する場合よりも、リーク電流の抑制効果を大きくできる。 Further, since the insulator regions 8F 1 and 8F 2 are located in the GaN layer 3, the ion implantation amount can be made larger than when ions are implanted into the AlGaN layer 4, and the insulator region is formed in the AlGaN layer 4. As a result, the effect of suppressing the leakage current can be increased.
なお、この発明は上述の実施形態に限定されない。例えば、GaN層およびAlGaN層の両方に、インシュレータ領域を有するようにしてもよい。この場合、GaN層へのイオン注入量は、AlGaN層へのイオン注入量よりも多くすることが好ましい。 In addition, this invention is not limited to the above-mentioned embodiment. For example, you may make it have an insulator area | region in both a GaN layer and an AlGaN layer. In this case, the amount of ion implantation into the GaN layer is preferably larger than the amount of ion implantation into the AlGaN layer.
1 基板
2 緩衝層
3 GaN層
4 AlGaN層
5 ソース電極
6 ドレイン電極
7 ゲート電極
8A〜8F1,8F2 インシュレータ領域
9A〜9F1,8F2 イオン注入領域
10A〜10F 窒化物半導体装置
11 バリア層
1 substrate 2 buffer layer 3 GaN layer 4 AlGaN layer 5 source electrode 6 drain electrode 7 gate electrodes 8A-8F 1, 8F 2 insulator regions 9A-9F 1, 8F 2 ion implantation region 10A~10F nitride semiconductor device 11 barrier layer
Claims (8)
この基板上に順に積層された緩衝層、GaN層およびAlGaN層と
を備え、
上記GaN層または上記AlGaN層の少なくとも一方に、インシュレータ領域を有することを特徴とする窒化物半導体装置。 A substrate,
A buffer layer, a GaN layer, and an AlGaN layer stacked in order on this substrate,
A nitride semiconductor device having an insulator region in at least one of the GaN layer or the AlGaN layer.
上記AlGaN層上に、ソース電極を有し、
上記インシュレータ領域は、上記ソース電極の直下に、位置することを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1,
A source electrode on the AlGaN layer;
The nitride semiconductor device, wherein the insulator region is located immediately below the source electrode.
上記AlGaN層上に、ソース電極およびゲート電極を有し、
上記インシュレータ領域は、上記基板に平行な方向において上記ソース電極の直下から上記ゲート電極の一部の直下まで延在する領域に、位置することを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1,
A source electrode and a gate electrode on the AlGaN layer;
The nitride semiconductor device, wherein the insulator region is located in a region extending from directly below the source electrode to immediately below a part of the gate electrode in a direction parallel to the substrate.
上記AlGaN層上に、ドレイン電極を有し、
上記インシュレータ領域は、上記ドレイン電極の直下に、位置することを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1,
Having a drain electrode on the AlGaN layer;
The nitride semiconductor device, wherein the insulator region is located immediately below the drain electrode.
上記AlGaN層上に、ソース電極およびドレイン電極を有し、
上記インシュレータ領域は、上記ソース電極の直下および上記ドレイン電極の直下のそれぞれに、位置することを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1,
A source electrode and a drain electrode on the AlGaN layer;
The nitride semiconductor device according to claim 1, wherein the insulator region is located immediately below the source electrode and immediately below the drain electrode.
上記インシュレータ領域は、上記AlGaN層に、位置することを特徴とする窒化物半導体装置。 In the nitride semiconductor device according to any one of claims 1 to 3,
The nitride semiconductor device, wherein the insulator region is located in the AlGaN layer.
上記インシュレータ領域は、上記GaN層に、位置することを特徴とする窒化物半導体装置。 The nitride semiconductor device according to any one of claims 1 to 5,
The nitride semiconductor device, wherein the insulator region is located in the GaN layer.
上記GaN層または上記AlGaN層の少なくとも一方に、イオンを注入して、インシュレータ領域を形成する工程と
を備えることを特徴とする窒化物半導体装置の製造方法。 A step of sequentially laminating a buffer layer, a GaN layer, and an AlGaN layer on the substrate;
And a step of forming an insulator region by implanting ions into at least one of the GaN layer or the AlGaN layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008299167A JP2010129566A (en) | 2008-11-25 | 2008-11-25 | Nitride semiconductor device, and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008299167A JP2010129566A (en) | 2008-11-25 | 2008-11-25 | Nitride semiconductor device, and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010129566A true JP2010129566A (en) | 2010-06-10 |
Family
ID=42329795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008299167A Abandoned JP2010129566A (en) | 2008-11-25 | 2008-11-25 | Nitride semiconductor device, and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010129566A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021106A (en) * | 2011-07-11 | 2013-01-31 | Toyota Central R&D Labs Inc | Semiconductor device |
JP2013123023A (en) * | 2011-12-12 | 2013-06-20 | Samsung Electro-Mechanics Co Ltd | Nitride based semiconductor device and manufacturing method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273597A (en) * | 2006-03-30 | 2007-10-18 | Toyota Central Res & Dev Lab Inc | Manufacturing method for group iii nitride-based compound semiconductor element |
JP2008159842A (en) * | 2006-12-25 | 2008-07-10 | Oki Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
-
2008
- 2008-11-25 JP JP2008299167A patent/JP2010129566A/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273597A (en) * | 2006-03-30 | 2007-10-18 | Toyota Central Res & Dev Lab Inc | Manufacturing method for group iii nitride-based compound semiconductor element |
JP2008159842A (en) * | 2006-12-25 | 2008-07-10 | Oki Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021106A (en) * | 2011-07-11 | 2013-01-31 | Toyota Central R&D Labs Inc | Semiconductor device |
JP2013123023A (en) * | 2011-12-12 | 2013-06-20 | Samsung Electro-Mechanics Co Ltd | Nitride based semiconductor device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5662367B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP5386829B2 (en) | Semiconductor device | |
JP6051168B2 (en) | Manufacturing method of GaN transistor | |
JP2008103636A (en) | Vertical transistor and its producing method | |
JP2007317794A (en) | Semiconductor device, and its manufacturing method | |
CN104241350A (en) | Gate stack for normally-off compound semiconductor transistor | |
WO2013005667A1 (en) | METHOD FOR MANUFACTURING GaN SEMICONDUCTOR ELEMENT | |
KR102143249B1 (en) | Method for manufacturing semiconductor device | |
US20190207019A1 (en) | Enhancement mode hemt device | |
US9142644B2 (en) | Semiconductor device and method for fabricating the same | |
WO2014003047A1 (en) | Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor | |
JP4714065B2 (en) | Manufacturing method of semiconductor device | |
WO2012172988A1 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
JP2010129566A (en) | Nitride semiconductor device, and method of manufacturing the same | |
US9117755B2 (en) | Method for fabricating semiconductor device | |
JP2010182924A (en) | Transistor and method of manufacturing the same | |
JP2010186943A (en) | Nitride semiconductor device | |
JP5744346B2 (en) | Transistor using nitride semiconductor and method of manufacturing the same | |
US9780176B2 (en) | High reliability field effect power device and manufacturing method thereof | |
JP2009224643A (en) | Field-effect transistor and its manufacturing method | |
JP6334370B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2015073002A (en) | Compound semiconductor device and manufacturing method of the same | |
JP2010192716A (en) | Field effect transistor and method of manufacturing the same | |
US20130161752A1 (en) | Semiconductor device | |
JP2009194002A (en) | Group iii nitride semiconductor high electron mobility transistor, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110223 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20130510 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130529 |