JP2010124574A - Chopper control method of dc power supply and moving vehicle using the same - Google Patents
Chopper control method of dc power supply and moving vehicle using the same Download PDFInfo
- Publication number
- JP2010124574A JP2010124574A JP2008295017A JP2008295017A JP2010124574A JP 2010124574 A JP2010124574 A JP 2010124574A JP 2008295017 A JP2008295017 A JP 2008295017A JP 2008295017 A JP2008295017 A JP 2008295017A JP 2010124574 A JP2010124574 A JP 2010124574A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- value
- assist current
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/64—Electric machine technologies in electromobility
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/70—Energy storage systems for electromobility, e.g. batteries
Landscapes
- Control Of Ac Motors In General (AREA)
- Dc-Dc Converters (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
Abstract
Description
本発明は、直流電源のチョッパ制御方法に係り、特に前記直流電源のチョッパ方法を用いた移動車両に関する。 The present invention relates to a DC power supply chopper control method, and more particularly to a mobile vehicle using the DC power supply chopper method.
バッテリーフォークリフトなどのようなバッテリーを電源とする移動車両には、例えば鉛バッテリーなどの二次電池が搭載されており、ブレーキ時等に発生するモータからの回生電流をバッテリーに充電している。しかしながら、現存するバッテリーでは、回生時の急激に増大する回生電流を充電した場合、充電効率が悪く、また、バッテリーの劣化を早め電池寿命の低下に繋がる。 A mobile vehicle such as a battery forklift that uses a battery as a power source is equipped with a secondary battery such as a lead battery, for example, and charges the battery with a regenerative current generated by a motor during braking or the like. However, in the existing battery, when a regenerative current that increases rapidly during regeneration is charged, the charging efficiency is poor, and battery deterioration is accelerated and the battery life is shortened.
そのため、バッテリーにキャパシタ(例えば、電気二重層キャパシタ)を接続し、バッテリーに回生される電流の急変を抑制する方法が採用されている。その一つとして、バッテリーとキャパシタとを直接並列接続し、回生電力をキャパシタに充電させてバッテリーの寿命を延ばすと共に、回生電力の有効利用を図った方法が知られている。しかしながら、前記の方法では、キャパシタの内部抵抗がバッテリーの内部抵抗よりも高い場合、キャパシタに電流が流れにくいという問題があった。また、その解決策としてキャパシタの並列数を増やし内部抵抗を小さくする方法があるが、この方法ではコストが高くなってしまっていた。 For this reason, a method is employed in which a capacitor (for example, an electric double layer capacitor) is connected to the battery to suppress a sudden change in current regenerated in the battery. As one of them, there is known a method in which a battery and a capacitor are directly connected in parallel so that the regenerative power is charged in the capacitor to extend the life of the battery and the regenerative power is effectively used. However, the above method has a problem that current does not easily flow through the capacitor when the internal resistance of the capacitor is higher than the internal resistance of the battery. As a solution, there is a method of increasing the number of capacitors in parallel and reducing the internal resistance. However, this method has increased the cost.
一般にバッテリー寿命を延ばす手法としては、バッテリーと電力変換部(インバータやチョッパ)の直流回路間に、回生電流素子用のダイオードを接続し、回生エネルギーをキャパシタに蓄える方法(特許文献3)や、直流回路にチョッパ回路を接続し、このチョッパ回路によってバッテリー電流を制御してキャパシタに回生エネルギーを蓄える方法等が挙げられる。
本願発明者は、前記のようにチョッパ回路によってバッテリー電流の制御を行う方法では、以下に示す第1,第2課題があることに着目した。 The inventor of the present application paid attention to the following first and second problems in the method of controlling the battery current by the chopper circuit as described above.
すなわち、第1課題として、キャパシタの充放電によりキャパシタ電圧VEDLCが変動し、その充電,放電の割合によってキャパシタ電圧VEDLCがキャパシタの使用範囲(キャパシタ電圧VEDLC≦キャパシタ定格電圧)を超える場合があった。そのときは、キャパシタの充放電を停止するように制御していたが、キャパシタの充放電を停止するとアシスト電流(チョッパ回路に流れる電流)ILが突然0になるため、バッテリー電流が急変するという問題があった。 That is, as a first problem, there is a case where the capacitor voltage V EDLC fluctuates due to charging and discharging of the capacitor, and the capacitor voltage V EDLC exceeds the usage range of the capacitor (capacitor voltage V EDLC ≦ capacitor rated voltage) depending on the charge and discharge ratio. there were. Because the time has been controlled to stop charging and discharging of the capacitor, for the stopping charging and discharging of the capacitor assist current (current flowing through the chopper circuit) I L becomes suddenly 0, the battery current changes suddenly There was a problem.
第2課題としては、キャパシタ電圧VEDLCが低下した状態で充放電を行う場合、キャパシタ電圧VEDLCが高い状態に比べて充放電時の電流値が大きくなり、キャパシタの内部抵抗による損失が大きくなってしまっていた。 As a second problem, when charging / discharging in a state where the capacitor voltage V EDLC is lowered, the current value at the time of charging / discharging is larger than in a state where the capacitor voltage V EDLC is high, and loss due to the internal resistance of the capacitor is increased. It was.
本発明は、前記の課題を解決すべく創作された技術的思想であって、請求項1〜8記載の発明は、キャパシタ電圧がキャパシタ定格電圧を超える前にチョッパのゲート信号を調整することにより、第1課題を解決している。請求項3,6,7記載の発明は、キャパシタ電圧が高い状態でキャパシタの充放電を行うことにより、第2課題を解決している。
The present invention is a technical idea created to solve the above-mentioned problems, and the invention according to
より具体的に、請求項1記載の発明は、キャパシタとその電圧を昇降圧するためのチョッパ回路とを有する回生電流蓄積部をバッテリーに並列接続した直流電源において、第1減算部において前記チョッパ回路に流すアシスト電流指令値と前記チョッパ回路に流れるアシスト電流値との差演算を実行して第1差信号を算出し、PWM制御部においてこの第1差信号に応じたゲート信号を生成してチョッパ回路を制御するチョッパ制御方法であって、キャパシタ電圧がキャパシタ定格電圧以下の時に、前記アシスト電流指令値または第1差信号に制限を掛け、この制限に基づいた前記チョッパ回路のゲート信号を出力することを特徴とする。 More specifically, according to the first aspect of the present invention, in a DC power source in which a regenerative current accumulating unit having a capacitor and a chopper circuit for stepping up and down a voltage thereof is connected in parallel to the battery, the first subtracting unit includes the chopper circuit. The first difference signal is calculated by executing a difference calculation between the assist current command value to flow and the assist current value flowing to the chopper circuit, and a gate signal corresponding to the first difference signal is generated in the PWM control unit. A chopper control method for controlling the assist current, wherein when the capacitor voltage is equal to or lower than the capacitor rated voltage, the assist current command value or the first difference signal is limited, and a gate signal of the chopper circuit based on the limitation is output. It is characterized by.
請求項2記載の発明は、請求項1記載の発明において、前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、前記ゲインは、ゲイン算出部において、キャパシタ電圧からキャパシタ電流値とキャパシタ内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ定格電圧と、バッテリー電圧と、から下記(1),(2)式により算出されることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the present invention, the restriction applied to the assist current command value is to multiply the assist current command value by a gain. It is calculated by the following formulas (1) and (2) from the capacitor open voltage obtained by subtracting the value obtained by multiplying the capacitor current value and the capacitor internal resistance value from the voltage, the capacitor rated voltage, and the battery voltage. To do.
請求項3記載の発明は、請求項1記載の発明において、前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、前記ゲインは、ゲイン算出部において、キャパシタ電圧からキャパシタ電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ電圧の変動範囲を狭くするために設定された放電制限の下限電圧値および上限電圧値と、充電制限の下限電圧値および上限電圧値と、から下記(3),(4)式により算出されることを特徴とする。 According to a third aspect of the present invention, in the first aspect of the present invention, the restriction applied to the assist current command value is to multiply the assist current command value by a gain. The capacitor open voltage obtained by subtracting the product of the capacitor current value and the internal resistance value of the capacitor from the voltage, the lower limit voltage value and the upper limit voltage value of the discharge limit set to narrow the fluctuation range of the capacitor voltage, and charging It is calculated from the lower limit voltage value and the upper limit voltage value of the restriction by the following equations (3) and (4).
請求項4記載の発明は、請求項1記載の発明において、前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、前記ゲインは、ゲイン算出部において、キャパシタ電圧からアシスト電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ定格電圧と、バッテリー電圧と、から上記(1),(2)式により算出されることを特徴とする。 According to a fourth aspect of the present invention, in the first aspect of the present invention, the restriction applied to the assist current command value is to multiply the assist current command value by a gain. It is calculated by the above equations (1) and (2) from the capacitor open voltage obtained by subtracting the value obtained by multiplying the assist current value and the internal resistance value of the capacitor from the voltage, the capacitor rated voltage, and the battery voltage. And
請求項5記載の発明は、請求項1記載の発明において、前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、前記ゲインは、ゲイン算出部において、キャパシタ電圧からアシスト電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ電圧の変動範囲を狭くするために設定されたキャパシタ放電制限の下限電圧値および上限電圧値と、キャパシタ充電制限の下限電圧値および上限電圧値と、から上記(3),(4)式により算出されることを特徴とする。 According to a fifth aspect of the present invention, in the first aspect of the present invention, the restriction applied to the assist current command value is to multiply the assist current command value by a gain. A capacitor open voltage obtained by subtracting a value obtained by multiplying the assist current value and the internal resistance value of the capacitor from the voltage, and a lower limit voltage value and an upper limit voltage value of the capacitor discharge limit set in order to narrow the fluctuation range of the capacitor voltage, It is calculated from the lower limit voltage value and the upper limit voltage value of the capacitor charging limit by the above equations (3) and (4).
請求項6記載の発明は、請求項1記載の発明において、第2減算部においてキャパシタ電圧の目標値とキャパシタ電圧値との差演算を実行して第2差信号を算出し、加算部において前記アシスト電流指令値に前記第2差信号を加算することを特徴とする。 According to a sixth aspect of the present invention, in the first aspect of the invention, the second subtraction unit calculates a second difference signal by performing a difference operation between the capacitor voltage target value and the capacitor voltage value, and the addition unit The second difference signal is added to the assist current command value.
請求項7記載の発明は、第2減算部においてキャパシタ電圧の目標値とキャパシタ電圧値との差演算を実行して第2差信号を算出し、加算部において前記第1差信号に前記第2差信号を加算することを特徴とする。 In the seventh aspect of the invention, the second subtraction unit performs a difference operation between the target value of the capacitor voltage and the capacitor voltage value to calculate a second difference signal, and the addition unit calculates the second difference signal as the second difference signal. The difference signal is added.
請求項8記載の発明は、請求項1〜7記載の直流電源のチョッパ制御方法を用いた移動車両であって、前記直流電源は回生動作可能なインバータを介して移動車両のモータに接続されたことを特徴とする。
The invention according to
以上の説明で明らかなように、請求項1〜8記載の発明によれば、キャパシタの充放電停止時におけるバッテリー電流の急変を抑制することができ、バッテリーの負担が軽減され長寿命化を図ることが可能となる。 As is apparent from the above description, according to the first to eighth aspects of the present invention, it is possible to suppress a sudden change in the battery current when charging and discharging of the capacitor is stopped, thereby reducing the burden on the battery and extending the life. It becomes possible.
請求項3,6,7記載の発明によれば、キャパシタの内部抵抗による損失を抑制することが可能となる。 According to the third, sixth, and seventh aspects of the invention, it is possible to suppress loss due to the internal resistance of the capacitor.
請求項4,5記載の発明によれば、キャパシタ電流を検出する電流センサを省略することができ、コストを低減することが可能となる。 According to the fourth and fifth aspects of the invention, the current sensor for detecting the capacitor current can be omitted, and the cost can be reduced.
[実施形態1]
図1は、本実施形態1における移動車両の直流電源を示す回路構成図である。図1において、符号Bは鉛バッテリーなどの二次電池を示し、このバッテリーBに回生動作可能なインバータINVを接続し、このインバータINVを介してモータMが制御される。また、RAは回生電流蓄積部を示し、リアクトルLとスイッチング素子(例えば、MOSFET等)S1,S2とを有するチョッパ回路chと、キャパシタCと、で構成され、前記バッテリーBに並列接続される。
[Embodiment 1]
FIG. 1 is a circuit configuration diagram showing a DC power supply of a moving vehicle in the first embodiment. In FIG. 1, symbol B indicates a secondary battery such as a lead battery. An inverter INV capable of regenerative operation is connected to the battery B, and the motor M is controlled via the inverter INV. R A indicates a regenerative current accumulating unit, which includes a chopper circuit ch having a reactor L and switching elements (eg, MOSFETs) S 1 and S 2 , and a capacitor C, and is connected in parallel to the battery B. Is done.
前記チョッパ回路chのスイッチング素子S1,S2の制御には、任意のアシスト電流指令値IL *を使用した電流制御を適用する。 Current control using an arbitrary assist current command value I L * is applied to control the switching elements S 1 and S 2 of the chopper circuit ch.
前記任意のアシスト電流指令値IL *は、例えば、図2のチョッパ制御ブロック図に示すように算出される。すなわち、電圧検出器(図示省略)により検出されたバッテリー電圧VBは、ローパスフィルタLPF1でノイズの除去が施された後に微分手段1により微分される。2は電流指令演算部で、キャパシタCに対する理想的な大容量キャパシタ電流の流入を実現するために、微分手段1から出力された信号と容量CSとの乗算を実行し、アシスト電流指令値IL *が算出される。なお、容量CSは、キャパシタが理想とする大容量キャパシタ電流の流入を実現するためのキャパシタ容量で、任意に設定される。
The arbitrary assist current command value I L * is calculated, for example, as shown in the chopper control block diagram of FIG. That is, the battery voltage V B detected by a voltage detector (not shown) is differentiated by the differentiating
ゲート信号作成部3は判定部31と、ゲイン乗算部32a,32bと、切替部33と、NOT回路34と、第1のAND回路35aおよび第2のAND回路35bと、第1減算部36と、PI演算部37と、PWM制御部38と、を備えている。
The gate
電流指令演算部2で演算されたチョッパchに対するアシスト電流指令値IL *は判定部31に出力され、そのアシスト電流指令値IL *と0との比較(すなわち、アシスト電流指令値IL *の正負判定)を行う。その比較の結果、アシスト電流指令値IL *≦0と判定された場合には、判定部31から「0」レベルの信号が出力され、NOT回路34を介して第1AND回路35aに「1」レベルの信号が出力される。また、アシスト電流指令値IL *≦0と判定された場合には、切替部33がゲイン乗算部32a側に切り替えられて、ゲイン乗算部32aによりアシスト電流指令値IL *に放電用ゲインKS1が乗算され、第1減算部36およびPI演算部37,PWM制御部38を介してスイッチング信号が第1AND回路35aに出力される。その結果、スイッチング素子S1がスイッチング制御される。なお、この場合、第2AND回路35bはPWM制御部38からスイッチング信号が入力されるものの、判定部31から「0」レベルの信号が入力されるため、スイッチング素子S2はオフ状態となる。
The assist current command value I L * for the chopper ch calculated by the current
また、前記比較の結果、アシスト電流指令値IL *>0と判定された場合には、判定部31から「1」レベルの信号が出力され、第2AND回路35bに「1」レベルの信号が出力される。また、アシスト電流指令値IL *>0と判定された場合には、切替部33がゲイン乗算部32b側に切替えられて、ゲイン乗算部32bによりアシスト電流指令値IL *に充電用ゲインKS2が乗算され、第1減算部36およびPI演算部37,PWM制御部38を介してスイッチング信号が第2AND回路35bに出力される。その結果、スイッチング素子S2がスイッチング制御される。なお、この場合、第1AND回路35aは、PWM制御部38からスイッチング信号が出力されるものの、NOT回路34から「0」レベルの信号が出力されるため、スイッチング素子S1はオフ制御となる。
If the assist current command value I L * > 0 is determined as a result of the comparison, a “1” level signal is output from the
なお、第1減算部36では、アシスト電流指令値IL *に放電用ゲインKS1または充電用ゲインKS2が乗算された値から回生電流蓄積部RAに流入するアシスト電流値IL *との差演算が実行される。その第1差信号は、PI演算部37においてPI制御され、PWM制御部38においてスイッチング素子S1,S2のゲートオン時間(通電率)が決定される。
In the
このゲート信号作成部3は、チョッパchにおけるスイッチング損失の低減を図るために、キャパシタCの充放電の状況に応じて片側のスイッチング素子のみオンオフ制御するものである。なお、スイッチング素子S1,S2を交互にスイッチングさせるようにゲート信号作成部3を構成してもよい。
This
本実施形態1では、上記のように、アシスト電流指令値IL *に放電用ゲインKS1,充電用ゲインKS2を乗算したものを補正アシスト電流指令値とすることで、キャパシタCの充放電の停止によるバッテリー電流の急変を抑制する。 In the first embodiment, as described above, charging / discharging of the capacitor C is performed by setting a value obtained by multiplying the assist current command value I L * by the discharge gain K S1 and the charge gain K S2 as the corrected assist current command value. Suppresses sudden changes in battery current due to stoppage.
前記放電用ゲインKS1,充電用ゲインKS2の決定方法について、図2におけるゲイン算出部4を基に詳細に説明する。 A method for determining the discharge gain K S1 and the charge gain K S2 will be described in detail based on the gain calculation unit 4 in FIG.
まず、減算部41において、キャパシタ電圧VEDLCをローパスフィルタLPF2に通してスイッチング素子S1,S2のスイッチングによる電圧変動を除去した値から、キャパシタ電流値IEDLCをローパスフィルタLPF3に通してスイッチングによる電流変動を除去した値にキャパシタCの内部抵抗REDLCを乗算した値(すなわち、キャパシタCの内部抵抗REDLCによる電圧降下分)を差演算したキャパシタ開放電圧Vcが算出される。このキャパシタ開放電圧VCは充放電していない開放状態でのキャパシタCの電圧に相当する。このキャパシタ開放電圧VCとキャパシタ定格電圧VEDLC_maxとバッテリー電圧VBとから、演算部43a,43bにおいて下記(1)式,(2)式により放電用ゲインKS1,充電用ゲインKS2が算出される。
First, in the subtracting
この放電用ゲインKS1によりキャパシタ電圧降下時にキャパシタCの放電を制限し、充電用ゲインKS2によりキャパシタ電圧上昇時にキャパシタCの充電を制限する。上記(1)式,(2)式内の乗数N(>0)により、キャパシタ電圧VEDLCによるキャパシタCの充放電を調整することができ、放電用ゲインKS1,充電用ゲインKS2は乗数Nにより図3(キャパシタ開放電圧VCによるゲイン変化図)のように変化する。すなわち、乗数Nが、0<N<1のときに放電用ゲインKS1,充電用ゲインKS2が指数関数状に変化し、N=1のときに放電用ゲインKS1,KS2が比例変化し、1<Nのときに放電用ゲインKS1,充電用ゲインKS2が対数関数状に変化する。この乗数Nは種々の仕様によって任意に設定される。 The discharging gain K S1 limits the discharging of the capacitor C when the capacitor voltage drops, and the charging gain K S2 limits the charging of the capacitor C when the capacitor voltage increases. The charging / discharging of the capacitor C by the capacitor voltage V EDLC can be adjusted by the multiplier N (> 0) in the above equations (1) and (2). The discharging gain K S1 and the charging gain K S2 are multipliers. N changes as shown in FIG. 3 (gain change diagram with capacitor open voltage V C ). That is, when the multiplier N is 0 <N <1, the discharging gain K S1 and the charging gain K S2 change exponentially, and when N = 1, the discharging gains K S1 and K S2 change proportionally. When 1 <N, the discharging gain K S1 and the charging gain K S2 change in a logarithmic function. This multiplier N is arbitrarily set according to various specifications.
具体的には、アシスト電流指令値IL *≦0時(放電時)において、キャパシタ開放電圧VCがキャパシタ定格電圧VEDLC_maxと等しいとき、上記(1)式で算出される放電用ゲインKS1は1となる。本実施形態1では、アシスト電流指令値IL *に放電用ゲインKS1を乗算した値をキャパシタCの放電用の補正アシスト電流指令値としており、キャパシタ開放電圧VCがキャパシタ定格電圧VEDLC_maxと等しい時は放電用ゲインKS1=1であるため、キャパシタCの放電は制限されない。キャパシタCの放電によりキャパシタ開放電圧VCが低下しバッテリー電圧VBに近づくにつれ、上記(1)式で算出される放電用ゲインKS1は小さくなる。キャパシタ開放電圧VCの低下により放電用ゲインKS1が小さくなるにつれ、スイッチング素子(放電用スイッチング素子)S1のゲートオン時間は短く(通電率が低く)なり、キャパシタCの放電が制限される。さらに、キャパシタCの放電によりキャパシタ開放電圧VCがバッテリー電圧VBまで低下すると放電用ゲインKS1=0となる。その結果、スイッチング素子S1のゲートがオンされなくなり、キャパシタCの放電は停止する。 Specifically, when the assist current command value I L * ≦ 0 (when discharging), and when the capacitor open circuit voltage V C is equal to the capacitor rated voltage V EDLC_max , the discharging gain K S1 calculated by the above equation (1) Becomes 1. In the first embodiment, a value obtained by multiplying the assist current command value I L * by the discharge gain K S1 is used as a corrected assist current command value for discharging the capacitor C, and the capacitor open circuit voltage V C is the capacitor rated voltage V EDLC_max . When they are equal, the discharge gain K S1 = 1, so that the discharge of the capacitor C is not limited. As the capacitor open circuit voltage V C decreases due to the discharge of the capacitor C and approaches the battery voltage V B , the discharging gain K S1 calculated by the above equation (1) decreases. As the discharge gain K S1 decreases due to the decrease in the capacitor open voltage V C , the gate-on time of the switching element (discharge switching element) S 1 becomes shorter (the conduction ratio becomes lower), and the discharge of the capacitor C is limited. Further, when the capacitor open circuit voltage V C decreases to the battery voltage V B due to the discharge of the capacitor C, the discharge gain K S1 = 0. As a result, the gate of the switching element S 1 is not turned on, and the discharge of the capacitor C is stopped.
アシスト電流指令値IL *>0時(充電時)において、キャパシタ開放電圧VCがバッテリー電圧VBと等しいとき、上記(2)式で算出される充電用ゲインKS2は1となる。本実施形態1ではアシスト電流指令値IL *に充電用ゲインKS2を乗算したものを充電用の補正アシスト電流指令値としており、キャパシタ開放電圧VCがバッテリー電圧VBと等しいときは充電用ゲインKS2=1であるため、キャパシタCの充電は制限されない。キャパシタCの充電により、キャパシタ開放電圧VCがキャパシタ定格電圧VEDLC_maxに近づくにつれ、上記(2)式で算出される充電用ゲインKS2は小さくなる。キャパシタ開放電圧VCの上昇により充電用ゲインKS2が小さくなるにつれ、スイッチング素子(充電用スイッチング素子)S2のゲートオン時間は短く(通電率が低く)なり、キャパシタCの充電が制限される。さらに、キャパシタCの充電によりキャパシタ開放電圧VCがキャパシタ定格電圧VEDLC_maxまで上昇すると充電用ゲインKS2=0となる。その結果、スイッチング素子S2のゲートがオンされなくなり、キャパシタCの充電は停止する。 When the assist current command value I L * > 0 (when charging), the charging gain K S2 calculated by the above equation (2) becomes 1 when the capacitor open voltage V C is equal to the battery voltage V B. In the first embodiment, the assist current command value I L * multiplied by the charging gain K S2 is used as the charge correction assist current command value, and when the capacitor open voltage V C is equal to the battery voltage V B , Since the gain K S2 = 1, the charging of the capacitor C is not limited. As the capacitor open circuit voltage V C approaches the capacitor rated voltage V EDLC_max due to the charging of the capacitor C, the charging gain K S2 calculated by the above equation (2) decreases. As the charging gain K S2 decreases due to the increase in the capacitor open voltage V C , the gate-on time of the switching element (charging switching element) S 2 becomes shorter (the conduction ratio becomes lower), and charging of the capacitor C is restricted. Further, when the capacitor open circuit voltage V C rises to the capacitor rated voltage V EDLC_max due to the charging of the capacitor C, the charging gain K S2 = 0. As a result, the gate of the switching element S 2 is not turned on, the charging of the capacitor C is stopped.
従来は、キャパシタ電圧VEDLCに制限を掛ける場合、突然キャパシタCの充放電を停止していたが、本実施形態1のようにキャパシタ電圧VEDLCがキャパシタ定格電圧VEDLC_maxに達する前に、キャパシタの充放電を調整することにより、キャパシタCの充放電停止時に発生するバッテリー電流IBの急変を抑制することが可能となる。これにより、バッテリーBへの負担が軽減され、長寿命化を図ることが可能となる。 Conventionally, when the capacitor voltage V EDLC is limited, charging / discharging of the capacitor C is suddenly stopped. However, before the capacitor voltage V EDLC reaches the capacitor rated voltage V EDLC_max as in the first embodiment, by adjusting the charging and discharging, it is possible to suppress an abrupt change of the battery current I B generated during charge and discharge stop of the capacitor C. As a result, the burden on the battery B is reduced, and the life can be extended.
[実施形態2]
本実施形態2では、充放電により変動するキャパシタ電圧VEDLCの範囲を限定するために放電用ゲインKS1a,充電用ゲインKS2aを適用するキャパシタ電圧VEDLCの範囲を変更する。キャパシタ電圧VEDLCの範囲を限定しキャパシタ電圧VEDLCが高い状態で充放電を行えば、キャパシタ電圧VEDLCが低い場合に比べ、充放電時の電流値が小さくなり、キャパシタCの内部抵抗による損失を抑制できる。
[Embodiment 2]
In
本実施形態2では、実施形態1で用いた式(1),式(2)の代わりに、キャパシタ開放電圧VC,放電制限の上限電圧値VS1_max,放電制限の下限電圧値VS1_min,充電制限の上限電圧値VS2_max,充電制限の下限電圧値VS2_minから下記(3)式,(4)式により放電用ゲインKS1a,充電用ゲインKS2bを算出し、キャパシタCの充放電を制限する。
In
図4は、キャパシタ開放電圧VCによるゲインの変化特性図を示す。実施形態1における(1)式,(2)式では、原理的に充放電が可能であるキャパシタ電圧範囲(VEDLC≦キャパシタ定格電圧VEDLC_max)で充放電の制限をかけていたが、その制限を適用するキャパシタ電圧VEDLCの範囲を(3)式,(4)式によりVB≦VS1_min(下限電圧)<VS1_max(上限電圧)(キャパシタC放電時)、VS2_min(下限電圧)<VS2_max(上限電圧)≦VEDLC_max(キャパシタC充電時)に限定する。このキャパシタ電圧VEDLCの変動範囲を狭くする場合、前記(3)式のキャパシタ放電制限の下限電圧VS1_minを高く、前記(4)式のキャパシタ充電制限の上限電圧VS2_maxを低く設定する。また、キャパシタCの充放電を停止した場合にバッテリー電流IBが急変する場合には、放電調整範囲(VS1_min〜VS1_max)、充電調整範囲(VS2_min〜VS2_max),乗数N(>0)の調整によりバッテリー電流IBの変動を抑制する。 FIG. 4 shows a change characteristic diagram of the gain according to the capacitor open circuit voltage V C. In the formulas (1) and (2) in the first embodiment, charging / discharging is limited in the capacitor voltage range (V EDLC ≦ capacitor rated voltage V EDLC_max ) in which charging / discharging is possible in principle. The range of the capacitor voltage V EDLC to which V is applied is expressed by the following formulas (3) and (4): V B ≦ V S1_min (lower limit voltage) <V S1_max (upper limit voltage) (during capacitor C discharge), V S2_min (lower limit voltage) < It is limited to V S2_max (upper limit voltage) ≦ V EDLC_max (when capacitor C is charged). When narrowing the fluctuation range of the capacitor voltage V EDLC , the lower limit voltage V S1_min of the capacitor discharge limit in the equation (3) is set high, and the upper limit voltage V S2_max of the capacitor charge limit in the equation (4) is set low. Further, when the battery current I B is suddenly changed when stopping charging and discharging of the capacitor C is discharged adjustment range (V S1_min ~V S1_max), charge adjustment range (V S2_min ~V S2_max), the multiplier N (> 0 adjusted by suppressing the variation of the battery current I B of).
具体的に本実施形態2では、アシスト電流指令値IL *≦0時(放電時)において、アシスト電流指令値IL *に放電用ゲインKS1aを乗算した値をキャパシタC放電用の補正アシスト電流指令値としており、上記(3)式に示すようにキャパシタ開放電圧VCが放電制限の上限電圧VS1_maxより高いときは放電用ゲインKS1a=1であるため、キャパシタCの放電は制限されない。キャパシタCの放電によりキャパシタ開放電圧VCが低下して放電制限の上限電圧VS1_maxを下回り、放電制限の下限電圧VS1_minに近づくにつれ、上記(3)式で算出される放電用ゲインKS1aは小さくなる。キャパシタ開放電圧VCの低下により放電用ゲインKS1aが小さくなるにつれスイッチング素子(放電用スイッチング素子)S1のゲートオン時間が短くなり(通電率が低くなり)、キャパシタCの放電が制限される。さらに、キャパシタCの放電により、キャパシタ開放電圧VCが放電制限の下限電圧VS1_minまで低下すると放電ゲインKS1a=0となる。その結果、スイッチング素子S1のゲートがオンされなくなりキャパシタCの放電は停止する。 Specifically, in the second embodiment, when the assist current command value I L * ≦ 0 (during discharge), a value obtained by multiplying the assist current command value I L * by the discharge gain K S1a is used as the correction assist for the capacitor C discharge. The current command value is used. When the capacitor open voltage V C is higher than the upper limit voltage V S1_max of the discharge limit as shown in the above equation (3), the discharge gain K S1a = 1, so the discharge of the capacitor C is not limited. . As the capacitor open circuit voltage V C decreases due to the discharge of the capacitor C , falls below the upper limit voltage V S1_max of the discharge limit, and approaches the lower limit voltage V S1_min of the discharge limit, the discharge gain K S1a calculated by the above equation (3) is Get smaller. As the discharge gain K S1a decreases due to the decrease in the capacitor open circuit voltage V C , the gate-on time of the switching element (discharging switching element) S 1 becomes shorter (the conduction ratio becomes lower), and the discharge of the capacitor C is limited. Further, when the capacitor open circuit voltage V C decreases to the lower limit voltage V S1 — min of the discharge limit due to the discharge of the capacitor C , the discharge gain K S1a = 0. As a result, the gate of the switching element S 1 is not turned on and the discharge of the capacitor C is stopped.
アシスト電流指令値IL *>0時(充電時)において、キャパシタ開放電圧VCが充電制限の下限電圧VS2_minより低いとき、上記(4)式で算出される充電用ゲインKS2aは1となる。本実施形態2では、アシスト電流指令値IL *に充電用ゲインKS2aを乗算した値をキャパシタCの充電用の補正アシスト電流指令値としており、キャパシタ開放電圧VCが充電制限の下限電圧VS2_minよりも低いときは充電用ゲインKS2a=1であるため、キャパシタCの充電は制限されない。キャパシタCの充電により、キャパシタ開放電圧VCが上昇して充電制限の下限電圧VS2_minを超え、充電制限の上限電圧VS2_maxに近づくにつれ、上記(4)式で算出される充電用ゲインKS2aは小さくなる。キャパシタ開放電圧VCの上昇により充電用ゲインKS2aが小さくなるにつれ、スイッチング素子(充電用のスイッチング素子)S2のゲートオン時間は短く(通電率が低く)なり、キャパシタCの充電が制限される。さらに、キャパシタCの充電によりキャパシタ開放電圧VCは充電制限の上限電圧VS2_maxまで上昇すると充電用ゲインKS2a=0となる。その結果、スイッチング素子S2のゲートがオンしなくなり、キャパシタCの充電は停止する。 When the assist current command value I L * > 0 (during charging), when the capacitor open voltage V C is lower than the lower limit voltage V S2_min of the charging limit, the charging gain K S2a calculated by the above equation (4) is 1. Become. In the second embodiment, a value obtained by multiplying the assist current command value I L * by the charging gain K S2a is used as the correction assist current command value for charging the capacitor C, and the capacitor open voltage V C is the lower limit voltage V of the charging limit. When it is lower than S2_min, charging gain K S2a = 1, so charging of capacitor C is not limited. The charging gain K S2a calculated by the above equation (4) as the capacitor open-circuit voltage V C increases due to the charging of the capacitor C , exceeds the lower limit voltage V S2_min of the charging limit, and approaches the upper limit voltage V S2_max of the charging limit. Becomes smaller. As the charging gain K S2a decreases as the capacitor open-circuit voltage V C increases, the gate-on time of the switching element (charging switching element) S 2 becomes shorter (the conduction ratio becomes lower), and charging of the capacitor C is restricted. . Further, when the capacitor C is charged and the capacitor open voltage V C rises to the upper limit voltage V S2 — max for charging limitation, the charging gain K S2a = 0. As a result, the gate of the switching element S 2 is not turned on, the charging of the capacitor C is stopped.
従来は、キャパシタ電圧VEDLCに制限を掛ける場合、突然キャパシタCの充放電を停止していたが、本実施形態2のようにキャパシタ電圧VEDLCがキャパシタ定格電圧VEDLC_maxに達する前に、キャパシタの充放電を調整することにより、キャパシタCの充放電停止時に発生するバッテリー電流IBの急変を抑制することが可能となる。これにより、バッテリーBへの負担が軽減され、長寿命化を図ることが可能となる。 Conventionally, when the capacitor voltage V EDLC is limited, charging / discharging of the capacitor C is suddenly stopped. However, before the capacitor voltage V EDLC reaches the capacitor rated voltage V EDLC_max as in the second embodiment, by adjusting the charging and discharging, it is possible to suppress an abrupt change of the battery current I B generated during charge and discharge stop of the capacitor C. As a result, the burden on the battery B is reduced, and the life can be extended.
また、本実施形態2のようにキャパシタCの充放電時のキャパシタ電圧VEDLC範囲を限定してキャパシタ電圧VEDLCが高い状態で充放電を行うことにより、キャパシタ電圧VEDLCが低い場合に比べて、充放電時におけるキャパシタ電流IEDLCを抑制することができ、これによりキャパシタCの内部抵抗で発生する損失を低減することが可能となる。 In addition, the capacitor voltage V EDLC range at the time of charging / discharging of the capacitor C is limited and charging / discharging is performed in a state where the capacitor voltage V EDLC is high as in the second embodiment, so that the capacitor voltage V EDLC is low. The capacitor current I EDLC at the time of charging / discharging can be suppressed, and thereby the loss generated by the internal resistance of the capacitor C can be reduced.
[実施形態3]
本実施形態3では、キャパシタ電流IEDLC検出用の電流センサを省くため、キャパシタ開放電圧VCをキャパシタ電流IEDLCではなく、既に電流センサにより検出しているアシスト電流ILを用いて導出する。
[Embodiment 3]
In the third embodiment, in order to omit the current sensor for detecting the capacitor current I EDLC , the capacitor open voltage V C is derived not using the capacitor current I EDLC but using the assist current I L already detected by the current sensor.
図5は、本実施形態3に係るゲイン算出部4を示すブロック図であり、ゲイン算出部4以外は実施形態1,2と同様に構成されるため、ゲイン算出部4以外は省略する。図2(実施形態1,2)におけるゲイン算出部4との相違点は、図2のキャパシタ電流IEDLCをアシスト電流ILに変更した点である。 FIG. 5 is a block diagram showing the gain calculation unit 4 according to the third embodiment. Since the configuration other than the gain calculation unit 4 is the same as that of the first and second embodiments, the components other than the gain calculation unit 4 are omitted. It differs from the gain calculating unit 4 in FIG. 2 (Embodiment 1) is in changing the capacitor current I EDLC of 2 to assist current I L.
キャパシタ電流IEDLCはスイッチング素子S1,S2のスイッチングにより変動しているが、リアクトルLにより交流成分が除去されたアシスト電流ILを用いることにより安定したキャパシタ開放電圧VCを導出することが可能となる。 Although the capacitor current I EDLC fluctuates due to switching of the switching elements S 1 and S 2, a stable capacitor open voltage V C can be derived by using the assist current I L from which the AC component has been removed by the reactor L. It becomes possible.
なお、演算部43a,43bでは上記(1),(2)式(あるいは、(3),(4)式)の演算を行って放電用ゲインKS1,充電用ゲインKS2(あるいは、放電用ゲインKS1a,充電用ゲインKS2a)を算出し、充電および放電の制御が行われる。
The
従来は、キャパシタ電圧VEDLCに制限が掛かると突然キャパシタCの充放電が停止となっていたが、本実施形態3のようにキャパシタ電圧VEDLCが定格電圧VEDLC_maxに達する前に、キャパシタCの充放電を調整することによりキャパシタCの充放電停止時に発生するバッテリー電流IBの急変を抑制することが可能となる。これにより、バッテリーBへの負担が軽減され、長寿命化を図ることが可能となる。 Conventionally, when the capacitor voltage V EDLC is limited, the charging / discharging of the capacitor C is suddenly stopped. However, before the capacitor voltage V EDLC reaches the rated voltage V EDLC_max as in the third embodiment, the capacitor C it is possible to suppress an abrupt change of the battery current I B generated during charge and discharge stop of the capacitor C by adjusting the charging and discharging. As a result, the burden on the battery B is reduced, and the life can be extended.
また、演算部43a,43bにおいて(3),(4)式の演算により放電用ゲインKS1a,充電用ゲインKS2aを算出すれば、キャパシタCの充放電時におけるキャパシタ電圧範囲を限定してキャパシタ電圧VEDLCが高い状態で充放電を行うことにより、キャパシタ電圧VEDLCが低い場合に比べてキャパシタ電流IEDLCを抑制することができ、これによりキャパシタCの内部抵抗で発生する損失を低減することが可能となる。
Further, if the calculation gains K S1a and the charging gain K S2a are calculated by the calculations of the expressions (3) and (4) in the
さらに、実施形態1,2ではキャパシタ電圧VEDLCの制限を行うために、キャパシタ電流IEDLCを検出する電流センサが必要だったが、本実施形態3では必要なくなり、コストを低減させることが可能となる。 Furthermore, in the first and second embodiments, a current sensor for detecting the capacitor current I EDLC is required to limit the capacitor voltage V EDLC . However, in the third embodiment, the current sensor is not necessary and the cost can be reduced. Become.
[実施形態4]
本実施形態4では、チョッパ制御回路において、実施形態1におけるアシスト電流指令値IL *に充放電ゲインを乗算する代わりに、キャパシタ電圧VEDLCによる制御を行った制御方法が適用される。この制御方法を用いて、キャパシタ電圧VEDLCが高い状態で充放電を行うことによりキャパシタCの内部抵抗による損失を低減させることが可能となる。
[Embodiment 4]
In the fourth embodiment, in the chopper control circuit, a control method in which control by the capacitor voltage V EDLC is performed instead of multiplying the assist current command value I L * in the first embodiment by the charge / discharge gain is applied. By using this control method, the loss due to the internal resistance of the capacitor C can be reduced by performing charging and discharging while the capacitor voltage V EDLC is high.
前記のキャパシタ電圧VEDLCによるアシスト電流ILの制御について説明する。図6は本実施形態4に係るチョッパ制御回路を示すブロック図である。まず、充放電により変化するキャパシタ電圧VEDLCの目標値VEDLC *を設定し、第2減算部5において、その目標値VEDLC *と、電圧検出器により検出されたキャパシタ電圧VEDLCと、の差演算が実行される。検出されたキャパシタ電圧VEDLCにはスイッチング素子S1,S2のスイッチングによる振動が重畳しているため、目標値VEDLC *とキャパシタ電圧VEDLCとの偏差を取ったあと、ローパスフィルタLPF5を通過させ、PI制御部6において偏差がなくなるようにPI制御を行う。その値(以下、第2差信号VEDLC_DIFと称する)を加算部7においてチョッパ制御で使用するアシスト電流指令値IL *に加算して補正アシスト電流指令値IL1 *を出力し、実施形態1と同様にアシスト電流ILの電流制御を行う。なお、前記アシスト電流指令値IL *は、実施形態1と同様に任意の値とし、例えば、バッテリー電圧VBを微分し、キャパシタ容量CSを乗算した値とする。
The control of the assist current I L by the capacitor voltage V EDLC will be described. FIG. 6 is a block diagram showing a chopper control circuit according to the fourth embodiment. First, the target value V EDLC * of the capacitor voltage V EDLC that changes due to charging / discharging is set, and the
キャパシタ電圧VEDLCによるアシスト電流ILの制御を追加することでキャパシタ電圧VEDLCが目標値VEDLC *よりも低くなった場合、キャパシタCの放電が制限され、キャパシタCの充電が促進される。逆に、キャパシタ電圧VEDLCが目標値VEDLC *よりも高くなった場合、キャパシタCの充電が制限されキャパシタCの放電が促進される。 When the capacitor voltage V EDLC becomes lower than the target value V EDLC * by adding the control of the assist current I L by the capacitor voltage V EDLC , the discharge of the capacitor C is limited, and the charging of the capacitor C is promoted. On the contrary, when the capacitor voltage V EDLC becomes higher than the target value V EDLC * , the charging of the capacitor C is limited and the discharging of the capacitor C is promoted.
すなわち、アシスト電流指令値IL *>0のときは、キャパシタCの充電を行うように制御されており、キャパシタ電圧VEDLCが目標値VEDLC *より低い場合は第2差信号VEDLC_DIF>0となり、アシスト電流指令値IL *(>0)に第2差信号VEDLC_DIF(>0)を加算した値が補正アシスト電流指令値IL1 *となる。そのため、PWM方式により決定したスイッチング素子S2のゲートオン時間は長く(通電率が高く)なり、キャパシタCの充電が促進される。 That is, when the assist current command value I L * > 0, the capacitor C is controlled to be charged. When the capacitor voltage V EDLC is lower than the target value V EDLC * , the second difference signal V EDLC_DIF > 0. Thus, a value obtained by adding the second difference signal V EDLC_DIF (> 0) to the assist current command value I L * (> 0) is the corrected assist current command value I L1 * . For this reason, the gate-on time of the switching element S 2 determined by the PWM method becomes long (the energization rate is high), and the charging of the capacitor C is promoted.
また、アシスト電流指令値IL *>0かつ、キャパシタ電圧VEDLCが目標値VEDLC *よりも高い場合は、第2差信号VEDLC_DIF<0となり、アシスト電流指令値IL *(>0)に第2差信号VEDLC_DIF(<0)を加算した値が補正アシスト電流指令値IL1 *となる。そのため、PWM方式により決定されたスイッチング素子S2のゲートオン時間が短く(通電率が低く)なり、キャパシタCの充電が抑制される。 When the assist current command value I L * > 0 and the capacitor voltage V EDLC is higher than the target value V EDLC * , the second difference signal V EDLC_DIF <0 and the assist current command value I L * (> 0) A value obtained by adding the second difference signal V EDLC_DIF (<0) to the corrected assist current command value I L1 * . Therefore, the gate-on time of the switching element S 2 determined by the PWM method is shortened (the conduction ratio is low), and charging of the capacitor C is suppressed.
アシスト電流指令値IL *≦0のときはキャパシタCの放電を行うように制御されており、キャパシタ電圧VEDLCが目標値VEDLC *よりも低い場合は、第2差信号VEDLC_DIF>0となり、アシスト電流指令値IL *(≦0)に第2差信号VEDLC_DIF(>0)を加算した値が補正アシスト電流指令値IL1 *となる。そのため、PWM方式により決定されるスイッチング素子S1のゲートオン時間は短く(通電率が低く)なり、キャパシタCの放電が抑制される。 When the assist current command value I L * ≦ 0, the capacitor C is controlled to be discharged. When the capacitor voltage V EDLC is lower than the target value V EDLC * , the second difference signal V EDLC_DIF > 0. The value obtained by adding the second difference signal V EDLC_DIF (> 0) to the assist current command value I L * (≦ 0) is the corrected assist current command value I L1 * . For this reason, the gate-on time of the switching element S 1 determined by the PWM method is short (the conduction ratio is low), and the discharge of the capacitor C is suppressed.
アシスト電流指令値IL *≦0かつ、キャパシタ電圧VEDLCが目標値VEDLC *より高い場合は第2差信号VEDLC_DIF<0となり、アシスト電流指令値IL *(≦0)に第2差信号VEDLC_DIF(<0)を加算した値が補正アシスト電流指令値IL1 *となる。そのため、PWM方式により決定されるスイッチング素子S1のゲートオン時間は長く(通電率が高く)なり、キャパシタCの放電が促進される。 When the assist current command value I L * ≦ 0 and the capacitor voltage V EDLC is higher than the target value V EDLC * , the second difference signal V EDLC_DIF <0, and the second difference to the assist current command value I L * (≦ 0) A value obtained by adding the signal V EDLC_DIF (<0) is the corrected assist current command value I L1 * . For this reason, the gate-on time of the switching element S 1 determined by the PWM method becomes long (the energization rate is high), and the discharge of the capacitor C is promoted.
なお、キャパシタ電圧VEDLCが目標値VEDLC *と等しい場合は、第2差信号VEDLC_DIF=0となるため、アシスト電流指令値IL *=補正アシスト電流指令値IL1 *となり、キャパシタ電圧VEDLCによるアシスト電流の制御は実行されず、キャパシタCの充放電が行われる。 When the capacitor voltage V EDLC is equal to the target value V EDLC * , the second difference signal V EDLC_DIF = 0, so that the assist current command value I L * = corrected assist current command value I L1 * and the capacitor voltage V Control of the assist current by EDLC is not performed, and charging / discharging of the capacitor C is performed.
本実施形態4のように、アシスト電流ILの制御にキャパシタ電圧VEDLCによる制御を追加することで、充放電時において目標値VEDLC *を中心にキャパシタCの電圧を制限することができるため、突然キャパシタCの充放電が停止しバッテリー電圧VB,バッテリー電流IBが急変することがなくなり、バッテリーBで発生する損失の低減やバッテリーBの長寿命化を図ることが可能となる。 Since the control by the capacitor voltage V EDLC is added to the control of the assist current I L as in the fourth embodiment, the voltage of the capacitor C can be limited around the target value V EDLC * during charging and discharging. The charging / discharging of the capacitor C suddenly stops and the battery voltage V B and the battery current I B do not change suddenly, so that the loss generated in the battery B can be reduced and the life of the battery B can be extended.
また、本実施形態4のようにアシスト電流の制御にキャパシタ電圧VEDLCによる制御を追加することで、目標値VEDLC *を中心にキャパシタCの充放電が行えるようになり、目標値VEDLC *を高く設定することでキャパシタ電圧VEDLCが高い状態で充放電を行うことができ、キャパシタ電圧VEDLCが低い場合に比べて充放電時におけるキャパシタ電流IEDLCを抑制することが可能となる。これにより、キャパシタCの内部抵抗で発生する損失を低減することが可能となる。 Further, by adding a control of the capacitor voltage V EDLC to control the assist current as in the present embodiment 4, it mainly target value V EDLC * to allow charging and discharging of the capacitor C, the target value V EDLC * Is set high, charging / discharging can be performed in a state where the capacitor voltage V EDLC is high, and the capacitor current I EDLC during charging / discharging can be suppressed as compared with the case where the capacitor voltage V EDLC is low. Thereby, it is possible to reduce the loss generated by the internal resistance of the capacitor C.
[実施形態5]
本実施形態5は実施形態4と同様に、チョッパ制御回路において、実施形態1におけるアシスト電流指令値IL *に充放電ゲインを乗算する代わりに、キャパシタ電圧VEDLCによる制御を行った制御方法が適用される。
[Embodiment 5]
In the fifth embodiment, as in the fourth embodiment, the chopper control circuit uses a control method in which the control is performed using the capacitor voltage V EDLC instead of multiplying the assist current command value I L * in the first embodiment by the charge / discharge gain. Applied.
実施形態4では目標値VEDLC *とキャパシタ電圧VEDLCとの第2差信号VEDLC_DIFをアシスト電流IL *に加算していたが、本実施形態5ではアシスト電流指令値IL *とアシスト電流ILとの差信号をPI演算部37においてPI制御した第1差信号IL_PWMに第2差信号VEDLC_DIFを加算する。
In the fourth embodiment, the second difference signal V EDLC_DIF between the target value V EDLC * and the capacitor voltage V EDLC is added to the assist current I L *. In the fifth embodiment, the assist current command value I L * and the assist current are added. The second difference signal V EDLC_DIF is added to the first difference signal I L_PWM obtained by PI control of the difference signal from I L in the
キャパシタ電圧VEDLCによるアシスト電流ILの制御を追加することでキャパシタ電圧VEDLCが目標値VEDLC *より低くなった場合、キャパシタCの放電が制限され、キャパシタCの充電が促進される。逆に、キャパシタ電圧VEDLCが目標値VEDLC *よりも高くなった場合、キャパシタCの充電が制限されキャパシタCの放電が促進される。 When the capacitor voltage V EDLC becomes lower than the target value V EDLC * by adding the control of the assist current I L by the capacitor voltage V EDLC , the discharge of the capacitor C is limited and the charging of the capacitor C is promoted. On the contrary, when the capacitor voltage V EDLC becomes higher than the target value V EDLC * , the charging of the capacitor C is limited and the discharging of the capacitor C is promoted.
すなわち、アシスト電流指令値IL *>0のときはキャパシタCの充電を行うように制御されており、キャパシタ電圧VEDLCが目標値VEDLC *より低い場合には、第2差信号VEDLC_DIF>0となり、PI演算部37から出力される第1差信号IL_PWMに第2差信号VEDLC_DIF(>0)を加算した値がPWM制御部38に出力される値IL_PWM1となる。そのため、PWM方式により決定されるスイッチング素子S2のゲートオン時間は長く(通電率が高く)なり、キャパシタCの充電が促進される。
That is, when the assist current command value I L * > 0, the capacitor C is controlled to be charged. When the capacitor voltage V EDLC is lower than the target value V EDLC * , the second difference signal V EDLC_DIF > The value obtained by adding the second difference signal V EDLC_DIF (> 0) to the first difference signal I L_PWM output from the
アシスト電流指令値IL *>0かつキャパシタ電圧VEDLCが目標値VEDLC *より高い場合は第2差信号VEDLC_DIF<0となり、PI演算部37から出力される第1差信号IL_PWMに第2差信号VEDLC_DIF(<0)を加算した値がPWM制御部38に出力される値IL_PWM1となる。そのため、PWM方式により決定されるスイッチング素子S2のゲートオン時間は短く(通電率が低く)なり、キャパシタCの充電が抑制される。
When the assist current command value I L * > 0 and the capacitor voltage V EDLC is higher than the target value V EDLC * , the second difference signal V EDLC_DIF <0, and the first difference signal I L_PWM output from the PI calculation unit 37 A value obtained by adding the two difference signals V EDLC_DIF (<0) is a value I L_PWM1 output to the
また、アシスト電流指令値IL *≦0のときはキャパシタCの放電を行うように制御されており、キャパシタ電圧VEDLCが目標値VEDLC *よりも低い場合は、第2差信号VEDLC_DIF>0となり、PI演算部37から出力される第1差信号IL_PWMに第2差信号VEDLC_DIF(>0)を加算した値がPWM制御部38に出力される値IL_PWM1となる。そのため、PWM方式により決定されるスイッチング素子S1のゲートオン時間は短く(通電率が低く)なり、キャパシタCの放電が抑制される。
Further, when the assist current command value I L * ≦ 0, the capacitor C is controlled to be discharged. When the capacitor voltage V EDLC is lower than the target value V EDLC * , the second difference signal V EDLC_DIF > The value obtained by adding the second difference signal V EDLC_DIF (> 0) to the first difference signal I L_PWM output from the
アシスト電流指令値IL *≦0かつ、キャパシタ電圧VEDLCが目標値VEDLC *より高い場合は第2差信号VEDLC_DIF<0となり、PI演算部37から出力される第1差信号IL_PWMに第2差信号VEDLC_DIF(<0)を加算した値がPWM制御部38に出力される値IL_PWM1となる。そのため、PWM方式により決定されるスイッチング素子S1のゲートオン時間は長く(通電率が高く)なり、キャパシタCの放電が促進される。
When the assist current command value I L * ≦ 0 and the capacitor voltage V EDLC is higher than the target value V EDLC * , the second difference signal V EDLC_DIF <0, and the first difference signal I L_PWM output from the PI calculation unit 37 A value obtained by adding the second difference signal V EDLC_DIF (<0) is a value I L_PWM1 output to the
なお、キャパシタ電圧VEDLCが、目標値VEDLC *と等しい場合は第2差信号VEDLC_DIF=0となるため、第1差信号IL_PWM=IL_PWM1となりキャパシタ電圧VEDLCによるアシスト電流ILの制御はないものとしてキャパシタCの充放電が行われる。 When the capacitor voltage V EDLC is equal to the target value V EDLC * , the second difference signal V EDLC_DIF = 0, so that the first difference signal I L_PWM = I L_PWM1 and the assist current I L is controlled by the capacitor voltage V EDLC. As a result, the capacitor C is charged and discharged.
本実施形態5のように、アシスト電流ILの制御にキャパシタ電圧VEDLCによる制御を追加することで、充放電時において目標値VEDLC *を中心にキャパシタCの電圧を制限することができるため、突然キャパシタCの充放電が停止しバッテリー電圧VB,バッテリー電流IBが急変することがなくなり、バッテリーBで発生する損失の低減やバッテリーBの長寿命化を図ることが可能となる。 Since the control by the capacitor voltage V EDLC is added to the control of the assist current I L as in the fifth embodiment, the voltage of the capacitor C can be limited around the target value V EDLC * during charging and discharging. The charging / discharging of the capacitor C suddenly stops and the battery voltage V B and the battery current I B do not change suddenly, so that the loss generated in the battery B can be reduced and the life of the battery B can be extended.
また、本実施形態5のように、アシスト電流の制御にキャパシタ電圧VEDLCによる制御を追加することで、目標値VEDLC *を中心にキャパシタCの充放電が行えるようになり、目標値VEDLC *を高く設定することでキャパシタ電圧VEDLCが高い状態で充放電を行うことができ、キャパシタ電圧VEDLCが低い場合に比べて充放電時におけるキャパシタ電流IEDLCを抑制することが可能となる。これにより、キャパシタCの内部抵抗で発生する損失を低減することが可能となる。 Further, as in the fifth embodiment, by adding the control by the capacitor voltage V EDLC to the control of the assist current, the capacitor C can be charged / discharged around the target value V EDLC * , and the target value V EDLC By setting * high, charging / discharging can be performed in a state where the capacitor voltage V EDLC is high, and the capacitor current I EDLC during charging / discharging can be suppressed compared to when the capacitor voltage V EDLC is low. Thereby, it is possible to reduce the loss generated by the internal resistance of the capacitor C.
C…キャパシタ
ch…チョッパ回路
RA…回生電流蓄積部
B…バッテリ
VB…バッテリ電圧
IL *…アシスト電流指令値
VEDLC…キャパシタ電圧
VEDLC_max…キャパシタ定格電圧
KS1,KS1a…放電用ゲイン
KS2,KS2a…充電用ゲイン
IEDLC…キャパシタ電流値
VC…キャパシタ開放電圧
REDLC…キャパシタ内部抵抗
VS1_min…放電制限下限電圧
VS1_max…放電制限上限電圧
VS2_min…充電制限下限電圧
VS2_max…充電制限上限電圧
VEDLC *…目標値
C ... Capacitor ch ... Chopper circuit R A ... Regenerative current accumulating part B ... Battery V B ... Battery voltage I L * ... Assist current command value V EDLC ... Capacitor voltage V EDLC_max ... Capacitor rated voltage K S1 , K S1a ... Discharge gain K S2 , K S2a ... Charging gain I EDLC ... Capacitor current value V C ... Capacitor open-circuit voltage R EDLC ... Capacitor internal resistance V S1_min ... Discharge limit lower limit voltage V S1_max ... Discharge limit upper limit voltage V S2_min ... Charge limit lower limit voltage V S2_max ... Charging limit upper limit voltage V EDLC * ... Target value
Claims (8)
第1減算部において前記チョッパ回路に流すアシスト電流指令値と前記チョッパ回路に流れるアシスト電流値との差演算を実行して第1差信号を算出し、PWM制御部においてこの第1差信号に応じたゲート信号を生成してチョッパ回路を制御するチョッパ制御方法であって、
キャパシタ電圧がキャパシタ定格電圧以下の時に、前記アシスト電流指令値または第1差信号に制限を掛け、この制限に基づいた前記チョッパ回路のゲート信号を出力することを特徴とする直流電源のチョッパ制御方法。 In a DC power supply in which a regenerative current storage unit having a capacitor and a chopper circuit for stepping up and down the voltage is connected in parallel to the battery,
The first subtraction unit calculates a first difference signal by calculating a difference between an assist current command value flowing through the chopper circuit and an assist current value flowing through the chopper circuit, and the PWM control unit responds to the first difference signal. A chopper control method for generating a gate signal to control a chopper circuit,
A chopper control method for a DC power supply, wherein when the capacitor voltage is equal to or lower than a capacitor rated voltage, the assist current command value or the first difference signal is limited, and a gate signal of the chopper circuit based on the limitation is output. .
前記ゲインは、ゲイン算出部において、キャパシタ電圧からキャパシタ電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ定格電圧と、バッテリー電圧と、から下記(1),(2)式により算出されることを特徴とする請求項1記載の直流電源のチョッパ制御方法。
The gain is calculated from the capacitor open voltage obtained by subtracting the value obtained by multiplying the capacitor current value by the capacitor internal resistance value from the capacitor voltage, the capacitor rated voltage, and the battery voltage in the gain calculation unit. 2. The chopper control method for a DC power supply according to claim 1, wherein the chopper control method is calculated by equation (2).
前記ゲインは、ゲイン算出部において、キャパシタ電圧からキャパシタ電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ電圧の変動範囲を狭くするために設定されたキャパシタ放電制限の下限電圧値および上限電圧値と、キャパシタ充電制限の下限電圧値および上限電圧値と、から下記(3),(4)式により算出されることを特徴とする請求項1記載の直流電源のチョッパ制御方法。
In the gain calculation unit, the gain includes a capacitor open voltage obtained by subtracting a value obtained by multiplying the capacitor voltage by the capacitor current value and the internal resistance value of the capacitor, and a capacitor discharge limit set in order to narrow the fluctuation range of the capacitor voltage. 2. The DC power supply according to claim 1, wherein the lower limit voltage value and the upper limit voltage value of the capacitor and the lower limit voltage value and the upper limit voltage value of the capacitor charging limit are calculated by the following equations (3) and (4): Chopper control method.
前記ゲインは、ゲイン算出部において、キャパシタ電圧からアシスト電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ定格電圧と、バッテリー電圧と、から上記(1),(2)式により算出されることを特徴とする請求項1記載の直流電源のチョッパ制御方法。 The limitation applied to the assist current command value is to multiply the assist current command value by a gain,
The gain is calculated from the capacitor open voltage obtained by subtracting the value obtained by multiplying the assist current value and the internal resistance value of the capacitor from the capacitor voltage, the capacitor rated voltage, and the battery voltage in the gain calculation unit. 2. The chopper control method for a DC power supply according to claim 1, wherein the chopper control method is calculated by equation (2).
前記ゲインは、ゲイン算出部において、キャパシタ電圧からアシスト電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ電圧の変動範囲を狭くするために設定されたキャパシタ放電制限の下限電圧値および上限電圧値と、キャパシタ充電制限の下限電圧値および上限電圧値と、から上記(3),(4)式により算出されることを特徴とする請求項1記載の直流電源のチョッパ制御方法。 The limitation applied to the assist current command value is to multiply the assist current command value by a gain,
In the gain calculation unit, the gain includes a capacitor open voltage obtained by subtracting a value obtained by multiplying the assist current value and the internal resistance value of the capacitor from the capacitor voltage, and a capacitor discharge limit set in order to narrow the fluctuation range of the capacitor voltage. 2. The DC power supply according to claim 1, wherein the lower limit voltage value and the upper limit voltage value of the capacitor and the lower limit voltage value and the upper limit voltage value of the capacitor charging limit are calculated by the above equations (3) and (4). Chopper control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008295017A JP5359214B2 (en) | 2008-11-19 | 2008-11-19 | DC power supply chopper control method and mobile vehicle using the DC power supply chopper control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008295017A JP5359214B2 (en) | 2008-11-19 | 2008-11-19 | DC power supply chopper control method and mobile vehicle using the DC power supply chopper control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010124574A true JP2010124574A (en) | 2010-06-03 |
JP5359214B2 JP5359214B2 (en) | 2013-12-04 |
Family
ID=42325411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008295017A Expired - Fee Related JP5359214B2 (en) | 2008-11-19 | 2008-11-19 | DC power supply chopper control method and mobile vehicle using the DC power supply chopper control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5359214B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013539898A (en) * | 2010-09-20 | 2013-10-28 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for starting a battery system with a DC voltage intermediate circuit |
JP2013543212A (en) * | 2010-09-20 | 2013-11-28 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for adjusting the voltage of the DC voltage intermediate circuit |
JP2015012682A (en) * | 2013-06-28 | 2015-01-19 | 三洋電機株式会社 | Power supply unit |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06270695A (en) * | 1993-03-18 | 1994-09-27 | Aisin Aw Co Ltd | Power supply device |
JPH06292305A (en) * | 1993-04-02 | 1994-10-18 | Aqueous Res:Kk | Power source for drive motor |
JP2002281609A (en) * | 2001-03-21 | 2002-09-27 | Masayuki Hattori | Combined secondary battery circuit and regenerative control system |
JP2002315109A (en) * | 2001-04-06 | 2002-10-25 | Mitsubishi Heavy Ind Ltd | Power source unit |
JP2003219566A (en) * | 2002-01-17 | 2003-07-31 | Komatsu Ltd | Hybrid power supply system |
JP2006187160A (en) * | 2004-12-28 | 2006-07-13 | Sanyo Electric Co Ltd | Hybrid car |
-
2008
- 2008-11-19 JP JP2008295017A patent/JP5359214B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06270695A (en) * | 1993-03-18 | 1994-09-27 | Aisin Aw Co Ltd | Power supply device |
JPH06292305A (en) * | 1993-04-02 | 1994-10-18 | Aqueous Res:Kk | Power source for drive motor |
JP2002281609A (en) * | 2001-03-21 | 2002-09-27 | Masayuki Hattori | Combined secondary battery circuit and regenerative control system |
JP2002315109A (en) * | 2001-04-06 | 2002-10-25 | Mitsubishi Heavy Ind Ltd | Power source unit |
JP2003219566A (en) * | 2002-01-17 | 2003-07-31 | Komatsu Ltd | Hybrid power supply system |
JP2006187160A (en) * | 2004-12-28 | 2006-07-13 | Sanyo Electric Co Ltd | Hybrid car |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013539898A (en) * | 2010-09-20 | 2013-10-28 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for starting a battery system with a DC voltage intermediate circuit |
JP2013543212A (en) * | 2010-09-20 | 2013-11-28 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for adjusting the voltage of the DC voltage intermediate circuit |
JP2015012682A (en) * | 2013-06-28 | 2015-01-19 | 三洋電機株式会社 | Power supply unit |
Also Published As
Publication number | Publication date |
---|---|
JP5359214B2 (en) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5381026B2 (en) | Control circuit for composite power supply | |
JP5975687B2 (en) | DC-DC converter | |
JP5562504B1 (en) | AC motor drive system | |
JP6233178B2 (en) | Boost converter device | |
JP5464451B2 (en) | Converter control device | |
JP2009278847A (en) | Dc/dc converter device, fuel cell vehicle with dc/dc converter device mounted thereon, and method of controlling dc/dc converter | |
JP2010239770A (en) | Dc/dc converter and power supply system using the same | |
JP5979169B2 (en) | Voltage converter | |
JP5478190B2 (en) | DCDC converter system | |
WO2018074168A1 (en) | Backup device for vehicle | |
JP5359214B2 (en) | DC power supply chopper control method and mobile vehicle using the DC power supply chopper control method | |
JP4809271B2 (en) | Electric vehicle power storage device and power storage device system | |
JP2011167011A (en) | Dc-dc converter system | |
JP5900732B2 (en) | Power supply system | |
JP2010252591A (en) | Voltage converter control system | |
JP4805302B2 (en) | Method for controlling operation of DC / DC converter device | |
JP4192609B2 (en) | DC power conversion system | |
JP5332214B2 (en) | Motor drive device | |
JP4186721B2 (en) | Motor drive system | |
JP2015201937A (en) | voltage conversion device | |
JP5673267B2 (en) | Electric chopper control device | |
JP2010200534A (en) | Voltage conversion device | |
JP5477101B2 (en) | Fuel cell vehicle | |
JP5012555B2 (en) | Power supply for mobile vehicles | |
JP2010288414A (en) | Power supply device for vehicle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5359214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |