JP2010114226A - Al alloy film for display device, display device, and sputtering target - Google Patents

Al alloy film for display device, display device, and sputtering target Download PDF

Info

Publication number
JP2010114226A
JP2010114226A JP2008284893A JP2008284893A JP2010114226A JP 2010114226 A JP2010114226 A JP 2010114226A JP 2008284893 A JP2008284893 A JP 2008284893A JP 2008284893 A JP2008284893 A JP 2008284893A JP 2010114226 A JP2010114226 A JP 2010114226A
Authority
JP
Japan
Prior art keywords
atomic
film
alloy film
display device
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008284893A
Other languages
Japanese (ja)
Other versions
JP5357515B2 (en
Inventor
Aya Miki
綾 三木
Yasushi Goto
裕史 後藤
Hiroyuki Okuno
博行 奥野
Junichi Nakai
淳一 中井
Akira Nanbu
旭 南部
Tomoya Kishi
智弥 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2008284893A priority Critical patent/JP5357515B2/en
Priority to KR1020117010296A priority patent/KR20110065564A/en
Priority to CN2009801427158A priority patent/CN102197335A/en
Priority to TW098137601A priority patent/TW201033378A/en
Priority to US13/122,937 priority patent/US20110198602A1/en
Priority to PCT/JP2009/068923 priority patent/WO2010053135A1/en
Publication of JP2010114226A publication Critical patent/JP2010114226A/en
Application granted granted Critical
Publication of JP5357515B2 publication Critical patent/JP5357515B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device, capable of directly contacting an Al alloy film with a transparent pixel electrode in a wiring structure of a thin-film transistor substrate used in a display device and equipped with an Al alloy film developed for improving the corrosiveness relative to an amine-based stripper which is used in the production process of a thin-film transistor. <P>SOLUTION: This Al alloy film contains 0.2 to 2.0 atom% of Ge, at least one type of element selected from among an element group X (Ag, In, Sn, Ni, Co, Cu), and 0.02 to 1 atom% of at least one type of element selected from among an element group Q that consists of rare earth elements and high-boiling point metals (Ti, Ta, V, Nb, Mo, W, Cr, Zr, Hf), in which the number of deposits having a particle diameter of more than 100 nm is one or less per 10<SP>-6</SP>cm<SP>2</SP>. A display device equipped with the Al alloy film is also provided. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、表示装置用Al合金膜、表示装置およびスパッタリングターゲットに関するものである。   The present invention relates to an Al alloy film for a display device, a display device, and a sputtering target.

小型の携帯電話から、30インチを超す大型のテレビに至るまで様々な分野に用いられる液晶表示装置は、薄膜トランジスタ(Thin Film Transistor、以下「TFT」と呼ぶ。)をスイッチング素子とし、透明画素電極と、ゲート配線およびソース−ドレイン配線等の配線部と、アモルファスシリコン(a−Si)や多結晶シリコン(p−Si)などの半導体層を備えたTFT基板と、TFT基板に対して所定の間隔をおいて対抗配置され共通電極を備えた対向基板と、TFT基板と対向基板との間に充填された液晶層から構成されている。   A liquid crystal display device used in various fields ranging from a small mobile phone to a large television exceeding 30 inches uses a thin film transistor (hereinafter referred to as “TFT”) as a switching element, and a transparent pixel electrode. A TFT substrate having a wiring portion such as a gate wiring and a source-drain wiring, a semiconductor layer such as amorphous silicon (a-Si) or polycrystalline silicon (p-Si), and a predetermined distance from the TFT substrate. And a counter substrate provided with a common electrode, and a liquid crystal layer filled between the TFT substrate and the counter substrate.

TFT基板において、ゲート配線やソース−ドレイン配線などの配線材料には、電気抵抗が小さく、微細加工が容易であるなどの理由により、純AlまたはAl−NdなどのAl合金(以下、これらをまとめてAl系合金ということがある)が汎用されている。従来のTFT基板においては、Al系合金配線と透明画素電極の間には、Mo、Cr、Ti、W等の高融点金属からなるバリアメタル層が通常設けられていた。この様に、バリアメタル層を介してAl系合金配線を接続する理由は、耐熱性の確保や、Al系合金配線を透明画素電極と直接接続させた場合の電気伝導性確保のためである。   In a TFT substrate, wiring materials such as gate wiring and source-drain wiring are made of Al alloy such as pure Al or Al-Nd (hereinafter, these are collectively referred to) because they have low electrical resistance and are easy to process finely. Are sometimes used as Al-based alloys). In a conventional TFT substrate, a barrier metal layer made of a refractory metal such as Mo, Cr, Ti, or W is usually provided between the Al-based alloy wiring and the transparent pixel electrode. As described above, the reason why the Al-based alloy wiring is connected via the barrier metal layer is to ensure heat resistance and electrical conductivity when the Al-based alloy wiring is directly connected to the transparent pixel electrode.

しかし、バリアメタル層を有する積層構造の配線を形成するには、クラスターツール式のスパッタ装置等を用い、複数回に分けて配線を蒸着し積層構造を形成する必要がある。液晶ディスプレイの大量生産に伴い低コスト化が進むにつれて、バリアメタル層の形成に伴う製造コストの上昇や生産性の低下は軽視できなくなっている。さらに異種金属を積層するという構造のため、エッチングレート差や電位差により、配線パターニング時に良好なテーパー形状を形成することが難しいという課題があった。   However, in order to form a wiring having a laminated structure having a barrier metal layer, it is necessary to form a laminated structure by vapor-depositing the wiring in a plurality of times using a cluster tool type sputtering apparatus or the like. As the cost of the liquid crystal display is reduced along with the mass production, an increase in manufacturing cost and a decrease in productivity due to the formation of the barrier metal layer cannot be neglected. Furthermore, due to the structure in which dissimilar metals are laminated, there is a problem that it is difficult to form a good tapered shape during wiring patterning due to an etching rate difference or a potential difference.

そこで、バリアメタル層の形成を省略でき、Al系合金配線を透明画素電極に直接接続することが可能な電極材料や製造方法が提案されている。例えば本願出願人は、バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Al系合金配線を透明画素電極に対して直接かつ確実に接続し得るダイレクトコンタクト技術を開示している(特許文献1〜4)。詳しくは、これらの技術において、Al合金膜中に分散された合金元素由来の析出物を介して、ITOやIZOなどの透明導電膜とアルミニウム合金膜界面での電気伝導性を確保することが示されている。   Therefore, electrode materials and manufacturing methods that can omit the formation of the barrier metal layer and can directly connect the Al-based alloy wiring to the transparent pixel electrode have been proposed. For example, the applicant of the present application discloses a direct contact technique that enables the omission of the barrier metal layer, simplifies the process without increasing the number of processes, and connects the Al-based alloy wiring directly and securely to the transparent pixel electrode. (Patent Documents 1 to 4). Specifically, these technologies show that electrical conductivity at the interface between the transparent conductive film such as ITO and IZO and the aluminum alloy film is ensured through the precipitate derived from the alloy element dispersed in the Al alloy film. Has been.

また特許文献5には、炭素を含有したアルミニウム合金薄膜において、ニッケル、コバルト、鉄のうち少なくとも1種以上の元素を0.5〜7.0at%含有させることによって、ITO膜と同程度の電極電位を有し、シリコンが拡散することなく、比抵抗が低く、耐熱性に優れたアルミニウム合金薄膜を実現できることが示されている。
特開2006−261636号公報 特開2007−142356号公報 特開2007−186779号公報 特開2008−124499号公報 特開2003−89864号公報
Patent Document 5 discloses that an aluminum alloy thin film containing carbon contains at least one element selected from nickel, cobalt, and iron in an amount of 0.5 to 7.0 at%, so that the electrode has the same degree as that of an ITO film. It has been shown that an aluminum alloy thin film having a potential, low specific resistance and excellent heat resistance can be realized without diffusion of silicon.
JP 2006-261636 A JP 2007-142356 A JP 2007-186777 A JP 2008-124499 A JP 2003-89864 A

上記特許文献1〜4に示される通り、純Alに合金元素を添加することによって、透明導電膜/Al合金膜間の電気伝導特性(ITOダイレクトコンタクト性)等を確保できるなど純Alでは見られなかった種々の機能が付与される。   As shown in Patent Documents 1 to 4 above, by adding an alloy element to pure Al, electrical conductivity characteristics (ITO direct contact property) between the transparent conductive film / Al alloy film can be ensured, etc. Various functions that were not present are added.

しかし、上記引用文献1〜4に示される通りバリアメタル層が省略される場合、Al合金膜にはより優れた耐食性の兼備も求められている。特に、TFT基板の製造工程では複数のウェットプロセスを通るが、Alよりも貴な金属を添加すると、ガルバニック腐食の問題が表れ、耐食性が劣化してしまう。例えば、フォトリソグラフィの工程で形成したフォトレジスト(樹脂)を剥離する洗浄工程では、アミン類を含む有機剥離液を用いて連続的に水洗が行なわれている。ところがアミン類と水が混合するとアルカリ性溶液になるため、短時間でAlを腐食させてしまうという問題が生じる。ところでAl合金は、剥離洗浄工程を通るより以前にCVD工程を経ることによって熱履歴を受けている。この熱履歴の過程でAlマトリクス中には合金成分が析出物を形成する。しかるに、この析出物とAlの間には大きな電位差があるので、剥離液に含まれるアミン類が水と接触した瞬間に前記ガルバニック腐食によってアルカリ腐食が進行し、電気化学的に卑であるAlがイオン化して溶出し、ピット状の孔食(黒点、黒い点状のエッチング痕)が形成されてしまうことがある。この黒い点状のエッチング痕はITO膜/Al合金膜界面の伝導特性に悪影響を及ぼすものではないが、TFT基板製造プロセス中の検査工程で不良と判定される恐れがあり、結果的に歩留まりの低下を招くおそれがある。   However, when the barrier metal layer is omitted as shown in the cited documents 1 to 4, the Al alloy film is also required to have better corrosion resistance. In particular, the TFT substrate manufacturing process passes through a plurality of wet processes. However, when a metal nobler than Al is added, a problem of galvanic corrosion appears and corrosion resistance deteriorates. For example, in a cleaning process for removing a photoresist (resin) formed in a photolithography process, water washing is continuously performed using an organic stripping solution containing amines. However, when amines and water are mixed, an alkaline solution is formed, which causes a problem that Al is corroded in a short time. By the way, Al alloy has received the thermal history by passing through a CVD process before passing through a peeling cleaning process. In the course of this thermal history, alloy components form precipitates in the Al matrix. However, since there is a large potential difference between this precipitate and Al, alkaline corrosion proceeds due to the galvanic corrosion at the moment when the amines contained in the stripping solution come into contact with water, and Al which is electrochemically base is formed. When ionized and eluted, pit-shaped pitting corrosion (black spots, black dot-shaped etching marks) may be formed. This black dot-shaped etching mark does not adversely affect the conduction characteristics of the ITO film / Al alloy film interface, but it may be judged as defective in the inspection process during the TFT substrate manufacturing process, resulting in a decrease in yield. There is a risk of lowering.

上記特許文献1〜4では、上記ピット状の孔食に着目してその発生を抑制するような析出物形状の制御までは十分に検討されておらず、結果として、上記検査工程における歩留まりを確実に高めようとする認識を有するものではない。   In Patent Documents 1 to 4, attention is not paid to the control of the precipitate shape so as to suppress the occurrence of the pit-like pitting corrosion, and as a result, the yield in the inspection process is reliably ensured. It does not have the recognition to increase.

本発明はこのような事情に着目してなされたものであって、その目的は、従来の通り、バリアメタル層を省略して透明画素電極と直接接続させた場合の低コンタクト抵抗を確保することを前提に、表示装置の製造過程で用いられる剥離液に対して高い耐性を示し、更には優れた耐熱性も兼備することのできる表示装置用Al合金膜を提供することにある。   The present invention has been made paying attention to such a situation, and the object thereof is to ensure a low contact resistance when the barrier metal layer is omitted and directly connected to the transparent pixel electrode as in the prior art. It is an object of the present invention to provide an Al alloy film for a display device that exhibits high resistance to a stripping solution used in the manufacturing process of the display device and can also have excellent heat resistance.

上記目的を達成し得た本発明のAl合金膜は、表示装置の基板上で、透明導電膜(透明画素電極)と直接接続されるAl合金膜であって、該Al合金膜は、Geを0.2〜2.0原子%、および元素群X(Ag、In、Sn、Ni、Co、Cu)より選択される少なくとも1種の元素を含むと共に、希土類元素と高融点金属群(Ti、Ta、V、Nb、Mo、W、Cr、Zr、Hf)からなる元素群Qより選択される少なくとも1種の元素を0.02〜1原子%含み、かつ、粒径が100nmを超える析出物が10−6cmあたり1個以下であるところに特徴を有する。 The Al alloy film of the present invention that can achieve the above object is an Al alloy film that is directly connected to a transparent conductive film (transparent pixel electrode) on a substrate of a display device, and the Al alloy film comprises Ge. 0.2 to 2.0 atomic% and at least one element selected from element group X (Ag, In, Sn, Ni, Co, Cu), and a rare earth element and a refractory metal group (Ti, Precipitates containing 0.02 to 1 atomic% of at least one element selected from the element group Q consisting of Ta, V, Nb, Mo, W, Cr, Zr, and Hf) and having a particle size exceeding 100 nm Is less than 1 per 10 −6 cm 2 .

前記元素群Xのうち、Ni、CoおよびCuよりなる群から選択される少なくとも1種は、0.02〜0.5原子%含有させるようにすることが好ましく、Agは0.1〜0.6原子%含有させることが好ましい。またInおよび/またはSnは、0.02〜0.5原子%含むようにすることが好ましい。   Of the element group X, at least one selected from the group consisting of Ni, Co and Cu is preferably contained in an amount of 0.02 to 0.5 atomic%, and Ag is 0.1 to 0.3. It is preferable to contain 6 atomic%. In addition, In and / or Sn is preferably contained in an amount of 0.02 to 0.5 atomic%.

更に、前記元素群Xの元素の含有量が、下記式(1)を満たすようにすることが好ましい。
2Ag+10(In+Sn+Ni+Co+Cu)≦5 …(1)
[式(1)中、Ag、In、Sn、Ni、Co、Cuは、Al合金膜に含まれる各元素の含有量(単位は原子%)を示す]
Furthermore, it is preferable that the content of the element of the element group X satisfies the following formula (1).
2Ag + 10 (In + Sn + Ni + Co + Cu) ≦ 5 (1)
[In the formula (1), Ag, In, Sn, Ni, Co, Cu indicate the content of each element contained in the Al alloy film (unit: atomic%)]

本発明は、上記Al合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置も含むものである。   The present invention also includes a display device in which the Al alloy film is used in a thin film transistor.

また本発明には、Geを0.2〜2.0原子%、および元素群X(Ag、In、Sn、Ni、Co、Cu)より選択される少なくとも1種の元素を含むと共に、希土類元素と高融点金属群(Ti、Ta、V、Nb、Mo、W、Cr、Zr、Hf)からなる元素群Qより選択される少なくとも1種の元素を0.02〜1原子%含み、残部がAlおよび不可避不純物であるところに特徴を有するスパッタリングターゲットも含まれる。前記元素群Xのうち、Ni、CoおよびCuよりなる群から選択される少なくとも1種の元素は0.02〜0.5原子%、Agは0.1〜0.6原子%、また、Inおよび/またはSnは0.02〜0.5原子%含むようにすることが好ましい。   Further, the present invention includes Ge in an amount of 0.2 to 2.0 atomic% and at least one element selected from element group X (Ag, In, Sn, Ni, Co, Cu), and a rare earth element. And 0.02-1 atomic% of at least one element selected from the element group Q consisting of the refractory metal group (Ti, Ta, V, Nb, Mo, W, Cr, Zr, Hf), with the balance being Also included are sputtering targets characterized by Al and inevitable impurities. Of the element group X, at least one element selected from the group consisting of Ni, Co and Cu is 0.02 to 0.5 atomic%, Ag is 0.1 to 0.6 atomic%, and In And / or Sn is preferably contained in an amount of 0.02 to 0.5 atomic%.

前記ターゲットにおける元素群Xの元素の含有量は、下記式(1)を満たすものであることが好ましい。
2Ag+10(In+Sn+Ni+Co+Cu)≦5 …(1)
[式(1)中、Ag、In、Sn、Ni、Co、Cuは、Al合金膜に含まれる各元素の含有量(単位は原子%)を示す]
The element content of the element group X in the target preferably satisfies the following formula (1).
2Ag + 10 (In + Sn + Ni + Co + Cu) ≦ 5 (1)
[In the formula (1), Ag, In, Sn, Ni, Co, Cu indicate the content of each element contained in the Al alloy film (unit: atomic%)]

本発明によれば、バリアメタル層を介在させずに、Al合金膜を透明画素電極(透明導電膜、酸化物導電膜)と直接接続することができ、且つ、耐食性(剥離液耐性)に優れた表示装置用Al合金膜を提供できる。更には優れた耐熱性も兼備した表示装置用Al合金膜を提供できる。また、本発明のAl合金膜を表示装置に適用すれば、上記バリアメタル層を省略することができる。従って本発明のAl合金膜を用いれば、生産性に優れ、安価で且つ高性能の表示装置が得られる。   According to the present invention, an Al alloy film can be directly connected to a transparent pixel electrode (transparent conductive film, oxide conductive film) without interposing a barrier metal layer, and excellent in corrosion resistance (stripping solution resistance). An Al alloy film for a display device can be provided. Furthermore, an Al alloy film for a display device that also has excellent heat resistance can be provided. If the Al alloy film of the present invention is applied to a display device, the barrier metal layer can be omitted. Therefore, if the Al alloy film of the present invention is used, a display device with excellent productivity, low cost and high performance can be obtained.

本発明者らは、バリアメタル層を省略して透明画素電極(透明導電膜)と直接接続させた場合にもコンタクト抵抗を十分に低減できることを前提に、表示装置の製造過程で使用される薬液(剥離液)に対する耐性(耐食性)に優れ、TFT基板製造プロセス中の検査工程で不良と判定されない程度に、黒点(黒い点状のエッチング痕)の抑制されたAl合金膜を実現すべく鋭意研究を行った。   The present inventors have used a chemical solution used in the manufacturing process of a display device on the assumption that the contact resistance can be sufficiently reduced even when the barrier metal layer is omitted and directly connected to the transparent pixel electrode (transparent conductive film). Diligent research to realize an Al alloy film with excellent resistance to (stripping solution) (corrosion resistance) and suppressed black spots (black dot-like etching marks) to the extent that they are not judged as defective in the inspection process during the TFT substrate manufacturing process. Went.

その結果、バリアメタル層を省略して透明画素電極と直接接続させた場合に低コンタクト抵抗を実現するには、規定量のGeおよび元素群X(Ag、In、Sn、Ni、Co、Cu)より選択される少なくとも1種の元素(X群元素)を含有させることが有効であり、かつ上記合金元素量を適切に制御したり元素を適切に組み合わせて複合添加すると共に、成膜条件を制御することにより、析出物を微細分散させれば、該析出物周りに生じる黒点を微細化し、視認できないサイズに制御できることを見出した。   As a result, in order to realize a low contact resistance when the barrier metal layer is omitted and directly connected to the transparent pixel electrode, a prescribed amount of Ge and element group X (Ag, In, Sn, Ni, Co, Cu) It is effective to contain at least one element selected from the group (group X element), and the amount of the alloying elements is appropriately controlled or the elements are appropriately combined and combined and the film forming conditions are controlled. By doing so, it was found that if the precipitate is finely dispersed, the black spots generated around the precipitate can be made fine and controlled to a size that cannot be visually recognized.

具体的には、上記析出物に関して、個々の析出物の粒径[(長径+短径)/2]を観察したときに、粒径が100nmを超える析出物が10−6cmあたり1個以下であるようにすれば、TFT基板製造プロセス中の検査工程で不良と判定されないことがわかった。上記析出物のうち最大析出物の粒径は、100nm以下であることが好ましく、より好ましくは90nm以下、更に好ましくは80nm以下である。 Specifically, when the particle size [(major axis + minor axis) / 2] of each precipitate is observed with respect to the precipitates, one precipitate having a particle size exceeding 100 nm per 10 −6 cm 2. It was found that if it was as follows, it was not judged as defective in the inspection process during the TFT substrate manufacturing process. The particle size of the largest precipitate among the precipitates is preferably 100 nm or less, more preferably 90 nm or less, and still more preferably 80 nm or less.

尚、上記粒径が100nmを超える析出物の密度(10−6cmあたりの個数)は、後述する実施例に示す方法で測定した。 In addition, the density (the number per 10 <-6 > cm < 2 >) of the precipitate in which the said particle size exceeds 100 nm was measured by the method shown in the Example mentioned later.

低コンタクト抵抗実現を前提に上記の通り析出物を微細化するための成分組成および推奨される製造条件について、以下に詳述する。   The component composition and recommended manufacturing conditions for refining the precipitate as described above on the premise of realizing low contact resistance will be described in detail below.

まず本発明では、上述の通り、Geを0.2〜2.0原子%含有させると共に、元素群X(Ag、In、Sn、Ni、Co、Cu)より選択される少なくとも1種の元素(X群元素)を含有させる。この様に、Al合金膜中に合金成分としてGeを、X群元素と共に含有させることにより、析出物として従来よりも微細なものが形成され易く、黒点を抑制することができる。また、Al合金膜と透明画素電極(例えばITO膜)との間で、上記Ge含有析出物を通して大部分のコンタクト電流が流れ、コンタクト抵抗を低く抑えることができるものと思われる。   First, in the present invention, as described above, Ge is contained in an amount of 0.2 to 2.0 atomic%, and at least one element selected from element group X (Ag, In, Sn, Ni, Co, Cu) ( X group element). Thus, by including Ge as an alloy component in the Al alloy film together with the group X element, finer precipitates can be formed more easily than before, and black spots can be suppressed. In addition, it seems that most of the contact current flows between the Al alloy film and the transparent pixel electrode (for example, ITO film) through the Ge-containing precipitate, so that the contact resistance can be kept low.

上記効果を十分に発揮させるには、Geを0.2原子%以上(好ましくは0.3原子%以上)含有させる。一方、Ge量が多すぎると、Al合金膜自体の電気抵抗が高まる。また耐食性も却って低下する。よって、Ge量は2.0原子%以下に抑える。好ましくは1.0原子%以下、より好ましくは0.4原子%以下である。   In order to sufficiently exhibit the above effect, Ge is contained in an amount of 0.2 atomic% or more (preferably 0.3 atomic% or more). On the other hand, when the amount of Ge is too large, the electrical resistance of the Al alloy film itself increases. In addition, the corrosion resistance also decreases. Therefore, the amount of Ge is suppressed to 2.0 atomic% or less. Preferably it is 1.0 atomic% or less, More preferably, it is 0.4 atomic% or less.

上記X群元素については、元素の種類により効果発現に要する含有量が異なるため、下記の通り、含有させることが好ましい。即ち、前記元素群Xのうち、Ni、CoおよびCuよりなる群から選択される少なくとも1種の元素を含有させる場合には0.02〜0.5原子%含むようにすればよい。これらの元素が少なすぎると、コンタクト抵抗の低減を十分図ることが難しくなる。よって、Ni、CoおよびCuよりなる群から選択される少なくとも1種の元素は、0.02原子%以上とすることが好ましく、より好ましくは0.03原子%以上である。一方、Ni、Co、Cuの含有量が過剰になると電気抵抗が上昇するため、合計量で0.5原子%以下に抑えることが好ましい。より好ましくは0.35原子%以下である。   About said X group element, since content required for an effect expression changes with kinds of element, it is preferable to make it contain as follows. That is, in the case where at least one element selected from the group consisting of Ni, Co and Cu is included in the element group X, 0.02 to 0.5 atomic% may be included. If these elements are too small, it is difficult to sufficiently reduce the contact resistance. Therefore, at least one element selected from the group consisting of Ni, Co and Cu is preferably 0.02 atomic% or more, more preferably 0.03 atomic% or more. On the other hand, if the content of Ni, Co, and Cu is excessive, the electrical resistance increases, so that the total amount is preferably suppressed to 0.5 atomic% or less. More preferably, it is 0.35 atomic% or less.

尚、X群元素としてNiを単独で含有させる場合には、Ni量を0.2原子%以下とすることがより好ましく、更に好ましくは0.15原子%以下である。また、X群元素としてCoを単独で含有させる場合には、Co量を0.2原子%以下とすることがより好ましく、更に好ましくは0.15原子%以下である。   When Ni is contained alone as the X group element, the Ni content is more preferably 0.2 atomic% or less, and further preferably 0.15 atomic% or less. When Co is contained alone as the X group element, the Co content is more preferably 0.2 atomic% or less, and further preferably 0.15 atomic% or less.

前記元素群Xのうち、Agを含有させる場合には、0.1〜0.6原子%含むようにすればよい。コンタクト抵抗の低減を十分図る観点から、Ag量を0.1原子%以上とすることが好ましく、より好ましくは0.2原子%以上である。一方、Ag量が過剰になると膜自体の電気抵抗が高まりやすくなるため、0.6原子%以下に抑えることが好ましく、より好ましくは0.5原子%以下、更に好ましくは0.3原子%以下である。   When Ag is included in the element group X, it may be included in an amount of 0.1 to 0.6 atomic%. From the viewpoint of sufficiently reducing the contact resistance, the Ag content is preferably 0.1 atomic% or more, and more preferably 0.2 atomic% or more. On the other hand, if the amount of Ag is excessive, the electrical resistance of the film itself is likely to increase. Therefore, it is preferably suppressed to 0.6 atomic% or less, more preferably 0.5 atomic% or less, still more preferably 0.3 atomic% or less. It is.

また前記元素群Xのうち、Inおよび/またはSnを含有させる場合には、0.02〜0.5原子%含むようにすればよい。コンタクト抵抗の低減を十分図る観点から、Inおよび/またはSnを0.02原子%以上含有させることが好ましく、より好ましくは0.05原子%以上である。一方、Inおよび/またはSnが過剰に含まれると膜自体の電気抵抗が高まりやすくなるとともに、Al合金膜と下地の密着性が低下するため、0.5原子%以下に抑えることが好ましい。   Further, in the case of containing In and / or Sn in the element group X, 0.02 to 0.5 atomic% may be included. From the viewpoint of sufficiently reducing the contact resistance, it is preferable to contain 0.02 atomic% or more of In and / or Sn, and more preferably 0.05 atomic% or more. On the other hand, when In and / or Sn is excessively contained, the electrical resistance of the film itself is easily increased and the adhesion between the Al alloy film and the base is lowered.

尚、X群元素としてInを単独で含有させる場合には、In量を0.2原子%以下とすることがより好ましく、更に好ましくは0.15原子%以下である。また、X群元素としてSnを単独で含有させる場合には、Sn量を0.2原子%以下とすることがより好ましく、更に好ましくは0.15原子%以下である。   In addition, when In is contained alone as the X group element, the In amount is more preferably 0.2 atomic% or less, and still more preferably 0.15 atomic% or less. In addition, when Sn is contained alone as the X group element, the Sn content is more preferably 0.2 atomic% or less, and still more preferably 0.15 atomic% or less.

X群元素同士が相分離するNiとAg、またはCoとAgの組み合わせの場合、各元素がそれぞれ独立に拡散し析出物を形成するため、各添加元素が独立に析出物が粗大化しない範囲(元素1種のみ添加の範囲内と同じ)に抑えることが望ましい。即ち、Ni量は0.2原子%以下とすることが好ましく、0.15原子%以下とすることがより好ましい。Ag量は0.5原子%以下とすることが好ましく、0.3原子%以下とすることがより好ましい。また、Co量は0.2原子%以下とすることが好ましく、0.15原子%以下とすることがより好ましい。   In the case of a combination of Ni and Ag or a combination of Co and Ag in which the group X elements are phase-separated, each element diffuses independently to form a precipitate, so that each additive element does not coarsen the precipitate independently ( It is desirable to keep it within the range of addition of only one element. That is, the amount of Ni is preferably 0.2 atomic percent or less, and more preferably 0.15 atomic percent or less. The Ag content is preferably 0.5 atomic percent or less, and more preferably 0.3 atomic percent or less. Further, the Co content is preferably 0.2 atomic% or less, and more preferably 0.15 atomic% or less.

一方、X群元素同士が、全率固溶、または化合物を形成する組み合わせ(上記NiとAgおよびCoとAg以外の組み合わせ)の場合は、X元素の種類により析出物種や形態が変化することから、下記の濃度範囲内で組み合わせることが望ましい。即ち、前記元素群Xにおける元素の含有量が、下記式(1)を満たすようにすることが好ましい。下記式(1)における左辺は、より好ましくは2原子%以下、更に好ましくは1原子%以下である。
2Ag+10(In+Sn+Ni+Co+Cu)≦5 …(1)
[式(1)中、Ag、In、Sn、Ni、Co、Cuは、Al合金膜に含まれる各元素の含有量(単位は原子%)を示す]
On the other hand, when the X group elements are in a solid solution or a combination forming a compound (a combination other than the above Ni and Ag and Co and Ag), the precipitate species and form change depending on the type of the X element. It is desirable to combine within the following concentration range. That is, it is preferable that the content of the element in the element group X satisfies the following formula (1). The left side in the following formula (1) is more preferably 2 atomic% or less, still more preferably 1 atomic% or less.
2Ag + 10 (In + Sn + Ni + Co + Cu) ≦ 5 (1)
[In the formula (1), Ag, In, Sn, Ni, Co, Cu indicate the content of each element contained in the Al alloy film (unit: atomic%)]

また、上記X群元素に加えて、更に、希土類元素と高融点金属群(Ti、 Ta、V、Nb、Mo、W、Cr、Zr、Hf)からなる元素群Qより選択される少なくとも1種の元素(Q群元素)を含有させる。上記Q群元素を含有させることによって、製造プロセスで用いられるレジスト剥離液に対する耐性を十分に高めることができる。また、Al合金膜が形成された基板は、その後、CVD法などによって窒化シリコン膜(保護膜)が形成されるが、このとき、Al合金膜に施される高温の熱によって基板との間に熱膨張の差が生じ、ヒロック(コブ状の突起物)が形成されると推察されている。しかし、上記希土類元素や高融点金属を含有させることによって、ヒロックの形成を抑制でき、耐熱性を向上させることもできる。   In addition to the X group element, at least one element selected from an element group Q consisting of a rare earth element and a refractory metal group (Ti, Ta, V, Nb, Mo, W, Cr, Zr, Hf). Element (Q group element). By containing the Q group element, the resistance to the resist stripping solution used in the manufacturing process can be sufficiently increased. In addition, a silicon nitride film (protective film) is subsequently formed on the substrate on which the Al alloy film is formed by a CVD method or the like. At this time, the high temperature heat applied to the Al alloy film causes a gap between the substrate and the substrate. It is presumed that a difference in thermal expansion occurs and hillocks (cove-like projections) are formed. However, the inclusion of the rare earth elements and refractory metals can suppress the formation of hillocks and can improve the heat resistance.

上記効果を十分に発揮させるには、Q群元素を0.02原子%以上(好ましくは0.03原子%以上含有させることが好ましい。しかし、Q群元素が過剰に含まれると、上記X群元素の場合と同様に、Al合金膜自体の電気抵抗が増加し易くなる。よって、Q群元素の含有量は、1原子%以下(好ましくは0.7原子%以下)とする。   In order to sufficiently exhibit the above effects, it is preferable that the Q group element is contained in an amount of 0.02 atomic% or more (preferably 0.03 atomic% or more. However, if the Q group element is excessively contained, the X group element is contained. As in the case of elements, the electrical resistance of the Al alloy film itself is likely to increase, so the content of the Q group element is set to 1 atomic% or less (preferably 0.7 atomic% or less).

尚、ここでいう希土類元素とは、ランタノイド元素(周期表において、原子番号57のLaから原子番号71のLuまでの合計15元素)に、Sc(スカンジウム)とY(イットリウム)とを加えた元素群を意味する。上記Q群元素の中でも、例えばLa、Nd、Y、Gd、Ce、Dy、Ti、Taの使用がより好ましく、特に好ましくは、La、Ndである。これらのうち1種または2種以上を任意の組み合わせで用いることができる。   The rare earth element referred to here is an element obtained by adding Sc (scandium) and Y (yttrium) to a lanthanoid element (a total of 15 elements from La of atomic number 57 to Lu of atomic number 71 in the periodic table). Means group. Among the Q group elements, for example, use of La, Nd, Y, Gd, Ce, Dy, Ti, and Ta is more preferable, and La and Nd are particularly preferable. Of these, one or more can be used in any combination.

上記Al合金膜は、スパッタリング法にてスパッタリングターゲット(以下「ターゲット」ということがある)を用いて形成することが望ましい。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。   The Al alloy film is desirably formed by a sputtering method using a sputtering target (hereinafter also referred to as “target”). This is because a thin film having excellent in-plane uniformity of components and film thickness can be easily formed as compared with a thin film formed by ion plating, electron beam vapor deposition or vacuum vapor deposition.

また、上記スパッタリング法で、上記Al合金膜を形成するには、上記ターゲットとして、Geを0.2〜2.0原子%、および元素群X(Ag、In、Sn、Ni、Co、Cu)より選択される少なくとも1種の元素を含むと共に、希土類元素と高融点金属群(Ti、Ta、V、Nb、Mo、W、Cr、Zr、Hf)からなる元素群Qより選択される少なくとも1種の元素を0.02〜1原子%含み、残部がAlおよび不可避不純物からなるものであって、所望のAl合金膜と同一の組成のAl合金スパッタリングターゲットを用いれば、組成ズレすることなく、所望の成分・組成のAl合金膜を形成することができるのでよい。   Further, in order to form the Al alloy film by the sputtering method, as the target, 0.2 to 2.0 atomic% of Ge, and element group X (Ag, In, Sn, Ni, Co, Cu) And at least one element selected from an element group Q comprising a rare earth element and a refractory metal group (Ti, Ta, V, Nb, Mo, W, Cr, Zr, Hf). If the Al alloy sputtering target having the same composition as that of the desired Al alloy film is used, containing 0.02-1 to 1 atomic% of the seed element and the balance being Al and inevitable impurities, the composition is not shifted. An Al alloy film having a desired component / composition can be formed.

上記スパッタリングターゲットにおける前記元素群Xの元素として、
(a)Ni、CoおよびCuよりなる群から選択される少なくとも1種の元素は0.02〜0.5原子%、
(b)Agは0.1〜0.6原子%、
(c)Inおよび/またはSnは0.02〜0.5原子%含むものが好ましい。
As an element of the element group X in the sputtering target,
(A) at least one element selected from the group consisting of Ni, Co and Cu is 0.02 to 0.5 atomic%;
(B) Ag is 0.1 to 0.6 atomic%,
(C) In and / or Sn is preferably contained in an amount of 0.02 to 0.5 atomic%.

前記元素群Xにおける元素の含有量は、必要に応じて下記式(1)を満たすものがよい。
2Ag+10(In+Sn+Ni+Co+Cu)≦5 …(1)
[式(1)中、Ag、In、Sn、Ni、Co、Cuは、Al合金膜に含まれる各元素の含有量(単位は原子%)を示す]
The element content in the element group X preferably satisfies the following formula (1) as necessary.
2Ag + 10 (In + Sn + Ni + Co + Cu) ≦ 5 (1)
[In the formula (1), Ag, In, Sn, Ni, Co, Cu indicate the content of each element contained in the Al alloy film (unit: atomic%)]

上記ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状(角型プレート状、円形プレート状、ドーナツプレート状など)に加工したものが含まれる。   The shape of the target includes those processed into an arbitrary shape (such as a square plate shape, a circular plate shape, or a donut plate shape) according to the shape or structure of the sputtering apparatus.

上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Al基合金からなるインゴットを製造して得る方法や、Al基合金からなるプリフォーム(最終的な緻密体を得る前の中間体)を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。   As a method for producing the above target, a method of producing an ingot made of an Al-based alloy by a melt casting method, a powder sintering method, or a spray forming method, or a preform made of an Al-based alloy (the final dense body is prepared) Examples thereof include a method obtained by producing an intermediate before being obtained) and then densifying the preform by a densification means.

Al合金膜において、粗大な析出物の析出を抑制して、粒径が100nmを超える析出物が10−6cmあたり1個以下となるようにするには、上記成膜時に、真空排気時の到達真空度を制御して、残留酸素分圧を1×10−8Torr以上(より好ましくは2×10−8Torr以上)となるように調整して、Al合金内に析出物核の起点を微細に分散させることが好ましい。 In order to suppress precipitation of coarse precipitates in the Al alloy film so that the number of precipitates having a particle size exceeding 100 nm is 1 or less per 10 −6 cm 2 , during the film formation, The residual oxygen partial pressure is adjusted to be 1 × 10 −8 Torr or more (more preferably 2 × 10 −8 Torr or more) by controlling the ultimate vacuum of Is preferably finely dispersed.

本発明は、上記Al合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置も含むものであり、その態様として、前記Al合金膜が、薄膜トランジスタのソース電極および/またはドレイン電極並びに信号線に用いられ、ドレイン電極が透明導電膜に直接接続されているものが挙げられる。   The present invention also includes a display device characterized in that the Al alloy film is used in a thin film transistor. As an aspect of the display device, the Al alloy film includes a source electrode and / or a drain electrode of a thin film transistor and a signal. It is used for the wire, and the drain electrode is directly connected to the transparent conductive film.

本発明の透明導電膜としては、酸化インジウム錫(ITO)膜または酸化インジウム亜鉛(IZO)膜が好ましい。   The transparent conductive film of the present invention is preferably an indium tin oxide (ITO) film or an indium zinc oxide (IZO) film.

以下、図面を参照しながら、本発明に係る表示装置の好ましい実施形態を説明する。以下では、アモルファスシリコンTFT基板またはポリシリコンTFT基板を備えた液晶表示装置(例えば図1、詳細については後述する)を代表的に挙げて説明するが、本発明はこれに限定されない。   Hereinafter, a preferred embodiment of a display device according to the present invention will be described with reference to the drawings. Hereinafter, a liquid crystal display device (for example, FIG. 1, which will be described in detail later) provided with an amorphous silicon TFT substrate or a polysilicon TFT substrate will be described as a representative example, but the present invention is not limited to this.

(実施形態1)
図2を参照しながら、アモルファスシリコンTFT基板の実施形態を詳細に説明する。
(Embodiment 1)
An embodiment of an amorphous silicon TFT substrate will be described in detail with reference to FIG.

図2は、上記図1(本発明に係る表示装置の一例)中、Aの要部拡大図であって、本発明に係る表示装置のTFT基板(ボトムゲート型)の好ましい実施形態を説明する概略断面説明図である。   FIG. 2 is an enlarged view of a main part A of FIG. 1 (an example of the display device according to the present invention), and illustrates a preferred embodiment of the TFT substrate (bottom gate type) of the display device according to the present invention. It is a schematic cross-sectional explanatory drawing.

本実施形態では、ソース−ドレイン電極/信号線(34)およびゲート電極/走査線(25、26)として、Al合金膜を使用している。従来のTFT基板では、走査線25の上、ゲート電極26の上、信号線34(ソース電極28およびドレイン電極29)の上または下に、それぞれ、バリアメタル層が形成されているのに対し、本実施形態のTFT基板では、これらのバリアメタル層を省略することができる。   In the present embodiment, Al alloy films are used as the source-drain electrode / signal line (34) and the gate electrode / scanning line (25, 26). In the conventional TFT substrate, a barrier metal layer is formed on the scanning line 25, the gate electrode 26, and the signal line 34 (the source electrode 28 and the drain electrode 29), respectively. In the TFT substrate of this embodiment, these barrier metal layers can be omitted.

すなわち、本実施形態によれば、上記バリアメタル層を介在させることなく、TFTのドレイン電極29に用いられるAl合金膜を透明画素電極5と直接接続することができ、この様な実施形態においても、従来のTFT基板と同程度以上の良好なTFT特性を実現できる。   That is, according to the present embodiment, the Al alloy film used for the drain electrode 29 of the TFT can be directly connected to the transparent pixel electrode 5 without interposing the barrier metal layer. In such an embodiment, too. As a result, good TFT characteristics comparable to or higher than those of conventional TFT substrates can be realized.

次に、図3から図10を参照しながら、図2に示す本発明に係るアモルファスシリコンTFT基板の製造方法の一例を説明する。薄膜トランジスタは、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンTFTである。図3から図10には、図2と同じ参照符号を付している。   Next, an example of a method for manufacturing the amorphous silicon TFT substrate according to the present invention shown in FIG. 2 will be described with reference to FIGS. The thin film transistor is an amorphous silicon TFT using hydrogenated amorphous silicon as a semiconductor layer. 3 to 10 are denoted by the same reference numerals as those in FIG.

まず、ガラス基板(透明基板)1aに、スパッタリング法を用いて、厚さ200nm程度のAl合金膜を積層する。スパッタリングの成膜温度は、150℃とした。このAl合金膜をパターニングすることにより、ゲート電極26および走査線25を形成する(図3を参照)。このとき、後記する図4において、ゲート絶縁膜27のカバレッジが良くなる様に、ゲート電極26および走査線25を構成するAl合金膜の周縁を約30°〜40°のテーパー状にエッチングしておくのがよい。   First, an Al alloy film having a thickness of about 200 nm is laminated on a glass substrate (transparent substrate) 1a using a sputtering method. The film forming temperature of sputtering was 150 ° C. By patterning this Al alloy film, the gate electrode 26 and the scanning line 25 are formed (see FIG. 3). At this time, in FIG. 4 to be described later, the periphery of the Al alloy film constituting the gate electrode 26 and the scanning line 25 is etched to a taper of about 30 ° to 40 ° so that the coverage of the gate insulating film 27 is improved. It is good to leave.

次いで、図4に示すように、例えばプラズマCVD法などの方法を用いて、厚さ約300nm程度の酸化シリコン膜(SiOx)でゲート絶縁膜27を形成する。プラズマCVD法の成膜温度は、約350℃とした。続いて、例えばプラズマCVD法などの方法を用いて、ゲート絶縁膜27の上に、厚さ50nm程度の水素化アモルファスシリコン膜(a−Si−H)および厚さ300nm程度の窒化シリコン膜(SiNx)を成膜する。   Next, as shown in FIG. 4, a gate insulating film 27 is formed of a silicon oxide film (SiOx) having a thickness of about 300 nm by using a method such as plasma CVD. The film formation temperature of the plasma CVD method was about 350 ° C. Subsequently, a hydrogenated amorphous silicon film (a-Si-H) having a thickness of about 50 nm and a silicon nitride film (SiNx having a thickness of about 300 nm are formed on the gate insulating film 27 by using a method such as plasma CVD. ).

続いて、ゲート電極26をマスクとする裏面露光により、図5に示すように窒化シリコン膜(SiNx)をパターニングし、チャネル保護膜を形成する。更にその上に、リンをドーピングした厚さ50nm程度のn+型水素化アモルファスシリコン膜(n+a−Si−H)56を成膜した後、図6に示すように、ノンドーピング水素化アモルファスシリコン膜(a−Si−H)55およびn+型水素化アモルファスシリコン膜(n+a−Si−H)56をパターニングする。 Subsequently, as shown in FIG. 5, the silicon nitride film (SiNx) is patterned by backside exposure using the gate electrode 26 as a mask to form a channel protective film. Further, an n + -type hydrogenated amorphous silicon film (n + a-Si—H) 56 having a thickness of about 50 nm doped with phosphorus is formed thereon, and then, as shown in FIG. The silicon film (a-Si-H) 55 and the n + type hydrogenated amorphous silicon film (n + a-Si-H) 56 are patterned.

次に、その上に、スパッタリング法を用いて、厚さ50nm程度のバリアメタル層(Mo膜)53と厚さ300nm程度のAl合金膜を順次積層する。スパッタリングの成膜温度は、150℃とした。このAl合金膜の成膜時に、真空排気時の到達真空度を制御して、残留酸素分圧を1×10−8Torr以上となるよう調整することで、Al合金内に析出物核の起点を微細に分散させる。次いで、図7に示す様にパターニングすることにより、信号線と一体のソース電極28と、透明画素電極5に直接接触されるドレイン電極29とが形成される。更に、ソース電極28およびドレイン電極29をマスクとして、チャネル保護膜(SiNx)上のn+型水素化アモルファスシリコン膜(n+a−Si−H)56をドライエッチングして除去する。 Next, a barrier metal layer (Mo film) 53 having a thickness of about 50 nm and an Al alloy film having a thickness of about 300 nm are sequentially stacked thereon using a sputtering method. The film forming temperature of sputtering was 150 ° C. When the Al alloy film is formed, the ultimate vacuum at the time of evacuation is controlled and the residual oxygen partial pressure is adjusted to be 1 × 10 −8 Torr or more, so that the origin of precipitate nuclei in the Al alloy is obtained. Is finely dispersed. Next, by patterning as shown in FIG. 7, the source electrode 28 integrated with the signal line and the drain electrode 29 that is in direct contact with the transparent pixel electrode 5 are formed. Furthermore, using the source electrode 28 and the drain electrode 29 as a mask, the n + type hydrogenated amorphous silicon film (n + a-Si—H) 56 on the channel protective film (SiNx) is removed by dry etching.

次に、図8に示すように、例えばプラズマCVD装置などを用いて、厚さ300nm程度の窒化シリコン膜30を成膜し、保護膜を形成する。このときの成膜温度は、例えば250℃程度で行なわれる。次いで、窒化シリコン膜30上にフォトレジスト31を形成した後、窒化シリコン膜30をパターニングし、例えばドライエッチング等によって窒化シリコン膜30にコンタクトホール32を形成する。同時に、パネル端部のゲート電極上のTABとの接続に当たる部分にコンタクトホール(図示せず)を形成する。   Next, as shown in FIG. 8, a silicon nitride film 30 having a thickness of about 300 nm is formed by using, for example, a plasma CVD apparatus, and a protective film is formed. The film formation temperature at this time is about 250 ° C., for example. Next, after forming a photoresist 31 on the silicon nitride film 30, the silicon nitride film 30 is patterned, and contact holes 32 are formed in the silicon nitride film 30 by, for example, dry etching. At the same time, a contact hole (not shown) is formed in a portion corresponding to the connection with TAB on the gate electrode at the panel end.

次に、例えば酸素プラズマによるアッシング工程を経た後、図9に示すように、例えばアミン系等の剥離液を用いてフォトレジスト31を剥離する。最後に、例えば保管時間(8時間程度)の範囲内で、図10に示すように、例えば厚さ40nm程度のITO膜を成膜し、ウェットエッチングによるパターニングを行うことによって透明画素電極5を形成する。同時に、パネル端部のゲート電極のTABとの接続部分に、TABとのボンディングのためITO膜をパターニングすると、TFT基板1が完成する。   Next, after an ashing process using, for example, oxygen plasma, as shown in FIG. 9, the photoresist 31 is stripped using, for example, an amine-based stripping solution. Finally, within the range of storage time (about 8 hours), for example, as shown in FIG. 10, an ITO film having a thickness of, for example, about 40 nm is formed and patterned by wet etching to form the transparent pixel electrode 5 To do. At the same time, when the ITO film is patterned for bonding to the TAB at the connection portion of the gate electrode at the edge of the panel, the TFT substrate 1 is completed.

このようにして作製されたTFT基板は、ドレイン電極29と透明画素電極5とが直接接続されている。   In the TFT substrate thus manufactured, the drain electrode 29 and the transparent pixel electrode 5 are directly connected.

上記では、透明画素電極5として、ITO膜を用いたが、IZO膜を用いてもよい。また、活性半導体層として、アモルファスシリコンの代わりにポリシリコンを用いてもよい(後記する実施形態2を参照)。   In the above description, an ITO film is used as the transparent pixel electrode 5, but an IZO film may be used. Further, polysilicon may be used as the active semiconductor layer instead of amorphous silicon (see Embodiment 2 described later).

このようにして得られるTFT基板を使用し、例えば、以下に記載の方法によって、前述した図1に示す液晶表示装置を完成させる。   Using the TFT substrate thus obtained, for example, the liquid crystal display device shown in FIG. 1 is completed by the method described below.

まず、上記のようにして作製したTFT基板1の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。   First, for example, polyimide is applied to the surface of the TFT substrate 1 manufactured as described above and dried, and then a rubbing process is performed to form an alignment film.

一方、対向基板2は、ガラス基板上に、例えばクロム(Cr)をマトリックス状にパターニングすることによって遮光膜9を形成する。次に、遮光膜9の間隙に、樹脂製の赤、緑、青のカラーフィルタ8を形成する。遮光膜9とカラーフィルタ8上に、ITO膜のような透明導電性膜を共通電極7として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜11を形成する。   On the other hand, the counter substrate 2 forms the light shielding film 9 on the glass substrate by patterning, for example, chromium (Cr) in a matrix. Next, resin-made red, green, and blue color filters 8 are formed in the gaps between the light shielding films 9. A counter electrode is formed by disposing a transparent conductive film such as an ITO film as the common electrode 7 on the light shielding film 9 and the color filter 8. Then, for example, polyimide is applied to the uppermost layer of the counter electrode, and after drying, a rubbing process is performed to form the alignment film 11.

次いで、TFT基板1と対向基板2の配向膜11が形成されている面とを夫々対向するように配置し、樹脂製などのシール材16により、液晶の封入口を除いてTFT基板1と対向基板22枚とを貼り合わせる。このとき、TFT基板1と対向基板2との間には、スペーサー15を介在させるなどして2枚の基板間のギャップを略一定に保つ。   Next, the TFT substrate 1 and the surface of the counter substrate 2 on which the alignment film 11 is formed are arranged so as to oppose each other, and the TFT substrate 1 is opposed to the TFT substrate 1 by a sealing material 16 made of resin, excluding the liquid crystal sealing port. The 22 substrates are bonded together. At this time, a gap between the two substrates is kept substantially constant by interposing a spacer 15 between the TFT substrate 1 and the counter substrate 2.

このようにして得られる空セルを真空中に置き、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、空セルの外側の両面に偏光板10を貼り付けて液晶ディスプレイを完成させる。   The empty cell thus obtained is placed in a vacuum, and the liquid crystal layer containing the liquid crystal molecules is injected into the empty cell by gradually returning it to atmospheric pressure with the sealing port immersed in the liquid crystal. Form and seal the sealing port. Finally, polarizing plates 10 are attached to both sides of the empty cell to complete the liquid crystal display.

次に、図1に示したように、液晶表示装置を駆動するドライバ回路13を液晶ディスプレイに電気的に接続し、液晶ディスプレイの側部あるいは裏面部に配置する。そして、液晶ディスプレイの表示面となる開口を含む保持フレーム23と、面光源をなすバックライト22と導光板20と保持フレーム23によって液晶ディスプレイを保持し、液晶表示装置を完成させる。   Next, as shown in FIG. 1, the driver circuit 13 for driving the liquid crystal display device is electrically connected to the liquid crystal display, and is arranged on the side portion or the back surface portion of the liquid crystal display. Then, the liquid crystal display is held by the holding frame 23 including the opening serving as the display surface of the liquid crystal display, the backlight 22 serving as the surface light source, the light guide plate 20, and the holding frame 23, thereby completing the liquid crystal display device.

(実施形態2)
図11を参照しながら、ポリシリコンTFT基板の実施形態を詳細に説明する。
(Embodiment 2)
An embodiment of a polysilicon TFT substrate will be described in detail with reference to FIG.

図11は、本発明に係るトップゲート型のTFT基板の好ましい実施形態を説明する概略断面説明図である。   FIG. 11 is a schematic cross-sectional explanatory view illustrating a preferred embodiment of a top gate type TFT substrate according to the present invention.

本実施形態は、活性半導体層として、アモルファスシリコンの代わりにポリシリコンを用いた点、ボトムゲート型ではなくトップゲート型のTFT基板を用いた点において、前述した実施形態1と主に相違している。詳細には、図11に示す本実施形態のポリシリコンTFT基板では、活性半導体膜は、リンがドープされていないポリシリコン膜(poly−Si)と、リンもしくはヒ素がイオン注入されたポリシリコン膜(n+poly−Si)とから形成されている点で、前述した図2に示すアモルファスシリコンTFT基板と相違する。また、信号線は、層間絶縁膜(SiOx)を介して走査線と交差するように形成されている。 This embodiment is mainly different from Embodiment 1 described above in that polysilicon is used instead of amorphous silicon as an active semiconductor layer and that a top gate type TFT substrate is used instead of a bottom gate type. Yes. Specifically, in the polysilicon TFT substrate of the present embodiment shown in FIG. 11, the active semiconductor film is a polysilicon film not doped with phosphorus (poly-Si) and a polysilicon film into which phosphorus or arsenic is ion-implanted. It differs from the amorphous silicon TFT substrate shown in FIG. 2 described above in that it is formed of (n + poly-Si). Further, the signal line is formed so as to intersect the scanning line through an interlayer insulating film (SiOx).

本実施形態においても、ソース電極28およびドレイン電極29の上に形成されるバリアメタル層を省略することができる。   Also in this embodiment, the barrier metal layer formed on the source electrode 28 and the drain electrode 29 can be omitted.

次に、図12から図18を参照しながら、図11に示す本発明に係るポリシリコンTFT基板の製造方法の一例を説明する。薄膜トランジスタは、ポリシリコン膜(poly−Si)を半導体層として用いたポリシリコンTFTである。図12から図18には、図11と同じ参照符号を付している。   Next, an example of a method for manufacturing the polysilicon TFT substrate according to the present invention shown in FIG. 11 will be described with reference to FIGS. The thin film transistor is a polysilicon TFT using a polysilicon film (poly-Si) as a semiconductor layer. 12 to 18, the same reference numerals as those in FIG. 11 are given.

まず、ガラス基板1a上に、例えばプラズマCVD法などにより、基板温度約300℃程度で、厚さ50nm程度の窒化シリコン膜(SiNx)、厚さ100nm程度の酸化シリコン膜(SiOx)、および厚さ約50nm程度の水素化アモルファスシリコン膜(a−Si−H)を成膜する。次に、水素化アモルファスシリコン膜(a−Si−H)をポリシリコン化するため、熱処理(約470℃で1時間程度)およびレーザーアニールを行う。脱水素処理を行った後、例えばエキシマレーザアニール装置を用いて、エネルギー約230mJ/cm2程度のレーザーを水素化アモルファスシリコン膜(a−Si−H)に照射することにより、厚さが約0.3μm程度のポリシリコン膜(poly−Si)を得る(図12)。 First, a silicon nitride film (SiNx) having a thickness of about 50 nm, a silicon oxide film (SiOx) having a thickness of about 100 nm, and a thickness are formed on the glass substrate 1a by a plasma CVD method or the like, for example. A hydrogenated amorphous silicon film (a-Si-H) of about 50 nm is formed. Next, in order to convert the hydrogenated amorphous silicon film (a-Si-H) into polysilicon, heat treatment (about 1 hour at about 470 ° C.) and laser annealing are performed. After the dehydrogenation treatment, the hydrogenated amorphous silicon film (a-Si-H) is irradiated with a laser having an energy of about 230 mJ / cm 2 using, for example, an excimer laser annealing apparatus, so that the thickness is about 0. A polysilicon film (poly-Si) of about 3 μm is obtained (FIG. 12).

次いで、図13に示すように、プラズマエッチング等によってポリシリコン膜(poly−Si)をパターニングする。次に、図14に示すように、厚さが約100nm程度の酸化シリコン膜(SiOx)を成膜し、ゲート絶縁膜27を形成する。ゲート絶縁膜27の上に、スパッタリング等によって、厚さ約200nm程度のAl合金膜および厚さ約50nm程度のバリアメタル層(Mo薄膜)52を積層した後、プラズマエッチング等の方法でパターニングする。これにより、走査線と一体のゲート電極26が形成される。   Next, as shown in FIG. 13, the polysilicon film (poly-Si) is patterned by plasma etching or the like. Next, as shown in FIG. 14, a silicon oxide film (SiOx) having a thickness of about 100 nm is formed, and a gate insulating film 27 is formed. An Al alloy film with a thickness of about 200 nm and a barrier metal layer (Mo thin film) 52 with a thickness of about 50 nm are stacked on the gate insulating film 27 by sputtering or the like, and then patterned by a method such as plasma etching. Thereby, the gate electrode 26 integral with the scanning line is formed.

続いて、図15に示すように、フォトレジスト31でマスクを形成し、例えばイオン注入装置などにより、例えばリンを50keV程度で1×1015個/cm2程度ドーピングし、ポリシリコン膜(poly−Si)の一部にn+型ポリシリコン膜(n+poly−Si)を形成する。次に、フォトレジスト31を剥離し、例えば500℃程度で熱処理することによってリンを拡散させる。 Subsequently, as shown in FIG. 15, a mask is formed with a photoresist 31, and, for example, phosphorus is doped at about 1 × 10 15 atoms / cm 2 at about 50 keV by using, for example, an ion implantation apparatus, and a polysilicon film (poly- An n + type polysilicon film (n + poly-Si) is formed on a part of Si). Next, the photoresist 31 is peeled off, and phosphorus is diffused by heat treatment at about 500 ° C., for example.

次いで、図16に示すように、例えばプラズマCVD装置などを用いて、厚さ500nm程度の酸化シリコン膜(SiOx)を基板温度約250℃程度で成膜し、層間絶縁膜を形成した後、同様にフォトレジストによってパターニングしたマスクを用いて層間絶縁膜(SiOx)とゲート絶縁膜27の酸化シリコン膜をドライエッチングし、コンタクトホールを形成する。スパッタリングにより、厚さ50nm程度のバリアメタル層(Mo膜)53と厚さ450nm程度のAl合金膜を成膜した後、パターニングすることによって、信号線と一体のソース電極28およびドレイン電極29を形成する。このAl合金膜の成膜時に、真空排気時の到達真空度を制御して、残留酸素分圧を1×10−8Torr以上となるよう調整することで、Al合金内に析出物核の起点を微細に分散させる。尚、ソース電極28とドレイン電極29は、各々コンタクトホールを介してn+型ポリシリコン膜(n+poly−Si)にコンタクトされる。 Next, as shown in FIG. 16, a silicon oxide film (SiOx) having a thickness of about 500 nm is formed at a substrate temperature of about 250 ° C. using a plasma CVD apparatus, for example, and an interlayer insulating film is formed. The interlayer insulating film (SiOx) and the silicon oxide film of the gate insulating film 27 are dry-etched using a mask patterned with photoresist to form contact holes. A barrier metal layer (Mo film) 53 having a thickness of about 50 nm and an Al alloy film having a thickness of about 450 nm are formed by sputtering and then patterned to form a source electrode 28 and a drain electrode 29 that are integral with the signal line. To do. When the Al alloy film is formed, the ultimate vacuum at the time of evacuation is controlled and the residual oxygen partial pressure is adjusted to be 1 × 10 −8 Torr or more, so that the origin of precipitate nuclei in the Al alloy is obtained. Is finely dispersed. The source electrode 28 and the drain electrode 29 are in contact with an n + type polysilicon film (n + poly-Si) through contact holes, respectively.

次いで、図17に示すように、プラズマCVD装置などにより、厚さ500nm程度の窒化シリコン膜(SiNx)を基板温度250℃程度で成膜し、層間絶縁膜を形成する。層間絶縁膜の上にフォトレジスト31を形成した後、窒化シリコン膜(SiNx)をパターニングし、例えばドライエッチングによって窒化シリコン膜(SiNx)にコンタクトホール32を形成する。   Next, as shown in FIG. 17, a silicon nitride film (SiNx) having a thickness of about 500 nm is formed at a substrate temperature of about 250 ° C. by a plasma CVD apparatus or the like to form an interlayer insulating film. After a photoresist 31 is formed on the interlayer insulating film, the silicon nitride film (SiNx) is patterned, and contact holes 32 are formed in the silicon nitride film (SiNx) by dry etching, for example.

次に、図18に示すように、例えば酸素プラズマによるアッシング工程を経た後、前述した実施形態1と同様にしてアミン系の剥離液などを用いてフォトレジストを剥離してから、ITO膜を成膜し、ウェットエッチングによるパターニングを行って透明画素電極5を形成する。   Next, as shown in FIG. 18, after an ashing process using, for example, oxygen plasma, the photoresist is stripped using an amine-based stripping solution in the same manner as in the first embodiment, and then an ITO film is formed. Then, the transparent pixel electrode 5 is formed by patterning by wet etching.

このようにして作製されたポリシリコンTFT基板では、ドレイン電極29は透明画素電極5に直接接続されている。   In the polysilicon TFT substrate thus manufactured, the drain electrode 29 is directly connected to the transparent pixel electrode 5.

次に、トランジスタの特性を安定させるため、例えば250℃程度で1時間程度アニールすると、ポリシリコンTFTアレイ基板が完成する。   Next, in order to stabilize the characteristics of the transistor, for example, annealing is performed at about 250 ° C. for about 1 hour to complete a polysilicon TFT array substrate.

第2の実施形態に係るTFT基板、および該TFT基板を備えた液晶表示装置によれば、前述した第1の実施形態に係るTFT基板と同様の効果が得られる。   According to the TFT substrate according to the second embodiment and the liquid crystal display device including the TFT substrate, the same effects as those of the TFT substrate according to the first embodiment described above can be obtained.

このようにして得られるTFTアレイ基板を用い、前述した実施形態1のTFT基板と同様にして例えば前記図1に示す液晶表示装置を完成させる。   Using the TFT array substrate thus obtained, for example, the liquid crystal display device shown in FIG. 1 is completed in the same manner as the TFT substrate of Embodiment 1 described above.

以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例によって制限を受けるものではなく、上記・下記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。   EXAMPLES Hereinafter, the present invention will be described in more detail with reference to examples. However, the present invention is not limited by the following examples, and appropriate modifications are made within a range that can meet the above and the following purposes. Of course, it is possible to implement them, and they are all included in the technical scope of the present invention.

表1および表2に示す種々の合金組成のAl合金膜(膜厚=300nm)を、アルバック社製のロードロック式スパッタリング装置CS−200を用い、DCマグネトロン・スパッタ法にて下記の条件で成膜した。
・基板:洗浄済みガラス基板(コーニング社製 Eagle2000)
・DCパワー:total 500W
・基板温度:25℃(室温)
・雰囲気ガス:Ar
・Arガス圧:2mTorr
An Al alloy film (film thickness = 300 nm) having various alloy compositions shown in Table 1 and Table 2 was formed under the following conditions by DC magnetron sputtering using a load lock type sputtering apparatus CS-200 manufactured by ULVAC. Filmed.
・ Substrate: Glass substrate after cleaning (Corning Eagle 2000)
・ DC power: total 500W
-Substrate temperature: 25 ° C (room temperature)
・ Atmospheric gas: Ar
Ar gas pressure: 2 mTorr

上記成膜時に、真空排気時の到達真空度を制御して、残留酸素分圧を1×10−8Torr以上となるように調整することによって、Al合金内で析出物核の起点を微細に分散させた。尚、上記種々の合金組成のAl合金膜は、合金元素種類の異なる、Alと合金元素からなる種々の2成分系ターゲットを複数用いて形成した。 At the time of film formation, by controlling the ultimate vacuum at the time of evacuation and adjusting the residual oxygen partial pressure to be 1 × 10 −8 Torr or more, the origin of precipitate nuclei is made fine within the Al alloy. Dispersed. The Al alloy films having various alloy compositions described above were formed by using a plurality of various binary component targets composed of Al and alloy elements, which are different in the kind of alloy elements.

また実施例で用いた種々のAl合金膜における各合金元素の含有量は、ICP発光分析(誘導結合プラズマ発光分析)法によって求めた。   The content of each alloy element in the various Al alloy films used in the examples was determined by ICP emission analysis (inductively coupled plasma emission analysis).

次に、成膜後の試料に対し、TFT基板作成時に加わる熱履歴を模擬した熱処理(窒素フロー中にて330℃で30分間加熱)を施して析出物を析出させた。   Next, a heat treatment (heating at 330 ° C. for 30 minutes in a nitrogen flow) simulating a heat history applied when the TFT substrate was formed was applied to the sample after film formation to deposit precipitates.

この様にして析出した析出物を、反射SEM(走査型電子顕微鏡)で観察し、後述する写真に示す通り、白くスポット状に確認される個々の析出物(加速電圧1keV(表面近傍)で見えた析出物)の粒径を、(長軸+短軸)/2として算出した。また、最大析出物の粒径と、粒径が100nm超の析出物の密度(10−6cm内に存在する粒径100nm超の析出物の個数)は、次の様にして求めた。即ち、SEMを用い125μm×100μmの視野にて観察された粒径が100nm超の析出物の個数を求め、10−6cmあたりの個数に換算した。 The precipitates thus deposited were observed with a reflection SEM (scanning electron microscope), and as shown in the photograph described later, individual precipitates (acceleration voltage 1 keV (near the surface)) confirmed as white spots were seen. The particle size of the precipitate was calculated as (major axis + minor axis) / 2. Further, the particle size of the maximum precipitate and the density of the precipitates having a particle size exceeding 100 nm (the number of precipitates having a particle size exceeding 100 nm present in 10 −6 cm 2 ) were obtained as follows. That is, the number of precipitates having a particle size of more than 100 nm observed in a 125 μm × 100 μm field of view was obtained using SEM and converted to the number per 10 −6 cm 2 .

そして、以下の通り評価した。即ち、10μm角のコンタクトホール内に観察される黒点(黒点状のエッチング痕)は1個未満が好ましく、かつ上記黒点(黒点状のエッチング痕)は、粒径が100nmを越える大きな析出物周囲で生じることから、上記粒径が100nmを超える大きな析出物の密度が低いことが望ましい。この様な観点から、上記SEM観察で求めた析出物のサイズについて、下記の通り評価した。
・最大析出物の粒径が100nm未満であるか、または粒径が100nmを超える析出物が10−6cmあたり1個以下のものを○とする。
・最大析出物の粒径が100〜120nmでかつ粒径が100nmを超える析出物が10−6cmあたり1個超2個以下のものを△とする。
・最大析出物の粒径が120nm超であるか、粒径が100nmを超える析出物が10−6cmあたり2個超である場合を×とする。
And it evaluated as follows. That is, the number of black spots (black spot-like etching traces) observed in a 10 μm square contact hole is preferably less than one, and the black spots (black spot-like etching traces) are around large precipitates having a particle size exceeding 100 nm. For this reason, it is desirable that the density of large precipitates having a particle size exceeding 100 nm is low. From such a viewpoint, the size of the precipitate obtained by the SEM observation was evaluated as follows.
-The thing whose particle size of a largest precipitate is less than 100 nm, or a precipitate with a particle size exceeding 100 nm is 1 or less per 10 < -6 > cm < 2 > is set as (circle).
- the particle size of the largest precipitates precipitates 100~120nm a and particle size exceeds 100nm is to those 10 -6 cm 2 per one than 2 or less △.
-The case where the particle size of the largest precipitate is more than 120 nm or the number of the precipitates having a particle size exceeding 100 nm is more than 2 per 10 −6 cm 2 is defined as x.

次いで、アミン系レジスト剥離液水溶液への浸漬試験を、フォトレジスト剥離液の洗浄工程を模擬し、以下のプロセスで行った。即ち、pH10.5に調整したアミン系剥離液(液温25℃)に1分間浸漬した後に、上記アミン系レジスト剥離液水溶液をpH9.5に調整したもの(液温25℃)に5分間浸漬後、流水洗浄を30秒間実施した。この様にして得られた試料を用い、光学顕微鏡観察(倍率1000倍)を行い、全体を観察して平均的視野と判断された1視野(1視野のサイズは凡そ130μm×100μm)の析出物周囲のエッチング痕(黒点状のエッチング痕)の有無が確認できるかについて観察した。   Subsequently, the immersion test in the aqueous solution of the amine-based resist stripping solution was performed by the following process, simulating the cleaning process of the photoresist stripping solution. That is, after immersing in an amine stripping solution adjusted to pH 10.5 (liquid temperature 25 ° C.) for 1 minute and then immersing the aqueous amine resist stripping solution in pH 9.5 (liquid temperature 25 ° C.) for 5 minutes. Then, running water washing was performed for 30 seconds. Using the sample thus obtained, optical microscope observation (magnification 1000 times) was carried out, and the precipitates of one field of view (the size of one field of view is approximately 130 μm × 100 μm) that was judged as an average field by observing the whole It was observed whether the presence or absence of surrounding etching marks (black dot-shaped etching marks) could be confirmed.

そして、
・視認される黒点が1個以下のものを○
・視認される黒点が1個超2個以下のものを△
・視認される黒点の密度が2個超のものを×
と評価した。
And
・ Those with 1 or less visible black spots
・ If the number of visible black spots is more than 1 and less than 2
-The density of visible black spots is more than 2 ×
It was evaluated.

これらの結果を表1および表2に示す。   These results are shown in Tables 1 and 2.

表1および表2に示す結果から、次のことが分かる。まず規定量のGe、X群元素およびQ群元素を含み、かつ推奨される方法で形成したAl合金膜は、粗大な析出物が抑制され、結果としてアミン系剥離液水溶液に暴露させても黒点が視認されず、良好なAl合金膜表面を実現できることがわかった。   From the results shown in Tables 1 and 2, the following can be understood. First, the Al alloy film containing the prescribed amounts of Ge, X group element, and Q group element and formed by the recommended method suppresses coarse precipitates. As a result, even when exposed to an amine-based stripping solution aqueous solution, black spots It was found that a good Al alloy film surface could be realized.

これに対し、推奨される方法でAl合金膜を形成しなかった(即ち、成膜時の真空排気時の到達真空度を制御して、残留酸素分圧を1×10−8Torr以上としなかった)場合には、Al合金内で析出物核を微細に分散させることができず、粗大な析出物が析出した。そしてその結果、アミン系剥離液水溶液に暴露させたときに黒点が視認される結果となった。 On the other hand, the Al alloy film was not formed by the recommended method (that is, the ultimate vacuum at the time of vacuum evacuation at the time of film formation was controlled, and the residual oxygen partial pressure was not set to 1 × 10 −8 Torr or more. In this case, precipitate nuclei could not be finely dispersed in the Al alloy, and coarse precipitates were deposited. As a result, black spots were visually recognized when exposed to an aqueous amine stripping solution.

析出物を観察した例として、参考までに、No.20、No.19およびNo.8の反射SEM観察写真を図19〜21にそれぞれ示す。これらの写真において、規定の成分組成を満たさないNo.20(図19)では、白いスポット状に観察される析出物が粗大となっている。これに対し、規定の成分組成を満たし、かつ推奨される条件でAl合金膜を形成したNo.19(図20)では、析出物が微細となっている。また、合金元素としてNiを含むNo.8(図21)では、上記No.19よりも更に析出物が微細となっていることがわかる。   As an example of observing the precipitate, for reference, No. 20, no. 19 and no. 8 reflection SEM observation photographs are shown in FIGS. In these photographs, No. which does not satisfy the prescribed component composition. In FIG. 20 (FIG. 19), the precipitates observed as white spots are coarse. On the other hand, No. 1 satisfying the prescribed component composition and having an Al alloy film formed under the recommended conditions. In FIG. 19 (FIG. 20), the precipitate is fine. Also, No. containing Ni as an alloying element. 8 (FIG. 21) It can be seen that the precipitates are finer than 19.

上記No.20、No.19およびNo.8について、剥離液水溶液浸漬を行った後の光学顕微鏡観察も図22〜24にそれぞれ示す。これらの写真から、粗大な析出物が存在していたNo.20(図22)では、黒点状の腐食痕がかなり目立っていることがわかる。これに対し、析出物が微細であるNo.19(図23)では、黒点状の腐食痕がほとんどわからず、No.8(図24)についてはほぼ皆無であることがわかる。   No. above. 20, no. 19 and no. 8 is also shown in FIGS. 22 to 24, respectively. From these photographs, no. In FIG. 20 (FIG. 22), it can be seen that the black spot-like corrosion marks are considerably conspicuous. On the other hand, no. 19 (FIG. 23), almost no black spot-like corrosion marks are seen. It can be seen that there is almost nothing for 8 (FIG. 24).

図1は、アモルファスシリコンTFT基板が適用される代表的な液晶ディスプレイの構成を示す概略断面拡大説明図である。FIG. 1 is an enlarged schematic cross-sectional explanatory view showing a configuration of a typical liquid crystal display to which an amorphous silicon TFT substrate is applied. 図2は、本発明の第1の実施形態に係るTFT基板の構成を示す概略断面説明図である。FIG. 2 is a schematic cross-sectional explanatory view showing the configuration of the TFT substrate according to the first embodiment of the present invention. 図3は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 3 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図4は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 4 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図5は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 5 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図6は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 6 is an explanatory view showing an example of the manufacturing process of the TFT substrate shown in FIG. 2 in order. 図7は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 7 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図8は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 8 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図9は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 9 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図10は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 10 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図11は、本発明の第2の実施形態に係るTFT基板の構成を示す概略断面説明図である。FIG. 11 is a schematic cross-sectional explanatory view showing a configuration of a TFT substrate according to the second embodiment of the present invention. 図12は、図11に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 12 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 11 in order. 図13は、図11に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 13 is an explanatory view showing, in order, an example of a manufacturing process of the TFT substrate shown in FIG. 図14は、図11に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 14 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 11 in order. 図15は、図11に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 15 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 11 in order. 図16は、図11に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 16 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 11 in order. 図17は、図11に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 17 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 11 in order. 図18は、図11に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 18 is an explanatory view showing, in order, an example of the manufacturing process of the TFT substrate shown in FIG. 図19は、Al−0.2原子%Ni−0.35原子%La合金膜のSEM観察写真である。FIG. 19 is a SEM observation photograph of an Al-0.2 atomic% Ni-0.35 atomic% La alloy film. 図20は、Al−0.5原子%Ge−0.02原子%Sn−0.2原子%La合金膜のSEM観察写真である。FIG. 20 is an SEM observation photograph of an Al-0.5 atomic% Ge-0.02 atomic% Sn-0.2 atomic% La alloy film. 図21は、Al−0.5原子%Ge−0.1原子%Ni−0.2原子%La合金膜のSEM観察写真である。FIG. 21 is a SEM observation photograph of an Al-0.5 atomic% Ge-0.1 atomic% Ni-0.2 atomic% La alloy film. 図22は、Al−0.2原子%Ni−0.35原子%La合金膜の光学顕微鏡観察写真である。FIG. 22 is an optical microscopic photograph of an Al-0.2 atomic% Ni-0.35 atomic% La alloy film. 図23は、Al−0.5原子%Ge−0.02原子%Sn−0.2原子%Laの光学顕微鏡観察写真である。FIG. 23 is an optical microscopic photograph of Al-0.5 atomic% Ge-0.02 atomic% Sn-0.2 atomic% La. 図24は、Al−0.5原子%Ge−0.1原子%Ni−0.2原子%La合金膜の光学顕微鏡観察写真である。FIG. 24 is an optical microscope observation photograph of an Al-0.5 atomic% Ge-0.1 atomic% Ni-0.2 atomic% La alloy film.

符号の説明Explanation of symbols

1 TFT基板
2 対向基板
3 液晶層
4 薄膜トランジスタ(TFT)
5 透明画素電極(透明導電膜)
6 配線部
7 共通電極
8 カラーフィルタ
9 遮光膜
10 偏光板
11 配向膜
12 TABテープ
13 ドライバ回路
14 制御回路
15 スペーサー
16 シール材
17 保護膜
18 拡散板
19 プリズムシート
20 導光板
21 反射板
22 バックライト
23 保持フレーム
24 プリント基板
25 走査線
26 ゲート電極
27 ゲート絶縁膜
28 ソース電極
29 ドレイン電極
30 保護膜(窒化シリコン膜)
31 フォトレジスト
32 コンタクトホール
33 アモルファスシリコンチャネル膜(活性半導体膜)
34 信号線
52、53 バリアメタル層
55 ノンドーピング水素化アモルファスシリコン膜(a−Si−H)
56 n+型水素化アモルファスシリコン膜(n+a−Si−H)
1 TFT substrate 2 Counter substrate 3 Liquid crystal layer 4 Thin film transistor (TFT)
5 Transparent pixel electrode (transparent conductive film)
6 Wiring section 7 Common electrode 8 Color filter 9 Light shielding film 10 Polarizing plate 11 Alignment film 12 TAB tape 13 Driver circuit 14 Control circuit 15 Spacer 16 Sealing material 17 Protective film 18 Diffuser 19 Prism sheet 20 Light guide plate 21 Reflector 22 Backlight 23 holding frame 24 printed circuit board 25 scanning line 26 gate electrode 27 gate insulating film 28 source electrode 29 drain electrode 30 protective film (silicon nitride film)
31 Photoresist 32 Contact hole 33 Amorphous silicon channel film (active semiconductor film)
34 Signal lines 52 and 53 Barrier metal layer 55 Non-doped hydrogenated amorphous silicon film (a-Si-H)
56 n + type hydrogenated amorphous silicon film (n + a-Si-H)

Claims (11)

表示装置の基板上で、透明導電膜と直接接続されるAl合金膜であって、
該Al合金膜は、Geを0.2〜2.0原子%、および元素群X(Ag、In、Sn、Ni、Co、Cu)より選択される少なくとも1種の元素を含むと共に、希土類元素と高融点金属群(Ti、Ta、V、Nb、Mo、W、Cr、Zr、Hf)からなる元素群Qより選択される少なくとも1種の元素を0.02〜1原子%含み、かつ、
粒径が100nmを超える析出物が10−6cmあたり1個以下であることを特徴とする表示装置用Al合金膜。
An Al alloy film directly connected to the transparent conductive film on the substrate of the display device,
The Al alloy film contains 0.2 to 2.0 atomic% of Ge and at least one element selected from element group X (Ag, In, Sn, Ni, Co, Cu), and a rare earth element And 0.02-1 atomic% of at least one element selected from the element group Q consisting of the refractory metal group (Ti, Ta, V, Nb, Mo, W, Cr, Zr, Hf), and
An Al alloy film for a display device, wherein the number of precipitates having a particle size exceeding 100 nm is 1 or less per 10 −6 cm 2 .
前記元素群Xのうち、Ni、CoおよびCuよりなる群から選択される少なくとも1種の元素を0.02〜0.5原子%含む請求項1に記載の表示装置用Al合金膜。   2. The Al alloy film for a display device according to claim 1, comprising 0.02 to 0.5 atomic% of at least one element selected from the group consisting of Ni, Co, and Cu in the element group X. 3. 前記元素群Xのうち、Agを0.1〜0.6原子%含む請求項1または2に記載の表示装置用Al合金膜。   The Al alloy film for a display device according to claim 1, wherein the element group X contains 0.1 to 0.6 atomic percent of Ag. 前記元素群Xのうち、Inおよび/またはSnを0.02〜0.5原子%含む請求項1〜3のいずれかに記載の表示装置用Al合金膜。   The Al alloy film for a display device according to any one of claims 1 to 3, comprising 0.02 to 0.5 atomic% of In and / or Sn in the element group X. 前記元素群Xの元素の含有量が、下記式(1)を満たす請求項1〜4のいずれかに記載の表示装置用Al合金膜。
2Ag+10(In+Sn+Ni+Co+Cu)≦5 …(1)
[式(1)中、Ag、In、Sn、Ni、Co、Cuは、Al合金膜に含まれる各元素の含有量(単位は原子%)を示す]
The Al alloy film for a display device according to any one of claims 1 to 4, wherein an element content of the element group X satisfies the following formula (1).
2Ag + 10 (In + Sn + Ni + Co + Cu) ≦ 5 (1)
[In the formula (1), Ag, In, Sn, Ni, Co, Cu indicate the content of each element contained in the Al alloy film (unit: atomic%)]
請求項1〜5のいずれかに記載の表示装置用Al合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置。   6. A display device, wherein the Al alloy film for a display device according to claim 1 is used for a thin film transistor. Geを0.2〜2.0原子%、および元素群X(Ag、In、Sn、Ni、Co、Cu)より選択される少なくとも1種の元素を含むと共に、希土類元素と高融点金属群(Ti、Ta、V、Nb、Mo、W、Cr、Zr、Hf)からなる元素群Qより選択される少なくとも1種の元素を0.02〜1原子%含み、残部がAlおよび不可避不純物であることを特徴とするスパッタリングターゲット。   It contains at least one element selected from 0.2 to 2.0 atomic% Ge and element group X (Ag, In, Sn, Ni, Co, Cu), and includes a rare earth element and a refractory metal group ( (Ti, Ta, V, Nb, Mo, W, Cr, Zr, Hf) containing at least one element selected from element group Q consisting of 0.02 to 1 atomic%, with the balance being Al and inevitable impurities A sputtering target characterized by that. 前記元素群Xのうち、Ni、CoおよびCuよりなる群から選択される少なくとも1種の元素を0.02〜0.5原子%含む請求項7に記載のスパッタリングターゲット。   The sputtering target according to claim 7, comprising 0.02 to 0.5 atomic% of at least one element selected from the group consisting of Ni, Co, and Cu in the element group X. 前記元素群Xのうち、Agを0.1〜0.6原子%含む請求項7または8に記載のスパッタリングターゲット。   The sputtering target according to claim 7 or 8 which contains 0.1-0.6 atomic% of Ag among said element group X. 前記元素群Xのうち、Inおよび/またはSnを0.02〜0.5原子%含む請求項7〜9のいずれかに記載のスパッタリングターゲット。   The sputtering target according to any one of claims 7 to 9, comprising 0.02 to 0.5 atomic% of In and / or Sn in the element group X. 前記元素群Xの元素の含有量が、下記式(1)を満たす請求項7〜10のいずれかに記載のスパッタリングターゲット。
2Ag+10(In+Sn+Ni+Co+Cu)≦5 …(1)
[式(1)中、Ag、In、Sn、Ni、Co、Cuは、Al合金膜に含まれる各元素の含有量(単位は原子%)を示す]
The sputtering target according to any one of claims 7 to 10, wherein an element content of the element group X satisfies the following formula (1).
2Ag + 10 (In + Sn + Ni + Co + Cu) ≦ 5 (1)
[In the formula (1), Ag, In, Sn, Ni, Co, Cu indicate the content of each element contained in the Al alloy film (unit: atomic%)]
JP2008284893A 2008-11-05 2008-11-05 Al alloy film for display device, display device and sputtering target Expired - Fee Related JP5357515B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008284893A JP5357515B2 (en) 2008-11-05 2008-11-05 Al alloy film for display device, display device and sputtering target
KR1020117010296A KR20110065564A (en) 2008-11-05 2009-11-05 Al alloy film for display device, display device and sputtering target
CN2009801427158A CN102197335A (en) 2008-11-05 2009-11-05 Al alloy film for display device, display device and sputtering target
TW098137601A TW201033378A (en) 2008-11-05 2009-11-05 Al alloy film for display device, display device, and sputtering target
US13/122,937 US20110198602A1 (en) 2008-11-05 2009-11-05 Aluminum alloy film for display device, display device, and sputtering target
PCT/JP2009/068923 WO2010053135A1 (en) 2008-11-05 2009-11-05 Al alloy film for display device, display device and sputtering target

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008284893A JP5357515B2 (en) 2008-11-05 2008-11-05 Al alloy film for display device, display device and sputtering target

Publications (2)

Publication Number Publication Date
JP2010114226A true JP2010114226A (en) 2010-05-20
JP5357515B2 JP5357515B2 (en) 2013-12-04

Family

ID=42302570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008284893A Expired - Fee Related JP5357515B2 (en) 2008-11-05 2008-11-05 Al alloy film for display device, display device and sputtering target

Country Status (1)

Country Link
JP (1) JP5357515B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785927B2 (en) 2010-12-28 2014-07-22 Idemitsu Kosan Co., Ltd. Laminate structure including oxide semiconductor thin film layer, and thin film transistor
US9153536B2 (en) 2011-05-17 2015-10-06 Kobe Steel, Ltd. Al alloy film for semiconductor device
JP2017203666A (en) * 2016-05-10 2017-11-16 株式会社アルバック Manufacturing method of moisture detecting element, manufacturing method of water disintegrating wiring film, manufacturing method of water disintegrating thin film, and moisture detecting element
US10365520B2 (en) 2011-09-28 2019-07-30 Kobe Steel, Ltd. Wiring structure for display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790552A (en) * 1993-07-27 1995-04-04 Kobe Steel Ltd Al alloy thin film and its production and sputtering target for forming al alloy thin film
JP2004214606A (en) * 2002-12-19 2004-07-29 Kobe Steel Ltd Display device, method of manufacturing same, and sputtering target
JP2005171378A (en) * 2003-11-20 2005-06-30 Hitachi Metals Ltd Al ALLOY FILM FOR WIRING FILM AND SPUTTERING TARGET MATERIAL FOR FORMING WIRING FILM
JP2006261636A (en) * 2005-02-17 2006-09-28 Kobe Steel Ltd Thin film transistor substrate, display device, sputtering target therefor
JP2007157917A (en) * 2005-12-02 2007-06-21 Kobe Steel Ltd Thin-film transistor substrate and display device
JP2008098611A (en) * 2006-09-15 2008-04-24 Kobe Steel Ltd Display device
JP2008160058A (en) * 2006-11-30 2008-07-10 Kobe Steel Ltd Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790552A (en) * 1993-07-27 1995-04-04 Kobe Steel Ltd Al alloy thin film and its production and sputtering target for forming al alloy thin film
JP2004214606A (en) * 2002-12-19 2004-07-29 Kobe Steel Ltd Display device, method of manufacturing same, and sputtering target
JP2005171378A (en) * 2003-11-20 2005-06-30 Hitachi Metals Ltd Al ALLOY FILM FOR WIRING FILM AND SPUTTERING TARGET MATERIAL FOR FORMING WIRING FILM
JP2006261636A (en) * 2005-02-17 2006-09-28 Kobe Steel Ltd Thin film transistor substrate, display device, sputtering target therefor
JP2007157917A (en) * 2005-12-02 2007-06-21 Kobe Steel Ltd Thin-film transistor substrate and display device
JP2008098611A (en) * 2006-09-15 2008-04-24 Kobe Steel Ltd Display device
JP2008160058A (en) * 2006-11-30 2008-07-10 Kobe Steel Ltd Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785927B2 (en) 2010-12-28 2014-07-22 Idemitsu Kosan Co., Ltd. Laminate structure including oxide semiconductor thin film layer, and thin film transistor
US9153536B2 (en) 2011-05-17 2015-10-06 Kobe Steel, Ltd. Al alloy film for semiconductor device
US10365520B2 (en) 2011-09-28 2019-07-30 Kobe Steel, Ltd. Wiring structure for display device
JP2017203666A (en) * 2016-05-10 2017-11-16 株式会社アルバック Manufacturing method of moisture detecting element, manufacturing method of water disintegrating wiring film, manufacturing method of water disintegrating thin film, and moisture detecting element

Also Published As

Publication number Publication date
JP5357515B2 (en) 2013-12-04

Similar Documents

Publication Publication Date Title
WO2010053135A1 (en) Al alloy film for display device, display device and sputtering target
JP4117001B2 (en) Thin film transistor substrate, display device, and sputtering target for display device
TWI356498B (en)
KR101124831B1 (en) Display device, process for producing the display device, and sputtering target
JP5368867B2 (en) Al alloy film for display device, display device and sputtering target
KR101428349B1 (en) Al alloy film for display device
WO2012043490A1 (en) Al alloy film, wiring structure having al alloy film, and sputtering target used in producing al alloy film
JP5357515B2 (en) Al alloy film for display device, display device and sputtering target
JP2010262991A (en) Al alloy film for display device having superior developer resistance, display device, and sputtering target
JP2008124499A (en) Thin-film transistor substrate, display device, and sputtering target for display device
JP5374111B2 (en) Display device and Cu alloy film used therefor
JP2009282514A (en) Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET
JP2011209756A (en) Display device, method for manufacturing the same, and sputtering target
JP2010134458A (en) Al alloy film for display, display and sputtering target
JP4886285B2 (en) Display device
TW200914971A (en) Display device and sputtering target
KR20100060003A (en) Display device and cu alloy film for use in the display device
WO2008066030A1 (en) Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET
JP2010165865A (en) Al-ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND Al-ALLOY SPUTTERING TARGET
JP2006339666A (en) Sputtering target for forming aluminum-alloy film
TW201030819A (en) Al alloy film for display device, thin film transistor substrate, method for manufacturing same, and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130830

R150 Certificate of patent or registration of utility model

Ref document number: 5357515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees