JP2010113667A - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP2010113667A
JP2010113667A JP2008287884A JP2008287884A JP2010113667A JP 2010113667 A JP2010113667 A JP 2010113667A JP 2008287884 A JP2008287884 A JP 2008287884A JP 2008287884 A JP2008287884 A JP 2008287884A JP 2010113667 A JP2010113667 A JP 2010113667A
Authority
JP
Japan
Prior art keywords
cpu
processor
stopped
information processing
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008287884A
Other languages
English (en)
Inventor
Hitoshi Yamamoto
整 山本
Hirokazu Takada
浩和 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008287884A priority Critical patent/JP2010113667A/ja
Publication of JP2010113667A publication Critical patent/JP2010113667A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Multi Processors (AREA)

Abstract

【課題】停止対象のCPUの切り離しを短時間で行なうことが可能な情報処理装置を提供すること。
【解決手段】複数のランキュー#0〜#2(9〜11)は、複数のCPU#0〜#2(1〜3)のそれぞれに対応して設けられ、複数のCPU#0〜#2(1〜3)のそれぞれに割当てられた実行待ちアプリケーションが登録される。停止対象のCPUに割当てられた処理が停止対象のCPU以外のCPUに割当てられる。ディスパッチ処理部#0〜#2(12〜14)は、停止対象のCPU以外のCPUに対応するランキューおよび当該CPUに割当てられた停止対象のCPUに対応するランキューに登録されるアプリケーションの中からアプリケーションを選択してディスパッチ処理を行なう。そして、CPU停止処理部#0〜#2(21〜23)は、停止対象のプロセッサの動作を停止させる。したがって、停止対象のCPUの切り離しを短時間で行なうことが可能となる。
【選択図】図1

Description

本発明は、複数のCPU(Central Processing Unit)を搭載した情報処理装置に関し、特に、稼動状態にあるCPUの切り離しを高速に行なうことが可能な情報処理装置に関する。
近年、情報処理装置の高速化、高機能化が進んでおり、それに伴って高信頼システムの構築が不可欠となってきている。このような高信頼システムを構築するために使用される機能の1つとして、CPUボードのオンライン交換などの対応を可能にしたCPU Hot Plug機能を挙げることができる。
Hot Plugとは、システムを停止させることなくシステムの構成デバイスを追加・削除する機能であり、特に、稼動中のCPUをOS(Operating System)から切り離す機能をCPU Hot Remove、停止中のCPUをOS配下に追加する機能をCPU Hot Addと呼ぶ。
一方、システムの消費電力を削減する技術の開発も進んでいる。システムの消費電力を削減する方法の1つとして、動作することにより電力を消費しているハードウェアモジュールを省電力モードに状態遷移させる方法を挙げることができる。ハードウェアモジュールが電源オフ状態になっている時間が長いほど、より消費電力を削減することができる。動作中のCPUを省電力モードである電源オフ状態に遷移させるために、上述のCPU Hot Remove機能を使用することができる。これに関連する技術として、下記の非特許文献1に開示された技術がある。
非特許文献1においては、CPU Hot Removeを実現するために、CPU毎に所持する構造体・変数の開放、idle,Ksoftirqd,migration_threadなどのカーネルスレッドの停止、CPU停止に伴うIRQの設定変更、対象CPUのrunqueue上のプロセスを他のrunqueueへ移動、CPU停止時のキャッシュのflushとCPUのHALT処理、同期処理などの機能が必要であることが記載されている。
菅沼公夫他、「LinuxにおけるCPU/Memory/IOのHot Plugサポート」、Linux Conference 2002、PP. 4-7、2002年9月19日
従来の高信頼システムにおいては、CPUの切り離し、追加をより安全に行なうために、その実行速度よりも確実性により重点が置かれており、これがCPU Hot Plugの処理時間が長くなる原因となっている。また、システムのスループット性能を向上させるためにCPU間同期の後処理などを遅延実行しており、CPU Hot Plug実行時にこの遅延実行の完了を待たなければならず、CPU Hot Plugの処理時間がさらに延長される原因となっている。
本発明は、上記問題点を解決するためになされたものであり、その目的は、停止対象のCPUの切り離しを短時間で行なうことが可能な情報処理装置を提供することである。
本発明の一実施例によれば、複数のCPUを搭載した情報処理装置が提供される。複数のランキューは、複数のCPUのそれぞれに対応して設けられ、複数のCPUのそれぞれに割当てられた実行待ちアプリケーションが登録される。停止対象のCPUに割当てられた処理が停止対象のCPU以外のCPUに割当てられる。ディスパッチ処理部は、停止対象のCPU以外のCPUに対応するランキューおよび当該CPUに割当てられた停止対象のCPUに対応するランキューに登録されるアプリケーションの中からアプリケーションを選択してディスパッチ処理を行なう。そして、CPU停止処理部は、停止対象のプロセッサの動作を停止させる。
この実施例によれば、停止対象のCPUに割当てられた処理が停止対象のCPU以外のCPUに割当てられるので、停止対象のCPUの切り離しを短時間で行なうことが可能となる。
図1は、本発明の実施の形態における情報処理装置の機能的構成を示すブロック図である。この情報処理装置は、CPU#0〜#2(1〜3)と、記憶装置4と、ディスパッチ処理部#0〜#2(12〜14)と、ディスパッチ選択処理部#0〜#2(15〜17)と、CPU識別子選択処理部#0〜#2(18〜20)と、CPU停止処理部#0〜#2(21〜23)と、CPU間割込み処理部#0〜#2(24〜26)と、タイマ#0〜#2(27〜29)とを含む。なお、図1は、CPUが3個搭載される場合の構成例であるが、CPUの数はこれに限定されるものではない。
また、記憶装置4は、CPU識別子変換テーブル5と、アプリケーション(AP)群#0〜#2(6〜8)と、ランキュー#0〜#2(9〜11)とを含む。なお、記憶装置4は、SDRAM(Synchronous Dynamic Random Access Memory)、フラッシュメモリ、ハードディスクなどによって構成されるが、アプリケーションプログラム、データなどを記憶できる装置であればどのようなものでも構わない。
CPU識別子変換テーブル5は、CPU識別子(CPUID)と仮想CPU識別子(VID)との対応を示すテーブルである。このCPU識別子変換テーブル5の詳細については後述する。
AP群#0〜#2(6〜8)は、対応するCPU#0〜#2(1〜3)のそれぞれによって実行されるアプリケーションプログラム群であるが、後述のようにCPUのいずれかを停止させる場合には、そのAP群が他の動作中のCPUに割り当てられる。
ランキュー#0〜#2(9〜11)は、実行可能な状態にあるアプリケーションのリストを記憶しており、それぞれがCPU#0〜#2(1〜3)に対応している。したがって、たとえば、ランキュー#0(9)にはCPU#0(1)によって実行されるAP群#0(6)の中で実行可能なアプリケーションのリストが記憶されている。
ディスパッチ処理部#0〜#2(12〜14)は、対応するランキュー#0〜#2(9〜11)を参照してCPU#0〜2(1〜3)によって実行されるアプリケーションを選択してディスパッチ処理を行なう。
たとえば、ディスパッチ処理部#0〜#2(1〜3)は、アプリケーション個別に設定されている優先度の情報に基づいて、どのアプリケーションをどのような頻度で実行するかを決定する。基本的には、優先度が高いアプリケーションにはより多くのプロセッサ時間を割り当て、また優先度が高いアプリケーションから順に実行されるように制御を行なう。
また、各アプリケーションにはプロセッサを利用できる時間(タイム・スライス)が設定されており、優先度が高いアプリケーションであっても、タイムスライスを使い切ってしまえばそのアプリケーションが実行されなくなり、より優先度が低いアプリケーションが実行されるようになる。
ディスパッチ選択処理部#0〜#2(15〜17)はそれぞれが互いに接続されており、ディスパッチ処理部#0〜#2(12〜14)によって選択されたアプリケーションをいずれのCPUにも送ることが可能である。たとえば、CPU#0(1)が、ディスパッチ選択処理部#0(15)およびディスパッチ選択処理部#2(17)を介してディスパッチ処理部#2(14)によって選択されたAP群#2(8)内のアプリケーションを受け、それを実行することが可能である。
CPU識別子選択処理部#0〜#2(18〜20)は、対応するCPU#0〜2(1〜3)のそれぞれに割り当てられたCPU識別子を選択する。このCPU識別子選択処理部#0〜#2(18〜20)の詳細については後述する。
CPU停止処理部#0〜#2(21〜23)は、対応するCPU#0〜#2(1〜3)を稼動状態から停止状態に遷移させる。たとえば、CPU停止処理部#0〜#2(21〜23)は、対応するCPU#0〜#2(1〜3)にHALT命令を実行させることによってCPUを停止させる。
CPU間割込み処理部#0〜#2(24〜26)は、対応するCPU#0〜#2(1〜3)によって指定されたCPU識別子に基づいて他のCPUに対するCPU間割込みを発生させる。
タイマ#0〜#2(27〜29)は、設定された時間が経過したときにタイマ割込みを発生させ、対応するCPU#0〜#2(1〜3)に出力する。CPU#0〜#2(1〜3)は、対応するタイマ#0〜#2(27〜29)からタイマ割込みを受けると、対応するディスパッチ処理部#0〜#2(12〜14)に対してディスパッチ処理を行なわせる。
なお、ディスパッチ処理部#0〜#2(12〜14)、ディスパッチ選択処理部#0〜#2(15〜17)、CPU識別子選択処理部#0〜#2(18〜20)、CPU停止処理部#0〜#2(21〜23)およびCPU間割込み処理部#0〜#2(24〜26)を、ハードウェアによって構成するようにしてもよいし、CPU#0〜#2(1〜3)がソフトウェアを実行することによって実現するようにしてもよい。
図2は、CPU識別子変換テーブル5の一例を示す図である。このCPU識別子変換テーブル5は、CPU識別子(実CPUの識別子)と仮想CPU識別子とを対応付けて記憶しており、CPU#0〜#2(1〜3)はこのCPU識別子変換テーブル5を参照することにより自CPUに割り付けられている停止中のCPUのCPU識別子を知ることができる。図2においては、CPU識別子“2”のCPUが停止中であり、そのCPUの識別子“2”が仮想CPU識別子“2”として、CPU識別子“0”のCPUに割り付けられていることを示している。
図3は、CPU停止処理部#0〜#2(21〜23)によるCPU停止の処理手順を説明するためのフローチャートである。まず、停止対象のCPUのCPU識別子が、CPU識別子変換テーブル5内の他のCPUの仮想CPU識別子リストに登録される(S301)。この処理は、停止対象のCPU自身が行なうようにしてもよいし、他のCPUが停止対象のCPUから通知を受けて行なうようにしてもよい。
次に、停止対象のCPUが対応するCPU停止処理部#0〜#2(21〜23)にCPU動作の停止を行なわせ(S302)、処理を終了する。
図4は、CPU#0〜#2(1〜3)によるアプリケーション実行開始の処理手順を説明するためのフローチャートである。まず、CPU#0〜#2(1〜3)は、対応するタイマ#0〜#2(27〜29)からタイマ割込みを受けると(S401)、対応するCPU識別子選択処理部#0〜#2(18〜20)に対して、CPU識別子変換テーブル5内の仮想CPU識別子リストから自CPUに割り当てられたCPU識別子を選択させる(S402)。
次に、CPU#0〜#2(1〜3)は、CPU識別子選択処理部#0〜#2(18〜20)によって選択されたCPU識別子を、対応するディスパッチ選択処理部#0〜#2(15〜17)に送ることにより、ディスパッチ処理を行なわせるディスパッチ処理部#0〜#2(12〜14)を選択させる(S403)。
次に、選択されたディスパッチ処理部#0〜#2(12〜14)が対応するAP群#0〜#2(6〜8)の中からアプリケーションを選択する(S404)。最後に、CPU#0〜#2(1〜3)は、選択されたアプリケーションを実行する(S405)。
ここで、CPU識別子変換テーブル5が図2に示す内容の場合における処理について具体的に説明する。図2に示すように、CPU識別子“2”のCPU(CPU#2(3))が停止中であり、仮想CPU識別子“2”がCPU識別子“0”のCPU(CPU#0(1))に割り当てられている。
CPU#0(1)がタイマ#0(27)からタイマ割込みを受けると(S401)、CPU識別子選択処理部#0(18)にCPU識別子変換テーブル5内の仮想CPU識別子リストから自CPUに割り当てられたCPU識別子を選択させる(S402)。このとき、CPU識別子“0”および“2”が選択される。
次に、CPU#0(1)は、CPU識別子“0”および“2”のいずれかを選択する。この選択方法としては、たとえば、予めCPU識別子に優先度を付けておき、その優先度に応じてCPU識別子を選択するようにしてもよいし、CPU識別子“0”に対応するアプリケーションの処理時間と、CPU識別子“2”に対応するアプリケーションの処理時間とが同じになるようにCPU識別子を選択するようにしてもよい。
CPU#0(1)は、選択したCPU識別子をディスパッチ選択処理部#0(15)に通知する。たとえば、ディスパッチ選択処理部#0(15)にCPU識別子“2”が通知されると、ディスパッチ選択処理部#0(15)は、ディスパッチ選択処理部#2(17)を介してディスパッチ処理部#2(14)を選択し、ディスパッチ処理を行なわせる(S403)。
このとき、ディスパッチ処理部#2(14)は、AP群#2(8)の中からアプリケーションを選択する(S404)。そして、CPU#0(1)は、ディスパッチ処理部#2(14)によって選択されたアプリケーションを実行する(S405)。
図5は、CPU間割込み処理部#0〜#2(24〜26)によるCPU間割込みの処理手順を説明するためのフローチャートである。この処理は、停止中の割込み処理を、そのCPU識別子が割り当てられたCPUに行わせるものである。まず、CPU#0〜#2(1〜3)は、CPU識別子変換テーブル5内の仮想識別子リストを参照して、割込みを送るCPU識別子がどのCPUに割当てられているかを判定し、そのCPUのCPU識別子を宛先CPU識別子とする(S501)。
そして、CPU#0〜#2(1〜3)は、対応するCPU間割込み処理部#0〜#2(24〜26)に対して宛先CPU識別子を指定する。このとき、対応のCPU間割込み処理部#0〜#2(24〜26)は、指定された宛先CPU識別子に対応するCPU間割込み処理部#0〜#2(24〜26)にCPU間割込みを送信する(S502)。CPU間割込みを受けたCPU間割込み処理部#0〜#2(24〜26)は、対応のCPU#0〜#2(1〜3)に対して割込みを出力する。
なお、停止対象のCPU識別子をどのCPUに割当てるかを決定する方法は複数存在する。第1の方法として、停止対象のCPUの処理を割当てるCPUを固定的に選択する方法が挙げられる。たとえば、CPU#2(3)が停止対象のとき、CPU#0(1)に割当てられることが予め決められている場合である。
第2の方法として、停止対象のCPUの処理を割当てるCPUを無作為(任意)に選択する方法が挙げられる。
第3の方法として、停止対象のCPUの処理を割当てるCPUを選択する際、既に他のCPUの仮想CPU識別子が割当てられているCPUを除外し、他のCPUの仮想CPU識別子が割当てられていないCPUの中から選択する方法が挙げられる。
第4の方法として、停止対象のCPUの処理を割当てるCPUを選択する際、稼動中のCPUが実行するアプリケーション数が平準化されるようにCPUを割当てる方法が挙げられる。たとえば、停止対象のCPUに対応するランキューを参照して割当てるアプリケーション数を抽出すると共に、稼動中のCPUに対応するランキューを参照することにより稼動中のCPUが実行するアプリケーション数を抽出する。そして、稼動中のCPUが実行するアプリケーション数が同じ程度になるように停止対象のCPUの仮想CPU識別子を割当てる。
以上説明したように、本実施の形態における情報処理装置によれば、CPU識別子変換テーブル5の仮想CPU識別子リストを変更することにより、停止対象のCPUに割り当てられているアプリケーション群を他のCPUに割当てるようにしたので、停止対象のCPUの切り離しを短時間で行なうことが可能となった。
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施の形態における情報処理装置の機能的構成を示すブロック図である。 CPU識別子変換テーブル5の一例を示す図である。 CPU停止処理部#0〜#2(21〜23)によるCPU停止の処理手順を説明するためのフローチャートである。 CPU#0〜#2(1〜3)によるアプリケーション実行開始の処理手順を説明するためのフローチャートである。 CPU間割込み処理部#0〜#2(24〜26)による割込みの処理手順を説明するためのフローチャートである。
符号の説明
1〜3 CPU、4 記憶装置、5 CPU識別子変換テーブル、6〜8 AP群、9〜11 ランキュー、12〜14 ディスパッチ処理部、15〜17 ディスパッチ選択処理部、18〜20 CPU識別子選択処理部、21〜23 CPU停止処理部、24〜26 CPU間割込み処理部、27〜29 タイマ。

Claims (7)

  1. 複数のプロセッサを搭載した情報処理装置であって、
    前記複数のプロセッサのそれぞれに対応して設けられ、前記複数のプロセッサのそれぞれに割当てられた実行待ちアプリケーションが登録される複数のランキューと、
    停止対象のプロセッサに割当てられた処理を前記停止対象のプロセッサ以外のプロセッサに割当てる割当手段と、
    前記停止対象のプロセッサ以外のプロセッサに対応するランキューおよび前記割当手段によって当該プロセッサに割当てられた前記停止対象のプロセッサに対応するランキューに登録されるアプリケーションの中からアプリケーションを選択してディスパッチ処理を行なうディスパッチ手段と、
    前記停止対象のプロセッサの動作を停止させる停止手段とを含む、情報処理装置。
  2. 前記情報処理装置はさらに、前記複数のプロセッサのそれぞれに割当てられたプロセッサの仮想識別子を記憶するテーブル手段を含み、
    前記ディスパッチ手段は、前記テーブル手段に記憶された仮想識別子に対応するプロセッサのランキューを参照してアプリケーションを選択する、請求項1記載の情報処理装置。
  3. 前記情報処理装置はさらに、前記複数のプロセッサ間で割込みの入出力を行なう際、前記テーブル手段に記憶される仮想識別子を参照して割込みを出力するプロセッサを決定する割込み処理手段を含む、請求項1または2記載の情報処理装置。
  4. 前記割当手段は、前記停止対象のプロセッサの処理を割当てるプロセッサを固定的に選択する、請求項1〜3のいずれかに記載の情報処理装置。
  5. 前記割当手段は、前記停止対象のプロセッサの処理を割当てるプロセッサを任意に選択する、請求項1〜3のいずれかに記載の情報処理装置。
  6. 前記割当手段は、前記停止対象のプロセッサの処理を割当てる際、既に他の停止対象のプロセッサの処理が割当てられているプロセッサを除外してプロセッサを選択する、請求項1〜3のいずれかに記載の情報処理装置。
  7. 前記割当手段は、前記停止対象のプロセッサの処理を割当てる際、前記停止対象のプロセッサ以外のプロセッサが実行するアプリケーション数が平準化されるようにプロセッサを選択する、請求項1〜3のいずれかに記載の情報処理装置。
JP2008287884A 2008-11-10 2008-11-10 情報処理装置 Withdrawn JP2010113667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008287884A JP2010113667A (ja) 2008-11-10 2008-11-10 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008287884A JP2010113667A (ja) 2008-11-10 2008-11-10 情報処理装置

Publications (1)

Publication Number Publication Date
JP2010113667A true JP2010113667A (ja) 2010-05-20

Family

ID=42302156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008287884A Withdrawn JP2010113667A (ja) 2008-11-10 2008-11-10 情報処理装置

Country Status (1)

Country Link
JP (1) JP2010113667A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210318973A1 (en) 2019-02-14 2021-10-14 International Business Machines Corporation Directed interrupt for multilevel virtualization
JP2022520713A (ja) * 2019-02-14 2022-04-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 有向割り込みの仮想化方法、システム、プログラム
US11734037B2 (en) 2019-02-14 2023-08-22 International Business Machines Corporation Directed interrupt virtualization with running indicator
US11829790B2 (en) 2019-02-14 2023-11-28 International Business Machines Corporation Directed interrupt virtualization with fallback

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210318973A1 (en) 2019-02-14 2021-10-14 International Business Machines Corporation Directed interrupt for multilevel virtualization
JP2022520713A (ja) * 2019-02-14 2022-04-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 有向割り込みの仮想化方法、システム、プログラム
US11734037B2 (en) 2019-02-14 2023-08-22 International Business Machines Corporation Directed interrupt virtualization with running indicator
JP7335339B2 (ja) 2019-02-14 2023-08-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 有向割り込みの仮想化方法、システム、プログラム
US11822493B2 (en) 2019-02-14 2023-11-21 International Business Machines Corporation Directed interrupt for multilevel virtualization
US11829790B2 (en) 2019-02-14 2023-11-28 International Business Machines Corporation Directed interrupt virtualization with fallback

Similar Documents

Publication Publication Date Title
WO2017166777A1 (zh) 一种任务调度方法及装置
TWI559153B (zh) 分散式計算架構
JP5621860B2 (ja) 電源装置、プログラムおよび制御方法
JP5212360B2 (ja) 制御プログラム、制御システムおよび制御方法
US9223596B1 (en) Virtual machine fast provisioning based on dynamic criterion
WO2009133669A1 (ja) 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム
TW201510742A (zh) 分散式作業系統
US10698729B2 (en) Method for organizing tasks in the nodes of a computer cluster, associated task organizer and cluster
JP2008225639A (ja) 低消費電力ジョブ管理方法及び計算機システム
KR20140107408A (ko) 그래픽스 처리 유닛 상의 가상 기계들 사이의 변경
JP2011100431A (ja) 仮想マシン制御装置及び仮想マシン制御方法
JP2006350531A (ja) 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム
JP5445669B2 (ja) マルチコアシステムおよび起動方法
EP2128759A1 (en) Starting-up control method for operating system and information processing device
CN103744716A (zh) 一种基于当前vcpu调度状态的动态中断均衡映射方法
US9658861B2 (en) Boot strap processor assignment for a multi-core processing unit
JP2015075898A (ja) 処理再開方法、処理再開プログラムおよび情報処理システム
KR20140096784A (ko) 마이크로서버 환경의 소프트웨어 이주 방법 및 이를 지원하는 장치
JP2006099332A (ja) 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム
US11366679B2 (en) Guest operating system wake-up method, device, electronic apparatus, and readable medium
JP2010113667A (ja) 情報処理装置
JPWO2011104823A1 (ja) マルチコアプロセッサシステム、スレッド制御方法、およびスレッド制御プログラム
JP5328410B2 (ja) 被起動オペレーティングシステム(os)動作計算機、計算機のos起動方法およびos起動プログラム
US20150220361A1 (en) Parallel computer system, control method of parallel computer system, and computer-readable storage medium
JP6368452B2 (ja) 非同期のデバイスによって実行されるタスクのスケジューリングの向上

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100602

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120110