JP2010113247A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2010113247A
JP2010113247A JP2008287050A JP2008287050A JP2010113247A JP 2010113247 A JP2010113247 A JP 2010113247A JP 2008287050 A JP2008287050 A JP 2008287050A JP 2008287050 A JP2008287050 A JP 2008287050A JP 2010113247 A JP2010113247 A JP 2010113247A
Authority
JP
Japan
Prior art keywords
voltage
counter electrode
signal line
output
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008287050A
Other languages
Japanese (ja)
Inventor
Hideo Sato
秀夫 佐藤
Masahiro Maki
正博 槙
Hiroyuki Abe
裕行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2008287050A priority Critical patent/JP2010113247A/en
Publication of JP2010113247A publication Critical patent/JP2010113247A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device that is used for a small portable apparatus, reduces the load of a driving circuit for driving a counter electrode, and has high display quality. <P>SOLUTION: The liquid crystal display device includes a liquid crystal display element, and a liquid crystal driving circuit. The liquid crystal driving circuit includes a first scan driving circuit for driving a scan signal line from its left end, a second driving circuit for driving it from its right end, and a counter voltage output circuit for driving one counter electrode signal line from right and left. The scan driving circuits are arranged equally on the right and left sides, and the load of driving the counter electrode is reduced. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、液晶表示装置に係わり、特に、携帯型装置の表示部に用いられる液晶表示装置の駆動回路に適用して有効な技術に関する。   The present invention relates to a liquid crystal display device, and more particularly to a technique effective when applied to a drive circuit of a liquid crystal display device used in a display unit of a portable device.

ＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、パソコン、ＴＶ等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備えている。   A TFT (Thin Film Transistor) type liquid crystal display device is widely used as a display device for personal computers, TVs, and the like. These liquid crystal display devices include a liquid crystal display panel and a drive circuit that drives the liquid crystal display panel.

そして、このような液晶表示装置において小型のものが、携帯電話機等の携帯機器の表示装置として広く利用されている。液晶表示装置を携帯機器の表示装置として用いる場合には、従来の液晶表示装置に比べて、さらなる狭額縁化が望まれている。液晶パネルの額縁幅を縮小するには内蔵するゲートドライバとコモンドライバの回路規模の削減が必要である。回路規模の削減方法の一つとして、ゲートドライバを左右に分割配置する方法が、下記「特許文献１」により提案されている。しかし、この方法では対向電極電圧が左右でアンバランスとなり、横スメアなどの画質不良が発生する。
特開２００４−６１６７０号公報 A small-sized liquid crystal display device is widely used as a display device for portable devices such as mobile phones. In the case where the liquid crystal display device is used as a display device for a portable device, further narrowing of the frame is desired as compared with the conventional liquid crystal display device. In order to reduce the frame width of the liquid crystal panel, it is necessary to reduce the circuit scale of the built-in gate driver and common driver. As one of the circuit scale reduction methods, a method of dividing and arranging the gate drivers on the left and right is proposed by the following “Patent Document 1”. However, in this method, the counter electrode voltage is unbalanced on the left and right, and image quality defects such as lateral smear occur.
JP 2004-61670 A

携帯機器の表示装置として、狭額縁化と共に低消費電力化がのぞまれている。そのため、駆動回路は低電圧で駆動するものが開発されている。また、従来の液晶表示装置では、対向電極電圧を一定として、画素電極に印加する階調電圧を反転させる交流化駆動を用いていたが、低電圧駆動化のために画素電極に印加する電圧とは逆極性側に対向電極電圧も変化させる、いわゆるコモン交流化駆動が携帯機器用の液晶表示装置にて行われている。   As a display device for a portable device, a reduction in power consumption as well as a narrower frame are desired. Therefore, a drive circuit that is driven at a low voltage has been developed. Further, in the conventional liquid crystal display device, AC driving is used in which the counter electrode voltage is constant and the gradation voltage applied to the pixel electrode is inverted. However, the voltage applied to the pixel electrode for low voltage driving is The so-called common AC driving, in which the counter electrode voltage is also changed to the opposite polarity side, is performed in a liquid crystal display device for portable equipment.

しかしながら、コモン交流化駆動において画素電極に書き込まれる電圧の大きさ、または信号線の長さによって対向電極電圧が変動するといった問題が生じていた。   However, there has been a problem that the counter electrode voltage varies depending on the magnitude of the voltage written to the pixel electrode or the length of the signal line in the common AC driving.

すなわち、コモン交流化駆動では、ある行を走査する期間において、１本の対向電極電圧線により正極性用または負極性用の対向電極電圧が、走査される行を構成する画素全てに供給されている。また、走査信号の出力と同期するように対向電極電圧の極性を切り替えていた。   In other words, in the common AC drive, a positive or negative counter electrode voltage is supplied to all the pixels constituting a scanned row by a single counter electrode voltage line during a period of scanning a certain row. Yes. In addition, the polarity of the counter electrode voltage is switched to synchronize with the output of the scanning signal.

このような方式では、横方向の画素数が多くなると、１本の対向電極電圧線により供給する電荷量が増加し、供給能力が不足する。また、縦方向の画素数が多くなると、フレーム周波数が同じであれば、１行を走査する期間が短くなってしまい、１本のコモン配線から充分に電荷を供給するための時間も不足する。そのため、画素電極の電圧の変化により対向電極電圧が変動するといった問題が顕著になった。   In such a system, when the number of pixels in the horizontal direction increases, the amount of charge supplied by one counter electrode voltage line increases, and the supply capability is insufficient. Further, when the number of pixels in the vertical direction increases, if the frame frequency is the same, the period for scanning one row is shortened, and the time for supplying sufficient charges from one common wiring is insufficient. Therefore, the problem that the counter electrode voltage fluctuates due to a change in the voltage of the pixel electrode becomes significant.

このように高解像度化がすすむと、より多くの電流をより短い期間内に供給する必要が生じ、対向電極電圧の電圧変動を表示に問題が生じない程度に抑えるためには、配線抵抗の低減が必要となる。配線抵抗を低減するためには、対向電極を供給する配線幅を広くすることが考えられるが、高開口率化の要求もあり、逆に対向電極電圧線の幅は狭くすることが要求されている。   As the resolution increases, it is necessary to supply more current within a shorter period of time, and in order to suppress the voltage fluctuation of the counter electrode voltage to the extent that no problem occurs in display, the wiring resistance is reduced. Is required. In order to reduce the wiring resistance, it is conceivable to increase the width of the wiring that supplies the counter electrode, but there is also a demand for a high aperture ratio, and conversely, the width of the counter electrode voltage line is required to be narrow. Yes.

携帯機器の表示装置として、液晶パネルの狭額縁化がのぞまれている。そこで、ゲートドライバを左右分割配置し、さらには対向電極電圧の変動を抑えるために対向電極電圧を両側より供給する構成とした。   As a display device for a portable device, a narrow frame of a liquid crystal panel is desired. Therefore, the gate driver is divided into left and right parts, and the counter electrode voltage is supplied from both sides in order to suppress the fluctuation of the counter electrode voltage.

ゲートドライバを左右に配置することで、ゲートドライバの回路規模の半分を左右に分割して配置することが可能となる。また、左右に配置された各ゲートドライバは各々半数のゲート線を駆動することになる。ただし、対向電極電圧の変動を抑えるために、対向電極電圧は両側より供給するので、対向電極電圧出力回路は左右より対向電極電圧線を駆動することとなる。   By disposing the gate drivers on the left and right, it is possible to divide and arrange half of the circuit scale of the gate driver on the left and right. In addition, each of the gate drivers arranged on the left and right drives half of the gate lines. However, since the counter electrode voltage is supplied from both sides in order to suppress the fluctuation of the counter electrode voltage, the counter electrode voltage output circuit drives the counter electrode voltage line from the left and right.

本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、小型の液晶表示装置において、狭額縁で対向電極電圧を安定して印加できる駆動回路及び液晶表示パネルの構成を提供することにある。   The present invention has been made to solve the problems of the prior art, and an object of the present invention is to provide a driving circuit and a liquid crystal capable of stably applying a counter electrode voltage with a narrow frame in a small liquid crystal display device. It is to provide a structure of a display panel.

本発明の目的と新規な特徴の詳細を、本明細書の記述及び添付図面によって明らかにする。   Details of the objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

（１）本発明に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板の間に挟まれた液晶組成物と、前記第１の基板に設けられた複数の画素と、前記画素に設けられた画素電極と、前記画素電極に対向する対向電極と、オン状態で前記画素電極に映像信号を供給するスイッチング素子と、前記スイッチング素子に映像信号を供給する映像信号線と、前記スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、前記対向電極に対向電圧を供給する対向電極信号線と、前記映像信号を出力する第１の駆動回路と、前記走査信号を出力する第２の駆動回路と第３の駆動回路と、前記対向電圧を出力する第４の駆動回路と第５の駆動回路と、第１の走査信号線に制御され映像信号が供給される第１の画素電極と、第２の走査信号線に制御され映像信号が供給される第２の画素電極と、前記第１の画素電極に対向して配置される対向電極に接続される第１の対向電極信号線と、前記第２の画素電極に対向して配置される対向電極に接続される第２の対向電極信号線とを有し、前記第２の駆動回路は前記走査信号線の一方の端部に形成され、前記第３の駆動回路は前記走査信号線の他方の端部に形成され、前記第４の駆動回路は前記対向電極信号線の一方の端部に形成され、前記第５の駆動回路は前記対向電極信号線の他方の端部に形成され、前記第１の走査信号線には前記第２の駆動回路から走査信号が出力し、前記第２の走査信号線には前記第３の駆動回路から走査信号が出力し、前記第１の対向電極信号線と前記第２の対向電極信号線とに前記第４の駆動回路から対向電圧が出力し、前記第１の対向電極信号線と前記第２の対向電極信号線とに前記第５の駆動回路から対向電圧が出力する、ことを特徴とする。   (1) A liquid crystal display device according to the present invention includes a first substrate, a second substrate, a liquid crystal composition sandwiched between the first substrate and the second substrate, and the first substrate A plurality of pixels provided on a substrate; a pixel electrode provided on the pixel; a counter electrode opposed to the pixel electrode; a switching element that supplies a video signal to the pixel electrode in an on state; and the switching element A video signal line for supplying a video signal, a scanning signal line for supplying a scanning signal for controlling on / off of the switching element, a counter electrode signal line for supplying a counter voltage to the counter electrode, and outputting the video signal A first drive circuit that outputs, a second drive circuit that outputs the scanning signal, a third drive circuit, a fourth drive circuit that outputs the counter voltage, a fifth drive circuit, and a first scan The video signal is controlled by the signal line. First pixel electrode, a second pixel electrode controlled by a second scanning signal line and supplied with a video signal, and a first counter connected to a counter electrode disposed opposite the first pixel electrode An electrode signal line, and a second counter electrode signal line connected to the counter electrode disposed to face the second pixel electrode, and the second drive circuit includes one of the scanning signal lines. The third drive circuit is formed at the other end of the scanning signal line, the fourth drive circuit is formed at one end of the counter electrode signal line, and the fifth drive circuit is formed at the end. Is formed at the other end of the counter electrode signal line, a scanning signal is output from the second driving circuit to the first scanning signal line, and the second scanning signal line is connected to the second scanning signal line. A scanning signal is output from the third driving circuit, and the first counter electrode signal line and the second counter electrode signal are output. The counter voltage is output from the fourth drive circuit, and the counter voltage is output from the fifth drive circuit to the first counter electrode signal line and the second counter electrode signal line. And

（２）上記（１）に記載の液晶表示装置は、前記第２の駆動回路から出力する走査信号に同期して前記第５の駆動回路から対向電圧が出力していてもよい。   (2) In the liquid crystal display device according to (1), the counter voltage may be output from the fifth drive circuit in synchronization with the scanning signal output from the second drive circuit.

（３）上記（１）に記載の液晶表示装置は、前記画素電極と前記対向電極とは、絶縁膜を間に挟んで積層されていてもよい。   (3) In the liquid crystal display device according to (1), the pixel electrode and the counter electrode may be stacked with an insulating film interposed therebetween.

（４）本発明に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板の間に挟まれた液晶組成物と、前記第１の基板に設けられた複数の画素と、前記画素に設けられた画素電極と、前記画素電極に対向する対向電極と、オン状態で前記画素電極に映像信号を供給するスイッチング素子と、前記スイッチング素子に映像信号を供給する映像信号線と、前記スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、前記対向電極に対向電圧を供給する対向電極信号線と、前記映像信号を出力する第１の駆動回路と、前記走査信号を出力する第２の駆動回路と第３の駆動回路と、前記対向電圧を出力する第４の駆動回路と第５の駆動回路と、第１の走査信号線に制御され映像信号が供給される第１の画素電極と、第２の走査信号線に制御され映像信号が供給される第２の画素電極と、前記第１の画素電極に対向して配置される対向電極に接続される第１の対向電極信号線と、前記第２の画素電極に対向して配置される対向電極に接続される第２の対向電極信号線とを有し、前記第２の駆動回路は前記走査信号線の一方の端部に形成され、前記第３の駆動回路は前記走査信号線の他方の端部に形成され、前記第４の駆動回路は前記対向電極信号線の一方の端部に形成され、前記第５の駆動回路は前記対向電極信号線の他方の端部に形成され、前記第１の走査信号線には前記第２の駆動回路から走査信号が出力し、前記第２の走査信号線には前記第３の駆動回路から走査信号が出力し、前記第１の対向電極信号線と前記第２の対向電極信号線とに前記第４の駆動回路から対向電圧が出力し、前記第２の対向電極信号線と前記第３の対向電極信号線とに前記第５の駆動回路から対向電圧が出力し、前記第４の駆動回路から前記第１の対向電極信号線に第１の電圧が出力し、前記第２の対向電極信号線に前記第１の電圧とは逆極性の第２の電圧が出力し、前記第５の駆動回路から前記第２の対向電極信号線に前記第２の電圧が出力し、前記第３の対向電極信号線に前記第１の電圧が出力することを特徴とする。   (4) A liquid crystal display device according to the present invention includes a first substrate, a second substrate, a liquid crystal composition sandwiched between the first substrate and the second substrate, and the first substrate. A plurality of pixels provided on a substrate; a pixel electrode provided on the pixel; a counter electrode opposed to the pixel electrode; a switching element that supplies a video signal to the pixel electrode in an on state; and the switching element A video signal line for supplying a video signal, a scanning signal line for supplying a scanning signal for controlling on / off of the switching element, a counter electrode signal line for supplying a counter voltage to the counter electrode, and outputting the video signal A first drive circuit that outputs, a second drive circuit that outputs the scanning signal, a third drive circuit, a fourth drive circuit that outputs the counter voltage, a fifth drive circuit, and a first scan The video signal is controlled by the signal line. First pixel electrode, a second pixel electrode controlled by a second scanning signal line and supplied with a video signal, and a first counter connected to a counter electrode disposed opposite the first pixel electrode An electrode signal line, and a second counter electrode signal line connected to the counter electrode disposed to face the second pixel electrode, and the second drive circuit includes one of the scanning signal lines. The third drive circuit is formed at the other end of the scanning signal line, the fourth drive circuit is formed at one end of the counter electrode signal line, and the fifth drive circuit is formed at the end. Is formed at the other end of the counter electrode signal line, a scanning signal is output from the second driving circuit to the first scanning signal line, and the second scanning signal line is connected to the second scanning signal line. A scanning signal is output from the third driving circuit, and the first counter electrode signal line and the second counter electrode signal are output. The counter voltage is output from the fourth drive circuit, the counter voltage is output from the fifth driver circuit to the second counter electrode signal line and the third counter electrode signal line. A first voltage is output from the driving circuit to the first counter electrode signal line, a second voltage having a polarity opposite to the first voltage is output to the second counter electrode signal line, and The second voltage is output from the driving circuit 5 to the second counter electrode signal line, and the first voltage is output to the third counter electrode signal line.

（５）上記（４）に記載の液晶表示装置は、前記第４の駆動回路と前記第５の駆動回路とは、前記第１の電圧と前記第２の電圧を同時に出力可能であってもよい。   (5) In the liquid crystal display device according to (4), even if the fourth drive circuit and the fifth drive circuit can output the first voltage and the second voltage at the same time. Good.

（６）上記（４）に記載の液晶表示装置は、前記画素電極と前記対向電極とは、絶縁膜を間に挟んで積層されていてもよい。   (6) In the liquid crystal display device according to (4), the pixel electrode and the counter electrode may be stacked with an insulating film interposed therebetween.

走査信号線を駆動する駆動回路を左右に分割して配置することで、液晶パネルの片側に偏っていた回路の占有面積を両側に均等に配置することが可能となり、偏った側の回路規模を削減することができる。   By dividing the drive circuit that drives the scanning signal line into left and right parts, the area occupied by the circuit that is biased to one side of the liquid crystal panel can be evenly placed on both sides, and the circuit scale on the biased side can be increased. Can be reduced.

また、１本の対向電極電圧線の両端より対向電圧を供給することが可能となり、１本の対向電極電圧線により供給可能な電荷量が増加し、充分な駆動能力で対向電極を駆動することができ、対向電圧の変動を抑えることが可能となる。   In addition, the counter voltage can be supplied from both ends of one counter electrode voltage line, the amount of charge that can be supplied by one counter electrode voltage line is increased, and the counter electrode is driven with sufficient driving capability. It is possible to suppress fluctuations in the counter voltage.

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

図１は、本発明の実施の形態の液晶表示装置を示す概略ブロック図である。同図に示すように、本実施の形態の液晶表示装置１００は、液晶表示パネル１と、駆動回路５と、フレキシブル基板７０と、バックライト１１０と、収納ケース（図示せず）とから構成される。   FIG. 1 is a schematic block diagram showing a liquid crystal display device according to an embodiment of the present invention. As shown in the figure, the liquid crystal display device 100 according to the present embodiment includes a liquid crystal display panel 1, a drive circuit 5, a flexible substrate 70, a backlight 110, and a storage case (not shown). The

液晶表示パネル１は、薄膜トランジスタ１０、画素電極１１、対向電極１５等が形成されるＴＦＴ基板２と、カラーフィルタ等が形成されるカラーフィルタ基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。   The liquid crystal display panel 1 includes a TFT substrate 2 on which a thin film transistor 10, a pixel electrode 11, a counter electrode 15 and the like are formed, and a color filter substrate (not shown) on which a color filter and the like are formed with a predetermined gap therebetween. The two substrates are bonded together with a sealing material provided in a frame shape in the vicinity of the peripheral edge between the substrates, and the liquid crystal composition is sealed and sealed inside the sealing material. A polarizing plate is attached.

ＴＦＴ基板２には、図中Ｘ方向に延在しＹ方向に並設される走査信号線（ゲート線とも呼ぶ）２１と、Ｙ方向に延在しＸ方向に並設される映像信号線（ドレイン信号線とも呼ぶ）２２とが設けられており、走査信号線２１と映像信号線２２とで囲まれる領域に画素部８が形成されている。また、走査信号線２１に並列に対向電極電圧線２５が設けられている。   In the TFT substrate 2, scanning signal lines (also referred to as gate lines) 21 extending in the X direction and arranged in the Y direction in the figure, and video signal lines (extending in the Y direction and arranged in the X direction) The pixel portion 8 is formed in a region surrounded by the scanning signal line 21 and the video signal line 22. A counter electrode voltage line 25 is provided in parallel with the scanning signal line 21.

なお、液晶表示パネル１は多数の画素部８をマトリクス状に備えているが、図を解り易くするため、図１では画素部８を１つだけ示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。   Although the liquid crystal display panel 1 includes a large number of pixel portions 8 in a matrix, only one pixel portion 8 is shown in FIG. 1 for easy understanding. The pixel portions 8 arranged in a matrix form a display region 9, and each pixel portion 8 plays a role of a pixel of a display image and displays an image in the display region 9.

各画素部８の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線２２に接続され、ゲートが走査信号線２１に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。   The thin film transistor 10 of each pixel unit 8 has a source connected to the pixel electrode 11, a drain connected to the video signal line 22, and a gate connected to the scanning signal line 21. The thin film transistor 10 functions as a switch for supplying a display voltage (gradation voltage) to the pixel electrode 11.

なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。また、本実施の形態は対向電極１５がＴＦＴ基板２に走査信号線２１に並列に設けられる所謂横電界方式の液晶表示パネルに適用される。   Note that although the names of the source and the drain may be reversed due to the bias, the one connected to the video signal line 22 is referred to as the drain here. Further, the present embodiment is applied to a so-called horizontal electric field type liquid crystal display panel in which the counter electrode 15 is provided on the TFT substrate 2 in parallel with the scanning signal line 21.

駆動回路５は、ＴＦＴ基板２を構成する透明な絶縁基板（ガラス基板、樹脂基板等）に配置される。駆動回路５は走査信号出力回路５１、分配回路６０、対向電圧出力回路５２とに電気的に接続している。走査信号出力回路５１、分配回路６０、対向電圧出力回路５２とはＴＦＴ基板２の上に薄膜トランジスタ１０と同様の工程により形成される。   The drive circuit 5 is disposed on a transparent insulating substrate (glass substrate, resin substrate, etc.) that constitutes the TFT substrate 2. The drive circuit 5 is electrically connected to the scanning signal output circuit 51, the distribution circuit 60, and the counter voltage output circuit 52. The scanning signal output circuit 51, the distribution circuit 60, and the counter voltage output circuit 52 are formed on the TFT substrate 2 by the same process as the thin film transistor 10.

走査信号出力回路５１は走査信号線２１に表示領域９の左右で接続しており、走査信号を出力して走査信号線を駆動する。対向電圧出力回路５２は表示領域９の左右で対向電極電圧線２５と接続しており、対向電圧を出力して対向電極電圧線２５を駆動する。   The scanning signal output circuit 51 is connected to the scanning signal line 21 on the left and right sides of the display area 9, and outputs a scanning signal to drive the scanning signal line. The counter voltage output circuit 52 is connected to the counter electrode voltage line 25 on the left and right sides of the display area 9 and outputs the counter voltage to drive the counter electrode voltage line 25.

ＴＦＴ基板２には、フレキシブル基板７０が接続されている。フレキシブル基板７０にはコネクタ４が設けられている。コネクタ４は外部信号線と接続され外部からの信号が入力する。コネクタ４と駆動回路５の間には配線７１が設けられており、外部からの信号は配線７１を介して駆動回路５に入力する。   A flexible substrate 70 is connected to the TFT substrate 2. A connector 4 is provided on the flexible substrate 70. The connector 4 is connected to an external signal line and receives an external signal. A wiring 71 is provided between the connector 4 and the drive circuit 5, and an external signal is input to the drive circuit 5 through the wiring 71.

液晶表示パネル１は非発光素子であるため、光源を必要とするが、液晶表示装置１００にはバックライト１１０が設けられており、バックライト１１０は液晶表示パネル１に光を照射する。液晶表示パネル１は照射された光の透過・反射量を制御して表示を行う。なお、バックライト１１０は液晶表示パネル１の背面または前面に設けられるが、図１では図をわかり易くするために液晶表示パネル１と並べて示した。   Since the liquid crystal display panel 1 is a non-light emitting element, a light source is required. However, the liquid crystal display device 100 is provided with a backlight 110, and the backlight 110 irradiates the liquid crystal display panel 1 with light. The liquid crystal display panel 1 performs display by controlling the amount of transmitted and reflected light. The backlight 110 is provided on the back surface or the front surface of the liquid crystal display panel 1, but in FIG. 1, the backlight 110 is shown side by side with the liquid crystal display panel 1 for easy understanding of the drawing.

液晶表示装置１００の外部に設けられた制御装置（図示せず）から送出された制御信号、および外部電源回路（図示せず）から供給される電源電圧が、コネクタ４、配線７１を介して駆動回路５に入力する。   A control signal sent from a control device (not shown) provided outside the liquid crystal display device 100 and a power supply voltage supplied from an external power supply circuit (not shown) are driven via the connector 4 and the wiring 71. Input to the circuit 5.

外部から駆動回路５に入力する信号は、クロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号等の各制御信号および表示用デ−タ（Ｒ，Ｇ，Ｂ）、表示モード制御コマンドであり、入力した信号を基に、駆動回路５は液晶表示パネル１を駆動する。   Signals externally input to the drive circuit 5 are control signals such as a clock signal, a display timing signal, a horizontal synchronizing signal, a vertical synchronizing signal, display data (R, G, B), and a display mode control command. Based on the input signal, the drive circuit 5 drives the liquid crystal display panel 1.

駆動回路５は１チップの半導体集積回路（ＬＳＩ）から構成され、制御信号線６４を介して走査信号出力回路５１へ制御信号を出力し、制御信号線６６を介して制御信号を対向電圧出力回路５２に出力している。また、分配回路６０には映像信号を出力している。   The drive circuit 5 is composed of a one-chip semiconductor integrated circuit (LSI), outputs a control signal to the scanning signal output circuit 51 via the control signal line 64, and outputs the control signal to the counter voltage output circuit via the control signal line 66. 52 is output. In addition, a video signal is output to the distribution circuit 60.

走査信号出力回路５１は、駆動回路５内部で発生させる基準クロックに基づき、１水平走査時間毎に、順次液晶表示パネル１の各走査信号線２１に“Ｈｉｇｈ”レベルの選択電圧（走査信号）を供給する。これにより、液晶表示パネル１の各走査信号線２１に接続された複数の薄膜トランジスタ１０が、１水平走査期間の間、映像信号線２２と画素電極１１との間を電気的に導通させる。   The scanning signal output circuit 51 sequentially applies a “High” level selection voltage (scanning signal) to each scanning signal line 21 of the liquid crystal display panel 1 every horizontal scanning time based on a reference clock generated inside the driving circuit 5. Supply. Accordingly, the plurality of thin film transistors 10 connected to each scanning signal line 21 of the liquid crystal display panel 1 electrically conducts the video signal line 22 and the pixel electrode 11 during one horizontal scanning period.

また、駆動回路５は画素が表示すべき階調に対応する階調電圧（映像信号）を分配回路６０に出力する。分配回路６０は１水平走査期間を分割して異なる映像信号線２２に階調電圧を分配する。映像信号線２２に分配回路６０から階調電圧が供給されると、オン状態（導通）の薄膜トランジスタ１０を介して、映像信号線２２から階調電圧が画素電極１１に供給される。その後、薄膜トランジスタ１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極１１に保持される。   Further, the drive circuit 5 outputs a gradation voltage (video signal) corresponding to the gradation to be displayed by the pixel to the distribution circuit 60. The distribution circuit 60 divides one horizontal scanning period and distributes gradation voltages to different video signal lines 22. When the gradation voltage is supplied from the distribution circuit 60 to the video signal line 22, the gradation voltage is supplied from the video signal line 22 to the pixel electrode 11 through the thin film transistor 10 in the on state (conduction). After that, when the thin film transistor 10 is turned off, the gradation voltage based on the image to be displayed by the pixel is held in the pixel electrode 11.

画素電極１１に対向するように対向電極１５が設けられており、対向電極１５には対向電極電圧線２５が接続しており、対向電圧出力回路５２から出力した対向電圧は対向電極電圧線２５を介して対向電極１５に供給される。   A counter electrode 15 is provided so as to face the pixel electrode 11, and a counter electrode voltage line 25 is connected to the counter electrode 15. The counter voltage output from the counter voltage output circuit 52 is connected to the counter electrode voltage line 25. To the counter electrode 15.

次に図２に液晶表示装置１００の画素部８の平面図を示す。また図２のＡ−Ａ線で示す断面図を図３に示す。図２、図３は、横電界方式（In-plane switching mode）の液晶パネルの画素部８を示している。図２に示すようにＴＦＴ基板２には画素部８が形成されており、画素部８は走査信号線２１と映像信号線２２とに囲まれた領域となる。   Next, FIG. 2 shows a plan view of the pixel portion 8 of the liquid crystal display device 100. 3 is a cross-sectional view taken along line AA in FIG. 2 and 3 show a pixel portion 8 of a liquid crystal panel in a horizontal electric field mode (In-plane switching mode). As shown in FIG. 2, the pixel portion 8 is formed on the TFT substrate 2, and the pixel portion 8 is an area surrounded by the scanning signal lines 21 and the video signal lines 22.

走査信号線２１と映像信号線２２の交差部近傍にスイッチング素子（以後、薄膜トランジスタ、ＴＦＴとも呼ぶ）１０が形成される。前述したように、ＴＦＴ１０は走査信号線２１を介して供給されるゲート信号によりオン状態となり、映像信号線２２を介して供給される映像信号を画素電極１１に書き込む。   A switching element (hereinafter also referred to as a thin film transistor or TFT) 10 is formed in the vicinity of the intersection of the scanning signal line 21 and the video signal line 22. As described above, the TFT 10 is turned on by the gate signal supplied via the scanning signal line 21, and the video signal supplied via the video signal line 22 is written into the pixel electrode 11.

画素電極１１は櫛歯状に形成され、対向電極１５に重ねて形成される。画素電極１１に供給された映像信号と、対向電極１５に供給される対向電圧との間に生じる電位差により、液晶分子の配向方向が変化して透過光の強度を制御することができる。なお、図２で対向電極電圧線２５は、走査信号線２１に沿って形成され、対向電極電圧線２５の一部が対向電極１５として機能している。また、図が煩雑になることを避けて、対向電極１５と画素部８の輪郭は点線で示した。   The pixel electrode 11 is formed in a comb-like shape and is formed so as to overlap the counter electrode 15. By the potential difference generated between the video signal supplied to the pixel electrode 11 and the counter voltage supplied to the counter electrode 15, the orientation direction of the liquid crystal molecules changes and the intensity of transmitted light can be controlled. In FIG. 2, the counter electrode voltage line 25 is formed along the scanning signal line 21, and a part of the counter electrode voltage line 25 functions as the counter electrode 15. Further, the outlines of the counter electrode 15 and the pixel portion 8 are indicated by dotted lines so as not to make the figure complicated.

次に、液晶表示パネル１は図３に示すような断面構造をしており、ＴＦＴ基板２とカラーフィルタ基板３とが対向して配置されている。ＴＦＴ基板２とカラーフィルタ基板３との間には、液晶組成物３０４が保持されている。なお、ＴＦＴ基板２とカラーフィルタ基板３との周辺部には、シール材（図示せず）が設けられており、ＴＦＴ基板２とカラーフィルタ基板３とシール材とは、狭い隙間を有する容器を形成し、液晶組成物３０４はＴＦＴ基板２とカラーフィルタ基板３との間に封止される。   Next, the liquid crystal display panel 1 has a cross-sectional structure as shown in FIG. 3, and the TFT substrate 2 and the color filter substrate 3 are arranged to face each other. A liquid crystal composition 304 is held between the TFT substrate 2 and the color filter substrate 3. A sealing material (not shown) is provided around the TFT substrate 2 and the color filter substrate 3, and the TFT substrate 2, the color filter substrate 3 and the sealing material are containers having a narrow gap. The liquid crystal composition 304 is formed and sealed between the TFT substrate 2 and the color filter substrate 3.

カラーフィルタ基板３には赤（Ｒ）、緑（Ｇ）、青（Ｂ）毎にカラーフィルタ１５０が形成されており、各カラーフィルタ１５０の境界には遮光のためにブラックマトリクス１６２が形成されている。符号１８は液晶分子の配向を制御する配向膜である。ＴＦＴ基板２側にも同様に配向膜１４が設けられている。   A color filter 150 is formed for each of red (R), green (G), and blue (B) on the color filter substrate 3, and a black matrix 162 is formed at the boundary of each color filter 150 for light shielding. Yes. Reference numeral 18 denotes an alignment film for controlling the alignment of liquid crystal molecules. An alignment film 14 is similarly provided on the TFT substrate 2 side.

ＴＦＴ基板２は、少なくとも一部が透明なガラス、樹脂等からなる。ＴＦＴ基板２上には下地膜が形成されその上にポリシリコン膜からなる半導体層１３４が形成される。   The TFT substrate 2 is made of glass, resin or the like that is at least partially transparent. A base film is formed on the TFT substrate 2, and a semiconductor layer 134 made of a polysilicon film is formed thereon.

半導体層１３４の上にはゲート絶縁膜１３６が形成され、ゲート絶縁膜１３６の上にはゲート電極１３１が形成される。前述したようにＴＦＴ基板２には走査信号線２１が形成されているが、走査信号線２１の一部はゲート電極１３１を形成する。走査信号線２１は、クロム（Ｃｒ）または、ジルコニウム（Zirconium）を主体とする層と、アルミニウム（Ａｌ）を主体とする層の多層膜から形成される。また、上面からＴＦＴ基板２側の下面に向けて線幅が広がるように側面が傾斜している。なお、図２及び図３では、ゲート電極１３１を２つ有するタイプのトランジスタが図示されている。   A gate insulating film 136 is formed on the semiconductor layer 134, and a gate electrode 131 is formed on the gate insulating film 136. As described above, the scanning signal line 21 is formed on the TFT substrate 2, but a part of the scanning signal line 21 forms the gate electrode 131. The scanning signal line 21 is formed of a multilayer film including a layer mainly composed of chromium (Cr) or zirconium (Zirconium) and a layer mainly composed of aluminum (Al). Further, the side surface is inclined so that the line width increases from the upper surface toward the lower surface on the TFT substrate 2 side. 2 and 3, a transistor having two gate electrodes 131 is shown.

半導体層１３４の両端部には不純物が注入されドレイン領域１３２とソース領域１３３とが離間して形成されている。前述したように、ドレインとソースの呼び方は電位によって変化するが、本明細書では映像信号線２２と接続する方をドレインと呼び、画素電極１１と接続する方をソースと呼ぶ。   Impurities are implanted into both ends of the semiconductor layer 134 so that the drain region 132 and the source region 133 are formed apart from each other. As described above, the designation of the drain and the source varies depending on the potential, but in this specification, the one connected to the video signal line 22 is called a drain and the one connected to the pixel electrode 11 is called a source.

映像信号線２２は、モリブデン（Mo）とクロム（Cr）の合金や、モリブデン（Mo）又はタングステン（Ｗ）を主体とする２つの層で、アルミニウム（Al）を主体とする層を挟んだ多層膜から形成されている。また、ＴＦＴ１０を覆うように無機絶縁膜１４３と有機絶縁膜１４４が形成されている。ソース領域１３３は無機絶縁膜１４３と有機絶縁膜１４４とに形成されたスルーホール１４６を介して画素電極１１と接続されている。   The video signal line 22 is composed of two layers mainly composed of an alloy of molybdenum (Mo) and chromium (Cr), molybdenum (Mo) or tungsten (W), and a multilayer composed mainly of aluminum (Al). It is formed from a film. An inorganic insulating film 143 and an organic insulating film 144 are formed so as to cover the TFT 10. The source region 133 is connected to the pixel electrode 11 through a through hole 146 formed in the inorganic insulating film 143 and the organic insulating film 144.

なお、無機絶縁膜１４３は窒化シリコンや酸化シリコンを用いて形成可能であり、有機絶縁膜１４４は有機樹脂膜を用いることができ、その表面は比較的平坦に形成することが可能なものであるが、凹凸を形成すように加工することも可能である。   Note that the inorganic insulating film 143 can be formed using silicon nitride or silicon oxide, the organic insulating film 144 can be an organic resin film, and the surface thereof can be formed relatively flat. However, it is also possible to process so as to form irregularities.

有機絶縁膜１４４の上には対向電極１５が形成され、対向電極１５の上には層間絶縁膜１４５が形成され、層間絶縁膜１４５の上には画素電極１１が設けられる。画素電極１１に階調電圧が供給されることで、対向電極１５と画素電極１１との間に電位差が生じる。また、対向電極１５と層間絶縁膜１４５と画素電極１１とで容量素子を形成している。   A counter electrode 15 is formed on the organic insulating film 144, an interlayer insulating film 145 is formed on the counter electrode 15, and the pixel electrode 11 is provided on the interlayer insulating film 145. By supplying the gradation voltage to the pixel electrode 11, a potential difference is generated between the counter electrode 15 and the pixel electrode 11. Further, the counter electrode 15, the interlayer insulating film 145, and the pixel electrode 11 form a capacitive element.

画素電極１１及び対向電極１５は透明導電膜からなり、透明導電膜は、ＩＴＯ（Indium Tin Oxide）、ＩＴＺＯ(Indium Tin Zinc Oxide)、ＩＺＯ (Indium Zinc Oxide)、ＺｎＯ (Zinc Oxide)、ＳｎＯ（酸化スズ）、Ｉｎ2Ｏ3（酸化インジウム）等の透光性の導電層から構成されている。 The pixel electrode 11 and the counter electrode 15 are made of a transparent conductive film. The transparent conductive film is made of ITO (Indium Tin Oxide), ITZO (Indium Tin Zinc Oxide), IZO (Indium Zinc Oxide), ZnO (Zinc Oxide), SnO (oxidation). It is composed of a light-transmitting conductive layer such as tin) or In 2 O 3 (indium oxide).

また、前述したクロムを主体とする層は、クロム単体でもクロムとモリブデン（Ｍｏ）等の合金でもよく、ジルコニウムを主体とする層は、ジルコニウム単体でもジルコニウムとモリブデン等の合金でもよく、タングステンを主体とする層は、タングステン単体でもタングステンとモリブデン等の合金でもよく、アルミニウムを主体とする層は、アルミニウム単体でもアルミニウムとネオジウム（Neodymium）等の合金でもよい。   In addition, the above-mentioned layer mainly composed of chromium may be chromium alone or an alloy such as chromium and molybdenum (Mo), and the layer mainly composed of zirconium may be alone zirconium or an alloy such as zirconium and molybdenum, and is mainly composed of tungsten. The layer to be used may be a single element of tungsten or an alloy of tungsten and molybdenum, and the layer mainly composed of aluminum may be a single element of aluminum or an alloy of aluminum and neodymium.

次に、図４に対向電極１５に供給する対向電圧Ｖｃｏｍを一定周期で反転させる、所謂対向電圧反転駆動方式を用いる場合の走査信号ＶＳＣＮと映像信号ＶＳＩＧと対向電圧Ｖｃｏｍとを示す。   Next, FIG. 4 shows the scanning signal VSCN, the video signal VSIG, and the counter voltage Vcom in the case of using a so-called counter voltage inversion driving method in which the counter voltage Vcom supplied to the counter electrode 15 is inverted at a constant period.

図４に示す走査信号ＶＳＣＮは、任意の走査信号線２１に出力される走査信号を示している。図４に示すように走査信号線２１に供給される走査信号ＶＳＣＮがハイ（High）電圧である期間を１水平走査期間（１Ｈ）と呼ぶ。対向電圧反転駆動方式では、対向電圧Ｖｃｏｍを一定周期で反転する。対向電圧反転駆動方式を用いると、映像信号ＶＳＩＧの振幅が小さくても、映像信号ＶＳＩＧと対向電圧Ｖｃｏｍとの電位差が大きくとることが可能で、低電圧駆動、低消費電力化が可能である。   A scanning signal VSCN shown in FIG. 4 indicates a scanning signal output to an arbitrary scanning signal line 21. As shown in FIG. 4, a period in which the scanning signal VSCN supplied to the scanning signal line 21 is at a high voltage is called one horizontal scanning period (1H). In the counter voltage inversion driving method, the counter voltage Vcom is inverted at a constant period. When the counter voltage inversion driving method is used, even if the amplitude of the video signal VSIG is small, the potential difference between the video signal VSIG and the counter voltage Vcom can be large, and low voltage driving and low power consumption are possible.

映像信号ＶＳＩＧの符号ＶＳＨは、画素に供給される階調電圧が対向電圧Ｖｃｏｍに対して正極性の信号である正階調電圧を示す。符号ＶＳＬは対向電圧Ｖｃｏｍに対して負極性である負階調電圧を示す。   A symbol VSH of the video signal VSIG indicates a positive gradation voltage in which the gradation voltage supplied to the pixel is a signal having a positive polarity with respect to the counter voltage Vcom. Symbol VSL indicates a negative gradation voltage that is negative with respect to the counter voltage Vcom.

符号ＶＣＯＭＨは対向電極ハイ電圧で、ＶＣＯＭＬは対向電極ロウ（Low）電圧である。図４では対向電圧Ｖｃｏｍはハイ電圧ＶＣＯＭＨの場合を示しており、走査信号ＶＳＣＮがハイ電圧となる１水平走査期間（１Ｈ）前にロウ電圧ＶＣＯＭＬからハイ電圧ＶＣＯＭＨへ反転している。   Symbol VCOMH is a counter electrode high voltage, and VCOML is a counter electrode low voltage. FIG. 4 shows the case where the counter voltage Vcom is the high voltage VCOMH, which is inverted from the low voltage VCOML to the high voltage VCOMH one horizontal scanning period (1H) before the scanning signal VSCN becomes the high voltage.

走査信号ＶＳＣＮの符号ＶＧＯＮは画素部の薄膜トランジスタ（ＴＦＴ）１０をオンするための走査信号ＶＳＣＮのハイ電圧で、正階調電圧ＶＳＨの最大値よりしきい値電圧分以上高い電圧が必要となる。また、符号ＶＧＯＦＦは薄膜トランジスタ１０をオフするためのロウ電圧であり、負階調電圧ＶＳＬの最小値よりしきい値電圧分以上低い電圧が必要となる。   The symbol VGON of the scanning signal VSCN is a high voltage of the scanning signal VSCN for turning on the thin film transistor (TFT) 10 of the pixel portion, and a voltage higher than the maximum value of the positive gradation voltage VSH by a threshold voltage is required. Symbol VGOFF is a low voltage for turning off the thin film transistor 10, and a voltage lower than the minimum value of the negative gradation voltage VSL by a threshold voltage is required.

図４では、前述したように対向電圧Ｖｃｏｍは走査信号ＶＳＣＮが出力する１水平走査期間（１Ｈ）前にロウ電圧ＶＣＯＭＬからハイ電圧ＶＣＯＭＨへ、またはハイ電圧ＶＣＯＭＨからロウ電圧ＶＣＯＭＬへ反転している。従来、対向電圧Ｖｃｏｍの電圧を帰線期間に反転する駆動方法も用いられているが、一度に全ての対向電圧Ｖｃｏｍを反転させると、対向電圧Ｖｃｏｍの反転から映像信号の書き換えまでの間隔が、走査信号線２１の位置により異なることによる表示品質のバラツキが生じる。   In FIG. 4, as described above, the counter voltage Vcom is inverted from the low voltage VCOML to the high voltage VCOMH or from the high voltage VCOMH to the low voltage VCOML before one horizontal scanning period (1H) when the scanning signal VSCN is output. Conventionally, a driving method in which the voltage of the counter voltage Vcom is inverted during the blanking period is also used. However, when all the counter voltages Vcom are inverted at once, the interval from the inversion of the counter voltage Vcom to the rewriting of the video signal is The display quality varies due to the difference in the position of the scanning signal line 21.

そのため、図４に示す駆動方法では走査信号ＶＳＣＮに同期するように走査信号ＶＳＣＮが出力する１水平走査期間（１Ｈ）前にロウ電圧ＶＣＯＭＬからハイ電圧ＶＣＯＭＨへ、またはハイ電圧ＶＣＯＭＨからロウ電圧ＶＣＯＭＬへ反転している。また、走査信号線２１毎に並列に対向電極電圧線２５を設けている。さらに、対向電圧出力回路５２を設けて、走査信号ＶＳＣＮに同期するように対向電極電圧線２５の電圧を反転している。   Therefore, in the driving method shown in FIG. 4, the low voltage VCOML is changed to the high voltage VCOMH or the high voltage VCOMH is changed to the low voltage VCOML one horizontal scanning period (1H) before the scanning signal VSCN is output in synchronization with the scanning signal VSCN. Inverted. A counter electrode voltage line 25 is provided in parallel for each scanning signal line 21. Further, a counter voltage output circuit 52 is provided to invert the voltage of the counter electrode voltage line 25 so as to be synchronized with the scanning signal VSCN.

次に、図５を用いて分配回路６０について説明する。図５ではＴＦＴ基板２に設けられた分配回路６０と、ＴＦＴ基板２に搭載された駆動回路５とを主に示しており、他の構成は省略している。   Next, the distribution circuit 60 will be described with reference to FIG. In FIG. 5, the distribution circuit 60 provided on the TFT substrate 2 and the drive circuit 5 mounted on the TFT substrate 2 are mainly shown, and other configurations are omitted.

駆動回路５からは映像信号出力線６５が分配回路６０に入力している。分配回路６０にはスイッチング素子６２が形成されており、入力端子は映像信号出力線６５に接続し、出力端子は映像信号線２２に接続している。また、スイッチング素子６２の制御端子には分配制御線６３が接続している。   A video signal output line 65 is input to the distribution circuit 60 from the drive circuit 5. A switching element 62 is formed in the distribution circuit 60, the input terminal is connected to the video signal output line 65, and the output terminal is connected to the video signal line 22. A distribution control line 63 is connected to the control terminal of the switching element 62.

駆動回路５の映像信号出力線６５の１本は、３個のスイッチング素子６２と接続しており、３個並列に接続されたスイッチング素子６２が１組となって、３本の分配制御線６３に接続している。   One of the video signal output lines 65 of the drive circuit 5 is connected to the three switching elements 62, and the three switching elements 62 connected in parallel constitute one set, and the three distribution control lines 63. Connected to.

駆動回路５は１水平走査期間を３つに分割して、３つの映像信号線２２に出力すべき映像信号を順番に出力する。スイッチング素子６２が順番にオン状態となることで、出力されるべき映像信号が各映像信号線２２に分配される。   The drive circuit 5 divides one horizontal scanning period into three and sequentially outputs video signals to be output to the three video signal lines 22. When the switching elements 62 are sequentially turned on, the video signals to be output are distributed to the video signal lines 22.

分配回路６０を設けることで、駆動回路５の映像信号出力線６５の数を１／３に減少させることが可能で、映像信号出力線６５の接続信頼性を高めることが可能となる。また、駆動回路５の回路規模も小さく抑えることが可能となる。   By providing the distribution circuit 60, the number of the video signal output lines 65 of the drive circuit 5 can be reduced to 1/3, and the connection reliability of the video signal output lines 65 can be improved. In addition, the circuit scale of the drive circuit 5 can be reduced.

図６のタイミングチャートに示すように、駆動回路５から映像信号出力線６５には、１水平走査期間１Ｈを３つに分けて、３本の映像信号線２２分の映像信号ＶＳＩＧが出力される。また、駆動回路５からは分配制御線６３に分配信号ＢＬ１，ＢＬ２，ＢＬ３が順番に出力することで、３本の映像信号線２２に映像信号が供給される。   As shown in the timing chart of FIG. 6, the video signal VSIG for three video signal lines 22 is output from the drive circuit 5 to the video signal output line 65 by dividing one horizontal scanning period 1H into three. . Further, the distribution signals BL1, BL2, and BL3 are sequentially output from the drive circuit 5 to the distribution control line 63, whereby the video signals are supplied to the three video signal lines 22.

次に図７と図８を用いて、走査信号出力回路５１と対向電圧出力回路５２とに用いられるシフトレジスタ回路について説明する。   Next, a shift register circuit used for the scanning signal output circuit 51 and the counter voltage output circuit 52 will be described with reference to FIGS.

図７はシフトレジスタ回路１８１の概略を示す回路図で、第１段目のシフトレジスタ回路１８１−１と第２段目のシフトレジスタ回路１８１−２とを示している。図８はシフトレジスタ回路１８１のタイミングチャートでクロック信号Φ１とクロック信号Φ２に従って出力ＯＵＴ１とＯＵＴ２から順番に信号が出力する様子を示す。   FIG. 7 is a circuit diagram schematically showing the shift register circuit 181, and shows the first-stage shift register circuit 181-1 and the second-stage shift register circuit 181-2. FIG. 8 is a timing chart of the shift register circuit 181 and shows how signals are sequentially output from the outputs OUT1 and OUT2 in accordance with the clock signal Φ1 and the clock signal Φ2.

まず、スタートパルス信号ΦＩＮが入力トランジスタ８１に入力すると、スタートパルス信号ΦＩＮに従ってノードＮ１の電圧が上昇する。ノードＮ１が上昇してトランジスタ８２のしきい値を超えるとトランジスタ８２はオン状態となる。   First, when the start pulse signal ΦIN is input to the input transistor 81, the voltage at the node N1 increases according to the start pulse signal ΦIN. When the node N1 rises and exceeds the threshold value of the transistor 82, the transistor 82 is turned on.

スタートパルス信号ΦＩＮがハイ電圧からロウ電圧に変化して、入力トランジスタ８１がオフになると、トランジスタ８６はこの時にオフ状態となるよう設計されているため、ノードＮ１はフローティング状態となる。そのため、トランジスタ８２がオン状態で、クロック信号Φ１がロウ電圧からハイ電圧に変化するに従い、ノードＮ１とノードＮ２に生じている容量９５によりノードＮ１の電圧は上昇する。よって、トランジスタ８２のゲート端子に印加された電圧はクロック信号Φ１よりも充分（しきい値電圧分に比較して）大きくなり、ノードＮ２の電圧はクロック信号Φ１のハイ電圧と同等となる。   When the start pulse signal ΦIN changes from a high voltage to a low voltage and the input transistor 81 is turned off, the transistor 86 is designed to be turned off at this time, so that the node N1 is in a floating state. Therefore, as the transistor 82 is turned on and the clock signal Φ1 changes from the low voltage to the high voltage, the voltage at the node N1 rises due to the capacitance 95 generated at the nodes N1 and N2. Therefore, the voltage applied to the gate terminal of the transistor 82 is sufficiently larger (compared to the threshold voltage) than the clock signal Φ1, and the voltage at the node N2 is equivalent to the high voltage of the clock signal Φ1.

ノードＮ２の電圧がクロック信号Φ１のハイ電圧となることで、トランジスタ８３を介してノードＮ３もハイ電圧となり、次段のトランジスタ８４はオン状態となる。   When the voltage at the node N2 becomes the high voltage of the clock signal Φ1, the node N3 also becomes the high voltage via the transistor 83, and the transistor 84 at the next stage is turned on.

同様にトランジスタ９３のゲート端子もノードＮ１に接続しており、出力端子ＯＵＴ１からはクロック信号Φ１のハイ電圧が出力する。   Similarly, the gate terminal of the transistor 93 is also connected to the node N1, and a high voltage of the clock signal Φ1 is output from the output terminal OUT1.

次段のトランジスタ８４もオン状態で、クロック信号Φ２がロウ電圧からハイ電圧に変化すると、ノードＮ３とノードＮ４に生じている容量９６によりノードＮ３の電圧はクロック信号Φ２よりも充分大きくなり、ノードＮ４の電圧はクロック信号Φ２のハイ電圧と同等となる。   When the next-stage transistor 84 is also in the ON state and the clock signal Φ2 changes from the low voltage to the high voltage, the voltage at the node N3 becomes sufficiently larger than the clock signal Φ2 due to the capacitance 96 generated at the node N3 and the node N4. The voltage of N4 is equivalent to the high voltage of the clock signal Φ2.

ノードＮ４の電圧がクロック信号Φ２のハイ電圧となることで、出力ＯＵＴ２からハイ電圧が出力し、トランジスタ８５を介してノードＮ５もハイ電圧となり、次段にオン状態が伝えられる。   When the voltage of the node N4 becomes the high voltage of the clock signal Φ2, a high voltage is output from the output OUT2, the node N5 also becomes a high voltage via the transistor 85, and the ON state is transmitted to the next stage.

この時、トランジスタ９１がオン状態となりノードＮ６がハイ電圧となることで、トランジスタ８６の制御端子にハイ電圧が伝えられトランジスタ８６がオン状態となり、ノードＮ１と電源電圧ＶＳＳが導通状態となり、ノードＮ１は電圧ＶＳＳで供給されるロウ電圧となる。   At this time, the transistor 91 is turned on and the node N6 becomes a high voltage, whereby a high voltage is transmitted to the control terminal of the transistor 86, the transistor 86 is turned on, and the node N1 and the power supply voltage VSS become conductive, and the node N1 Becomes a low voltage supplied by the voltage VSS.

そして、ノードＮ６はオン状態が保持されて、ノードＮ１がロウ電圧で安定するため、トランジスタ８２等がノイズで誤動作することが防げるが、次のフレーム開始時にはスタートパルス信号ΦＩＮによりトランジスタ８８がオン状態となりトランジスタ８６の制御端子にロウ電圧を供給することで、ノードＮ１をフローティング状態とする。なお、トランジスタ８９、トランジスタ９２もトランジスタ８８と同様の動作を行う。   Since the node N6 is kept on and the node N1 is stabilized at the low voltage, the transistor 82 and the like can be prevented from malfunctioning due to noise, but at the start of the next frame, the transistor 88 is turned on by the start pulse signal ΦIN. Then, by supplying a low voltage to the control terminal of the transistor 86, the node N1 is brought into a floating state. Note that the transistors 89 and 92 perform the same operation as the transistor 88.

このシフトレジスタ回路１８１を走査信号出力回路５１と対向電圧出力回路５２に用いることで、小型で低消費電力な回路が実現できる。   By using the shift register circuit 181 for the scanning signal output circuit 51 and the counter voltage output circuit 52, a small circuit with low power consumption can be realized.

次に図９、図１０を用いて、対向電圧出力回路５２の動作について説明する。図９は対向電圧出力回路５２の交流駆動回路１８２の概略構成図であり、図１０は対向電圧出力回路５２の動作を示すタイミングチャートである。   Next, the operation of the counter voltage output circuit 52 will be described with reference to FIGS. FIG. 9 is a schematic configuration diagram of the AC drive circuit 182 of the counter voltage output circuit 52, and FIG. 10 is a timing chart showing the operation of the counter voltage output circuit 52.

図９に示す交流駆動回路１８２には、図中左側から前述のシフトレジスタ回路１８１の出力が入力する。シフトレジスタ回路１８１は図中上から下に出力がシフトするものとする。例えば、入力端子１７５に出力ＯＵＴ１が出力し、入力端子１７０に出力ＯＵＴ２が出力する。   The AC drive circuit 182 shown in FIG. 9 receives the output of the shift register circuit 181 from the left side in the drawing. Assume that the output of the shift register circuit 181 shifts from the top to the bottom in the figure. For example, the output OUT1 is output to the input terminal 175, and the output OUT2 is output to the input terminal 170.

まず前段の出力ＯＵＴ１により、入力端子１７５にハイ電圧が入力し、ノードＮ１３がハイ電圧となる。ノードＮ１３がハイ電圧となると、トランジスタ１２３とトランジスタ１２４がオン状態となり、ノードＮ１４とノードＮ１５は電源電圧線１７３と導通状態となる。電源電圧線１７３にはロウ電圧（ＶＳＳ）が供給されているので、ノードＮ１４とノードＮ１５とはロウ電圧となる。   First, a high voltage is input to the input terminal 175 by the output OUT1 in the previous stage, and the node N13 becomes a high voltage. When the node N13 becomes a high voltage, the transistor 123 and the transistor 124 are turned on, and the node N14 and the node N15 are brought into conduction with the power supply voltage line 173. Since the low voltage (VSS) is supplied to the power supply voltage line 173, the node N14 and the node N15 become a low voltage.

さらに、ノードＮ１４と接続されたノードＮ１２および、ノードＮ１５に接続されたノードＮ１１もロウ電圧となるので、トランジスタ１２７とトランジスタ１２８はオフ状態となる。この時、出力端子１７９はフローティング状態ＦＬとなる。   Further, since the node N12 connected to the node N14 and the node N11 connected to the node N15 are also at a low voltage, the transistor 127 and the transistor 128 are turned off. At this time, the output terminal 179 is in a floating state FL.

次に、入力端子１７０に出力ＯＵＴ２を入力すると、ノードＮ１０はハイ電圧となり、トランジスタ１２１とトランジスタ１２２とはオン状態となる。そのため、交流駆動信号線１７１とノードＮ１１とが導通状態となり、交流駆動信号線１７２とノードＮ１２とが導通状態となる。   Next, when the output OUT2 is input to the input terminal 170, the node N10 becomes a high voltage, and the transistor 121 and the transistor 122 are turned on. Therefore, AC drive signal line 171 and node N11 become conductive, and AC drive signal line 172 and node N12 become conductive.

交流駆動信号線１７１には図１０に示す交流信号Ｍが供給されており、交流駆動信号線１７２には交流信号Ｍｂａｒが供給されている。交流信号Ｍと交流信号Ｍｂａｒとはそれぞれ位相が反転した信号である。そのため、ノードＮ１１がハイ電圧の場合にノードＮ１２はロウ電圧となる。   The AC signal M 171 shown in FIG. 10 is supplied to the AC drive signal line 171, and the AC signal Mbar is supplied to the AC drive signal line 172. The AC signal M and the AC signal Mbar are signals whose phases are inverted. Therefore, when the node N11 has a high voltage, the node N12 has a low voltage.

ノードＮ１１がハイ電圧で、ノードＮ１２がロウ電圧の場合には、トランジスタ１２７がオン状態で、トランジスタ１２８がオフ状態となり、出力端子１７９は電源電圧線１７７と導通状態となり、電源電圧線１７８と非導通状態となる。   When the node N11 is at a high voltage and the node N12 is at a low voltage, the transistor 127 is on, the transistor 128 is off, the output terminal 179 is in conduction with the power supply voltage line 177, and is not connected to the power supply voltage line 178. It becomes a conductive state.

電源電圧線１７７には対向電極ハイ電圧ＶＣＯＭＨが供給され、電源電圧線１７８には対向電極ロウ電圧ＶＣＯＭＬが供給されており、出力端子１７９は対向電極電圧線２５に接続しているため、ノードＮ１１がハイ電圧の場合には対向電極電圧線２５には対向電極ハイ電圧ＶＣＯＭＨが出力する。対して、ノードＮ１２がハイ電圧でノードＮ１１がロウ電圧の場合には、対向電極電圧線２５には対向電極ロウ電圧ＶＣＯＭＬが出力する。   Since the common electrode high voltage VCOMH is supplied to the power supply voltage line 177, the common electrode low voltage VCOML is supplied to the power supply voltage line 178, and the output terminal 179 is connected to the common electrode voltage line 25, the node N11 Is a high voltage, the common electrode high voltage VCOMH is output to the common electrode voltage line 25. On the other hand, when the node N12 is at a high voltage and the node N11 is at a low voltage, the common electrode low voltage VCOML is output to the common electrode voltage line 25.

その後、出力ＯＵＴ２がロウ電圧となってもノードＮ１１にはハイ電圧が保持され、トランジスタ１２５によってノードＮ１４は電源電圧線１７６からロウ電圧（ＶＳＳ）が供給され、さらにノードＮ１２がロウ電圧となってトランジスタ１２６をオフ状態とするので、ノードＮ１５、ノードＮ１１にはハイ電圧が保持されることで対向電極電圧線２５には対向電極ハイ電圧ＶＣＯＭＨが継続して出力する。   After that, even if the output OUT2 becomes the low voltage, the high voltage is held at the node N11, the low voltage (VSS) is supplied from the power supply voltage line 176 to the node N14 by the transistor 125, and the node N12 becomes the low voltage. Since the transistor 126 is turned off, the high voltage is held at the nodes N15 and N11, so that the common electrode high voltage VCOMH is continuously output to the common electrode voltage line 25.

なお、入力端子１７０から入力したハイ電圧は次段に出力端子１７４から出力しており、次段のノードＮ１４、ノードＮ１１、ノードＮ１５、ノードＮ１２をロウ電圧とし、次段のトランジスタ１２７とトランジスタ１２８をオフ状態とする。   Note that the high voltage input from the input terminal 170 is output to the next stage from the output terminal 174, and the next stage node N14, node N11, node N15, and node N12 are set to the low voltage, and the next stage transistor 127 and transistor 128 are output. Is turned off.

シフトレジスタ回路１８１の出力ＯＵＴを走査信号ＶＳＣＮとして出力することで、シフトレジスタ回路１８１を走査信号出力回路５１とすることが可能であるが、シフトレジスタ回路１８１の出力段に出力回路を設けて走査信号出力回路５１とすることも可能である。   By outputting the output OUT of the shift register circuit 181 as the scanning signal VSCN, the shift register circuit 181 can be used as the scanning signal output circuit 51. However, an output circuit is provided at the output stage of the shift register circuit 181 for scanning. The signal output circuit 51 can also be used.

前述のシフトレジスタ回路１８１と交流駆動回路１８２とを組合わせた走査回路５３について図１１を用いて説明する。   A scanning circuit 53 in which the shift register circuit 181 and the AC driving circuit 182 are combined will be described with reference to FIG.

シフトレジスタ回路１８１からは出力ＯＵＴが出力するので、走査信号ＯＵＴを走査信号線２１に走査信号ＶＳＣＮとして出力し、さらに出力ＯＵＴを交流駆動回路１８２の駆動にも利用している。   Since the output OUT is output from the shift register circuit 181, the scanning signal OUT is output to the scanning signal line 21 as the scanning signal VSCN, and the output OUT is also used for driving the AC driving circuit 182.

ただし、走査信号線２１と対向電極電圧線２５とを同時に切り換えたのでは、画素電極１１と対向電極１５との間で電位が安定しないので、先に対向電極の電圧を反転した後で、走査信号線２１に走査信号ＶＳＣＮを出力することとした。   However, if the scanning signal line 21 and the counter electrode voltage line 25 are switched at the same time, the potential is not stable between the pixel electrode 11 and the counter electrode 15. Therefore, after the voltage of the counter electrode is inverted first, the scanning is performed. The scanning signal VSCN is output to the signal line 21.

図１２に図１１の走査回路５３の動作について説明するタイミングチャートを示す。まず、表示領域９の左側に配置されたシフトレジスタ回路１８１−１１にスタートパルス信号ΦＩＮが入力する。スタートパルス信号ΦＩＮは交流駆動回路１８２−１１の入力端子１７５に入力し、トランジスタ１２７とトランジスタ１２８（図９参照）を非導通状態とすることで、対向電極電圧線２５−１を一旦フローティング状態ＦＬとする。スタートパルス信号ΦＩＮは表示領域９の右側に配置された交流化駆動回路１８２−２１にも入力しており、同様に交流駆動回路１８２−２１のトランジスタ１２７とトランジスタ１２８（図９参照）を非導通状態とし対向電極電圧線２５−１をフローティング状態ＦＬとする。   FIG. 12 is a timing chart for explaining the operation of the scanning circuit 53 in FIG. First, the start pulse signal ΦIN is input to the shift register circuit 181-11 arranged on the left side of the display area 9. The start pulse signal ΦIN is input to the input terminal 175 of the AC drive circuit 182-11, and the transistor 127 and the transistor 128 (see FIG. 9) are turned off, so that the counter electrode voltage line 25-1 is once in the floating state FL. And The start pulse signal ΦIN is also input to the AC drive circuit 182-21 arranged on the right side of the display area 9, and similarly, the transistor 127 and the transistor 128 (see FIG. 9) of the AC drive circuit 182-21 are turned off. The counter electrode voltage line 25-1 is set to the floating state FL.

その後、クロック信号Φ１がトランジスタ９３（図７参照）から出力することで、シフトレジスタ回路１８１−１１からハイ電圧が出力ＯＵＴ１１として表示領域９の左側に配置された交流駆動回路１８２−１１と右側に配置された交流駆動回路１８２−２１の入力端子１７０に入力する。出力ＯＵＴ１１の出力時に交流信号Ｍがロウ電圧で、交流信号Ｍｂａｒがハイ電圧となっているので、交流駆動回路１８２のトランジスタ１２８を介して出力端子１７９と電源電圧線１７８とが導通状態となり、対向電極電圧線２５−１には対向電極電圧Ｖｃｏｍ（１）として対向電極ロウ電圧ＶＣＯＭＬが出力する。   Thereafter, the clock signal Φ1 is output from the transistor 93 (see FIG. 7), so that the high voltage is output from the shift register circuit 181-11 as the output OUT11 to the AC drive circuit 182-11 disposed on the left side of the display region 9 and on the right side. It inputs into the input terminal 170 of the arrange | positioned alternating current drive circuit 182-21. Since the AC signal M is a low voltage and the AC signal Mbar is a high voltage when the output OUT11 is output, the output terminal 179 and the power supply voltage line 178 are in a conductive state via the transistor 128 of the AC driving circuit 182 and are opposed to each other. The counter electrode low voltage VCOML is output to the electrode voltage line 25-1 as the counter electrode voltage Vcom (1).

同時に、シフトレジスタ回路１８１−１１から出力する出力ＯＵＴ１１で交流駆動回路１８２−１２及び交流駆動回路１８２−２２のトランジスタ１２７とトランジスタ１２８を非導通状態とすることで、対向電極電圧線２５−２を一旦フローティング状態ＦＬとする。   At the same time, the transistor 127 and the transistor 128 of the AC drive circuit 182-12 and the AC drive circuit 182-22 are made non-conductive by the output OUT11 output from the shift register circuit 181-11, whereby the counter electrode voltage line 25-2 is connected. Once in the floating state FL.

その後、クロック信号Φ３が表示領域９の右側に配置されたシフトレジスタ回路１８１−２１に入力し、シフトレジスタ回路１８１−２１のトランジスタ９４（図７参照）を介して、シフトレジスタ回路１８１−２１からハイ電圧が出力ＯＵＴ２１として表示領域９の右側に配置された交流駆動回路１８２−２２と左側に配置された交流駆動回路１８２−１２に入力する。出力ＯＵＴ２１の出力時には交流信号Ｍがロウ電圧で、交流信号Ｍｂａｒがハイ電圧となっているので、トランジスタ１２７を介して出力端子１７９と電源電圧線１７７とが導通状態となり、対向電極電圧線２５−３には対向電極電圧Ｖｃｏｍ（２）として対向電極ハイ電圧ＶＣＯＭＨが出力する。   After that, the clock signal Φ3 is input to the shift register circuit 181-21 arranged on the right side of the display area 9, and is output from the shift register circuit 181-21 through the transistor 94 (see FIG. 7) of the shift register circuit 181-21. The high voltage is input as an output OUT21 to the AC driving circuit 182-22 arranged on the right side of the display area 9 and the AC driving circuit 182-12 arranged on the left side. When the output OUT21 is output, since the AC signal M is a low voltage and the AC signal Mbar is a high voltage, the output terminal 179 and the power supply voltage line 177 are brought into conduction via the transistor 127, and the counter electrode voltage line 25− 3, the counter electrode high voltage VCOMH is output as the counter electrode voltage Vcom (2).

この時、シフトレジスタ回路１８１−２１から出力する出力ＯＵＴ２１を走査信号線２１−１に出力する走査信号ＶＳＣＮ（１）として利用する。   At this time, the output OUT21 output from the shift register circuit 181-21 is used as the scanning signal VSCN (1) output to the scanning signal line 21-1.

同時に、シフトレジスタ回路１８１−２１から出力する出力ＯＵＴ２１で交流駆動回路１８２−１３及び交流駆動回路１８２−２３のトランジスタ１２７とトランジスタ１２８を非導通状態とすることで、対向電極電圧線２５−３を一旦フローティング状態ＦＬとする。   At the same time, the transistor 127 and the transistor 128 of the AC driving circuit 182-13 and the AC driving circuit 182-23 are made non-conductive by the output OUT21 output from the shift register circuit 181-21, whereby the counter electrode voltage line 25-3 is connected. Once in the floating state FL.

その後、クロック信号Φ２が表示領域９の左側に配置されたシフトレジスタ回路１８１−１２に入力し、シフトレジスタ回路１８１−１２のトランジスタ９４（図７参照）を介して、シフトレジスタ回路１８１−１２からハイ電圧が出力ＯＵＴ１２として表示領域９の左側に配置された交流駆動回路１８２−１３と右側に配置された交流駆動回路１８２−１３に入力する。出力ＯＵＴ１２の出力時に交流信号Ｍがロウ電圧で、交流信号Ｍｂａｒがハイ電圧であるので、交流駆動回路１８２のトランジスタ１２８を介して出力端子１７０と電源電圧線１７８とが導通状態となり、対向電極電圧線２５−３には対向電極電圧Ｖｃｏｍ（３）として対向電極ロウ電圧ＶＣＯＭＬが出力する。   After that, the clock signal Φ2 is input to the shift register circuit 181-12 disposed on the left side of the display area 9, and is output from the shift register circuit 181-12 through the transistor 94 (see FIG. 7) of the shift register circuit 181-12. The high voltage is input as an output OUT12 to the AC drive circuit 182-13 disposed on the left side of the display area 9 and the AC drive circuit 182-13 disposed on the right side. Since the AC signal M is a low voltage and the AC signal Mbar is a high voltage when the output OUT12 is output, the output terminal 170 and the power supply voltage line 178 are brought into conduction via the transistor 128 of the AC drive circuit 182, and the counter electrode voltage The counter electrode low voltage VCOML is output to the line 25-3 as the counter electrode voltage Vcom (3).

この時、シフトレジスタ回路１８１−１２から出力する出力ＯＵＴ１２を走査信号線２１−２に出力する走査信号ＶＳＣＮ（２）として利用する。   At this time, the output OUT12 output from the shift register circuit 181-12 is used as the scanning signal VSCN (2) output to the scanning signal line 21-2.

このように、走査回路５３は走査信号出力回路５１と対向電圧出力回路５２の機能を合わせ持っており、小さな回路規模で走査信号と対向電極信号とを出力することが可能となっている。   Thus, the scanning circuit 53 has the functions of the scanning signal output circuit 51 and the counter voltage output circuit 52, and can output the scanning signal and the counter electrode signal with a small circuit scale.

次に、図１２の説明に用いた出力ＯＵＴ１１とＯＵＴ１２の出力方法について、図１３を用いて説明する。シフトレジスタ回路１８１は図７に示す回路と同じ回路を用いることが可能で、入力するクロック信号Φ１とΦ２のタイミングが図８とは異なっている。   Next, the output method of the outputs OUT11 and OUT12 used in the description of FIG. 12 will be described with reference to FIG. The shift register circuit 181 can use the same circuit as the circuit shown in FIG. 7, and the timings of the input clock signals Φ1 and Φ2 are different from those in FIG.

図１３では、左右に配置されたシフトレジスタ回路１８１を駆動するために、デューティが２５％のパルスを用いている。まず、スタート信号となるクロック信号Φ１が入力して図７に示す回路のノードＮ１がハイ電圧になった後、クロック信号Φ１によりノードＮ１がたたき上げられ、クロック信号Φ１がノードＮ２に出力する。   In FIG. 13, a pulse having a duty of 25% is used to drive the shift register circuits 181 arranged on the left and right. First, after the clock signal Φ1 as a start signal is input and the node N1 of the circuit shown in FIG. 7 becomes a high voltage, the node N1 is knocked up by the clock signal Φ1, and the clock signal Φ1 is output to the node N2.

ノードＮ２にクロック信号Φ１が出力すると、同時にノードＮ３もハイ電圧となり、クロック信号Φ２が入力することにより、ノードＮ３はたたき上げられて、ノードＮ４にクロック信号Φ２が出力する。   When the clock signal Φ1 is output to the node N2, the node N3 also becomes a high voltage at the same time, and when the clock signal Φ2 is input, the node N3 is knocked up and the clock signal Φ2 is output to the node N4.

ノードＮ４にクロック信号Φ２が出力されることで、トランジスタ８６がオン状態となり、ノードＮ１がロウ電圧になる。ノードＮ２の電圧を出力ＯＵＴ１１として出力し、ノードＮ４の電圧を出力ＯＵＴ１２として出力することで、図１２に示す出力ＯＵＴ１１とＯＵＴ１２を出力することが可能である。   When the clock signal Φ2 is output to the node N4, the transistor 86 is turned on, and the node N1 becomes a low voltage. By outputting the voltage of the node N2 as the output OUT11 and the voltage of the node N4 as the output OUT12, it is possible to output the outputs OUT11 and OUT12 shown in FIG.

次に、対向電極ハイ電圧ＶＣＯＭＨと対向電極ロウ電圧ＶＣＯＭＬとを出力する交流駆動回路１８３を用いる構成を図１４に示す。図１４に示す交流駆動回路１８３には２本の対向電極電圧線２５が接続してあり、それぞれに、対向電極ハイ電圧ＶＣＯＭＨまたは対向電極ロウ電圧ＶＣＯＭＬを出力する。   Next, FIG. 14 shows a configuration using an AC drive circuit 183 that outputs the counter electrode high voltage VCOMH and the counter electrode low voltage VCOML. Two counter electrode voltage lines 25 are connected to the AC drive circuit 183 shown in FIG. 14, and each outputs a counter electrode high voltage VCOMH or a counter electrode low voltage VCOML.

図１４に示す回路とすると、走査信号出力回路５１を構成するシフトレジスタ１８１を表示領域９の左右に分けて配置することに加えて、対向電圧出力回路５２を構成する交流駆動回路１８３をも表示領域９の左右に分けて配置することが可能である。   In the circuit shown in FIG. 14, in addition to disposing the shift register 181 constituting the scanning signal output circuit 51 separately on the left and right sides of the display area 9, the AC driving circuit 183 constituting the counter voltage output circuit 52 is also displayed. It is possible to arrange the area 9 separately on the left and right.

図１５に交流駆動回路１８３の回路構成を示す。図１５では図９に示す回路に加えて、電源電圧線１７７と電源電圧線１７８に接続するトランジスタ１２９，１３０を設けている。ノードＮ１１により制御されるトランジスタ１２７，１３０とは、トランジスタ１２７は対向電極ハイ電圧ＶＣＯＭＨが供給される電源電圧線１７７に接続し、トランジスタ１３０は対向電極ロウ電圧ＶＣＯＭＬが供給される電源電圧線１７８に接続しているので、交流信号Ｍが例えばハイ電圧の場合に、出力端子１７９−１からは対向電極ハイ電圧ＶＣＯＭＨが出力し、出力端子１７９−２からは対向電極ロウ電圧ＶＣＯＭＬが出力する。   FIG. 15 shows a circuit configuration of the AC drive circuit 183. 15 includes a power supply voltage line 177 and transistors 129 and 130 connected to the power supply voltage line 178 in addition to the circuit shown in FIG. The transistors 127 and 130 controlled by the node N11 are connected to the power supply voltage line 177 to which the common electrode high voltage VCOMH is supplied, and the transistor 130 is connected to the power supply voltage line 178 to which the common electrode low voltage VCOML is supplied. Since the connection is made, for example, when the AC signal M is a high voltage, the counter electrode high voltage VCOMH is output from the output terminal 179-1, and the counter electrode low voltage VCOML is output from the output terminal 179-2.

なお、図１５の回路は、図９に示す回路にトランジスタ１２７，１３０とを加えた構造をしているので、以下の説明において図９と同様の動作の詳細は省略する。   Note that the circuit of FIG. 15 has a structure in which transistors 127 and 130 are added to the circuit shown in FIG.

図１６に図１４に示す回路のタイミングチャートを示す。まず、表示領域９の左側に配置されたシフトレジスタ回路１８１−１１にスタートパルス信号ΦＩＮが入力端子１７５より入力する。スタートパルス信号Φ１により交流駆動回路１８３−１１のトランジスタ１２７、トランジスタ１２８、トランジスタ１２９、トランジスタ１３０（図１５参照）を非導通状態とすることで、対向電極電圧線２５−１（対向電極電圧Ｖｏｍ（１））を一旦フローティング状態ＦＬとする。   FIG. 16 shows a timing chart of the circuit shown in FIG. First, the start pulse signal ΦIN is input from the input terminal 175 to the shift register circuit 181-11 disposed on the left side of the display area 9. The transistor 127, the transistor 128, the transistor 129, and the transistor 130 (see FIG. 15) of the AC driving circuit 183-11 are turned off by the start pulse signal Φ1, thereby causing the counter electrode voltage line 25-1 (the counter electrode voltage Vom ( 1)) is temporarily set to the floating state FL.

その後、クロック信号Φ１がシフトレジスタ回路１８１−１１のトランジスタ９３（図７参照）から出力することで、ハイ電圧が出力ＯＵＴ１１として表示領域９の左側に配置された交流駆動回路１８３−１１の入力端子１７０に入力する。   After that, the clock signal Φ1 is output from the transistor 93 (see FIG. 7) of the shift register circuit 181-11, so that the high voltage is input to the AC drive circuit 183-11 arranged on the left side of the display area 9 as the output OUT11. Input to 170.

出力ＯＵＴ１１の出力時に、交流信号Ｍがロウ電圧で、交流信号Ｍｂａｒがハイ電圧であるため、交流駆動回路１８３−１１のトランジスタ１２８を介して出力端子１７９−１と電源電圧線１７８とが導通状態となり、対向電極電圧線２５−１には対向電極電圧Ｖｃｏｍ（１１）として対向電極ロウ電圧ＶＣＯＭＬが出力端子１７９−１から出力する。さらに、交流駆動回路１８３−１１のトランジスタ１２９を介して出力端子１７９−２と電源電圧線１７７とが導通状態となり、対向電極電圧線２５−２には対向電極電圧Ｖｃｏｍ（１２）として対向電極ハイ電圧ＶＣＯＭＨが出力端子１７９−２から出力する。   When the output OUT11 is output, since the AC signal M is a low voltage and the AC signal Mbar is a high voltage, the output terminal 179-1 and the power supply voltage line 178 are in a conductive state via the transistor 128 of the AC drive circuit 183-11. Thus, the counter electrode low voltage VCOML is output from the output terminal 179-1 to the counter electrode voltage line 25-1 as the counter electrode voltage Vcom (11). Further, the output terminal 179-2 and the power supply voltage line 177 are brought into conduction through the transistor 129 of the AC drive circuit 183-11, and the counter electrode voltage Vcom (12) is applied to the counter electrode voltage line 25-2 as a counter electrode high voltage. The voltage VCOMH is output from the output terminal 179-2.

他方、表示領域９の右側に形成された交流駆動回路１８３−２１も対向電極電圧線２５−２に接続しているが、交流駆動回路１８３−２１から対向電極電圧線２５−２への出力Ｖｃｏｍ（２１）は、スタートパルス信号ΦＩＮによりフローティング状態ＦＬとなっているため出力がショートする等の問題を防ぐことができる。   On the other hand, the AC drive circuit 183-21 formed on the right side of the display area 9 is also connected to the counter electrode voltage line 25-2, but the output Vcom from the AC drive circuit 183-21 to the counter electrode voltage line 25-2. (21) can prevent problems such as short-circuiting of the output due to the floating state FL caused by the start pulse signal ΦIN.

次に、クロック信号Φ３が表示領域９の右側に配置されたシフトレジスタ回路１８１−２１に入力すると、ハイ電圧が出力ＯＵＴ２１として表示領域９の右側に配置された交流駆動回路１８３−２１の入力端子１７０に入力する。出力ＯＵＴ２１の出力時に、交流信号Ｍがハイ電圧で、交流信号Ｍｂａｒがロウ電圧であるから、交流駆動回路１８３−２１のトランジスタ１２７を介して出力端子１７９−１と電源電圧線１７７とが導通状態となり、対向電極電圧線２５−２には対向電極電圧Ｖｃｏｍ（２１）として対向電極ハイ電圧ＶＣＯＭＨが出力端子１７９−１から出力する。さらに、交流駆動回路１８３−１１のトランジスタ１２８を介して出力端子１７９−２と電源電圧線１７８とが導通状態となり、対向電極電圧線２５−３には対向電極電圧Ｖｃｏｍ（２２）として対向電極ロウ電圧ＶＣＯＭＬが出力端子１７９−２から出力する。   Next, when the clock signal Φ3 is input to the shift register circuit 181-21 disposed on the right side of the display area 9, the high voltage is input to the input terminal of the AC drive circuit 183-21 disposed on the right side of the display area 9 as the output OUT21. Input to 170. When the output OUT21 is output, since the AC signal M is a high voltage and the AC signal Mbar is a low voltage, the output terminal 179-1 and the power supply voltage line 177 are in a conductive state via the transistor 127 of the AC drive circuit 183-21. Thus, the counter electrode high voltage VCOMH is output from the output terminal 179-1 to the counter electrode voltage line 25-2 as the counter electrode voltage Vcom (21). Further, the output terminal 179-2 and the power supply voltage line 178 are brought into conduction via the transistor 128 of the AC driving circuit 183-11, and the counter electrode voltage Vcom (22) is applied to the counter electrode voltage line 25-3 as the counter electrode voltage Vcom (22). The voltage VCOML is output from the output terminal 179-2.

ここで、交流駆動回路１８３−２１から対向電極電圧線２５−２には電源電圧線１７７から供給される対向電極ハイ電圧ＶＣＯＭＨが出力し、交流駆動回路１８３−１１から対向電極電圧線２５−２には電源電圧線１７７から供給される対向電極ハイ電圧ＶＣＯＭＨが出力しているので、表示領域９の左右から交流駆動回路１８３−２１と交流駆動回路１８３−１１から対向電極電圧線２５−２を駆動してもショート等の問題の発生を防止できる。   Here, the counter electrode high voltage VCOMH supplied from the power supply voltage line 177 is output from the AC drive circuit 183-21 to the counter electrode voltage line 25-2, and the counter electrode voltage line 25-2 is output from the AC drive circuit 183-11. Since the counter electrode high voltage VCOMH supplied from the power supply voltage line 177 is output from the left and right sides of the display area 9, the AC drive circuit 183-21 and the AC drive circuit 183-11 connect the counter electrode voltage line 25-2. Even when driven, it is possible to prevent the occurrence of problems such as a short circuit.

次に、図１７を用いて十分な出力電圧を出力可能な交流駆動回路１８４を示す。交流駆動回路１８４では、対向電極ハイ電圧ＶＣＯＭＨが高電圧となっても、クロック信号を低電圧のままで動作することが可能である。   Next, an AC drive circuit 184 capable of outputting a sufficient output voltage will be described with reference to FIG. The AC drive circuit 184 can operate with the clock signal kept at a low voltage even when the counter electrode high voltage VCOMH becomes a high voltage.

交流駆動回路１８４では、図９に示す交流駆動回路１８２と同様に、入力端子１７１にシフトレジスタ回路１８１の出力が入力すると、ノードＮ１１とノードＮ１２とがロウ電圧となりトランジスタ１２７，１２８，１２９，１３０はオフとなって、出力端子１７９−１，１７９−２はフローティング状態となる。   In the AC driver circuit 184, as in the AC driver circuit 182 shown in FIG. 9, when the output of the shift register circuit 181 is input to the input terminal 171, the nodes N11 and N12 become low voltages, and the transistors 127, 128, 129, and 130 are output. Is turned off, and the output terminals 179-1 and 179-2 are in a floating state.

次に、入力端子１７０にシフトレジスタ回路１８１の出力が入力すると、配線１７１と１７２で供給される、交流信号Ｍと交流信号Ｍｂａｒの電圧がノードＮ１１とノードＮ１２に供給される。このとき、省電力のためにシフトレジスタ回路１８１で用いられるクロック信号は低電圧な信号が用いられるため、シフトレジスタ回路１８１から出力する電圧も低電圧となる。   Next, when the output of the shift register circuit 181 is input to the input terminal 170, the voltages of the AC signal M and the AC signal Mbar supplied through the wirings 171 and 172 are supplied to the node N11 and the node N12. At this time, a low-voltage signal is used as the clock signal used in the shift register circuit 181 for power saving, so that the voltage output from the shift register circuit 181 is also low.

また、交流信号Ｍと交流信号Ｍｂａｒの電圧も省電力のため低電圧であることが望ましい、そのため、ノードＮ１１とノードＮ１２に保持される電圧は対向電極ハイ電圧ＶＣＯＭＨに対して低電圧となり、トランジスタの閾値による出力電圧の低下も伴い、ノードＮ１１とノードＮ１２に保持される電圧では高電圧の対向電極ハイ電圧ＶＣＯＭＨを出力することができないという問題が生じた。   In addition, it is desirable that the voltages of the AC signal M and the AC signal Mbar be low for power saving. Therefore, the voltage held at the node N11 and the node N12 is lower than the counter electrode high voltage VCOMH. With the decrease in the output voltage due to the threshold value, the voltage held at the node N11 and the node N12 cannot output the high counter electrode high voltage VCOMH.

そのため、交流駆動回路１８４ではノードＮ１１とノードＮ１２の電圧をシフトレジスタ回路１８１から出力する電圧を用いて、たたき上げて十分に対向電極ハイ電圧ＶＣＯＭＨが出力可能な電圧としている。   For this reason, the AC drive circuit 184 uses the voltage output from the shift register circuit 181 to increase the voltages at the nodes N11 and N12 to a voltage that can sufficiently output the counter electrode high voltage VCOMH.

交流駆動回路１８４では、入力端子１７１にハイ電圧が入力すると、トランジスタ２７９，２８０により、ノードＮ１６とノードＮ１７とは電源電圧線１７３から供給されるロウ電圧（ＶＳＳ）となる。   In the AC driving circuit 184, when a high voltage is input to the input terminal 171, the nodes N16 and N17 become a low voltage (VSS) supplied from the power supply voltage line 173 by the transistors 279 and 280.

その後、入力端子１７０にシフトレジスタ回路１８１の出力が入力すると、交流信号Ｍと交流信号Ｍｂａｒの電圧がノードＮ１１とノードＮ１２に供給される。ここで、仮にノードＮ１１がハイ電圧に充電され、ノードＮ１２がロウ電圧とすると、トランジスタ２７６がオン状態となり、オン状態のトランジスタ２７８を介してノードＮ１８も電源電圧線１７３から供給されるロウ電圧（ＶＳＳ）となる。   Thereafter, when the output of the shift register circuit 181 is input to the input terminal 170, the voltages of the AC signal M and the AC signal Mbar are supplied to the node N11 and the node N12. Here, if the node N11 is charged to a high voltage and the node N12 is set to a low voltage, the transistor 276 is turned on, and the node N18 is also supplied from the power supply voltage line 173 via the transistor 278 in the on state. VSS).

逆にノードＮ１１がロウ電圧で、ノードＮ１２がハイ電圧に充電されるとすると、トランジスタ２７５がオン状態となり、オン状態のトランジスタ２７７を介してノードＮ１８は電源電圧線１７３から供給されるロウ電圧（ＶＳＳ）となる。   Conversely, when the node N11 is charged with a low voltage and the node N12 is charged with a high voltage, the transistor 275 is turned on, and the node N18 is supplied with a low voltage (from the power supply voltage line 173 via the transistor 277 in the on state). VSS).

次に、入力端子１７０へのシフトレジスタ１８１からの出力終了後、入力端子２７１にシフトレジスタ１８１からハイ電圧が入力すると、ノードＮ１１がハイ電圧に充電され、ノードＮ１２がロウ電圧の場合では、ノードＮ１８に接続する容量２８２の一方の電極の電圧が上昇することに合わせて、他方の電極の電圧が昇圧される。   Next, after the output from the shift register 181 to the input terminal 170 is completed, when a high voltage is input from the shift register 181 to the input terminal 271, the node N11 is charged to a high voltage, and when the node N12 is a low voltage, As the voltage of one electrode of the capacitor 282 connected to N18 increases, the voltage of the other electrode is boosted.

容量２８２，２８１の大きさが十分に大きければ、シフトレジスタ１８１のほぼ２倍の電圧でトランジスタ１２７，１２８，１２９，１３０を制御可能となる。   If the capacitors 282 and 281 are sufficiently large, the transistors 127, 128, 129, and 130 can be controlled with a voltage almost twice that of the shift register 181.

本発明の実施の形態の液晶表示装置を示す概略ブロック図である。It is a schematic block diagram which shows the liquid crystal display device of embodiment of this invention. 本発明の実施の形態の液晶表示装置の概略画素平面図である。It is a schematic pixel top view of the liquid crystal display device of embodiment of this invention. 本発明の実施の形態の液晶表示装置に概略画素断面図である。1 is a schematic pixel cross-sectional view of a liquid crystal display device according to an embodiment of the present invention. 本発明の実施の形態の液晶表示装置に用いられる駆動波形を示すタイミングチャートである。It is a timing chart which shows the drive waveform used for the liquid crystal display device of embodiment of this invention. 本発明の実施の形態の液晶表示装置に用いられる駆動回路の概略図である。It is the schematic of the drive circuit used for the liquid crystal display device of embodiment of this invention. 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。4 is a timing chart showing drive waveforms of the liquid crystal display device according to the embodiment of the present invention. 本発明の実施の形態の液晶表示装置のシフトレジスタ回路を示す概略回路図である。It is a schematic circuit diagram which shows the shift register circuit of the liquid crystal display device of embodiment of this invention. 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。4 is a timing chart showing drive waveforms of the liquid crystal display device according to the embodiment of the present invention. 本発明の実施の形態の液晶表示装置の交流駆動回路を示す概略回路図である。It is a schematic circuit diagram which shows the alternating current drive circuit of the liquid crystal display device of embodiment of this invention. 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。4 is a timing chart showing drive waveforms of the liquid crystal display device according to the embodiment of the present invention. 本発明の実施の形態の液晶表示装置の走査回路を示す概略回路図である。It is a schematic circuit diagram which shows the scanning circuit of the liquid crystal display device of embodiment of this invention. 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。4 is a timing chart showing drive waveforms of the liquid crystal display device according to the embodiment of the present invention. 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。4 is a timing chart showing drive waveforms of the liquid crystal display device according to the embodiment of the present invention. 本発明の実施の形態の液晶表示装置を示す概略回路図である。It is a schematic circuit diagram which shows the liquid crystal display device of embodiment of this invention. 本発明の実施の形態の液晶表示装置の交流駆動回路を示す概略回路図である。It is a schematic circuit diagram which shows the alternating current drive circuit of the liquid crystal display device of embodiment of this invention. 本発明の実施の形態の液晶表示装置の駆動波形を示すタイミングチャートである。4 is a timing chart showing drive waveforms of the liquid crystal display device according to the embodiment of the present invention. 本発明の実施の形態の液晶表示装置の交流駆動回路を示す概略回路図である。It is a schematic circuit diagram which shows the alternating current drive circuit of the liquid crystal display device of embodiment of this invention.

符号の説明Explanation of symbols

１ 液晶表示パネル、２ ＴＦＴ基板、５ 駆動回路、８ 画素部、９ 表示領域、１０ スイッチング素子（薄膜トランジスタ）、１１ 画素電極、２１ 走査信号線、２２ 映像信号線、７０ フレキシブル基板、１００ 液晶表示装置。   DESCRIPTION OF SYMBOLS 1 Liquid crystal display panel, 2 TFT substrate, 5 Drive circuit, 8 Pixel part, 9 Display area, 10 Switching element (thin film transistor), 11 Pixel electrode, 21 Scan signal line, 22 Video signal line, 70 Flexible substrate, 100 Liquid crystal display device .

Claims (6)

第１の基板と、第２の基板と、
前記第１の基板と前記第２の基板の間に挟まれた液晶組成物と、
前記第１の基板に設けられた複数の画素と、
前記画素に設けられた画素電極と、
前記画素電極に対向する対向電極と、
オン状態で前記画素電極に映像信号を供給するスイッチング素子と、
前記スイッチング素子に映像信号を供給する映像信号線と、
前記スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、
前記対向電極に対向電圧を供給する対向電極信号線と、
前記映像信号を出力する第１の駆動回路と、
前記走査信号を出力する第２の駆動回路と第３の駆動回路と、
前記対向電圧を出力する第４の駆動回路と第５の駆動回路と、
第１の走査信号線に制御され映像信号が供給される第１の画素電極と、
第２の走査信号線に制御され映像信号が供給される第２の画素電極と、
前記第１の画素電極に対向して配置される対向電極に接続される第１の対向電極信号線と、
前記第２の画素電極に対向して配置される対向電極に接続される第２の対向電極信号線とを有し、
前記第２の駆動回路は前記走査信号線の一方の端部に形成され、
前記第３の駆動回路は前記走査信号線の他方の端部に形成され、
前記第４の駆動回路は前記対向電極信号線の一方の端部に形成され、
前記第５の駆動回路は前記対向電極信号線の他方の端部に形成され、
前記第１の走査信号線には前記第２の駆動回路から走査信号が出力し、
前記第２の走査信号線には前記第３の駆動回路から走査信号が出力し、
前記第１の対向電極信号線と前記第２の対向電極信号線とに前記第４の駆動回路から対向電圧が出力し、
前記第１の対向電極信号線と前記第２の対向電極信号線とに前記第５の駆動回路から対向電圧が出力する、
ことを特徴とする液晶表示装置。 A first substrate, a second substrate,
A liquid crystal composition sandwiched between the first substrate and the second substrate;
A plurality of pixels provided on the first substrate;
A pixel electrode provided in the pixel;
A counter electrode facing the pixel electrode;
A switching element for supplying a video signal to the pixel electrode in an on state;
A video signal line for supplying a video signal to the switching element;
A scanning signal line for supplying a scanning signal for controlling on / off of the switching element;
A counter electrode signal line for supplying a counter voltage to the counter electrode;
A first drive circuit for outputting the video signal;
A second drive circuit and a third drive circuit for outputting the scanning signal;
A fourth drive circuit and a fifth drive circuit for outputting the counter voltage;
A first pixel electrode controlled by a first scanning signal line and supplied with a video signal;
A second pixel electrode controlled by a second scanning signal line and supplied with a video signal;
A first counter electrode signal line connected to a counter electrode disposed opposite to the first pixel electrode;
A second counter electrode signal line connected to the counter electrode disposed opposite to the second pixel electrode,
The second driving circuit is formed at one end of the scanning signal line,
The third driving circuit is formed at the other end of the scanning signal line;
The fourth drive circuit is formed at one end of the counter electrode signal line,
The fifth drive circuit is formed at the other end of the counter electrode signal line,
A scanning signal is output from the second driving circuit to the first scanning signal line,
A scanning signal is output from the third driving circuit to the second scanning signal line,
A counter voltage is output from the fourth drive circuit to the first counter electrode signal line and the second counter electrode signal line,
A counter voltage is output from the fifth drive circuit to the first counter electrode signal line and the second counter electrode signal line;
A liquid crystal display device characterized by the above. 請求項１に記載の液晶表示装置であって、
前記第２の駆動回路から出力する走査信号に同期して前記第５の駆動回路から対向電圧が出力する、
ことを特徴とする液晶表示装置。 The liquid crystal display device according to claim 1,
A counter voltage is output from the fifth drive circuit in synchronization with a scanning signal output from the second drive circuit;
A liquid crystal display device characterized by the above. 請求項１に記載の液晶表示装置であって、
前記画素電極と前記対向電極とは、絶縁膜を間に挟んで積層される、
ことを特徴とする液晶表示装置。 The liquid crystal display device according to claim 1,
The pixel electrode and the counter electrode are stacked with an insulating film interposed therebetween,
A liquid crystal display device characterized by the above. 第１の基板と、第２の基板と、
前記第１の基板と前記第２の基板の間に挟まれた液晶組成物と、
前記第１の基板に設けられた複数の画素と、
前記画素に設けられた画素電極と、
前記画素電極に対向する対向電極と、
オン状態で前記画素電極に映像信号を供給するスイッチング素子と、
前記スイッチング素子に映像信号を供給する映像信号線と、
前記スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、
前記対向電極に対向電圧を供給する対向電極信号線と、
前記映像信号を出力する第１の駆動回路と、
前記走査信号を出力する第２の駆動回路と第３の駆動回路と、
前記対向電圧を出力する第４の駆動回路と第５の駆動回路と、
第１の走査信号線に制御され映像信号が供給される第１の画素電極と、
第２の走査信号線に制御され映像信号が供給される第２の画素電極と、
前記第１の画素電極に対向して配置される対向電極に接続される第１の対向電極信号線と、
前記第２の画素電極に対向して配置される対向電極に接続される第２の対向電極信号線とを有し、
前記第２の駆動回路は前記走査信号線の一方の端部に形成され、
前記第３の駆動回路は前記走査信号線の他方の端部に形成され、
前記第４の駆動回路は前記対向電極信号線の一方の端部に形成され、
前記第５の駆動回路は前記対向電極信号線の他方の端部に形成され、
前記第１の走査信号線には前記第２の駆動回路から走査信号が出力し、
前記第２の走査信号線には前記第３の駆動回路から走査信号が出力し、
前記第１の対向電極信号線と前記第２の対向電極信号線とに前記第４の駆動回路から対向電圧が出力し、
前記第２の対向電極信号線と前記第３の対向電極信号線とに前記第５の駆動回路から対向電圧が出力し、
前記第４の駆動回路から前記第１の対向電極信号線に第１の電圧が出力し、
前記第２の対向電極信号線に前記第１の電圧とは逆極性の第２の電圧が出力し、
前記第５の駆動回路から前記第２の対向電極信号線に前記第２の電圧が出力し、
前記第３の対向電極信号線に前記第１の電圧が出力する、
ことを特徴とする液晶表示装置。 A first substrate, a second substrate,
A liquid crystal composition sandwiched between the first substrate and the second substrate;
A plurality of pixels provided on the first substrate;
A pixel electrode provided in the pixel;
A counter electrode facing the pixel electrode;
A switching element for supplying a video signal to the pixel electrode in an on state;
A video signal line for supplying a video signal to the switching element;
A scanning signal line for supplying a scanning signal for controlling on / off of the switching element;
A counter electrode signal line for supplying a counter voltage to the counter electrode;
A first drive circuit for outputting the video signal;
A second drive circuit and a third drive circuit for outputting the scanning signal;
A fourth drive circuit and a fifth drive circuit for outputting the counter voltage;
A first pixel electrode controlled by a first scanning signal line and supplied with a video signal;
A second pixel electrode controlled by a second scanning signal line and supplied with a video signal;
A first counter electrode signal line connected to a counter electrode disposed opposite to the first pixel electrode;
A second counter electrode signal line connected to the counter electrode disposed opposite to the second pixel electrode,
The second driving circuit is formed at one end of the scanning signal line,
The third driving circuit is formed at the other end of the scanning signal line;
The fourth drive circuit is formed at one end of the counter electrode signal line,
The fifth drive circuit is formed at the other end of the counter electrode signal line,
A scanning signal is output from the second driving circuit to the first scanning signal line,
A scanning signal is output from the third driving circuit to the second scanning signal line,
A counter voltage is output from the fourth drive circuit to the first counter electrode signal line and the second counter electrode signal line,
A counter voltage is output from the fifth drive circuit to the second counter electrode signal line and the third counter electrode signal line,
A first voltage is output from the fourth drive circuit to the first counter electrode signal line;
A second voltage having a polarity opposite to that of the first voltage is output to the second counter electrode signal line;
The second voltage is output from the fifth drive circuit to the second counter electrode signal line,
The first voltage is output to the third counter electrode signal line;
A liquid crystal display device characterized by the above. 請求項４に記載の液晶表示装置であって、
前記第４の駆動回路と前記第５の駆動回路とは、前記第１の電圧と前記第２の電圧を同時に出力可能である、
ことを特徴とする液晶表示装置。 The liquid crystal display device according to claim 4,
The fourth drive circuit and the fifth drive circuit can output the first voltage and the second voltage simultaneously.
A liquid crystal display device characterized by the above. 請求項４に記載の液晶表示装置であって、
前記画素電極と前記対向電極とは、絶縁膜を間に挟んで積層される、
ことを特徴とする液晶表示装置。 The liquid crystal display device according to claim 4,
The pixel electrode and the counter electrode are stacked with an insulating film interposed therebetween,
A liquid crystal display device characterized by the above.
JP2008287050A 2008-11-07 2008-11-07 Liquid crystal display device Pending JP2010113247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008287050A JP2010113247A (en) 2008-11-07 2008-11-07 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008287050A JP2010113247A (en) 2008-11-07 2008-11-07 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2010113247A true JP2010113247A (en) 2010-05-20

Family

ID=42301831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008287050A Pending JP2010113247A (en) 2008-11-07 2008-11-07 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2010113247A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012032608A (en) * 2010-07-30 2012-02-16 Toshiba Mobile Display Co Ltd Liquid crystal display
US9123274B2 (en) 2011-01-25 2015-09-01 Japan Display Inc. Gate signal line drive circuit and display device
JP2016045442A (en) * 2014-08-26 2016-04-04 セイコーエプソン株式会社 Electro-optic device, and electronic apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012032608A (en) * 2010-07-30 2012-02-16 Toshiba Mobile Display Co Ltd Liquid crystal display
US9123274B2 (en) 2011-01-25 2015-09-01 Japan Display Inc. Gate signal line drive circuit and display device
US9542897B2 (en) 2011-01-25 2017-01-10 Japan Display Inc. Gate signal line drive circuit and display device
US9865215B2 (en) 2011-01-25 2018-01-09 Japan Display Inc. Gate signal line drive circuit and display device
US10089949B2 (en) 2011-01-25 2018-10-02 Japan Display Inc. Display device
US10199004B2 (en) 2011-01-25 2019-02-05 Japan Display Inc. Display device
US10395617B2 (en) 2011-01-25 2019-08-27 Japan Display Inc. Shift register circuit
JP2016045442A (en) * 2014-08-26 2016-04-04 セイコーエプソン株式会社 Electro-optic device, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP4942405B2 (en) Shift register for display device and display device including the same
KR101240655B1 (en) Driving apparatus for display device
JP5774911B2 (en) Display device
US9910329B2 (en) Liquid crystal display device for cancelling out ripples generated the common electrode
JP4277894B2 (en) Electro-optical device, drive circuit, and electronic device
JP5134861B2 (en) Liquid crystal display
KR20080006037A (en) Shift register, display device including shift register, driving apparatus of shift register and display device
JP4277891B2 (en) Electro-optical device, drive circuit, and electronic device
JP2009181100A (en) Liquid crystal display device
US8619014B2 (en) Liquid crystal display device
JP2007025644A (en) Liquid crystal display panel driving method, liquid crystal display panel using this driving method and driving module used for driving this liquid crystal display panel
TW200839726A (en) Electro-optical device, driving circuit and electronic apparatus
JP2009122561A (en) Liquid crystal display device
US8054393B2 (en) Liquid crystal display device
KR101970800B1 (en) Liquid crystal display device
JP5172212B2 (en) Liquid crystal display
US8902147B2 (en) Gate signal line driving circuit and display device
JP2009210607A (en) Liquid crystal display device
JP2010113247A (en) Liquid crystal display device
JP2009020213A (en) Electro-optical device, drive circuit and electronic device
KR100909775B1 (en) LCD Display
JP2005128101A (en) Liquid crystal display device
JP2010107739A (en) Liquid crystal display
WO2013008528A1 (en) Pixel circuit and display device
KR101298402B1 (en) Liquid Crystal Panel and Liquid Crystal Display Device having the same