JP2010109141A - Manufacturing method of semiconductor substrate - Google Patents

Manufacturing method of semiconductor substrate Download PDF

Info

Publication number
JP2010109141A
JP2010109141A JP2008279491A JP2008279491A JP2010109141A JP 2010109141 A JP2010109141 A JP 2010109141A JP 2008279491 A JP2008279491 A JP 2008279491A JP 2008279491 A JP2008279491 A JP 2008279491A JP 2010109141 A JP2010109141 A JP 2010109141A
Authority
JP
Japan
Prior art keywords
silicon substrate
semiconductor substrate
manufacturing
ion implantation
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008279491A
Other languages
Japanese (ja)
Other versions
JP5391651B2 (en
Inventor
Hiroyuki Kobayashi
裕之 小林
Takashi Itami
隆 伊丹
Takemine Magari
偉峰 曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008279491A priority Critical patent/JP5391651B2/en
Publication of JP2010109141A publication Critical patent/JP2010109141A/en
Application granted granted Critical
Publication of JP5391651B2 publication Critical patent/JP5391651B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of an inexpensive semiconductor substrate having high productivity, a strong gettering property and a low metal impurity concentration. <P>SOLUTION: The manufacturing method of the semiconductor substrate has a process for preparing a silicon substrate, a process for implanting ions to the silicon substrate and a process for forming an epitaxial layer on a main surface of the silicon substrate to which the ions are implanted. In the ion implantation process, the ions are directly implanted to the silicon substrate without the acceleration of the implanted ions and post-acceleration after mass spectrometry. A cleaning process for etching and cleaning a surface of the silicon substrate is given after the ion implantation process and before the epitaxial layer forming process. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、強力なゲッタリング能力をもつ半導体基板の製造方法に関するものであり、具体的には、表層近傍の炭素イオン注入層による近接ゲッター能力と、バルク中の酸素析出物によるバルクゲッターのダブルゲッター能力を有し、かつ欠陥の少ない高品質なエピタキシャル層が形成された半導体基板の製造方法に関するものである。   The present invention relates to a method of manufacturing a semiconductor substrate having a strong gettering ability, and specifically, a proximity getter ability by a carbon ion implanted layer near the surface layer and a double getter of a bulk getter by an oxygen precipitate in the bulk. The present invention relates to a method for manufacturing a semiconductor substrate on which a high-quality epitaxial layer having getter capability and few defects is formed.

半導体素子を形成するための半導体基板として、CZ(Czochralski)法や、MCZ(Magnetic field CZ)法で成長させたシリコン単結晶ウェーハ、これらのシリコン単結晶ウェーハの表面にエピタキシャル層を形成したエピタキシャルウェーハ、シリコン単結晶ウェーハに熱処理を施したアニールウェーハ等が従来から用いられている。   As a semiconductor substrate for forming a semiconductor element, a silicon single crystal wafer grown by CZ (Czochralski) method or MCZ (Magnetic field CZ) method, and an epitaxial wafer in which an epitaxial layer is formed on the surface of these silicon single crystal wafers Conventionally, annealed wafers obtained by heat-treating silicon single crystal wafers have been used.

一方、半導体素子の製造は、クラス100以下の超クリーンルーム内で行われているが、原材料(ガス,水,薬品類)や半導体製造装置等からの不純物によるシリコン単結晶ウェーハの汚染を完全に避けることはできない。そしてこれらの不純物がシリコン単結晶ウェーハの素子活性領域に存在していると、半導体素子の品質及び特性が著しく劣化する。
そこで、これらの不純物をゲッタリングして素子活性領域から除去するために、イントリンシックゲッタリング(Intrinsic Gettering:IG)やエクストリンシックゲッタリング(Extrinsic Gettering:EG)が従来から行われている。さらに、これらの処理を施したウェーハ表面にエピタキシャル層を形成する場合もある。
On the other hand, semiconductor elements are manufactured in an ultra clean room of class 100 or less, but contamination of silicon single crystal wafers by impurities from raw materials (gas, water, chemicals) and semiconductor manufacturing equipment is completely avoided. It is not possible. If these impurities are present in the element active region of the silicon single crystal wafer, the quality and characteristics of the semiconductor element are significantly deteriorated.
Therefore, intrinsic gettering (IG) and extrinsic gettering (EG) are conventionally performed in order to getter these impurities and remove them from the element active region. Further, an epitaxial layer may be formed on the surface of the wafer subjected to these treatments.

特に、エピタキシャルウェーハは、半導体素子を製造する観点から見ると、基板ウェーハとは異なる抵抗率を有する電気的活性層を形成することができるので、半導体素子を設計する際の自由度が大きく、また結晶欠陥の原因となる酸素や炭素の濃度が低い高純度の単結晶薄膜(エピタキシャル層)を任意の厚さに形成できる等の利点が多いため、高耐圧半導体素子や集積回路素子、固体撮像素子(CCD<Charge−Coupled Device>, CIS<CMOS Image Sensor>)等の基板として多く用いられており、また製品として実用化されている。   In particular, from the viewpoint of manufacturing a semiconductor element, an epitaxial wafer can form an electrically active layer having a resistivity different from that of a substrate wafer, so that the degree of freedom in designing a semiconductor element is great. There are many advantages such as the ability to form a single crystal thin film (epitaxial layer) of high purity with a low concentration of oxygen and carbon that cause crystal defects to an arbitrary thickness, so high voltage semiconductor elements, integrated circuit elements, solid-state imaging elements (CCD <Charge-Coupled Device>, CIS <CMOS Image Sensor>) and the like are used in many cases and are put into practical use as products.

このようなエピタキシャル層の実用的な形成方法として、主にCVD法(Chemical Vapor Deposition method)が用いられており、以下の主な4種類のソースガスが使用されている。
例えば、水素還元法では、ソースガスとしてSiCl、SiHClが使用される。
SiCl + 2H → Si + 4HCl
SiHCl + H → Si + 3HCl
また、熱分解法では、ソースガスとしてSiHCl、SiHが使用される。
SiHCl → Si + 2HCl
SiH → Si + 2H
このうち、固体撮像装置用の半導体基板の製造には、安価であること、成長速度が大きく、厚膜のエピタキシャル成長用に適している等の理由から主にSiHClが用いられている。
As a practical method for forming such an epitaxial layer, the CVD (Chemical Vapor Deposition method) is mainly used, and the following four main source gases are used.
For example, in the hydrogen reduction method, SiCl 4 and SiHCl 3 are used as the source gas.
SiCl 4 + 2H 2 → Si + 4HCl
SiHCl 3 + H 2 → Si + 3HCl
In the thermal decomposition method, SiH 2 Cl 2 and SiH 4 are used as source gases.
SiH 2 Cl 2 → Si + 2HCl
SiH 4 → Si + 2H 2
Among these, SiHCl 3 is mainly used for manufacturing a semiconductor substrate for a solid-state imaging device because it is inexpensive, has a high growth rate, and is suitable for epitaxial growth of a thick film.

しかし、いずれのソースガスを用いてエピタキシャル層を形成したエピタキシャルウェーハも、エピタキシャル層の形成中に、多くの不純物、特に金属不純物が混入する。このような金属不純物は、作製したエピタキシャルウェーハを固体撮像素子に適用した場合に、暗電流による白傷欠陥が充分に低減できず、特性や歩留りを悪くする原因となっていた。   However, in an epitaxial wafer in which an epitaxial layer is formed using any source gas, many impurities, particularly metal impurities, are mixed during the formation of the epitaxial layer. Such metal impurities have caused white defect defects due to dark current to not be sufficiently reduced when the produced epitaxial wafer is applied to a solid-state imaging device, resulting in poor characteristics and yield.

このような重金属不純物の発生源としては、エピタキシャル成長装置内のSUS系部材由来のもの、ソースガスの配管由来のもの等が考えられる。ソースガスに塩素系が含まれていると、エピタキシャル成長時に分解してHClガスが作られる。このHClガスがベルジャー内のSUS系部材を腐食して、金属の塩化物としてソースガス中に取り込まれ、この金属塩化物がエピタキシャル層中に取り込まれるものと考えられる。
また、エピタキシャル層形成前に、シリコン単結晶ウェーハ表面を軽くエッチオフするために、HClガスを故意に導入する場合もあり、これも腐食の一因となっている。
As a generation source of such heavy metal impurities, a source derived from a SUS member in an epitaxial growth apparatus, a source gas piping, and the like can be considered. If the source gas contains chlorine, it is decomposed during epitaxial growth to produce HCl gas. It is considered that the HCl gas corrodes the SUS-based member in the bell jar and is taken into the source gas as a metal chloride, and this metal chloride is taken into the epitaxial layer.
In addition, HCl gas may be intentionally introduced to lightly etch off the surface of the silicon single crystal wafer before forming the epitaxial layer, which also contributes to corrosion.

そこで、エピタキシャルウェーハを用いて固体撮像素子を形成する場合に、上記金属不純物をゲッタリングして除去するためのゲッタリング技術として、シリコン基板の主表面から炭素イオンを注入して、炭素イオン注入領域を形成し、この表面にシリコンエピタキシャル層を形成する炭素ゲッタリングエピタキシャルウェーハの製造方法がある(特許文献1参照)。   Therefore, when a solid-state imaging device is formed using an epitaxial wafer, carbon ions are implanted from the main surface of the silicon substrate as a gettering technique for gettering and removing the metal impurities. There is a method of manufacturing a carbon gettering epitaxial wafer in which a silicon epitaxial layer is formed on the surface (see Patent Document 1).

特開平6−338507号公報JP-A-6-338507

しかしながら、炭素ゲッタリング層を形成する際の炭素イオン注入工程において、金属汚染が基板中に導入されデバイス特性を悪化させる事が知られている。この対策として、例えば特開2004−165225号公報に記載されている技術では、イオン注入装置の金属汚染レベルが所定のレベル以下である事を確認してから、炭素イオンを注入する工程を行っている。
しかしこの方法では、金属汚染レベルの少ないイオン注入装置しか使用できない。又、イオン注入装置の金属汚染レベルを厳しく維持・管理する必要があるので、そのための多大な時間と労力が必要となる。この為、生産性があがらず、コストがかかっていた。
However, it is known that metal contamination is introduced into the substrate in the carbon ion implantation process when forming the carbon gettering layer, thereby deteriorating device characteristics. As a countermeasure, for example, in the technique described in Japanese Patent Application Laid-Open No. 2004-165225, after confirming that the metal contamination level of the ion implantation apparatus is equal to or lower than a predetermined level, a step of implanting carbon ions is performed. Yes.
However, with this method, only ion implanters with low metal contamination levels can be used. In addition, since it is necessary to strictly maintain and manage the metal contamination level of the ion implantation apparatus, much time and labor are required for that purpose. For this reason, productivity was not increased and costs were increased.

本発明は、上記問題に鑑みなされたものであって、高生産性・低コストで、強力なゲッタリング能力を有し、かつ金属不純物濃度の低い半導体基板を製造することのできる半導体基板の製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and is a method for manufacturing a semiconductor substrate capable of manufacturing a semiconductor substrate having high productivity, low cost, strong gettering capability, and low metal impurity concentration. It aims to provide a method.

上記課題を解決するため、本発明では、少なくとも、シリコン基板を準備する工程と、該シリコン基板にイオン注入を行う工程と、該イオン注入を行った前記シリコン基板の主表面上にエピタキシャル層を形成する工程と、を有する半導体基板の製造方法であって、前記イオン注入工程は、注入イオンの加速・質量分析の後の後段加速を行わずに直に前記シリコン基板にイオン注入を行う工程とし、かつ前記イオン注入工程の後、前記エピタキシャル層形成工程の前に、前記シリコン基板の表面をエッチングする洗浄を行う洗浄工程を有することを特徴とする半導体基板の製造方法を提供する(請求項1)。   In order to solve the above problems, in the present invention, at least a step of preparing a silicon substrate, a step of implanting ions into the silicon substrate, and forming an epitaxial layer on the main surface of the silicon substrate subjected to the ion implantation And a step of performing ion implantation directly on the silicon substrate without performing post-stage acceleration after acceleration / mass analysis of the implanted ions, In addition, the semiconductor substrate manufacturing method includes a cleaning step of cleaning the surface of the silicon substrate after the ion implantation step and before the epitaxial layer forming step. .

このように、イオン注入時は、質量分析後の加速は実施しないでイオン注入を行うこととする。これによって注入される汚染物質を、ウェーハ表面近傍又は表面保護膜(酸化膜または有機薄膜)中にとどまらせることができる。そしてその後にシリコン基板の表面のエッチングを行う洗浄工程により、汚染物質を含有する基板の表面層を除去する事で、イオン注入工程によって注入された汚染物質、特に金属不純物をシリコン基板から除去することができる。
この方法によれば、イオン注入装置を汚染レベルによって選別する必要がなく、自由に装置を選択する事ができ、かつ汚染レベルを厳しく管理する必要もない。そのため生産性を向上させることができ、また金属不純物濃度の低いシリコン基板を得ることができる。そしてこのようなシリコン基板の主表面上にエピタキシャル層を形成することによって、金属不純物濃度が低く、また表面近傍に強力なゲッタリングサイトを有した半導体基板を製造することができる。
Thus, during ion implantation, ion implantation is performed without performing acceleration after mass spectrometry. As a result, the implanted contaminants can remain in the vicinity of the wafer surface or in the surface protective film (oxide film or organic thin film). Then, by removing the surface layer of the substrate containing contaminants by a cleaning process that etches the surface of the silicon substrate, contaminants, particularly metal impurities implanted by the ion implantation process are removed from the silicon substrate. Can do.
According to this method, it is not necessary to select the ion implantation apparatus according to the contamination level, the apparatus can be freely selected, and it is not necessary to strictly control the contamination level. Therefore, productivity can be improved and a silicon substrate having a low metal impurity concentration can be obtained. By forming an epitaxial layer on the main surface of such a silicon substrate, a semiconductor substrate having a low metal impurity concentration and a strong gettering site near the surface can be manufactured.

また、前記注入イオンを、炭素または炭素を含むイオンとすることが好ましい(請求項2)。
このように、注入するイオンを、炭素または炭素を含むイオンとすることによって、半導体基板のエピタキシャル層直下にゲッタリング能力の高いゲッタリング層を形成することができ、また酸素析出物の析出を促進させることができる。
The implanted ions are preferably carbon or carbon-containing ions (claim 2).
In this way, by using carbon or carbon-containing ions as the ions to be implanted, a gettering layer having a high gettering capability can be formed immediately below the epitaxial layer of the semiconductor substrate, and the precipitation of oxygen precipitates is promoted. Can be made.

そして、前記注入イオンのドーズ量を、5×1013〜5×1015/cmとすることが好ましい(請求項3)。
注入イオンのドーズ量が5×1013/cm以上であれば、イオン注入に掛かる時間が短時間であっても十分なゲッタリング能力を有した半導体基板とすることができる。またドーズ量が5×1015/cm以下であれば、結晶性回復のためのアニール処理を行わずともエピタキシャル層に欠陥が発生する可能性を十分に低くすることができる。
The dose amount of the implanted ions is preferably 5 × 10 13 to 5 × 10 15 / cm 2 (Claim 3).
When the dose amount of implanted ions is 5 × 10 13 / cm 2 or more, a semiconductor substrate having sufficient gettering ability can be obtained even if the time required for ion implantation is short. Further, if the dose amount is 5 × 10 15 / cm 2 or less, the possibility of defects occurring in the epitaxial layer can be sufficiently reduced without performing annealing treatment for crystallinity recovery.

更に、前記洗浄工程は、少なくとも前記シリコン基板をアンモニア過水で洗浄する工程とすることが好ましい(請求項4)。
このようにシリコンに対するエッチング速度が遅いアンモニア過水で洗浄することによって、シリコン基板表面を均一にエッチングすることができ、また基板表面のパーティクルを同時に除去できるため、非常に好適である。
Furthermore, it is preferable that the cleaning step is a step of cleaning at least the silicon substrate with ammonia water.
By washing with ammonia perwater having a slow etching rate with respect to silicon as described above, the surface of the silicon substrate can be uniformly etched and particles on the surface of the substrate can be removed at the same time, which is very suitable.

また、前記洗浄工程の後、前記エピタキシャル層形成工程の前に、前記シリコン基板に対してアニール処理を行うことが好ましい(請求項5)。
このように、エピタキシャル層を形成する前に、イオン注入によって乱れた結晶性を回復させるアニール処理を行うことによって、よりエピタキシャル層に欠陥の少ない半導体基板を製造することができる。
Further, it is preferable that an annealing treatment is performed on the silicon substrate after the cleaning step and before the epitaxial layer forming step.
As described above, by performing an annealing process to recover crystallinity disturbed by ion implantation before forming the epitaxial layer, a semiconductor substrate with fewer defects in the epitaxial layer can be manufactured.

また、前記半導体基板は、固体撮像素子の製造に使用されるものとすることが好ましい(請求項6)。
上述のように、本発明の製造方法によって製造された半導体基板は、金属不純物濃度が低く、且つゲッタリング能力の高い基板であるため、固体撮像素子用に好適なものとなっている。
The semiconductor substrate is preferably used for manufacturing a solid-state imaging device.
As described above, since the semiconductor substrate manufactured by the manufacturing method of the present invention is a substrate having a low metal impurity concentration and a high gettering capability, it is suitable for a solid-state imaging device.

以上説明したように、本発明によれば、イオン注入装置の金属不純物レベルを厳しく管理する必要をなくすことができる。従って、管理に必要なコストや時間を従来に比べて省く事ができる。又、イオン注入装置を選別して使用する必要がないため、装置を自由に選択でき、生産ラインの効率を高める事ができる。以上より、生産性の向上とコストの削減が期待できる。また、イオン注入層が形成されたものであるため、ゲッタリング能力の高い半導体基板を製造することができる。   As described above, according to the present invention, it is possible to eliminate the need to strictly control the metal impurity level of the ion implantation apparatus. Therefore, the cost and time required for management can be saved as compared with the conventional case. In addition, since it is not necessary to select and use an ion implantation apparatus, the apparatus can be freely selected, and the efficiency of the production line can be increased. From the above, improvement in productivity and cost reduction can be expected. In addition, since the ion-implanted layer is formed, a semiconductor substrate with high gettering capability can be manufactured.

以下、本発明についてより具体的に説明する。
前述のように、高生産性・低コストで、強力なゲッタリング能力を有し、かつ金属不純物濃度の低い半導体基板を製造することのできる半導体基板の製造方法の開発が待たれていた。
Hereinafter, the present invention will be described more specifically.
As described above, development of a semiconductor substrate manufacturing method capable of manufacturing a semiconductor substrate having high productivity, low cost, strong gettering capability, and low metal impurity concentration has been awaited.

そこで、本発明者らは、下地となるシリコン基板に対するイオン注入条件について鋭意検討を重ねた結果、以下に示すような発想に基づいてイオン注入を行い、またその後にシリコン基板の表面のエッチングを兼ねた洗浄を行い、その後エピタキシャル層を形成することによって上記課題を解決できることを知見し、本発明を完成させた。   Therefore, as a result of intensive studies on the ion implantation conditions for the underlying silicon substrate, the present inventors have performed ion implantation based on the following idea, and then also used for etching the surface of the silicon substrate. It was found that the above problems can be solved by performing subsequent cleaning and then forming an epitaxial layer, and the present invention has been completed.

以下にその発想について簡単に説明する。
まず、イオン注入装置について図4を用いて簡単に説明する。図4はイオン注入装置の概略の一例を示した図である。
イオン注入装置30において、まずイオンをイオン源31にて生成し、生成されたイオンに電界をかけて取り出し、前段加速機構32によって加速(前段加速)させる。その後、質量分析機構33を用いて磁場による質量分析を行い、所定の質量を有したイオンのみを取り出し、その後後段加速機構34によって更に電界を印加し2回目の更なる加速(後段加速)を行う。この様にして加速されたイオンをシリコン基板35の表面に注入する。シリコン基板35に注入される深さは、加速エネルギーが大きい程深く、小さいほど浅くなる。
The idea is briefly described below.
First, an ion implantation apparatus will be briefly described with reference to FIG. FIG. 4 is a diagram showing an example of an outline of an ion implantation apparatus.
In the ion implantation apparatus 30, ions are first generated by the ion source 31, and the generated ions are taken out by applying an electric field, and accelerated (previous stage acceleration) by the front stage acceleration mechanism 32. Thereafter, mass analysis by a magnetic field is performed using the mass analysis mechanism 33, and only ions having a predetermined mass are taken out. Thereafter, an electric field is further applied by the post-acceleration mechanism 34, and the second further acceleration (post-acceleration) is performed. . The ions accelerated in this way are implanted into the surface of the silicon substrate 35. The depth implanted into the silicon substrate 35 is deeper as the acceleration energy is larger and shallower as the acceleration energy is smaller.

ここで、イオン注入装置において、質量分析前に発生するイオン化した汚染物質は、質量分析機により分離されるので、シリコン基板への影響はない。しかし、質量分析機以降に発生するイオン化した汚染物質については分離手段を設けていないため、分離することができない。
もし、通常通り質量分析後に後段加速を実施すると、イオン化した汚染物質も同様に加速され、ウェーハに深く注入されてしまうことになる。しかし、質量分析後の加速がなければ、イオン化した汚染物質は低いエネルギーしか持たないので、ウェーハ表面もしくは極浅い領域にとどまる事となる。
そしてこの原理を応用して、質量分析後に後段加速を実施しない事により、汚染物質をウェーハ表面及び極浅い領域に留まらせて、その後表面をエッチングする洗浄を行うことにより汚染物質を容易に且つ確実に取り除く事ができることを発想し、本発明を完成させた。
Here, in the ion implantation apparatus, the ionized contaminant generated before the mass analysis is separated by the mass analyzer, and thus there is no influence on the silicon substrate. However, ionized contaminants generated after the mass spectrometer cannot be separated because no separation means is provided.
If post-acceleration is performed after mass spectrometry as usual, ionized contaminants are similarly accelerated and deeply implanted into the wafer. However, if there is no acceleration after mass spectrometry, the ionized contaminants have only low energy, so that they remain on the wafer surface or in a very shallow region.
By applying this principle, post-acceleration is not performed after mass spectrometry, so that contaminants remain on the wafer surface and in a very shallow region, and then cleaning is performed to etch the surface easily and reliably. The present invention was completed based on the idea that it can be removed.

以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図1は本発明の半導体基板の製造方法の工程の一例を示すフロー図である。   Hereinafter, the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto. FIG. 1 is a flowchart showing an example of steps of a method for manufacturing a semiconductor substrate according to the present invention.

工程(a)
まず、基板となるシリコン基板11を準備する。
このとき準備するシリコン基板は、一般的に用いられているものであれば良く、例えばCZ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。またその導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、設計する半導体素子(例えば固体撮像素子等)に適したものとなるように適宜選択することができる。
Step (a)
First, a silicon substrate 11 to be a substrate is prepared.
The silicon substrate prepared at this time may be any generally used substrate, and for example, a silicon substrate sliced from a silicon single crystal rod grown by the CZ method may be used. Further, the electrical characteristic values such as the conductivity type and the specific resistivity, the crystal orientation, and the crystal diameter can be appropriately selected so as to be suitable for the semiconductor device to be designed (for example, a solid-state imaging device).

工程(b)
次に、準備したシリコン基板11に対してイオン注入を行って、イオン注入層12を形成する。図1では、注入イオンを炭素とした例を挙げたが、もちろんこれに限定されるものではなく、例えばGe,Sn,Pb等のイオンを注入することができる。
ここで、本発明において、このイオン注入工程では、注入イオンの前段加速・質量分析を行った後の再加速(後段加速)を行わずに、質量分析後のイオンを直接シリコン基板に注入する。
本発明においては、後段加速を行わないため、所望の加速エネルギーとするためには、前段加速の段階で所望の加速エネルギーとすることが望ましい。
Step (b)
Next, ion implantation is performed on the prepared silicon substrate 11 to form the ion implantation layer 12. In FIG. 1, an example in which carbon is used as an implanted ion is described. However, the present invention is not limited to this, and ions such as Ge, Sn, and Pb can be implanted.
Here, in the present invention, in this ion implantation step, ions after mass analysis are directly implanted into the silicon substrate without performing re-acceleration (post-stage acceleration) after performing pre-acceleration and mass analysis of the implanted ions.
In the present invention, since the subsequent acceleration is not performed, in order to obtain the desired acceleration energy, it is desirable to obtain the desired acceleration energy at the stage of the previous acceleration.

また、この注入イオンとして炭素または炭素を含むイオンをシリコン基板11に対して注入することができる。
このように、炭素または炭素を含むイオンを注入することによって、酸素析出を促進することができるため、製造された半導体基板のIG能力をより高いものとすることができる。このため、よりゲッタリング能力の高い半導体基板を製造することができる。
Also, carbon or ions containing carbon can be implanted into the silicon substrate 11 as the implanted ions.
Thus, by implanting carbon or carbon-containing ions, oxygen precipitation can be promoted, so that the manufactured semiconductor substrate can have a higher IG capability. For this reason, a semiconductor substrate with higher gettering capability can be manufactured.

そして、注入イオンのドーズ量を5×1013〜5×1015/cmとすることができる。
このように、5×1013〜5×1015/cmのドーズ量でイオンを注入することによって、酸素析出物の析出を促すことができる。また、注入するイオンのドーズ量が少ないため、イオン注入工程自体に掛かる作業時間を短縮することができ、このため、低コストで高品質な半導体基板を製造することができる。更に、シリコン基板の結晶性の乱れを低くでき、後にエピタキシャル層を形成する際に欠陥が発生することを抑制することができる。
The dose amount of implanted ions can be set to 5 × 10 13 to 5 × 10 15 / cm 2 .
Thus, by implanting ions at a dose of 5 × 10 13 to 5 × 10 15 / cm 2 , it is possible to promote the precipitation of oxygen precipitates. Further, since the dose amount of ions to be implanted is small, the work time required for the ion implantation process itself can be shortened, and therefore, a high-quality semiconductor substrate can be manufactured at low cost. Furthermore, the disorder of the crystallinity of the silicon substrate can be reduced, and the occurrence of defects when the epitaxial layer is formed later can be suppressed.

工程(c)
その後、イオン注入を行った後のシリコン基板11に対して、その表面のエッチングを兼ねた洗浄工程を行う。
この洗浄工程を行うことによって、先のイオン注入工程によってシリコン基板11に注入された汚染物質を含んだ表面層を汚染物質ごとエッチングして除去する。
Step (c)
Thereafter, a cleaning process that also serves as etching of the surface of the silicon substrate 11 after the ion implantation is performed.
By performing this cleaning process, the surface layer including the contaminants injected into the silicon substrate 11 by the previous ion implantation process is etched and removed together with the contaminants.

ここで、洗浄工程として、少なくともシリコン基板11の表面をエッチングするものであればよいが、この洗浄をアンモニア過水で洗浄する工程とすることができる。
アンモニア過水は、シリコン基板の表面をエッチングするが、この時のエッチング速度はKOH等のアルカリ溶液に比べて遅い。このようなアンモニア過水で洗浄を行うことによって、シリコン基板の表面を均一にエッチングすることができるため、平坦な表面の半導体基板を得ることができる。また、アンモニア過水によって洗浄することで、基板表面に付着したパーティクルも同時に除去することができる。
Here, as the cleaning process, any process that etches at least the surface of the silicon substrate 11 may be used. However, this cleaning process can be a process of cleaning with ammonia overwater.
Ammonia hydrogen peroxide etches the surface of the silicon substrate, but the etching rate at this time is slower than that of an alkaline solution such as KOH. By cleaning with such ammonia water, the surface of the silicon substrate can be uniformly etched, so that a semiconductor substrate having a flat surface can be obtained. Moreover, the particles adhering to the substrate surface can be removed at the same time by washing with ammonia overwater.

また、この洗浄工程の後、且つ後述するエピタキシャル層形成工程の前に、シリコン基板11に対してアニール処理を行うことができる。
このように、エピタキシャル層を形成する前に、結晶回復のアニール処理を行うことによって、イオン注入によって乱れたシリコン基板表面の結晶性を回復させることができ、形成されるエピタキシャル層にも欠陥が導入されることをより抑制することができる。
In addition, after the cleaning process and before the epitaxial layer forming process described later, the silicon substrate 11 can be annealed.
In this way, by performing an annealing process for crystal recovery before forming the epitaxial layer, the crystallinity of the silicon substrate surface disturbed by the ion implantation can be recovered, and defects are also introduced into the formed epitaxial layer. It can be suppressed more.

工程(d)
その後、洗浄したシリコン基板11の主表面上にエピタキシャル層13を形成して、半導体基板10が製造される。
このエピタキシャル層の形成は、一般的な手法を用いることができる。例えば、気相成長によって形成する場合、一般的な条件で行えば良く、例えば、HをキャリアガスとしてSiHCl等のソースガスをチャンバー内に導入し、サセプタ上に配置した上記半導体単結晶基板の主表面上に、1050〜1250℃程度でCVD法により、エピタキシャル成長させることができる。
Step (d)
Thereafter, the epitaxial layer 13 is formed on the main surface of the cleaned silicon substrate 11, and the semiconductor substrate 10 is manufactured.
A general method can be used for forming the epitaxial layer. For example, in the case of forming by vapor phase growth, it may be performed under general conditions. For example, the semiconductor single crystal substrate described above is arranged on a susceptor by introducing a source gas such as SiHCl 3 into the chamber using H 2 as a carrier gas. Can be epitaxially grown at about 1050 to 1250 ° C. by the CVD method.

そして、このようにして得られた半導体基板10を、固体撮像素子形成用に用いることができる。
上述のように、本発明によれば、汚染物質、特に金属不純物の濃度が低く、またゲッタリング能力の高い半導体基板を得ることができるため、このような半導体基板を用いて固体撮像素子を製造すれば、良好な特性の固体撮像素子を歩留り良く製造することができる。
And the semiconductor substrate 10 obtained in this way can be used for solid-state image sensor formation.
As described above, according to the present invention, since a semiconductor substrate having a low concentration of contaminants, particularly metal impurities, and a high gettering capability can be obtained, a solid-state imaging device is manufactured using such a semiconductor substrate. If so, a solid-state imaging device having good characteristics can be manufactured with high yield.

以上説明してきたように、本発明の半導体基板の製造方法で、イオン注入工程では、質量分析後の加速(後段加速)は実施しないでイオン注入を行う。更に、イオン注入後、エピタキシャル層形成前に、シリコン基板表面をエッチングする洗浄を行う。
これによって、イオン注入装置において質量分析後に混入する汚染物質がシリコン基板に深く注入されることを抑制でき、表面近傍に留めることができる。そしてその後、シリコン基板の表面をエッチングする洗浄によって、汚染物質を含むシリコン基板表面を除去することによって、イオン注入工程における汚染を防ぐことができるようになる。
このような製造方法によれば、イオン注入装置を汚染レベルによって選別する必要がなく、自由に装置を選択する事ができ、かつ汚染レベルを厳しく管理する必要もない。よって、生産性を向上させることができ、コストを下げる事ができる。また、イオン注入工程由来の不純物を除去できるため、半導体基板中の不純物濃度、特に金属不純物濃度を低くすることができる。このため、金属不純物濃度が厳しく制限されている固体撮像素子などに用いると、非常に好適である。
As described above, in the method for manufacturing a semiconductor substrate according to the present invention, in the ion implantation step, ion implantation is performed without performing acceleration after mass spectrometry (post-stage acceleration). Further, after the ion implantation, before the epitaxial layer is formed, cleaning is performed to etch the silicon substrate surface.
Thereby, in the ion implantation apparatus, it is possible to suppress the contaminants mixed after the mass analysis from being deeply implanted into the silicon substrate, and it is possible to keep the contamination in the vicinity of the surface. Then, the contamination in the ion implantation process can be prevented by removing the surface of the silicon substrate containing contaminants by cleaning that etches the surface of the silicon substrate.
According to such a manufacturing method, it is not necessary to select the ion implantation apparatus according to the contamination level, the apparatus can be freely selected, and it is not necessary to strictly control the contamination level. Therefore, productivity can be improved and cost can be reduced. Further, since impurities derived from the ion implantation process can be removed, the impurity concentration in the semiconductor substrate, particularly the metal impurity concentration can be lowered. For this reason, it is very suitable when used for a solid-state imaging device or the like in which the metal impurity concentration is strictly limited.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
図1に示す工程に従って半導体基板を製造した。
まず、シリコン基板11として、チョクラルスキー法(CZ法)で成長させた、面方位(100)、抵抗率10〜20Ω・cm、酸素濃度が1.12×1018atoms/cmのシリコン基板を準備した(工程(a))。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Example)
A semiconductor substrate was manufactured according to the process shown in FIG.
First, as a silicon substrate 11, a silicon substrate grown by the Czochralski method (CZ method) and having a plane orientation (100), a resistivity of 10 to 20 Ω · cm, and an oxygen concentration of 1.12 × 10 18 atoms / cm 3 . Was prepared (step (a)).

次に、この基板をNHOH/H水溶液、及びHCl/H水溶液で洗浄した。次にこのシリコン基板11の主表面から、70keVの加速エネルギー、ドーズ量1×1015/cmで炭素をイオン注入して、イオン注入層12を形成した(工程(b))。
この際の加速エネルギーは、前段加速のみで行った。この時の炭素の投影飛程はシリコン基板表面からおよそ0.2μmであり、そのピーク濃度はおよそ5×1019atoms/cmであった。
Next, this substrate was washed with an NH 4 OH / H 2 O 2 aqueous solution and an HCl / H 2 O 2 aqueous solution. Next, carbon was ion-implanted from the main surface of the silicon substrate 11 at an acceleration energy of 70 keV and a dose of 1 × 10 15 / cm 2 to form an ion-implanted layer 12 (step (b)).
The acceleration energy at this time was performed only by the previous stage acceleration. At this time, the projected range of carbon was about 0.2 μm from the surface of the silicon substrate, and its peak concentration was about 5 × 10 19 atoms / cm 3 .

その後、シリコン基板11に対して、エッチング効果のあるNHOH/H水溶液、及び最表面の金属汚染を除去するHCl/H水溶液洗浄を行った(工程(c))。 Thereafter, the silicon substrate 11 was washed with an NH 4 OH / H 2 O 2 aqueous solution having an etching effect and an HCl / H 2 O 2 aqueous solution for removing metal contamination on the outermost surface (step (c)).

その後、イオン注入ダメージの回復アニールを行った。具体的には、ウェーハをチャンバー内に投入後、水素雰囲気中にて1130℃で60秒間アニールを行った。
その後エピタキシャル成長炉に導入した後、SiHClガスを導入し、厚さ6μm、抵抗率30Ω・cmのエピタキシャル層13を成長させ、半導体基板10を製造した(工程(d))。
Thereafter, recovery annealing for ion implantation damage was performed. Specifically, after the wafer was put into the chamber, annealing was performed at 1130 ° C. for 60 seconds in a hydrogen atmosphere.
Then, after introducing into an epitaxial growth furnace, SiHCl 3 gas was introduced to grow an epitaxial layer 13 having a thickness of 6 μm and a resistivity of 30 Ω · cm, and a semiconductor substrate 10 was manufactured (step (d)).

(比較例)
図3に示す工程に従って半導体基板を製造した。
まず、シリコン基板21として、チョクラルスキー法(CZ法)で成長させた、面方位(100)、抵抗率10〜20Ω・cm、酸素濃度が1.12×1018atoms/cmのシリコン基板を準備した(工程(a’))。
(Comparative example)
A semiconductor substrate was manufactured according to the process shown in FIG.
First, as a silicon substrate 21, a silicon substrate grown by the Czochralski method (CZ method) having a plane orientation (100), a resistivity of 10 to 20 Ω · cm, and an oxygen concentration of 1.12 × 10 18 atoms / cm 3 . Was prepared (step (a ′)).

次に、この基板をNHOH/H水溶液、及びHCl/H水溶液で洗浄した。次にこのシリコン基板21の主表面から、70keVの加速エネルギー、ドーズ量1×1015/cmで炭素をイオン注入して、イオン注入層22を形成した(工程(b’))。
このとき、質量分析前のイオンの加速エネルギーは35keV、質量分析後の加速エネルギーを35keVとした。この時の炭素の投影飛程はシリコン基板表面からおよそ0.2μmであった。
Next, this substrate was washed with an NH 4 OH / H 2 O 2 aqueous solution and an HCl / H 2 O 2 aqueous solution. Next, carbon was ion-implanted from the main surface of the silicon substrate 21 at an acceleration energy of 70 keV and a dose of 1 × 10 15 / cm 2 to form an ion-implanted layer 22 (step (b ′)).
At this time, the acceleration energy of ions before mass analysis was 35 keV, and the acceleration energy after mass analysis was 35 keV. At this time, the projected range of carbon was about 0.2 μm from the surface of the silicon substrate.

その後、シリコン基板21に対して、エッチング効果のあるNHOH/H水溶液、及び最表面の金属汚染を除去するHCl/H水溶液洗浄を行った(工程(c’))。 Thereafter, the silicon substrate 21 was washed with an NH 4 OH / H 2 O 2 aqueous solution having an etching effect and an HCl / H 2 O 2 aqueous solution for removing metal contamination on the outermost surface (step (c ′)). .

その後、イオン注入ダメージの回復アニールを行った。具体的には、ウェーハをチャンバー内に投入後、水素雰囲気中にて1130℃で60秒間アニールを行った。
その後エピタキシャル成長炉に導入した後、SiHClガスを導入し、厚さ6μm、抵抗率30Ω・cmのエピタキシャル層23を成長させ、半導体基板20を製造した(工程(d’))。
Thereafter, recovery annealing for ion implantation damage was performed. Specifically, after the wafer was put into the chamber, annealing was performed at 1130 ° C. for 60 seconds in a hydrogen atmosphere.
Then, after introducing into an epitaxial growth furnace, SiHCl 3 gas was introduced to grow an epitaxial layer 23 having a thickness of 6 μm and a resistivity of 30 Ω · cm, and a semiconductor substrate 20 was manufactured (step (d ′)).

実施例及び比較例において、炭素イオン注入後のNHOH/H水溶液での洗浄時間を変えて、基板表面のエッチング量を変化させた時の、洗浄後の基板表面の不純物濃度(代表例としてMo)を測定し、深さ方向に対するMo不純物濃度プロファイルを作成し、その結果を図2に示す。グラフの横軸はNHOH/H水溶液で洗浄した際のエッチング量、すなわち深さ方向の厚さを示すものである。ただし、エッチング深さが0のデータは、洗浄無し、すなわちイオン注入直後のデータを表すものである。 In the examples and comparative examples, the impurity concentration on the substrate surface after cleaning when the etching amount on the substrate surface was changed by changing the cleaning time in the NH 4 OH / H 2 O 2 aqueous solution after carbon ion implantation ( As a representative example, Mo) is measured, a Mo impurity concentration profile in the depth direction is created, and the result is shown in FIG. The horizontal axis of the graph indicates the etching amount when washed with the NH 4 OH / H 2 O 2 aqueous solution, that is, the thickness in the depth direction. However, data with an etching depth of 0 represents data without cleaning, that is, data immediately after ion implantation.

図2の実施例の半導体基板のMoの深さ方向分布のデータからわかるように、イオン注入直後のウェーハ表面には、さまざまな汚染物質が検出されるが、NHOH/H水溶液にて10nm以上エッチング除去された深さにおいては、全て検出下限であり、1019/cmという高い濃度でイオン注入を行ったにも係わらず汚染物質がほとんど注入されなかった事が判った。
これに対し、図2の比較例の半導体基板のMoの深さ方向分布のデータからわかるように、後段加速を行った場合、イオン注入時の汚染物質は表面から深い領域にピークをもって分布しており、洗浄では除去する事が困難なことがわかった。
As can be seen from the data on the Mo depth distribution of the semiconductor substrate of the example of FIG. 2, various contaminants are detected on the wafer surface immediately after the ion implantation, but the NH 4 OH / H 2 O 2 aqueous solution. It was found that all of the depths where etching was removed by 10 nm or more were lower detection limits, and almost no contaminants were injected despite ion implantation at a high concentration of 10 19 / cm 3 .
On the other hand, as can be seen from the data on the depth distribution of Mo in the semiconductor substrate of the comparative example of FIG. 2, when post-stage acceleration is performed, the contaminants during ion implantation are distributed with a peak in a deep region from the surface. It was found that it was difficult to remove by washing.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

本発明の半導体基板の製造方法の工程の一例を示すフロー図である。It is a flowchart which shows an example of the process of the manufacturing method of the semiconductor substrate of this invention. 本発明の実施例と比較例の製造方法で製造された半導体基板の、深さ方向のMo濃度分布を示したグラフである。It is the graph which showed Mo concentration distribution of the depth direction of the semiconductor substrate manufactured with the manufacturing method of the Example and comparative example of this invention. 比較例の半導体基板の製造方法の工程を示すフロー図である。It is a flowchart which shows the process of the manufacturing method of the semiconductor substrate of a comparative example. イオン注入装置の概略の一例を示した図である。It is the figure which showed an example of the outline of an ion implantation apparatus.

符号の説明Explanation of symbols

10,20…半導体基板、 11,21…シリコン基板、 12,22…イオン注入層、 13,23…エピタキシャル層、
30…イオン注入装置、 31…イオン源、 32…前段加速機構、 33…質量分析機構、 34…後段加速機構、 35…シリコン基板。
10, 20 ... Semiconductor substrate, 11, 21 ... Silicon substrate, 12, 22 ... Ion implantation layer, 13, 23 ... Epitaxial layer,
DESCRIPTION OF SYMBOLS 30 ... Ion implantation apparatus, 31 ... Ion source, 32 ... Pre-stage acceleration mechanism, 33 ... Mass spectrometry mechanism, 34 ... Post-stage acceleration mechanism, 35 ... Silicon substrate.

Claims (6)

少なくとも、シリコン基板を準備する工程と、該シリコン基板にイオン注入を行う工程と、該イオン注入を行った前記シリコン基板の主表面上にエピタキシャル層を形成する工程と、を有する半導体基板の製造方法であって、
前記イオン注入工程は、注入イオンの加速・質量分析の後の後段加速を行わずに直に前記シリコン基板にイオン注入を行う工程とし、
かつ前記イオン注入工程の後、前記エピタキシャル層形成工程の前に、前記シリコン基板の表面をエッチングする洗浄を行う洗浄工程を有することを特徴とする半導体基板の製造方法。
A method for manufacturing a semiconductor substrate, comprising: a step of preparing a silicon substrate; a step of implanting ions into the silicon substrate; and a step of forming an epitaxial layer on a main surface of the silicon substrate subjected to the ion implantation. Because
The ion implantation step is a step of performing ion implantation directly into the silicon substrate without performing post-stage acceleration after acceleration / mass analysis of implanted ions,
And the manufacturing method of the semiconductor substrate characterized by having the washing | cleaning process which performs the washing | cleaning which etches the surface of the said silicon substrate after the said ion implantation process and before the said epitaxial layer formation process.
前記注入イオンを、炭素または炭素を含むイオンとすることを特徴とする請求項1に記載の半導体基板の製造方法。   2. The method of manufacturing a semiconductor substrate according to claim 1, wherein the implanted ions are carbon or ions containing carbon. 前記注入イオンのドーズ量を、5×1013〜5×1015/cmとすることを特徴とする請求項1または請求項2に記載の半導体基板の製造方法。 3. The method of manufacturing a semiconductor substrate according to claim 1, wherein a dose amount of the implanted ions is set to 5 × 10 13 to 5 × 10 15 / cm 2 . 前記洗浄工程は、少なくとも前記シリコン基板をアンモニア過水で洗浄する工程とすることを特徴とする請求項1ないし請求項3のいずれか1項に記載の半導体基板の製造方法。   4. The method of manufacturing a semiconductor substrate according to claim 1, wherein the cleaning step is a step of cleaning at least the silicon substrate with ammonia hydrogen peroxide. 5. 前記洗浄工程の後、前記エピタキシャル層形成工程の前に、前記シリコン基板に対してアニール処理を行うことを特徴とする請求項1ないし請求項4のいずれか1項に記載の半導体基板の製造方法。   5. The method of manufacturing a semiconductor substrate according to claim 1, wherein the silicon substrate is annealed after the cleaning step and before the epitaxial layer forming step. 6. . 前記半導体基板は、固体撮像素子の製造に使用されるものとすることを特徴とする請求項1ないし請求項5のいずれか1項に記載の半導体基板の製造方法。   6. The method for manufacturing a semiconductor substrate according to claim 1, wherein the semiconductor substrate is used for manufacturing a solid-state imaging device.
JP2008279491A 2008-10-30 2008-10-30 Manufacturing method of semiconductor substrate Active JP5391651B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008279491A JP5391651B2 (en) 2008-10-30 2008-10-30 Manufacturing method of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008279491A JP5391651B2 (en) 2008-10-30 2008-10-30 Manufacturing method of semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2010109141A true JP2010109141A (en) 2010-05-13
JP5391651B2 JP5391651B2 (en) 2014-01-15

Family

ID=42298292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008279491A Active JP5391651B2 (en) 2008-10-30 2008-10-30 Manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP5391651B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012076982A (en) * 2010-10-06 2012-04-19 Sumco Corp Method for manufacturing silicon wafer
WO2015034075A1 (en) * 2013-09-04 2015-03-12 株式会社Sumco Silicon wafer and method for producing same
JP2016197656A (en) * 2015-04-03 2016-11-24 信越半導体株式会社 Silicon wafer and method of producing silicon wafer
JP2019021746A (en) * 2017-07-14 2019-02-07 信越半導体株式会社 Method for manufacturing silicon epitaxial wafer and silicon epitaxial wafer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184850A (en) * 1990-11-19 1992-07-01 Hitachi Ltd Acceleration voltage impressing method for ion implanting device
JPH06163410A (en) * 1992-09-25 1994-06-10 Sony Corp Epitaxial wafer and manufacturer thereof
JP2003163216A (en) * 2001-09-12 2003-06-06 Wacker Nsce Corp Epitaxial silicon wafer and its manufacturing method
JP2004165225A (en) * 2002-11-08 2004-06-10 Sony Corp Manufacturing method of semiconductor substrate, manufacturing method of solid state imaging device, and screening method for solid state imaging devices
JP2007173328A (en) * 2005-12-19 2007-07-05 Sharp Corp Semiconductor substrate and method of manufacturing thereof, semiconductor device and method of manufacturing thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184850A (en) * 1990-11-19 1992-07-01 Hitachi Ltd Acceleration voltage impressing method for ion implanting device
JPH06163410A (en) * 1992-09-25 1994-06-10 Sony Corp Epitaxial wafer and manufacturer thereof
JP2003163216A (en) * 2001-09-12 2003-06-06 Wacker Nsce Corp Epitaxial silicon wafer and its manufacturing method
JP2004165225A (en) * 2002-11-08 2004-06-10 Sony Corp Manufacturing method of semiconductor substrate, manufacturing method of solid state imaging device, and screening method for solid state imaging devices
JP2007173328A (en) * 2005-12-19 2007-07-05 Sharp Corp Semiconductor substrate and method of manufacturing thereof, semiconductor device and method of manufacturing thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012076982A (en) * 2010-10-06 2012-04-19 Sumco Corp Method for manufacturing silicon wafer
WO2015034075A1 (en) * 2013-09-04 2015-03-12 株式会社Sumco Silicon wafer and method for producing same
JP2015050425A (en) * 2013-09-04 2015-03-16 株式会社Sumco Silicon wafer and method for manufacturing the same
CN105659367A (en) * 2013-09-04 2016-06-08 胜高股份有限公司 Silicon wafer and method for producing same
KR20170077099A (en) * 2013-09-04 2017-07-05 가부시키가이샤 사무코 Epitaxial wafer, bonded wafer, and fabrication method thereof
KR102082191B1 (en) * 2013-09-04 2020-02-27 가부시키가이샤 사무코 Epitaxial wafer, bonded wafer, and fabrication method thereof
CN111508819A (en) * 2013-09-04 2020-08-07 胜高股份有限公司 Silicon wafer and method for producing same
JP2016197656A (en) * 2015-04-03 2016-11-24 信越半導体株式会社 Silicon wafer and method of producing silicon wafer
JP2019021746A (en) * 2017-07-14 2019-02-07 信越半導体株式会社 Method for manufacturing silicon epitaxial wafer and silicon epitaxial wafer

Also Published As

Publication number Publication date
JP5391651B2 (en) 2014-01-15

Similar Documents

Publication Publication Date Title
US20200203418A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial water, and method of producing solid-state image sensing device
JP6065848B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP2008294245A (en) Method of manufacturing epitaxial wafer, and epitaxial wafer
TWI514558B (en) Method for fabricating semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for fabricating solid-state imaging device
US9576800B2 (en) Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
JP2011168453A (en) Method for producing silicon carbide substrate
JP2003163216A (en) Epitaxial silicon wafer and its manufacturing method
US20140134780A1 (en) Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
JP5391651B2 (en) Manufacturing method of semiconductor substrate
US20060281280A1 (en) Method for producing bonded wafer
JP6107068B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
US10483128B2 (en) Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer
JP6427946B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6427894B2 (en) Epitaxial wafer manufacturing method
JP6280301B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP4978544B2 (en) Epitaxial wafer manufacturing method
JP2007149799A (en) Annealed wafer and manufacturing method thereof
JP5544805B2 (en) Manufacturing method of semiconductor substrate
JP4826993B2 (en) Method for producing p-type silicon single crystal wafer
JP2017123477A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging device
JP6361779B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6834932B2 (en) Manufacturing method of support substrate for bonded wafer and manufacturing method of bonded wafer
JP2010087327A (en) Silicon wafer, epitaxial wafer, and method of manufacturing them
JP2015220242A (en) Semiconductor epitaxial wafer manufacturing method and solid state image pickup element manufacturing method
JP2011096979A (en) Silicon wafer and method for producing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R150 Certificate of patent or registration of utility model

Ref document number: 5391651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250