JP2010108340A - Histogram preparation apparatus - Google Patents

Histogram preparation apparatus Download PDF

Info

Publication number
JP2010108340A
JP2010108340A JP2008281050A JP2008281050A JP2010108340A JP 2010108340 A JP2010108340 A JP 2010108340A JP 2008281050 A JP2008281050 A JP 2008281050A JP 2008281050 A JP2008281050 A JP 2008281050A JP 2010108340 A JP2010108340 A JP 2010108340A
Authority
JP
Japan
Prior art keywords
data
comparison
histogram
unit
comparison data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008281050A
Other languages
Japanese (ja)
Other versions
JP5333830B2 (en
Inventor
Takatomo Umezaki
貴智 梅崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008281050A priority Critical patent/JP5333830B2/en
Publication of JP2010108340A publication Critical patent/JP2010108340A/en
Application granted granted Critical
Publication of JP5333830B2 publication Critical patent/JP5333830B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Calculators And Similar Devices (AREA)
  • Complex Calculations (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a histogram preparation apparatus by hardware capable of a high-speed operation in a relatively simple circuit configuration. <P>SOLUTION: The histogram preparation apparatus for dividing a data range into a plurality of sections and preparing a histogram indicating the appearance degree of data in the respective sections by the height of a bar graph includes: a comparison data generation part which has a comparison data storage part and a comparison data addition/subtraction part, and to which the threshold data of the histogram are inputted through a first bit shift part and the threshold data of the histogram are directly inputted; a data comparison part which compares the data to be an analysis object with comparison data stored in the comparison data storage part and outputs a compared result to the comparison data generation part; and a second bit shift part which bit-shifts the compared result of the data comparison part and outputs it as a distributed result. The comparison data addition/subtraction part adds and subtracts the comparison data stored in the comparison data storage part and the threshold data inputted through the first bit shift part on the basis of the compared result of the data comparison part. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、ヒストグラム作成装置に関し、詳しくは、ハードウェアによるヒストグラムの作成に関するものである。   The present invention relates to a histogram creation device, and more particularly to creation of a histogram by hardware.

ヒストグラムは、データ範囲を複数の区間に分けて各区間に入るデータの出現度数を棒グラフの高さで表すグラフであって、データの分布の形、データの中心の位置、データの平均からのばらつきなどを視覚的に認識把握できることから、各種の分野におけるデータの分布統計演算処理にあたり、広く用いられている。   A histogram is a graph that divides the data range into multiple sections and shows the appearance frequency of data entering each section by the height of the bar graph, and shows the shape of the data distribution, the position of the center of the data, and the variation from the average of the data Is widely used in data distribution statistical calculation processing in various fields.

近年、ネットワーク機器においても、様々なパラメータを元に、測定データの振り分け統計を行い、統計の結果をヒストグラム表示することが行われている。たとえばデジタル伝送路の通信品質の測定解析にあたっては、パケットやフレームなどを通信解析装置で受信し、これらパケットやフレームの測定データに対して振り分け統計演算処理を施し、図３に示すようなヒストグラムを生成表示することが行われている。   In recent years, network devices are also performing distribution statistics of measurement data based on various parameters and displaying the statistical results as a histogram. For example, in measuring and analyzing the communication quality of a digital transmission line, a packet or frame is received by a communication analyzer, and the distribution statistical calculation processing is performed on the measurement data of the packet or frame, and a histogram as shown in FIG. Generated and displayed.

図３において、横軸はパケット長を示し、縦軸はパケット数を示している。横軸は所定の分解能のパケット長で複数区間（図３の例では１６区間）に分割されていて、各区間に含まれるパケット長を有するパケットの出現度数が、それぞれの区間の棒グラフの高さとして表示される。   In FIG. 3, the horizontal axis indicates the packet length, and the vertical axis indicates the number of packets. The horizontal axis is divided into a plurality of sections (16 sections in the example of FIG. 3) with a packet length of a predetermined resolution, and the appearance frequency of packets having a packet length included in each section is the height of the bar graph of each section. Is displayed.

ところで、このようなヒストグラムの生成は、一般的にはソフトウェア処理により行われることが多いが、前述のようなデジタル伝送路の通信品質の測定解析にあたっては時々刻々の変化の状態をリアルタイムで表示することが求められることから、たとえば図４のような除算回路１が用いられている。   By the way, generation of such a histogram is generally performed by software processing. However, in the measurement analysis of the communication quality of the digital transmission path as described above, the state of change every moment is displayed in real time. For example, a division circuit 1 as shown in FIG. 4 is used.

除算回路１は、測定されたパケット長を設定された所定の分解能で除算し、除算結果を出力するように構成されている。この除算回路１から出力される除算結果は図３のヒストグラムの該当する区間に振り分けられて各区間の棒グラフの高さに反映され、パケット長の解析結果として表示される。   The division circuit 1 is configured to divide the measured packet length by a set predetermined resolution and output the division result. The division result output from the division circuit 1 is distributed to the corresponding section of the histogram of FIG. 3, reflected in the height of the bar graph in each section, and displayed as a packet length analysis result.

特許文献１には、ヒストグラム分布幅を求め所定の表示領域に対して適当な大きさに自動的に調節してヒストグラムを表示する構成が記載されている。   Patent Document 1 describes a configuration in which a histogram distribution width is obtained and automatically adjusted to an appropriate size for a predetermined display area to display a histogram.

特開平７−１３４７７７号公報JP-A-7-134777

しかし、図４のような除算回路１をＦＰＧＡやＡＳＩＣなどのハードウェアにより構成しようとすると、回路規模が大きくなり、また高速に動作させることが困難になる。   However, if the division circuit 1 as shown in FIG. 4 is configured by hardware such as FPGA or ASIC, the circuit scale increases and it is difficult to operate at high speed.

本発明は、このような問題点に鑑みてなされたものであり、その目的は、比較的簡単な回路構成で、高速動作が可能なハードウェアによるヒストグラム作成装置を実現することにある。   The present invention has been made in view of such problems, and an object of the present invention is to realize a hardware histogram creation apparatus capable of high-speed operation with a relatively simple circuit configuration.

このような問題を解決するため、請求項１記載の発明は、
データ範囲を複数の区間に分けて各区間に入るデータの出現度数を棒グラフの高さで表すヒストグラムを作成するヒストグラム作成装置であって、
比較データ格納部と比較データ加減算部を有し、ヒストグラムの閾値データが第１ビットシフト部を介して入力されるとともに前記ヒストグラムの閾値データが直接入力される比較データ生成部と、
解析対象となるデータと前記比較データ格納部に格納された比較データを比較して、比較結果を前記比較データ生成部に出力するデータ比較部と、
このデータ比較部の比較結果をビットシフトさせて振り分け結果として出力する第２ビットシフト部とを具備し、
前記比較データ加減算部は、前記データ比較部の比較結果に基づき、前記比較データ格納部に格納された比較データと前記第１ビットシフト部を介して入力される閾値データとの加減算を行うことを特徴とする。 In order to solve such a problem, the invention of claim 1
A histogram creation device that creates a histogram that divides a data range into a plurality of sections and represents the frequency of appearance of data entering each section by the height of a bar graph,
A comparison data generation unit having a comparison data storage unit and a comparison data addition / subtraction unit, wherein the threshold value data of the histogram is input via the first bit shift unit, and the threshold value data of the histogram is directly input;
A data comparison unit that compares the data to be analyzed with the comparison data stored in the comparison data storage unit and outputs a comparison result to the comparison data generation unit;
A second bit shift unit that bit-shifts the comparison result of the data comparison unit and outputs the result as a distribution result;
The comparison data addition / subtraction unit performs addition / subtraction between the comparison data stored in the comparison data storage unit and the threshold data input through the first bit shift unit based on the comparison result of the data comparison unit. Features.

請求項２記載の発明は、請求項１に記載のヒストグラム作成装置において、
前記データは、パケット長であることを特徴とする。 The invention according to claim 2 is the histogram generating apparatus according to claim 1,
The data has a packet length.

請求項３記載の発明は、請求項１または２に記載のヒストグラム作成装置において、
前記第１ビットシフト部に入力される閾値データは、ヒストグラムの中心値であることを特徴とする。 The invention described in claim 3 is the histogram generating apparatus according to claim 1 or 2,
The threshold data input to the first bit shift unit is a center value of a histogram.

請求項４記載の発明は、請求項１〜３のいずれかに記載のヒストグラム作成装置において、
前記各部はＦＰＧＡまたはＡＳＩＣのいずれかで構成されていることを特徴とする。 The invention according to claim 4 is the histogram creation device according to any one of claims 1 to 3,
Each of the parts is configured by either an FPGA or an ASIC.

これらのヒストグラム作成装置によれば、比較的簡単な回路構成で、高速動作によるヒストグラム表示が得られる。   According to these histogram creation devices, histogram display by high-speed operation can be obtained with a relatively simple circuit configuration.

以下、本発明について図面を参照して説明する。図１は本発明の一実施例を示すブロック図である。図１において、作成すべきヒストグラムの中心閾値データＴＨＭＥＤは、第１ビットシフト部１１を介してビットシフトされたデータＤＳＦＴとして比較データ生成部１２の一方の入力端子に入力されるとともに、比較データ生成部１２の他方の入力端子に直接入力されている。 The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. In FIG. 1, the center threshold value data TH MED of the histogram to be generated is input to one input terminal of the comparison data generation unit 12 as the data D SFT bit-shifted via the first bit shift unit 11 and compared. The data is input directly to the other input terminal of the data generator 12.

比較データ生成部１２で生成された比較データＤＣＭＰは、データ比較部１３の一方の入力端子に入力されている。データ比較部１３の他方の入力端子には、図示しない装置で測定された解析対象となるパケット長データＰＬＧＴが入力されている。 Comparison data D CMP generated by the comparison data generation unit 12 is input to one input terminal of the data comparator 13. The other input terminal of the data comparison unit 13 is input with packet length data P LGT to be analyzed measured by a device (not shown).

データ比較部１３から出力される比較結果データＤＯＵＴは、第２ビットシフト部１４を介して振り分け結果ＤＳＲＴとして出力されるとともに、比較データ生成部１２に入力されている。なお、これら各部はたとえばＦＰＧＡやＡＳＩＣなどのハードウェアで構成され、第１ビットシフト部１１および第２ビットシフト部１４はたとえばシフトレジスタで構成される。 The comparison result data D OUT output from the data comparison unit 13 is output as the distribution result D SRT via the second bit shift unit 14 and also input to the comparison data generation unit 12. These units are configured by hardware such as FPGA and ASIC, for example, and the first bit shift unit 11 and the second bit shift unit 14 are configured by shift registers, for example.

また、比較データ生成部１２には、少なくとも比較データ格納部１２ａと比較データ加減算部１２ｂが設けられている。比較データ格納部１２ａには、比較データ生成部１２で生成される比較データが格納される。比較データ加減算部１２ｂは、データ比較部１３から出力される比較結果が「０」の場合は比較データ格納部１２ａに格納されている比較データと第１ビットシフト部１１から出力されるシフトデータを減算し、比較結果が「１」の場合はこれらを加算する。   The comparison data generation unit 12 is provided with at least a comparison data storage unit 12a and a comparison data addition / subtraction unit 12b. The comparison data storage unit 12a stores comparison data generated by the comparison data generation unit 12. The comparison data adding / subtracting unit 12b receives the comparison data stored in the comparison data storage unit 12a and the shift data output from the first bit shift unit 11 when the comparison result output from the data comparison unit 13 is "0". Subtract, and if the comparison result is “1”, add them.

図１の構成により図２に示すようなヒストグラム表示を行う場合の動作を説明する。なお以下の動作例では、７５０バイトのパケット長を受信して、分解能１００バイトで１６区間に振り分けを行うこととする。   The operation when the histogram display as shown in FIG. 2 is performed with the configuration of FIG. 1 will be described. In the following operation example, it is assumed that a packet length of 750 bytes is received and sorting is performed into 16 sections with a resolution of 100 bytes.

１）第１ビットシフト部１１には、ヒストグラムの中心閾値データＴＨＭＥＤとして値「８００」が入力される。中心閾値データＴＨＭＥＤは２進数で入力されるため、入力された２進数のビットを図示しない基準クロックに従って逐次シフトすることにより中心閾値データＴＨＭＥＤの１／２→１／４→１／８の値を生成することができ、これらをシフトデータＤＳＦＴとして比較データ生成部１２に出力する。 1) The value “800” is input to the first bit shift unit 11 as the center threshold data TH MED of the histogram. Since the central threshold data TH MED is entered in binary, the central threshold data TH MED by sequentially shifted according to the reference clock (not shown) a binary number of bits input of 1/2 → 1/4 → 1/8 Values can be generated, and these are output to the comparison data generation unit 12 as shift data DSFT .

比較データ生成部１２では、始めに中心閾値ＴＨＭＥＤの値「８００」を比較データＤＣＭＰとしてデータ比較部１３に出力する。データ比較部１３は、比較データＤＣＭＰとパケット長ＰＬＧＴを比較し、パケット長が小さければ比較結果ＤＯＵＴとして「０」を出力し、パケット長が大きければ比較結果ＤＯＵＴとして「１」を出力する。本実施例のパケット長ＰＬＧＴが７５０バイトの場合には、比較データＤＣＭＰ＞比較データＰＬＧＴになるので、比較結果ＤＯＵＴとして「０」が出力される。なお、データ比較部１３に出力される比較データは、比較データ格納部１２ａにも格納される。 The comparison data generation unit 12 first outputs the value “800” of the center threshold value TH MED to the data comparison unit 13 as comparison data DCMP . Data comparison unit 13 compares the comparison data D CMP and packet length P LGT, outputs "0" as a comparison result D OUT Smaller packet length, a "1" as a comparison result D OUT if the packet length is greater Output. When the packet length P LGT of this embodiment is 750 bytes, since comparison data D CMP > comparison data P LGT , “0” is output as the comparison result D OUT . The comparison data output to the data comparison unit 13 is also stored in the comparison data storage unit 12a.

２）次に、比較データ生成部１２には第１ビットシフト部１１から中心閾値データＴＨＭＥＤの１／２の値「４００」がシフトデータＤＳＦＴとして入力され、データ比較部１３から比較結果「０」が出力される。これにより、比較データ生成部１２の比較データ加減算部１２ｂは、１）で比較データ格納部１２ａに格納された比較データ「８００」からシフトデータ「４００」を減算して得られる「４００」を新たな比較データとしてデータ比較部１３に出力するとともに、比較データ格納部１２ａに格納する。データ比較部１３は、新たな比較データ「４００」とパケット長「７５０」を比較し、比較結果として「１」を出力する。 2) Next, the comparison data generation unit 12 receives a value “400” of ½ of the central threshold data TH MED from the first bit shift unit 11 as the shift data D SFT , and the comparison result “ 0 "is output. Thereby, the comparison data addition / subtraction unit 12b of the comparison data generation unit 12 newly adds “400” obtained by subtracting the shift data “400” from the comparison data “800” stored in the comparison data storage unit 12a in 1). The comparison data is output to the data comparison unit 13 and stored in the comparison data storage unit 12a. The data comparison unit 13 compares the new comparison data “400” with the packet length “750” and outputs “1” as the comparison result.

３）比較データ生成部１２には第１ビットシフト部１１から中心閾値データＴＨＭＥＤの１／４の値「２００」がシフトデータＤＳＦＴとして入力され、データ比較部１３から比較結果「１」が入力される。これにより、比較データ生成部１２の比較データ加減算部１２ｂは、２）で比較データ格納部１２ａに格納された比較データ「４００」にシフトデータ「２００」を加算して得られる「６００」を新たな比較データとしてデータ比較部１３に出力するとともに、比較データ格納部１２ａに格納する。データ比較部１３は、新たな比較データ「６００」とパケット長「７５０」を比較し、比較結果として「１」を出力する。 3) The comparison data generation unit 12 receives a value “200” of ¼ of the center threshold data TH MED from the first bit shift unit 11 as the shift data D SFT , and the comparison result “1” from the data comparison unit 13. Entered. As a result, the comparison data adding / subtracting unit 12b of the comparison data generating unit 12 newly adds “600” obtained by adding the shift data “200” to the comparison data “400” stored in the comparison data storage unit 12a in 2). The comparison data is output to the data comparison unit 13 and stored in the comparison data storage unit 12a. The data comparison unit 13 compares the new comparison data “600” with the packet length “750” and outputs “1” as the comparison result.

４）比較データ生成部１２には第１ビットシフト部１１から中心閾値データＴＨＭＥＤの１／８の値「１００」がシフトデータＤＳＦＴとして入力され、データ比較部１３から比較結果「１」が入力される。従って比較データ生成部１２の比較データ加減算部１２ｂは、３）で比較データ格納部１２ａに格納された比較データ「６００」にシフトデータ「１００」を加算して得られる「７００」を新たな比較データとしてデータ比較部１３に出力する。データ比較部１３は、新たな比較データ「７００」とパケット長「７５０」を比較し、比較結果として「１」を出力する。 4) The comparison data generation unit 12 receives the value “100” of 1/8 of the central threshold data TH MED from the first bit shift unit 11 as the shift data D SFT , and the comparison result “1” from the data comparison unit 13. Entered. Therefore, the comparison data adding / subtracting unit 12b of the comparison data generating unit 12 adds a new comparison "700" obtained by adding the shift data "100" to the comparison data "600" stored in the comparison data storage unit 12a in 3). The data is output to the data comparison unit 13. The data comparison unit 13 compares the new comparison data “700” with the packet length “750” and outputs “1” as the comparison result.

５）第２ビットシフト部１４では、上記１）〜４）の動作で得られるデータ比較部１３の比較結果を順にビットシフトすることにより、２進数よりなる振り分け結果が得られる。本実施例のパケット長ＰＬＧＴが７５０バイトの場合には、”０１１１”が振り分け結果となる。 5) The second bit shift unit 14 sequentially shifts the comparison result of the data comparison unit 13 obtained by the operations 1) to 4), thereby obtaining a distribution result composed of binary numbers. When the packet length P LGT of this embodiment is 750 bytes, “0111” is the distribution result.

このように構成することにより、回路規模の小型化が図れ、対象データを高速にほぼリアルタイムで複数区間のいずれかに振り分けを行い、時々刻々のデータ変化の状態をヒストグラムとして表示することができる。   With such a configuration, the circuit scale can be reduced, the target data can be distributed to any one of the plurality of sections at high speed almost in real time, and the state of data change from moment to moment can be displayed as a histogram.

なお、上記実施例では、ヒストグラムとして表示するデータが通信解析装置で受信することにより得られるパケット長の例について説明したが、これに限るものではなく、各種の振り分け統計を行う解析装置にも適用できる。   In the above embodiment, the example of the packet length obtained by receiving the data displayed as the histogram by the communication analysis device has been described. However, the present invention is not limited to this, and the present invention is also applicable to an analysis device that performs various sort statistics. it can.

以上説明したように、本発明によれば、比較的簡単な回路構成で、高速動作が可能なハードウェアによるヒストグラム作成装置が実現できる。   As described above, according to the present invention, it is possible to realize a histogram creation apparatus using hardware capable of high-speed operation with a relatively simple circuit configuration.

本発明の一実施例を示すブロック図である。It is a block diagram which shows one Example of this invention. 図１の動作説明図である。It is operation | movement explanatory drawing of FIG. ヒストグラム例図である。It is an example figure of a histogram. 従来のヒストグラム作成装置の一例を示すブロック図である。It is a block diagram which shows an example of the conventional histogram creation apparatus.

符号の説明Explanation of symbols

１１ 第１ビットシフト部
１２ 比較データ生成部
１２ａ 比較データ格納部
１２ｂ 比較データ加減算部
１３ データ比較部
１４ 第２ビットシフト部 11 First bit shift unit 12 Comparison data generation unit 12a Comparison data storage unit 12b Comparison data addition / subtraction unit 13 Data comparison unit 14 Second bit shift unit

Claims (4)

データ範囲を複数の区間に分けて各区間に入るデータの出現度数を棒グラフの高さで表すヒストグラムを作成するヒストグラム作成装置であって、
比較データ格納部と比較データ加減算部を有し、ヒストグラムの閾値データが第１ビットシフト部を介して入力されるとともに前記ヒストグラムの閾値データが直接入力される比較データ生成部と、
解析対象となるデータと前記比較データ格納部に格納された比較データを比較して、比較結果を前記比較データ生成部に出力するデータ比較部と、
このデータ比較部の比較結果をビットシフトさせて振り分け結果として出力する第２ビットシフト部とを具備し、
前記比較データ加減算部は、前記データ比較部の比較結果に基づき、前記比較データ格納部に格納された比較データと前記第１ビットシフト部を介して入力される閾値データとの加減算を行うことを特徴とするヒストグラム作成装置。 A histogram creation device that creates a histogram that divides a data range into a plurality of sections and represents the frequency of appearance of data entering each section by the height of a bar graph,
A comparison data generation unit having a comparison data storage unit and a comparison data addition / subtraction unit, wherein the threshold value data of the histogram is input via the first bit shift unit, and the threshold value data of the histogram is directly input;
A data comparison unit that compares the data to be analyzed with the comparison data stored in the comparison data storage unit and outputs a comparison result to the comparison data generation unit;
A second bit shift unit that bit-shifts the comparison result of the data comparison unit and outputs the result as a distribution result;
The comparison data addition / subtraction unit performs addition / subtraction between the comparison data stored in the comparison data storage unit and the threshold data input through the first bit shift unit based on the comparison result of the data comparison unit. Histogram creation device featuring. 前記データは、パケット長であることを特徴とする請求項１記載のヒストグラム作成装置。   The histogram creating apparatus according to claim 1, wherein the data is a packet length. 前記第１ビットシフト部に入力される閾値データは、ヒストグラムの中心値であることを特徴とする請求項１または２に記載のヒストグラム作成装置。   The histogram creating apparatus according to claim 1, wherein the threshold data input to the first bit shift unit is a center value of a histogram. 前記各部はＦＰＧＡまたはＡＳＩＣのいずれかで構成されていることを特徴とする請求項１〜３のいずれかに記載のヒストグラム作成装置。   The histogram generating apparatus according to claim 1, wherein each of the units is configured by either FPGA or ASIC.
JP2008281050A 2008-10-31 2008-10-31 Histogram creation device Active JP5333830B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008281050A JP5333830B2 (en) 2008-10-31 2008-10-31 Histogram creation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008281050A JP5333830B2 (en) 2008-10-31 2008-10-31 Histogram creation device

Publications (2)

Publication Number Publication Date
JP2010108340A true JP2010108340A (en) 2010-05-13
JP5333830B2 JP5333830B2 (en) 2013-11-06

Family

ID=42297714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008281050A Active JP5333830B2 (en) 2008-10-31 2008-10-31 Histogram creation device

Country Status (1)

Country Link
JP (1) JP5333830B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636028A (en) * 1992-07-17 1994-02-10 Advantest Corp Histogram generating device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636028A (en) * 1992-07-17 1994-02-10 Advantest Corp Histogram generating device

Also Published As

Publication number Publication date
JP5333830B2 (en) 2013-11-06

Similar Documents

Publication Publication Date Title
JP5282159B2 (en) Photon counting device and photon counting method
AU2018201882A1 (en) Systems and methods for autonomous stroboscopic machine inspection for multi-point and multi-frequency vibration measurement
JP2011191178A (en) Time-width measuring device
JP2015201849A5 (en) Waveform monitor, display generation method, and video evaluation system
US7734672B2 (en) Checking of a bit flow
CN107483053A (en) Realize the method, apparatus and computer-readable recording medium of high-resolution sampling
JP5333830B2 (en) Histogram creation device
KR980003999A (en) Histogram equalization circuit based on CDF computation domain and its method
CN111142357B (en) Multi-edge position coding method for time-to-digital converter delay chain interpolation
CN106997600B (en) Motion detection device and repetitive motion detection method
EP3462644B1 (en) Measuring device and method for phase-coherent analysis of frequency-hopping signals
CN109478130A (en) Synthesize user interface
JP5134026B2 (en) Error rate measuring apparatus and method
CN108923884B (en) PCS (personal communications System) evaluation system, PCS evaluation method, readable storage medium and terminal
JP2007019785A (en) Circuit for generating frame rate and frame rate generator
CN108512656B (en) High-speed sufficient entropy digital physical noise source device
CN113253972A (en) FPGA implementation method of sparse polynomial multiplication accelerator in LAC
JP2007202151A (en) Integrated circuit for asynchronous serial data transfer with bit length counter
JP5194067B2 (en) Error rate measuring apparatus and error rate measuring method
JP5122348B2 (en) Random error evaluation method and evaluation apparatus
CN101359014B (en) Built-in dithering measuring circuit
JP5215679B2 (en) Jitter measuring device
WO2011141049A1 (en) Apparatus for determining a number of successive equal bits preceding an edge within a bit stream and apparatus for reconstructing a repetitive bit sequence
US7193928B2 (en) Signal output device and method for the same
JP6862901B2 (en) Frequency ratio measuring device and physical quantity sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5333830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150