JP2010104017A

JP2010104017A - Ｍｐｅｇｐｃｒデジッタリングのレート制限制御メカニズム

Info

Publication number: JP2010104017A
Application number: JP2009284335A
Authority: JP
Inventors: Jr William D Woodward; ディー．ウッドワードジュニアウィリアム
Original assignee: Scientific Atlanta LLC
Current assignee: Scientific Atlanta LLC
Priority date: 2004-04-22
Filing date: 2009-12-15
Publication date: 2010-05-06
Also published as: WO2005107268A1; US7376158B2; JP2007535245A; MXPA06012134A; CA2563799A1; EP1757107A1; US20050238061A1; CN1969563A; EP1757107B1; CN1969563B; CA2563799C

Abstract

【課題】最大ループ帯域幅を維持する一方で出力ジッタ対する上限を保証するシステムおよび方法を提供する。
【解決手段】バッファに格納された複数のトランスポートパケットの少なくとも一部は第１のタイムスタンプ値を含む。第１の位相ロックループは第１のタイムスタンプ値のストリームを受信し、第１のタイムスタンプ値のストリームの変化レートおよび位相蓄積レートを第１のループに搬送する可変レートタイミング信号ストリームを生成する。第２の位相ロックループは可変レートタイミング信号ストリームを受信し、可変レートタイミング信号ストリームの平均レートを搬送する安定レートタイミング信号ストリームを生成する。インターバルタイマーは、バッファからのトランスポートパケットを解放するために、安定レートタイミング信号ストリームに応答する。
【選択図】図２

Description

本発明はデジタル送信システムに関し、より詳細には、遅延を受けた送信されたパケットからジッタを取り除き、選択されたパケットにおいてタイムスランプを修正し、他のパケットに対する選択されたパケットの時間的位置を正確に反映するための方法およびシステムに関する。

ＭＰＥＧ−２システム規格は、一つ以上の関連プログラムの多重化された組み合わせを含むビットストリームの構成のための構文（ｓｙｎｔａｘ）および意味規則（ｓｅｍａｎｔｉｃｒｕｌｅ）のセットを提供する。それぞれのプログラムは、映像、音声、または他のデータストリームを表す一つ以上の関連する基本ストリームからなり、それらが関連するプログラムの共通の時間基準を共有する。映像、音声、または他のデータストリームに対するコード化されたデータは、パケット化され、パケット化された基本ストリームを形成する。運搬ストリームプロトコルは、一つ以上のパケット化された基本ストリームを、媒体を介して送信され得る単一の運搬ストリームに組み合わせる標準のフォーマットを提供する。

運搬ストリームは、そのパケット化された基本ストリームのうちの一つからデータを搬送するトランスポートパケットの連続したシーケンスを含む。その運搬ストリームを送信する前に、エンコーダはシステムクロックを用いてトランスポートパケットをタイムスタンプする。その運搬ストリームを受信するデコーダによって、パケット化された基本ストリームの一つ以上が、着信パケットのヘッダが選択されたパケット化された基本ストリームに割り当てられるプログラム識別子を含む、全ての着信パケットを単に抽出することによって、運搬ストリームから抽出することを可能にする。その運搬ストリームを受信するデコーダは、対応するシステムクロックを利用し、そのシステムクロックの動作周波数はエンコーダと一致する。しかしながら、そのデコーダのシステムクロックは、典型的には、エンコーダのシステムクロックと同期する必要がある。

プログラムクロック基準（ＰＣＲ）は、トランスポートパケットへと挿入されるエンコーダのシステムクロックからのカウンター値である。トランスポートパケットへと挿入されるＰＣＲは、ＰＣＲがトランスポートパケットへ挿入された時間を表すゆえに、特定のプログラムの真の時間基準を反映する。それぞれのプログラムはそれ自体の独立した時間基準を有する。それぞれの特定のタイムスタンプ値は、特定のデータパケットのペイロードデータと、以前およびその後のデータパケットのペイロードデータとの間における最適な時間関係を示す挿入時のクロック値を表す。

ヘッドエンド（ｈｅａｄｅｎｄ）からの運搬ストリームを、ネットワークを介して加入者に送信するのに先立ち、パケットの到着時間は乱れ、ジッタとして知られるエラーを導く。ＰＣＲは、ＰＣＲを含むパケットが不正確な時間に到着してしまうために、選択されたプログラムの時間基準をもはや正確に反映していない。そのような場合において、ＰＣＲおよびパケット送信時間は、デコーダに選択されたプログラムのオリジナルの時間基準を再確立させるために、パケットがヘッドエンドを離れる前に調整される必要がある。

通常、タイプＩＩデジタル位相ロックループが用いられ、ＭＰＥＧ運搬ストリームから、ＰＣＲにおけるジッタから回復させ、ジッタを抑える。しかしながら、ＰＣＲデジッタ（ｄｅｊｉｔｔｅｒ）アルゴリズムから、出力ＰＣＲジッタに対する上限を有することが所望される。例えば、５００ナノ秒程度のＰＣＲジッタ上限が所望される。既知のデジタル位相ロックループシステムを用いて、ＰＣＲジッタを制限する上限などを満たすことを保証することは困難である。

多数のカスケード式の位相ロックループが用いられ、時間基準におけるジッタが抑えられ得る。位相ロックループは、そのジッタ成分に対して、ローパスフィルタ機能を提供する。これによって、特定周波数におけるジッタ抑制を特定することが可能になる。入力ジッタのスペクトル成分が既知ではないゆえ、全体のジッタ抑制がどれくらい達成されるかを知ることは不可能である。

それゆえ、単にカスケード式の多数の位相ロックループでは、極端に低い帯域幅のシステムを用いないならば、ＰＣＲデジッタアルゴリズムから、出力ＰＣＲジッタに対する上限を保証することはできない。しかしながら、多くの場合において、そのような低い帯域幅システムは実行不可能である。というのは、異なるＭＰＥＧソースへと切り替えることによって生じるソースクロックレート変化に対して十分に素早く応答することができないからである。必要とされているのは、最大のシステム帯域幅を維持する一方でＰＣＲデジッタリングアルゴリズムから、出力ＰＣＲジッタに対する上限を保証する、ＭＰＥＧ運搬ストリームをデジッタする方法およびシステムである。

本発明は、添付された図面を参照して、以下にさらに十分に記載され、図面における同じ参照番号はいくつかの図面を通して同様の要素を示し、本発明の例示的な実施形態が示される。しかしながら、本発明は多くの異なる形態において具体化され得、本明細書において説明される実施形態に限定されると解釈されるべきではない。むしろ、実施形態は、この開示が、当業者に対して本発明の範囲を完全に、そして十分に伝達されるために提供されるものである。本発明は以下でさらに十分に記載される。

本発明の一実施形態は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの組み合わせなどの、加入者テレビシステム（ＳＴＳ）の状況においてインプリメントされ得る。例えば、ＳＴＳの状況における本発明は、メモリに格納され、適切な実行システムによって実行可能であるソフトウェアまたはファームウェアにおいてインプリメントされ得る。ハードウェアにおいてインプリメントされる場合、本発明は、当業者によって公知である任意の技術を用いてインプリメントされ得る。

ＳＴＳは多くの異なる方法において構成され得るが、一般には、ヘッドエンドと複数のデジタル加入者通信端末（ＤＳＣＴ）との間に挿入されたネットワークを含む。加入者の施設に位置されたＤＳＣＴは、ヘッドエンドと加入者との間にインターフェースを提供する。ヘッドエンドはコンテンツプロバイダからプログラミング信号を受信および処理する。一実施形態において、ヘッドエンドはＭＰＥＧ形式にてデジタル信号を送信する。しかしながら、ＭＰＥＧパケットを用いる本明細書に記載される実施形態は例示目的であり、本発明の範囲を限定しない。本発明の範囲はジッタが取り除かれるあらゆる情報のストリームを含む。ＳＴＳは、追加の構成要素、または、衛星システムなどのような送信のために、物理的に構成されるケーブル敷設を利用しないシステムを含み得る。
（項目１）
最大ループ帯域幅を維持する一方で出力ジッタに対する上限を保証する方法であって、
複数のトランスポートパケットを受信するステップであって、該複数のトランスポートパケットの少なくとも一部のそれぞれが第１のタイムスタンプ値を含む、ステップと、
該第１のタイムスタンプ値のストリームを生成するステップと、
該第１のタイムスタンプ値の平均レートを伝達する可変レートタイミング信号ストリームを生成するステップと、
該可変レートタイミング信号ストリームの平均レートを搬送する安定レートタイミング信号ストリームを生成するステップと
を包含する、方法。
（項目２）
前記安定レートタイミング信号ストリームに応答して、バッファから前記トランスポートパケットを解放するステップをさらに包含する、項目１に記載の方法。
（項目３）
前記可変レートタイミング信号ストリームを生成するステップは、前記第１のタイムスタンプ値の前記ストリームの変化レートおよび位相蓄積レートに応答する、項目１に記載の方法。
（項目４）
前記安定レートタイミング信号ストリームを生成するステップは、前記第１のタイムスタンプ値のストリームの前記位相蓄積レートに応答する、項目３に記載の方法。
（項目５）
前記安定レートタイミング信号ストリームを生成するステップは、前記第１のタイムスタンプ値のストリームの前記位相蓄積レートをフィードフォワードすることに応答する、項目４に記載の方法。
（項目６）
前記第１のタイムスタンプ値のストリームの前記位相蓄積レートをフィードフォワードした結果として、前記安定レートタイミング信号ストリームの該位相蓄積レートの変化のレートを制限するステップをさらに包含する、項目５に記載の方法。
（項目７）
前記第１のタイムスタンプ値のストリームの前記フィードフォワードされた位相蓄積レートをスルーレート制限するステップをさらに包含する、項目５に記載の方法。
（項目８）
前記トランスポートパケット間の一定の間隔で、前記安定レートタイミング信号ストリームに応答して、バッファから該トランスポートパケットを解放するステップをさらに包含する、項目１に記載の方法。
（項目９）
前記安定レートタイミング信号ストリームをインターバルタイマーに提供するステップと、バッファから前記トランスポートパケットを解放する場合に、該インターバルタイマーの期限満了に基づいて、該トランスポートパケット間の一定の間隔を提供するステップとをさらに包含する、項目１に記載の方法。
（項目１０）
前記安定レートタイミング信号ストリームに応答してデクリメントされる、連続した減少カウントを維持するステップをさらに包含する、項目１に記載の方法。
（項目１１）
前記第１のタイムスタンプ値を置き換えるために、前記安定レートタイミング信号ストリームに応答して、第２のタイムスタンプ値を生成するステップをさらに包含する、項目１に記載の方法。
（項目１２）
前記可変レートタイミング信号ストリームは、タイプＩＩ位相ロックループにおいて生成され、前記安定レートタイミング信号がタイプＩ位相ロックループにおいて生成される、項目１に記載の方法。
（項目１３）
前記トランスポートパケットは、ＭｏｔｉｏｎＰｉｃｔｕｒｅＥｘｐｅｒｔｓＧｒｏｕｐ（ＭＰＥＧ）データを搬送し、前記第１のタイムスタンプ値は、プログラムクロック基準（ＰＣＲ）値である、項目１に記載の方法。
（項目１４）
最大ループ帯域幅を維持する一方で出力ジッタに対する上限を保証するシステムであって、
複数のトランスポートパケットの少なくとも一部のそれぞれが第１のタイムスタンプ値を含む、複数のトランスポートパケットと、
該複数のトランスポートパケットを格納するバッファと、
第１のタイムスタンプ値のストリームを受信し、該第１のタイムスタンプ値の変化レートおよび位相蓄積レートを第１のループに搬送する可変レートタイミング信号ストリームを生成するための第１のループと、
該可変レートタイミング信号ストリームを受信し、該可変レートタイミング信号ストリームの平均レートを搬送する安定レートタイミング信号ストリームを生成する第２のループと
を備える、システム。
（項目１５）
前記安定レートタイミング信号ストリームに応答して、前記バッファから前記トランスポートパケットを解放するインターバルタイマーをさらに備え、該インターバルタイマーは該インターバルタイマーの期限満了に基づいて、該トランスポートパケット間における一定の間隔を提供する、項目１４に記載のシステム。
（項目１６）
前記安定レートタイミング信号ストリームは、前記第１のループから前記第２のループへフィードフォワードされる前記位相蓄積レートに応答する、項目１４に記載のシステム。
（項目１７）
前記第２のループは、該第２のループの外部のスルーレートリミッタによって制限される、項目１４に記載のシステム。
（項目１８）
前記第２のループの外部のスルーレートリミッタをさらに備え、前記第１のタイムスタンプ値のストリームの前記位相蓄積レートをフィードフォワードした結果として前記安定レートタイミング信号ストリームを制限する、項目１４に記載のシステム。
（項目１９）
前記安定レートタイミング信号ストリームを生成することに応答して生成される前記第１のタイムスタンプ値を置き換えるために、第２のタイムスタンプ値をさらに備える、項目１４に記載のシステム。
（項目２０）
前記可変レートタイミング信号ストリームはタイプＩ位相ロックループにおける電圧制御発振器によって生成され、前記安定レートタイミング信号ストリームはタイプＩＩ位相ロックループにおける電圧制御発振器によって生成される、項目１４に記載のシステム。

本発明の運搬ストリーム送信器の一実施形態を示す。図１の運搬ストリーム送信器のストリームデジッタの一実施形態を示す。デジタル加入者通信端末（ＤＳＣＴ）へ送信されるトランスポートパケットのストリームの一実施形態を示す。本発明に従った、パケットのストリームをデジッタするプロセスをインプリメントするフローチャートの一実施形態である。

図１に示されるように、ヘッドエンド内において、運搬ストリーム送信器１００はネットワークフレーム１０２の非対称シーケンスを受信する。ネットワークの混雑状態および他の要因のために、ネットワークフレーム１０２間において可変時間のギャップが存在し、その結果、ジッタを生じさせる。それぞれのネットワークフレーム１０２は多数のトランスポートパケット１０４をカプセル化（ｅｎｃａｐｓｕｌａｔｅ）する（図２）。しかしながら、本発明は任意の特定数のトランスポートパケットを搬送するネットワークフレームに限定されない。送信器１００はＭＰＥＧトランスポートパケット１０４のストリーム１０６をＤＳＣＴ３００に送信する（図３）。

さらに図１を参照すると、送信器１００はプロセッサ１１０、クロック１１２、プレデジッタ器（ｐｒｅ−ｄｅｊｉｔｔｅｒｅｒ）１１４、複数のデジッタ器（ｄｅｊｉｔｔｅｒｅｒ）１１６、複数のエンクリプタ１１８、マルチプレクサ１２０、および変調器１２２を含む。プレデジッタ器１１４は、ネットワークフレーム１０２のストリームを受信し、そのネットワークフレーム１０２によって搬送されたトランスポートパケット１０４を非カプセル化（ｄｅ−ｅｎｃａｐｓｕｌａｔｅ）する。プレデジッタ器１１４はデータユニットヘッダ（ＤＵＨ）を添付し、データユニットヘッダは、トランスポートパケット１０４に対して、様々な処理、ルーティング、およびタイミング情報を搬送するフィールドを含む。トランスポートパケット１０４に添付されたＤＵＨを有するトランスポートパケット１０４は、ジッタされたストリーム１０６として、デジッタ器１１６に送信されるようになる。プレデジッタ器１１４はプロセッサ１１０から処理命令を受信し、ネットワークフレーム１０２のストリームにおいて搬送されるそれぞれのプログラムストリームはデジッタ器１１６を分離するために送信される。クロック１１２はローカル時間を生成し、現在のローカル時間を、デジッタ器１１６およびマルチプレクサ１２０に提供する。

好ましい実施形態において、プレデジッタ器１１４はまた、クランピング（ｃｌｕｍｐｉｎｇ）エラー推定Ｅを計算し、クランピングエラー推定Ｅは、多数のトランスポートパケット１０４を単一のネットワークフレーム１０２にクランピングすることによって導入されるエラーをおよそ補償する。クランピングエラー推定Ｅは、ＤＵＨにスタンプされる。プレデジッタ器１１４はまた、ＰＣＲ２４０（図２）に対して、トランスポートパケット１０４をチェックし、ＰＣＲ２４０を見出すのに応答して、そのプレデジッタ器１１４は、ＤＵＨにおけるＰＣＲ２４０において搬送されたタイムスタンプをスタンプする。デジッタ器１１６のそれぞれは、トランスポートパケット１０４のジッタされたストリーム１０６を受信し、トランスポートパケットの連続的なデジッタされたストリーム１２４を出力する。デジッタ器１１６の詳細は以下に提供される。

デジッタされたストリーム１２４は、エンクリプタ１１８、マルチプレクサ１２０、および変調器１２２によってさらに処理される。デジッタ器１１６と変調器１２２との間において、デジッタされたストリーム１２４になされた処理はジッタを再導入する。というのは、特に、多重化が可変の遅延を導入するからである。変調器１２２は、可変の遅延を生じることなく、トランスポートパケット１０４を送信するように適合される。それゆえ、デジッタ器１１６の後かつ変調器１２２の前においてなされた処理によって導入されたトランスポートパケットに対する任意の可変の遅延は補償され得、運搬ストリーム送信器１００は、異なる構成要素を含み得、図１に示されるものよりもより少ない構成要素またはより多い構成要素であり得るということは、当業者には理解される。

デジッタ器１１６の前に処理することに関して、プレデジッタ器１１４がＰＣＲ２４０を有するトランスポートパケット１０４を見出す場合、プレデジッタ器１１４はＰＣＲ２４０のタイムスタンプフィールドの値を読み出し、記録する。プレデジッタ器１１４はまた、トランスポートパケットを生じるＰＣＲに対して、クランピングエラー推定フィールドにおけるエラー推定Ｅを記録する。ＤＵＨはまた、タイムイン（ｔｉｍｅ−ｉｎ）フィールドを含む。そのフィールドでは、デジッタ器１１６は、トランスポートパケット１０４がデジッタ器１１６において受信された場合、通常ＬＣＲと呼ばれる現在のローカル時間をタイムインフィールドにスタンプする。

ＤＵＨはまた、特に、処理情報および暗号化情報を搬送するフィールドを含み得る。その場合、プロセッサ１１０はプレデジッタ器１１４に処理情報および暗号化情報を提供し、その結果、プレデジッタ器１１４はその情報をＤＵＨの適切なフィールドにスタンプすることができる。

ストリームデジッタ器１１６の構成要素は別個の要素として示されるが、これは、明瞭さのためになされているのであり、非限定的な例である。ストリームデジッタ器１１６の一つ以上の構成要素は、ハードウェア、ソフトウェア、または特にファームウェアにおいてインプリメントされ得る。図２に示される実施形態において、デジッタ器１１６は、ＰＣＲエクストラクタ２１０、デジッタバッファ２１２、インターバルタイマー２１４、第１のロックループ２２０、および第２のロックループ２３０を含む。第１のロックループ２２０は、コンパレータ２２２、ループフィルタ２２４、および電圧制御発振器またはクロック２２６を含む。第２のロックループ２３０は、コンパレータ２３２、信号リミッタ２３４、および電圧制御発振器またはクロック２３６を含む。第２の位相ロックループ２３０のクロック２３６は、第１の位相ロックループ２２０のレートに対してロックされる。

ＰＣＲエクストラクタ２１０は複数のジッタされたトランスポートパケット１０４の着信運搬ストリーム１０６を受信し、その着信パケット１０４の少なくとも一部はＰＣＲ２４０およびペイロード２４２を含む。着信パケット１０４がデジッタ器１１６に到達すると、パケット１０４は、システムローカルクロック１１２からのローカルクロック基準に基づき、ＬＣＲ２４４を用いてタイムスタンプされる。ＰＣＲ２４０およびＬＣＲ２４４は、パケット１０４がデジッタバッファ２１２に配置される前に、パケット１０４から読み出される。

ＤＵＨがＰＣＲタイムスタンプフィールドにおいてタイムスタンプを含む場合は常に、ＰＣＲ２４０およびＬＣＲ２４４は、タイプＩＩＰＣＲ回復ループと通常呼ばれる第１のフィードバックループ２２０に提供される。第１のロックループ２２０は、「訂正された」入力であるＰＣＲ２５０が提供され、それは、ＰＣＲ＝ＰＣＲ_ＩＮ−Ｅ_ＩＮとして与えられ、ここでＰＣＲ_ＩＮは、ＰＣＲ２４０においてオリジナルに搬送されたタイムスタンプであり、Ｅ_ＩＮは、着信ＤＵＨのクランピングエラー推定領域において搬送される。第１のロックループ２２０によって生成される出力２５２は可変レートタイミング信号ストリームであり、コンパレータ２２２にフィードバックされるオリジナルのシステムクロック基準（ＳＣＲ）にロックされる。その可変レートタイミング信号ストリームは、周波数における変化（位相蓄積レート）およびタイムスタンプ値のストリームの位相に応答する。

コンパレータ２２２は、ＰＣＲ２５０の入力とＰＣＲ＿回復２５２の入力との間の差異を決定し、ループフィルタ２２４へ差異２５４を出力する。ループフィルタ２２４は実質的にその入力２５４を平滑化または平均化し、高周波数変化を含まない出力２５６を生成する。発振器２２６はループフィルタ２２４の出力２５６を受信し、それに従って、そのレートを調整する。発振器２２６は正の入力に対する応答を迅速化し、負の入力に対する応答を緩慢化し、および、ゼロに等しい入力に対する応答を一定のままにする。

第１の位相ロックループである、ＰＣＲ＿回復２５２の出力２５２は、コンパレータ２２３２、信号リミッタ２３４、加算器２３８、および電圧制御発振器またはクロック２３６からなる第２の位相ロックループ２３０に対する入力である。第２のロックループ２３０は、第１のループ２２０を追跡し、第１のループ２２０からタイミング信号ストリームの平均レートの安定レートタイミング信号ストリームを搬送し、第１のループ２２０はデジッタバッファ２１２からのパケット除去に対する時間基準として用いられる。特定の制限以下のジッタを有することに付け加えて、第２のループ２３０の出力２６２と、受信されたパケットに含まれるＰＣＲとの間のエラーは小さくなければならない。ソースＳＣＲ周波数が通常のＰＣＲ＿ローカル周波数（ゼロ訂正信号を有する発振器２３６の周波数）とは異なる場合にこのエラーが小さいためには、位相ロックループはタイプＩＩ（線形的に変化する入力位相に対するゼロ定常状態エラー）である必要があり、または、発振器の公称周波数は、一部の外部メカニズムを介して導かれる必要がある。第２のロックループ２３０の出力において、デジッタされたＰＣＲ＿ローカル２６２のジッタが特定限度以下であるためには、レート制御信号２６８の変化のレートが制限される必要がある。スルーレートリミッタが制御信号２６８の経路に配置された場合、第２の位相ロックループ２３０のオープンループの応答は、不安定な点に逆に悪影響を及ぼす（ループ２３０がタイプＩＩループである場合）。しかしながら、第１のループのループフィルタ２２４からの出力２５６は、第２のループ２３０に対して要求される位相蓄積レート（エンコーダＳＣＲと、ＰＣＲ＿回復を生成する発振器の公称周波数との間の周波数エラー）である（発振器２２６および２３６は同じ公称周波数および同調感度を有する）。

出力２５６は、タイプＩループである第２の位相ロックループ２３０における発振器２３６の通常の周波数を導く（ｓｔｅｅｒ）ために、フィードフォワード信号として用いられる。このフィードフォワード信号２５６は、フィードバックループ内ではない経路２５８において、スルーレートリミッタ２２８によってスルーレート制限され得る。この信号が存在すると、第２のループ２３０における発振器２３６は正確な公称周波数へと導かれ、その結果、第２のループ２３０は、その出力と第１のループ２２０の出力との間における初期位相エラーを補償することのみ要求される。信号リミッタ２３４におけるループエラー信号２６４の大きさを制限する（および定期的にその出力を更新のみする）ことによって、ならびに、加算器２３８において、その信号とレート制限されたステアリング信号２５８とを加算することによって、制御信号２６８の変化のレートが制限される。

コンパレータ２３２は第１のロックループ２２０からのその入力と、第２のロックループ２３０の制御された発振器２３６によって生成されたＰＣＲ＿ローカル２６２との間の差異を決定する。そのコンパレータ２３２は信号リミッタ２３４に対してその差異２６４を出力し、その信号リミッタ２３４は入力２６４の大きさを制限し、加算器２３８に対して出力２６６を生成する。

第２のロックループ２３０の発振器２３６からの出力ＰＣＲ＿ローカル２６２は別の加算器２７０へ提供される。加算器２７０は、トランスポートパケット１０４がバッファ２１２に存在する平均時間を表す調整可能なパラメータβを減じる。その結果は、インターバルタイマー２１４に関連して用いられ、トランスポートパケットが出力されるレートを制御する。ＰＣＲタイムスタンプを生じるトランスポートパケット１０４は、第２のロックループ２３０の加算器２７０からのβ＋クロック２３８からのＰＣＲ＿ローカル遅延２９４を用いて、再スタンプされる。

さらに図２を参照すると、第１および第２のフィードバックループ２２０、２３０は共に、第２のロックループ２３０がタイプＩＩループである必要なしに、インターバルタイマー２１４を制御する。スルーレートリミッタ２２８を介して第１のループフィルタ２２４から出力２５６をフィードフォワードすることは、いかに迅速に周波数が変化され得るかを制限し、それゆえ、出力ジッタの上限は超えないことを保証する。第１のロックループ２２０からフィードフォワードされたレート制限機能は、第２のロックループ２３０を非線形適合システムに変える。というのは、システムの帯域幅は入力ストリームにおけるジッタの量の関数として変化するからである。

第２のフィードバックループ２３０の出力は時間基準として用いられ、それゆえ、デジッタされたＰＣＲに基づき、デジッタバッファ２１２からパケット１０４を取り除く出力処理に提供される。図２のブロック２８０に示されるように、出力プロセスは、インターバルタイマー２１４の期限満了に基づき、デジッタバッファ２１２からパケット１０４を取り除く。インターバルタイマーの時間間隔は、ＭＰＥＧストリームＰＣＲ間の一定のパケット間隔を提供する方法において計算される。パケットは、それぞれのインターバルタイマーの減少カウントの期限満了において解放される。連続した減少カウントは、ループ２３０から安定レートタイミング信号ストリームに応答して減少される。タイマーインターバルは回復されたＰＣＲに参照されるゆえに、パケット１０４は、オリジナルのサーバのレートに等しいレートにおいて取り除かれ、それによって、選択されたプログラムのオリジナルの時間基準を再確立する。図２のブロック２８２およびブロック２８４に示されるように、デジッタパケット１０４内のＰＣＲタイムスタンプ値は、更新されたＰＣＲタイムスタンプと置き換えられる。

図３に示されるように、ＤＳＣＴ３００の一実施形態は、特に、パーサ３１０、ローカルクロック３１２、デコーダ３１４、プロセッサ３１６、およびデクリプタ３１８を含む。パーサ３１０は、プロセッサ３１６に、ストリーム１１３０内のＰＡＴおよびＰＭＴを提供する。プロセッサ３１６はＰＡＴを用いて、特定のプログラムに対するＰＭＴを決定し、次いで、特定のプログラムに対するＰＭＴを用いて、ＰＣＲＰＩＤストリームを含む特定のプログラムのＰＩＤストリームを決定する。パーサ３１０はローカルクロック３１２にＰＣＲ２４０において搬送されたタイムスタンプを提供する。さらに、パーサ３１０は特定のプログラムのＰＩＤストリームをデクリプタ３１８に提供する。

ＤＳＣＴ３００がプログラムにアクセスする権利を与えられるとプロセッサ３１６が決定することに応答して、プロセッサ３１６は、そのプログラムを解読するために、制御文字（ｃｏｎｔｒｏｌｗｏｒｄ）をデクリプタ３１８に提供する。デクリプタ３１８は次いで、その制御文字を用いて、そのプログラムを搬送するトランスポートパケット１０４の暗号化されたペイロードを解読し、その解読されたペイロードをデコーダ３１４に提供する。

ローカルクロック３１２はタイムスタンプを受信し、そのタイムスタンプを用いて周波数をロックし、プログラムをエンコードしたヘッドエンドにおけるエンコーダの周波数と整合させる。ローカルクロック３１２をがエンコーダの周波数と整合させ、デコーダはそのローカルクロック３１２からタイミング信号を用いて、プログラムの様々な基本ストリームを同期させる。

図４は本発明をインプリメントするための運搬ストリーム送信器１００によって行われるプロセス４００の例示的なステップを示す。運搬ストリーム送信器１００は、トランスポートパケット１０６を有する着信ストリーム１０２を受信し、トランスポートパケット１０６の一部はタイムスタンプＰＣＲ２４０を生成する。プロセスブロック４０２に示されるように、着信パケット１０４はＬＣＲ２４４を用いてタイムスタンプされる。ＰＣＲ２４０およびＬＣＲ２４４は、プロセスブロック４０４に示されるように、ＤＵＨを有するパケット１０４から読み出され、次いで、プロセスブロック４０６に示されるように、デジッタバッファ２１２に配置される。次に、ＰＣＲ２４０およびＬＣＲ２４４は、プロセスブロック４１０に示されるように、第１のロックループ２２０に提供され、プロセスブロック４２０に示されるように、ＰＣＲ変化レートを決定する。プロセスブロック４３０は、ＰＣＲ変化レートを第２のロックループ２３０に提供することを示す。第１のロックループ２２０からの位相蓄積レートは、プロセスブロック４４０に示されるように、第２のロックループ２３０にフィードフォワードされ、その結果、第１のロックループ２２０から残りのジッタを減少させる。

次に、プロセスブロック４６０に示されるように、第２のロックループ２３０の出力はインターバルタイマー２１４に提供される。パケット１０４は、第２のロックループ２３０のクロック２３６の出力に関連するインターバルタイマー２１４の期限満了に基づいて、プロセスブロック４７０に示されるように、デジッタバッファ２１２から解放される。抽出されたトランスポートパケット１０４は運搬ストリーム送信器１００においてさらに処理され、その結果、可変の遅延になり得、それにより、ジッタを再導入する。そのような場合、ＰＣＲタイムスタンプを生じるトランスポートパケット１０４は、プロセスブロック４８０に示されるように、第２のロックループ２３０のクロック２３６に関連して測定された時間を用いて、再スタンプされる。トランスポートパケット１０４は、ストリーム１３０における運搬ストリーム送信器１１０から加入者のＤＳＣＴ３００に送信される。

フローチャートにおける任意のプロセスの記載またはブロックは、モジュール、セグメント、または、そのプロセスにおける特定の論理機能またはステップをインプリメントするための一つ以上の実行可能な命令を含むコードの一部を表すと理解されるべきであり、代替のインプリメンテーションは、本発明の好ましい実施形態の範囲内に含まれる。本発明の機能は、本明細書に示され、または検討された順序と異なる順序（実質的に同時または逆の順序を含む）から実行され得、本発明の技術分野の当業者によって理解されるように、含まれる機能性に依存する。

前述は、本発明により関連する局面および特徴の一部を広範に概観している。これらは、本発明のさらに顕著な特徴および応用を単に例示したものであると解釈されるべきである。他の利のある結果は、異なる方法において、または、開示された実施形態を修正することによって、開示された情報を応用することによって得られ得る。したがって、本発明の他の局面およびさらなる包括的理解は、請求の範囲によって規定される本発明の範囲に付け加え、添付の図面に関連して検討される例示的な実施形態の詳細な記載を参照することによって得られ得る。

Claims

本明細書に記載の方法。