JP2010103430A - Structure and semiconductor optical apparatus - Google Patents
Structure and semiconductor optical apparatus Download PDFInfo
- Publication number
- JP2010103430A JP2010103430A JP2008275806A JP2008275806A JP2010103430A JP 2010103430 A JP2010103430 A JP 2010103430A JP 2008275806 A JP2008275806 A JP 2008275806A JP 2008275806 A JP2008275806 A JP 2008275806A JP 2010103430 A JP2010103430 A JP 2010103430A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- germanium
- particles
- strain
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、ゲルマニウムを具備する構造体、および当該構造体によって受光層又は発光層が形成された光半導体装置に関する。 The present invention relates to a structure including germanium and an optical semiconductor device in which a light receiving layer or a light emitting layer is formed by the structure.
半導体集積回路装置(半導体チップ)間の光配線や、半導体集積回路装置を搭載したボード間を光配線で接続する光インターコネクトの要素技術の一つとして、シリコン(Si)基板上に発光素子及び受光素子を集積化する技術が求められている。 As one of the elemental technologies of optical interconnections between semiconductor integrated circuit devices (semiconductor chips) and optical interconnections connecting between boards equipped with semiconductor integrated circuit devices, light emitting elements and light receiving elements on a silicon (Si) substrate There is a need for a technology for integrating elements.
発光素子や受光素子は、通常、直接遷移によって光を吸収し発光する、III-V族半導体(例えば、InGaAsP)によって形成される。 The light emitting element and the light receiving element are usually formed of a III-V semiconductor (for example, InGaAsP) that absorbs light by direct transition and emits light.
III-V族化合物半導体は、原子間の結合にイオン性結合が寄与する極性半導体である。一方、Siは、原子間の結合が共有性結合だけによって形成される無極性半導体である。このため、III-V族化合物半導体をSi基板上に成長しようとすると種々の困難に直面する。 III-V compound semiconductors are polar semiconductors in which ionic bonds contribute to the bonds between atoms. On the other hand, Si is a nonpolar semiconductor in which bonds between atoms are formed only by covalent bonds. For this reason, when trying to grow a III-V compound semiconductor on a Si substrate, various difficulties are encountered.
一方、ゲルマニウム(Ge)は、Siと同じ無極性半導体であり、Siとの親和性は高い。このため、Si基板上へのGeの結晶成長は容易である。このような観点から、Ge製の受光素子および発光素子の、Si基板上への集積化が期待されている。 On the other hand, germanium (Ge) is the same nonpolar semiconductor as Si and has high affinity with Si. For this reason, the crystal growth of Ge on the Si substrate is easy. From such a viewpoint, integration of a Ge light receiving element and a light emitting element on a Si substrate is expected.
しかし、Geは間接遷移型半導体である。従って、Geによって、発光素子を形成することは極めて困難である。 However, Ge is an indirect transition semiconductor. Therefore, it is extremely difficult to form a light emitting element with Ge.
一方、Geは、受光素子の形成に利用される、数少ないIV族半導体である。 On the other hand, Ge is one of the few group IV semiconductors used for forming a light receiving element.
Geの基礎吸収端は、価電子帯の頂上であるΓ点と伝導帯の底であるL点間の間接エネルギーギャップ0.67eVに相当する1.85μmにある(300Kにおいて)。しかし、間接遷移に起因する光吸収は極めて弱いので、1.85μm近傍では、実質的には光は吸収されない。 The fundamental absorption edge of Ge is at 1.85 μm (at 300 K) corresponding to an indirect energy gap of 0.67 eV between the Γ point that is the top of the valence band and the L point that is the bottom of the conduction band. However, light absorption due to indirect transition is extremely weak, so that light is not substantially absorbed in the vicinity of 1.85 μm.
一方、GeのΓ点に於ける直接エネルギーギャップE0は、0.81eVである。このため、Geは、0.81eVに相当する1.54μmより短波長側で光を強く吸収する。このためGeを光吸収層とする受光器は、1.54μmより短波長側で光を検出する。 On the other hand, the direct energy gap E 0 at the Γ point of Ge is 0.81 eV. For this reason, Ge strongly absorbs light on a shorter wavelength side than 1.54 μm corresponding to 0.81 eV. For this reason, a light receiver using Ge as a light absorption layer detects light on a shorter wavelength side than 1.54 μm.
光インターコネクトは、半導体チップやボード間の近距離光通信を可能とする技術である。従って、伝送損失低減の観点からは、必ずしも、半導体チップやボード間の通信に、光ファイバ通信に於いて使用される波長帯(Cバンド、Lバンド、Uバンド等)を使う必要はない。しかし、各種光学部品(光カップラ等)は、光ファイバ通信用の波長帯に合わせて開発されている。従って、光インターコネクトでも、光ファイバ通信と同じ波長帯を使用することが好ましい。 The optical interconnect is a technology that enables short-distance optical communication between semiconductor chips and boards. Therefore, from the viewpoint of reducing transmission loss, it is not always necessary to use a wavelength band (C band, L band, U band, etc.) used in optical fiber communication for communication between semiconductor chips and boards. However, various optical components (such as optical couplers) have been developed according to the wavelength band for optical fiber communication. Therefore, it is preferable to use the same wavelength band as the optical fiber communication in the optical interconnect.
ところで、上述したようにGeが光を吸収する波長帯は、実質的には1.54μmより短波長側にあり、Cバンド(1.53μm−1.57μm)の一部をカバーするに過ぎない。 By the way, as described above, the wavelength band in which Ge absorbs light is substantially on the shorter wavelength side than 1.54 μm, and only covers a part of the C band (1.53 μm−1.57 μm). .
このような事態に鑑み、Ge薄膜に引張歪を発生させて、Γ点での直接エネルギーギャップE0を縮小させようとする試みがなされている(非特許文献1)。 In view of such a situation, an attempt has been made to reduce the direct energy gap E 0 at the Γ point by generating tensile strain in the Ge thin film (Non-patent Document 1).
Γ点での直接エネルギーギャップE0が縮小すると、Geの実質的な光吸収端は1.54μmより長波長側にシフトする(すなわち、ダウンシフトする。)。このように光吸収端のダウンシフトが実現すれば、Geを受光層とする光受光器の動作波長帯が広がり、その有用性、特に光インタコネクト用のGe光受光器としての有用性が高くなる。 When the direct energy gap E 0 at the Γ point is reduced, the substantial light absorption edge of Ge shifts to a longer wavelength side than 1.54 μm (that is, shifts down). If downshifting of the light absorption edge is realized in this way, the operating wavelength band of the optical receiver using Ge as the light receiving layer is widened, and its usefulness is high, particularly useful as a Ge optical receiver for optical interconnects. Become.
更にΓ点間の直接エネルギーギャップE0が縮小して、Γ点とL点の間の間接エネルギーギャップより小さくなれば、Geによる発光素子の形成も可能になる。
しかしながら、上記試みによって期待される直接エネルギーギャップE0の減少量は、けして十分なものではない。このため、上記試み従うゲルマニウム薄膜によっては、Geによる発光はおろか、(直接遷移に基づく)Geの光吸収帯がUバンド(1.63μm−1.68μm)をカバーすることもできない。 However, the amount of reduction of the direct energy gap E 0 expected by the above attempt is not sufficient. For this reason, depending on the germanium thin film according to the above attempt, the light absorption band of Ge (based on direct transition) cannot cover the U band (1.63 μm-1.68 μm) as well as light emission by Ge.
そこで、本発明の目的は、引張歪による直接エネルギーギャップE0の縮小効果を増大するゲルマニウム構造体および当該ゲルマニウム構造体を利用した半導体光装置を提供することである。 Accordingly, an object of the present invention is to provide a germanium structure that increases the effect of reducing the direct energy gap E 0 due to tensile strain, and a semiconductor optical device using the germanium structure.
上記の目的を達成するために、本構造体は、ゲルマニウム粒子と、前記ゲルマニウム粒子の周囲を覆って、前記ゲルマニウム粒子を埋め込む埋め込み層を具備し、前記埋め込み層が、前記ゲルマニウム粒子の3つの結晶軸方向夫々に於いて、引張歪を前記ゲルマニウム粒子に発生させている。 In order to achieve the above object, the structure includes germanium particles and an embedded layer that embeds the germanium particles so as to cover the periphery of the germanium particles, and the embedded layer includes three crystals of the germanium particles. In each of the axial directions, tensile strain is generated in the germanium particles.
また、本光半導体装置は、上記構造体を、光を受けてフォトキャリアを生成する受光層又は電流が注入されて光を生成する発光層とする。 In the optical semiconductor device, the structure is a light-receiving layer that receives light to generate photocarriers or a light-emitting layer that generates light by injecting current.
本構造体によれば、ゲルマニウムを具備する構造体(ゲルマニウム構造体)において、引張歪による直接エネルギーギャップE0の縮小効果を増大することができる。 According to this structure, in the structure (germanium structure) including germanium, the effect of reducing the direct energy gap E 0 due to tensile strain can be increased.
また、本光半導体装置では受光層が上記ゲルマニウム構造体によって形成されるので、Geを受光層とする光半導体装置において、光通信波長帯(特に、Cバンド〜Uバンド)での光検出が可能になる。従って、本光半導体装置によれば、Siとの親和性が高いGeによって形成された光半導体装置をSi基板上に集積して、インターコネクト用集積回路装置を形成することができる。 Further, in this optical semiconductor device, since the light receiving layer is formed of the germanium structure, light detection in the optical communication wavelength band (particularly, C band to U band) is possible in the optical semiconductor device having Ge as the light receiving layer. become. Therefore, according to the present optical semiconductor device, an optical semiconductor device formed of Ge having a high affinity with Si can be integrated on the Si substrate to form an integrated circuit device for interconnect.
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof.
(引張歪によるE0の縮小)
まず、本発明者独自の知見も交えて、先に説明した、引張歪を導入してGe薄膜の直接エネルギーギャップE0を縮小させる方法(関連技術)とその原理について説明する。
(Reduction of E 0 due to tensile strain)
First, the method (related technology) and the principle of reducing the direct energy gap E 0 of the Ge thin film by introducing the tensile strain described above will be described together with the inventors' unique knowledge.
(1)歪Ge薄膜の形成
図1は、引張歪を導入して直接エネルギーギャップE0を縮小させたGe薄膜の構成を説明する断面図である。図1には、Ge薄膜の結晶軸と、後述する歪の定義に使用する座標軸(x軸、y軸、z軸)が図示されている。
(1) Formation of strained Ge thin film FIG. 1 is a cross-sectional view illustrating the configuration of a Ge thin film in which tensile strain is introduced to directly reduce the energy gap E 0 . FIG. 1 shows the crystal axis of the Ge thin film and the coordinate axes (x axis, y axis, z axis) used for the definition of strain described later.
Ge薄膜2に引張歪を導入して直接エネルギーギャップE0を縮小させるためには、まずSi(100)基板4の上にゲルマニウム−スズ混晶バッファ層(Ge1−xSnxバッファ層6)が形成される。ここで、Snの組成比xは、0.015〜0.025である。Ge1−xSnxの格子定数はSiより大きいが、Ge1−xSnxバッファ層6は、Si(100)基板4との格子不整合による歪が略完全に緩和された状態で形成される。
In order to directly reduce the energy gap E 0 by introducing tensile strain into the Ge
このGe1−xSnxバッファ層6の上に、厚さ120〜240nmのGe薄膜2が形成される。
A Ge
ところでGeの格子定数は、Ge1−xSnx混晶より小さい。このため、Ge薄膜6には2軸性の引張歪が発生する。後述するように、この引張歪によって、直接エネルギーギャップE0が縮小する。
By the way, the lattice constant of Ge is smaller than that of the Ge 1-x Sn x mixed crystal. For this reason, biaxial tensile strain is generated in the Ge
図2は、Ge薄膜2とGe1−xSnxバッファ層6の界面10に於ける原子配列を説明する図である。図2に示すように、Ge薄膜2を構成する原子(Ge原子18)およびGe1−xSnxバッファ層6を構成する原子(Ge原子20およびSn原子22)は、夫々の原子配列が連続するように、界面10で結合している。
FIG. 2 is a diagram for explaining the atomic arrangement at the
よく知られているように、Geの結晶構造はダイヤモンド構造である。一方、Ge1−xSnxの結晶構造は、ダイヤモンド構造の各格子点にGe原子又はSn原子の何れかが一つずつ配置された構造である。 As is well known, the crystal structure of Ge is a diamond structure. On the other hand, the crystal structure of Ge 1-x Sn x is a structure in which one Ge atom or one Sn atom is arranged at each lattice point of the diamond structure.
従って、Ge薄膜2を構成する原子(Ge18)とGe1−xSnxバッファ層6を構成する原子(Ge20またはSn22)の配列は同じである(原子の配列に注目しているので、元素の違いには着目しない。)。そして、図1を参照して説明した構造では、Ge薄膜2は、Ge1−xSnxバッファ層6の上にエピタキシャル成長によって形成される。
Therefore, the arrangement of the atoms (Ge18) constituting the Ge
故に、Ge薄膜2を構成する原子(Ge原子18)とGe1−xSnxバッファ層6を構成する原子(Ge原子20およびSn原子22)は、図2に示すように、夫々の原子配列が連続するように界面10で結合する。
Therefore, the atoms constituting the Ge thin film 2 (Ge atoms 18) and the atoms constituting the Ge 1-x Sn x buffer layer 6 (
このようにGe薄膜2とGe1−xSnxバッファ層6は夫々の原子配列が界面10で連続するように接続するので、両者の格子定数は界面に平行な方向で一致する。
Thus, since the Ge
ところで、図1を参照して説明した関連技術では、Ge1−xSnxバッファ層6はGe薄膜2より十分に厚く形成される。このため、Ge1−xSnxバッファ層6の格子定数は殆ど変化しない。一方、Ge薄膜2の格子定数は、界面10に平行な方向で、Ge1−xSnxバッファ層6の格子定数に一致するように変化する。
By the way, in the related technique described with reference to FIG. 1, the Ge 1-x Sn x buffer layer 6 is formed sufficiently thicker than the Ge
ところで、Ge1−xSnxの格子定数は、Geの格子定数より大きい。従って、Ge薄膜2には、界面10に平行な方向に引張歪(2軸性の引張歪)が発生する。
By the way, the lattice constant of Ge 1-x Sn x is larger than that of Ge. Accordingly, tensile strain (biaxial tensile strain) is generated in the Ge
但し、Ge薄膜2とGe1−xSnxバッファ層6の格子定数の違いが大きくなり過ぎると、Ge薄膜2に結晶欠陥が発生して、引張歪が緩和してしまう。従って、図1を参照して説明した構造によって、Ge薄膜2に生成可能な歪には上限が存在する。この上限は、後述する歪ε(=εxx=εyy)によって表すならば、0.0025(0.25%)になる。
However, if the difference in lattice constant between the Ge
(2)歪によるE0の変化
図3は、Geの波数空間に於けるバンド構造を説明する図である。横軸の右半分は、Γ点(波数k=0)から<100>方向の端のX点に向かうΔ軸に沿った波数である。一方、横軸の左半分は、Γ点(波数k=0)から<111>方向の端のL点に向かうΛ軸に沿った波数である。縦軸は、価電子帯の頂上8に対する電子のエネルギーである。
(2) Change in E 0 due to strain FIG. 3 is a diagram for explaining the band structure in the wave number space of Ge. The right half of the horizontal axis is the wave number along the Δ axis from the Γ point (wave number k = 0) toward the X point at the end in the <100> direction. On the other hand, the left half of the horizontal axis is the wave number along the Λ axis from the Γ point (wave number k = 0) to the L point at the end in the <111> direction. The vertical axis represents the energy of electrons with respect to the
図3に示すように、Geの価電子帯の頂上8およびは伝導帯の底9は、夫々、Γ点およびL点にある。このため、Geの価電子帯の頂上8を占有する電子が、光を吸収(又は放出)して、伝導帯の底9に遷移するためには、フォノンが介在して波数保存則が満たさなければならない。また、Geの伝導帯の底9を占有する電子が、価電子帯の頂上8を占有するホールと再結合するためにも、フォノンが介在して波数保存則が満たさなければならない。
As shown in FIG. 3, the
このように、波数の異なる準位間の遷移すなわち間接遷移は、フォノンの介在を必要とするので、フォノンの介在を必要としない直接遷移(波数の変化を伴わない遷移)に比べ遷移確率が数桁低くなる。このため、(伝導帯の底9と価電子帯の頂上8のエネルギー差に相当する)基礎吸収端1.85μmの(短波長側)近傍では、Geは殆ど光を吸収しない(但し、基礎吸収端の波長1.85μmは、温度が300Kの場合の値)。
In this way, transitions between levels having different wave numbers, that is, indirect transitions, require phonon intervention, so the transition probabilities are several compared to direct transitions that do not require phonon intervention (transitions that do not involve wave number changes). An order of magnitude lower. For this reason, Ge hardly absorbs light (however, the fundamental absorption) near the (short wavelength side) 1.85 μm fundamental absorption edge (corresponding to the energy difference between the
しかし、Γ点における伝導帯の底11と価電子帯の頂上8の間の遷移は直接遷移であり、その遷移確率は高い。このため、Geは、この直接遷移に基づくエネルギーギャップすなわち直接エネルギーギャップE0に相当する波長1.54μmより短波長側で、光を強く吸収する。
However, the transition between the bottom 11 of the conduction band and the
ところで、半導体に歪が発生すると、そのバンド構造が変化する。このため歪が発生すると、直接エネルギーギャップE0も変化する。 By the way, when distortion occurs in the semiconductor, the band structure changes. For this reason, when distortion occurs, the energy gap E 0 also changes directly.
歪による直接エネルギーギャップE0の変化ΔEc Γは、一般的には、ディフォーメーションポテンシャルを考慮した数値計算によって算出される(非特許文献2)。 The change ΔE c Γ of the direct energy gap E 0 due to strain is generally calculated by numerical calculation in consideration of the deformation potential (Non-Patent Document 2).
特殊な場合を除き、ΔEc Γを明示的に記述することは困難である。但し、次式によってΔEc Γを近似することは可能である。 Except in special cases, it is difficult to explicitly describe ΔE c Γ . However, it is possible to approximate ΔE c Γ by the following equation.
ここでac Γは、歪に対するΓ点に於ける直接エネルギーギャップE0の変化率である。図1に示すように座標軸(x軸、y軸、z軸)と結晶軸([100]、[010]、[001])を一致させると、Geの場合、ac Γは-9.48eVになる。 Where a c Γ is the rate of change of the direct energy gap E 0 at the Γ point with respect to strain. As shown in FIG. 1, when the coordinate axes (x axis, y axis, z axis) and the crystal axes ([100], [010], [001]) are matched, in the case of Ge, a c Γ is −9.48 eV. become.
一方、εxx、εyy、εzzは、歪の成分であり次式によって定義される。 On the other hand, ε xx , ε yy , and ε zz are distortion components and are defined by the following equations.
ここで、x、y、zは、固体内部の点Pの位置座標である。 Here, x, y, and z are the position coordinates of the point P inside the solid.
一方、ux、uy、及びuzは、当該固体の弾性変形によって誘起される点Pの変位である。すなわち、弾性変形によって、固体内部の点Pが、座標(x,y,z)から座標(x+ux,y+uy,z+uz)に変位する。尚、固体の変形が一様な場合には、εxx、εyy、εzzは、位置の関数ではなく定数になる。 On the other hand, u x , u y , and u z are displacements of the point P induced by the elastic deformation of the solid. In other words, by elastic deformation, the solid internal point P is displaced from the coordinate (x, y, z) to the coordinate (x + u x, y + u y, z + u z). When the deformation of the solid is uniform, ε xx , ε yy , and ε zz are constants rather than position functions.
以下の説明では、εxx、εyy、εzz夫々は、定数と考えてよい。 In the following description, each of ε xx , ε yy , and ε zz may be considered as a constant.
(3)E0縮小の原理
ところで、Ge1−xSnxの格子定数は、Geの格子定数より大きい。
(3) Principle of E 0 reduction By the way, the lattice constant of Ge 1-x Sn x is larger than the lattice constant of Ge.
故に、上述したように、Ge1−xSnxバッファ層6の上に形成されたGe薄膜2には、2軸性の引張歪が発生する。すなわち、Ge薄膜2では、Si基板4の主面(001)に平行な、x軸方向およびy軸方向に歪εxx、εyyが発生する。
Therefore, as described above, biaxial tensile strain is generated in the Ge
ところで引張歪の符号は正である。従って、εxx、εyyは正の値である。 By the way, the sign of tensile strain is positive. Therefore, ε xx and ε yy are positive values.
一方、Si基板4の主面(001)に垂直な方向の歪εzzは、ポアッソン効果により負の値になる。具体的には、次式であらわされる。
On the other hand, the strain ε zz in the direction perpendicular to the main surface (001) of the
ここで、C11及びC12は、弾性定数(弾性コンプライアンス定数)であり、弾性率テンソル[C]の成分である。 Here, C 11 and C 12 are elastic constants (elastic compliance constants) and are components of the elastic modulus tensor [C].
GeのC11及びC12は、夫々、13.15×1011dyn/cm2及び4.13×1011dyn/cm2である。 C 11 and C 12 of Ge are 13.15 × 10 11 dyn / cm 2 and 4.13 × 10 11 dyn / cm 2 , respectively.
従って、Ge薄膜2に於ける直接エネルギーギャップE0の変化ΔEc Γは、以下のように表される。
Therefore, the change ΔE c Γ of the direct energy gap E 0 in the Ge
ところで、2軸性歪ではεxxとεyyは等しい。そこで、εxx及びεyyをε(=εxx=εyy)で表すと、ΔEc Γは、次式によって表される。 By the way, in biaxial strain, ε xx and ε yy are equal. Therefore, when ε xx and ε yy are expressed by ε (= ε xx = ε yy ), ΔE c Γ is expressed by the following equation.
すなわち、Geより格子定数の大きなGe1−xSnxバッファ層6の上に、Ge薄膜2を成長すると、式(5)に従って直接エネルギーギャップE0が縮小する。
That is, when the Ge
(4)課 題
上述したように、図1を参照して説明した関連技術に於けるεの上限は0.0025である。従って、式(5)に従えば、ΔEc Γは高々32.5meVにしかならない。この時の直接エネルギーギャップE0(0.7723eV)は、波長1.61μmに相当する。
(4) Problem As described above, the upper limit of ε in the related technology described with reference to FIG. 1 is 0.0025. Therefore, according to equation (5), ΔE c Γ is only 32.5 meV at most. The direct energy gap E 0 (0.7723 eV) at this time corresponds to a wavelength of 1.61 μm.
しかし、この程度のダウンシフトでは、Cバンド(1.53μm−1.57μm)をカバーすることはできるが、Lバンド(1.57μm−1.63μm)やUバンド(1.63μm−1.68μm)をカバーすることはできない。 However, with such a downshift, the C band (1.53 μm−1.57 μm) can be covered, but the L band (1.57 μm−1.63 μm) and the U band (1.63 μm−1.68 μm). ) Cannot be covered.
そこで、下記各実施の形態では、直接エネルギーギャップE0の縮小幅を増大したGe構造体等が提供される。 Therefore, in each of the following embodiments, a Ge structure or the like in which the reduction width of the direct energy gap E 0 is increased is provided.
(実施の形態1)
本実施の形態は、Ge粒子がGe1−xSnx製の埋め込み層で埋め込まれた構造体に関する。
(Embodiment 1)
The present embodiment relates to a structure in which Ge particles are embedded with a buried layer made of Ge 1-x Sn x .
(1)構 成
図4は、本実施の形態に従う構造体の構成を説明する断面図である。図4の下側には、Geの結晶軸が示されている。
(1) Configuration FIG. 4 is a cross-sectional view illustrating a configuration of a structure according to the present embodiment. On the lower side of FIG. 4, the crystal axis of Ge is shown.
図4に示すように、本実施の形態に従う構造体12は、ゲルマニウム粒子14を具備している。
As shown in FIG. 4,
また、本構造体12は、ゲルマニウム粒子14の周囲を覆って、ゲルマニウム粒子14を埋め込む埋め込み層16を具備している。
In addition, the
そして、本構造体12では、埋め込み層16が、ゲルマニウム粒子14の3つの結晶軸方向夫々に、引張歪をゲルマニウム粒子14に発生させている。
In the
ここで、埋め込み層14は、Geより格子定数の大きな半導体単結晶、例えば、Ge1−xSnx(但し、0<x<1)、又はSiyGe1−x−ySnx(但し、0<x,y<1)によって形成されている。
Here, the buried
図5は、本実施の形態に従うGe粒子14と埋め込み層(半導体単結晶)16の界面26に於ける原子配列を説明する図である。
FIG. 5 is a view for explaining an atomic arrangement at the
図5に示すように、本構造体12では、Ge粒子14及び埋め込み層16を形成する原子24が、夫々の原子配列が連続するように界面26で結合している。更に、Ge粒子14は、周囲が埋め込み層16によって覆われている。従って、Ge粒子14には、2軸性の引張歪ではなく、3つの結晶軸方向夫々に向かう引張歪が発生する。
As shown in FIG. 5, in this
(2)原 理
ここで、埋め込み層16の体積がGe粒子14の体積に比べて十分に大きい場合には、埋め込み層16を形成する半導体単結晶は殆ど歪まず、Ge粒子14が3つの結晶軸方向夫々に等しく歪む。
(2) Principle Here, when the volume of the buried
この歪をε(=εxx=εyy=εzz)とし、式(1)にこの歪εを代入する。すると、以下に示す通り、直接エネルギーギャップE0の変化ΔEc Γを表す計算式が得られる。 This strain is ε (= ε xx = ε yy = ε zz ), and this strain ε is substituted into the equation (1). Then, as shown below, a calculation formula representing the change ΔE c Γ of the direct energy gap E 0 is obtained.
この式と式(5)を比較すると明らかように、本実施の形態に従う構造体12に於ける直接エネルギーギャップE0の変化は、同じ大きさの引張歪εに対するGe薄膜のE0の変化の約2.19倍になる。
As is apparent from a comparison between this equation and equation (5), the change in the direct energy gap E 0 in the
従って、本構造体12によれば、僅かな歪で大きなE0の変化を実現することができる。例えば、僅か0.0019たらずの引張歪で、Uバンドをカバーすることが可能になる。この値は、Ge薄膜に形成可能な歪の上限0.0025より小さい。
Therefore, according to this
これは、Ge薄膜では、εzzが負の値(式(3)参照)となって、εxx及びεyyにって誘起されるE0のダウンシフトを減じるのに対して、本実施の形態のGe粒子では、εzzも正の値ε(=εxx=εyy=εzz)となってE0のダウンシフトに寄与するからである(式(1)参照)。 This is because, in the Ge thin film, ε zz becomes a negative value (see Equation (3)), and the E 0 downshift induced by ε xx and ε yy is reduced. This is because, in the Ge particles of the form, ε zz also has a positive value ε (= ε xx = ε yy = ε zz ) and contributes to the downshift of E 0 (see formula (1)).
デイフォーメーション・ポテンシャを用いた精度の高い計算結果によれば、Uバンドをカバーするためには、各結晶軸方向の歪の和(εxx+εyy+εzz)が0.0054以上であればよいことが分かる。但し、εxx、εyy、εzzの何れかの絶対値が0.02より大きくなることは、Ge粒子に結晶欠陥を発生させるので好ましくない。(
すなわち、本実施の形態に従う構造体12では、各結晶軸方向の歪の和が0.0054以上で、且つ各結晶軸方向の歪の絶対値が0.02以下であることが好ましい。
According to a highly accurate calculation result using the deformation potentiometer, in order to cover the U band, the sum of the strains in each crystal axis direction (ε xx + ε yy + ε zz ) only needs to be 0.0054 or more. I understand that. However, it is not preferable that the absolute value of any one of ε xx , ε yy , and ε zz is larger than 0.02 because crystal defects are generated in the Ge particles. (
That is, in
以上説明した通り、本実施の形態に従えば、Geを具備した構造体に於いて、引張歪によるGeの直接エネルギーギャップE0の縮小幅を、容易に増大することができる。 As described above, according to the present embodiment, in the structure including Ge, the reduction width of the direct energy gap E 0 of Ge due to tensile strain can be easily increased.
(3)製造方法
次に、本実施の形態に従う構造体12の詳細を製造手順に従って説明する。
(3) Manufacturing Method Next, details of
図6は、本実施の形態に従う構造体12の一例を説明する断面図である。図7は、本実施の形態に従う構造体の製造手順を説明するフロー図である。
FIG. 6 is a cross-sectional view illustrating an example of
(i)傾斜組成層の形成(ステップS1)
まず、Ge(001)基板28が、ガスソース分子線成長装置に装着され、例えば300〜700℃に加熱される。
(I) Formation of gradient composition layer (step S1)
First, the Ge (001)
次に、加熱された状態のGe(001)基板28に、ゲルマン(GeH4)および重水素化スズ(SnD4)が供給される。ここで、GeH4に対するSnD4の供給割合は、徐々に増加させられる。
Next, germane (GeH 4 ) and tin deuteride (SnD 4 ) are supplied to the heated Ge (001)
本ステップによって、Snの組成比が徐々に増加する傾斜組成GeSn層30が形成される。傾斜組成GeSn層30は、例えば、厚さ1μmになるように形成される。尚、「GeSn」等、元素記号だけの表記は、当該混晶半導体の組成は特定しないものとする(すなわち、GeSnは、Ge:Sn=1:1のゲルマニウム−スズを意味するものではない。)。
By this step, the graded
尚、重水素化スズ(SnD4)は、高純度のものが得られやすい。このため、本実施の形態では、Snの原料ガスとして重水素化スズ(SnD4)が使用される。 In addition, highly deuterated tin deuteride (SnD 4 ) is easily obtained. Therefore, in the present embodiment, deuterated tin (SnD 4 ) is used as the Sn source gas.
(ii)歪緩和層の形成(ステップS2)
次に、GeH4に対するSnD4の供給割合を固定して、一定組成のGe1−xSnx層を、例えば500nm成長する。ここで、xは、傾斜組成GeSn層30の最上部に於けるSnの組成である(但し、0<x<1)。xの具体的値については後述する。
(Ii) Formation of strain relaxation layer (step S2)
Next, the supply ratio of SnD 4 to GeH 4 is fixed, and a Ge 1-x Sn x layer having a constant composition is grown, for example, to 500 nm. Here, x is the composition of Sn at the top of the gradient composition GeSn layer 30 (where 0 <x <1). A specific value of x will be described later.
ステップS1及び本ステップによって形成される傾斜組成GeSn層及びGe1−xSnx層によって、Ge(001)基板28との格子不整合が解消された半導体層が形成される。
A semiconductor layer in which lattice mismatch with the Ge (001)
すなわち、Ge1−xSnx層32の最上部の格子定数は、Ge1−xSnx本来の格子定数となっている。 That is, the uppermost lattice constant of the Ge 1-x Sn x layer 32 is the original lattice constant of Ge 1-x Sn x .
尚、Ge1−xSnx層32は、以後、歪緩和GeSn層と呼ばれる。 The Ge 1-x Sn x layer 32 is hereinafter referred to as a strain relaxation GeSn layer.
(iii)Ge粒子の形成(ステップS3)
次に、SnD4の供給が停止されGeH4のみが供給されて、3〜10ML(原子層)相当のGeが供給される。
(Iii) Formation of Ge particles (Step S3)
Next, the supply of SnD 4 is stopped, only GeH 4 is supplied, and Ge corresponding to 3 to 10 ML (atomic layer) is supplied.
この時、SK(Stranski-Krastanov)モードによってGeが成長し、Ge製の微粒子34(Ge粒子)が形成される。このGe微粒子34の寸法は、全ての方向で10nm以上100nm以下である。すなわち、Ge製の量子ドットが成長する。
At this time, Ge grows by an SK (Stranski-Krastanov) mode, and Ge fine particles 34 (Ge particles) are formed. The dimensions of the Ge
(iv)被覆層の形成(ステップS4)
次に、SnD4の供給が再開され、Ge1−xSnx製の被覆層36が形成される。
(Iv) Formation of coating layer (step S4)
Next, the supply of SnD 4 is restarted, and the
被覆層36の厚さは、10以上100nm以下である。ここで被覆層36は、Ge微粒子34の周囲を覆って、Ge微粒子34を埋め込む。また、被覆層36の組成比xは、上述した歪緩和GeSn層32と同じである。この被覆層36は、Ge微粒子34すなわちGe量子ドットのスペーサ層として機能する。
The thickness of the
ここで、Ge微粒子34は、その周囲を歪緩和GeSn層32とGeSn製の被服層36によって覆われている。すなわち、歪緩和GeSn層32とGeSn製の被服層36によって、Ge微粒子34の周囲を覆って、Ge微粒子34を埋め込む埋め込み層16が形成される。
Here, the Ge
(v)多層化(ステップS5)
次に、ステップS3とステップS4が複数回繰り返されて、図6に示す構造体12が形成される。ただし、本ステップは実施されなくてもよい。その場合には、Ge微粒子が形成されGe微粒子層は1層のみ形成されることになる。
(V) Multi-layering (step S5)
Next, Step S3 and Step S4 are repeated a plurality of times to form the
但し、Ge微粒子層を多層化することによって、本構造体12を光半導体装置に適用した場合、外部量子効率を高くすることができる。
However, the external quantum efficiency can be increased when the
以上の例では、Ge微粒子34は、SKモードを利用した自己形成方法によって形成される。しかし、Ge微粒子36は、リソグラフィー技術とエッチングによってGe層が加工されて、形成されてもよい。
In the above example, the Ge
(4)動 作
以上のようにして形成された構造体12では、Ge製の微粒子34とその周囲を覆うGe1−xSnx(0<x<1)製の埋め込み層16の構成原子が、夫々の原子配列が連続するように界面で結合している。
(4) Operation In the
ところで、Geの格子定数はGe1−xSnxより小さい。従って、埋め込み層16が、Ge微粒子34の3つの結晶軸([100]、[010]、[001])の方向夫々に向かう引張歪を、Ge微粒子34に発生させる(図6の下側に、Ge微粒子の結晶軸とその方位が図示されている。)。
Incidentally, the lattice constant of Ge is less than Ge 1-x Sn x. Therefore, the buried
従って、Ge微粒子34の直接エネルギーギャップは、上述した式(6)に従ってダウンシフトする。 Therefore, the direct energy gap of the Ge microparticles 34 is downshifted according to the above-described equation (6).
ところで、本実施の形態に従う構造体12では、Ge微粒子34は埋め込み層16に比べ、圧倒的に体積が小さい。従って、Ge微粒子34の格子定数は、埋め込み層16を形成するGe1−xSnxの格子定数に一致する。故に、Ge微粒子34に発生する歪ε(=εxx=εyy=εzz)は、以下のように表される。
By the way, in the
ここで、aGeSnは、埋め込み層16を形成するGe1−xSnxの格子定数である。一方、aGeは、歪が発生していなGe本来の格子定数(5.679nm)である。
Here, a GeSn is a lattice constant of Ge 1-x Sn x forming the buried
一方、Ge1−xSnxの格子定数aGeSnは、以下のように表される。 On the other hand, the lattice constant a GeSn of Ge 1-x Sn x is expressed as follows.
ここで、xは、Snの組成比である。 Here, x is the composition ratio of Sn.
従って、式(6)〜式(8)に従えば、所望のダウンシフトΔEc Γを形成するGe1−xSnxの組成xが得られる。例えば、Uバンドをカバーするためには、xは0.013以上であればよい(但し、量子ドットに於けるエネルギー準位の上昇は考慮していない。)。 Therefore, according to the equations (6) to (8), the composition x of Ge 1-x Sn x that forms the desired downshift ΔE c Γ is obtained. For example, in order to cover the U band, x may be 0.013 or more (however, an increase in energy level in the quantum dot is not taken into consideration).
但し、歪が大きなり過ぎるとGe微粒子に結晶欠陥が発生してしまう。従って、歪(εxx,εyy,εzz)の絶対値は0.02以下であることが望ましい。 However, if the strain is too large, crystal defects occur in the Ge fine particles. Therefore, it is desirable that the absolute value of the strain (ε xx , ε yy , ε zz ) is 0.02 or less.
ところで、埋め込み層16は、SiyGe1−x−ySnx(但し、0<x,y<1)によって形成してもよい。ここでSiyGe1−x−ySnxの格子定数aSiGeSnは、以下のように表される。
By the way, the embedded
この式と、式(6)及び式(7)に従えば、所望のダウンシフトΔEc Γを形成するSiyGe1−x−ySnxの組成x,yが得られる(但し、式(7)では、aGeSnがaSiGeSnで置き換えられる。)。 According to this equation, and equations (6) and (7), the composition x, y of Si y Ge 1-xy Sn x forming the desired downshift ΔE c Γ is obtained (provided that the equation ( In 7), a GeSn is replaced with a SiGeSn .)
例えば、Uバンドをカバーするためには、0.013<x−0.306yであればよい。但し、Ge微粒子に結晶欠陥が発生しないようにするためには、Ge微粒子に発生する歪の絶対値は0.02以下であることが好ましい。 For example, in order to cover the U band, 0.013 <x−0.306y may be satisfied. However, in order to prevent crystal defects from occurring in the Ge fine particles, the absolute value of the strain generated in the Ge fine particles is preferably 0.02 or less.
尚、埋め込み層16が互いに分離している場合に、Ge粒子が埋め込み層の中心からズレると、Ge粒子に発生する歪は位置に依って変化するようになる。また、埋め込み層16の一部に格子定数の異なる材料を挿入することによっても、Ge粒子の歪は位置に依って変化するようになる。
When the buried
(実施の形態2)
本実施の形態は、実施の形態1に従う構造体を受光層とする光半導体装置(光受光器)に関する。
(Embodiment 2)
The present embodiment relates to an optical semiconductor device (optical receiver) having the structure according to the first embodiment as a light receiving layer.
(1)構成及び製造方法
以下、本実施の形態に従う光半導体装置(光受光器)の構成を、製造手順に従って説明する。
(1) Configuration and Manufacturing Method Hereinafter, the configuration of the optical semiconductor device (optical receiver) according to the present embodiment will be described according to a manufacturing procedure.
図8は、本実施の形態の従う光半導体装置(光受光器37)の構成を説明する断面図である。図9は、本実施の形態に従う光半導体装置(光受光器37)の製造手順を説明するフロー図である。 FIG. 8 is a cross-sectional view illustrating the configuration of the optical semiconductor device (optical receiver 37) according to the present embodiment. FIG. 9 is a flowchart illustrating the manufacturing procedure of the optical semiconductor device (optical receiver 37) according to the present embodiment.
(i)SGOI基板の形成(ステップS1)
まず、Si基板38の上に、SiO2層40とSi単結晶層(図示せず)が順次形成されたSOI基板44(silicon on insulator 基板;図示せず)が用意される。このSOI基板44は、例えば、SiO2膜の形成されたSi基板にSi単結晶層を貼り合せることによって形成することができる。
(I) Formation of SGOI substrate (step S1)
First, an SOI substrate 44 (silicon on insulator substrate; not shown) in which a SiO 2 layer 40 and a Si single crystal layer (not shown) are sequentially formed on a
次に、このSOI基板の上にSiGe層がエピタキシャル成長によって形成される。 Next, a SiGe layer is formed on the SOI substrate by epitaxial growth.
次に、このSiGe膜が酸化される。この時、Siが選択的に酸化されて、SiGe層の表面にSiO2膜が形成される。一方、GeはSiGe層の内部に拡散して、SiGe層のGe組成を高くする。 Next, the SiGe film is oxidized. At this time, Si is selectively oxidized and a SiO 2 film is formed on the surface of the SiGe layer. On the other hand, Ge diffuses into the SiGe layer to increase the Ge composition of the SiGe layer.
次に、このSiO2膜がエッチングによって除去される。 Next, the SiO 2 film is removed by etching.
この酸化とエッチングの工程が複数回繰り返されて、厚さが10〜300nmでGeの組成比が0.5〜1.0のSiGe層42が形成される。
This oxidation and etching process is repeated a plurality of times to form a
このような高いGe組成を有するSiGe層をエピタキシャル成長によって形成するためには、SiGe層を厚く成長しなければならない。しかし、上記工程によれば、薄いGeSi層を成長するだけで、高Ge組成のSiGe層を形成することができる。 In order to form a SiGe layer having such a high Ge composition by epitaxial growth, the SiGe layer must be grown thick. However, according to the above process, a SiGe layer having a high Ge composition can be formed only by growing a thin GeSi layer.
本ステップにより、SGOI基板44(silicon- germanium on insulator 基板)が形成される。 By this step, an SGOI substrate 44 (silicon-germanium on insulator substrate) is formed.
(ii)歪緩和GeSn層の形成(ステップS2)
次に、このSGOI基板44の上に、実施の形態1のステップS2に準じてGeSn製の歪緩和層46が形成される。
(Ii) Formation of strain relaxation GeSn layer (step S2)
Next, a
但し、GeSn製の歪緩和層46は、SiGe層42の厚さの3〜10倍厚く形成される。この時、SiGe層42より厚く形成された歪緩和層46には殆ど歪が発生せず、SiGe層42が歪む。或いは、SiGe/SiO2界面でSiGeが滑って、歪が開放される。
However, the
尚、GeSn製の歪緩和層46には、ホウ素(B)等のp型不純物がドーピングされる。p型不純物の濃度は、例えば1×1019cm−3である。
The GeSn
(iii)受光層の形成(ステップS3)
次に、アンドープGeSn層48が形成される。
(Iii) Formation of light receiving layer (step S3)
Next, an
次に、実施の形態1のステップS3及びステップS4と略同じ手順に従って、Ge微粒子34及びGeSn製の被服層36が形成される。
Next, Ge
ここで、アンドープのGeSn層48及び被服層36によって、埋め込み層16が形成される。
Here, the buried
本ステップによって、受光層49が形成される。
By this step, the
(iv)n型GeSn層の形成(ステップS4)
次に、n型GeSn層50が、例えば100〜300nm成長される。この時、リン(P)等のn型不純物がドーピングされる。不純物濃度は、例えば1×1019cm−3である。
(Iv) Formation of n-type GeSn layer (step S4)
Next, the n-
(v)電極の形成(ステップS5)
次に、リソグラフィー技術とエッチングによって、n型GeSn層50〜アンドープGeSn層48までが部分的に除去されて、p型GeSn製の歪緩和層46の表面が露出させられる。
(V) Formation of electrode (step S5)
Next, the n-
この露出面及びn型GeSn層50の表面にp電極58及びn電極60が夫々形成されて、光受光器37が完成する。
A p-
(2)動 作
本受光器37を形成する各GeSn層のSn組成比は、量子効果も考慮して、Ge微粒子34の直接ギャップがUバンドをカバーするように設定される。
(2) Operation The Sn composition ratio of each GeSn layer forming the
従って、例えば、Si基板38の裏面から入射光39を入射させると、Uバンドを含む広い波長範囲に反応して、Ge微粒子34に電子とホール(フォトキャリア)が発生する。
Therefore, for example, when
この電子とホールは、p電極46とn電極60の間に印加された電界によって、夫々p電極46及びn電極60に向かって加速され光電流となる。
These electrons and holes are accelerated toward the p-
この光電流が、受光器37に接続された測定器によって計測され、入射光39が検出される。
This photocurrent is measured by a measuring instrument connected to the
従って、本受光器37によれば、Uバンドを含み広い範囲の光を検出することができる。また、本受光器37の形成されたSi基板38に集積回路装置を形成すれば、他のSi基板に形成された集積回路装置が発生した光信号を本受光器37が受信し、光電変換した信号を同一基板上の集積回路装置に受け渡すことができる。
Therefore, according to the
以上の説明から明らかなように、本実施の形態に従えば、Geによって吸収層が形成された受光器に於いて、検出限界波長の引張歪による長波長化を増進することができる。 As is clear from the above description, according to the present embodiment, it is possible to increase the wavelength by the tensile strain of the detection limit wavelength in the light receiver in which the absorption layer is formed of Ge.
(実施の形態3)
本実施の形態は、実施の形態1に従う構造体を発光層とする光半導体装置(発光ダイオード)に関する。
(Embodiment 3)
The present embodiment relates to an optical semiconductor device (light emitting diode) having the structure according to the first embodiment as a light emitting layer.
(1)構成及び製造方法
以下、本実施の形態に従う光半導体装置(発光ダイオード)の構成を、製造手順に従って説明する。
(1) Configuration and Manufacturing Method Hereinafter, the configuration of the optical semiconductor device (light emitting diode) according to the present embodiment will be described in accordance with a manufacturing procedure.
図10は、本実施の形態に従う光導波層の製造手順を説明するフロー図である。図11は、本実施の形態の従う光半導体装置(発光ダイオード52)の構成を説明する断面図である。 FIG. 10 is a flowchart illustrating the manufacturing procedure of the optical waveguide layer according to the present embodiment. FIG. 11 is a cross-sectional view illustrating the configuration of the optical semiconductor device (light emitting diode 52) according to the present embodiment.
(i)SGOI基板の形成(ステップS1)
まず、実施の形態2のステップS1と同じ手順でSGOI基板が形成される。
(I) Formation of SGOI substrate (step S1)
First, an SGOI substrate is formed by the same procedure as in step S1 of the second embodiment.
(ii)歪緩和層の形成(ステップS2)
次に、実施の形態2のステップS2と略同じ手順でGeSn製の歪緩和層46が形成される。
(Ii) Formation of strain relaxation layer (step S2)
Next, the GeSn
但し、p型不純物の濃度は、例えば1×1018cm−3である。また、歪緩和層46の組成比は、後述するアンドープGeSn層48及び被覆層36の組成と同じに設定される。
However, the concentration of the p-type impurity is, for example, 1 × 10 18 cm −3 . The composition ratio of the
(iii)下部SCH層の形成(ステップS3)
次に、厚さ10−100nmのアンドープSiGeSn層54が形成される。
(Iii) Formation of lower SCH layer (step S3)
Next, an
ここで、Si及びSnの組成比y及びxは、例えば0.03及び0.023とする。このSiGeSn層54の屈折率はGeより小さい。
Here, the composition ratios y and x of Si and Sn are, for example, 0.03 and 0.023. The refractive index of the
一方、SiGeSn層54の(Γ点に於ける)直接エネルギーギャップE0は、Geの直接エネルギーギャップE0より大きくなる。従って、SiGeSn層54は下部SCH(separate confinement heterostructure)層として機能する。
On the other hand, the direct energy gap E 0 (at the Γ point) of the
(iv)発光層の形成(ステップS4)
次に、実施の形態2のステップS3と略同じ手順で、アンドープGeSn層48、Ge微粒子34、及び被覆層36が形成される。但し、アンドープGeSn層48及び被覆層36の組成は、後述するように、Ge微粒子34のΓ点及びL点に於ける直接エネルギーギャップの大きさが逆転するよう設定される。
(Iv) Formation of light emitting layer (step S4)
Next, the
本ステップによって、発光層56が形成される。
By this step, the
(v)上部SCH層の形成(ステップS5)
次に、アンドープSiGeSn層58が形成される。SiGeSn層58の厚さ及び組成は、上記アンドープSiGeSn層54と同じである。
(V) Formation of upper SCH layer (step S5)
Next, an
SiGeSn層58も、SiGeSn層54と同様、SCH層として機能する。
Similar to the
(vi)n型GeSn層の形成(ステップS6)
次に、実施の形態2のステップS4と略同じ手順で、n型GeSn層50が形成される。
(Vi) Formation of n-type GeSn layer (step S6)
Next, the n-
但し、n型不純物の濃度は、例えば1×1018cm−3である。また、GeSn層50の組成は、上記被覆層36及びアンドープGeSn層48と同じである。
However, the concentration of the n-type impurity is, for example, 1 × 10 18 cm −3 . The composition of the
(vii)電極の形成(ステップS7)
次に、リソグラフィー技術とエッチングによって、n型GeSn層50〜アンドープGeSn層48までが部分的に除去されて、p型GeSn製の歪緩和層46の表面が露出される。
(Vii) Formation of electrodes (step S7)
Next, the n-
この露出面及びn型GeSn層50の表面にp電極58及びn電極60が夫々形成されて、発光ダイオード52が完成する。
A p-
尚、n電極60は、リング状に形成される。
The
(2)動 作
本発光ダイオード52を形成する各GeSn層のSn組成比は、Ge微粒子34のΓ点に於ける直接エネルギーギャップが、L点に於ける直接エネルギーギャップより小さくなるように設定される。従って、Ge微粒子34の伝導帯の底および価電子帯の頂上は共にΓ点になる。
(2) Operation The Sn composition ratio of each GeSn layer forming the
従って、電極60とn電極58の間に信号源を接続して電流を発光層56に注入すると、Ge微粒子34の伝導帯の底と価電子帯の頂上に夫々電子とホールが集中して、反転分布が形成される。反転分布を形成した後、電子とホールは結合し消滅する。この時、電子は、伝導帯の底から価電子帯の頂上に直接遷移して、光を発生する。
Therefore, when a signal source is connected between the
この光がリング状のn電極60の内側を通って取り出され、出射光62となる。
This light is extracted through the inside of the ring-shaped n-
ところで、本発光ダイオード52は、SCH層54,58を備えているので、導波路形の発光ダイオードに加工して使用することができる。
By the way, since the present
(3)原 理
次に、歪の導入によって、Ge粒子が直接遷移型半導体となる理由について説明する。
(3) Principle Next, the reason why Ge particles become a direct transition semiconductor by introducing strain will be described.
上述したように、Geの価電子帯の頂上8はΓ点にある(図3参照)。一方、伝導帯の底9はL点に存在する。ここで、伝導帯に於ける、Γ点11とL点のエネルギー差は0.15eVである。
As described above, the
ところで、Γ点に於ける直接エネルギーギャップE0は、上述したように歪によって変化する。その変化量ΔEc Γは、次式で近似できる(式(1)及び式(6)参照)。 By the way, the direct energy gap E 0 at the Γ point changes with strain as described above. The amount of change ΔE c Γ can be approximated by the following equation (see equations (1) and (6)).
一方、L点に於ける直接エネルギーギャップも歪によって変化する。その変化量ΔEc Lは、次式で近似される。 On the other hand, the direct energy gap at point L also changes due to strain. The change amount ΔE c L is approximated by the following equation.
ここで、ε=εxx=εyy=εzzとした。また、ac Γ=−9.48(eV)及びac L=−2.78(eV)である。 Here, ε = ε xx = ε yy = ε zz . Also, a c Γ = −9.48 (eV) and a c L = −2.78 (eV).
式(10)と式(11)とを比較すると明らかなように、歪に対する直接エネルギーギャップの変化量はΓ点の方が格段に大きい。 As is apparent from a comparison between Equation (10) and Equation (11), the change amount of the direct energy gap with respect to strain is much larger at the Γ point.
従って、歪εを大きくしていくと、(伝導帯における)L点とΓ点のエネルギー差0.15eVがやがて解消し、遂にはΓ点が伝導帯の底になる。故に、所定の歪を導入することによって、Ge粒子を直接遷移型半導体とすることができる。 Therefore, as the strain ε is increased, the energy difference of 0.15 eV between the L point and the Γ point (in the conduction band) is eventually eliminated, and finally the Γ point becomes the bottom of the conduction band. Therefore, by introducing a predetermined strain, the Ge particles can be made a direct transition type semiconductor.
Ge粒子を直接遷移型半導体にするために必要な歪εは、式(10)、式(11)、及びΓ点とL点のエネルギー差0.15eVから0.008であることが分かる。 It can be seen that the strain ε required to make the Ge particles a direct transition type semiconductor is an equation (10), an equation (11), and an energy difference between the Γ point and the L point from 0.15 eV to 0.008.
一方、図1を参照して説明したGe薄膜を直接遷移型半導体にするために必要な歪εは、式(5)、式(3)と式(11)、及びΓ点とL点の上記エネルギー差0.15eVから0.018であることが分かる。 On the other hand, the strain ε necessary for making the Ge thin film described with reference to FIG. 1 into a direct transition type semiconductor is expressed by the equations (5), (3) and (11), and the Γ and L points. It can be seen that the energy difference is 0.15 eV to 0.018.
すなわち、本実施の形態によれば、Geの直接遷移型化が容易になる。従って、本実施の形態によれば、Geを発光層とする発光装置を形成することができる。また、本発光ダイオード52の形成されたSi基板38に集積回路装置を形成すれば、この集積回路装置で生成された電気信号を本発光ダイオード52で光電変換して、他のSi基板に形成された集積回路装置との間で光通信を実施することが可能になる。
That is, according to the present embodiment, the direct transition type of Ge is facilitated. Therefore, according to the present embodiment, it is possible to form a light emitting device using Ge as a light emitting layer. Further, if an integrated circuit device is formed on the
(実施の形態4)
本実施の形態は、金属製又は酸化物の埋め込み層で埋め込まれた構造体に関する。
(Embodiment 4)
This embodiment relates to a structure embedded with a buried layer of metal or oxide.
(1)構 成
図12は、本実施の形態に従う構造体64の構成を説明する断面図である。図12に示すように、本実施の形態に従う構造体64は、ゲルマニウム微粒子34(ゲルマニウム粒子)を具備している。
(1) Configuration FIG. 12 is a cross-sectional view illustrating a configuration of
また、本構造体64は、ゲルマニウム微粒子34(ゲルマニウム粒子)の周囲を覆って、ゲルマニウム微粒子34(ゲルマニウム粒子)を埋め込む埋め込み層16を具備している。
In addition, the
そして、本構造体64では、埋め込み層16が、ゲルマニウム微粒子34(ゲルマニウム粒子)の3つの結晶軸方向夫々に向かう引張歪をゲルマニウム微粒子34(ゲルマニウム粒子)に発生させている。尚、図12の下側には、ゲルマニウム微粒子34の結晶軸の方位が図示されている。
In the
更に、本構造体64では、埋め込み層16が、ゲルマニウム微粒子34(ゲルマニウム粒子)の底面に接しゲルマニウムより格子定数の大きな半導体単結晶66と、ゲルマニウム微粒子34(ゲルマニウム粒子)の頂上及び側面に密着し熱膨張係数がゲルマニウムより小さい金属膜68(又は酸化物膜)によって形成されている。
Further, in this
そして、本構造体64では、ゲルマニウム微粒子34(ゲルマニウム粒子)及び半導体単結晶66を形成する原子が、夫々の原子配列が連続するように、ゲルマニウム微粒子34(ゲルマニウム粒子)の底面で結合している。
In the
そして、金属膜68(又は酸化物膜)は、本構造体64の使用温度より高い温度でゲルマニウム微粒子34(ゲルマニウム粒子)に密着するように形成されたものである。
The metal film 68 (or oxide film) is formed so as to be in close contact with the germanium fine particles 34 (germanium particles) at a temperature higher than the use temperature of the
(2)原 理
本構造体64は、実施の形態1に従う構造体12と同じように、埋め込み層16が、ゲルマニウム微粒子34の3つの結晶軸方向夫々に向かう引張歪をゲルマニウム粒子34に発生させる。従って、実施の形態1に従う構造体12と同じように、直接エネルギーギャップE0が縮小する。
(2) Principle In the
但し、本構造体64のGe微粒子34には、その底面に接する半導体単結晶66との格子定数の違い起因して、当該底面に平行な2つの結晶軸方向に引張歪が発生する。一方、当該底面に垂直な方向には、金属膜68(又は酸化膜)によって引張歪が発生する。
However, tensile strain is generated in the Ge
ここで、半導体単結晶66との格子定数の相違に起因する引張歪の形成過程は、実施の形態1で説明した引張歪の形成過程と同じある。従って、半導体単結晶66との格子定数の相違に起因する引張歪の形成過程に関する説明は省略する。
Here, the tensile strain formation process due to the difference in lattice constant from the semiconductor
次に、金属膜68(又は酸化膜)によって、Ge微粒子34に発生する引張歪について説明する。
Next, the tensile strain generated in the Ge
金属膜68(又は酸化膜)は、上述したように(本構造体64の使用温度より)高い温度でゲルマニウム微粒子34に密着するように形成されたものである。
As described above, the metal film 68 (or oxide film) is formed so as to be in close contact with the germanium
一般的に、金属(又は酸化)の結晶構造は、半導体、特IV族半導体の結晶構造とは異なっている。従って、Ge微粒子34の上に金属膜68(又は酸化膜)を形成すると、双方の原子は距離が十分に接近した場合にだけ結合する。この段階では、Ge微粒子34に歪(底面に垂直な方向の歪εzz)は発生していない。
In general, the crystal structure of a metal (or oxide) is different from that of a semiconductor or a special group IV semiconductor. Therefore, when the metal film 68 (or oxide film) is formed on the Ge
しかし、高温で金属膜68(又は酸化膜)を形成しその後構造体64の温度を下げると、金属膜68(又は酸化膜)とGe微粒子34の熱膨張係数の違いにより、Ge微粒子34に歪が発生する。
However, when the metal film 68 (or oxide film) is formed at a high temperature and then the temperature of the
ここで、埋め込み層16を形成する金属膜68(又は酸化膜)の熱膨張係数が、ゲルマニウムより小さいとする。この場合、構造体64の温度が下がると、金属膜68(又は酸化膜)よりGe微粒子34がより縮もうとする。このため、Ge微粒子34には、底面に垂直な方向にも引張歪が発生する。
Here, it is assumed that the thermal expansion coefficient of the metal film 68 (or oxide film) forming the buried
ここで、Geの熱膨張係数をKGeとし、金属膜68(又は酸化膜)の熱膨張係数をKMatrixとする。また、構造体64の使用温度(例えば、室温)に於けるGeの格子定数をaGeとし、構造体64の使用温度と金属膜68(又は酸化膜)の形成時の温度との差をΔTとする。
Here, the thermal expansion coefficient of Ge is K Ge and the thermal expansion coefficient of the metal film 68 (or oxide film) is K Matrix . Further, the lattice constant of Ge at the use temperature (for example, room temperature) of the
すると、Ge微粒子34に発生する歪εzzは、次式で表される。
Then, the strain ε zz generated in the Ge
ここで、Ge微粒子34に発生する歪が、結晶軸の方向に依らず一定の場合(εxx=εyy=εzz)を考える。このような場合、Lバンド(1.57μm−1.63μm)をカバーするためには、歪ε(=εxx=εyy=εzz)が0.001以上でなければならない。
Here, let us consider a case where the strain generated in the Ge
この条件を満たす金属膜としては、例えば、使用温度より600K以上高い温度で形成されたタングステン(W)膜や、使用温度より1040K以上高い温度で形成されたモリブデン(Mo)膜がある。 Examples of the metal film satisfying this condition include a tungsten (W) film formed at a temperature higher than the use temperature by 600K or more and a molybdenum (Mo) film formed at a temperature higher than the use temperature by 1040K or more.
尚、実施の形態1に従う構造体でも、埋め込み層は使用温度より高温で形成される。従って、埋め込み層とGeの熱膨張係数の相違によって歪が、影響を受けるようにも思われる。しかし、実施の形態1に従う構造体では、埋め込み層も半導体で形成されているので、Geと埋め込み層の熱膨張係数の相違は少ない。このため埋め込み層とGeの熱膨張係数の相違が、Ge粒子に発生する歪に及ぼす影響は少ない。 Even in the structure according to the first embodiment, the buried layer is formed at a temperature higher than the use temperature. Therefore, the strain seems to be affected by the difference in thermal expansion coefficient between the buried layer and Ge. However, in the structure according to the first embodiment, since the buried layer is also formed of a semiconductor, there is little difference in the thermal expansion coefficient between Ge and the buried layer. For this reason, the difference between the thermal expansion coefficients of the buried layer and Ge has little effect on the strain generated in the Ge particles.
そもそも、実施の形態1では、埋め込み層の形成時点で、埋め込み層とGe粒子の構成原子は、夫々の原子配列を乱さないように界面で結合している。そして、この状態を保ったまま、Ge粒子が形成された構造体は、冷却され使用される。すなわち、Ge粒子と埋め込み層を形成する半導体は、その温度に拘わらず、互いの構成原子が互いの原子配列を乱さないように規則正しく結合している。 In the first embodiment, at the time of forming the buried layer, the constituent atoms of the buried layer and the Ge particles are bonded at the interface so as not to disturb each atomic arrangement. And the structure in which Ge particle was formed is cooled and used, maintaining this state. That is, the semiconductors forming the buried layer with the Ge particles are regularly bonded so that the constituent atoms do not disturb each other's atomic arrangement regardless of the temperature.
従って、実施の形態1に従う構造体では、使用温度に於けるGeと、埋め込み層を形成する半導体の格子定数の相違に起因して発生する歪だけに着目すればよい。 Therefore, in the structure according to the first embodiment, attention should be paid only to the strain generated due to the difference in lattice constant between Ge at the operating temperature and the semiconductor forming the buried layer.
(3)製造方法
次に、本実施の形態に従う構造体64の構成を製造手順に従って説明する。
(3) Manufacturing Method Next, the structure of
図13は、本実施の形態に従う構造体の製造手順を説明するフロー図である。 FIG. 13 is a flowchart illustrating the manufacturing procedure of the structure according to the present embodiment.
(i)傾斜組成層、歪緩和層、及びGe粒子の形成(ステップS1〜S3)
実施の形態1で説明したステップS1〜S3に従って、Ge(001)基板28の上に、GeSn製の傾斜組成GeSn層30、同じくGeSn製の歪緩和GeSn層32(半導体単結晶66)、及びGe微粒子34が形成される。
(I) Formation of gradient composition layer, strain relaxation layer, and Ge particles (steps S1 to S3)
According to steps S1 to S3 described in the first embodiment, a GeSn graded
この時、Ge微粒子34には、その底面に平行な2軸方向の引張歪が発生する。
At this time, tensile strain in the biaxial direction parallel to the bottom surface of the Ge
(ii)金属膜の形成(ステップS4)
次に、製造途中の構造体64が627℃に昇温される。
(Ii) Formation of metal film (step S4)
Next, the
次に、厚さ100−300nmのW膜(金属膜68)がGe微粒子34の頂上及び側面に密着するように、例えば真空蒸着により形成される。
Next, a W film (metal film 68) having a thickness of 100 to 300 nm is formed by, for example, vacuum deposition so as to be in close contact with the top and side surfaces of the Ge
その後、構造体64の温度が室温(27℃)に下げられる。この時、Ge微粒子34には、その底面に垂直な方向にも引張歪が発生する。その結果、Ge微粒子34には、3つに結晶軸全ての方向に引張歪が発生する。
Thereafter, the temperature of the
以上の手順によって、本構造体64が完成する。
The
以上の説明から明らかなように、本実施の形態に従えば、Geを具備した構造体に於いて、引張歪によるGeの直接エネルギーギャップE0の縮小幅を、図1を参照して説明したGe薄膜をより広くすることができる。 As is clear from the above description, according to the present embodiment, the reduction width of the direct energy gap E 0 of Ge due to tensile strain in the structure including Ge has been described with reference to FIG. The Ge thin film can be made wider.
尚、以上の例ではGe粒子の頂上及び側面に密着する膜は金属であったが、SiO2等の酸化膜を使用してもよい。 In the above example, the film that adheres to the top and side surfaces of the Ge particles is a metal, but an oxide film such as SiO 2 may be used.
(実施の形態5)
本実施の形態は、実施の形態4に従う構造体を受光層とする光半導体装置(光受光器)に関する。
(Embodiment 5)
The present embodiment relates to an optical semiconductor device (optical receiver) having a structure according to the fourth embodiment as a light receiving layer.
(1)構成及び製造方法
以下、本実施の形態に従う光半導体装置(光受光器)の構成を、製造手順に従って説明する。
(1) Configuration and Manufacturing Method Hereinafter, the configuration of the optical semiconductor device (optical receiver) according to the present embodiment will be described according to a manufacturing procedure.
図14は、本実施の形態の従う光半導体装置(光受光器70)の構成を説明する断面図である。図15は、本実施の形態に従う光半導体装置(光受光器70)の製造手順を説明するフロー図である。 FIG. 14 is a cross-sectional view illustrating the configuration of the optical semiconductor device (optical receiver 70) according to the present embodiment. FIG. 15 is a flowchart illustrating the manufacturing procedure of the optical semiconductor device (optical receiver 70) according to the present embodiment.
(i)SGOI基板の形成および歪緩和層の形成、(ステップS1〜S2)
まず、実施の形態2で説明したステップS1及びS2と略同じ手順によって、SGOI基板44およびGeSn製の歪緩和層46が形成される。
(I) SGOI substrate formation and strain relaxation layer formation (steps S1 to S2)
First, the
(ii)受光層の形成(ステップS3)
次に、アンドープGeSn層48が形成される。
(Ii) Formation of light receiving layer (step S3)
Next, an
次に、実施の形態4のステップS3と略同じ手順に従って、Ge微粒子34が形成される。ここで、Ge微粒子34の底辺の幅は10〜100nmであり、Ge微粒子34の高さも10〜100nmである。
Next, Ge
次に、このGe微粒子34を覆うn型GeSn製の被覆層72が形成される。但し、この被覆層72は省略されてもよい。
Next, a
(iii)金属膜の形成(ステップS4)
次に、実施の形態4のステップS4と同じ手順によって、W製の金属膜68が形成される。
(Iii) Formation of metal film (step S4)
Next, a
(iv)電極の形成(ステップS5)
次に、リソグラフィー技術とエッチングによって、n型GeSn製の被覆層72からアンドープGeSn層48までが部分的に除去されて、p型GeSn製の歪緩和層46の表面が露出される。
(Iv) Formation of electrodes (step S5)
Next, the n-type
この露出面にp電極58が形成されて、本光受光器70が完成する。
A p-
尚、本受光器70では、金属膜68がn電極となる。
In the
(3)動 作
本受光器70は、実施の形態2の光受光器37に準じて動作する。
(3) Operation The
従って、本受光器70によれば、Lバンドを含む広い波長範囲の光を検出することができる。また、本受光器70が形成されたSi基板38に集積回路を形成すれば、他のSi基板に形成された集積回路で発生した光信号を本受光器70が受信し、光電変換した信号を同一基板上の集積回路に受け渡すことができる。
Therefore, the
以上の説明から明らかなように、本実施の形態に従えば、Geによって光吸収層が形成された受光器に於いて、引張歪による検出波長限界を長波長化することができる。 As is clear from the above description, according to the present embodiment, the detection wavelength limit due to tensile strain can be lengthened in the light receiver in which the light absorption layer is formed of Ge.
以上の実施の形態をまとめると、次の付記のとおりである。 The above embodiment is summarized as follows.
(付記1)
ゲルマニウム粒子と、
前記ゲルマニウム粒子の周囲を覆って、前記ゲルマニウム粒子を埋め込む埋め込み層を具備し、
前記埋め込み層が、前記ゲルマニウム粒子の3つの結晶軸方向夫々に於いて、引張歪を前記ゲルマニウム粒子に発生させている、
構造体。
(Appendix 1)
Germanium particles,
Covering the periphery of the germanium particles and comprising an embedded layer in which the germanium particles are embedded;
The embedded layer generates tensile strain in the germanium particles in each of the three crystal axis directions of the germanium particles.
Structure.
(付記2)
付記1に記載の構造体において、
前記前記ゲルマニウム粒子が、量子ドットであることを、
特徴とする構造体。
(Appendix 2)
In the structure according to appendix 1,
The germanium particles are quantum dots,
Characteristic structure.
(付記3)
付記1又は2に記載の構造体において、
各結晶軸方向の歪の和が0.0054以上で、
且つ、各結晶軸方向の歪の絶対値が0.02以下あることを、
特徴とする構造体。
(Appendix 3)
In the structure according to
The sum of strains in each crystal axis direction is 0.0054 or more,
And that the absolute value of strain in each crystal axis direction is 0.02 or less,
Characteristic structure.
(付記4)
付記1乃至3に何れかに記載の構造体において、
前記埋め込み層が、ゲルマニウムより格子定数が大きな半導体単結晶によって形成され、
前記ゲルマニウム粒子及び前記半導体単結晶を形成する原子が、夫々の原子配列が連続するように、前記ゲルマニウム粒子及び前記半導体単結晶の界面で結合していることを、
特徴とする構造体。
(Appendix 4)
In the structure according to any one of appendices 1 to 3,
The buried layer is formed of a semiconductor single crystal having a larger lattice constant than germanium;
The atoms forming the germanium particles and the semiconductor single crystal are bonded at the interface between the germanium particles and the semiconductor single crystal so that the respective atomic arrangements are continuous.
Characteristic structure.
(付記5)
付記4に記載の構造体において、
前記半導体単結晶が、
Ge1−xSnx (但し、0<x<1)
によって形成さていることを、
特徴とする構造体。
(Appendix 5)
In the structure according to
The semiconductor single crystal is
Ge 1-x Sn x (where 0 <x <1)
That is formed by
Characteristic structure.
(付記6)
付記4に記載の構造体において、
前記半導体単結晶が、
SiyGe1−x−ySnx (但し、0<x,y<1)
によって形成さていることを、
特徴とする構造体。
(Appendix 6)
In the structure according to
The semiconductor single crystal is
Si y Ge 1-xy Sn x (where 0 <x, y <1)
That is formed by
Characteristic structure.
(付記7)
付記1乃至3の何れかに記載の構造体において、
前記埋め込み層が、
前記ゲルマニウム粒子の底面に接し、ゲルマニウムより格子定数の大きな半導体単結晶と、
前記ゲルマニウム粒子の頂上及び側面に密着し、熱膨張係数がゲルマニウムより小さい金属膜又は酸化物膜とによって形成され、
前記ゲルマニウム粒子及び前記半導体単結晶を形成する原子が、夫々の原子配列が連続するように前記底面で結合し、
前記金属膜又は前記酸化物膜が、前記構造体の使用温度より高い温度で前記ゲルマニウム粒子に密着するように形成されたことを、
特徴とする構造体。
(Appendix 7)
In the structure according to any one of appendices 1 to 3,
The buried layer comprises:
A semiconductor single crystal in contact with the bottom surface of the germanium particles and having a larger lattice constant than germanium;
Adhering to the top and side surfaces of the germanium particles, the thermal expansion coefficient is formed by a metal film or oxide film smaller than germanium,
The atoms forming the germanium particles and the semiconductor single crystal are bonded at the bottom so that the respective atomic arrangements are continuous,
The metal film or the oxide film is formed so as to adhere to the germanium particles at a temperature higher than the use temperature of the structure.
Characteristic structure.
(付記8)
付記1乃至7の何れかに記載の構造体を、
光を受けてフォトキャリアを生成する受光層、又は電流が注入されて光を生成する発光層とする、
光半導体装置。
(Appendix 8)
The structure according to any one of appendices 1 to 7,
A light-receiving layer that generates light by receiving light, or a light-emitting layer that generates light by injecting current,
Optical semiconductor device.
2・・・Ge薄膜 4・・・Si(100)基板
6・・・Ge1−xSnxバッファ層 8・・・価電子帯の頂上
9・・・伝導帯の底
10・・・(Ge薄膜とGe1−xSnxバッファ層の)界面
11・・・Γ点における伝導帯の底
12・・・構造体(実施の形態1) 14・・・ゲルマニウム粒子
16・・・埋め込み層 18,20・・・Ge原子
22・・・Sn原子 24・・・原子
26・・・(Ge粒子と埋め込み層の)界面 28・・・Ge(001)基板
30・・・傾斜組成GeSn層 32・・・Ge1−xSnx層(歪緩和GeSn層)
34・・・Ge微粒子 36・・・被覆層
37・・・光受光器(実施の形態2) 38・・・Si基板
39・・・入射光 40・・・SiO2層
42・・・SiGe層 44・・・SGOI基板
46・・・歪緩和層 48・・・アンドープGeSn層
49・・・受光層
50・・・n型GeSn層 52・・・発光ダイオード
54,58・・・アンドープSiGeSn層
56・・・発光層 58・・・p電極
60・・・n電極 62・・・出射光
64・・・構造体(実施の形態4) 66・・・半導体単結晶
68・・・金属膜 70・・・受光器(実施の形態5)
72・・・(n型GeSn製の)被覆層
2 ... Ge
34 ... Ge
46 ... strain
72 ... Cover layer (made of n-type GeSn)
Claims (4)
前記ゲルマニウム粒子の周囲を覆って、前記ゲルマニウム粒子を埋め込む埋め込み層を具備し、
前記埋め込み層が、前記ゲルマニウム粒子の3つの結晶軸方向夫々に於いて、引張歪を前記ゲルマニウム粒子に発生させている、
構造体。 Germanium particles,
Covering the periphery of the germanium particles and comprising an embedded layer in which the germanium particles are embedded;
The embedded layer generates tensile strain in the germanium particles in each of the three crystal axis directions of the germanium particles.
Structure.
各結晶軸方向の歪の和が0.0054以上で、
且つ、各結晶軸方向の歪の絶対値が0.02以下あることを、
特徴とする構造体。 The structure of claim 1,
The sum of strains in each crystal axis direction is 0.0054 or more,
And that the absolute value of strain in each crystal axis direction is 0.02 or less,
Characteristic structure.
前記埋め込み層が、
前記ゲルマニウム粒子の底面に接し、ゲルマニウムより格子定数の大きな半導体単結晶と、
前記ゲルマニウム粒子の頂上及び側面に密着し、熱膨張係数がゲルマニウムより小さい金属膜又は酸化物膜とによって形成され、
前記ゲルマニウム粒子及び前記半導体単結晶を形成する原子が、夫々の原子配列が連続するように前記底面で結合し、
前記金属膜又は前記酸化物膜が、前記構造体の使用温度より高い温度で前記ゲルマニウム粒子に密着するように形成されたことを、
特徴とする構造体。 The structure according to claim 1 or 2,
The buried layer comprises:
A semiconductor single crystal in contact with the bottom surface of the germanium particles and having a larger lattice constant than germanium;
Adhering to the top and side surfaces of the germanium particles, the thermal expansion coefficient is formed by a metal film or oxide film smaller than germanium,
The atoms forming the germanium particles and the semiconductor single crystal are bonded at the bottom so that the respective atomic arrangements are continuous,
The metal film or the oxide film is formed so as to adhere to the germanium particles at a temperature higher than the use temperature of the structure.
Characteristic structure.
光を受けてフォトキャリアを生成する受光層、又は電流が注入されて光を生成する発光層とする、
光半導体装置。 The structure according to any one of claims 1 to 3,
A light-receiving layer that generates light by receiving light, or a light-emitting layer that generates light by injecting current,
Optical semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275806A JP5305000B2 (en) | 2008-10-27 | 2008-10-27 | Structure and semiconductor optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275806A JP5305000B2 (en) | 2008-10-27 | 2008-10-27 | Structure and semiconductor optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103430A true JP2010103430A (en) | 2010-05-06 |
JP5305000B2 JP5305000B2 (en) | 2013-10-02 |
Family
ID=42293797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008275806A Expired - Fee Related JP5305000B2 (en) | 2008-10-27 | 2008-10-27 | Structure and semiconductor optical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5305000B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2408013A1 (en) * | 2010-07-15 | 2012-01-18 | Acreo AB | Solid-state structure with quantum dots for photodetection of radiation |
WO2015092849A1 (en) * | 2013-12-16 | 2015-06-25 | 株式会社日立製作所 | Germanium light-emitting element and method for manufacturing same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326359A (en) * | 1993-03-25 | 1994-11-25 | Internatl Business Mach Corp <Ibm> | Semiconductor luminescence / detection device and preparation thereof |
JPH09102596A (en) * | 1995-10-04 | 1997-04-15 | Fujitsu Ltd | Manufacture of quantum dot and quantum dot apparatus |
JP2000077710A (en) * | 1998-09-03 | 2000-03-14 | Mitsubishi Materials Corp | Light emitting material and manufacture thereof as well as light emitting element using the same |
JP2005530360A (en) * | 2002-06-19 | 2005-10-06 | マサチューセッツ・インスティチュート・オブ・テクノロジー | Ge photodetector |
JP2005333146A (en) * | 1997-05-21 | 2005-12-02 | Toshiba Corp | Semiconductor apparatus and method for manufacturing the same |
JP2007200853A (en) * | 2006-01-27 | 2007-08-09 | Samsung Sdi Co Ltd | Flat panel display device and its manufacturing method |
JP2007220853A (en) * | 2006-02-16 | 2007-08-30 | Sharp Corp | Light emitting device |
JP2008091572A (en) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | Optical device |
-
2008
- 2008-10-27 JP JP2008275806A patent/JP5305000B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326359A (en) * | 1993-03-25 | 1994-11-25 | Internatl Business Mach Corp <Ibm> | Semiconductor luminescence / detection device and preparation thereof |
JPH09102596A (en) * | 1995-10-04 | 1997-04-15 | Fujitsu Ltd | Manufacture of quantum dot and quantum dot apparatus |
JP2005333146A (en) * | 1997-05-21 | 2005-12-02 | Toshiba Corp | Semiconductor apparatus and method for manufacturing the same |
JP2000077710A (en) * | 1998-09-03 | 2000-03-14 | Mitsubishi Materials Corp | Light emitting material and manufacture thereof as well as light emitting element using the same |
JP2005530360A (en) * | 2002-06-19 | 2005-10-06 | マサチューセッツ・インスティチュート・オブ・テクノロジー | Ge photodetector |
JP2007200853A (en) * | 2006-01-27 | 2007-08-09 | Samsung Sdi Co Ltd | Flat panel display device and its manufacturing method |
JP2007220853A (en) * | 2006-02-16 | 2007-08-30 | Sharp Corp | Light emitting device |
JP2008091572A (en) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | Optical device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2408013A1 (en) * | 2010-07-15 | 2012-01-18 | Acreo AB | Solid-state structure with quantum dots for photodetection of radiation |
WO2015092849A1 (en) * | 2013-12-16 | 2015-06-25 | 株式会社日立製作所 | Germanium light-emitting element and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP5305000B2 (en) | 2013-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sukhdeo et al. | Direct bandgap germanium-on-silicon inferred from 5.7%〈 100〉 uniaxial tensile strain | |
US7838894B2 (en) | Optical device having photoelectric conversion layer | |
Reboul et al. | Continuous-wave operation above room temperature of GaSb-based laser diodes grown on Si | |
Wierer et al. | Influence of barrier thickness on the performance of InGaN/GaN multiple quantum well solar cells | |
Wang et al. | Synthesis and photovoltaic effect of vertically aligned ZnO/ZnS core/shell nanowire arrays | |
Lee et al. | Reduction of threading dislocation density in Ge/Si using a heavily As-doped Ge seed layer | |
Farrell et al. | High quantum efficiency InGaN/GaN multiple quantum well solar cells with spectral response extending out to 520 nm | |
US7109052B2 (en) | Method for making an integrated circuit comprising a waveguide having an energy band engineered superlattice | |
US20140077240A1 (en) | Iv material photonic device on dbr | |
JP4875033B2 (en) | Optical device | |
WO2006085361A1 (en) | Light-emitting device and semiconductor device | |
JP5923121B2 (en) | Semiconductor optical device | |
US10727431B2 (en) | Optoelectronic devices based on intrinsic plasmon-exciton polaritons | |
Chen et al. | Epitaxial growth of germanium on silicon for light emitters | |
Chen et al. | Crack-free InGaN multiple quantum wells light-emitting diodes structures transferred from Si (111) substrate onto electroplating copper submount with embedded electrodes | |
US9570359B2 (en) | Substrate structure, complementary metal oxide semiconductor device, and method of manufacturing complementary metal oxide semiconductor device | |
Pandey et al. | Strain-engineered N-polar InGaN nanowires: towards high-efficiency red LEDs on the micrometer scale | |
WO2015115396A1 (en) | Sige photodiode | |
JP5305000B2 (en) | Structure and semiconductor optical device | |
Yerino et al. | Tensile GaAs (111) quantum dashes with tunable luminescence below the bulk bandgap | |
Kwon et al. | Monolithic integration of AlGaInP laser diodes on SiGe∕ Si substrates by molecular beam epitaxy | |
CN106784075B (en) | Adjustable IV races infrared photoelectric detector of investigative range and preparation method thereof | |
TWI282172B (en) | Integrated circuit comprising an active optical device having an energy band engineered superlattice and associated methods | |
Liu et al. | Sb surfactant-mediated SiGe graded layers for Ge photodiodes integrated on Si | |
Yu et al. | Effect of uniaxial-strain on Ge pin photodiodes integrated on Si |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130611 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5305000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |