JP2010091450A - Probe card and method of using same - Google Patents
Probe card and method of using same Download PDFInfo
- Publication number
- JP2010091450A JP2010091450A JP2008262496A JP2008262496A JP2010091450A JP 2010091450 A JP2010091450 A JP 2010091450A JP 2008262496 A JP2008262496 A JP 2008262496A JP 2008262496 A JP2008262496 A JP 2008262496A JP 2010091450 A JP2010091450 A JP 2010091450A
- Authority
- JP
- Japan
- Prior art keywords
- test signal
- output
- lsi tester
- speed test
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、LSIテスタ(集積回路テスト装置)に接続されるプローブカードなどに関
する。
The present invention relates to a probe card connected to an LSI tester (integrated circuit test apparatus).
従来、この種のプローブカードは、LSIテスタに接続され、試験対象である半導体装
置とLSIテスタとの間で電気信号の授受を行うために使用される(例えば、特許文献1
参照)。
半導体装置の電気試験をする場合には、例えば、プローブカードによってLSIテスタ
で生成したテスト信号(試験信号)を半導体装置に供給し、半導体装置からの出力をプロ
ーブカードを介してLSIテスタに供給する。そして、LSIテスタは、半導体装置から
の出力を期待値と比較し、半導体装置の良否を判定する。
Conventionally, this type of probe card is connected to an LSI tester and used to exchange electrical signals between the semiconductor device to be tested and the LSI tester (for example, Patent Document 1).
reference).
When conducting an electrical test of a semiconductor device, for example, a test signal (test signal) generated by an LSI tester using a probe card is supplied to the semiconductor device, and an output from the semiconductor device is supplied to the LSI tester via the probe card. . Then, the LSI tester compares the output from the semiconductor device with an expected value to determine whether the semiconductor device is good or bad.
ところで、近年、試験対象である半導体装置の中には、テスト信号として低速なテスト
信号(例えば振幅が1.2〔V〕の低速な差動信号)の他に高速なテスト信号(振幅が2
00〔mV〕の低速な差動信号)が必要な場合がある。
しかし、従来(既存)のLSIテスタの中には、そのような低速なテスト信号と高速な
テスト信号の生成に対処することができず、半導体装置の所望の実動作試験ができないと
いう不具合があった。
00 [mV] low-speed differential signal) may be necessary.
However, some conventional (existing) LSI testers cannot cope with the generation of such a low-speed test signal and a high-speed test signal and cannot perform a desired actual operation test of a semiconductor device. It was.
そこで、本発明の目的は、低速なテスト信号と高速なテスト信号の双方が必要な場合で
あっても、既存のLSIテスタを使用して、半導体装置の所望の実動作試験を行うことが
可能なプローブカードを提供することにある。
Therefore, an object of the present invention is to perform a desired actual operation test of a semiconductor device using an existing LSI tester even when both a low-speed test signal and a high-speed test signal are required. Is to provide a simple probe card.
上記の課題を解決し本発明の目的を達成するために、本発明の各態様は、以下のような
構成からなる。
本発明の第1の態様は、LSIテスタに接続されるプローブカードであって、前記LS
Iテスタからの指令に基づいて第1テスト信号を生成する第1テスト信号生成手段と、前
記LSIテスタからの指令に基づいて前記第1テスト信号よりも相対的に高速な第2テス
ト信号を生成する第2テスト信号生成手段と、を含み、前記第1テスト信号生成手段が生
成する第1テスト信号と、前記第2テスト信号生成手段が生成する第2テスト信号とは選
択的に出力する。
In order to solve the above-described problems and achieve the object of the present invention, each aspect of the present invention has the following configuration.
A first aspect of the present invention is a probe card connected to an LSI tester, wherein the LS
First test signal generating means for generating a first test signal based on a command from the I tester, and generating a second test signal relatively faster than the first test signal based on the command from the LSI tester A first test signal generated by the first test signal generating means and a second test signal generated by the second test signal generating means are selectively output.
本発明の第2の態様は、第1の態様において、前記第1テスト信号と前記第2テスト信
号とを所定のタイミングで出力するときに、前記第1テスト信号と前記第2テスト信号と
は連続的に出力する。
本発明の第3の態様は、第1または第2の態様において、前記第1テスト信号生成手段
は、前記LSIテスタからのデータ生成指令に基づいて前記第1テスト信号を生成する第
1テスト信号送信制御部と、前記第1テスト信号送信制御部で生成される前記第1テスト
信号を送信する第1ドライバと、を含み、前記第2テスト信号生成手段は、前記LSIテ
スタからのデータ生成指令に基づいて前記第2テスト信号を生成する第2テスト信号送信
制御部と、前記第2テスト信号送信制御部で生成される前記第2テスト信号を送信する第
2ドライバと、を含む。
According to a second aspect of the present invention, in the first aspect, when the first test signal and the second test signal are output at a predetermined timing, the first test signal and the second test signal are Output continuously.
According to a third aspect of the present invention, in the first or second aspect, the first test signal generating means generates the first test signal based on a data generation command from the LSI tester. A transmission control unit; and a first driver that transmits the first test signal generated by the first test signal transmission control unit, wherein the second test signal generation unit receives a data generation command from the LSI tester. A second test signal transmission control unit that generates the second test signal based on the second test signal, and a second driver that transmits the second test signal generated by the second test signal transmission control unit.
本発明の第4の態様は、第3の態様において、前記第1テスト信号送信制御部は、第1
出力指令に基づき、自己が生成する前記第1テスト信号を所定のタイミングで前記第1ド
ライバに対して出力し、前記第2テスト信号送信制御部は、第2出力指令に基づき、前記
第1テスト信号の前記第1ドライバに対する出力が完了したときに、自己が生成する前記
第2テスト信号を前記第1テスト信号の出力完了に引き続いて前記第2ドライバに対して
出力する。
本発明の第5の態様は、第4の態様において、前記第1出力指令および前記第2出力指
令の各々は、前記LSIテスタから取得する。
According to a fourth aspect of the present invention, in the third aspect, the first test signal transmission control unit is
Based on the output command, the first test signal generated by itself is output to the first driver at a predetermined timing, and the second test signal transmission controller is configured to output the first test signal based on the second output command. When the output of the signal to the first driver is completed, the second test signal generated by itself is output to the second driver following the completion of the output of the first test signal.
According to a fifth aspect of the present invention, in the fourth aspect, each of the first output command and the second output command is obtained from the LSI tester.
本発明の第6の態様は、LSIテスタに接続されるプローブカードの使用方法であって
、前記LSIテスタからの指令に基づいて第1テスト信号を生成して出力する第1テスト
信号生成手段と、前記LSIテスタからの指令に基づいて前記第1テスト信号よりも相対
的に高速な第2テスト信号を生成して出力する第2テスト信号生成手段とを、前記プロー
ブカードに搭載しておき、前記LSIテスタからの指令に基づき、前記第1テスト信号生
成手段と前記第2テスト信号生成手段とを選択的に使用する。
このような構成の本発明によれば、低速なテスト信号と高速なテスト信号の双方が必要
な場合であっても、既存のLSIテスタを使用して、半導体装置の所望の実動作試験の実
現の可能性がある。
According to a sixth aspect of the present invention, there is provided a method of using a probe card connected to an LSI tester, the first test signal generating means for generating and outputting a first test signal based on a command from the LSI tester. A second test signal generating means for generating and outputting a second test signal that is relatively faster than the first test signal based on a command from the LSI tester is mounted on the probe card; The first test signal generating means and the second test signal generating means are selectively used based on a command from the LSI tester.
According to the present invention having such a configuration, even when both a low-speed test signal and a high-speed test signal are required, an existing LSI tester is used to realize a desired actual operation test of a semiconductor device. There is a possibility.
以下、本発明の実施形態について、図面を参照して説明する。
本発明の実施形態に係るプローブカード1の概要について、図1を参照しながら説明す
る。
この実施形態に係るプローブカード1は、図1に示すように、送受信モジュール2が搭
載されている。また、プローブカード1は、電気ケーブル(図示せず)などを介して既存
のLSIテスタ3に接続され、送受信モジュール2によってLSIテスタ3との間で信号
の授受ができるようになっている。さらに、プローブカード1は、試験対象である半導体
装置4と電気的に接続可能であって、送受信モジュール2によって半導体装置4との間で
信号の授受ができるようになっている。
ここで、送受信モジュール2とLSIテスタ3との間で授受される信号は、各種のデー
タ、各種の指令、各種の制御信号、およびクロックなどである。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
An outline of a
As shown in FIG. 1, the
Here, signals exchanged between the transmission /
また、試験対象である半導体装置4は、例えば半導体チップ上のDSI(Displa
y Serial Interface)であり、送受信モジュール2との間で信号の授
受ができる機能を備えている。
プローブカード1に搭載される送受信モジュール2は、LSIテスタ3からの指令に基
づき、第1テスト信号(以下、低速テスト信号という)、およびその低速テスト信号より
も相対的に高速な第2テスト信号(以下、高速テスト信号という)をそれぞれ生成できる
ようになっている。
また、送受信モジュール2は、生成する低速テスト信号と高速テスト信号とを選択的(
排他的)に出力するようになっており、低速テスト信号と高速テスト信号とを所定順に出
力するときに、その両データは連続的に出力できるようになっている。
Further, the semiconductor device 4 to be tested is, for example, a DSI (Displa) on a semiconductor chip.
y Serial Interface), and has a function capable of exchanging signals with the transmission /
The transmission /
In addition, the transmission /
When the low-speed test signal and the high-speed test signal are output in a predetermined order, both data can be output continuously.
次に、プローブカード1に搭載される送受信モジュール2の具体的な構成について、図
2を参照して説明する。
送受信モジュール2は、図2に示すように、入出力インタフェース21と、低速テスト
信号送信制御部22と、第1ドライバ23と、高速テスト信号送信制御部24と、第2ド
ライバ25と、レシーバ26と、衝突検出部27と、低速テスト信号受信制御部28と、
を備えている。
入出力インタフェース21は、LSIテスタ3との間でデータや信号の授受を行う。低
速テスト信号送信制御部22は、LSIテスタ3からの指令(データ生成指令)に基づき
、半導体装置4に送信すべき低速テスト信号を生成し、生成する低速テスト信号を出力指
令に基づいて第1ドライバ23に出力する。第1ドライバ23は、低速テスト信号送信制
御部22から出力される低速テスト信号を、半導体装置4に向けて送信する。
Next, a specific configuration of the transmission /
As shown in FIG. 2, the transmission /
It has.
The input /
高速テスト信号送信制御部24は、LSIテスタ3からの指令(データ生成指令)に基
づき、半導体装置4に送信すべき高速テスト信号を生成し、生成する高速テスト信号を出
力指令に基づいて第2ドライバ25に出力する。第2ドライバ25は、高速テスト信号送
信制御部24から出力される高速テスト信号を、半導体装置4に向けて送信する。
レシーバ26は、半導体装置4から送信される低速テスト信号を受信する。衝突検出部
27は、ドライバ23、25が送信する送信データとレシーバ26が受信する受信データ
が衝突するおそれがあるので、その衝突を検出する。低速テスト信号受信制御部28は、
レシーバ26の受信データを入力し、受信データの受信が確認された場合には、その受信
データをLSIテスタ3に送出する。また、低速テスト信号受信制御部28は、衝突検出
部27が上記の衝突を検出した場合には、例えばレシーバ26の受信データを廃棄する。
The high-speed test signal
The
When the reception data of the
次に、このような構成の実施形態に係るプローブカード1の動作例(使用例)について
、図1〜図3を参照して説明する。
プローブカード1に搭載される低速テスト信号送信制御部22は、LSIテスタ3から
の指令に基づき、半導体装置4に送信すべき所定の低速テスト信号を生成し、LSIテス
タ3からの出力指令に基づいて所定のタイミングで、その生成する低速テスト信号を第1
ドライバ23に出力する。
第1ドライバ23は、低速テスト信号送信制御部22から出力される低速テスト信号を
半導体装置4に送信する。このとき、第1ドライバ23から出力される低速テスト信号は
、例えば図3に示すような差動信号からなる。低速テスト信号は、例えば振幅(ピーク・
ピーク値)が1.2〔V〕の低パワー信号である。
Next, an operation example (use example) of the
The low-speed test signal
Output to the
The
This is a low power signal having a peak value of 1.2 [V].
一方、高速テスト信号送信制御部24は、LSIテスタ3からの指令に基づき、半導体
装置4に送信すべき所定の高速テスト信号を生成し、LSIテスタ3からの出力指令(出
力切換え指令)に基づいて所定のタイミングで、その生成する高速テスト信号を第2ドラ
イバ25に出力する。
第2ドライバ25は、高速テスト信号送信制御部24から出力される高速テスト信号を
半導体装置4に送信する。このとき、第2ドライバ25から出力される高速テスト信号は
、例えば図3に示すような差動信号からなる。高速テスト信号は、例えば振幅(ピーク・
ピーク値)が200〔mV〕の信号である。
ここで、高速テスト信号送信制御部24は、高速テスト信号を第2ドライバ25に所定
のタイミングで出力するが、その出力のタイミングは、低速テスト信号送信制御部22か
らの低速テスト信号の第1ドライバ23への出力が完了した直後とする(図3参照)。
On the other hand, the high-speed test signal
The
The peak value is a signal of 200 [mV].
Here, the high-speed test signal
このため、この実施形態に係るプローブカード1では、第1ドライバ23から出力され
る低速テスト信号と、第2ドライバ25から出力される高速テスト信号とを連続して出力
することができ(図3参照)、この連続出力する低速テスト信号と高速テスト信号とを同
一の伝送線路を介して半導体装置4に供給できる。
上記の低速テスト信号および高速テスト信号の送信の完了後、レシーバ26は、半導体
装置4から送信される低速テスト信号を受信する。低速テスト信号受信制御部28は、レ
シーバ26の受信データを入力し、受信データの受信が確認された場合には、その受信デ
ータをLSIテスタ3に送出する。LSIテスタ3は、その送出された受信データに基づ
いて半導体装置4の所定の電気特性の良否を判定する。
For this reason, the
After completing the transmission of the low-speed test signal and the high-speed test signal, the
以上のように、実施形態によれば、低速テスト信号と高速テスト信号を順に出力する場
合に、両データを連続して出力して試験対象である半導体装置4に送信するようにしたの
で、既存のLSIテスタを使用して、半導体装置4の所望の実動作試験ができる。
なお、上記の実施形態において、図2のプローブカード1では、低速テスト信号を先に
出力し、それに引き続いて高速テスト信号を連続して出力する場合について説明した(図
3参照)。しかし、これに代えて、プローブカードは、高速テスト信号を先に出力し、そ
れに引き続いて低速テスト信号を連続して出力するようにすることも可能である。
As described above, according to the embodiment, when the low-speed test signal and the high-speed test signal are sequentially output, both data are continuously output and transmitted to the semiconductor device 4 to be tested. The desired actual operation test of the semiconductor device 4 can be performed using the LSI tester.
In the above embodiment, the case where the
1・・・プローブカード、2・・・送受信モジュール、3・・・LSIテスタ、4・・・
半導体装置、22・・・低速テスト信号送信制御部、23・・・第1ドライバ、24・・
・高速テスト信号送信制御部、25・・・第2ドライバ。
DESCRIPTION OF
A high-speed test signal transmission control unit, 25... Second driver.
Claims (6)
前記LSIテスタからの指令に基づいて第1テスト信号を生成する第1テスト信号生成
手段と、
前記LSIテスタからの指令に基づいて前記第1テスト信号よりも相対的に高速な第2
テスト信号を生成する第2テスト信号生成手段と、を含み、
前記第1テスト信号生成手段が生成する第1テスト信号と、前記第2テスト信号生成手
段が生成する第2テスト信号とは選択的に出力することを特徴とするプローブカード。 A probe card connected to an LSI tester,
First test signal generation means for generating a first test signal based on a command from the LSI tester;
A second that is relatively faster than the first test signal based on a command from the LSI tester.
Second test signal generating means for generating a test signal,
The probe card, wherein the first test signal generated by the first test signal generation means and the second test signal generated by the second test signal generation means are selectively output.
記第1テスト信号と前記第2テスト信号とは連続的に出力することを特徴とする請求項1
に記載のプローブカード。 2. The first test signal and the second test signal are continuously output when the first test signal and the second test signal are output at a predetermined timing.
Probe card as described in
前記LSIテスタからのデータ生成指令に基づいて前記第1テスト信号を生成する第1
テスト信号送信制御部と、
前記第1テスト信号送信制御部で生成される前記第1テスト信号を送信する第1ドライ
バと、を含み、
前記第2テスト信号生成手段は、
前記LSIテスタからのデータ生成指令に基づいて前記第2テスト信号を生成する第2
テスト信号送信制御部と、
前記第2テスト信号送信制御部で生成される前記第2テスト信号を送信する第2ドライ
バと、を含むことを特徴とする請求項1または請求項2に記載のプローブカード。 The first test signal generating means includes
A first test signal is generated based on a data generation command from the LSI tester.
A test signal transmission control unit;
A first driver that transmits the first test signal generated by the first test signal transmission control unit;
The second test signal generating means includes
A second test signal for generating the second test signal based on a data generation command from the LSI tester;
A test signal transmission control unit;
The probe card according to claim 1, further comprising: a second driver that transmits the second test signal generated by the second test signal transmission control unit.
スト信号を所定のタイミングで前記第1ドライバに対して出力し、
前記第2テスト信号送信制御部は、第2出力指令に基づき、前記第1テスト信号の前記
第1ドライバに対する出力が完了したときに、自己が生成する前記第2テスト信号を前記
第1テスト信号の出力完了に引き続いて前記第2ドライバに対して出力することを特徴と
する請求項3に記載のプローブカード。 The first test signal transmission control unit outputs the first test signal generated by itself to the first driver at a predetermined timing based on a first output command,
The second test signal transmission control unit generates the second test signal generated by itself when the output of the first test signal to the first driver is completed based on a second output command. The probe card according to claim 3, wherein the probe card is output to the second driver following the completion of output.
とを特徴とする請求項4に記載のプローブカード。 The probe card according to claim 4, wherein each of the first output command and the second output command is acquired from the LSI tester.
前記LSIテスタからの指令に基づいて第1テスト信号を生成して出力する第1テスト
信号生成手段と、
前記LSIテスタからの指令に基づいて前記第1テスト信号よりも相対的に高速な第2
テスト信号を生成して出力する第2テスト信号生成手段とを、
前記プローブカードに搭載しておき、
前記LSIテスタからの指令に基づき、前記第1テスト信号生成手段と前記第2テスト
信号生成手段とを選択的に使用することを特徴とするプローブカードの使用方法。 A method of using a probe card connected to an LSI tester,
First test signal generation means for generating and outputting a first test signal based on a command from the LSI tester;
A second that is relatively faster than the first test signal based on a command from the LSI tester.
Second test signal generation means for generating and outputting a test signal;
Mounted on the probe card,
A method of using a probe card, wherein the first test signal generation means and the second test signal generation means are selectively used based on a command from the LSI tester.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008262496A JP2010091450A (en) | 2008-10-09 | 2008-10-09 | Probe card and method of using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008262496A JP2010091450A (en) | 2008-10-09 | 2008-10-09 | Probe card and method of using same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010091450A true JP2010091450A (en) | 2010-04-22 |
Family
ID=42254304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008262496A Withdrawn JP2010091450A (en) | 2008-10-09 | 2008-10-09 | Probe card and method of using same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010091450A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101884180B1 (en) * | 2018-03-02 | 2018-08-01 | (주) 에이블리 | Automatic test equipment pin driver circuit |
-
2008
- 2008-10-09 JP JP2008262496A patent/JP2010091450A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101884180B1 (en) * | 2018-03-02 | 2018-08-01 | (주) 에이블리 | Automatic test equipment pin driver circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8959268B2 (en) | Information processing apparatus, serial communication system, method of initialization of communication therefor and serial communication apparatus | |
US8509057B2 (en) | Communication system, test apparatus, communication apparatus, communication method and test method | |
JP2007057387A (en) | Semiconductor device and test method | |
KR20080039605A (en) | Sequential semiconductor test apparatus | |
JP2011109654A (en) | Transmitter-dedicated ic chip having external loopback test function, and external loopback test method using the same | |
CN108897647B (en) | Test system, test method and device | |
TWI440571B (en) | Communication interface conversion device | |
JP2001016234A (en) | Can controller and one-chip computer incorporating the can controller | |
CN112732608A (en) | Circuit device, electronic apparatus, and moving object | |
US20110208448A1 (en) | Test apparatus and information processing system | |
US20090024875A1 (en) | Serial advanced technology attachment device and method testing the same | |
JP2010091450A (en) | Probe card and method of using same | |
CN111262558B (en) | Method and system for realizing fast burr-free clock switching circuit | |
CN110850770B (en) | Multi-host quick judgment and quitting method | |
US7184361B2 (en) | Method and apparatus for avoiding bi-directional signal fighting of serial interface | |
CN110908846A (en) | SPI bus verification method | |
CN107193705B (en) | Chip debugging method and device | |
JP4651399B2 (en) | Verification test bench | |
US8631291B2 (en) | Semiconductor device and test method with boundary scan | |
JP2006107220A (en) | Testing device and method | |
JP2007052543A (en) | Bus communication device, bus communication method | |
JP2000151748A (en) | Device connection recognition method for communication system | |
JP2015141098A (en) | Test board, integrated circuit test method, integrated circuit device, and integrated circuit test system | |
KR101627590B1 (en) | Signal processing method and apparatus | |
KR20110133957A (en) | The method of reset for micro process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120110 |