JP2010088175A - Inverter device - Google Patents

Inverter device Download PDF

Info

Publication number
JP2010088175A
JP2010088175A JP2008252688A JP2008252688A JP2010088175A JP 2010088175 A JP2010088175 A JP 2010088175A JP 2008252688 A JP2008252688 A JP 2008252688A JP 2008252688 A JP2008252688 A JP 2008252688A JP 2010088175 A JP2010088175 A JP 2010088175A
Authority
JP
Japan
Prior art keywords
voltage
diode
inverter
circuit
inverter device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008252688A
Other languages
Japanese (ja)
Other versions
JP4992876B2 (en
Inventor
Tatsuya Kitamura
達也 北村
Takeshi Oi
健史 大井
Hiroshi Nakatake
浩 中武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008252688A priority Critical patent/JP4992876B2/en
Publication of JP2010088175A publication Critical patent/JP2010088175A/en
Application granted granted Critical
Publication of JP4992876B2 publication Critical patent/JP4992876B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain an inverter device which can prevent the withstand-voltage breakage and the erroneous operation of a high withstand-voltage IC without being applied with a negative surge exceeding a design reference to the high withstand-voltage IC which drive-controls switching elements. <P>SOLUTION: The inverter device includes the voltage-type inverter 2 constituted of the switching elements T1 to T6, and an inverter drive circuit 3 which includes the high withstand-voltage IC 4 whose reference potential of an input signal is different from that of an output signal, and drives the switching elements T1 to T6. The inverter drive circuit 3 includes clamp diodes D7 to D9 whose cathodes are connected to high-voltage side terminals of the high withstand-voltage IC 4, and includes a clamp circuit which clamps the potential of an anode-side connecting point of the clamp diodes D7 to D9 to the potential of the high-voltage side reference terminals, a charging circuit composed of capacitive elements C1 to C3 which are connected to the clamp diodes D7 to D9 in parallel therewith, and an impedance element Z1 which voltage-divides the anode-side connecting point of the clamp diodes D7 to D9 and a negative pole of a DC power supply. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、インバータ装置に関し、特にスイッチング素子を駆動制御する高耐圧ICの耐圧破壊および誤動作を防止する回路を備えたインバータ装置に関する。   The present invention relates to an inverter device, and more particularly to an inverter device provided with a circuit that prevents breakdown and malfunction of a high voltage IC that drives and controls a switching element.

従来のインバータ装置として、スイッチング素子のスイッチング時に発生する電流の変化量(電流変化di/dt)に起因する負電位のサージ(以下、マイナスサージと称す)の対策として、高耐圧ICの低圧側基準端子の電位を高圧側基準端子の電位にクランプする両基準端子間に接続されたクランプ回路部と、低圧側基準端子と直流電源負極との間の電圧を分圧する分圧回路部とを備えることで高耐圧ICの耐圧破壊および誤動作を防止している(例えば、特許文献1参照)。   As a conventional inverter device, as a countermeasure against a negative potential surge (hereinafter referred to as a negative surge) caused by a current change amount (current change di / dt) generated when switching of a switching element, a low voltage side reference of a high voltage IC A clamping circuit connected between both reference terminals for clamping the terminal potential to the high-voltage reference terminal; and a voltage dividing circuit that divides the voltage between the low-voltage reference terminal and the DC power supply negative electrode. This prevents breakdown and malfunction of the high voltage IC (see, for example, Patent Document 1).

WO01/059918公報(第7−10頁、第2図)WO01 / 059918 (pages 7-10, FIG. 2)

従来のインバータ装置では、分圧回路部の抵抗は電気回路的にゲート抵抗を分割したものとなるため、分圧回路部の抵抗値とスイッチング素子に接続するゲート抵抗の抵抗値との和は、分圧回路部を設けない場合のゲート抵抗の抵抗値と等しくなければいけないという制限が存在する。このため、スイッチング素子のスイッチング動作に加え、外来ノイズなどによる極端に大きい電流変化di/dtが発生する場合には上記のような抵抗値の制限から充分な分圧ができない。さらに、クランプ回路部において、クランプダイオードが過渡特性上すぐにオンしないため、結果としてマイナスサージを高耐圧ICの設計基準内に抑制できないという問題点があった。   In the conventional inverter device, the resistance of the voltage dividing circuit section is obtained by dividing the gate resistance in terms of electric circuit. Therefore, the sum of the resistance value of the voltage dividing circuit section and the resistance value of the gate resistance connected to the switching element is: There is a restriction that it must be equal to the resistance value of the gate resistance when the voltage dividing circuit section is not provided. For this reason, in addition to the switching operation of the switching element, when an extremely large current change di / dt occurs due to external noise or the like, sufficient voltage division cannot be performed due to the limitation of the resistance value as described above. Further, in the clamp circuit portion, the clamp diode does not turn on immediately due to the transient characteristics, and as a result, there is a problem that the negative surge cannot be suppressed within the design standard of the high voltage IC.

この発明は、上述のような課題を解決するためになされたもので、スイッチング素子を駆動制御する高耐圧ICに設計基準を超えるマイナスサージが印加されず、高耐圧ICの耐圧破壊および誤動作を防止するインバータ装置を得るものである。   The present invention has been made to solve the above-mentioned problems, and a negative surge exceeding the design standard is not applied to a high voltage IC that drives and controls the switching element, thereby preventing breakdown and malfunction of the high voltage IC. An inverter device is obtained.

この発明に係るインバータ装置は、直流電源の正負極間に接続され、少なくとも1対のスイッチング素子によって構成されるインバータ回路と、入力信号の基準電位と出力信号の基準電位とが異なる駆動回路を有し、スイッチング素子を駆動するインバータ駆動回路とを備え、インバータ駆動回路は、駆動回路の高電位側の信号の基準となる電位が印加される高圧側基準端子にカソードが接続されるダイオードによって構成され、ダイオードのアノード側接続点の電位を高圧側基準端子の電位にクランプするクランプ回路部と、ダイオードに並列接続される容量性素子からなる充電回路部と、ダイオードのアノード側接続点と直流電源の負極との間、およびダイオードのカソード側接続点と1対のスイッチング素子を構成する各スイッチング素子の接続点との間のうちの少なくともいずれか一方を分圧する分圧回路部とを有することを特徴とするものである。   An inverter device according to the present invention includes an inverter circuit connected between positive and negative electrodes of a DC power source and configured by at least a pair of switching elements, and a drive circuit in which a reference potential of an input signal and a reference potential of an output signal are different. And an inverter drive circuit that drives the switching element, and the inverter drive circuit is configured by a diode having a cathode connected to a high-voltage side reference terminal to which a potential serving as a reference of a signal on the high potential side of the drive circuit is applied. A clamping circuit section that clamps the potential at the anode-side connection point of the diode to the potential of the high-voltage side reference terminal, a charging circuit section that includes a capacitive element connected in parallel to the diode, and the anode-side connection point of the diode and the DC power supply Each switching that constitutes a pair of switching elements between the negative electrode and the cathode side connection point of the diode It is characterized in that it has a voltage dividing circuit part for dividing the at least one of between the connection point of the child.

また、この発明に係るインバータ装置は、直流電源の正負極間に接続され、少なくとも1対のスイッチング素子によって構成されるインバータ回路と、入力信号の基準電位と出力信号の基準電位とが異なる駆動回路を有し、スイッチング素子を駆動するインバータ駆動回路とを備え、インバータ駆動回路は、駆動回路の高電位側の信号の基準となる電位が印加される高圧側基準端子にカソードが接続され、複数のダイオードの並列体によって構成され、複数のダイオードのアノード側接続点の電位を高圧側基準端子の電位にクランプするクランプ回路部と、複数のダイオードのアノード側接続点と直流電源の負極との間、および複数のダイオードのカソード側接続点と1対のスイッチング素子を構成する各スイッチング素子の接続点との間のうちの少なくともいずれか一方を分圧する分圧回路部とを有することを特徴とするものである。   In addition, an inverter device according to the present invention includes an inverter circuit connected between positive and negative electrodes of a DC power supply and configured by at least one pair of switching elements, and a drive circuit in which a reference potential of an input signal and a reference potential of an output signal are different And an inverter drive circuit for driving the switching element, the inverter drive circuit having a cathode connected to a high-voltage side reference terminal to which a potential serving as a reference of a signal on the high potential side of the drive circuit is applied, and a plurality of It is composed of a parallel body of diodes, and clamp circuits that clamp the potential of the anode side connection points of the plurality of diodes to the potential of the high voltage side reference terminal, and between the anode side connection points of the plurality of diodes and the negative electrode of the DC power supply, Between the cathode side connection points of the plurality of diodes and the connection points of the switching elements constituting the pair of switching elements Chino is characterized in that it has a voltage dividing circuit part for dividing the at least one.

この発明に係るインバータ装置は、ダイオードのアノード側接続点の電位を高圧側基準端子の電位にクランプするクランプ回路部と、ダイオードに並列接続される容量性素子からなる充電回路部とを備えたので、スイッチング素子を駆動制御する高耐圧ICに設計基準を超えるマイナスサージが印加されず、高耐圧ICの耐圧破壊および誤動作を防止することができる。   Since the inverter device according to the present invention includes the clamp circuit unit that clamps the potential at the anode side connection point of the diode to the potential of the high-voltage side reference terminal, and the charging circuit unit that includes a capacitive element connected in parallel to the diode. A negative surge exceeding the design standard is not applied to the high voltage IC that drives and controls the switching element, and breakdown and malfunction of the high voltage IC can be prevented.

また、この発明に係るインバータ装置は、複数のダイオードの並列体によって構成され、複数のダイオードのアノード側接続点の電位を高圧側基準端子の電位にクランプするクランプ回路部を備えたので、スイッチング素子を駆動制御する高耐圧ICに設計基準を超えるマイナスサージが印加されず、高耐圧ICの耐圧破壊および誤動作を防止することができる。   In addition, the inverter device according to the present invention includes a clamp circuit unit that is configured by a parallel body of a plurality of diodes and clamps the potential at the anode side connection point of the plurality of diodes to the potential of the high-voltage side reference terminal. A negative surge exceeding the design standard is not applied to the high voltage IC that drives and controls the high voltage IC, and breakdown and malfunction of the high voltage IC can be prevented.

実施の形態1.
図1は、この発明を実施するための実施の形態1におけるインバータ装置の回路図である。図1では、3相インバータ装置を一例として示している。図1において、3相インバータ装置1は、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)などといったスイッチング機能を持つ素子からなる6個のスイッチング素子T1〜T6、およびスイッチング素子T1〜T6に対応してそれぞれ逆並列接続されたダイオードD1〜D6からなるインバータ回路である電圧型インバータ2と、電圧型インバータ2の駆動を行うインバータ駆動回路3とを備えている。
Embodiment 1 FIG.
FIG. 1 is a circuit diagram of an inverter device according to Embodiment 1 for carrying out the present invention. In FIG. 1, a three-phase inverter device is shown as an example. In FIG. 1, a three-phase inverter device 1 includes six switching elements T1 to T6 including elements having a switching function such as an IGBT (Insulated Gate Bipolar Transistor) and a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor). A voltage type inverter 2 that is an inverter circuit composed of diodes D1 to D6 connected in antiparallel to the switching elements T1 to T6, respectively, and an inverter drive circuit 3 that drives the voltage type inverter 2 are provided.

電圧型インバータ2において、スイッチング素子T1,T3,T5は上アーム(正側アーム)を構成し、スイッチング素子T2,T4,T6は下アーム(負側アーム)を構成する。スイッチング素子T1,T3,T5の各コレクタは、電圧型インバータ2に正の電源電圧を印加する電源端子Pにそれぞれ接続される。スイッチング素子T2,T4,T6の各エミッタは、電圧型インバータ2に負の電源電圧を印加する電源端子Nにそれぞれ接続される。電圧型インバータ2は、直流電源の正負極間である電源端子Pと電源端子Nとの間に接続され、少なくとも1対のスイッチング素子によって構成されるインバータ回路である。   In the voltage type inverter 2, the switching elements T1, T3, T5 constitute an upper arm (positive arm), and the switching elements T2, T4, T6 constitute a lower arm (negative arm). Each collector of the switching elements T1, T3, and T5 is connected to a power supply terminal P that applies a positive power supply voltage to the voltage type inverter 2. The emitters of the switching elements T2, T4, and T6 are connected to a power supply terminal N that applies a negative power supply voltage to the voltage type inverter 2, respectively. The voltage type inverter 2 is an inverter circuit that is connected between a power supply terminal P and a power supply terminal N that are between positive and negative electrodes of a DC power supply, and is configured by at least one pair of switching elements.

また、スイッチング素子T1のエミッタおよびスイッチング素子T2のコレクタはそれぞれ電圧型インバータ2のU相の出力端子Uに接続される。同様に、スイッチング素子T3のエミッタおよびスイッチング素子T4のコレクタはそれぞれ電圧型インバータ2のV相の出力端子Vに接続され、スイッチング素子T5のエミッタおよびスイッチング素子T6のコレクタはそれぞれ電圧型インバータ2のW相の出力端子Wに接続される。更に、スイッチング素子T1〜T6の各ゲートは、対応するゲート抵抗である抵抗R1〜R6を介してインバータ駆動回路3に接続される。インバータ駆動回路3は、外部から入力される制御信号に応じて各スイッチング素子T1〜T6のスイッチング制御を行う。   The emitter of the switching element T1 and the collector of the switching element T2 are connected to the U-phase output terminal U of the voltage type inverter 2, respectively. Similarly, the emitter of switching element T3 and the collector of switching element T4 are each connected to the V-phase output terminal V of voltage type inverter 2, and the emitter of switching element T5 and the collector of switching element T6 are respectively W of voltage type inverter 2. It is connected to the phase output terminal W. Further, the gates of the switching elements T1 to T6 are connected to the inverter drive circuit 3 via resistors R1 to R6, which are corresponding gate resistors. The inverter drive circuit 3 performs switching control of the switching elements T1 to T6 according to a control signal input from the outside.

インバータ駆動回路3は、入力信号の基準電位と出力信号の基準電位とが異なる駆動回路である高耐圧IC4、保護回路5、フローティング電源6〜8、および定電圧ダイオードD10によって構成されている。高耐圧IC4は、電圧形インバータ2の各スイッチング素子T1〜T6の駆動を行うIC(Integrated Circuit)である。保護回路5は、クランプ回路部を構成するダイオードであるU相のクランプダイオードD7、V相のクランプダイオードD8、W相のクランプダイオードD9、各相のクランプダイオードD7〜D9に対して並列接続された充電回路部である容量性素子C1〜C3、および分圧回路部であるインピーダンス素子Z1によって構成されている。   The inverter drive circuit 3 includes a high voltage IC 4, a protection circuit 5, floating power supplies 6 to 8, and a constant voltage diode D 10, which are drive circuits in which the reference potential of the input signal and the reference potential of the output signal are different. The high voltage IC 4 is an IC (Integrated Circuit) that drives the switching elements T1 to T6 of the voltage source inverter 2. The protection circuit 5 is connected in parallel to the U-phase clamp diode D7, the V-phase clamp diode D8, the W-phase clamp diode D9, and the clamp diodes D7 to D9 of each phase, which are diodes constituting the clamp circuit section. It is comprised by the capacitive elements C1-C3 which are charging circuit parts, and the impedance element Z1 which is a voltage dividing circuit part.

クランプダイオードD7〜D9の各アノードは、高耐圧IC4の低圧側基準端子VS0につながる共通点Fにそれぞれ接続されている。クランプダイオードD7〜D9の各カソードは、高耐圧IC4の各相の高圧側基準端子VS1〜VS3にそれぞれ対応するように接続されている。クランプダイオードD7〜D9は、駆動回路である高耐圧IC4の高電位側の信号の基準となる電位が印加される高圧側基準端子VS1〜VS3にカソードが接続され、アノード側接続点である共通点Fの電位を高圧側基準端子VS1〜VS3の電位にクランプする。   The anodes of the clamp diodes D7 to D9 are respectively connected to a common point F connected to the low voltage side reference terminal VS0 of the high voltage IC4. The cathodes of the clamp diodes D7 to D9 are connected to correspond to the high-voltage side reference terminals VS1 to VS3 of the respective phases of the high voltage IC4. The clamp diodes D7 to D9 have a common point that is a cathode connected to the high-voltage side reference terminals VS1 to VS3 to which a potential serving as a reference of a signal on the high potential side of the high voltage IC 4 that is a driving circuit is applied, and is an anode side connection point. The potential of F is clamped to the potential of the high-voltage side reference terminals VS1 to VS3.

次に、インピーダンス素子Z1について説明する。インピーダンス素子Z1は、クランプダイオードD7〜D9のアノード側接続点である共通点Fと直流電源の負極である電源端子Nとの間に接続されている。なお、インピーダンス素子Z1は、各相のクランプダイオードD7〜D9のカソード側接続点と1対のスイッチング素子T1およびT2、T3およびT4,T5およびT6の接続点でもある各相の出力端子U,V,Wとの間にそれぞれ接続してもよいし、共通点Fと電源端子Nとの間および各相のクランプダイオードD7〜D9のカソード側接続点と各相の出力端子U,V,Wとの間の両方の箇所に同時接続してもよい。   Next, the impedance element Z1 will be described. The impedance element Z1 is connected between a common point F that is an anode side connection point of the clamp diodes D7 to D9 and a power supply terminal N that is a negative electrode of the DC power supply. The impedance element Z1 is connected to the cathode side connection points of the clamp diodes D7 to D9 of each phase and the output terminals U and V of the respective phases which are also connection points of the pair of switching elements T1 and T2, T3 and T4, T5 and T6. , W may be connected to each other, or between the common point F and the power supply terminal N, the cathode side connection points of the clamp diodes D7 to D9 of each phase, and the output terminals U, V, W of each phase May be connected simultaneously to both locations.

図2に、インピーダンス素子Z1の回路図の一例を示す。分圧回路部であるインピーダンス素子Z1は、図2(a)に示すように抵抗R0とダイオードD0との並列体で構成してもよいし、図2(b)に示すようにインダクタL0とダイオードD0との並列体で構成してもよいし、分圧する機能とバイパスする機能があれば、それぞれの機能を果たす別の素子で構成してもよい。本実施の形態では、分圧回路部であるインピーダンス素子Z1に用いられるダイオードをクランプダイオードD7〜D9と区別して説明するが、インピーダンス素子Z1のダイオードとクランプダイオードとが同じタイプのダイオードであってもよい。図2(a)、図2(b)において、ダイオードD0のカソード側が電圧型インバータ2の電源端子N側に接続されるように構成されている。このダイオードD0はインピーダンス素子Z1の抵抗値が大きい場合に、低圧側基準端子VS0から電源端子Nへ流れる高耐圧IC4の動作電流が制限されないよう電流をバイパスするものであり、動作電流に問題となる影響を与えない程度の抵抗値であれば動作電流をバイパスするためのダイオードを省くことできるのは言うまでもない。なお、高耐圧IC4の低圧側基準端子VS0は、インピーダンス素子Z1を介して電源端子Nに接続されると共に、定電圧ダイオードD10を介して高耐圧IC4のVSS端子に接続されている。VSS端子は接地されている。   FIG. 2 shows an example of a circuit diagram of the impedance element Z1. The impedance element Z1, which is a voltage dividing circuit section, may be constituted by a parallel body of a resistor R0 and a diode D0 as shown in FIG. 2A, or an inductor L0 and a diode as shown in FIG. You may comprise by the parallel body with D0, and if it has the function to divide and the function to bypass, you may comprise by another element which fulfill | performs each function. In the present embodiment, the diode used for the impedance element Z1 that is the voltage dividing circuit portion will be described separately from the clamp diodes D7 to D9. However, even if the diode of the impedance element Z1 and the clamp diode are the same type of diodes. Good. 2A and 2B, the cathode side of the diode D0 is configured to be connected to the power supply terminal N side of the voltage type inverter 2. This diode D0 bypasses the current so that the operating current of the high voltage IC 4 flowing from the low-voltage side reference terminal VS0 to the power supply terminal N is not restricted when the resistance value of the impedance element Z1 is large, which causes a problem with the operating current. It goes without saying that a diode for bypassing the operating current can be omitted as long as the resistance value does not affect the operating current. The low-voltage side reference terminal VS0 of the high withstand voltage IC4 is connected to the power supply terminal N through the impedance element Z1 and also connected to the VSS terminal of the high withstand voltage IC4 through the constant voltage diode D10. The VSS terminal is grounded.

高耐圧IC4は、入力信号の基準電位と出力信号の基準電位とが異なっており、3個のレベルシフタb2〜b4、上アーム側ドライバ回路b5〜b7、下アーム側ドライバ回路b8〜b10、過電流検出器b11、およびエラー信号発生器b12を備えている。3個のレベルシフタb2〜b4は、外部制御信号入力端子UPi,UNi,VPi,VNi,WPi,WNi、入力バッファb1、入力バッファb1の出力信号を受け取ってその入力信号の電位から浮いたフローティング電位の信号を生成する。3個の上アーム側ドライバ回路b5〜b7は、レベルシフタb2〜b4の各出力信号を受け取ってそれぞれ上アームのスイッチング素子T1,T3,T5を駆動する。下アーム側ドライバ回路b8〜b10は、入力バッファb1から出力される3個の信号を受け取ってそれぞれ下アームのスイッチング素子T2,T4,T6を駆動する。過電流検出器b11は、過電流の検出を行う。そして、エラー信号発生器b12は、過電流検出器b11から出力される検出信号を受け取ってエラー信号を生成する。   The high withstand voltage IC4 is different in the reference potential of the input signal and the reference potential of the output signal, and has three level shifters b2 to b4, upper arm side driver circuits b5 to b7, lower arm side driver circuits b8 to b10, overcurrent. A detector b11 and an error signal generator b12 are provided. The three level shifters b2 to b4 receive the output signals of the external control signal input terminals UPi, UNi, VPi, VNi, WPi, WNi, the input buffer b1, and the input buffer b1, and have floating potentials floating from the input signal potential. Generate a signal. The three upper arm driver circuits b5 to b7 receive the output signals of the level shifters b2 to b4 and drive the switching elements T1, T3, and T5 of the upper arms, respectively. The lower arm driver circuits b8 to b10 receive the three signals output from the input buffer b1, and drive the lower arm switching elements T2, T4, and T6, respectively. The overcurrent detector b11 detects an overcurrent. The error signal generator b12 receives the detection signal output from the overcurrent detector b11 and generates an error signal.

上下アームのスイッチング素子の各ドライバ回路b5〜b10は、スイッチング素子駆動信号出力端子UPo,VPo,WPo,UNo,VNo,WNoを介して上下アームの各スイッチング素子T1〜T6に駆動信号を出力する。各上アーム側ドライバ回路b5〜b7のフローティング電源正側入力端子VB1〜VB3と高圧側基準端子VS1〜VS3との間には対応するフローティング電源6〜8がそれぞれ接続されている。各下アーム側ドライバ回路b8〜b10には正側電源入力端子VCCを介して直流電源9より正の電圧が印加されるとともに、低圧側基準端子VS0に共通接続されている。   The driver circuits b5 to b10 of the upper and lower arm switching elements output driving signals to the upper and lower arm switching elements T1 to T6 via the switching element driving signal output terminals UPo, VPo, WPo, UNo, VNo, and WNo. Corresponding floating power sources 6 to 8 are connected between the floating power source positive side input terminals VB1 to VB3 and the high voltage side reference terminals VS1 to VS3 of the upper arm side driver circuits b5 to b7, respectively. A positive voltage is applied from the DC power supply 9 to each of the lower arm driver circuits b8 to b10 through the positive power supply input terminal VCC, and is commonly connected to the low voltage reference terminal VS0.

図3は、図1における高耐圧IC4の周辺回路を、保護回路5を中心としてU相の1相分の主要部分を抽出して示した回路図である。図3を用いて保護回路5の動作について説明する。スイッチング素子T1〜T6のスイッチングや外来ノイズによって高耐圧IC4の高圧側基準端子VS1〜VS3と低圧側基準端子VS0との間に発生したマイナスサージを、保護回路5のインピーダンス素子Z1とクランプダイオードD7とによって分圧させる。また、クランプダイオードD7がオン電圧に至るまでの期間、クランプダイオードD7に並列接続された容量性素子C1は充電を行う。このような動作によって、クランプダイオードD7がオン電圧に至るまでの期間、容量性素子C1が充電を行うことによって、高耐圧IC4に印加される負電圧を小さくすることができる。また、インピーダンス素子Z1にクランプダイオードD7〜D9の順方向過渡電圧特性と等価となるような電圧特性を持たせることによって高耐圧IC4に印加される負電圧を小さくすることができる。   FIG. 3 is a circuit diagram showing the peripheral circuit of the high voltage IC 4 in FIG. 1 by extracting the main part for one phase of the U phase with the protection circuit 5 as the center. The operation of the protection circuit 5 will be described with reference to FIG. The negative surge generated between the high voltage side reference terminals VS1 to VS3 and the low voltage side reference terminal VS0 of the high voltage IC 4 due to switching of the switching elements T1 to T6 and external noise, and the impedance element Z1 and the clamp diode D7 of the protection circuit 5 To divide the pressure. Further, during the period until the clamp diode D7 reaches the ON voltage, the capacitive element C1 connected in parallel to the clamp diode D7 is charged. By such an operation, the negative voltage applied to the high voltage IC 4 can be reduced by charging the capacitive element C1 during the period until the clamp diode D7 reaches the ON voltage. Further, by giving the impedance element Z1 voltage characteristics that are equivalent to the forward transient voltage characteristics of the clamp diodes D7 to D9, the negative voltage applied to the high voltage IC 4 can be reduced.

以上のように、本実施の形態における3相インバータ装置1は、保護回路5のクランプダイオードD7〜D9とインピーダンス素子Z1とによる分圧とともに、容量性素子C1〜C3が、クランプダイオードD7〜D9がオンするまでの期間、充電を行うことでクランプダイオードD7〜D9のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができる。マイナスサージを小さく抑えることができるので、簡単な回路の付加により高耐圧IC4の高圧側基準端子VS1〜VS3および低圧側基準端子VS0に印加されるマイナスサージを高耐圧IC4の設計基準内により確実に抑えることができ、安価に高耐圧IC4の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ICの設計変更が不要であるため、既存の高耐圧ICを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ICの破壊を防止することができる。   As described above, the three-phase inverter device 1 according to the present embodiment includes the capacitive elements C1 to C3 and the clamp diodes D7 to D9 together with the voltage division by the clamp diodes D7 to D9 and the impedance element Z1 of the protection circuit 5. The negative surge generated between the anodes and cathodes of the clamp diodes D7 to D9 can be suppressed to a low level by charging during the period until turning on. Since the negative surge can be kept small, the addition of a simple circuit ensures that the negative surge applied to the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 of the high voltage IC 4 is within the design criteria of the high voltage IC 4. It is possible to suppress the breakdown voltage and malfunction of the high voltage IC 4 at low cost. Furthermore, since it is not necessary to change the design of the high voltage IC, the present invention can be applied to an inverter device using the existing high voltage IC, and the breakdown of the high voltage IC of the existing device can be prevented.

実施の形態2.
図4は、この発明を実施するための実施の形態2におけるインバータ装置の回路図である。本実施の形態のインバータ装置は、クランプダイオードに容量性素子を並列に接続した保護回路の構成の代わりに、複数のクランプダイオードの並列体を接続した点が実施の形態1と異なっている。図4において、図1と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また、明細書全文に表れている構成要素の態様は、あくまで例示であってこれらの記載に限定されるものではない。ここでは、実施の形態1との相違点のみを説明する。
Embodiment 2. FIG.
FIG. 4 is a circuit diagram of an inverter device according to Embodiment 2 for carrying out the present invention. The inverter device according to the present embodiment is different from the first embodiment in that a parallel body of a plurality of clamp diodes is connected instead of the configuration of the protection circuit in which capacitive elements are connected in parallel to the clamp diodes. 4, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and this is common throughout the entire specification. Moreover, the aspect of the component which appears in the whole specification is an illustration to the last, and is not limited to these description. Here, only differences from the first embodiment will be described.

マイナスサージが発生する一因として、高耐圧IC4の高圧側基準端子VS1〜VS3と共通点Fとの間に接続されたクランプダイオードが導通するまでの期間に、順方向過渡電圧を持つことが挙げられる。この順方向過渡電圧の大きさはクランプダイオードを流れる過渡電流の大きさに依存するため、マイナスサージを抑えるにはクランプダイオードに流れる過渡電流を小さくすればよい。そこで、複数のクランプダイオードを並列接続することによって、1個のクランプダイオードに流れる過渡電流を小さくする。   One cause of the occurrence of the negative surge is that it has a forward transient voltage during the period until the clamp diode connected between the high-voltage side reference terminals VS1 to VS3 of the high voltage IC 4 and the common point F becomes conductive. It is done. Since the magnitude of the forward transient voltage depends on the magnitude of the transient current flowing through the clamp diode, the transient current flowing through the clamp diode may be reduced in order to suppress the negative surge. Therefore, by connecting a plurality of clamp diodes in parallel, the transient current flowing through one clamp diode is reduced.

図4において、3相インバータ装置10は、電圧型インバータ2と、電圧型インバータ2の駆動を行うインバータ駆動回路11とを備えている。インバータ駆動回路11は、高耐圧IC4、保護回路12、フローティング電源6〜8、および定電圧ダイオードD10によって構成されている。ここで、電圧型インバータ2および高耐圧IC4などの保護回路12以外の構成については実施の形態1と同様であるので説明を省略する。   In FIG. 4, the three-phase inverter device 10 includes a voltage type inverter 2 and an inverter drive circuit 11 that drives the voltage type inverter 2. The inverter drive circuit 11 includes a high voltage IC 4, a protection circuit 12, floating power supplies 6 to 8, and a constant voltage diode D 10. Here, since the configuration other than the protection circuit 12 such as the voltage type inverter 2 and the high voltage IC 4 is the same as that of the first embodiment, the description thereof is omitted.

保護回路12は、複数のクランプダイオードが並列接続されたU相のクランプダイオードD11、複数のクランプダイオードが並列接続されたV相のクランプダイオードD12、複数のクランプダイオードが並列接続されたW相のクランプダイオードD13、およびインピーダンス素子Z1によって構成されている。各クランプダイオードD11〜D13において、複数のクランプダイオードは、相互に順方向が同じになるように並列接続されている。各相のクランプダイオードD11〜D13を構成するクランプダイオードの個数は2個以上であれば特に限定しないが、図4では各相のクランプダイオードD11〜D13は並列接続された2個のクランプダイオードから構成される。   The protection circuit 12 includes a U-phase clamp diode D11 having a plurality of clamp diodes connected in parallel, a V-phase clamp diode D12 having a plurality of clamp diodes connected in parallel, and a W-phase clamp having a plurality of clamp diodes connected in parallel. A diode D13 and an impedance element Z1 are included. In each of the clamp diodes D11 to D13, the plurality of clamp diodes are connected in parallel so that the forward directions are the same. The number of clamp diodes constituting the clamp diodes D11 to D13 for each phase is not particularly limited as long as it is two or more. In FIG. 4, the clamp diodes D11 to D13 for each phase are composed of two clamp diodes connected in parallel. Is done.

クランプダイオードD11〜D13の各アノードは、高耐圧IC4の低圧側基準端子VS0につながる共通点Fにそれぞれ接続されている。クランプダイオードD11〜D13の各カソードは、高耐圧IC4の各相の高圧側基準端子VS1〜VS3にそれぞれ対応するように接続されている。また、高耐圧IC4の低圧側基準端子VS0は、インピーダンス素子Z1を介して電源端子Nに接続されると共に、定電圧ダイオードD10を介して高耐圧のVSS端子に接続されている。   The anodes of the clamp diodes D11 to D13 are respectively connected to a common point F connected to the low-voltage side reference terminal VS0 of the high voltage IC4. The cathodes of the clamp diodes D11 to D13 are connected to correspond to the high-voltage side reference terminals VS1 to VS3 of the respective phases of the high voltage IC4. Further, the low-voltage side reference terminal VS0 of the high withstand voltage IC4 is connected to the power supply terminal N through the impedance element Z1 and also connected to the high withstand voltage VSS terminal through the constant voltage diode D10.

インピーダンス素子Z1は、共通点Fと電源端子Nとの間に接続されている。ここで、インピーダンス素子Z1の構成例については実施の形態1と同様であるので説明を省略するが、実施の形態1と同様に、インピーダンス素子Z1は、各相のクランプダイオードD7〜D9のカソード側接続点と各相の出力端子U,V,Wとの間にそれぞれ接続してもよいし、共通点Fと電源端子Nとの間および各相のクランプダイオードD7〜D9のカソード側接続点と各相の出力端子U,V,Wとの間の両方の箇所に同時接続してもよい。   The impedance element Z1 is connected between the common point F and the power supply terminal N. Here, since the configuration example of the impedance element Z1 is the same as that of the first embodiment, the description thereof is omitted. However, as with the first embodiment, the impedance element Z1 is the cathode side of the clamp diodes D7 to D9 of each phase. You may connect between the connection point and the output terminals U, V, W of each phase, or between the common point F and the power supply terminal N and the cathode side connection points of the clamp diodes D7 to D9 of each phase. You may connect simultaneously to both locations between the output terminals U, V, and W of each phase.

次に、保護回路12の動作について説明する。図4のような構成において、スイッチング素子T1〜T6のスイッチングや外来ノイズによって高耐圧IC4の高圧側基準端子VS1〜VS3と低圧側基準端子VS0との間に発生したマイナスサージを、保護回路12のインピーダンス素子Z1とクランプダイオードD11〜D13によって分圧させるとともに、各相のクランプダイオードD11〜D13において並列接続された複数のクランプダイオードによって過渡電流を分流する。マイナスサージの大きさはクランプダイオードD11〜D13に流れる電流に依存しているため、過渡電流を分流することによって個々のクランプダイオードD11〜D13におけるマイナスサージを小さくすることができる。   Next, the operation of the protection circuit 12 will be described. 4, the negative surge generated between the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 of the high withstand voltage IC 4 due to switching of the switching elements T1 to T6 and external noise is prevented. The voltage is divided by the impedance element Z1 and the clamp diodes D11 to D13, and the transient current is divided by a plurality of clamp diodes connected in parallel in the clamp diodes D11 to D13 of each phase. Since the magnitude of the negative surge depends on the current flowing through the clamp diodes D11 to D13, the negative surge at each of the clamp diodes D11 to D13 can be reduced by dividing the transient current.

以上のように、本実施の形態におけるインバータ装置は、保護回路12のクランプダイオードD11〜D13とインピーダンス素子Z1とによる分圧とともに、各相のクランプダイオードD11〜D13において並列接続されているクランプダイオードに過渡電流を分流することによって、クランプダイオードに流れる過渡電流を小さくすることができるので、クランプダイオードD11〜D13のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができる。   As described above, the inverter device according to the present embodiment includes the clamp diodes connected in parallel in the clamp diodes D11 to D13 of each phase together with the voltage division by the clamp diodes D11 to D13 and the impedance element Z1 of the protection circuit 12. By dividing the transient current, the transient current flowing in the clamp diode can be reduced, so that a negative surge generated between the anode and the cathode of the clamp diodes D11 to D13 can be suppressed to a low level.

マイナスサージを小さく抑えることができるので、簡単な回路の付加により高耐圧IC4の高圧側基準端子VS1〜VS3と低圧側基準端子VS0に印加されるマイナスサージを高耐圧IC4の設計基準内により確実に抑えることができ、安価に高耐圧IC4の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ICの設計変更が不要であるため、既存の高耐圧ICを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ICの破壊を防止することができる効果がある。   Since the negative surge can be kept small, the addition of a simple circuit ensures that the negative surge applied to the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 of the high voltage IC 4 is within the design criteria of the high voltage IC 4. It is possible to suppress the breakdown voltage and malfunction of the high voltage IC 4 at low cost. Furthermore, since it is not necessary to change the design of the high voltage IC, the present invention can be applied to an inverter device using the existing high voltage IC, and the effect of preventing the breakdown of the high voltage IC of the existing device. There is.

実施の形態3.
図5は、この発明を実施するための実施の形態3におけるインバータ装置の回路図である。本実施の形態のインバータ装置は、クランプダイオードに印加される電圧を更に分圧する第2分圧回路部であるインピーダンス素子Z2を低圧側基準端子VS0と共通点Fとの間に接続し、保護回路に追加した点が実施の形態1と異なっている。
Embodiment 3 FIG.
FIG. 5 is a circuit diagram of an inverter device according to Embodiment 3 for carrying out the present invention. In the inverter device of the present embodiment, an impedance element Z2, which is a second voltage dividing circuit section that further divides the voltage applied to the clamp diode, is connected between the low-voltage side reference terminal VS0 and the common point F, and the protection circuit The point added to is different from the first embodiment.

図5において、3相インバータ装置13は、電圧型インバータ2と、電圧型インバータ2の駆動を行うインバータ駆動回路14とを備えている。インバータ駆動回路14は、高耐圧IC4、保護回路15、フローティング電源6〜8、および定電圧ダイオードD10によって構成されている。ここで、電圧型インバータ2および高耐圧IC4などの保護回路15以外の構成については実施の形態1と同様であるので説明を省略する。   In FIG. 5, the three-phase inverter device 13 includes a voltage type inverter 2 and an inverter drive circuit 14 that drives the voltage type inverter 2. The inverter drive circuit 14 includes a high voltage IC 4, a protection circuit 15, floating power supplies 6 to 8, and a constant voltage diode D 10. Here, since the configuration other than the protection circuit 15 such as the voltage type inverter 2 and the high voltage IC 4 is the same as that of the first embodiment, the description thereof is omitted.

保護回路15は、U相のクランプダイオードD7、V相のクランプダイオードD8、W相のクランプダイオードD9、各相のクランプダイオードD7〜D9に対して並列接続された容量性素子C1〜C3、およびインピーダンス素子Z1、Z2によって構成されている。クランプダイオードD7〜D9の各アノードは、高耐圧IC4の低圧側基準端子VS0につながる共通点Fにそれぞれ接続されている。クランプダイオードD7〜D9の各カソードは、高耐圧IC4の各相の高圧側基準端子VS1〜VS3にそれぞれ対応するように接続されている。   The protection circuit 15 includes a U-phase clamp diode D7, a V-phase clamp diode D8, a W-phase clamp diode D9, capacitive elements C1 to C3 connected in parallel to the clamp diodes D7 to D9 of each phase, and an impedance. It is composed of elements Z1 and Z2. The anodes of the clamp diodes D7 to D9 are respectively connected to a common point F connected to the low voltage side reference terminal VS0 of the high voltage IC4. The cathodes of the clamp diodes D7 to D9 are connected to correspond to the high-voltage side reference terminals VS1 to VS3 of the respective phases of the high voltage IC4.

インピーダンス素子Z1は、共通点Fと電源端子Nとの間に接続されている。インピーダンス素子Z2は、高耐圧IC4の低圧側基準端子VS0とクランプダイオードD7〜D9のアノード側接続点である共通点Fとの間に接続されている。ここで、インピーダンス素子Z1の他の接続形態および構成については実施の形態1と同様であるのでその説明を省略する。なお、インピーダンス素子Z2は、各相の高圧側基準端子VS1〜VS3と各相のクランプダイオードD7〜D9のカソード側との間にそれぞれ接続してもよいし、低圧側基準端子VS0と共通点Fとの間および各相の高圧側基準端子VS1〜VS3と各相のクランプダイオードD7〜D9のカソード側との間の両方の箇所に同時接続してもよい。また、インピーダンス素子Z1およびインピーダンス素子Z2を接続した構成は、本実施の形態の保護回路15以外の保護回路の構成と組合せてもよい。   The impedance element Z1 is connected between the common point F and the power supply terminal N. The impedance element Z2 is connected between the low voltage side reference terminal VS0 of the high voltage IC4 and the common point F which is the anode side connection point of the clamp diodes D7 to D9. Here, since other connection forms and configurations of the impedance element Z1 are the same as those of the first embodiment, description thereof will be omitted. The impedance element Z2 may be connected between the high-voltage side reference terminals VS1 to VS3 of each phase and the cathode side of the clamp diodes D7 to D9 of each phase, or the common point F with the low-voltage side reference terminal VS0. May be simultaneously connected to both of the terminals and between the high-voltage side reference terminals VS1 to VS3 of each phase and the cathode side of the clamp diodes D7 to D9 of each phase. The configuration in which the impedance element Z1 and the impedance element Z2 are connected may be combined with the configuration of the protection circuit other than the protection circuit 15 of the present embodiment.

インピーダンス素子Z2は、インピーダンス素子Z1と同様に、例えばアノードが駆動回路である高耐圧IC4の低圧側基準端子VS0に接続されるダイオードと抵抗またはインダクタとを並列接続した構成である。インピーダンス素子Z2は、分圧する機能とバイパスする機能があれば、ダイオードと抵抗またはインダクタとを並列接続した構成でなくても、それぞれの機能を果たす別の素子で構成してもよい。また、本実施の形態では、第2分圧回路部であるインピーダンス素子Z2に用いられるダイオードをクランプダイオードD7〜D9と区別して説明するが、インピーダンス素子Z2のダイオードとクランプダイオードとが同じタイプのダイオードであってもよい。なお、高耐圧IC4の低圧側基準端子VS0は、インピーダンス素子Z2とインピーダンス素子Z1とを介して電源端子Nに接続されると共に、定電圧ダイオードD10を介して高耐圧IC4のVSS端子に接続されている。   Similarly to the impedance element Z1, the impedance element Z2 has a configuration in which, for example, a diode connected to the low-voltage side reference terminal VS0 of the high voltage IC 4 whose anode is a drive circuit and a resistor or inductor are connected in parallel. As long as the impedance element Z2 has a function of dividing voltage and a function of bypassing, the impedance element Z2 may not be a structure in which a diode and a resistor or an inductor are connected in parallel, but may be composed of other elements that perform the respective functions. In the present embodiment, the diode used for the impedance element Z2, which is the second voltage dividing circuit section, will be described separately from the clamp diodes D7 to D9. However, the diode of the impedance element Z2 and the clamp diode are the same type of diode. It may be. The low-voltage side reference terminal VS0 of the high withstand voltage IC4 is connected to the power supply terminal N through the impedance element Z2 and the impedance element Z1, and is connected to the VSS terminal of the high withstand voltage IC4 through the constant voltage diode D10. Yes.

インピーダンス素子Z2は、インピーダンス素子Z1側から過渡電流が流入したときに順方向過渡電圧を持つので、クランプダイオードD7〜9のアノードとカソードとの間に生じるマイナスサージを打ち消すように高耐圧IC4の低圧側基準端子VS0の電位を変動させることで、高圧側基準端子VS1〜VS3と低圧側基準端子VS0との間に発生する電圧差を抑制してマイナスサージを小さく抑えることができる。また、インピーダンス素子Z2を接続することによって、クランプダイオードD7〜9に印加される電圧を更に分圧できるので、マイナスサージを小さく抑えることができる。なお、保護回路15にも実施の形態1で説明したようなマイナスサージを小さくする効果があるので、インピーダンス素子Z2を接続することによって、さらにマイナスサージを小さくすることができる。   Since the impedance element Z2 has a forward transient voltage when a transient current flows from the impedance element Z1 side, the low voltage of the high withstand voltage IC 4 so as to cancel the negative surge generated between the anode and the cathode of the clamp diodes D7-9. By varying the potential of the side reference terminal VS0, the voltage difference generated between the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 can be suppressed, and the negative surge can be suppressed small. Further, by connecting the impedance element Z2, the voltage applied to the clamp diodes D7 to D9 can be further divided, so that the negative surge can be suppressed small. Since the protective circuit 15 has an effect of reducing the negative surge as described in the first embodiment, the negative surge can be further reduced by connecting the impedance element Z2.

以上のように、本実施の形態における3相インバータ装置13は、保護回路15のクランプダイオードD7〜D9とインピーダンス素子Z1とによる分圧とともに、容量性素子C1〜C3が、クランプダイオードD7〜D9がオンするまでの期間、充電を行うことでクランプダイオードD7〜D9のアノードとカソード間に発生するマイナスサージを小さく抑えることができる。また、インピーダンス素子Z2により、クランプダイオードD7〜D9における電圧変動に対応して低圧側基準端子VS0の電位を変動させることで、高圧側基準端子VS1〜VS3と低圧側基準端子VS0の間に発生する電圧差を抑制してマイナスサージを小さく抑えることができる。   As described above, the three-phase inverter device 13 in the present embodiment includes the capacitive elements C1 to C3 and the clamp diodes D7 to D9 together with the voltage division by the clamp diodes D7 to D9 and the impedance element Z1 of the protection circuit 15. By performing the charging until it is turned on, the negative surge generated between the anodes and the cathodes of the clamp diodes D7 to D9 can be suppressed to be small. Further, the impedance element Z2 generates the voltage between the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 by changing the potential of the low-voltage side reference terminal VS0 corresponding to the voltage fluctuation in the clamp diodes D7 to D9. The voltage difference can be suppressed and the negative surge can be reduced.

マイナスサージを小さく抑えることができるので、簡単な回路の付加により高耐圧IC4の高圧側基準端子VS1〜VS3および低圧側基準端子VS0に印加されるマイナスサージを高耐圧IC4の設計基準内により確実に抑えることができ、安価に高耐圧ICの耐圧破壊および誤動作を防止することができる。さらに、高耐圧ICの設計変更が不要であるため、既存の高耐圧ICを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ICの破壊を防止することができる。   Since the negative surge can be kept small, the addition of a simple circuit ensures that the negative surge applied to the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 of the high voltage IC 4 is within the design criteria of the high voltage IC 4. It is possible to suppress the breakdown voltage and malfunction of the high breakdown voltage IC at low cost. Furthermore, since it is not necessary to change the design of the high voltage IC, the present invention can be applied to an inverter device using the existing high voltage IC, and the breakdown of the high voltage IC of the existing device can be prevented.

実施の形態4.
図6は、この発明を実施するための実施の形態4におけるインバータ装置の回路図である。実施の形態1では特に言及していないが、一般的に保護回路を構成するクランプダイオードにはSi(ケイ素)ダイオードが用いられる。本実施の形態のインバータ装置では、クランプダイオードとして特にSiC(炭化ケイ素)ショットキーバリアダイオードを用いた構成とする。
Embodiment 4 FIG.
FIG. 6 is a circuit diagram of an inverter device according to Embodiment 4 for carrying out the present invention. Although not specifically mentioned in the first embodiment, a Si (silicon) diode is generally used as a clamp diode constituting the protection circuit. In the inverter device according to the present embodiment, a SiC (silicon carbide) Schottky barrier diode is particularly used as the clamp diode.

ショットキーバリアダイオードは、一般的なPN接合やPIN(p−intrinsic−n)接合のダイオードと異なり、多数キャリアによって電荷が移動する原理で動作するため、スイッチングを妨げる接合面での少数キャリアの蓄積がなく高速スイッチングが可能であり、大きな過渡電流による順方向過渡電圧の発生を小さくすることができる特徴を持つ。さらに、材料としてSiCを用いることで優れた逆方向耐電圧を得ることができ、従来、ショットキーバリアダイオードを適用できなかった高電圧回路での使用が可能となる。   Unlike general PN junction or PIN (p-intrinsic-n) junction diodes, Schottky barrier diodes operate on the principle that charges are transferred by majority carriers, so that minority carriers accumulate on the junction surfaces that prevent switching. The high-speed switching is possible, and the generation of forward transient voltage due to a large transient current can be reduced. Further, by using SiC as a material, it is possible to obtain an excellent reverse withstand voltage, and it is possible to use in a high voltage circuit to which a Schottky barrier diode cannot be conventionally applied.

図6において、実施の形態1の図1との相違点は、保護回路18を構成するクランプダイオードD14〜D16をSiCショットキーバリアダイオードとした点、インピーダンス素子Z2を接続している点である。なお、インピーダンス素子Z2を接続しなくてもよい。3相インバータ装置16は、電圧型インバータ2と、電圧型インバータ2の駆動を行うインバータ駆動回路17とを備えている。インバータ駆動回路17は、高耐圧IC4、保護回路18、フローティング電源6〜8、および定電圧ダイオードD10によって構成されている。ここで、電圧型インバータ2および高耐圧IC4などの保護回路18以外の構成については実施の形態1と同様であるので説明を省略する。   6 differs from FIG. 1 in the first embodiment in that the clamp diodes D14 to D16 constituting the protection circuit 18 are SiC Schottky barrier diodes, and the impedance element Z2 is connected. The impedance element Z2 may not be connected. The three-phase inverter device 16 includes a voltage type inverter 2 and an inverter drive circuit 17 that drives the voltage type inverter 2. The inverter drive circuit 17 includes a high voltage IC 4, a protection circuit 18, floating power supplies 6 to 8, and a constant voltage diode D 10. Here, since the configuration other than the protection circuit 18 such as the voltage type inverter 2 and the high voltage IC 4 is the same as that of the first embodiment, the description thereof is omitted.

保護回路18は、U相のクランプダイオードD14、V相のクランプダイオードD15、W相のクランプダイオードD16、各相のクランプダイオードD14〜16に対して並列接続された容量性素子C1〜C3、およびインピーダンス素子Z1、Z2によって構成されている。クランプダイオードD14〜16の各アノードは、高耐圧IC4の低圧側基準端子VS0につながる共通点Fにそれぞれ接続されている。クランプダイオードD14〜16の各カソードは、高耐圧IC4の各相の高圧側基準端子VS1〜VS3にそれぞれ対応するように接続されている。   The protection circuit 18 includes a U-phase clamp diode D14, a V-phase clamp diode D15, a W-phase clamp diode D16, capacitive elements C1 to C3 connected in parallel to the clamp diodes D14 to 16 of each phase, and an impedance. It is composed of elements Z1 and Z2. Each anode of the clamp diodes D14 to 16 is connected to a common point F connected to the low-voltage side reference terminal VS0 of the high voltage IC4. The cathodes of the clamp diodes D14 to D16 are connected so as to correspond to the high-voltage side reference terminals VS1 to VS3 of the respective phases of the high breakdown voltage IC4.

インピーダンス素子Z1は、共通点Fと電源端子Nとの間に接続されている。インピーダンス素子Z2は、高耐圧IC4の低圧側基準端子VS0と共通点Fとの間に接続されている。ここで、インピーダンス素子Z1の他の接続形態および構成については実施の形態1と同様であるのでその説明を省略する。なお、特に限定しないが、クランプダイオードD14〜D16は2つの並列接続されたクランプダイオードで構成される。また、高耐圧IC4の低圧側基準端子VS0は、インピーダンス素子Z2およびインピーダンス素子Z1を介して電源端子Nに接続されると共に、インピーダンス素子Z2および定電圧ダイオードD10を介して高耐圧IC4のVSS端子に接続されている。   The impedance element Z1 is connected between the common point F and the power supply terminal N. The impedance element Z2 is connected between the low voltage side reference terminal VS0 of the high voltage IC 4 and the common point F. Here, since other connection forms and configurations of the impedance element Z1 are the same as those of the first embodiment, description thereof will be omitted. Although not particularly limited, the clamp diodes D14 to D16 are constituted by two clamp diodes connected in parallel. The low-voltage side reference terminal VS0 of the high voltage IC 4 is connected to the power supply terminal N via the impedance element Z2 and the impedance element Z1, and is connected to the VSS terminal of the high voltage IC 4 via the impedance element Z2 and the constant voltage diode D10. It is connected.

このように保護回路18を構成することによって、スイッチング素子T1〜T6のスイッチングや外来ノイズによって高耐圧IC4の高圧側基準端子VS1〜VS3と低圧側基準端子VS0との間に発生したマイナスサージを、保護回路18のインピーダンス素子Z1とクランプダイオードD14〜D16とによって分圧させるとともに、並列接続されたクランプダイオードD14〜D16によって過渡電流を分流する。また、容量性素子C1〜C3は、クランプダイオードD14〜D16がオン電圧に至るまでの期間中、充電を行う。さらに、インピーダンス素子Z2はインピーダンス素子Z1側から過渡電流が流入したときに順方向過渡電圧を持ち、クランプダイオードD14〜16のアノードとカソードとの間に生じる電圧変動に対応して高耐圧IC4の低圧側基準端子VS0の電位を変動させることで、高圧側基準端子VS1〜VS3と低圧側基準端子VS0の間に発生する電圧差を抑制してマイナスサージを小さく抑えることができる。   By configuring the protection circuit 18 in this manner, a negative surge generated between the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 of the high voltage IC 4 due to switching of the switching elements T1 to T6 or external noise, The voltage is divided by the impedance element Z1 of the protection circuit 18 and the clamp diodes D14 to D16, and the transient current is divided by the clamp diodes D14 to D16 connected in parallel. The capacitive elements C1 to C3 are charged during the period until the clamp diodes D14 to D16 reach the ON voltage. Further, the impedance element Z2 has a forward transient voltage when a transient current flows from the impedance element Z1 side, and the low voltage of the high voltage IC 4 corresponds to the voltage fluctuation generated between the anode and the cathode of the clamp diodes D14-16. By changing the potential of the side reference terminal VS0, the voltage difference generated between the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 can be suppressed, and the negative surge can be suppressed small.

以上のように、本実施の形態における3相インバータ装置16は、保護回路18のクランプダイオードD14〜D16および容量性素子C1〜C3を接続することによって、クランプダイオードD14〜D16のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができるとともに、SiCショットキーバリアダイオードが持つ高速なスイッチング特性により、クランプダイオードD14〜D16のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができる。   As described above, the three-phase inverter device 16 in the present embodiment connects the clamp diodes D14 to D16 and the capacitive elements C1 to C3 of the protection circuit 18 to connect the anodes and cathodes of the clamp diodes D14 to D16. The negative surge generated between the anodes and the cathodes of the clamp diodes D14 to D16 can be suppressed to a low level due to the high-speed switching characteristics of the SiC Schottky barrier diode. .

マイナスサージを小さく抑えることができるので、簡単な回路の付加により高耐圧IC4の高圧側基準端子VS1〜VS3および低圧側基準端子VS0に印加されるマイナスサージを高耐圧IC4の設計基準内により確実に抑えることができ、安価に高耐圧IC4の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ICの設計変更が不要であるため、既存の高耐圧ICを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ICの破壊を防止することができる。   Since the negative surge can be kept small, the addition of a simple circuit ensures that the negative surge applied to the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 of the high voltage IC 4 is within the design criteria of the high voltage IC 4. It is possible to suppress the breakdown voltage and malfunction of the high voltage IC 4 at low cost. Furthermore, since it is not necessary to change the design of the high voltage IC, the present invention can be applied to an inverter device using the existing high voltage IC, and the breakdown of the high voltage IC of the existing device can be prevented.

実施の形態5.
図7は、この発明を実施するための実施の形態5におけるインバータ装置の回路図である。実施の形態3および実施の形態4では、インピーダンス素子Z2を高耐圧IC4の低圧側基準端子VS0とクランプダイオードのアノード側との間に接続したり、インピーダンス素子Z2を各相の高圧側基準端子VS1〜VS3と各相のクランプダイオードのカソード側との間にそれぞれ接続したり、インピーダンス素子Z2をこれら2つの領域の両方に同時接続したりしていた。本実施の形態のインバータ装置は、インピーダンス素子Z2と等価の特性になる所望の抵抗値またはインダクタンスとなる配線を施し、インピーダンス素子Z2を配置しない点が実施の形態3などと異なる。また、電圧型インバータと保護回路とを一体化してモジュールとし、配線を介してモジュールと高耐圧ICとを接続した点が上記実施の形態と異なる。
Embodiment 5 FIG.
FIG. 7 is a circuit diagram of an inverter device according to Embodiment 5 for carrying out the present invention. In the third and fourth embodiments, the impedance element Z2 is connected between the low voltage side reference terminal VS0 of the high voltage IC 4 and the anode side of the clamp diode, or the impedance element Z2 is connected to the high voltage side reference terminal VS1 of each phase. ~ VS3 and the cathode side of the clamp diode of each phase, respectively, or the impedance element Z2 is simultaneously connected to both of these two regions. The inverter device according to the present embodiment is different from the third embodiment in that a wiring having a desired resistance value or inductance having characteristics equivalent to those of the impedance element Z2 is provided and the impedance element Z2 is not disposed. Further, the present embodiment is different from the above embodiment in that the voltage type inverter and the protection circuit are integrated into a module, and the module and the high voltage IC are connected through wiring.

図7において、3相インバータ装置19は、制御回路20と、モジュール22とを備えている。制御回路20は、高耐圧IC4、および直流電源9によって構成されている。モジュール22は、電圧型インバータ2、保護回路21、フローティング電源6〜8、および定電圧ダイオードD10によって構成されている。ここで、電圧型インバータ2および高耐圧IC4などの保護回路21および配線J1以外の構成については実施の形態1と同様であるので説明を省略する。   In FIG. 7, the three-phase inverter device 19 includes a control circuit 20 and a module 22. The control circuit 20 includes a high voltage IC 4 and a DC power supply 9. The module 22 includes a voltage type inverter 2, a protection circuit 21, floating power supplies 6 to 8, and a constant voltage diode D10. Here, the configuration other than the protection circuit 21 such as the voltage type inverter 2 and the high voltage IC 4 and the wiring J1 is the same as that of the first embodiment, and thus the description thereof is omitted.

制御回路20の高耐圧IC4の低圧側基準端子VS0とモジュール22の保護回路21の共通点Fとの間には、実施の形態3に示したようなインピーダンス素子Z2と等価の特性を持つように設計された配線J1が配置されている。ここで、配線J1は、配線形状や配線長を機能的に設計して、例えばインダクタを付加した回路構成と同等にする。これによって、配線J1は、順方向過渡電圧を有する。高耐圧IC4の低圧側基準端子VS0は、配線J1を介してクランプダイオードD11〜D13のアノードに接続され、インピーダンス素子Z1を介して電源端子Nに接続されると共に、定電圧ダイオードD10を介して高耐圧IC4のVSS端子に接続されている。制御回路20において、高耐圧IC4は電圧形インバータ2の各スイッチング素子T1〜T6の駆動を行う高耐圧ICである。   Between the low-voltage side reference terminal VS0 of the high voltage IC 4 of the control circuit 20 and the common point F of the protection circuit 21 of the module 22, it has a characteristic equivalent to the impedance element Z2 as shown in the third embodiment. The designed wiring J1 is arranged. Here, the wiring J1 is functionally designed in terms of wiring shape and wiring length, and is made equivalent to a circuit configuration to which, for example, an inductor is added. As a result, the wiring J1 has a forward transient voltage. The low-voltage side reference terminal VS0 of the high withstand voltage IC4 is connected to the anodes of the clamp diodes D11 to D13 through the wiring J1, connected to the power supply terminal N through the impedance element Z1, and high through the constant voltage diode D10. It is connected to the VSS terminal of the withstand voltage IC4. In the control circuit 20, the high voltage IC 4 is a high voltage IC that drives the switching elements T <b> 1 to T <b> 6 of the voltage source inverter 2.

保護回路21は、U相のクランプダイオードD11、V相のクランプダイオードD12、W相のクランプダイオードD13、各相のクランプダイオードD11〜D13に対して並列接続された容量性素子C1〜C3、およびインピーダンス素子Z1によって構成されている。クランプダイオードD11〜D13の各アノードは、高耐圧IC4の低圧側基準端子VS0につながる共通点Fにそれぞれ接続されている。クランプダイオードD11〜D13の各カソードは、高耐圧IC4の各相の高圧側基準端子VS1〜VS3にそれぞれ対応するように接続されている。特に限定しないが、本実施の形態においては、クランプダイオードD11〜D13は2つの並列接続されたクランプダイオードで構成される。インピーダンス素子Z1は、共通点Fと電源端子Nとの間に接続されている。ここで、インピーダンス素子Z1の他の接続形態と構成については実施の形態1と同様であるのでその説明を省略する。   The protection circuit 21 includes a U-phase clamp diode D11, a V-phase clamp diode D12, a W-phase clamp diode D13, capacitive elements C1 to C3 connected in parallel to the clamp diodes D11 to D13 of each phase, and an impedance. It is comprised by the element Z1. The anodes of the clamp diodes D11 to D13 are respectively connected to a common point F connected to the low-voltage side reference terminal VS0 of the high voltage IC4. The cathodes of the clamp diodes D11 to D13 are connected to correspond to the high-voltage side reference terminals VS1 to VS3 of the respective phases of the high voltage IC4. Although not particularly limited, in the present embodiment, the clamp diodes D11 to D13 are constituted by two clamp diodes connected in parallel. The impedance element Z1 is connected between the common point F and the power supply terminal N. Here, since other connection forms and configurations of the impedance element Z1 are the same as those in the first embodiment, description thereof will be omitted.

このように保護回路21を構成することによって、スイッチング素子T1〜T6のスイッチングや外来ノイズによって高耐圧IC4の高圧側基準端子VS1〜VS3と低圧側基準端子VS0との間に発生したマイナスサージを、保護回路21のインピーダンス素子Z1とクランプダイオードD11〜D13とによって分圧させるとともに、複数のクランプダイオードが並列接続されたクランプダイオードD11〜D13によって過渡電流を分流する。また、容量性素子C1〜C3は、クランプダイオードD11〜D13がオン電圧に至るまでの期間中、充電を行う。また、低圧側基準端子VS0と各クランプダイオードD11〜D13のアノード側とを結ぶ配線J1は、抵抗やインダクタといったインピーダンス素子と等価となる特性を持ち、クランプダイオードD11〜D13のアノードとカソードとの間に生じる電圧変動に対応して高耐圧IC4の低圧側基準端子VS0の電位を変動させる。   By configuring the protection circuit 21 in this way, a negative surge generated between the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 of the high voltage IC 4 due to switching of the switching elements T1 to T6 and external noise, The voltage is divided by the impedance element Z1 of the protection circuit 21 and the clamp diodes D11 to D13, and the transient current is divided by the clamp diodes D11 to D13 in which a plurality of clamp diodes are connected in parallel. Further, the capacitive elements C1 to C3 are charged during the period until the clamp diodes D11 to D13 reach the ON voltage. A wiring J1 connecting the low-voltage side reference terminal VS0 and the anode side of each of the clamp diodes D11 to D13 has a characteristic equivalent to an impedance element such as a resistor or an inductor, and is between the anode and the cathode of the clamp diodes D11 to D13. The potential of the low-voltage side reference terminal VS0 of the high withstand voltage IC4 is varied in response to the voltage variation that occurs in FIG.

以上のように、本実施の形態における3相インバータ装置19は、保護回路21のクランプダイオードD11〜D13および容量性素子C1〜C3を接続することによって、クランプダイオードD11〜D13のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができる。また、電圧型インバータ2と保護回路21とを一体化してモジュール22とした場合でも、モジュール22と高耐圧IC4とを配線J1で接続することによって、クランプダイオードD11〜D13における電圧変動に対応して低圧側基準端子VS0の電位を変動させることで、高圧側基準端子VS1〜VS3と低圧側基準端子VS0との間に発生する電圧差を抑制してマイナスサージを小さく抑えることができる。   As described above, the three-phase inverter device 19 in the present embodiment connects the clamp diodes D11 to D13 and the capacitive elements C1 to C3 of the protection circuit 21 to connect the anodes and cathodes of the clamp diodes D11 to D13. The negative surge generated between them can be kept small. Further, even when the voltage type inverter 2 and the protection circuit 21 are integrated into the module 22, the module 22 and the high voltage IC 4 are connected by the wiring J <b> 1 to cope with voltage fluctuations in the clamp diodes D <b> 11 to D <b> 13. By changing the potential of the low-voltage side reference terminal VS0, the voltage difference generated between the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 can be suppressed and the negative surge can be suppressed to be small.

マイナスサージを小さく抑えることができるので、素子数の少ない簡単な回路の付加により高耐圧IC4の高圧側基準端子VS1〜VS3および低圧側基準端子VS0に印加されるマイナスサージを高耐圧IC4の設計基準内により確実に抑えることができ、安価に高耐圧IC4の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ICの設計変更が不要であるため、既存の高耐圧ICを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ICの破壊を防止することができる。   Since the negative surge can be suppressed to a low level, the addition of a simple circuit with a small number of elements allows the negative surge applied to the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 of the high voltage IC 4 to be designed for the high voltage IC 4 Therefore, it is possible to suppress the breakdown voltage and malfunction of the high breakdown voltage IC 4 at low cost. Furthermore, since it is not necessary to change the design of the high voltage IC, the present invention can be applied to an inverter device using the existing high voltage IC, and the breakdown of the high voltage IC of the existing device can be prevented.

なお、制御回路20およびモジュール22に相当する回路は、同一基板上にあることに限定するものではなく、分離した基板から構成される回路にも適用することができる。   Note that the circuits corresponding to the control circuit 20 and the module 22 are not limited to being on the same substrate, and can be applied to a circuit including separate substrates.

実施の形態6.
図8は、この発明を実施するための実施の形態6におけるインバータ装置の回路図である。本実施の形態のインバータ装置は、マイナスサージを抑制するために保護回路に接続するインピーダンス素子Z1,Z2を、互いに逆方向に並列接続されたダイオードによって構成している点が実施の形態3と異なる。
Embodiment 6 FIG.
FIG. 8 is a circuit diagram of an inverter device according to the sixth embodiment for carrying out the present invention. The inverter device according to the present embodiment is different from the third embodiment in that the impedance elements Z1 and Z2 connected to the protection circuit in order to suppress negative surges are configured by diodes connected in parallel in opposite directions. .

図8において、3相インバータ装置23は、電圧型インバータ2と、電圧型インバータ2の駆動を行うインバータ駆動回路24とを備えている。インバータ駆動回路24は、高耐圧IC4、保護回路25、フローティング電源6〜8、および定電圧ダイオードD10によって構成されている。ここで、電圧型インバータ2および高耐圧IC4などの保護回路25以外の構成については実施の形態1と同様であるので説明を省略する。インバータ駆動回路24において、高耐圧IC4は電圧形インバータ2の各スイッチング素子T1〜T6の駆動を行う高耐圧ICである。   In FIG. 8, the three-phase inverter device 23 includes a voltage type inverter 2 and an inverter drive circuit 24 that drives the voltage type inverter 2. The inverter drive circuit 24 includes a high voltage IC 4, a protection circuit 25, floating power supplies 6 to 8, and a constant voltage diode D 10. Here, since the configuration other than the protection circuit 25 such as the voltage type inverter 2 and the high voltage IC 4 is the same as that of the first embodiment, the description thereof is omitted. In the inverter drive circuit 24, the high voltage IC 4 is a high voltage IC that drives the switching elements T <b> 1 to T <b> 6 of the voltage source inverter 2.

保護回路25は、U相のクランプダイオードD11、V相のクランプダイオードD12、W相のクランプダイオードD13、各相のクランプダイオードD11〜D13に対して並列接続された容量性素子C1〜C3、およびインピーダンス素子Z1,Z2によって構成されている。クランプダイオードD11〜D13の各アノードは、高耐圧IC4の低圧側基準端子VS0につながる共通点Fにそれぞれ接続されている。クランプダイオードD11〜D13の各カソードは、高耐圧IC4の各相の高圧側基準端子VS1〜VS3にそれぞれ対応するように接続されている。特に限定しないが、本実施の形態においては、クランプダイオードD11〜D13は2つの並列接続されたクランプダイオードで構成される。また、高耐圧IC4の低圧側基準端子VS0は、インピーダンス素子Z2とインピーダンス素子Z1を介して電源端子Nに接続されると共に、定電圧ダイオードD10を介して高耐圧IC4のVSS端子に接続されている。   The protection circuit 25 includes a U-phase clamp diode D11, a V-phase clamp diode D12, a W-phase clamp diode D13, capacitive elements C1 to C3 connected in parallel to the clamp diodes D11 to D13 of each phase, and an impedance. It is composed of elements Z1 and Z2. The anodes of the clamp diodes D11 to D13 are respectively connected to a common point F connected to the low-voltage side reference terminal VS0 of the high voltage IC4. The cathodes of the clamp diodes D11 to D13 are connected to correspond to the high-voltage side reference terminals VS1 to VS3 of the respective phases of the high voltage IC4. Although not particularly limited, in the present embodiment, the clamp diodes D11 to D13 are constituted by two clamp diodes connected in parallel. The low-voltage side reference terminal VS0 of the high voltage IC 4 is connected to the power supply terminal N via the impedance element Z2 and the impedance element Z1, and is also connected to the VSS terminal of the high voltage IC 4 via the constant voltage diode D10. .

分圧回路部であるインピーダンス素子Z1は、互いに逆方向に並列接続されたダイオードD17,D18によって構成され、共通点Fと電源端子Nとの間に接続されている。第2分圧回路部であるインピーダンス素子Z2は、互いに逆方向に並列接続されたダイオードD19,D20によって構成され、共通点Fと高耐圧IC4の低圧側基準端子VS0との間に接続されている。なお、インピーダンス素子Z1,Z2に用いられるダイオードはクランプダイオードD11〜D13と区別して説明するが、インピーダンス素子Z1,Z2のダイオードがクランプダイオードと同じタイプのダイオードであってもよい。ダイオードD18およびダイオードD20は、高耐圧IC4の低圧側基準端子VS0から電源端子Nへ流れる高耐圧IC4の動作電流が制限されないように電流をバイパスするものである。そして、ダイオードD17およびダイオードD19は、クランプダイオードD11〜D13の順方向過渡電圧よりも大きな順方向過渡電圧となる特性を持つダイオードである。   The impedance element Z1 which is a voltage dividing circuit unit is configured by diodes D17 and D18 connected in parallel in opposite directions, and is connected between the common point F and the power supply terminal N. The impedance element Z2 that is the second voltage dividing circuit unit is configured by diodes D19 and D20 connected in parallel in opposite directions, and is connected between the common point F and the low-voltage side reference terminal VS0 of the high voltage IC4. . Although the diodes used for the impedance elements Z1 and Z2 are described separately from the clamp diodes D11 to D13, the diodes of the impedance elements Z1 and Z2 may be the same type as the clamp diodes. The diode D18 and the diode D20 bypass the current so that the operating current of the high voltage IC 4 flowing from the low voltage side reference terminal VS0 of the high voltage IC 4 to the power supply terminal N is not limited. The diode D17 and the diode D19 are diodes having a characteristic that becomes a forward transient voltage larger than the forward transient voltage of the clamp diodes D11 to D13.

このように保護回路25を構成することによって、スイッチング素子のスイッチングや外来ノイズによって高耐圧IC4の高圧側基準端子VS1〜VS3と低圧側基準端子VS0との間に発生したマイナスサージを、保護回路25のインピーダンス素子Z1とクランプダイオードD11〜D13によって分圧させるとともに、並列接続されたクランプダイオードD11〜D13で過渡電流を分流する。また、容量性素子C1〜C3は、クランプダイオードD11〜D13がオン電圧に至るまでの期間中、充電を行う。さらに、インピーダンス素子Z2を構成するD19は過渡電流が流入した時に順方向過渡電圧を持ち、クランプダイオードD11〜D13のアノードとカソードとの間に生じる電圧変動に対応して高耐圧IC4の低圧側基準端子VS0の電位を変動させる。また、インピーダンス素子Z1とスイッチング素子T1〜T6のゲート抵抗R1〜R6とによってスイッチング素子T1〜T6のゲート抵抗が決まるため、ゲート抵抗R1〜R6の抵抗値の選択の範囲が狭くなることがあるが、インピーダンス素子Z1とインピーダンス素子Z2にダイオードD17とダイオードD19を用いることで、各スイッチング素子T1〜T6のゲート抵抗R1〜R6に与える影響を最小限にすることができ、スイッチングの自由度を高めることができる。   By configuring the protection circuit 25 in this way, a negative surge generated between the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 of the high voltage IC 4 due to switching of switching elements or external noise is prevented. Is divided by the impedance element Z1 and the clamp diodes D11 to D13, and a transient current is divided by the clamp diodes D11 to D13 connected in parallel. Further, the capacitive elements C1 to C3 are charged during the period until the clamp diodes D11 to D13 reach the ON voltage. Further, D19 constituting the impedance element Z2 has a forward transient voltage when a transient current flows, and corresponds to the voltage fluctuation generated between the anodes and cathodes of the clamp diodes D11 to D13, and the low voltage side reference of the high voltage IC4. The potential of the terminal VS0 is changed. In addition, since the gate resistances of the switching elements T1 to T6 are determined by the impedance element Z1 and the gate resistances R1 to R6 of the switching elements T1 to T6, the range of selection of the resistance values of the gate resistances R1 to R6 may be narrowed. By using the diode D17 and the diode D19 for the impedance element Z1 and the impedance element Z2, the influence on the gate resistances R1 to R6 of the switching elements T1 to T6 can be minimized, and the degree of freedom of switching is increased. Can do.

以上のように、本実施の形態における3相インバータ装置23は、保護回路25のクランプダイオードD11〜D13および容量性素子C1〜C3を接続することによって、クランプダイオードD11〜D13のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができるとともに、クランプダイオードD11〜D13より大きな順方向過渡電圧を持つインピーダンス素子Z2により、クランプダイオードD11〜D13における電圧変動に対応して低圧側基準端子VS0の電位を変動させることで、高圧側基準端子VS1〜VS3と低圧側基準端子VS0の間に発生する電圧差を抑制してマイナスサージを小さく抑えることができる。   As described above, the three-phase inverter device 23 according to the present embodiment connects the clamp diodes D11 to D13 and the capacitive elements C1 to C3 of the protection circuit 25, thereby connecting the anode and the cathode of the clamp diodes D11 to D13. The negative surge generated between the clamp diodes D11 to D13 and the impedance element Z2 having a forward transient voltage larger than that of the clamp diodes D11 to D13 can be applied to the low-voltage side reference terminal VS0 in response to voltage fluctuations in the clamp diodes D11 to D13. By varying the potential, the voltage difference generated between the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 can be suppressed, and the negative surge can be reduced.

マイナスサージを小さく抑えることができるので、素子数の少ない簡単な回路の付加により高耐圧IC4の高圧側基準端子VS1〜VS3および低圧側基準端子VS0に印加されるマイナスサージを高耐圧ICの設計基準内により確実に抑えることができ、安価に高耐圧IC4の耐圧破壊および誤動作を防止することができる。さらに、高耐圧IC4の設計変更が不要であるため、既存の高耐圧ICを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ICの破壊を防止することができる。   Since the negative surge can be kept small, the addition of a simple circuit with a small number of elements allows the negative surge applied to the high-voltage side reference terminals VS1 to VS3 and the low-voltage side reference terminal VS0 of the high voltage IC 4 to be designed for the high voltage IC. Therefore, it is possible to suppress the breakdown voltage and malfunction of the high breakdown voltage IC 4 at low cost. Furthermore, since it is not necessary to change the design of the high voltage IC 4, the present invention can be applied to an inverter device using the existing high voltage IC, and destruction of the high voltage IC of the existing device can be prevented.

実施の形態7.
図9は、この発明を実施するための実施の形態7におけるインバータ装置の回路図である。本実施の形態では、入力信号の基準電位と出力信号の基準電位とが異なる駆動回路である高耐圧ICの順方向過渡電圧が、電圧型インバータのダイオードの順方向過渡電圧よりも大きくなるようにした。図9において、3相インバータ装置26は、電圧型インバータ2と、電圧型インバータ2の駆動を行うインバータ駆動回路27とを備えている。インバータ駆動回路27の高耐圧IC28以外の構成は実施の形態1と同じである。
Embodiment 7 FIG.
FIG. 9 is a circuit diagram of an inverter device according to Embodiment 7 for carrying out the present invention. In this embodiment, the forward transient voltage of the high voltage IC, which is a drive circuit in which the reference potential of the input signal and the reference potential of the output signal are different, is larger than the forward transient voltage of the diode of the voltage-type inverter. did. In FIG. 9, the three-phase inverter device 26 includes a voltage type inverter 2 and an inverter drive circuit 27 that drives the voltage type inverter 2. The configuration of the inverter drive circuit 27 other than the high voltage IC 28 is the same as that of the first embodiment.

3相インバータ装置26において、電圧型インバータ2はスイッチング素子T1〜T6、および該スイッチング素子T1〜T6に対応してそれぞれ逆並列接続されたダイオードD1〜D6で構成される。インバータ駆動回路27の高耐圧IC28は電圧型インバータ2の各スイッチング素子T1〜T6の駆動を行う高耐圧ICである。このような構成において、スイッチング素子T1〜T6のスイッチングや外来ノイズによって極端に大きい電流変化di/dtが発生するとき、過渡電流によってダイオードD1〜D6の素子間と、高耐圧IC28の高圧側基準端子VS1〜VS3と低圧側基準端子VS0との端子間には、それぞれ順方向過渡電圧が発生する。   In the three-phase inverter device 26, the voltage type inverter 2 includes switching elements T1 to T6 and diodes D1 to D6 connected in antiparallel to the switching elements T1 to T6, respectively. The high breakdown voltage IC 28 of the inverter drive circuit 27 is a high breakdown voltage IC that drives the switching elements T1 to T6 of the voltage type inverter 2. In such a configuration, when an extremely large current change di / dt occurs due to switching of the switching elements T1 to T6 or external noise, the high-voltage side reference terminal between the elements of the diodes D1 to D6 and the high-voltage IC 28 due to the transient current. Forward transient voltages are generated between the terminals VS1 to VS3 and the low-voltage side reference terminal VS0.

ここで、3相インバータ装置26のU相に着目して説明をする。高耐圧IC28で発生する順方向過渡電圧が電圧型インバータ2のダイオードD2で発生する順方向過渡電圧より小さい場合、高耐圧IC28の高圧側基準端子VS1と低圧側基準端子VS0との間にマイナスサージが発生することとなる。このため、高耐圧IC28は、高圧側基準端子VS1と低圧側基準端子VS0との間の順方向過渡電圧がダイオードD2の順方向過渡電圧よりも大きい特性を持つ高耐圧ICとする。   Here, a description will be given focusing on the U phase of the three-phase inverter device 26. When the forward transient voltage generated in the high voltage IC 28 is smaller than the forward transient voltage generated in the diode D2 of the voltage type inverter 2, a negative surge is generated between the high voltage side reference terminal VS1 and the low voltage side reference terminal VS0 of the high voltage IC 28. Will occur. Therefore, the high voltage IC 28 is a high voltage IC having a characteristic that the forward transient voltage between the high voltage side reference terminal VS1 and the low voltage side reference terminal VS0 is larger than the forward voltage transient of the diode D2.

また、低圧側基準端子VS0の電位を高圧側基準端子VS1にクランプするために、高圧側基準端子VS1と低圧側基準端子VS0との間にアノードが低圧側基準端子VS0に接続されるようにクランプダイオードD7を接続する場合には、高耐圧IC28は、高圧側基準端子VS1と低圧側基準端子VS0との間の順方向過渡電圧が、ダイオードD2の順方向過渡電圧およびクランプダイオードD7の順方向過渡電圧と比較して最も小さくならない特性を持つ高耐圧ICとする。ここで、高耐圧IC28の順方向過渡電圧がダイオードD2の順方向過渡電圧およびクランプダイオードD7の順方向過渡電圧と比較して最も小さくならないように、ダイオードD2およびクランプダイオードD7を選択することも同義であることは言うまでもない。   Further, in order to clamp the potential of the low-voltage side reference terminal VS0 to the high-voltage side reference terminal VS1, the clamp is clamped so that the anode is connected to the low-voltage side reference terminal VS0 between the high-voltage side reference terminal VS1 and the low-voltage side reference terminal VS0. When the diode D7 is connected, the high voltage IC 28 has a forward transient voltage between the high-voltage side reference terminal VS1 and the low-voltage side reference terminal VS0, the forward transient voltage of the diode D2 and the forward transient of the clamp diode D7. A high breakdown voltage IC having characteristics that do not become the smallest compared with the voltage is obtained. Here, it is synonymous to select the diode D2 and the clamp diode D7 so that the forward transient voltage of the high voltage IC 28 is not minimized compared with the forward transient voltage of the diode D2 and the forward transient voltage of the clamp diode D7. Needless to say.

3相インバータ装置26のV相,W相についてもU相と同様に、それぞれ高耐圧IC28の高圧側基準端子VS2,VS3と低圧側基準端子VS0との間の順方向過渡電圧が、ダイオードD4,D6の順方向過渡電圧およびクランプダイオードD8,D9の順方向過渡電圧と比較して最も小さくならない特性を持つようにする。このような高耐圧IC28を用いることによって、本実施の形態における3相インバータ装置26は、マイナスサージを抑制することができる。   For the V phase and W phase of the three-phase inverter device 26 as well as the U phase, forward transient voltages between the high-voltage side reference terminals VS2 and VS3 and the low-voltage side reference terminal VS0 of the high voltage IC 28 are diode D4 and D4, respectively. Compared with the forward transient voltage of D6 and the forward transient voltages of the clamp diodes D8 and D9, the characteristics are not minimized. By using such a high voltage IC 28, the three-phase inverter device 26 in the present embodiment can suppress a negative surge.

マイナスサージを小さく抑えることができるので、素子数の少ない簡単な回路の付加により高耐圧IC28の高圧側基準端子VS1〜VS3および低圧側基準端子VS0に印加されるマイナスサージを高耐圧IC28の設計基準内により確実に抑えることができ、安価に高耐圧IC28の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ICの設計変更が不要であるため、既存の高耐圧ICを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ICの破壊を防止することができる。   Since the negative surge can be kept small, the addition of a simple circuit with a small number of elements allows the negative surge applied to the high voltage side reference terminals VS1 to VS3 and the low voltage side reference terminal VS0 of the high voltage IC 28 to be designed as a design standard for the high voltage IC 28. Therefore, it is possible to prevent the breakdown voltage and malfunction of the high breakdown voltage IC 28 at low cost. Furthermore, since it is not necessary to change the design of the high voltage IC, the present invention can be applied to an inverter device using the existing high voltage IC, and the breakdown of the high voltage IC of the existing device can be prevented.

なお、実施の形態1〜3、5〜7において、クランプダイオードに一般的なダイオードを用いる構成について示したが、これに限定するものではなく、実施の形態4で示したようなクランプダイオードにSiCショットキーバリアダイオードを用いる構成としてもよい。また、全ての実施の形態において、インピーダンス素子Z1,Z2に一般的なダイオードを用いる構成について示したが、これに限定するものではなく、SiCショットキーバリアダイオードを用いる構成としてもよい。   In the first to third and fifth to seventh embodiments, a configuration in which a general diode is used as the clamp diode has been described. However, the present invention is not limited to this, and the clamp diode shown in the fourth embodiment is not limited to SiC. A configuration using a Schottky barrier diode may also be used. In all the embodiments, a configuration using a general diode for the impedance elements Z1 and Z2 has been described. However, the configuration is not limited to this, and a configuration using a SiC Schottky barrier diode may be used.

また、すべての実施の形態において、3相インバータ装置を例にして説明したが、本発明はこれに限定するものではなく、単相インバータなどにも適用することができる。さらに、2つの並列接続されたクランプダイオードを含む保護回路を例にして説明したが、本発明はこれに限定するものではなく、高耐圧ICに印加されるマイナスサージの条件などによってクランプダイオードを1つまたは2つ以上とすることができる。   In all the embodiments, the three-phase inverter device has been described as an example. However, the present invention is not limited to this and can be applied to a single-phase inverter or the like. Furthermore, the protection circuit including two clamp diodes connected in parallel has been described as an example. However, the present invention is not limited to this, and the clamp diode is set to 1 according to the condition of a negative surge applied to the high voltage IC. Can be one or more.

この発明の実施の形態1におけるインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus in Embodiment 1 of this invention. この発明の実施の形態1におけるインピーダンス素子の一例を示す回路図である。It is a circuit diagram which shows an example of the impedance element in Embodiment 1 of this invention. この発明の実施の形態1におけるインバータ装置の1相分の主要部分の回路図である。It is a circuit diagram of the principal part for 1 phase of the inverter apparatus in Embodiment 1 of this invention. この発明の実施の形態2におけるインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus in Embodiment 2 of this invention. この発明の実施の形態3におけるインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus in Embodiment 3 of this invention. この発明の実施の形態4におけるインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus in Embodiment 4 of this invention. この発明の実施の形態5におけるインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus in Embodiment 5 of this invention. この発明の実施の形態6におけるインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus in Embodiment 6 of this invention. この発明の実施の形態7におけるインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus in Embodiment 7 of this invention.

符号の説明Explanation of symbols

1,10,13,16,19,23,26 3相インバータ装置、2 電圧型インバータ、3,11,14,17,24,27 インバータ駆動回路、4,28 高耐圧IC、5,12,15,18,21,25 保護回路、6〜8 フローティング電源、9 直流電源、20 制御回路、22 モジュール、D0,D17〜D20 インピーダンス素子のダイオード、D1〜D6 ダイオード、C1〜C3 容量性素子、D7〜D9,D11〜D13 クランプダイオード、D10 定電圧ダイオード、D14〜D16 クランプダイオード(SiCショットキーバリアダイオード)、J1 特殊配線、N,P 電源端子、T1〜T6 スイッチング素子、U,V,W 出力端子、Z1,Z2 インピーダンス素子。   1, 10, 13, 16, 19, 23, 26 3-phase inverter device, 2-voltage inverter, 3, 11, 14, 17, 24, 27 Inverter drive circuit, 4, 28 High voltage IC, 5, 12, 15 , 18, 21, 25 Protection circuit, 6 to 8 floating power supply, 9 DC power supply, 20 control circuit, 22 modules, D0, D17 to D20 impedance element diode, D1 to D6 diode, C1 to C3 capacitive element, D7 to D9, D11 to D13 Clamp diode, D10 constant voltage diode, D14 to D16 clamp diode (SiC Schottky barrier diode), J1 special wiring, N, P power supply terminal, T1 to T6 switching element, U, V, W output terminal, Z1, Z2 Impedance elements.

Claims (13)

直流電源の正負極間に接続され、少なくとも1対のスイッチング素子によって構成されるインバータ回路と、
入力信号の基準電位と出力信号の基準電位とが異なる駆動回路を有し、前記スイッチング素子を駆動するインバータ駆動回路とを備え、
前記インバータ駆動回路は、前記駆動回路の高電位側の信号の基準となる電位が印加される高圧側基準端子にカソードが接続されるダイオードによって構成され、前記ダイオードのアノード側接続点の電位を前記高圧側基準端子の電位にクランプするクランプ回路部と、
前記ダイオードに並列接続される容量性素子からなる充電回路部と、
前記ダイオードのアノード側接続点と前記直流電源の負極との間、および前記ダイオードのカソード側接続点と前記1対のスイッチング素子を構成する各スイッチング素子の接続点との間のうちの少なくともいずれか一方を分圧する分圧回路部とを有することを特徴とするインバータ装置。
An inverter circuit connected between the positive and negative electrodes of a DC power source and configured by at least one pair of switching elements;
A drive circuit in which a reference potential of an input signal and a reference potential of an output signal are different, and an inverter drive circuit that drives the switching element;
The inverter drive circuit is configured by a diode having a cathode connected to a high-voltage side reference terminal to which a potential serving as a reference of a signal on the high potential side of the drive circuit is applied, and the potential at the anode side connection point of the diode is A clamp circuit for clamping to the potential of the high-voltage side reference terminal;
A charging circuit unit composed of a capacitive element connected in parallel to the diode;
At least one of the connection point between the anode side of the diode and the negative electrode of the DC power supply, and the connection point between the cathode side connection point of the diode and each switching element constituting the pair of switching elements An inverter device comprising: a voltage dividing circuit section that divides one side.
前記クランプ回路部のダイオードは、複数のダイオードの並列体で構成されることを特徴とする請求項1に記載のインバータ装置。 The inverter device according to claim 1, wherein the diode of the clamp circuit unit includes a parallel body of a plurality of diodes. 直流電源の正負極間に接続され、少なくとも1対のスイッチング素子によって構成されるインバータ回路と、
入力信号の基準電位と出力信号の基準電位とが異なる駆動回路を有し、前記スイッチング素子を駆動するインバータ駆動回路とを備え、
前記インバータ駆動回路は、前記駆動回路の高電位側の信号の基準となる電位が印加される高圧側基準端子にカソードが接続される複数のダイオードの並列体によって構成され、前記複数のダイオードのアノード側接続点の電位を前記高圧側基準端子の電位にクランプするクランプ回路部と、
前記複数のダイオードのアノード側接続点と前記直流電源の負極との間、および前記複数のダイオードのカソード側接続点と前記1対のスイッチング素子を構成する各スイッチング素子の接続点との間のうちの少なくともいずれか一方を分圧する分圧回路部とを有することを特徴とするインバータ装置。
An inverter circuit connected between the positive and negative electrodes of a DC power source and configured by at least one pair of switching elements;
A drive circuit in which a reference potential of an input signal and a reference potential of an output signal are different, and an inverter drive circuit that drives the switching element;
The inverter drive circuit is configured by a parallel body of a plurality of diodes having a cathode connected to a high-voltage side reference terminal to which a potential serving as a reference of a signal on the high potential side of the drive circuit is applied, and anodes of the plurality of diodes A clamp circuit section for clamping the potential of the side connection point to the potential of the high-voltage side reference terminal;
Between the anode side connection point of the plurality of diodes and the negative electrode of the DC power supply, and between the cathode side connection point of the plurality of diodes and the connection point of each switching element constituting the pair of switching elements An inverter device comprising: a voltage dividing circuit section that divides at least one of the voltage dividing circuits.
前記ダイオードのアノード側接続点と前記駆動回路の低圧側基準端子との間、および前記ダイオードのカソード側接続点と前記駆動回路の高圧側基準端子との間のうちの少なくともいずれか一方を分圧する第2分圧回路部と備えたことを特徴とする請求項1ないし3のいずれか1項に記載のインバータ装置。 Voltage-dividing at least one of the anode-side connection point of the diode and the low-voltage side reference terminal of the drive circuit, and between the cathode-side connection point of the diode and the high-voltage side reference terminal of the drive circuit is divided. The inverter device according to claim 1, further comprising a second voltage dividing circuit unit. 前記第2分圧回路部は、順方向過渡電圧を有する配線からなることを特徴とする請求項4に記載のインバータ装置。 5. The inverter device according to claim 4, wherein the second voltage dividing circuit portion is formed of a wiring having a forward transient voltage. 前記第2分圧回路部は、アノードが前記駆動回路側に接続されたダイオードを有することを特徴とする請求項4に記載のインバータ装置。 The inverter device according to claim 4, wherein the second voltage dividing circuit unit includes a diode having an anode connected to the drive circuit side. 前記第2分圧回路部は、互いに逆方向に並列接続されたダイオードを有することを特徴とする請求項4に記載のインバータ装置。 The inverter device according to claim 4, wherein the second voltage dividing circuit unit includes diodes connected in parallel in opposite directions. 前記第2分圧回路部のダイオードは、SiCショットキーバリアダイオードからなることを特徴とする請求項6または7に記載のインバータ装置。 8. The inverter device according to claim 6, wherein the diode of the second voltage dividing circuit unit is formed of a SiC Schottky barrier diode. 前記分圧回路部は、カソードが前記インバータ回路側に接続されたダイオードを有することを特徴とする請求項1ないし8のいずれか1項に記載のインバータ装置。 The inverter device according to any one of claims 1 to 8, wherein the voltage dividing circuit section includes a diode having a cathode connected to the inverter circuit side. 前記分圧回路部は、互いに逆方向に並列接続されたダイオードを有することを特徴とする請求項1ないし8のいずれか1項に記載のインバータ装置。 The inverter device according to claim 1, wherein the voltage dividing circuit section includes diodes connected in parallel in opposite directions. 前記分圧回路部のダイオードは、SiCショットキーバリアダイオードからなることを特徴とする請求項9または10に記載のインバータ装置。 11. The inverter device according to claim 9, wherein the diode of the voltage dividing circuit unit includes a SiC Schottky barrier diode. 前記クランプ回路部のダイオードは、SiCショットキーバリアダイオードからなることを特徴とする請求項1ないし11のいずれか1項に記載のインバータ装置。 The inverter device according to any one of claims 1 to 11, wherein the diode of the clamp circuit unit includes a SiC Schottky barrier diode. 前記駆動回路は、前記低圧側基準端子と前記高圧側基準端子との間に接続された前記ダイオードによって生じる順方向過渡電圧より大きい順方向過渡電圧を生じることを特徴とする請求項1ないし12のいずれか1項に記載のインバータ装置。 13. The driving circuit generates a forward transient voltage larger than a forward transient voltage generated by the diode connected between the low-voltage reference terminal and the high-voltage reference terminal. The inverter device according to any one of the above.
JP2008252688A 2008-09-30 2008-09-30 Inverter device Expired - Fee Related JP4992876B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008252688A JP4992876B2 (en) 2008-09-30 2008-09-30 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008252688A JP4992876B2 (en) 2008-09-30 2008-09-30 Inverter device

Publications (2)

Publication Number Publication Date
JP2010088175A true JP2010088175A (en) 2010-04-15
JP4992876B2 JP4992876B2 (en) 2012-08-08

Family

ID=42251586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008252688A Expired - Fee Related JP4992876B2 (en) 2008-09-30 2008-09-30 Inverter device

Country Status (1)

Country Link
JP (1) JP4992876B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012140774A1 (en) * 2011-04-15 2012-10-18 三菱電機株式会社 Power converter-integrated motor for passenger conveyer
WO2014027524A1 (en) * 2012-08-14 2014-02-20 住友電気工業株式会社 Semiconductor module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020620U (en) * 1983-07-20 1985-02-13 カルソニックカンセイ株式会社 voltage regulator
JPH1042575A (en) * 1996-07-23 1998-02-13 Mitsubishi Electric Corp Inverter device
JPH10248243A (en) * 1997-02-28 1998-09-14 Fuji Electric Co Ltd Power conversion circuit
WO2001059918A1 (en) * 2000-02-09 2001-08-16 Mitsubishi Denki Kabushiki Kaisha Inverter device
JP2001245466A (en) * 2000-02-28 2001-09-07 Hitachi Ltd Electric power converter
JP2002223573A (en) * 2001-01-24 2002-08-09 Toshiba Corp Three-level power conversion device
JP2002374676A (en) * 2001-06-14 2002-12-26 Hiroshi Kawashima Voltage converter circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020620U (en) * 1983-07-20 1985-02-13 カルソニックカンセイ株式会社 voltage regulator
JPH1042575A (en) * 1996-07-23 1998-02-13 Mitsubishi Electric Corp Inverter device
JPH10248243A (en) * 1997-02-28 1998-09-14 Fuji Electric Co Ltd Power conversion circuit
WO2001059918A1 (en) * 2000-02-09 2001-08-16 Mitsubishi Denki Kabushiki Kaisha Inverter device
JP2001245466A (en) * 2000-02-28 2001-09-07 Hitachi Ltd Electric power converter
JP2002223573A (en) * 2001-01-24 2002-08-09 Toshiba Corp Three-level power conversion device
JP2002374676A (en) * 2001-06-14 2002-12-26 Hiroshi Kawashima Voltage converter circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012140774A1 (en) * 2011-04-15 2012-10-18 三菱電機株式会社 Power converter-integrated motor for passenger conveyer
WO2014027524A1 (en) * 2012-08-14 2014-02-20 住友電気工業株式会社 Semiconductor module

Also Published As

Publication number Publication date
JP4992876B2 (en) 2012-08-08

Similar Documents

Publication Publication Date Title
US10224921B2 (en) Semiconductor device and electric power control apparatus
US8213146B2 (en) Semiconductor power conversion apparatus
JP2006042410A (en) Snubber device
CN107181420B (en) Inverter driving device and semiconductor module
JP2001245466A (en) Electric power converter
JP2016207827A (en) Semiconductor device
US7696650B2 (en) Driving circuit for switching elements
JPH11299221A (en) Drive circuit for power element
RU2706732C1 (en) Exciter
JPWO2019038957A1 (en) Control circuit and power conversion device
EP3297029B1 (en) Semiconductor device and power control device
JP5929277B2 (en) 3-level power converter
JP4675910B2 (en) Inverter device
JP6714834B2 (en) 3-level power conversion circuit
JP4992876B2 (en) Inverter device
JP2017130520A (en) Power module, three-phase inverter system, and inspection method of power module
JP2009148077A (en) Voltage-driven semiconductor module and power converter using same
CN111865128A (en) Power module and power circuit with integrated surge voltage limiting element
US6680630B1 (en) Driver circuit for power device
US6756825B2 (en) Power device driving circuit
JP7540249B2 (en) Semiconductor Module
CN112054019B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
US10629587B2 (en) Protection circuit and protection circuit system
EP4425780A1 (en) Semiconductor arrangement and semiconductor module arrangement
CN111220838B (en) Semiconductor device with a plurality of semiconductor chips

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees