JP2010078732A - Actuator device - Google Patents

Actuator device Download PDF

Info

Publication number
JP2010078732A
JP2010078732A JP2008245040A JP2008245040A JP2010078732A JP 2010078732 A JP2010078732 A JP 2010078732A JP 2008245040 A JP2008245040 A JP 2008245040A JP 2008245040 A JP2008245040 A JP 2008245040A JP 2010078732 A JP2010078732 A JP 2010078732A
Authority
JP
Japan
Prior art keywords
signal
shape memory
memory alloy
resistance value
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008245040A
Other languages
Japanese (ja)
Inventor
Minoru Takeda
稔 竹田
Hideki Sato
秀樹 佐藤
Shuichi Inoue
秀一 井上
Kenji Momotake
健二 百武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Precision Inc
Original Assignee
Seiko Precision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Precision Inc filed Critical Seiko Precision Inc
Priority to JP2008245040A priority Critical patent/JP2010078732A/en
Publication of JP2010078732A publication Critical patent/JP2010078732A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an actuator device capable of achieving fine and high-speed position control. <P>SOLUTION: The device includes a high input-resistance differential amplifying circuit 61 for detecting a resistance value of a shape memory alloy 2, and for output of the first detection signal; a high input-resistance differential amplifying circuit 62 for detecting a resistance value of a reference resistance, and for output of the second detection signal; logarithmic amplifying circuits 63, 64 for performing logarithmic conversion processing respectively to the first and second detection signals, and for output of the first and second logarithmic signals; a subtraction circuit 65 for output of a difference signal between the first and second logarithmic signals; an inverse logarithmic amplifying circuit 66 for performing inverse logarithmic conversion processing to the difference signal, and for output of a ratio signal between the resistance value of the shape memory alloy 2 and the resistance value of the reference resistance; and a feedback control part 6 for detecting displacement of a lens position based on the ratio signal, and for output of a feedback signal S1 to a PWM driving part 1. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、アクチュエータ装置に関する。より詳しくは、形状記憶合金を利用したアクチュエータ装置に関する。   The present invention relates to an actuator device. More specifically, the present invention relates to an actuator device using a shape memory alloy.

近年、カメラその他の撮像装置のオートフォーカス機構において、鏡筒内のレンズの位置を変位させる手段として形状記憶合金を使用する提案がなされている。形状記憶合金は、例えば細線状のワイヤやコイルばねで構成されている。このような形状記憶合金は、電流を流して加熱すると収縮するとともに、その抵抗値が変化する性質がある。したがって、形状記憶合金が電流に応じて伸縮する性質を利用してオートフォーカス機構のレンズの位置を変位させることができる。   In recent years, proposals have been made to use shape memory alloys as means for displacing the position of a lens in a lens barrel in an autofocus mechanism of a camera or other imaging device. The shape memory alloy is composed of, for example, a fine wire or a coil spring. Such a shape memory alloy has the property that when it is heated by passing an electric current, it shrinks and its resistance value changes. Therefore, the position of the lens of the autofocus mechanism can be displaced using the property that the shape memory alloy expands and contracts according to the current.

形状記憶合金に電力を供給する手段としては、電圧制御やPWM(パルス幅変調)制御が用いられている。特に、PWM制御の場合には、一定の振幅及び周期のパルス信号のデューティ比を変化させて、形状記憶合金に供給する電力をデジタル信号によって制御するので、マイクロコンピュータ等を利用したフィードバック回路を比較的簡単に構築することができる。   As means for supplying power to the shape memory alloy, voltage control or PWM (pulse width modulation) control is used. In particular, in the case of PWM control, the power supplied to the shape memory alloy is controlled by a digital signal by changing the duty ratio of a pulse signal having a constant amplitude and period, so a feedback circuit using a microcomputer or the like is compared. Can be constructed easily.

形状記憶合金を用いた位置制御として、例えば、特許文献1のSMAアクチュエータ装置においては、カメラのオートフォーカスやズーム機構を備えるレンズモジュール等に形状記憶合金を応用するものであり、基準クロックにより計測と加熱制御とを交互に行うようになっている。特許文献1によれば、ブリッジ回路のポジション設定部の電位とSMAアクチュエータの電位を比較し、基準クロックがハイになったときに、比較器の出力信号に応じて、SMAアクチュエータの電位が設定部の電位より高くなって加熱が必要な場合には、SMAアクチュエータを通電加熱し、SMAアクチュエータに電位が設定部の電位以下で加熱が不要な場合には、SMAアクチュエータには通電は行わないようになっている。   As position control using a shape memory alloy, for example, in the SMA actuator device of Patent Document 1, the shape memory alloy is applied to a lens module having a camera autofocus or zoom mechanism, and is measured by a reference clock. Heating control is performed alternately. According to Patent Document 1, the potential of the position setting unit of the bridge circuit is compared with the potential of the SMA actuator. When the reference clock becomes high, the potential of the SMA actuator is set according to the output signal of the comparator. The SMA actuator is energized and heated when the electric potential is higher than the electric potential of the SMA actuator, and the SMA actuator is not energized when the electric potential of the SMA actuator is equal to or lower than the potential of the set portion. It has become.

また、特許文献2の位置制御装置においては、内視鏡の湾曲部に湾曲量制御に形状記憶合金を応用し、形状記憶合金の変位に基づいてアクチュエータが動作するものである。特許文献2によれば、アクチュエータを駆動する直前に、2つの形状記憶合金の各抵抗値の最大値及び最小値をそれぞれ検出して記憶部に記憶する。具体的には、形状記憶合金を充分に冷却しておき、そのときの抵抗値の最大値を検出して記憶し、充分な電流を供給して形状記憶合金が変形動作を終了する充分な時間が経過した後に、そのときの抵抗値の最小値を検出して記憶する。   Further, in the position control device of Patent Document 2, a shape memory alloy is applied to the bending amount control of the bending portion of the endoscope, and the actuator operates based on the displacement of the shape memory alloy. According to Patent Document 2, immediately before the actuator is driven, the maximum value and the minimum value of the resistance values of the two shape memory alloys are detected and stored in the storage unit. Specifically, the shape memory alloy is sufficiently cooled, the maximum value of the resistance value at that time is detected and stored, and sufficient time is supplied to supply the sufficient current to finish the deformation operation of the shape memory alloy. After elapses, the minimum resistance value at that time is detected and stored.

特開2007−211754号公報(段落番号0007、図1参照)Japanese Unexamined Patent Publication No. 2007-2111754 (paragraph number 0007, see FIG. 1) 特許2769351号公報(実施例参照)Japanese Patent No. 2769351 (see Examples)

しかしながら、特許文献1の場合には、形状記憶合金の未知の抵抗値を測定することによってレンズモジュールの位置を制御するものではない。例えば、図1において、ブリッジ回路2のA点(R3とR4及びR5の中点)の電位と、B点(SMA7とR2の中点)の電位を比較器(コンパレータ3)で比較して、ハイレベル又はローレベルの2値の比較結果によって、形状記憶合金の通電をON/OFF制御する構成になっているので、オートフォーカス機構のレンズの位置をきめ細かく制御することは困難である。   However, in the case of Patent Document 1, the position of the lens module is not controlled by measuring an unknown resistance value of the shape memory alloy. For example, in FIG. 1, the potential at point A (midpoint of R3, R4, and R5) of the bridge circuit 2 is compared with the potential at point B (midpoint of SMA7 and R2) by a comparator (comparator 3). Since the configuration is such that the energization of the shape memory alloy is ON / OFF controlled based on the binary comparison result of the high level or the low level, it is difficult to finely control the lens position of the autofocus mechanism.

一方、特許文献2の場合には、位置制御を行うごとに形状記憶合金を充分に冷却して最大抵抗値を検出し、次に形状記憶合金を充分に加熱して最小抵抗値を検出する必要があるので、例えば、撮像装置のオートフォーカス機構のレンズ位置の制御のように、高速な位置制御を必要とする場合には、適切な制御を行うことができない。   On the other hand, in the case of Patent Document 2, it is necessary to sufficiently cool the shape memory alloy to detect the maximum resistance value every time position control is performed, and then to sufficiently heat the shape memory alloy to detect the minimum resistance value. Therefore, for example, when high-speed position control is required, such as control of the lens position of the autofocus mechanism of the imaging apparatus, appropriate control cannot be performed.

本発明は、上記課題を解決するものであり、きめ細かく高速な位置制御を実現できるアクチュエータ装置を提供することを目的とする。   The present invention solves the above-described problems, and an object thereof is to provide an actuator device that can realize fine and high-speed position control.

上記目的を達成するため、本発明に係るアクチュエータ装置は、供給される駆動信号に応じて伸縮して所定の制御対象を変位させる形状記憶合金と、前記形状記憶合金に接続された基準抵抗と、前記形状記憶合金及び前記基準抵抗に対して駆動信号を供給する駆動手段と、前記形状記憶合金の抵抗値を検出して第1の検出信号を出力する第1の検出手段と、前記基準抵抗の抵抗値を検出して第2の検出信号を出力する第2の検出手段と、前記第1の検出信号に対して対数変換処理を行って第2の対数信号を出力する第1の対数変換手段と、前記第2の検出信号に対して対数変換処理を行って第2の対数信号を出力する第2の対数変換手段と、前記第1の対数信号と前記第2の対数信号との差分を算出して差信号を出力する減算手段と、前記差信号に対して逆対数変換処理を行って前記形状記憶合金の抵抗値と前記基準抵抗の抵抗値との比を表す比信号を出力する逆対数変換手段と、前記比信号に基づいて前記制御対象の変位量を検出して前記駆動手段に帰還すべき情報を担うフィードバック信号を出力する帰還制御手段と、を備えることを特徴とする。   In order to achieve the above object, an actuator device according to the present invention includes a shape memory alloy that expands and contracts according to a supplied drive signal to displace a predetermined control object, and a reference resistor connected to the shape memory alloy, Drive means for supplying a drive signal to the shape memory alloy and the reference resistance; first detection means for detecting a resistance value of the shape memory alloy and outputting a first detection signal; Second detection means for detecting a resistance value and outputting a second detection signal; and first logarithmic conversion means for performing a logarithmic conversion process on the first detection signal and outputting a second logarithmic signal. A second logarithmic conversion unit that performs logarithmic conversion processing on the second detection signal and outputs a second logarithmic signal; and a difference between the first logarithmic signal and the second logarithmic signal. Subtracting means for calculating and outputting a difference signal; An inverse logarithmic conversion means for performing a reverse logarithmic conversion process on the signal and outputting a ratio signal representing a ratio between the resistance value of the shape memory alloy and the resistance value of the reference resistance; and the control object based on the ratio signal And feedback control means for outputting a feedback signal carrying information to be fed back to the driving means.

本発明に係るアクチュエータ装置において、前記第1の検出手段は、前記形状記憶合金に供給された駆動信号の電流値に応じて伸縮すると同時に変化する抵抗値を検出し、前記帰還制御手段は、当該抵抗値の変化に基づいて前記形状記憶合金の伸縮による前記制御対象の変位量を検出することを特徴とする。   In the actuator device according to the present invention, the first detection means detects a resistance value that changes simultaneously with expansion and contraction according to the current value of the drive signal supplied to the shape memory alloy, and the feedback control means The displacement amount of the controlled object due to expansion and contraction of the shape memory alloy is detected based on a change in resistance value.

また、本発明に係るアクチュエータ装置において、前記駆動手段は、前記形状記憶合金の抵抗値の変化に依存しない電流値の駆動信号を前記形状記憶合金及び前記基準抵抗に対して供給し、前記第1の検出手段及び前記第2の検出手段は、前記形状記憶合金及び前記基準抵抗を流れる電流値と抵抗値との積で表されるそれぞれの端子電圧を検出することを特徴とする。   Further, in the actuator device according to the present invention, the drive means supplies a drive signal having a current value independent of a change in the resistance value of the shape memory alloy to the shape memory alloy and the reference resistor, and The detecting means and the second detecting means detect each terminal voltage represented by a product of a current value and a resistance value flowing through the shape memory alloy and the reference resistance.

また、本発明に係るアクチュエータ装置において、前記制御対象は、オートフォーカス機構の光学手段を有する撮像装置であり、前記形状記憶合金は、前記駆動手段から供給される駆動信号に応じて伸縮して前記オートフォーカス機構のレンズを変位させることを特徴とする。   In the actuator device according to the present invention, the control target is an imaging device having an optical unit of an autofocus mechanism, and the shape memory alloy expands and contracts according to a drive signal supplied from the drive unit. The lens of the autofocus mechanism is displaced.

本発明によれば、きめ細かく高速な位置制御を実現できる。したがって、例えば、デジタルカメラやカメラ付き携帯電話の撮像装置のオートフォーカス機構のレンズ位置の制御に適したアクチュエータ装置を提供することができる。   According to the present invention, fine and high-speed position control can be realized. Therefore, for example, an actuator device suitable for controlling the lens position of an autofocus mechanism of an imaging device of a digital camera or a mobile phone with a camera can be provided.

以下、本発明に係るアクチュエータ装置の第1ないし第3実施の形態及び変形例について、デジタルカメラやカメラ付き携帯電話等のオートフォーカス機構を有する撮像装置を制御対象とした場合を例に採って、図を参照して説明する。   Hereinafter, with respect to the first to third embodiments and modifications of the actuator device according to the present invention, taking as an example a case where an imaging device having an autofocus mechanism such as a digital camera or a mobile phone with a camera is a control target, This will be described with reference to the drawings.

図1は、第1実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図1において、PWM駆動部1は、D/A変換回路、PWM信号発生回路、6ビット構成のマイクロコンピュータ等(いずれも図示せず)で構成され、6ビットの入力信号S1に応じて、64ステップのデューティ比のPWM信号S2を出力する。   FIG. 1 is a block diagram showing the configuration of the actuator device according to the first embodiment. In FIG. 1, a PWM drive unit 1 is composed of a D / A conversion circuit, a PWM signal generation circuit, a 6-bit microcomputer, and the like (none of them are shown), and 64 according to a 6-bit input signal S1. The step duty ratio PWM signal S2 is output.

SMA(Shape Memory Alloy:形状記憶合金)2は、例えば細線状のワイヤで構成され、PWM駆動部1から入力されるPWM信号による電流値に応じて伸縮し、光学システム3のオートフォーカス機構に対する作用力A1を変化させてレンズの位置を調整する。   The SMA (Shape Memory Alloy) 2 is composed of, for example, a thin wire, and expands and contracts in accordance with the current value of the PWM signal input from the PWM drive unit 1 to act on the autofocus mechanism of the optical system 3. The position of the lens is adjusted by changing the force A1.

光学システム3は、SMA2の作用力によってレンズの位置が調整されるオートフォーカス機構、CCDやCMOS等の撮像素子、画像処理回路等(いずれも図示せず)で構成されている。光学システム3は、画像処理回路から被写体の輪郭の画像から得られる10ビットのエッジ信号S3を出力する。エッジ信号S3は、フォーカスが合ったときにレベルが最大となり、フォーカスが外れるほどレベルが小さくなるので、オートフォーカスの検出信号として広く利用されている。   The optical system 3 includes an autofocus mechanism in which the lens position is adjusted by the acting force of the SMA 2, an image pickup device such as a CCD or CMOS, an image processing circuit, and the like (none of which are shown). The optical system 3 outputs a 10-bit edge signal S3 obtained from the image of the contour of the subject from the image processing circuit. The edge signal S3 has a maximum level when the focus is achieved, and the level decreases as the focus is removed. Therefore, the edge signal S3 is widely used as an autofocus detection signal.

フィードバック制御部4は、光学システム3から出力されるフォーカスの状態を検出するためのエッジ信号S3及び目標値の信号S5に基づいて、増幅処理、波形整形処理、インピーダンス変換処理等の信号処理を施して、PWM駆動部1に帰還すべき情報を担う10ビットのフィードバック信号S4を出力する。目標値の信号S5は、例えば、鏡筒の機構部やスイッチの操作によって設定された遠景撮影や近景撮影のズーム設定値である。   The feedback control unit 4 performs signal processing such as amplification processing, waveform shaping processing, and impedance conversion processing based on the edge signal S3 for detecting the focus state output from the optical system 3 and the target value signal S5. Thus, a 10-bit feedback signal S4 carrying information to be fed back to the PWM drive unit 1 is output. The target value signal S5 is, for example, a zoom setting value for far-field shooting or foreground shooting set by operating a mechanical part of the lens barrel or a switch.

デルタシグマ変調部5は、フィードバック制御部4から入力される10ビットのフィードバック信号S4を6ビットのデジタル信号にビット変換(削減)して、PWM駆動部1に供給すべき入力信号S1として出力する。ビット変換の詳細については後述する。   The delta-sigma modulation unit 5 performs bit conversion (reduction) of the 10-bit feedback signal S4 input from the feedback control unit 4 into a 6-bit digital signal, and outputs it as the input signal S1 to be supplied to the PWM drive unit 1 . Details of the bit conversion will be described later.

図1において、PWM駆動部1は、生成したデジタルのPWM信号を直接SMA2に供給する構成になっているが、第1実施の形態の変形例として、PWM信号をデジタルからアナログに変換してSMA2に供給してもよい。図2は、第1実施の形態の変形例によるPWM駆動部1を示すブロック図及び回路図である。図2(1)において、PWM発生回路11は、図1のデルタシグマ変調部5から供給される6ビットの入力信号S1に応じて、64ステップのデューティ比からなるPWM信号S11を出力する。LPF(ローパスフィルタ)回路または平滑回路12は、そのPWM信号S11を積分して鋸歯状波のアナログ信号に変換して出力する。V/I変換回路13は、その鋸歯状波のアナログ信号を電流に変換して出力する。   In FIG. 1, the PWM drive unit 1 is configured to supply the generated digital PWM signal directly to the SMA 2. However, as a modification of the first embodiment, the PWM signal is converted from digital to analog to convert the SMA 2. May be supplied. FIG. 2 is a block diagram and a circuit diagram showing a PWM drive unit 1 according to a modification of the first embodiment. 2 (1), the PWM generation circuit 11 outputs a PWM signal S11 having a duty ratio of 64 steps in accordance with the 6-bit input signal S1 supplied from the delta-sigma modulation unit 5 in FIG. An LPF (low-pass filter) circuit or smoothing circuit 12 integrates the PWM signal S11, converts it into a sawtooth analog signal, and outputs it. The V / I conversion circuit 13 converts the sawtooth analog signal into a current and outputs the current.

図2(2)は、図2(1)のLPF回路12及びV/I変換回路13の具体的な実施例の回路図である。図2(2)において、パッシブ型の1次LPF回路12は、直列抵抗Riと並列コンデンサCからなる積分回路であり、PWM信号S11を積分(フィルタリング)して電圧Vcの鋸歯状波のアナログ信号S12に変換して出力する。V/I変換回路13は、高い入力インピーダンスのオペアンプOP、電流設定用抵抗(帰還抵抗)Rf、NPNトランジスタTr、保護抵抗Rp1、Rp2で構成されている。このV/I変換回路13においては、オペアンプOPの反転入力の電圧が非反転入力のVcと等しくなる。したがって、If・Rf=Vcとなり、If=Vc/Rfで表される電圧Vcに比例した電流Ifの入力信号S2がSMA2に供給される。すなわち、負荷であるSMA2の抵抗値が変化しても負荷電流Ifは変化せず、SMA2の両端の電圧が変化することになる。   FIG. 2B is a circuit diagram of a specific example of the LPF circuit 12 and the V / I conversion circuit 13 of FIG. In FIG. 2 (2), a passive primary LPF circuit 12 is an integrating circuit composed of a series resistor Ri and a parallel capacitor C, and integrates (filters) the PWM signal S11 to provide a sawtooth wave analog signal having a voltage Vc. Convert to S12 and output. The V / I conversion circuit 13 includes an operational amplifier OP having a high input impedance, a current setting resistor (feedback resistor) Rf, an NPN transistor Tr, and protective resistors Rp1 and Rp2. In the V / I conversion circuit 13, the voltage at the inverting input of the operational amplifier OP is equal to Vc at the non-inverting input. Therefore, If · Rf = Vc, and the input signal S2 of the current If proportional to the voltage Vc represented by If = Vc / Rf is supplied to the SMA2. That is, even if the resistance value of the load SMA2 changes, the load current If does not change, and the voltage across the SMA2 changes.

図3は、図1のデルタシグマ変調部5の内部回路を示すブロック図である。図3において、デルタシグマ変調部5は、量子化回路51、加算回路(あるいは減算回路)52、遅延回路53、乗算回路54、加算回路55で構成されている。すなわち、図3に示すように、デルタシグマ変調部5は、量子化回路51で発生する量子化ノイズを入力側に帰還する事により高域上がりの微分特性を与える1次ノイズシェーピングの動作を行う。   FIG. 3 is a block diagram showing an internal circuit of the delta-sigma modulation unit 5 of FIG. In FIG. 3, the delta sigma modulation unit 5 includes a quantization circuit 51, an addition circuit (or subtraction circuit) 52, a delay circuit 53, a multiplication circuit 54, and an addition circuit 55. That is, as shown in FIG. 3, the delta-sigma modulation unit 5 performs a primary noise shaping operation that gives a differential characteristic that rises higher by returning the quantization noise generated in the quantization circuit 51 to the input side. .

上記したように、デルタシグマ変調部5には10ビットのフィードバック信号S4が入力され、加算回路55を経て量子化回路51に入力される。量子化回路51においては、その入力信号S51と相関性のない量子化ノイズNqが発生する。この量子化ノイズNqは、加算回路52において量子化回路51の出力信号S1から量子化回路51への入力信号S51を減算してS52として出力(抽出)される。加算回路52の出力信号S52(=Nq)の量子化ノイズの成分は、z−1の伝達関数の遅延回路53に入力されて、1サンプリング時間fsだけ遅延される。遅延回路53の出力信号S53(=Nq・z−1)が乗算回路54に入力されて、係数a1(この場合は−1)と乗算され、その出力信号S54(=−Nq・z−1)が加算回路55に入力されて、入力信号S4と加算され、量子化回路51の入力信号S51(=S4−Nq・z−1)となる。この結果、量子化回路51の出力信号、すなわちデルタシグマ変調部5の出力信号S1は、下記の式で表される。
S1=S4+Nq(1−z−1
As described above, the 10-bit feedback signal S4 is input to the delta-sigma modulation unit 5, and is input to the quantization circuit 51 via the addition circuit 55. In the quantization circuit 51, a quantization noise Nq having no correlation with the input signal S51 is generated. The quantization noise Nq is output (extracted) as S52 by subtracting the input signal S51 to the quantization circuit 51 from the output signal S1 of the quantization circuit 51 in the addition circuit 52. The quantization noise component of the output signal S52 (= Nq) of the adder circuit 52 is input to the delay circuit 53 of the transfer function of z −1 and is delayed by one sampling time fs. The output signal S53 (= Nq · z −1 ) of the delay circuit 53 is input to the multiplication circuit 54, multiplied by the coefficient a1 (in this case, −1), and the output signal S54 (= −Nq · z −1 ). Is added to the adder circuit 55 and added to the input signal S4 to become the input signal S51 (= S4-Nq · z −1 ) of the quantizer 51. As a result, the output signal of the quantization circuit 51, that is, the output signal S1 of the delta-sigma modulation unit 5 is expressed by the following equation.
S1 = S4 + Nq (1-z −1 )

図4は、図1のデルタシグマ変調部5によって10ビットの入力信号S4が6ビットの出力信号に変換される内容を示す図である。無信号を表す0は除外して、10ビットの入力ビット信号S4は「0000000001」から「1111111111」までのレベル1からレベル1023で表される。これに対して、6ビットの出力ビット信号S1は「000001」から「111111」までのレベル1からレベル63で表される。また、正規化数である10進表示によって両者の対応関係を示す。   FIG. 4 is a diagram showing the contents of the 10-bit input signal S4 converted into the 6-bit output signal by the delta-sigma modulation unit 5 of FIG. Excluding 0 representing no signal, the 10-bit input bit signal S4 is represented by level 1 to level 1023 from “0000000001” to “1111111111”. On the other hand, the 6-bit output bit signal S1 is represented by level 1 to level 63 from “000001” to “111111”. In addition, the correspondence between the two is indicated by a decimal display that is a normalized number.

図4において、入力ビット信号S4が「1000000000」(512レベル)の場合は、正規化数が「0.5」すなわちフルスケールの50%に相当し、その出力ビット信号S1は「100000」(32レベル)となる。例えば、522(512+10)レベルの入力ビット信号S4が入力された場合には、
S4=0.5+10/1024
となる。この状態でサンプリング時間tが0,Ts,2Ts,3Ts,4Ts,5Ts(6Ts以上は省略)のときの量子化回路51の入力信号S51、出力信号S1、量子化ノイズNqは下記の式で表される。
S51(t=0)=0.5+10/1024
S51(t=Ts)=0.5+20/1024
S51(t=2Ts)=0.5+14/1024
S51(t=3Ts)=0.5+24/1024
S51(t=4Ts)=0.5+18/1024
S51(t=5Ts)=0.5+12/1024
S1(t=0)=32レベル=32/64=0.5
S1(t=Ts)=32レベル=33/64=0.5+1/64
S1(t=2Ts)=32レベル=32/64=0.5
S1(t=3Ts)=32レベル=33/64=0.5+1/64
S1(t=4Ts)=32レベル=33/64=0.5+1/64
S1(t=5Ts)=32レベル=32/64=0.5
Nq(t=0)=−10/1024
Nq(t=Ts)=−4/1024
Nq(t=2Ts)=−14/1024
Nq(t=3Ts)=−8/1024
Nq(t=4Ts)=−2/1024
Nq(t=5Ts)=−12/1024
In FIG. 4, when the input bit signal S4 is “1000000000” (512 level), the normalized number corresponds to “0.5”, that is, 50% of the full scale, and the output bit signal S1 is “100,000” (32 Level). For example, when an input bit signal S4 of 522 (512 + 10) level is input,
S4 = 0.5 + 10/1024
It becomes. In this state, when the sampling time t is 0, Ts, 2Ts, 3Ts, 4Ts, 5Ts (more than 6Ts is omitted), the input signal S51, the output signal S1, and the quantization noise Nq of the quantization circuit 51 are expressed by the following equations. Is done.
S51 (t = 0) = 0.5 + 10/1024
S51 (t = Ts) = 0.5 + 20/1024
S51 (t = 2Ts) = 0.5 + 14/1024
S51 (t = 3Ts) = 0.5 + 24/1024
S51 (t = 4Ts) = 0.5 + 18/1024
S51 (t = 5Ts) = 0.5 + 12/1024
S1 (t = 0) = 32 levels = 32/64 = 0.5
S1 (t = Ts) = 32 level = 33/64 = 0.5 + 1/64
S1 (t = 2Ts) = 32 levels = 32/64 = 0.5
S1 (t = 3Ts) = 32 levels = 33/64 = 0.5 + 1/64
S1 (t = 4Ts) = 32 levels = 33/64 = 0.5 + 1/64
S1 (t = 5Ts) = 32 levels = 32/64 = 0.5
Nq (t = 0) = − 10/1024
Nq (t = Ts) = − 4/1024
Nq (t = 2Ts) = − 14/1024
Nq (t = 3Ts) = − 8/1024
Nq (t = 4Ts) = − 2/1024
Nq (t = 5Ts) = − 12/1024

図5は、522レベルの入力ビット信号S4が入力された場合に、サンプリング時間tが0,Ts,2Ts,3Ts,4Ts,5Tsのときの量子化回路51の入力信号S51、量子化回路51の出力信号すなわちデルタシグマ変調部5の出力信号S1の推移を示している。図5において、L1は0.5レベル、L2は0.5+1/64、L3は0.5+1/32を示している。   FIG. 5 shows that when a 522 level input bit signal S4 is input, the input signal S51 of the quantization circuit 51 when the sampling time t is 0, Ts, 2Ts, 3Ts, 4Ts, 5Ts, The transition of the output signal, that is, the output signal S1 of the delta-sigma modulation unit 5 is shown. In FIG. 5, L1 indicates 0.5 level, L2 indicates 0.5 + 1/64, and L3 indicates 0.5 + 1/32.

図6は、デルタシグマ変調部5の出力信号S1が0レベルから63レベルの場合における、PWM信号の64段階のデューティ比を表している。   FIG. 6 shows the duty ratio of 64 steps of the PWM signal when the output signal S1 of the delta-sigma modulation unit 5 is from 0 level to 63 level.

図7は、図3のデルタシグマ変調部5の1次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。周波数fにおける量子化ノイズのスペクトルNqのエネルギーNqは、サンプリング周波数fsによって下記の式で表される。
Nq=4{sin(ω/fs)}
ただし、ω=2πf
図7において、直流(f=0)からサンプリング周波数fsの1/2までの範囲の量子化ノイズのエネルギーNqのうち、直流からサンプリング周波数fsの1/6までのノイズ成分は、サンプリング周波数fsの1/6以上の高周波ノイズ成分と比較して、デルタシグマ変調部5の1次ノイズシェーパにより低減されている。
FIG. 7 is a diagram illustrating a reduction effect of quantization noise in the vicinity of direct current by the primary noise shaper of the delta-sigma modulation unit 5 of FIG. Energy Nq 2 spectrum Nq of the quantization noise in the frequency f is represented by the sampling frequency fs by the following equation.
Nq 2 = 4 {sin (ω / fs)} 2
However, ω = 2πf
In FIG. 7, among the quantization noise energy Nq 2 in the range from direct current (f = 0) to 1/2 of the sampling frequency fs, the noise component from direct current to 1/6 of the sampling frequency fs is the sampling frequency fs. Is reduced by the primary noise shaper of the delta-sigma modulation unit 5 in comparison with a high-frequency noise component of 1/6 or more.

図8は、第1実施の形態の変形例であり、図1のデルタシグマ変調部5の内部回路を示している。図8において、デルタシグマ変調部5は、量子化回路51、加算回路(あるいは減算回路)52、遅延回路53、乗算回路54、遅延回路56、乗算回路57、加算回路55で構成されている。すなわち、図8に示すように、デルタシグマ変調部5は、量子化回路51で発生する量子化ノイズを入力側に2重に帰還する事により、高域上がりが1次ノイズシェーピングよりも激しい2次ノイズシェーピング動作を行う。   FIG. 8 is a modification of the first embodiment, and shows an internal circuit of the delta-sigma modulation unit 5 of FIG. In FIG. 8, the delta sigma modulation unit 5 includes a quantization circuit 51, an addition circuit (or subtraction circuit) 52, a delay circuit 53, a multiplication circuit 54, a delay circuit 56, a multiplication circuit 57, and an addition circuit 55. That is, as shown in FIG. 8, the delta-sigma modulation unit 5 returns the quantization noise generated in the quantization circuit 51 to the input side twice, thereby increasing the high frequency more rapidly than the first-order noise shaping. Next noise shaping operation is performed.

図8の量子化回路51の量子化ノイズNqは、加算回路52において量子化回路51の出力信号S1から量子化回路51への入力信号S51を減算してS52として出力(抽出)される。加算回路52の出力信号S52(=Nq)の量子化ノイズは、z−1の伝達関数の遅延回路53に入力されて、1サンプリング時間fsだけ遅延される。遅延回路53の出力信号S53(=Nq・z−1)が乗算回路54に入力されて、係数a1(この場合は−2)と乗算され、その出力信号S54(=−2Nq・z−1)が加算回路55に入力される。また、遅延回路53の出力信号S53(=Nq・z−1)は、z−1の伝達関数の遅延回路56に入力されて、その出力信号S56(=Nq(z−1)が乗算回路57に入力されて、係数a2(この場合は1)と乗算される。したがって、乗算回路54の出力信号S54(=−2Nq・z−1)と乗算回路57の出力信号S57(=Nq(z−1)とが、加算回路55において入力信号S4と加算される。したがって、量子化回路51の入力信号S51はS4+Nq(z−1−2Nq・z−1となる。量子化回路51においては、発生した量子化ノイズNqがS51に加算される結果、量子化回路51の出力信号、すなわちデルタシグマ変調部5の出力信号S1は、下記の式で表される。
S1=S4+Nq−2Nq・z−1+Nq(z−1=S4+Nq(1−z−1
The quantization noise Nq of the quantization circuit 51 in FIG. 8 is output (extracted) as S52 by subtracting the input signal S51 to the quantization circuit 51 from the output signal S1 of the quantization circuit 51 in the addition circuit 52. The quantization noise of the output signal S52 (= Nq) of the adder circuit 52 is input to the delay circuit 53 of the transfer function of z −1 and is delayed by one sampling time fs. The output signal S53 (= Nq · z −1 ) of the delay circuit 53 is input to the multiplication circuit 54, multiplied by the coefficient a1 (in this case −2), and the output signal S54 (= −2Nq · z −1 ). Is input to the adder circuit 55. The output signal S53 in the delay circuit 53 (= Nq · z -1) is input to the delay circuit 56 of the transfer function of z -1, the output signal S56 (= Nq (z -1) 2) is multiplied by The signal is input to the circuit 57 and multiplied by a coefficient a2 (in this case, 1). Therefore, the output signal S54 (= −2Nq · z −1 ) of the multiplication circuit 54 and the output signal S57 (= Nq (z −1 ) 2 ) of the multiplication circuit 57 are added to the input signal S4 in the addition circuit 55. . Therefore, the input signal S51 of the quantization circuit 51 is S4 + Nq (z −1 ) 2 −2Nq · z −1 . In the quantization circuit 51, the generated quantization noise Nq is added to S51. As a result, the output signal of the quantization circuit 51, that is, the output signal S1 of the delta-sigma modulation unit 5 is expressed by the following equation.
S1 = S4 + Nq-2Nq · z −1 + Nq (z −1 ) 2 = S4 + Nq (1-z −1 ) 2

図9は、図8のデルタシグマ変調部5の2次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。周波数fにおける量子化ノイズのスペクトルNqのエネルギーNqは、サンプリング周波数fsによって下記の式で表される。
Nq=16{sin(ω/fs)}
ただし、ω=2πf
図9において、直流(f=0)からサンプリング周波数fsの1/2までの範囲の量子化ノイズのエネルギーNqのうち、直流からサンプリング周波数fsの1/6までのノイズ成分は、サンプリング周波数fsの1/6以上の高周波ノイズ成分と比較して、デルタシグマ変調部5の2次ノイズシェーパにより大幅に低減されている。
FIG. 9 is a diagram illustrating the effect of reducing quantization noise in the vicinity of direct current by the secondary noise shaper of the delta-sigma modulation unit 5 in FIG. Energy Nq 2 spectrum Nq of the quantization noise in the frequency f is represented by the sampling frequency fs by the following equation.
Nq 2 = 16 {sin (ω / fs)} 4
However, ω = 2πf
In FIG. 9, among the quantization noise energy Nq 2 in the range from DC (f = 0) to 1/2 of the sampling frequency fs, the noise component from DC to 1/6 of the sampling frequency fs is the sampling frequency fs. Is significantly reduced by the secondary noise shaper of the delta-sigma modulation unit 5 in comparison with a high-frequency noise component of 1/6 or more.

以上のように、上記第1実施の形態のアクチュエータ装置は、供給される駆動信号に応じて伸縮して撮像装置の光学システム3のオートフォーカス機構のレンズを変位させるSMA(形状記憶合金)2と、SMA2に対して駆動信号を供給するPWM駆動部1と、SMA2によって変位したレンズの撮像装置のフォーカス状態の変化を検出して、その変化状態に応じてPWM駆動部1に帰還すべき情報を担うフィードバック信号を出力するフィードバック制御部4と、フィードバック制御部4によって出力されたフィードバック信号のデジタルデータの情報量であるビット数を削減して、PWM駆動部1に入力するデルタシグマ変調部5と、を備えている。   As described above, the actuator device according to the first embodiment includes the SMA (shape memory alloy) 2 that expands and contracts according to the supplied drive signal and displaces the lens of the autofocus mechanism of the optical system 3 of the imaging device. The PWM drive unit 1 that supplies a drive signal to the SMA 2 and the change in the focus state of the imaging device of the lens displaced by the SMA 2 are detected, and information to be fed back to the PWM drive unit 1 according to the change state A feedback control unit 4 that outputs a responsible feedback signal, and a delta-sigma modulation unit 5 that is input to the PWM drive unit 1 by reducing the number of bits that is the amount of digital data information of the feedback signal output by the feedback control unit 4 It is equipped with.

この場合において、PWM駆動部1は、デルタシグマ変調部5から入力されたデジタルデータに基づくPWM信号を駆動信号として生成する。   In this case, the PWM drive unit 1 generates a PWM signal based on the digital data input from the delta-sigma modulation unit 5 as a drive signal.

またこの場合において、デルタシグマ変調部5は、フィードバック制御部4によって出力されたフィードバック信号を量子化する量子化回路51と、量子化回路51において発生する量子化ノイズを遅延させる遅延回路53(さらには遅延回路56)と、遅延回路53等によって遅延された量子化ノイズをフィードバック制御部4によって出力されたフィードバック信号と合成して量子化回路51にフィードバックする加算回路55と、を備える。   In this case, the delta-sigma modulation unit 5 also includes a quantization circuit 51 that quantizes the feedback signal output from the feedback control unit 4 and a delay circuit 53 that delays the quantization noise generated in the quantization circuit 51 (further, Includes a delay circuit 56) and an adder circuit 55 that combines the quantization noise delayed by the delay circuit 53 and the like with the feedback signal output by the feedback control unit 4 and feeds back to the quantization circuit 51.

またこの場合において、PWM駆動部1は、生成したPWM信号を平滑処理してアナログの駆動信号に変換するローパスフィルタ回路又は平滑回路を有する構成にしてもよい。   In this case, the PWM drive unit 1 may include a low-pass filter circuit or a smoothing circuit that smoothes the generated PWM signal and converts it into an analog drive signal.

したがって、上記第1実施の形態及び変形例によると、PWM信号を駆動信号としてSMA2に供給し、SMA2が伸縮する性質を利用して撮像装置の光学システム3のオートフォーカス機構のレンズの位置を制御する場合に、撮像装置の光学システム3から得られる位置検出のためのフィードバック信号と、PWM駆動部1への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。   Therefore, according to the first embodiment and the modification described above, a PWM signal is supplied to the SMA 2 as a drive signal, and the position of the lens of the autofocus mechanism of the optical system 3 of the imaging apparatus is controlled using the property that the SMA 2 expands and contracts. In this case, an inexpensive product can be obtained by eliminating the inconsistency of the digital signal between the feedback signal for position detection obtained from the optical system 3 of the imaging device and the input signal to the PWM drive unit 1. Can be realized.

また、第1実施の形態によると、PWM信号を駆動信号としてSMA2に供給し、SMA2が伸縮する性質を利用して撮像装置の光学システム3のオートフォーカス機構のレンズの位置を制御する場合に、SMA2の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。   Further, according to the first embodiment, when a PWM signal is supplied to the SMA 2 as a drive signal and the position of the lens of the autofocus mechanism of the optical system 3 of the imaging apparatus is controlled using the property that the SMA 2 expands and contracts, An optimal feedback loop can be configured by generating a drive signal corresponding to the response speed of SMA2.

次に、本発明の第2実施の形態について説明する。図10は、第2実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図10において、PWM駆動部1(駆動手段)は、D/A変換回路、PWM信号発生回路、6ビット構成のマイクロコンピュータ等(いずれも図示せず)で構成され、6ビットの入力信号S1に応じて、64ステップのデューティ比のPWM信号S2を出力する。   Next, a second embodiment of the present invention will be described. FIG. 10 is a block diagram illustrating a configuration of the actuator device according to the second embodiment. In FIG. 10, a PWM drive unit 1 (drive means) is composed of a D / A conversion circuit, a PWM signal generation circuit, a 6-bit microcomputer, etc. (all not shown), and a 6-bit input signal S1. In response, a PWM signal S2 having a duty ratio of 64 steps is output.

SMA(Shape Memory Alloy:形状記憶合金)2は、例えば細線状のワイヤで構成され、PWM駆動部1から入力されるPWM信号による電流値に応じて変形し、光学システム3のオートフォーカス機構に対する作用力A1を変化させてレンズの位置を調整する。   The SMA (Shape Memory Alloy) 2 is composed of a thin wire, for example, and is deformed according to the current value by the PWM signal input from the PWM drive unit 1 to act on the autofocus mechanism of the optical system 3. The position of the lens is adjusted by changing the force A1.

光学システム3(光学手段)は、SMA2の作用力によってレンズの位置が調整されるオートフォーカス機構、CCDやCMOS等の撮像素子、画像処理回路等(いずれも図示せず)で構成されている。   The optical system 3 (optical means) includes an autofocus mechanism in which the lens position is adjusted by the acting force of the SMA 2, an image pickup device such as a CCD or CMOS, an image processing circuit, etc. (none of which are shown).

フィードバック制御部6は、SMA2の抵抗値の変化を検出して、6ビットのフィードバック信号S1を出力する。SMA2は、供給される電流による加熱によって収縮すると同時に抵抗値が変化するので、抵抗値の変化を検出することで収縮量を検出できる。目標値の信号S7は、例えば、鏡筒の機構部やスイッチの操作によって設定された遠景撮影や近景撮影のズーム設定値である。   The feedback control unit 6 detects a change in the resistance value of the SMA 2 and outputs a 6-bit feedback signal S1. Since the resistance value of the SMA 2 changes at the same time as it contracts due to heating by the supplied current, the amount of contraction can be detected by detecting the change of the resistance value. The target value signal S7 is, for example, a zoom setting value for far-field shooting or foreground shooting set by operating a mechanical part of the lens barrel or a switch.

図11は、図10のフィードバック制御部6の内部構成及びPWM駆動部1を示すブロック図である。図11において、抵抗Rsmaは図10のSMA2の等価回路であり、PWM駆動部1から供給される電流値Iに応じて伸縮するとともに、抵抗値(便宜上「Rsma」とする)が変化する。抵抗Rref(基準抵抗)は一定の抵抗値(便宜上「Rref」とする)を有する基準固定抵抗である。したがって、供給される電流値Iによって抵抗Rsma及び抵抗Rrefのそれぞれの両端の電圧Vsma、Vrefは下記の式で表される。
Vsma=Rsma・I
Vref=Rref・I
FIG. 11 is a block diagram showing an internal configuration of the feedback control unit 6 and the PWM drive unit 1 of FIG. In FIG. 11, a resistor Rsma is an equivalent circuit of the SMA 2 in FIG. 10, and expands and contracts according to the current value I supplied from the PWM drive unit 1 and changes in resistance value (referred to as “Rsma” for convenience). The resistor Rref (reference resistor) is a reference fixed resistor having a fixed resistance value (for convenience, “Rref”). Therefore, the voltages Vsma and Vref at both ends of the resistor Rsma and the resistor Rref are expressed by the following formulas depending on the supplied current value I.
Vsma = Rsma · I
Vref = Rref · I

高入力抵抗差動増幅回路61(第1の検出手段)は、抵抗Rsmaの両端の電圧Vsmaを増幅して第1の検出信号k1・Vsmaを出力する。また、高入力抵抗差動増幅回路62(第2の検出手段)は、抵抗Rrefの両端の電圧Vrefを増幅して第2の検出信号k1・Vrefを出力する。   The high input resistance differential amplifier circuit 61 (first detection means) amplifies the voltage Vsma across the resistor Rsma and outputs a first detection signal k1 · Vsma. Further, the high input resistance differential amplifier circuit 62 (second detection means) amplifies the voltage Vref across the resistor Rref and outputs a second detection signal k1 · Vref.

対数増幅回路63(第1の対数変換手段)は、高入力抵抗差動増幅回路61から出力される第1の検出信号k1・Vsmaを対数増幅して信号k2・ln(k1・Vsma)を出力する。また、対数増幅回路64(第2の対数変換手段)は、高入力抵抗差動増幅回路62から出力される第2の検出信号k1・Vrefを対数増幅して信号k2・ln(k1・Vref)を出力する。   The logarithmic amplifier circuit 63 (first logarithmic conversion means) logarithmically amplifies the first detection signal k1 · Vsma output from the high input resistance differential amplifier circuit 61 and outputs the signal k2 · ln (k1 · Vsma). To do. Further, the logarithmic amplifier circuit 64 (second logarithmic conversion means) logarithmically amplifies the second detection signal k1 · Vref output from the high input resistance differential amplifier circuit 62 to generate a signal k2 · ln (k1 · Vref). Is output.

減算回路65(減算手段)は、プラス入力端子が対数増幅回路63に接続され、マイナス入力端子が対数増幅回路64に接続され、対数増幅回路63から出力される信号k2・ln(k1・Vsma)と対数増幅回路64から出力される信号k2・ln(k1・Vref)との差分を演算して、差信号k2・ln(Vsma/Vref)を出力する。   The subtraction circuit 65 (subtraction means) has a positive input terminal connected to the logarithmic amplifier circuit 63, a negative input terminal connected to the logarithmic amplifier circuit 64, and a signal k2 · ln (k1 · Vsma) output from the logarithmic amplifier circuit 63. And the difference between the signal k2 · ln (k1 · Vref) output from the logarithmic amplifier circuit 64 and the difference signal k2 · ln (Vsma / Vref) is output.

逆対数増幅回路66(逆対数変換手段)は、減算回路65から出力されるk2・ln(Vsma/Vref)を逆対数変換して、SMA2の抵抗値Rsmaと基準抵抗の抵抗値Rrefとの比を表す比信号k3・(Vsma/Vref)を出力する。   The inverse logarithmic amplifier circuit 66 (antilogarithmic conversion means) performs inverse logarithmic conversion on k2 · ln (Vsma / Vref) output from the subtracting circuit 65, and the ratio between the resistance value Rsma of the SMA2 and the resistance value Rref of the reference resistance. A ratio signal k3 · (Vsma / Vref) is output.

MPU(マイクロコンピュータ)等からなる制御回路67(帰還制御手段)は、図には示していないが、制御プログラム用のROM、ワーク用のRAM、サンプルホールド回路、A/D変換回路等を有し、逆対数増幅回路66から出力される比信号k3・(Vsma/Vref)をサンプルホールドしてA/D変換し、目標値S7との誤差に対応する6ビットのデジタルデータの入力信号S1としてPWM駆動部1にフィードバックする。   Although not shown in the figure, the control circuit 67 (feedback control means) comprising an MPU (microcomputer) or the like has a control program ROM, work RAM, sample hold circuit, A / D conversion circuit, etc. The ratio signal k3 · (Vsma / Vref) output from the inverse logarithmic amplifier circuit 66 is sampled and held, A / D converted, and PWM as an input signal S1 of 6-bit digital data corresponding to an error from the target value S7. Feedback is provided to the drive unit 1.

図12は、制御回路67によって実行されるオートフォーカス動作を示すフローチャートである。まず、RAMのワークエリアの処理、例えば、タイマTを0にクリアするなどの初期化処理(ステップS1)を行った後、タイマTの値が0からSMAを測定するインターバルである所定時間T1に達したか否かを判別する(ステップS2)。所定時間に達しない場合には、撮像装置としての他の処理を実行する(ステップS3)。他の処理としては、例えば、一定時間ごとに発生するタイマ割込み処理やその他の割込み処理等がある。   FIG. 12 is a flowchart showing an autofocus operation executed by the control circuit 67. First, after processing of the RAM work area, for example, initialization processing (step S1) such as clearing the timer T to 0, the value of the timer T is from 0 to a predetermined time T1, which is an interval for measuring SMA. It is determined whether or not it has been reached (step S2). If the predetermined time has not been reached, another process as the imaging device is executed (step S3). As other processes, for example, there are a timer interrupt process that occurs at regular intervals and other interrupt processes.

ステップS2において、タイマTの値がT1に達したときは、図11の逆対数増幅回路66から出力される信号k3・(Vsma/Vref)をサンプルホールドして6ビットのデジタルデータにA/D変換して、SMAの抵抗値Rsmaを取り込む(ステップS4)。次に、SMAの抵抗値を検出して(ステップS5)、レンズなどの光学部品の位置の変位量を算出する(ステップS6)。   In step S2, when the value of the timer T reaches T1, the signal k3 · (Vsma / Vref) output from the antilogarithmic amplifier circuit 66 of FIG. 11 is sampled and held, and A / D is converted into 6-bit digital data. Conversion is performed and the resistance value Rsma of SMA is taken in (step S4). Next, the resistance value of SMA is detected (step S5), and the displacement amount of the position of an optical component such as a lens is calculated (step S6).

次に、算出した変位量に基づいて、目標位置と検出位置との誤差を計算し(ステップS7)、その計算結果に基づいて、フィードバック信号を生成する(ステップS8)。次に、生成したフィードバック信号をPWM駆動部1に出力する(ステップS9)。この後は、タイマTを0にクリアして(ステップS10)、ステップS2に移行して、所定時間T1が経過するたびにステップS10までのループ処理を繰り返す。   Next, an error between the target position and the detected position is calculated based on the calculated displacement amount (step S7), and a feedback signal is generated based on the calculation result (step S8). Next, the generated feedback signal is output to the PWM drive unit 1 (step S9). Thereafter, the timer T is cleared to 0 (step S10), the process proceeds to step S2, and the loop process up to step S10 is repeated every time the predetermined time T1 elapses.

以上のように、上記第2実施の形態のアクチュエータ装置は、供給される駆動信号に応じて伸縮して光学システム3のオートフォーカス機構のレンズ位置を変位させるSMA2と、SMA2に接続された基準抵抗と、SMA2及び基準抵抗に対して駆動信号を供給するPWM駆動部1と、SMA2の抵抗値Rsmaを検出して第1の検出信号を出力する高入力抵抗差動増幅回路61と、基準抵抗の抵抗値Rrefを検出して第2の検出信号を出力する高入力抵抗差動増幅回路62と、第1の検出信号に対して対数変換処理を行って第2の対数信号を出力する対数増幅回路63と、第2の検出信号に対して対数変換処理を行って第2の対数信号を出力する対数増幅回路64と、第1の対数信号と第2の対数信号との差分を算出して差信号を出力する減算回路65と、差信号に対して逆対数変換処理を行ってSMA2の抵抗値Rsmaと基準抵抗の抵抗値Rrefとの比を表す比信号を出力する逆対数増幅回路66と、比信号に基づいてレンズ位置の変位量を検出してPWM駆動部1に帰還すべき情報を担うフィードバック信号S1を出力するフィードバック制御部6と、を備えている。   As described above, the actuator device according to the second embodiment includes the SMA 2 that expands and contracts according to the supplied drive signal and displaces the lens position of the autofocus mechanism of the optical system 3, and the reference resistor connected to the SMA 2. A PWM drive unit 1 that supplies a drive signal to the SMA 2 and the reference resistor, a high input resistance differential amplifier circuit 61 that detects the resistance value Rsma of the SMA 2 and outputs a first detection signal, and a reference resistor A high input resistance differential amplifier circuit 62 that detects the resistance value Rref and outputs a second detection signal, and a logarithmic amplifier circuit that performs logarithmic conversion processing on the first detection signal and outputs a second logarithmic signal 63, a logarithmic amplification circuit 64 that performs logarithmic conversion processing on the second detection signal and outputs a second logarithmic signal, and calculates a difference between the first logarithmic signal and the second logarithmic signal. Output signal A sub-logarithm amplification circuit 66 for performing a reverse logarithmic conversion process on the difference signal and outputting a ratio signal representing a ratio between the resistance value Rsma of the SMA 2 and the resistance value Rref of the reference resistance; And a feedback control unit 6 that detects a displacement amount of the lens position based on the information and outputs a feedback signal S1 that carries information to be fed back to the PWM drive unit 1.

以上のように、上記第2実施の形態によれば、SMA2の抵抗値の第1の検出信号と基準抵抗の抵抗値の第2の検出信号との比によって検出されるオートフォーカス機構のレンズ位置の誤差をPWM駆動部1にフィードバックする場合に、第1の検出信号と第2の検出信号との比を直接演算する複雑な除算回路を使用する代わりに、第1の検出信号及び第2の検出信号をそれぞれ対数変換して、これらの差分を演算することにより、SMA2の抵抗値と基準抵抗値との比を検出するので、除算回路の演算処理に比べて高速の演算処理を行うことが可能になり、きめ細かく高速なレンズ位置の制御を実現することができる。   As described above, according to the second embodiment, the lens position of the autofocus mechanism detected by the ratio of the first detection signal of the resistance value of SMA2 and the second detection signal of the resistance value of the reference resistor. In the case of feeding back the error to the PWM drive unit 1, instead of using a complicated division circuit that directly calculates the ratio of the first detection signal and the second detection signal, the first detection signal and the second detection signal The detection signal is logarithmically converted and the difference between these is calculated to detect the ratio between the resistance value of the SMA 2 and the reference resistance value, so that high-speed calculation processing can be performed compared to calculation processing of the division circuit. This makes it possible to realize fine and fast control of the lens position.

次に、本発明の第3実施の形態について説明する。図13は、第3実施の形態におけるアクチュエータ装置の構成を示すブロック図である。図13に示すように、第3実施の形態は、図10に示した第2実施の形態の構成に、第1の実施の形態におけるデルタシグマ変調部5を組み込んだ構成になっている。他の構成要素については、第2実施の形態と同じであるので、同一の符号で表すとともに、説明は省略する。   Next, a third embodiment of the present invention will be described. FIG. 13 is a block diagram illustrating the configuration of the actuator device according to the third embodiment. As shown in FIG. 13, the third embodiment has a configuration in which the delta-sigma modulation unit 5 in the first embodiment is incorporated into the configuration of the second embodiment shown in FIG. The other components are the same as those in the second embodiment, and are thus denoted by the same reference numerals and the description thereof is omitted.

上記の第2実施の形態においては、図11の制御回路67のマイクロコンピュータ出力を6ビット構成にして、PWM駆動部1におけるPWM信号の生成に適応した6ビットのフィードバック信号を生成したが、制御回路67が撮像装置全体を制御する構成も考えられる。この場合のマイクロコンピュータとしては、6ビット構成のものよりも10ビット以上、例えば16ビット構成のものを使用するのが一般的である。このため、デューティ比が64ステップの分解能のPWM信号との間で、デジタル信号の整合性が取れなくなるという問題があるので、駆動信号の高速な変化に対して形状記憶合金の伸縮が応答できないという性質を利用して、制御回路67から出力される16ビットないし32ビットのフィードバック信号のビット数を削減して、PWM駆動部1におけるPWM信号の生成に適応したビットのフィードバック信号に変換する必要がある。   In the second embodiment, the microcomputer output of the control circuit 67 in FIG. 11 has a 6-bit configuration, and a 6-bit feedback signal adapted to generate a PWM signal in the PWM drive unit 1 is generated. A configuration in which the circuit 67 controls the entire imaging apparatus is also conceivable. As the microcomputer in this case, it is general to use a microcomputer having 10 bits or more, for example, a 16-bit structure, rather than a 6-bit structure. For this reason, there is a problem that the consistency of the digital signal cannot be obtained with the PWM signal having a resolution with a duty ratio of 64 steps, so that the expansion and contraction of the shape memory alloy cannot respond to a high-speed change of the drive signal. It is necessary to reduce the number of 16-bit to 32-bit feedback signals output from the control circuit 67 and to convert the feedback signals into bits suitable for the generation of the PWM signal in the PWM drive unit 1 using the characteristics. is there.

図13において、フィードバック制御部6は、第2実施の形態と同じく、除算回路を使用することなく、SMA2の抵抗値と基準抵抗値との比を検出する。その検出信号を処理するフィードバック制御部6のマイクロコンピュータが汎用の16ビット以上の構成である場合に、第1実施の形態の場合と同様に、デルタシグマ変調部5によって10ビット以上のフィードバック信号を6ビットのフィードバック信号に変換して、PWM駆動部1に供給する。   In FIG. 13, the feedback control unit 6 detects the ratio between the resistance value of the SMA 2 and the reference resistance value without using a divider circuit, as in the second embodiment. When the microcomputer of the feedback control unit 6 that processes the detection signal has a general-purpose 16-bit or more configuration, a delta-sigma modulation unit 5 outputs a feedback signal of 10-bit or more as in the case of the first embodiment. It is converted into a 6-bit feedback signal and supplied to the PWM drive unit 1.

したがって、この第3実施の形態によれば、複雑な除算回路の演算処理に比べて高速の演算処理を行うことが可能になり、高速のオートフォーカス制御を実現できる。また、フィードバック制御部6からのフィードバック信号とPWM駆動部1への入力信号との間で、デジタル信号の不整合性を解消することにより、安価な製品を実現することができる。さらに、SMA2の応答速度に応じた駆動信号を生成することにより、最適なフィードバック・ループを構成することができる。   Therefore, according to the third embodiment, it is possible to perform high-speed arithmetic processing as compared with the arithmetic processing of a complicated division circuit, and high-speed autofocus control can be realized. Further, an inexpensive product can be realized by eliminating the inconsistency of the digital signal between the feedback signal from the feedback control unit 6 and the input signal to the PWM drive unit 1. Furthermore, an optimal feedback loop can be configured by generating a drive signal corresponding to the response speed of SMA2.

なお、上記実施の形態は本発明を説明するためのものであり、本発明は上記実施の形態に限定されず、特許請求の範囲を逸脱しない限り、当業者によって考えられる他の実施の形態や変形例についても本発明に属するものである。   The above embodiments are for explaining the present invention, and the present invention is not limited to the above embodiments, and other embodiments and other embodiments that can be considered by those skilled in the art without departing from the scope of the claims. Modifications also belong to the present invention.

例えば、上記実施の形態においては、カメラその他の撮像装置のオートフォーカス機構を制御対象とするアクチュエータ装置について説明したが、本願発明のアクチュエータ装置の制御対象としてはオートフォーカス機構に限定されない。撮像装置のアイリス機構やシャッター機構等の制御にも使用が可能なことはもちろん、撮像装置以外の装置又は部品において、高精度かつ高速の位置制御が必要なあらゆるアクチュエータ装置として、本願発明が有効であることは明らかである。   For example, in the above-described embodiment, the actuator device whose control target is the autofocus mechanism of a camera or other imaging device has been described. However, the control target of the actuator device of the present invention is not limited to the autofocus mechanism. The present invention is effective as any actuator device that requires high-precision and high-speed position control in devices or parts other than the imaging device, as well as being usable for controlling the iris mechanism and shutter mechanism of the imaging device. It is clear that there is.

本発明の第1実施の形態におけるアクチュエータ装置の構成を示すブロック図である。It is a block diagram which shows the structure of the actuator apparatus in 1st Embodiment of this invention. 第1実施の形態の変形例によるPWM駆動部を示す図であり、(1)はそのブロック図、(2)はその回路図である。It is a figure which shows the PWM drive part by the modification of 1st Embodiment, (1) is the block diagram, (2) is the circuit diagram. 図1のデルタシグマ変調部の内部回路を示すブロック図である。It is a block diagram which shows the internal circuit of the delta-sigma modulation part of FIG. 図1のデルタシグマ変調部によって10ビットの入力信号が6ビットの出力信号に変換される内容を示す図である。It is a figure which shows the content by which a 10-bit input signal is converted into a 6-bit output signal by the delta-sigma modulation part of FIG. 図1のデルタシグマ変調部の出力信号の推移を示す図である。It is a figure which shows transition of the output signal of the delta-sigma modulation part of FIG. 図1のデルタシグマ変調部の出力信号のレベルに対応したPWM信号のデューティ比を表す図である。It is a figure showing the duty ratio of the PWM signal corresponding to the level of the output signal of the delta-sigma modulation part of FIG. 図3のデルタシグマ変調部の1次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。It is a figure which shows the reduction effect of the quantization noise near direct current | flow by the primary noise shaper of the delta-sigma modulation part of FIG. 第1実施の形態の変形例における図1のデルタシグマ変調部の回路図である。It is a circuit diagram of the delta-sigma modulation part of FIG. 1 in the modification of 1st Embodiment. 図8のデルタシグマ変調回路の2次ノイズシェーパによる直流近傍の量子化ノイズの低減効果を示す図である。It is a figure which shows the reduction effect of the quantization noise near direct current | flow by the secondary noise shaper of the delta-sigma modulation circuit of FIG. 本発明の第2実施の形態におけるアクチュエータ装置の構成を示すブロック図である。It is a block diagram which shows the structure of the actuator apparatus in 2nd Embodiment of this invention. 図10のフィードバック制御部の内部構成及びPWM駆動部を示すブロック図である。It is a block diagram which shows the internal structure of the feedback control part of FIG. 10, and a PWM drive part. 図11の制御回路によって実行されるオートフォーカス動作を示すフローチャートである。12 is a flowchart illustrating an autofocus operation executed by the control circuit of FIG. 11. 本発明の第3実施の形態におけるアクチュエータ装置の構成を示すブロック図である。It is a block diagram which shows the structure of the actuator apparatus in 3rd Embodiment of this invention.

符号の説明Explanation of symbols

1 PWM駆動部
2 形状記憶合金
3 光学システム
4,6 フィードバック制御部
5 デルタシグマ変調部
51 量子化回路
53,56 遅延回路
52,55 加算回路
61,62 高入力抵抗差動増幅回路
63,64 対数増幅回路
65 減算回路
66 逆対数増幅回路
67 制御回路
DESCRIPTION OF SYMBOLS 1 PWM drive part 2 Shape memory alloy 3 Optical system 4,6 Feedback control part 5 Delta-sigma modulation part 51 Quantization circuit 53,56 Delay circuit 52,55 Addition circuit 61,62 High input resistance differential amplification circuit 63,64 Logarithm Amplifier circuit 65 Subtractor circuit 66 Reverse logarithmic amplifier circuit 67 Control circuit

Claims (4)

供給される駆動信号に応じて伸縮して所定の制御対象を変位させる形状記憶合金と、
前記形状記憶合金に接続された基準抵抗と、
前記形状記憶合金及び前記基準抵抗に対して駆動信号を供給する駆動手段と、
前記形状記憶合金の抵抗値を検出して第1の検出信号を出力する第1の検出手段と、
前記基準抵抗の抵抗値を検出して第2の検出信号を出力する第2の検出手段と、
前記第1の検出信号に対して対数変換処理を行って第2の対数信号を出力する第1の対数変換手段と、
前記第2の検出信号に対して対数変換処理を行って第2の対数信号を出力する第2の対数変換手段と、
前記第1の対数信号と前記第2の対数信号との差分を算出して差信号を出力する減算手段と、
前記差信号に対して逆対数変換処理を行って前記形状記憶合金の抵抗値と前記基準抵抗の抵抗値との比を表す比信号を出力する逆対数変換手段と、
前記比信号に基づいて前記制御対象の変位量を検出して前記駆動手段に帰還すべき情報を担うフィードバック信号を出力する帰還制御手段と、
を備えることを特徴とするアクチュエータ装置。
A shape memory alloy that expands and contracts according to a supplied drive signal to displace a predetermined control object;
A reference resistor connected to the shape memory alloy;
Drive means for supplying drive signals to the shape memory alloy and the reference resistance;
First detection means for detecting a resistance value of the shape memory alloy and outputting a first detection signal;
Second detection means for detecting a resistance value of the reference resistor and outputting a second detection signal;
First logarithmic conversion means for performing logarithmic conversion processing on the first detection signal and outputting a second logarithmic signal;
Second logarithmic conversion means for performing logarithmic conversion processing on the second detection signal and outputting a second logarithmic signal;
Subtracting means for calculating a difference between the first log signal and the second log signal and outputting a difference signal;
An inverse logarithmic conversion means for performing a reverse logarithmic conversion process on the difference signal and outputting a ratio signal representing a ratio between a resistance value of the shape memory alloy and a resistance value of the reference resistance;
Feedback control means for detecting a displacement amount of the control object based on the ratio signal and outputting a feedback signal carrying information to be fed back to the driving means;
An actuator device comprising:
前記第1の検出手段は、前記形状記憶合金に供給された駆動信号の電流値に応じて伸縮すると同時に変化する抵抗値を検出し、前記帰還制御手段は、当該抵抗値の変化に基づいて前記形状記憶合金の伸縮による前記制御対象の変位量を検出することを特徴とする請求項1に記載のアクチュエータ装置。   The first detection means detects a resistance value that changes simultaneously with expansion and contraction according to the current value of the drive signal supplied to the shape memory alloy, and the feedback control means detects the resistance value based on the change in the resistance value. The actuator device according to claim 1, wherein a displacement amount of the controlled object due to expansion and contraction of the shape memory alloy is detected. 前記駆動手段は、前記形状記憶合金の抵抗値の変化に依存しない電流値の駆動信号を前記形状記憶合金及び前記基準抵抗に対して供給し、前記第1の検出手段及び前記第2の検出手段は、前記形状記憶合金及び前記基準抵抗を流れる電流値と抵抗値との積で表されるそれぞれの端子電圧を検出することを特徴とする請求項1又は2に記載のアクチュエータ装置。   The drive means supplies a drive signal having a current value independent of a change in the resistance value of the shape memory alloy to the shape memory alloy and the reference resistance, and the first detection means and the second detection means The actuator device according to claim 1, wherein each terminal voltage represented by a product of a current value and a resistance value flowing through the shape memory alloy and the reference resistance is detected. 前記制御対象は、オートフォーカス機構の光学手段を有する撮像装置であり、前記形状記憶合金は、前記駆動手段から供給される駆動信号に応じて伸縮して前記オートフォーカス機構のレンズを変位させることを特徴とする請求項1ないし3のいずれか1項に記載のアクチュエータ装置。   The control target is an imaging device having an optical means of an autofocus mechanism, and the shape memory alloy expands and contracts according to a drive signal supplied from the drive means to displace the lens of the autofocus mechanism. The actuator device according to any one of claims 1 to 3, characterized in that:
JP2008245040A 2008-09-24 2008-09-24 Actuator device Withdrawn JP2010078732A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008245040A JP2010078732A (en) 2008-09-24 2008-09-24 Actuator device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008245040A JP2010078732A (en) 2008-09-24 2008-09-24 Actuator device

Publications (1)

Publication Number Publication Date
JP2010078732A true JP2010078732A (en) 2010-04-08

Family

ID=42209295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008245040A Withdrawn JP2010078732A (en) 2008-09-24 2008-09-24 Actuator device

Country Status (1)

Country Link
JP (1) JP2010078732A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080161A1 (en) * 2014-11-18 2016-05-26 富士フイルム株式会社 Focus control device, focus control method, focus control program, lens device, and imaging device
CN116454718A (en) * 2023-06-13 2023-07-18 深圳市镭硕光电科技有限公司 Laser device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080161A1 (en) * 2014-11-18 2016-05-26 富士フイルム株式会社 Focus control device, focus control method, focus control program, lens device, and imaging device
JP6171110B2 (en) * 2014-11-18 2017-07-26 富士フイルム株式会社 Focus control device, focus control method, focus control program, lens device, imaging device
CN107003500A (en) * 2014-11-18 2017-08-01 富士胶片株式会社 Focusing control apparatus, focusing control method, focusing control program, lens assembly, camera device
JPWO2016080161A1 (en) * 2014-11-18 2017-08-31 富士フイルム株式会社 Focus control device, focus control method, focus control program, lens device, imaging device
US10001621B2 (en) 2014-11-18 2018-06-19 Fujifilm Corporation Focusing control device, focusing control method, focusing control program, lens device, and imaging device
CN107003500B (en) * 2014-11-18 2019-11-12 富士胶片株式会社 Focusing control apparatus, focusing control method, lens assembly, photographic device
CN116454718A (en) * 2023-06-13 2023-07-18 深圳市镭硕光电科技有限公司 Laser device
CN116454718B (en) * 2023-06-13 2023-08-11 深圳市镭硕光电科技有限公司 Laser device

Similar Documents

Publication Publication Date Title
US9964732B1 (en) Methods and apparatus for actuator control
TWI505194B (en) Temperature detecting apparatus, switch capacitor apparatus and voltage integrating circuit thereof
US10469778B2 (en) Methods and apparatus for actuator control
US9645471B2 (en) Driving circuit and driving method for voice coil motor, and lens module and electronic device using the same
CN108535833A (en) Method for executing auto-focusing
JP2010088144A (en) Polymeric actuator controller, method of the same, and electronic apparatus
JP2010078731A (en) Actuator device
JP2010078732A (en) Actuator device
US8896746B2 (en) Driving circuit and method for voice coil motor with spring return
US11156645B2 (en) Semiconductor device
JP3214735B2 (en) Integration type A / D conversion method and integration type A / D converter
WO2017098568A1 (en) Imaging device
US9628694B2 (en) Image pickup apparatus that drivingly controls lenses and control method therefor
US10616466B2 (en) Methods and apparatus for actuator control
JP2006227274A (en) Imaging apparatus
JP7350616B2 (en) Optical equipment control device and control method
KR102029487B1 (en) Auto focusing controller and imaging device using its
JP6823503B2 (en) Actuator driver and imaging device, electronic equipment
JP6973293B2 (en) Voltage converter
KR20170142397A (en) Apparatus for controlling position of lens module and camera module including the same
JP5103203B2 (en) Amplifying device and voice processing device using the same
JP2592403Y2 (en) Waveform shaping device
CN107810593B (en) Estimation of an average value of an inductor current of a switched mode power converter
JP6572667B2 (en) Electronic control unit
JPS60125813A (en) Light emission control method of automatic focus adjusting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121122