JP2010074724A - プリディストータ - Google Patents

プリディストータ Download PDF

Info

Publication number
JP2010074724A
JP2010074724A JP2008242436A JP2008242436A JP2010074724A JP 2010074724 A JP2010074724 A JP 2010074724A JP 2008242436 A JP2008242436 A JP 2008242436A JP 2008242436 A JP2008242436 A JP 2008242436A JP 2010074724 A JP2010074724 A JP 2010074724A
Authority
JP
Japan
Prior art keywords
distortion compensation
signal
distortion
coefficient
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008242436A
Other languages
English (en)
Other versions
JP5221260B2 (ja
Inventor
Takaki Shibata
孝基 柴田
Takuya Funayama
拓也 舩山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2008242436A priority Critical patent/JP5221260B2/ja
Publication of JP2010074724A publication Critical patent/JP2010074724A/ja
Application granted granted Critical
Publication of JP5221260B2 publication Critical patent/JP5221260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】歪補償するためのメモリ量を低減でき、且つ高い歪補償精度と歪補償追従性とを両立できるプリディストータを提供することを目的とする。
【解決手段】プリディストータ301は、所定の基準に基づく歪補償値で入力信号Xを歪補償した予歪補償信号Aを被補償回路401へ出力する歪補償部11と、互いに異なるサンプリングポイントで入力信号Xを取り込んだ複数の入力サンプリング信号及び前記サンプリングポイントで被補償回路401からの出力信号Yを取り込んだ複数の出力サンプリング信号から前記基準の更新量を算出し、歪補償部11に前記基準を更新させる制御部13と、を備える。
【選択図】図3

Description

本発明は、信号増幅器などの被補償回路からの出力信号の歪を補償するため、入力信号に予め加えるプリディストーション信号を生成するプリディストータに関するものである。
従来、プリディストータで用いる歪補償値を生成する多項式の係数(もしくはルックアップテーブル)を推定するのには計算量とメモリ量が多く必要であった。(例えば、特許文献1〜4を参照。)。
特開2004−320329号公報 特開2004−320598号公報 特開2007−282066号公報 特開2007−243549号公報
計算量やメモリ量を多くすると歪補償精度は高くなるが更新速度および更新速度に対応する追従速度や収束速度が遅くなる。一方、逆に計算量やメモリ量を少なくすると更新速度および追従速度は速くなるが、歪補償精度が低くなる。このため、送信キャリア数の変化や温度の変化などにより、増幅装置の歪特性が変化した場合に、プリディストータで乗じる歪補償値を生成する多項式の係数(もしくはルックアップテーブル)を即座に変化、追従させる必要があるが、歪補償精度を維持することと追従性や更新速度を速めることとは両立しないという課題があった。
そこで、本発明は、上記課題を解決するためになされたもので、歪補償するための計算量やメモリ量を低減でき、且つ高い歪補償精度と歪補償追従性とを両立できるプリディストータを提供することを目的とする。
前記目的を達成するために、本発明に係るプリディストータは、歪補償量を定義する歪補償多項式の係数(または、対応するルックアップテーブル)を推定するのに用いる入出力信号のうち、入力信号の取得点を変更することとした。
具体的には、本発明に係るプリディストータは、所定の基準に基づく歪補償値で入力信号を歪補償した予歪補償信号を被補償回路へ出力する歪補償部と、互いに異なるサンプリングポイントで前記予歪補償信号を取り込んだ複数の予歪サンプリング信号及び前記サンプリングポイントで前記被補償回路からの出力信号を取り込んだ複数の出力サンプリング信号から前記基準の更新量を算出し、前記歪補償部に前記基準を更新させる制御部と、を備える。
ここで、所定の基準とは、歪補償多項式の係数もしくはルックアップテーブルのテーブル値である。従来、図2のように歪補償量を定義する歪補償多項式の係数(または、対応するルックアップテーブル)の推定にプリディストータへの入力信号と被補償回路の出力信号を用いていた。本発明では、歪補償量を定義する歪補償多項式の係数(または、対応するルックアップテーブル)の推定に歪補償部が出力する予歪補償信号と被補償回路の出力信号を用いる。但し、歪補償量を計算する際には従来と同様に歪補償部への入力信号を用いる。後述のように、歪補償量を定義する歪補償多項式の係数(または、対応するルックアップテーブル)を推定するのに用いる信号の取得点を図3のように歪補償部の出力信号(すなわち被補償回路の入力信号)と被補償回路の出力信号に変更したことで、計算量、および必要なメモリ量が減る。
従って、本発明に係るプリディストータは、歪補償するための計算量やメモリ量を低減でき、且つ高い歪補償精度と歪補償追従性とを両立できる。
本発明は、歪補償するための計算量やメモリ量を低減できるプリディストータであるため、歪補償値を生成する歪補償多項式の係数(もしくはルックアップテーブル)を更新する更新時間を短縮でき、収束が速くなる。
添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
(実施の形態1)
図3は本実施形態のプリディストータ301の構成を説明するブロック図である。プリディストータ301は、所定の基準に基づく歪補償値で入力信号Xを歪補償した予歪補償信号Aを被補償回路401へ出力する歪補償部11と、互いに異なるサンプリングポイントで予歪補償信号Aを取り込んだ複数の予歪サンプリング信号及び同じサンプリングポイントで被補償回路401からの出力信号Yを取り込んだ複数の出力サンプリング信号から前記基準の更新量を算出し、歪補償部11に前記基準を更新させる制御部13と、を備える。例えば、被補償回路401は信号増幅器である。また、歪補償部11が保有する基準とは歪補償多項式の係数もしくはルックアップテーブルのテーブル値であるが、以下では歪補償多項式の係数として説明する。
制御部13は、所定のサンプリングポイントで予歪補償信号A及び出力信号Yからそれぞれ予歪サンプリング信号及び出力サンプリング信号を取り込む。さらに、後述するように歪補償多項式の係数又はルックアップテーブルのテーブル値の更新量を算出し、補償部11が保有する歪補償多項式の係数又はルックアップテーブルのテーブル値を更新する。
(更新量の算出の説明)
複数の増幅器で構成された増幅器は、図1のようにモデル化できる。入力信号Xを周期Tでサンプリングした離散時間信号をx(nT)とし、出力信号Yを周期Tでサンプリングした離散時間信号をy(nT)とし、表記を簡単にするためにそれぞれをx(n),y(n)で表すこととする。また、x(n)及びy(n)は実数成分と虚数成分を持つ複素数信号であり、x(n)及びy(n)に対する乗算及び加算は、それぞれ複素乗算及び複素加算を示すものとする。すなわち、先に説明した図2および3においては歪補償部11と被補償回路401との間には図示しない直交変調器、D/A変換器、およびアップコンバータがあり、被補償回路401と制御部の間には図示しないダウンコンバータ、A/D変換器、および直交復調器がある。このとき、増幅器を構成する要素増幅器513の歪特性を表す歪特性多項式をそれぞれ
Figure 2010074724
とおく。ここで、jは要素増幅器513の番号であり、Jは要素増幅器513の個数である。また、dは入力信号の正規化先行時間、または正規化遅延時間を表し、D1はj番目の要素増幅器の最大正規化先行時間、D2はj番目の要素増幅器の最大正規化遅延時間、kは次数であり、Kはj番目の要素増幅器の歪成分の最大次数を表す。
また、要素増幅器513を合成する比率を入力信号Xの振幅値の関数(合成多項式)
Figure 2010074724
とおく。ここで、rは入力信号の正規化先行時間、または正規化遅延時間を表し、R1はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大正規化先行時間、R2はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大正規化遅延時間、lは次数であり、Lはj番目の要素増幅器に対する合成する比率において関係する入力信号の最大次数から1次高い次数を表す。このとき、増幅器の出力は
Figure 2010074724
ここで、数式3を整理する。まず、異なる増幅器(異なるj)の同じ項をまとめると
Figure 2010074724
である。ここで、max(c,c,…,c)はc,c,…,cの最大値を表す。
次に、数式4のr=dの項をまとめると
Figure 2010074724
である。
また、数式5は、
Figure 2010074724
更に、
Figure 2010074724
すなわち、図1のようにモデル化できる増幅器の歪特性を推定するには、複素数係数h’d,k、係数h’r,d,l、および係数h’r,d,l,kを算出すれば良い。係数h’d,k、係数h’r,d,l、および係数h’r,d,l,kを算出するには入力信号Xおよび出力信号Yを数式7のモデルに適用して最小二乗法を用いればよい。
(歪補償方法)
次に、図1のモデルに基づいた増幅装置の歪補償方法について説明する。増幅装置全体の入出力信号の関係は
Figure 2010074724
となり、線形であるのが理想的である。但し、Gは増幅装置の利得を表す実数定数である。ここでは、以降の議論を簡単にする目的で、G=1とおくこととする。
しかし、実際の増幅装置では、入力信号の振幅(もしくは電力)が大きくなると入出力信号の関係は線形ではなく数式3または数式7で表現されるように非線形となる。一方、数式3又は数式7において入力信号と出力信号の関係が理想的になるときy(n)=x(n)の関係が成立する。従って、図1のモデルに基づいた増幅回路を歪補償するには、図1のモデルを数式で表現した歪特性多項式である数式3または数式7において入力信号Xと出力信号Yを入れ替えた歪補償多項式
Figure 2010074724
である。
数式3から数式7に整理したのと同様に、数式9を整理すると、
Figure 2010074724
この数式10の複素数係数w’d,k、w’r,d,l、及びw’r,d,l,kを最小二乗法を用いて推定し、入力信号Xを歪補償多項式に従って補償すればよい。最小二乗法により複素数係数w’d,k、w’r,d,l、及びw’r,d,l,kを算出するに際しては、複素数係数w’d,k、w’r,d,l、及びw’r,d,l,kの総数よりも多くの入力信号X及び出力信号Yをサンプリングしたx(n)とy(n)の組を用いる。
すなわち、最小2乗法を用いて得られた数式10の係数を用いて増幅装置の入出力関係を線形にする目的で、増幅装置の前段に設けてある増幅装置の非線形な歪特性(歪値)に対する逆歪特性(歪補償値)を生成するプリディストータ300、あるいは301において、入力信号Xに歪補償値を予め与えた予歪補償信号Aを生成して増幅装置に入力する。このとき、増幅装置の出力信号Yがy(n)=x(n)となる予歪補償信号Aを得るために、プリディストータ300、あるいは301は、数式11で表される歪補償多項式で入力信号Xに歪補償値を予め与えて予歪補償信号Aを生成して増幅装置に入力する。
Figure 2010074724
図1のモデルを数式で表現した歪特性多項式である数式3または数式7で与えられる非線形な歪を補償する逆歪特性(歪補償特性)を与える予歪補償信号A、すなわち数式11のa(n)を得るには、数式3または数式7においてx(n)とy(n)を入れ替えた数式9または数式10の関係を満たす係数w’j,r,d,l,k、または、係数w’d,k、w’r,d,l、及びw’r,d,l,kを得ればよい。
(歪補償多項式の係数の算出方法)
ここで、数式10を利用して歪補償多項式の係数を求める方法について説明する。但し、ここでは、表現の簡単のためにDa=0、R1=0、D1=0とおく。複素数係数w’d,k、w’r,d,l、及びw’r,d,l,kをすべて並べた係数のベクトルを
Figure 2010074724
とおく。ここで、Tは行列の転置を表す。
次に、w、w、・・・、wを求める方法について説明する。数式12の歪補償多項式の係数w0,w1,・・・,wQを求めるには、異なるnにおけるQ+1個以上の数式10が必要である。ここで、数式10を行列表現すると数式13となる。
Figure 2010074724
但し、
Figure 2010074724
歪補償多項式の係数を推定する際に使用する異なるnに対する数式10の個数はN(N≧Q+1)であり、数式10をN個まとめると数式13は数式15の連立方程式となる。
Figure 2010074724
Figure 2010074724
数式15又は数式17の連立方程式を解くことで、係数w,w,・・・,wが求まる。数式15又は数式17の連立方程式を解くには掃き出し法を用いても良いし、最小二乗法を用いて数式18としても良い。
Figure 2010074724
Figure 2010074724
但し、Hは行列の複素共役転置を表す。このようにして得られた係数w,w,・・・,wをa(n)に適用し、x(n)に応じた歪補償値を算出すれば歪補償ができる。
歪補償部11は、制御部13が算出した係数を受け取り、歪補償多項式に適用する。プリディストータ301は、この係数を適用した歪補償多項式で入力信号Xから予歪補償信号Aを生成する。歪補償部11が記憶する歪補償多項式は被補償回路401を適切にモデル化し、そのモデルの歪特性から得られたものであるため、プリディストータ301は少ない計算量で歪補償値を算出でき、歪補償の精度を高くすることができる。但し、プリディストータ301の係数である数式12の初期値は、
Figure 2010074724
である。
(更新アルゴリズム)
歪補償多項式の係数を1回で正確に求めるには、想定している入力信号の振幅(または電力)の全てを網羅するような信号を実際に増幅装置に入力した際の入力信号と、入力信号に対応する出力信号の組を用いて歪補償多項式の係数を最小二乗法を用いて算出する必要があり、計算量が膨大なものとなる問題がある。すなわち、歪補償多項式の係数を正確に算出するには、サンプリングした入力信号と出力信号を非常に多く用いる必要がある。
また、温度、および湿度、並びに経年変化により増幅装置の歪補償多項式の係数も変化する問題がある。さらに、増幅装置の歪補償をしながら歪補償多項式の係数を時刻の経過とともに更新していく必要がある。そこで、歪補償多項式の係数を時刻の経過とともに更新する更新アルゴリズムをここで示す。
増幅装置の歪補償をしながら歪補償多項式の係数を更新する場合、増幅装置への入力信号はx(n)ではなく、増幅装置の出力信号Yであるy(n)をx(n)に近づけるように歪補償した数式11の予歪補償信号Aが入力信号になっている。
このとき、正確に増幅装置の歪補償がなされていれば、y(n)=x(n)が成立するので、数式11において
Figure 2010074724
も成立する。ここで、
Figure 2010074724
とおく。但し、w’d,k(i)、w’r,d,l(i)、およびw’r,d,l,k(i)はi回目の更新で得られた係数w’d,k、w’r,d,l、およびw’r,d,l,kをそれぞれ表す。
もし、増幅装置の歪補償が十分でなければ、y(n)=x(n)とはならず、
Figure 2010074724
とおくと、誤差
Figure 2010074724
が得られる。この誤差e(n)が零になるように歪補償多項式の係数を更新する。
すなわち、増幅装置全体の入出力関係を線形とする条件y(n)=x(n)を満たす係数w’d,k(i)、w’r,d,l(i)、およびw’r,d,l,k(i)は数式10を満たす。ここで、係数w’d,k、w’r,d,l、およびw’r,d,l,kを全て並べた係数は数式12によりw、w、・・・、wで表されるので、i回目の更新で得られた係数w、w、・・・、wをそれぞれw(i)、w(i)、・・・、w(i)とおくと、増幅回路全体の入出力関係を線形とする条件y(n)=x(n)を満たす係数w(i)、w(i)、・・・、w(i)は数式10を満たす。従って、a’(n)とa”(n)が一致するように、w(i)、w(i)、・・・、w(i)を求めればよい。
ここで、w,w,・・・wの更新について説明する。
Figure 2010074724
とおく。但し、i≧0である。なお、数式24の係数w(i)の初期値としては、w(0)=(1,0,・・・,0)を用いるか、同じ被補償部に対して十分な取り込み点数Nのときに数式15、数式17または数式18を用いて予め求めておいた係数wをw(0)=wとして用いるか、同じ被補償部に対して十分に更新回数を確保して予め求めておいた係数の行列w(∞)をw(0)=w(∞)として用いればよい。
ここでは、表現の簡単のためにDa=0、R1=0、D1=0とおいた場合、w(i),w(i),・・・,w(i)に対応した入力信号X及び出力信号Yの行列は、それぞれ数式25及び数式29とおくことができる。
Figure 2010074724
である。
また、行x(i)を構成するベクトルx1(i)、x2(i)およびx3(i)はそれぞれ数式26、数式27及び数式28で表せる。
Figure 2010074724
Figure 2010074724
Figure 2010074724
Figure 2010074724
Figure 2010074724
である。
また、行y(i)を構成するベクトルy1(i)、y2(i)およびy3(i)はそれぞれ数式30、数式31及び数式32で表せる。
Figure 2010074724
Figure 2010074724
Figure 2010074724
Figure 2010074724
但し、Nは歪補償値を推定する際に使用する入出力信号の取り込み点数、Mは次の多項式係数の更新時に用いる入出力信号の取り込み開始までのサンプリング間隔数である。
また、
Figure 2010074724
Figure 2010074724
Figure 2010074724
とおくと、連立方程式
Figure 2010074724
によりw(i)を更新すればよい。但し、μは0<μ≦1.0を満たす。
図3のプリディストータ301の制御部13において算出されたw(i)を用いて、歪補償部11において予歪補償信号Aのa’(i(N+M)+n)を算出して、被補償回路401に入力する。歪補償された予歪補償信号Aが入力されるので、被補償回路401は出力信号Yのy(i(N+M)+n)を得る。
(メモリ量の比較)
本発明は、制御部13が取得する2つのサンプリング信号を被補償回路401へ入力する予歪補償信号Aと被補償回路401から出力する出力信号Yとから取得することで、制御部13における数式33の計算を省略し、歪補償多項式の係数の更新に必要な計算量、メモリ量、および計算時間を大幅に減らすものである。
従来の誤差演算では、制御部13において
Figure 2010074724
としていた演算が
Figure 2010074724
となる。ここでe(i)、X(i)、a(i)、Y(i)、およびw(i)は、それぞれN行1列、N行(Q+1)列、N行1列、N行(Q+1)列、および(Q+1)行1列の行列である。
従って、従来は誤差演算においてX(i)−Y(i)の演算でN(Q+1)回の減算、(X(i)−Y(i))w(i−1)の演算でN(Q+1)回の乗算、およびNQ回の加算が必要だった誤差演算が、本発明によりY(i)w(i−1)の演算でN(Q+1)回の乗算、およびNQ回の加算、a(i)−Y(i)w(i−1)の演算でN回の減算で済むこととなり、減算回数が従来の(Q+1)分の1になる。
また、従来では
2N(Q+1)+(Q+1)
に比例した量のメモリ量が必要だったのが、本発明により、
N+N(Q+1)+(Q+1)
に比例した量のメモリ量となり、NQに比例したメモリ量を減らせることができる。
本発明に係るプリディストータは、移動体通信基地局などに用いられる無線送信機の電力増幅器に適用することができる。
複数の増幅器で構成された増幅回路をモデル化した図である。 従来のプリディストータの構成を説明するブロック図である。 本発明に係るプリディストータの構成を説明するブロック図である。
符号の説明
300、301:プリディストータ
11:歪補償部
13:制御部
401:被補償回路
511:遅延素子
512−j:振幅値関数(jは自然数)
513:要素増幅器
514:複素乗算器
515:積算器
X:入力信号
Y:出力信号
A:予歪補償信号

Claims (1)

  1. 所定の基準に基づく歪補償値で入力信号を歪補償した予歪補償信号を被補償回路へ出力する歪補償部と、
    互いに異なるサンプリングポイントで前記予歪補償信号を取り込んだ複数の予歪サンプリング信号及び前記サンプリングポイントで前記被補償回路からの出力信号を取り込んだ複数の出力サンプリング信号から前記基準の更新量を算出し、前記歪補償部に前記基準を更新させる制御部と、
    を備えるプリディストータ。
JP2008242436A 2008-09-22 2008-09-22 プリディストータ Active JP5221260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008242436A JP5221260B2 (ja) 2008-09-22 2008-09-22 プリディストータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008242436A JP5221260B2 (ja) 2008-09-22 2008-09-22 プリディストータ

Publications (2)

Publication Number Publication Date
JP2010074724A true JP2010074724A (ja) 2010-04-02
JP5221260B2 JP5221260B2 (ja) 2013-06-26

Family

ID=42206056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008242436A Active JP5221260B2 (ja) 2008-09-22 2008-09-22 プリディストータ

Country Status (1)

Country Link
JP (1) JP5221260B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023122772A (ja) * 2022-02-24 2023-09-05 日本無線株式会社 歪補償装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007037110A (ja) * 2005-07-21 2007-02-08 Alcatel 適応型デジタルプリディストーションシステム
JP2009213113A (ja) * 2008-03-05 2009-09-17 Fujitsu Ltd 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
JP2012500572A (ja) * 2008-08-29 2012-01-05 ザイリンクス インコーポレイテッド 電力増幅器における歪みを低減するための方法および回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007037110A (ja) * 2005-07-21 2007-02-08 Alcatel 適応型デジタルプリディストーションシステム
JP2009213113A (ja) * 2008-03-05 2009-09-17 Fujitsu Ltd 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
JP2012500572A (ja) * 2008-08-29 2012-01-05 ザイリンクス インコーポレイテッド 電力増幅器における歪みを低減するための方法および回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023122772A (ja) * 2022-02-24 2023-09-05 日本無線株式会社 歪補償装置

Also Published As

Publication number Publication date
JP5221260B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
JP5120178B2 (ja) 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
EP1560329B1 (en) Digital predistorter using power series model
US6801086B1 (en) Adaptive digital pre-distortion using amplifier model that incorporates frequency-dependent non-linearities
KR101679230B1 (ko) 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법
JP5753272B2 (ja) タップ出力の正規化を伴う非線形モデル
CN103299542B (zh) 用于数字预失真器的正交基函数集
CN100477500C (zh) 功率放大器预失真器及其包括该预失真器的基站
KR101789924B1 (ko) 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
JP4909261B2 (ja) 電力増幅器におけるモデルに基づく歪み低減
US8218676B2 (en) System and method for training pre-inverse of nonlinear system
CN100530944C (zh) 功率放大器预失真器的训练方法及其基站
JP5299958B2 (ja) プリディストータ
JP5160344B2 (ja) プリディストータ
JP5221260B2 (ja) プリディストータ
JP5238461B2 (ja) プリディストータ
JP5290698B2 (ja) プリディストータ
JP5260335B2 (ja) プリディストータ
KR100991494B1 (ko) 디지털 전치왜곡 방법 및 그 장치
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
JP5115979B2 (ja) プリディストータ
WO2018109862A1 (ja) 電力増幅回路
JP2011228999A (ja) 増幅回路及び無線通信装置
TW202404253A (zh) 補償功率放大器失真的方法以及系統
JP2013132009A (ja) 歪補償器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5221260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150