JP2010074252A - Ofdm transmitter - Google Patents
Ofdm transmitter Download PDFInfo
- Publication number
- JP2010074252A JP2010074252A JP2008236453A JP2008236453A JP2010074252A JP 2010074252 A JP2010074252 A JP 2010074252A JP 2008236453 A JP2008236453 A JP 2008236453A JP 2008236453 A JP2008236453 A JP 2008236453A JP 2010074252 A JP2010074252 A JP 2010074252A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- filter
- coefficient
- rate conversion
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)方式の移動体通信システムの送信機(OFDM送信機)に関し、特に、デジタル信号のサンプリング・レートを希望のサンプリング・レートへ変換するレート変換機能について、ポリフェーズ・フィルタを使用することで複数のレート変換率に対応することができるレート変換機能を実現したOFDM送信機に関する。 The present invention relates to a transmitter (OFDM transmitter) of an OFDM (Orthogonal Frequency Division Multiplexing) type mobile communication system, and in particular, a rate for converting a sampling rate of a digital signal to a desired sampling rate. The present invention relates to an OFDM transmitter that realizes a rate conversion function that can support a plurality of rate conversion rates by using a polyphase filter.
図6には、従来技術に係るレート変換処理部の構成例を示してある。
一例として、サンプリング・レートが5.6MHzである5MHz帯域信号、サンプリング・レートが11.2MHzである10MHz帯域信号、サンプリング・レートが22.4MHzである20MHz帯域信号、の3種類の入力信号をいずれもサンプリング・レート112MHzまでレート変換を行うレート変換処理部を説明する。
FIG. 6 shows a configuration example of a rate conversion processing unit according to the prior art.
As an example, there are three types of input signals: a 5 MHz band signal with a sampling rate of 5.6 MHz, a 10 MHz band signal with a sampling rate of 11.2 MHz, and a 20 MHz band signal with a sampling rate of 22.4 MHz. A rate conversion processing unit that performs rate conversion up to a sampling rate of 112 MHz will be described.
第1のレート変換部101は20倍のレート変換を行い、第2のレート変換部102は10倍のレート変換を行い、第3のレート変換部103は5倍のレート変換を行う。スイッチ部104は、信号の帯域情報若しくは入力のサンプリング・レート情報をもとに、スイッチ回路を切り替えて、3つのレート変換部101〜103の出力信号の中から適切なものを1つ選択して出力する。
The
図7には、従来技術に係るレート変換部111(図6に示されるレート変換部101〜103)の内部構造の構成例を示してある。
本例のレート変換部111は、0データの内挿部(0内挿部)121と、0データ内挿により発生する折り返しイメージを除去するためのロー・パス・フィルタ(LPF)122から構成されている。
FIG. 7 shows a configuration example of the internal structure of the rate conversion unit 111 (
The rate conversion unit 111 of this example includes an interpolation unit for 0 data (0 interpolation unit) 121 and a low pass filter (LPF) 122 for removing aliasing images generated by the 0 data interpolation. ing.
0内挿部121は、入力データに対して、入力1サンプルおきに変換倍率に応じた数の0データを挿入して、データのレートを変換する。例えば、サンプリング・レートを5倍に変換する場合には入力1サンプルおきに4個の0データを挿入し、サンプリング・レートを10倍に変換する場合には入力1サンプルおきに9個の0データを挿入し、サンプリング・レートを20倍に変換する場合には入力1サンプルおきに19個の0データを挿入する。
LPF122は、0データ挿入により発生する折り返しのイメージを除去する。折り返しイメージを除去するためのLPF122のフィルタ係数は、信号の帯域によって異なるものとなる。LPF122を構成するフィルタ回路としては、信号帯域毎に用意してもよいが、信号帯域によってフィルタ係数を切り替えることで1つのフィルタ回路を共用することも可能である。
The 0 interpolation unit 121 converts the data rate by inserting the number of 0 data corresponding to the conversion magnification into the input data every other input sample. For example, when the sampling rate is converted to 5 times, four 0 data are inserted every other input sample, and when the sampling rate is converted to 10 times, nine 0 data are input every other sample. When the sampling rate is converted to 20 times, 19 zero data are inserted every other input sample.
The
しかしながら、OFDM方式の通信装置では複数の帯域信号に対応する場合があり、信号の帯域によってベースバンド信号のサンプリング・レートは異なる。例えば、OFDM信号であるMobile WiMAXでは、上述したように、5MHz帯域信号のサンプリング・レートは5.6MHzとし、10MHz帯域信号のサンプリング・レートは11.2MHzとし、20MHz帯域信号のサンプリング・レートは22.4MHzとすることが規定されている。 However, the OFDM communication apparatus may support a plurality of band signals, and the sampling rate of the baseband signal differs depending on the signal band. For example, in Mobile WiMAX which is an OFDM signal, as described above, the sampling rate of the 5 MHz band signal is 5.6 MHz, the sampling rate of the 10 MHz band signal is 11.2 MHz, and the sampling rate of the 20 MHz band signal is 22 .4 MHz is specified.
送信信号を電力増幅器により電力増幅して送信する場合、デジタル・プリディストーションやピーク電力抑圧などの信号処理を施して電力効率を高めることが為されるが、そのためにはデジタルIQ信号のサンプリング・レートを持ち上げる必要がある。
ここで、従来技術に係るレート変換処理部では、レート変換率が異なる信号に対してはそれぞれ個別にレート変換部(図6では、レート変換部101〜103)を用意しており、回路規模の増大によるコストアップが問題となっていた。
When a transmission signal is amplified by a power amplifier and transmitted, signal processing such as digital predistortion and peak power suppression is performed to improve power efficiency. For this purpose, the sampling rate of a digital IQ signal is used. Need to lift.
Here, in the rate conversion processing unit according to the conventional technique, rate conversion units (
本発明は、このような従来の事情に鑑み為されたもので、ポリフェーズ・フィルタを用いることで、分数倍を含めた複数のレート変換率に対応することができ、更に、フィルタの回路規模を大幅に縮小してレート変換機能を実現し、これにより、通信装置(送信増幅器)のコストを低減することが可能なOFDM送信機を提供することを目的とする。 The present invention has been made in view of such a conventional situation. By using a polyphase filter, it is possible to cope with a plurality of rate conversion rates including fractional multiples. An object of the present invention is to provide an OFDM transmitter capable of realizing a rate conversion function by greatly reducing the scale, thereby reducing the cost of a communication device (transmission amplifier).
上記目的を達成するため、本発明では、複数のレート変換率を切り替えることが可能であり切り替えたレート変換率でデジタル信号のサンプリング・レートを変換するレート変換処理部を有し、OFDM方式により送信を行うOFDM送信機において、次のような構成とした。
すなわち、前記レート変換処理部では、ポリフェーズ・フィルタが、前記デジタル信号をフィルタリング処理して前記デジタル信号のサンプリング・レートを変換する。この場合に、制御手段が、前記ポリフェーズ・フィルタの各フェーズと各タップとの組み合わせ毎に前記ポリフェーズ・フィルタに設定するフィルタ係数を記憶するとともに、前記複数のレート変換率のそれぞれについて前記ポリフェーズ・フィルタに対して行う制御のパターンを記憶し、記憶されたフィルタ係数を用いて、使用されるレート変換率に対応した制御のパターンで前記ポリフェーズ・フィルタを制御する。
In order to achieve the above object, in the present invention, a plurality of rate conversion rates can be switched, and a rate conversion processing unit that converts a sampling rate of a digital signal at the switched rate conversion rate is provided, and is transmitted by OFDM. An OFDM transmitter that performs the following configuration is used.
That is, in the rate conversion processing unit, the polyphase filter performs a filtering process on the digital signal to convert the sampling rate of the digital signal. In this case, the control means stores a filter coefficient to be set in the polyphase filter for each combination of each phase and each tap of the polyphase filter, and also sets the poly coefficient for each of the plurality of rate conversion rates. A pattern of control performed on the phase filter is stored, and the polyphase filter is controlled with a control pattern corresponding to a rate conversion rate to be used, using the stored filter coefficient.
従って、ポリフェーズ・フィルタを用いることで、分数倍を含めた複数のレート変換率に対応することができ、更に、フィルタの回路規模を大幅に縮小してレート変換機能を実現し、これにより、通信装置(送信増幅器)のコストを低減することが可能なOFDM送信機を実現することができる。 Therefore, by using a polyphase filter, it is possible to cope with multiple rate conversion rates including fractional multiples, and furthermore, the rate conversion function is realized by greatly reducing the circuit scale of the filter. An OFDM transmitter capable of reducing the cost of the communication device (transmission amplifier) can be realized.
ここで、複数のレート変換率の数や、各レート変換率としては、それぞれ、種々な態様が用いられてもよい。
また、ポリフェーズ・フィルタのタップ数などの構成としては、種々なものが用いられてもよい。
また、ポリフェーズ・フィルタに対して行う制御のパターンとしては、種々なものが用いられてもよく、例えば、ポリフェーズ・フィルタへの入力データをシフトさせる処理や、所定のフェーズのフィルタ係数をポリフェーズ・フィルタの各タップに設定する処理や、ポリフェーズ・フィルタから1サンプル分の出力を得る処理などに関する制御のパターンが用いられる。
Here, various aspects may be used as the number of rate conversion ratios and the respective rate conversion ratios.
Various configurations such as the number of taps of the polyphase filter may be used.
Various control patterns may be used for the polyphase filter. For example, a process for shifting input data to the polyphase filter or a filter coefficient of a predetermined phase may be changed to a polyphase filter. A control pattern relating to processing for setting each tap of the phase filter and processing for obtaining an output of one sample from the polyphase filter is used.
以上説明したように、本発明に係るOFDM送信機によると、ポリフェーズ・フィルタを用いることで、分数倍を含めた複数のレート変換率に対応することができ、更に、フィルタの回路規模を大幅に縮小してレート変換機能を実現し、これにより、通信装置(送信増幅器)のコストを低減することが可能である。 As described above, according to the OFDM transmitter of the present invention, by using a polyphase filter, it is possible to cope with a plurality of rate conversion rates including fractional multiples, and further, the circuit scale of the filter is reduced. The rate conversion function can be realized by greatly reducing the cost, thereby reducing the cost of the communication device (transmission amplifier).
本発明に係る実施例を図面を参照して説明する。
図1には、本発明の一実施例に係るレート変換処理部の構成例を示してある。
本例のレート変換処理部は、ポリフェーズ・フィルタ1と、フェーズ制御部(制御手段の機能を有する処理部)2を備えている。
ポリフェーズ・フィルタ1は、入力信号のサンプリング・レートを希望のサンプリング・レートまで変換して出力する。
フェーズ制御部2は、与えられた帯域情報に従って、ポリフェーズ・フィルタ1のフェーズ切り替え処理を制御する。
Embodiments according to the present invention will be described with reference to the drawings.
FIG. 1 shows a configuration example of a rate conversion processing unit according to an embodiment of the present invention.
The rate conversion processing unit of this example includes a
The
The
ここで、ポリフェーズ・フィルタ1の内部構造とフェーズ制御について説明する。
ポリフェーズ・フィルタ1は、従来技術に係る0内挿方式のレート変換部に対して、LPF回路における無駄な処理である0データとフィルタ係数の乗算処理を省いた形をとっている。ポリフェーズ・フィルタ1に設定されるフィルタ係数は、従来技術に係るLPFのフィルタ係数を複数フェーズに分解したものである。
Here, the internal structure and phase control of the
The
一例として、5倍のレート変換の場合について説明する。
図8には、LPFのインパルス応答(フィルタ係数)の一例を示してある。
図3には、ポリフェーズ・フィルタのインパルス応答(フィルタ係数)の一例を示してある。
図2には、ポリフェーズ・フィルタ1の構成例や、フェーズ制御部2を示してある。
As an example, the case of 5 times rate conversion will be described.
FIG. 8 shows an example of the impulse response (filter coefficient) of the LPF.
FIG. 3 shows an example of the impulse response (filter coefficient) of the polyphase filter.
FIG. 2 shows a configuration example of the
従来技術に係るLPFが図8に示されるようなインパルス応答曲線を持つ35タップのフィルタ係数で構成されている場合、本例のポリフェーズ・フィルタ1では、図3に示されるように、この35タップのフィルタ係数を5タップおきに抜き出した7タップ×5組(フェーズ)のフィルタ係数を使えばよい。
従ってポリフェーズ・フィルタ1としては、図2に示されるように、回路上は7タップのフィルタ回路を組めばよく、35タップのフィルタ回路を組む必要がある従来技術に対して、大幅な回路規模の縮小となっている。
When the LPF according to the prior art is configured with a 35-tap filter coefficient having an impulse response curve as shown in FIG. 8, the
Therefore, as shown in FIG. 2, as the
ここで、図2に示されるポリフェーズ・フィルタ1では、直列に接続された7個のレジスタA1〜A7と、これら7個のレジスタA1〜A7のそれぞれに対応した7個の乗算器B1〜B7と、1個の加算器11を備えている。
入力信号(入力データ)は、第1のレジスタA1に入力された後に、第2のレジスタA2から第7のレジスタA7へ順次移動していく。また、7個のレジスタA1〜A7からはそれぞれに対応した乗算器B1〜B7へ信号(データ)が出力され、各乗算器B1〜B7では各レジスタA1〜A7からのデータとフェーズ制御部2からのフィルタ係数とが乗算される。そして、7個の乗算器B1〜B7からの乗算結果が加算器11により加算(総和)されて、当該加算結果の信号が出力される。
Here, in the
After the input signal (input data) is input to the first register A1, it sequentially moves from the second register A2 to the seventh register A7. Further, signals (data) are output from the seven registers A1 to A7 to the corresponding multipliers B1 to B7. The data from the registers A1 to A7 and the
また、図2に示されるフェーズ制御部2は、フィルタ係数を格納するためのRAM(Random Access Memory)21を備えている。
フィルタ係数格納RAM21には、本例では、20個のフェーズ(Phase)のそれぞれと7個のタップ(tap)のそれぞれとの組み合わせ(140個の組み合わせ)に対応して、フィルタ係数t(1、1)〜t(20、7)が格納されている。そして、フェーズ制御部2は、フェーズ数とタップ数(本例では、7個の乗算器B1〜B7の順にタップ1〜7とする)に対応したフィルタ係数をフィルタ係数格納RAM21から読み出して各乗算器B1〜B7へ出力する。
2 includes a RAM (Random Access Memory) 21 for storing filter coefficients.
In the filter
次に、フェーズ制御について説明する。
ポリフェーズ・フィルタ1の入力信号が1サンプルシフトされたら、フェーズ制御部2は、予め決められた順序で各フェーズのフィルタ係数を、変換後のレートにおける1クロック毎に設定して、切り替えていく。これにより、ポリフェーズ・フィルタ1からの出力は、従来技術に係るLPFからの出力と等価となる。
Next, phase control will be described.
When the input signal of the
フェーズ制御の具体的な手順を以下のレート変換の場合について説明する。対応するレート変換は以下の3パターンとする。
(パターン1−1)5MHz帯域信号:5.6MHzから112MHz(×20)
(パターン1−2)10MHz帯域信号:11.2MHzから112MHz(×10)
(パターン1−3)20MHz帯域信号:22.4MHzから112MHz(×5)
A specific procedure of phase control will be described for the following rate conversion. The corresponding rate conversion is the following three patterns.
(Pattern 1-1) 5 MHz band signal: 5.6 MHz to 112 MHz (× 20)
(Pattern 1-2) 10 MHz band signal: 11.2 MHz to 112 MHz (× 10)
(Pattern 1-3) 20 MHz band signal: 22.4 MHz to 112 MHz (× 5)
なお、ポリフェーズ・フィルタ1に設定する各フェーズのフィルタ係数としては、5MHz帯域信号のサンプリング・レートを5.6MHzから112MHzへ変換する場合のものを、10MHz帯域信号や20MHz帯域信号についても共通して用いることができる。これは、5MHz帯域信号用のフィルタ係数が、10MHz帯域信号のサンプリング・レートを11.2MHzから224MHzへ変換する場合と、20MHz帯域信号のサンプリング・レートを22.4MHzから448MHzへ変換する場合のフィルタ係数と同じ周波数特性とすることができるためである。つまり、信号の帯域とサンプリング・レートの比であるサンプリング・ファクタが同じ値であれば、フィルタ係数を共通化することができる。
The filter coefficient of each phase set in the
ポリフェーズ・フィルタ1はフェーズ1〜フェーズ20までの全部で20フェーズのフィルタ係数の組みを使い、フェーズ制御部2が各フェーズのフィルタ係数をポリフェーズ・フィルタ1に設定する。フェーズ切り替えの順序は信号帯域毎に異なり、下記の順序でフェーズ切り替えを行う。
The
(制御1−1)5MHz帯域信号に対するフェーズ制御
5MHz帯域信号の場合には、フェーズ制御部2は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ1の係数(フィルタ係数)を設定し、1サンプルの出力を得る。
次に、フェーズ2の係数を設定し、1サンプルの出力を得る。
(以降、フェーズ3からフェーズ18まで同様な処理を行う。)
次に、フェーズ19の係数を設定し、1サンプルの出力を得る。
次に、フェーズ20の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ1の係数を設定し、1サンプルの出力を得る。
次に、フェーズ2の係数を設定し、1サンプルの出力を得る。
(以降、フェーズ3からフェーズ18まで同様の処理を行う。)
次に、フェーズ19の係数を設定し、1サンプルの出力を得る。
次に、フェーズ20の係数を設定し、1サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
(Control 1-1) Phase control for 5 MHz band signal In the case of a 5 MHz band signal, the
First, the input data of the
Next, a
Next, the
(Hereafter, the same processing is performed from
Next, the phase 19 coefficient is set to obtain an output of one sample.
Next, the coefficient of
Next, the input data of the
Next, the
Next, the
(Hereafter, the same processing is performed from
Next, the phase 19 coefficient is set to obtain an output of one sample.
Next, the coefficient of
Thereafter, the same processing is repeated.
(制御1−2)10MHz帯域信号に対するフェーズ制御
10MHz帯域信号の場合には、フェーズ制御部2は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ1の係数(フィルタ係数)を設定し、1サンプルの出力を得る。
次に、フェーズ3の係数を設定し、1サンプルの出力を得る。
(以降、フェーズ5からフェーズ15まで、同様な処理を行う。)
次に、フェーズ17の係数を設定し、1サンプルの出力を得る。
次に、フェーズ19の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ1の係数を設定し、1サンプルの出力を得る。
次に、フェーズ3の係数を設定し、1サンプルの出力を得る。
(以降、フェーズ5からフェーズ15まで、同様な処理を行う。)
次に、フェーズ17の係数を設定し、1サンプルの出力を得る。
次に、フェーズ19の係数を設定し、1サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
このように、20倍のレート変換用に用意したフィルタ係数を2フェーズおきに設定することにより、10倍のレート変換を実現することができる。
(Control 1-2) Phase control for 10 MHz band signal In the case of a 10 MHz band signal, the
First, the input data of the
Next, a
Next, the
(Hereafter, the same processing is performed from
Next, the phase 17 coefficient is set to obtain an output of one sample.
Next, the phase 19 coefficient is set to obtain an output of one sample.
Next, the input data of the
Next, the
Next, the
(Hereafter, the same processing is performed from
Next, the phase 17 coefficient is set to obtain an output of one sample.
Next, the phase 19 coefficient is set to obtain an output of one sample.
Thereafter, the same processing is repeated.
In this way, by setting the filter coefficients prepared for 20-times rate conversion every two phases, 10-times rate conversion can be realized.
(制御1−3)20MHz帯域信号に対するフェーズ制御
20MHz帯域信号の場合には、フェーズ制御部2は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ1の係数(フィルタ係数)を設定し、1サンプルの出力を得る。
次に、フェーズ5の係数を設定し、1サンプルの出力を得る。
次に、フェーズ9の係数を設定し、1サンプルの出力を得る。
次に、フェーズ13の係数を設定し、1サンプルの出力を得る。
次に、フェーズ17の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ1の係数を設定し、1サンプルの出力を得る。
次に、フェーズ5の係数を設定し、1サンプルの出力を得る。
次に、フェーズ9の係数を設定し、1サンプルの出力を得る。
次に、フェーズ13の係数を設定し、1サンプルの出力を得る。
次に、フェーズ17の係数を設定し、1サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
このように、20倍のレート変換用に用意したフィルタ係数を4フェーズおきに設定することにより、5倍のレート変換を実現することができる。
(Control 1-3) Phase Control for 20 MHz Band Signal In the case of a 20 MHz band signal, the
First, the input data of the
Next, a
Next, the
Next, the phase 9 coefficient is set to obtain an output of one sample.
Next, the phase 13 coefficient is set to obtain an output of one sample.
Next, the phase 17 coefficient is set to obtain an output of one sample.
Next, the input data of the
Next, the
Next, the
Next, the phase 9 coefficient is set to obtain an output of one sample.
Next, the phase 13 coefficient is set to obtain an output of one sample.
Next, the phase 17 coefficient is set to obtain an output of one sample.
Thereafter, the same processing is repeated.
In this way, by setting the filter coefficients prepared for 20-times rate conversion every 4 phases, 5-times rate conversion can be realized.
ここで、図4には、サンプリング・レートを11.2MHzから112MHzへレート変換したときにおけるレート変換処理部の入出力信号の時間波形の一例を示してある。入力データのサンプル間が補間され、10倍のサンプリング・レートの信号が生成されていることが分かる。 Here, FIG. 4 shows an example of the time waveform of the input / output signal of the rate conversion processing unit when the sampling rate is converted from 11.2 MHz to 112 MHz. It can be seen that the input data samples are interpolated to generate a signal having a sampling rate of 10 times.
次に、フェーズ制御の他の例を示す。
本例では、レート変換率が分数倍となるケースについて、フェーズ制御の手順を説明する。対応するレート変換は以下の3パターンとする。
(パターン2−1)5MHz帯域信号:5.6MHzから28MHz(×5)
(パターン2−2)10MHz帯域信号:11.2MHzから28MHz(×5/2)
(パターン2−3)20MHz帯域信号:22.4MHzから28MHz(×5/4)
Next, another example of phase control is shown.
In this example, the phase control procedure will be described for the case where the rate conversion rate is a fractional multiple. The corresponding rate conversion is the following three patterns.
(Pattern 2-1) 5 MHz band signal: 5.6 MHz to 28 MHz (× 5)
(Pattern 2-2) 10 MHz band signal: 11.2 MHz to 28 MHz (× 5/2)
(Pattern 2-3) 20 MHz band signal: 22.4 MHz to 28 MHz (× 5/4)
本例の場合、ポリフェーズ・フィルタ1はフェーズ1〜フェーズ5までの全部で5フェーズのフィルタ係数の組みを使い、フェーズ制御部2が各フェーズのフィルタ係数をポリフェーズ・フィルタ1に設定する。フェーズ切り替えの順序は信号帯域毎に異なり、下記の順序でフェーズ切り替えを行う。
In the case of this example, the
(制御2−1)5MHz帯域信号に対するフェーズ制御
5MHz帯域信号の場合には、フェーズ制御部2は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ1の係数(フィルタ係数)を設定し、1サンプルの出力を得る。
次に、フェーズ2の係数を設定し、1サンプルの出力を得る。
次に、フェーズ3の係数を設定し、1サンプルの出力を得る。
次に、フェーズ4の係数を設定し、1サンプルの出力を得る。
次に、フェーズ5の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタの入力データを1サンプルシフトする。
次に、フェーズ1の係数を設定し、1サンプルの出力を得る。
次に、フェーズ2の係数を設定し、1サンプルの出力を得る。
次に、フェーズ3の係数を設定し、1サンプルの出力を得る。
次に、フェーズ4の係数を設定し、1サンプルの出力を得る。
次に、フェーズ5の係数を設定し、1サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
(Control 2-1) Phase control for 5 MHz band signal In the case of a 5 MHz band signal, the
First, the input data of the
Next, a
Next, the
Next, the
Next, the
Next, the
Next, the input data of the polyphase filter is shifted by one sample.
Next, the
Next, the
Next, the
Next, the
Next, the
Thereafter, the same processing is repeated.
(制御2−2)10MHz帯域信号に対するフェーズ制御
10MHz帯域信号の場合には、フェーズ制御部2は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ1の係数(フィルタ係数)を設定し、1サンプルの出力を得る。
次に、フェーズ3の係数を設定し、1サンプルの出力を得る。
次に、フェーズ5の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ2の係数を設定し、1サンプルの出力を得る。
次に、フェーズ4の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタの入力データを1サンプルシフトする。
次に、フェーズ1の係数を設定し、1サンプルの出力を得る。
次に、フェーズ3の係数を設定し、1サンプルの出力を得る。
次に、フェーズ5の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ2の係数を設定し、1サンプルの出力を得る。
次に、フェーズ4の係数を設定し、1サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
(Control 2-2) Phase control for 10 MHz band signal In the case of a 10 MHz band signal, the
First, the input data of the
Next, a
Next, the
Next, the
Next, the input data of the
Next, the
Next, the
Next, the input data of the polyphase filter is shifted by one sample.
Next, the
Next, the
Next, the
Next, the input data of the
Next, the
Next, the
Thereafter, the same processing is repeated.
(制御2−3)20MHz帯域信号に対するフェーズ制御
20MHz帯域信号の場合には、フェーズ制御部2は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ1の係数(フィルタ係数)を設定し、1サンプルの出力を得る。
次に、フェーズ5の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ4の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ3の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ2の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ1の係数を設定し、1サンプルの出力を得る。
次に、フェーズ5の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ4の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ3の係数を設定し、1サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ1の入力データを1サンプルシフトする。
次に、フェーズ2の係数を設定し、1サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
(Control 2-3) Phase Control for 20 MHz Band Signal In the case of a 20 MHz band signal, the
First, the input data of the
Next, a
Next, the
Next, the input data of the
Next, the
Next, the input data of the
Next, the
Next, the input data of the
Next, the
Next, the input data of the
Next, the
Next, the
Next, the input data of the
Next, the
Next, the input data of the
Next, the
Next, the input data of the
Next, the
Thereafter, the same processing is repeated.
図5には、サンプリング・レートを11.2MHzから28MHzへレート変換したときにおけるレート変換処理部の入出力信号の時間波形の一例を示してある。入力データのサンプル間が補間され、5/2倍のサンプリング・レートの信号が生成されていることが分かる。 FIG. 5 shows an example of the time waveform of the input / output signal of the rate conversion processing unit when the sampling rate is converted from 11.2 MHz to 28 MHz. It can be seen that the input data samples are interpolated to generate a signal having a sampling rate of 5/2 times.
以上のように、本例のレート変換処理部では、デジタル信号のサンプリング・レートを変換するに際して、内部にフィルタを持ち、フィルタ係数を切り替えることで複数のレート変換率に対応することができる。
また、本例のレート変換処理部では、デジタル信号のサンプリング・レートを変換するに際して、内部にフィルタを持ち、フィルタ係数を切り替えることで複数のサンプリング・レートの信号を予め決められた固定のサンプリング・レートの信号へ変換することができる。
As described above, when converting the sampling rate of the digital signal, the rate conversion processing unit of this example has a filter inside and can cope with a plurality of rate conversion rates by switching the filter coefficient.
In addition, when converting the sampling rate of the digital signal, the rate conversion processing unit of the present example has a filter inside, and by switching the filter coefficient, signals of a plurality of sampling rates are determined in advance by a fixed sampling rate. Can be converted to a rate signal.
また、本例のレート変換処理部では、前記したフィルタはポリフェーズ・フィルタ1により実現され、フェーズ制御部2がレート変換率に応じてポリフェーズ・フィルタ1のフェーズ制御を行う。
また、本例では、上記のようなレート変換処理部を有するOFDM方式の送信機やOFDM方式の送信増幅器を実現することができ、マルチレート変換に対応することができる。
なお、本例のようなレート変換処理部の構成や動作は、例えば、OFDM方式以外の通信方式を使用する装置に適用されてもよい。
Further, in the rate conversion processing unit of this example, the above-described filter is realized by the
Also, in this example, an OFDM transmitter and an OFDM transmitter amplifier having the rate conversion processing unit as described above can be realized, and multirate conversion can be supported.
Note that the configuration and operation of the rate conversion processing unit as in this example may be applied to an apparatus that uses a communication method other than the OFDM method, for example.
従って、本例のようなレート変換処理部を搭載することにより、複数のサンプリング・レートの入力信号がある場合、或いは、複数のレート変換率でレート変換を行う場合に、回路規模を削減した1つのフィルタ回路でレート変換を実現することが可能となり、レート変換部の回路規模を大きく削減することができる。特に、OFDM方式の送信増幅器では、サンプリング・レートが異なる複数の帯域の信号を処理する場合があり、本例のレート変換処理部を用いることで、装置コストを削減した送信増幅器を実現することができる。 Therefore, by mounting the rate conversion processing unit as in this example, the circuit scale is reduced when there are input signals of a plurality of sampling rates or when rate conversion is performed at a plurality of rate conversion rates. One filter circuit can realize rate conversion, and the circuit scale of the rate conversion unit can be greatly reduced. In particular, an OFDM transmission amplifier may process signals in a plurality of bands with different sampling rates. By using the rate conversion processing unit of this example, it is possible to realize a transmission amplifier with reduced apparatus cost. it can.
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
Here, the configuration of the system and apparatus according to the present invention is not necessarily limited to the configuration described above, and various configurations may be used. The present invention can also be provided as, for example, a method or method for executing the processing according to the present invention, a program for realizing such a method or method, or a recording medium for recording the program. It is also possible to provide various systems and devices.
The application field of the present invention is not necessarily limited to the above-described fields, and the present invention can be applied to various fields.
In addition, as various processes performed in the system and apparatus according to the present invention, for example, the processor executes a control program stored in a ROM (Read Only Memory) in hardware resources including a processor and a memory. A controlled configuration may be used, and for example, each functional unit for executing the processing may be configured as an independent hardware circuit.
The present invention can also be understood as a computer-readable recording medium such as a floppy (registered trademark) disk or a CD (Compact Disc) -ROM storing the control program, and the program (itself). The processing according to the present invention can be performed by inputting the program from the recording medium to the computer and causing the processor to execute the program.
1・・ポリフェーズ・フィルタ、 2・・フェーズ制御部、 A1〜A7・・レジスタ、 B1〜B7・・乗算器、 11・・加算器、 21・・フィルタ係数格納RAM、 101〜103、111・・レート変換部、 104・・スイッチ部、 121・・0内挿部、 122・・LPF、
1...
Claims (1)
前記レート変換処理部は、
前記デジタル信号をフィルタリング処理して前記デジタル信号のサンプリング・レートを変換するポリフェーズ・フィルタと、
前記ポリフェーズ・フィルタの各フェーズと各タップとの組み合わせ毎に前記ポリフェーズ・フィルタに設定するフィルタ係数を記憶するとともに、前記複数のレート変換率のそれぞれについて前記ポリフェーズ・フィルタに対して行う制御のパターンを記憶し、記憶されたフィルタ係数を用いて、使用されるレート変換率に対応した制御のパターンで前記ポリフェーズ・フィルタを制御する制御手段と、を備えた、
ことを特徴とするOFDM送信機。 In an OFDM transmitter that can switch between a plurality of rate conversion rates and has a rate conversion processing unit that converts a sampling rate of a digital signal at the switched rate conversion rate, and performs transmission by the OFDM method,
The rate conversion processing unit
A polyphase filter that filters the digital signal to convert a sampling rate of the digital signal;
Stores filter coefficients to be set in the polyphase filter for each combination of each phase and each tap of the polyphase filter, and controls the polyphase filter for each of the plurality of rate conversion rates Control means for controlling the polyphase filter with a control pattern corresponding to a rate conversion rate to be used, using the stored filter coefficients.
An OFDM transmitter characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008236453A JP2010074252A (en) | 2008-09-16 | 2008-09-16 | Ofdm transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008236453A JP2010074252A (en) | 2008-09-16 | 2008-09-16 | Ofdm transmitter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010074252A true JP2010074252A (en) | 2010-04-02 |
Family
ID=42205671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008236453A Pending JP2010074252A (en) | 2008-09-16 | 2008-09-16 | Ofdm transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010074252A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002544706A (en) * | 1999-05-10 | 2002-12-24 | シリウス コミュニカション エヌ.ヴイ. | Method and apparatus for fast software reconfigurable code division multiple access communication |
WO2005074131A1 (en) * | 2004-01-30 | 2005-08-11 | Sony Corporation | Sampling rate conversion device and method, and audio device |
JP2006504357A (en) * | 2002-10-25 | 2006-02-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Single oscillator DSSS and OFDM radio receiver and transmitter |
JP2008533865A (en) * | 2005-03-10 | 2008-08-21 | クゥアルコム・インコーポレイテッド | Efficient use of digital upsampling with IFFT in OFDM systems for easier analog filtering |
-
2008
- 2008-09-16 JP JP2008236453A patent/JP2010074252A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002544706A (en) * | 1999-05-10 | 2002-12-24 | シリウス コミュニカション エヌ.ヴイ. | Method and apparatus for fast software reconfigurable code division multiple access communication |
JP2006504357A (en) * | 2002-10-25 | 2006-02-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Single oscillator DSSS and OFDM radio receiver and transmitter |
WO2005074131A1 (en) * | 2004-01-30 | 2005-08-11 | Sony Corporation | Sampling rate conversion device and method, and audio device |
JP2008533865A (en) * | 2005-03-10 | 2008-08-21 | クゥアルコム・インコーポレイテッド | Efficient use of digital upsampling with IFFT in OFDM systems for easier analog filtering |
Non-Patent Citations (2)
Title |
---|
JPN6012059492; 加藤 正輝 外2名: '時間域応答を考慮したマルチレートフィルタの設計' 電子情報通信学会技術研究報告 Vol.96, No.125, 19960624, pp.23-28 * |
JPN6012059493; Chia-Chuan Hsiao: 'Polyphase filter matrix for rational sampling rate conversions' Acoustics, Speech, and Signal Processing, IEEE International Conference on ICASSP '87. Vol.12, 198704, pp.2173-2176 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103166598B (en) | Digital filter and collocation method, electronic equipment and wireless communication system | |
US8446935B2 (en) | Method and circuit for fractional rate pulse shaping | |
Mehra et al. | FPGA-based design of high-speed CIC decimator for wireless applications | |
Kodali et al. | DDC and DUC filters in SDR platforms | |
JP6096904B2 (en) | Digital to analog converter | |
JP5603890B2 (en) | Signal generation method and signal generation system | |
JP5941228B2 (en) | Multicarrier baseband peak removal apparatus and method | |
JP2010074252A (en) | Ofdm transmitter | |
JP5126366B2 (en) | Filter device | |
JP4376222B2 (en) | Wave shaping digital filter circuit | |
US20050276350A1 (en) | Signal processing architecture for modulation and interpolation | |
JP3760113B2 (en) | Digital up converter | |
CN102685055A (en) | Device and method for interpolating, extracting and multiplexing multiple data streams | |
JPH11251969A (en) | Receiver for frequency hopping spread spectrum system | |
JP2010130185A (en) | Sampling rate conversion circuit | |
KR20100002819A (en) | Digital down converter for multi-mode sdr terminal and method of the same | |
JP2005020659A (en) | Programmable digital filter | |
JPH1141305A (en) | Modulating device | |
JPH0884048A (en) | Sampling rate converter | |
KR100270165B1 (en) | Paralled fir filter system with a digital interpolation function | |
CN108233930B (en) | Sampling circuit and method | |
CN111277279B (en) | Data processing method and device | |
JP4639165B2 (en) | Signal analyzer | |
Yan et al. | Design of Multi-Mode Digital Signal Processing Circuit for Digital Transmitters | |
Babic et al. | Decimation by non-integer factor in multistandard radio receivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110509 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |