KR20100002819A - Digital down converter for multi-mode sdr terminal and method of the same - Google Patents

Digital down converter for multi-mode sdr terminal and method of the same Download PDF

Info

Publication number
KR20100002819A
KR20100002819A KR1020080062856A KR20080062856A KR20100002819A KR 20100002819 A KR20100002819 A KR 20100002819A KR 1020080062856 A KR1020080062856 A KR 1020080062856A KR 20080062856 A KR20080062856 A KR 20080062856A KR 20100002819 A KR20100002819 A KR 20100002819A
Authority
KR
South Korea
Prior art keywords
filter
common
signal
filtering unit
filtering
Prior art date
Application number
KR1020080062856A
Other languages
Korean (ko)
Inventor
김도한
Original Assignee
주식회사 코아로직
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코아로직 filed Critical 주식회사 코아로직
Priority to KR1020080062856A priority Critical patent/KR20100002819A/en
Publication of KR20100002819A publication Critical patent/KR20100002819A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0054—Digital filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing
    • H03D2200/0072—Mixing by complex multiplication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Abstract

PURPOSE: A digital down converter for multi-mode SDR terminal and method of the same is provided to reduce the implementation area and power consumption of the down converter. CONSTITUTION: A plurality of delay portion(310-340) gradually delays 'the signal filtered in the first common filtering portion. According to the mode selection information, the switching unit(350) selecte one of second filter coefficient memories for the second filter factors. The multiplier(380) multiplies the output and plural second filter coefficients saved in the memory for the second filter factor. The adder(390) successively adds the output of multiplier.

Description

다중모드 ＳＤＲ 단말용 디지털 다운 컨버터 및 다운 컨버팅 방법{Digital down converter for multi-mode SDR terminal and method of the same}Digital down converter for multi-mode SDR terminal and method of the same}

본 발명은 다운 컨버터에 관한 것으로, 더욱 상세하게는 다중모드 SDR(Software Defined Radio) 단말에 이용되는 디지털 다운 컨버터(converter), 다운 컨버팅 방법 및 상기 다운 컨버팅 방법을 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.The present invention relates to a down converter, and more particularly, a digital down converter used for a multi-mode software defined radio (SDR) terminal, a down converting method, and a program for executing the down converting method. It relates to a recording medium that can be.

SDR 기술은 첨단 디지털 신호 처리 기술과 고성능 디지털 신호 처리 소자를 기반으로, 하드웨어의 수정 없이 모듈화된 소프트웨어의 변경만으로 단일의 송수신 시스템을 통해 다수의 무선 통신 규격을 통합 및 수용하기 위한 무선 접속 기반 기술이다. SDR 기술은 크게 소프트웨어에 의해 재구성이 가능한 하드웨어와 이 하드웨어를 특정 규격 내지 특정 목적의 통신 송수신 시스템으로 바꾸어 주는 소프트웨어 모듈들로 구성된다. 따라서, SDR은 단일 송신 및 수신 하드웨어 플랫폼에 소프트웨어 모듈만을 변경함으로써, 다양한 무선 규격을 하나의 시스템으로 제공할 수 있다. SDR technology is based on advanced digital signal processing technology and high-performance digital signal processing devices, and is a wireless connection-based technology for integrating and accepting multiple wireless communication standards through a single transmission / reception system with only a change of modular software without modification of hardware. . SDR technology is largely composed of software that can be reconfigured by software and software modules that convert the hardware into a specific specification or a communication communication system for a specific purpose. Thus, SDR can provide a variety of wireless specifications in one system by changing only software modules on a single transmit and receive hardware platform.

이와 같은 SDR 단말은 디지털 RF(radio frequency)/IF(intermediate frequency) 신호를 기저대역으로 떨어뜨리고 채널을 분리해내는 디지털 다운 컨버터(digital down converter, DDC)를 포함한다. 디지털 다운 컨버터는 디지털 주파수 다운 컨버터(digital frequency down converter, DFDC)라고도 한다. 일반적으로, 디지털 다운 컨버터의 입력 신호의 샘플링 레이트(sampling rate)는 매우 높은데 비해, 통과대역의 대역폭은 매우 좁기 때문에 데시메이션(decimation) 인수가 매우 크다. The SDR terminal includes a digital down converter (DDC) for dropping digital radio frequency (RF) / intermediate frequency (IF) signals to baseband and separating channels. The digital down converter is also called a digital frequency down converter (DFDC). In general, the sampling rate of the input signal of the digital down converter is very high, whereas the bandwidth of the passband is very narrow, so the decimation factor is very large.

이러한 데시메이션 인수가 매우 큰 필터를 일반 필터를 사용하여 설계하면, 매우 높은 차수의 필터가 필요하므로 구현 시 전력 소모와 구현 면적이 문제가 된다. 따라서, 최근 사용되는 디지털 다운 컨버터는 CIC(cascaded integrator-comb) 필터와 일반 필터를 종속 연결하여 데시메이션 필터를 설계한다. 이와 같이, 다단계로 필터를 설계하면 필터의 차수를 줄일 수 있을 뿐 아니라, 구현 면적도 감소시킬 수 있다. If a filter with a very large decimation factor is designed using a general filter, a very high order filter is required, which causes power consumption and implementation area to be a problem. Therefore, recently used digital down converters design decimation filters by cascading cascaded integrator-comb (CIC) and general filters. As such, designing a filter in multiple stages not only reduces the order of the filter, but also reduces the implementation area.

본 발명이 해결하고자 하는 과제는 구현면적 및 소비전력을 줄이고 주파수 응답의 특성을 개선할 수 있는 SDR 단말기에 이용되는 디지털 다운 컨버터, 다운 컨버팅 방법 및 상기 다운 컨버팅 방법을 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 있다.Disclosure of Invention Problems to be solved by the present invention include a computer recording a digital down converter, a down converting method, and a program for executing the down converting method, which are used in an SDR terminal, which can reduce an implementation area, power consumption, and improve frequency response characteristics. To provide a readable recording medium.

상기 과제를 해결하기 위한 본 발명에 따른 디지털 다운 컨버터는 복수의 모드들 중 하나의 디지털 신호를 소정의 주파수 이하의 저대역으로 필터링하는 제1 공통 필터링부; 및 상기 복수의 모드들에 대응되는 복수의 제2 필터 계수용 메모리들을 참조하여 상기 제1 공통 필터링부에서 필터링된 신호의 주파수 특성을 향상시키도록 상기 제1 공통 필터링부에서 필터링된 신호를 필터링하는 제2 공통 필터링부를 포함한다.According to an aspect of the present invention, there is provided a digital down converter comprising: a first common filtering unit filtering a digital signal of one of a plurality of modes to a low band below a predetermined frequency; And filtering the signal filtered by the first common filtering unit to improve frequency characteristics of the signal filtered by the first common filtering unit by referring to the plurality of second filter coefficient memories corresponding to the plurality of modes. 2 includes a common filtering unit.

상기 제2 공통 필터링부는 상기 복수의 모드들 중 하나를 나타내는 모드 선택 정보에 따라 상기 복수의 제2 필터 계수용 메모리들 중 하나를 선택하고, 선택된 제2 필터 계수용 메모리에 저장된 복수의 제2 필터 계수들을 이용하여 상기 제1 공통 필터링부에서 필터링된 신호를 필터링할 수 있다. 상기 제2 공통 필터링부는 상기 제1 공통 필터링부에서 필터링된 신호를 보간 인수에 따라 단계적으로 지연시키는 복수의 지연 수단들; 상기 모드 선택 정보에 따라 상기 복수의 제2 필터 계수용 메모리들 중 하나를 단계적으로 선택하는 스위칭부; 상기 복수의 지연 수단들의 출력과 상기 스위칭부에 의해 선택된 제2 필터 계수용 메모리에 저장된 상기 복수의 제2 필터 계수들에 대하여 곱셈 연산을 수행하는 곱셈기; 및 상기 곱셈기의 출력을 순차적으로 가산하는 가산기를 포함할 수 있다. 상기 제1 공통 필터링부는 CIC(cascaded integrator comb) 필터를 포함하고, 상기 제2 공통 필터링부는 4차 보간 필터를 포함할 수 있다. 상기 복수의 제2 필터 계수용 메모리들 각각에 저장된 필터 계수의 개수는 상기 복수의 모드들에 관계없이 동일할 수 있다. 상기 4차 보간 필터의 전달 함수는 차수에 따른 제1 내지 제5 필터 계수를 갖고, 상기 제1 및 제5 필터 계수는 서로 동일하고, 제2 및 제4 필터 계수는 서로 동일할 수 있다. 상기 4차 보간 필터는 보간 인수 I에 대하여,

Figure 112008047230783-PAT00001
인 전달 함수를 가질 수 있다.The second common filtering unit selects one of the plurality of second filter coefficient memories according to mode selection information indicating one of the plurality of modes, and selects a plurality of second filter coefficients stored in the selected second filter coefficient memory. The signal filtered by the first common filtering unit may be filtered. The second common filtering unit includes a plurality of delay means for delaying the signal filtered by the first common filtering unit stepwise according to an interpolation factor; A switching unit for gradually selecting one of the plurality of second filter coefficient memories according to the mode selection information; A multiplier for performing a multiplication operation on the outputs of the plurality of delay means and the plurality of second filter coefficients stored in a memory for a second filter coefficient selected by the switching unit; And an adder for sequentially adding the output of the multiplier. The first common filtering unit may include a cascaded integrator comb (CIC) filter, and the second common filtering unit may include a fourth-order interpolation filter. The number of filter coefficients stored in each of the plurality of second filter coefficient memories may be the same regardless of the plurality of modes. The transfer function of the fourth-order interpolation filter may have first to fifth filter coefficients according to the order, the first and fifth filter coefficients may be the same, and the second and fourth filter coefficients may be the same. The fourth-order interpolation filter, for the interpolation factor I,
Figure 112008047230783-PAT00001
It can have a transfer function.

상기 복수의 모드들에 대응되는 복수의 제3 필터 계수용 메모리들을 참조하여 상기 제2 공통 필터링부에서 필터링된 신호의 주파수 특성을 향상시키도록 상기 제2 공통 필터링부에서 필터링된 신호를 필터링하는 제3 공통 필터링부를 더 포함할 수 있다. 상기 제3 공통 필터링부는 상기 복수의 모드들 중 하나를 나타내는 모드 선택 정보에 따라 상기 복수의 제3 필터 계수용 메모리들 중 하나를 선택하고, 선택된 제3 필터 계수용 메모리에 저장된 복수의 제3 필터 계수들을 이용하여 상기 제2 공통 필터링부에서 필터링된 신호를 필터링할 수 있다. 상기 제3 공통 필터링부는 상기 제2 공통 필터링부에서 필터링된 신호를 단계적으로 지연시키는 복수의 지연 수단들; 상기 모드 선택 정보에 따라 상기 복수의 지연 수단들 중 일부를 선택하는 제1 스위칭부; 상기 모드 선택 정보에 따라 상기 복수의 제3 필터 계수용 메모리들 중 하나를 단계적으로 선택하는 제2 스위칭부; 상기 제1 스위칭부에 의해 선택된 복수의 지연 수단들의 출력과 상기 제2 스위칭부에 의해 선택된 제3 필터 계수용 메모리에 저장된 상기 복수의 제3 필터 계수들에 대하여 곱셈 연산을 수행하는 곱셈기; 및 상기 곱셈기의 출력을 순차적으로 가산하는 가산기를 포함할 수 있다. 상기 제1 필터링부는 CIC 필터를 포함하고, 상기 제2 필터링부는 4차 보간 필터를 포함하고, 상기 제3 필터링부는 반대역 필터를 포함할 수 있다. 상기 복수의 제3 필터 계수용 메모리들 각각에 저장된 필터 계수의 개수는 상기 복수의 모드들에 따라 서로 다를 수 있다. 상기 4차 보간 필터의 전달 함수는 차수에 따른 제1 내지 제5 필터 계수를 갖고, 상기 제1 및 제5 필터 계수는 서로 동일하고, 제2 및 제4 필터 계수는 서로 동일할 수 있다. 상기 4차 보간 필터는 보간 인수 I에 대하여,

Figure 112008047230783-PAT00002
인 전달 함수를 가질 수 있다.A third filter filtering the signal filtered by the second common filtering unit to improve frequency characteristics of the signal filtered by the second common filtering unit by referring to a plurality of third filter coefficient memories corresponding to the plurality of modes; The apparatus may further include a common filtering unit. The third common filtering unit selects one of the plurality of third filter coefficient memories according to mode selection information indicating one of the plurality of modes, and selects a plurality of third filter coefficients stored in the selected third filter coefficient memory. The signal filtered by the second common filtering unit may be filtered. The third common filtering unit includes a plurality of delay means for delaying the signal filtered by the second common filtering unit stepwise; A first switching unit for selecting some of the plurality of delay means according to the mode selection information; A second switching unit for stepwise selecting one of the plurality of third filter coefficient memories according to the mode selection information; A multiplier for performing a multiplication operation on the output of the plurality of delay means selected by the first switching unit and the plurality of third filter coefficients stored in the memory for the third filter coefficient selected by the second switching unit; And an adder for sequentially adding the output of the multiplier. The first filtering unit may include a CIC filter, the second filtering unit may include a fourth-order interpolation filter, and the third filtering unit may include an inverse filter. The number of filter coefficients stored in each of the plurality of third filter coefficient memories may be different according to the plurality of modes. The transfer function of the fourth-order interpolation filter may have first to fifth filter coefficients according to the order, the first and fifth filter coefficients may be the same, and the second and fourth filter coefficients may be the same. The fourth-order interpolation filter, for the interpolation factor I,
Figure 112008047230783-PAT00002
It can have a transfer function.

상기 제2 공통 필터링부에서 필터링된 신호를 소정의 데시메이션 인자로 데시메이션하는 데시메이터를 더 포함할 수 있다. 상기 제3 공통 필터링부에서 필터링된 신호를 소정의 데시메이션 인자로 데시메이션하는 데시메이터를 더 포함할 수 있다. The display apparatus may further include a decimator for decimating the signal filtered by the second common filtering unit with a predetermined decimation factor. The apparatus may further include a decimator for decimating the signal filtered by the third common filtering unit with a predetermined decimation factor.

상기 복수의 모드들 중 하나의 아날로그 신호를 수신하여 상기 디지털 신호로 변환하는 아날로그/디지털 컨버터; 상기 디지털 신호를 제1 주파수와 혼합하여 I(in-phase) 신호를 생성하는 제1 혼합기; 및 상기 디지털 신호를 상기 제1 주파수와 90도의 위상차를 가지는 제2 주파수와 혼합하여 Q(quadrature-phase) 신호를 생성하는 제2 혼합기를 더 포함하고, 상기 아날로그/디지털 컨버터, 상기 제1 및 제2 혼합기는 상기 제1 공통 필터링부의 전단에 연결될 수 있다. 상기 제1 공통 필터링부는 제1 공통 CIC 필터 및 제2 공통 CIC 필터를 포함하고, 상기 제1 공통 CIC 필터는 상기 I 신호를 필터링하고, 상기 제2 CIC 공통 필터는 상기 Q 신호를 필터링할 수 있다. 상기 제2 공통 필터링부는 제1 공통 4차 보간 필터 및 제2 공통 4차 보간 필터를 포함하고, 상기 제1 공통 4차 보간 필터는 상기 제1 공통 CIC 필터에서 필터링된 신호를 필터링하고, 상기 제2 공통 4차 보간 필터는 상기 제2 공통 CIC 필터에서 필터링된 신호를 필터링할 수 있다. 상기 복수의 모드들에 대응되는 복수의 제3 필터 계수용 메모리들을 참조하여 상기 제2 공통 필터링부에서 필터링된 신호의 주파수 특성을 향상시키도록 상기 제2 공통 필터링부에서 필터링된 신호를 필터링하는 제3 공통 필터링부를 더 포함하고, 상기 제3 공통 필터링부는 제1 공통 반대역 필터 및 제2 공통 반대역 필터를 포함하고, 상기 제1 공통 반대역 필터는 상기 제1 공통 4차 보간 필터에서 필터링된 신호를 필터링하고, 상기 제2 공통 반대역 필터는 상기 제2 공통 4차 보간 필터에서 필터링된 신호를 필터링할 수 있다.An analog / digital converter for receiving an analog signal of the plurality of modes and converting it into the digital signal; A first mixer for mixing the digital signal with a first frequency to produce an in-phase signal; And a second mixer for mixing the digital signal with a second frequency having a phase difference of 90 degrees with the first frequency to generate a quadrature-phase signal, wherein the analog / digital converter, the first and the first The second mixer may be connected to the front end of the first common filtering unit. The first common filtering unit may include a first common CIC filter and a second common CIC filter, the first common CIC filter may filter the I signal, and the second CIC common filter may filter the Q signal. . The second common filtering unit includes a first common fourth-order interpolation filter and a second common fourth-order interpolation filter, wherein the first common fourth-order interpolation filter filters the signal filtered by the first common CIC filter, The second common fourth-order interpolation filter may filter the signal filtered by the second common CIC filter. A third filter filtering the signal filtered by the second common filtering unit to improve frequency characteristics of the signal filtered by the second common filtering unit by referring to a plurality of third filter coefficient memories corresponding to the plurality of modes; The apparatus may further include a common filtering unit, wherein the third common filtering unit includes a first common inverse filter and a second common inverse filter, and the first common inverse filter is a signal filtered by the first common fourth-order interpolation filter. In addition, the second common inverse filter may filter the signal filtered by the second common fourth-order interpolation filter.

또한, 상기 과제를 해결하기 위한 본 발명에 따른 다운 컨버팅 방법은 (a) 복수의 모드들 중 하나의 디지털 신호를 소정의 주파수 이하의 저대역으로 필터링하는 단계; 및 (b) 상기 복수의 모드들에 대응되는 복수의 제1 필터 계수용 메모리 들을 참조하여 상기 (a) 단계에서 필터링된 신호의 주파수 특성을 향상시키도록 상기 (a) 단계에서 필터링된 신호를 필터링하는 단계를 포함한다.In addition, the down converting method according to the present invention for solving the above problems comprises the steps of (a) filtering a digital signal of one of a plurality of modes to a low band below a predetermined frequency; And (b) filtering the filtered signal in the step (a) to improve the frequency characteristic of the signal filtered in the step (a) with reference to the plurality of first filter coefficient memories corresponding to the plurality of modes. Steps.

또한, 상기 과제는 (a) 복수의 모드들 중 하나의 디지털 신호를 소정의 주파수 이하의 저대역으로 필터링하는 단계; 및 (b) 상기 복수의 모드들에 대응되는 복수의 제1 필터 계수용 메모리들을 참조하여 상기 (a) 단계에서 필터링된 신호의 주파수 특성을 향상시키도록 상기 (a) 단계에서 필터링된 신호를 필터링하는 단계를 포함하는 다운 컨버팅 방법 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 의해 달성된다.In addition, the object is (a) filtering a digital signal of one of a plurality of modes to a low band below a predetermined frequency; And (b) filtering the filtered signal in step (a) to improve frequency characteristics of the signal filtered in step (a) with reference to a plurality of first filter coefficient memories corresponding to the plurality of modes. A down converting method comprising the steps is achieved by a computer readable recording medium having recorded thereon a program for executing.

본 발명에 따르면, 복수의 모드들 중 하나의 디지털 신호를 필터링하는 제1 공통 필터링부 및 복수의 모드들에 대응되는 복수의 제2 필터 계수용 메모리들을 참조하여 제1 공통 필터링부에서 필터링된 신호를 필터링하는 제2 공통 필터링부를 포함함으로써, 각 모드 별로 필터를 따로 구성하지 않는다. 이로써, 각각의 모드 별 필터의 스펙을 만족하는 다운 컨버터를 구현할 수 있을 뿐 아니라, 다운 컨버터의 구현면적 및 소비전력을 크게 줄일 수 있다.According to the present invention, a signal filtered by the first common filtering unit is referred to by referring to a first common filtering unit filtering one digital signal among a plurality of modes and a plurality of second filter coefficient memories corresponding to the plurality of modes. By including a second common filtering unit for filtering, filters are not separately configured for each mode. As a result, not only a down converter that satisfies the specification of each mode filter can be implemented, but also the implementation area and power consumption of the down converter can be greatly reduced.

또한, 제2 공통 필터링부는 4차 보간 필터를 이용함으로써, CIC 필터에서 만족시켜주지 못하는 통과대역의 주파수 특성을 보간하고, 저지대역의 리플을 감쇠시킴으로써, 필터 전체의 주파수 응답을 개선할 수 있다.In addition, by using the fourth-order interpolation filter, the second common filtering unit may improve the frequency response of the entire filter by interpolating frequency characteristics of the pass band that are not satisfied by the CIC filter and attenuating the ripple of the stop band.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기 능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. With respect to the embodiments of the present invention disclosed herein, specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments of the present invention, embodiments of the present invention may be implemented in various forms It should not be construed as limited to the embodiments set forth herein.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다. As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for the components.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention. The same reference numerals are used for the same elements in the drawings, and duplicate descriptions of the same elements are omitted.

도 1은 본 발명의 일 실시예에 따른 디지털 다운 컨버터를 나타내는 블록도이다.1 is a block diagram illustrating a digital down converter according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 디지털 다운 컨버터는 아날로그/디지털 컨버터(analog/digital converter, ADC)(10), 혼합부(mixing unit, 20), CIC(cascaded integrator-comb) 필터링부(30), 보간 필터링부(interpolation filtering unit, 40), 제1 데시메이터(decimator, 50, 55), 반대역 필터링부(half band filtering unit, 60) 및 제2 데시메이터(70)를 포함한다. Referring to FIG. 1, a digital down converter according to an embodiment of the present invention may include an analog / digital converter (ADC) 10, a mixing unit 20, and a cascaded integrator-comb (CIC). The filtering unit 30, the interpolation filtering unit 40, the first decimators 50 and 55, the half band filtering unit 60, and the second decimator 70 are connected. Include.

본 발명의 일 실시예에 따른 디지털 다운 컨버터는 복수의 모드들, 즉, 다중 모드를 지원하는 SDR 단말에 사용될 수 있고, 다중 모드의 종류는 GSM(Global System for Mobile communication), IEEE-801.16, WiBro(Wireless Broadband), IS(Interim Standard)-95, WCDMA(Wideband Code Division Multiple Access) 등 매우 다양하다. 이하에서는, 설명의 편의상 IS-95와 WCDMA를 다중 모드의 예로 설명하기로 한다. 그러나, 본 발명의 일 실시예에 따른 디지털 다운 컨버터는 GSM, IEEE-801.16, WiBro 등 여러 가지의 다중 모드를 지원하는 SDR 단말에 사용될 수 있음을 본 실시예가 속하는 기술분야에서 통상의 지식을 가진 자는 이해할 수 있을 것이다.The digital down converter according to an embodiment of the present invention may be used for an SDR terminal supporting a plurality of modes, that is, multiple modes. (Wireless Broadband), Interim Standard (IS) -95, and Wideband Code Division Multiple Access (WCDMA). Hereinafter, for convenience of description, IS-95 and WCDMA will be described as examples of multiple modes. However, those of ordinary skill in the art to which the embodiment of the present invention belongs that the digital down converter according to an embodiment of the present invention can be used for SDR terminals supporting various modes such as GSM, IEEE-801.16, WiBro, etc. I can understand.

아날로그/디지털 컨버터(10)는 수신된 아날로그 중간 주파수(IF)를 샘플링 레이트에 맞게 샘플링하여 디지털 신호로 변환한다. 예를 들어, IS-95의 칩 레이트(chip rate)는 1.2288Mcps이고, WCDMA의 칩 레이트는 3.84Mcps로서 WCDMA의 칩 레이트는 IS-95보다 3.125배 빠르다. IS-955와 WCDMA는 16배 오버 샘플링하여 각각의 샘플링 레이트는 19.6608MHz와 61.44MHz가 된다. 따라서, 아날로그/디지털 컨버터(10)는 IS-95와 WCDMA와 같은 각각의 모드에 맞게 클럭(clock, CLK)을 조절 한다.The analog / digital converter 10 samples the received analog intermediate frequency IF at a sampling rate and converts the received analog intermediate frequency IF into a digital signal. For example, the chip rate of IS-95 is 1.2288Mcps, the chip rate of WCDMA is 3.84Mcps and the chip rate of WCDMA is 3.125 times faster than IS-95. IS-955 and WCDMA oversample 16 times, with sampling rates of 19.6608 MHz and 61.44 MHz, respectively. Therefore, the analog-to-digital converter 10 adjusts the clock (CLK) for each mode such as IS-95 and WCDMA.

혼합부(20)는 아날로그/디지털 컨버터(10)에서 출력된 디지털 신호를 각각 소정의 주파수와 혼합하여 I(in-phase) 신호 및 Q(quadrature phase) 신호를 출력한다. 보다 상세하게는, 혼합부(20)는 제1 혼합기(mixer, 21) 및 제2 혼합기(22)를 포함한다. 제1 혼합기(21)는 아날로그/디지털 컨버터(10)에서 출력된 디지털 신호를 제1 주파수와 혼합하여 I 신호를 출력하고, 제2 혼합기(22)는 아날로그/디지털 컨버터(10)에서 출력된 디지털 신호를 제2 주파수와 혼합하여 Q 신호를 출력한다. 여기서, 제1 및 제2 주파수는 수치 제어 발진기(numerically controlled oscillator, NCO)에서 출력된 캐리어(carrier) 주파수이며, 제1 및 제2 주파수 사이에는 90도의 위상 차가 존재한다. The mixer 20 mixes the digital signal output from the analog / digital converter 10 with a predetermined frequency and outputs an in-phase signal and a quadrature phase signal. More specifically, the mixing unit 20 includes a first mixer 21 and a second mixer 22. The first mixer 21 outputs the I signal by mixing the digital signal output from the analog / digital converter 10 with the first frequency, and the second mixer 22 outputs the digital signal output from the analog / digital converter 10. The signal is mixed with the second frequency to output a Q signal. Here, the first and second frequencies are carrier frequencies output from a numerically controlled oscillator (NCO), and there is a phase difference of 90 degrees between the first and second frequencies.

CIC 필터링부(30)는 제1 공통 CIC 필터(31) 및 제2 공통 CIC 필터(32)를 포함하고, 제1 및 제2 공통 CIC 필터(31, 32)는 각각 제1 및 제2 혼합부(21, 22)에서 출력된 I 신호 및 Q 신호를 필터링한다. 여기서, 제1 공통 CIC 필터(31)는 복수의 모드들의 I 신호들에 공통으로 적용되는 공통 필터이고, 제2 공통 CIC 필터(32)는 복수의 모드들의 Q 신호들에 공통으로 적용되는 공통 필터이다. 보다 상세하게는, 제1 공통 CIC 필터(32)는 IS-95에 따르는 I 신호와 WCDMA에 따르는 I 신호에 공통으로 적용되는 공통 필터이고, 제2 공통 CIC 필터(32)는 IS-95에 따르는 Q 신호와 WCDMA에 따르는 Q 신호에 공통 적용되는 공통 필터이다.The CIC filtering unit 30 includes a first common CIC filter 31 and a second common CIC filter 32, and the first and second common CIC filters 31 and 32 are respectively the first and second mixing units. Filter the I and Q signals output at (21, 22). Here, the first common CIC filter 31 is a common filter commonly applied to I signals of a plurality of modes, and the second common CIC filter 32 is a common filter commonly applied to Q signals of a plurality of modes. to be. More specifically, the first common CIC filter 32 is a common filter commonly applied to an I signal conforming to IS-95 and an I signal conforming to WCDMA, and the second common CIC filter 32 conforms to IS-95. It is a common filter commonly applied to Q signals and Q signals conforming to WCDMA.

일반적으로, CIC 필터는 곱셈기를 필요로 하지 않고, 규칙적인 구조를 갖고 있으며, 처리 속도의 변환이 가능하므로 고속 및 저전력을 요구하는 데시메이션 필 터의 앞 단에 적합하다. CIC 필터의 전달 함수는 아래의 수학식 1과 같다.In general, CIC filters do not require a multiplier, have a regular structure, and are capable of converting processing speeds, making them suitable for leading decimation filters requiring high speed and low power. The transfer function of the CIC filter is shown in Equation 1 below.

Figure 112008047230783-PAT00003
Figure 112008047230783-PAT00003

여기서, M은 데시메이션 인수를 나타내고, L은 필터의 차수, R은 차등지연(differential delay)를 나타낸다. CIC 필터는 통과대역의 특성을 만족시키기 위해 데시메이션 인수 M와 차등 지연 R을 조정하고, 앨리어싱(aliasing) 대역의 감쇠특성을 만족시키기 위해 필터의 차수 L을 조정한다. 그러나, CIC 필터는 파라미터가 3개 밖에 없으므로, CIC 필터만 사용해서 원하는 필터 특성을 만족시키기 어렵다. 또한, 데시메이션 인수 M은 초기에 결정되므로 실제로 컨트롤할 수 있는 파라미터는 L과 R밖에 없게 된다. Where M represents the decimation factor, L represents the order of the filter, and R represents the differential delay. The CIC filter adjusts the decimation factor M and the differential delay R to satisfy the passband characteristics, and adjusts the order L of the filter to satisfy the attenuation characteristics of the aliasing band. However, since the CIC filter has only three parameters, it is difficult to satisfy the desired filter characteristics using only the CIC filter. In addition, since the decimation factor M is initially determined, there are only L and R parameters that can be actually controlled.

상기 수학식 1에서 L을 증가시키면 앨리어싱 대역과 저지대역의 감쇠는 향상되나, 통과대역의 특성은 나빠진다. 따라서, 일단 L을 증가시켜 원하는 앨리어싱 대역과 저지대역의 감쇠 특성을 만족시킨 후, 여러 가지 통과대역 특성 향상 기술들을 사용한다. 예를 들어, 나중에 사용될 필터를 고려하여 CIC 필터의 통과대역이 주어진 필터 스펙의 90% 정도를 만족하도록 M과 L을 설정해주어야 한다.Increasing L in Equation 1 improves attenuation of the aliasing band and the stopband, but degrades the passband characteristics. Therefore, once L is increased to satisfy the attenuation characteristics of the desired aliasing band and the stopband, various passband characteristic enhancement techniques are used. For example, considering the filter to be used later, M and L should be set so that the passband of the CIC filter satisfies 90% of a given filter specification.

일반적으로, 디지털 다운 컨버터는 CIC 필터의 주파수 특성을 개선하기 위하여 CIC 필터의 후단에 반대역 필터와 여러 종류의 PFIR(programmable finite impulse response) 필터를 다단계로 이용한다. PFIR 필터들 중 샤픈드(sharpened) 필터는 필터의 통과대역을 날카롭게 보간하는 것으로, 3개의 CIC 필터의 조합으로 통과대역의 리플과 앨리어싱 대역이 감소되지만 구현 비용 및 면적이 증가하는 단점이 있다. 한편, PFIR 필터들 중 2차 보간 필터는 CIC 필터의 후단에 연결되어 통과대역의 특성을 향상시키지만 앨리어싱 대역의 감쇠가 오히려 나빠지는 단점이 있다.In general, the digital down converter uses a reverse pass filter and several types of programmable finite impulse response (PFIR) filters in the back stage of the CIC filter to improve the frequency characteristics of the CIC filter. Among the PFIR filters, the sharpened filter sharply interpolates the passband of the filter. The combination of three CIC filters reduces the passband ripple and aliasing band, but increases the implementation cost and area. On the other hand, the second interpolation filter of the PFIR filters is connected to the rear end of the CIC filter to improve the characteristics of the pass band, but the attenuation of the aliasing band is rather bad.

보간 필터링부(40)는 CIC 필터링부(30)에서 필터링된 신호의 통과대역 특성을 향상시키면서 동시에 엘리어싱 대역과 저지대역의 감쇠특성을 향상시킨다. 구체적으로, 보간 필터링부(40)는 제1 및 제2 공통 보간 필터(41, 42)를 포함하고, 제1 및 제2 공통 보간 필터(41, 42)는 각각 제1 및 제2 공통 CIC 필터(31, 32)에서 필터링된 I 신호 및 Q 신호를 보간 필터링한다. The interpolation filtering unit 40 improves the passband characteristics of the signal filtered by the CIC filtering unit 30 while simultaneously improving the attenuation characteristics of the aliasing band and the stopband. Specifically, the interpolation filtering unit 40 includes first and second common interpolation filters 41 and 42, and the first and second common interpolation filters 41 and 42 are first and second common CIC filters, respectively. Interpolate and filter the filtered I and Q signals at (31, 32).

여기서, 제1 공통 보간 필터(41)는 복수의 모드들의 I 신호들에 공통으로 적용되는 공통 필터이고, 제2 공통 보간 필터(42)는 복수의 모드들의 Q 신호들에 공통으로 적용되는 공통 필터이다. 또한, 제1 및 제2 공통 보간 필터(41, 42)는 모드의 종류에 따라 서로 다른 필터 계수용 메모리를 참조하여 필터링을 수행한다. 이에 대한 상세한 설명은 도 3을 참조하여 이하에서 상술하기로 한다. Here, the first common interpolation filter 41 is a common filter commonly applied to I signals of a plurality of modes, and the second common interpolation filter 42 is a common filter commonly applied to Q signals of a plurality of modes. to be. In addition, the first and second common interpolation filters 41 and 42 perform filtering with reference to different filter coefficient memories according to the type of mode. Detailed description thereof will be described below with reference to FIG. 3.

본 발명의 일 실시예에서, 제1 및 제2 공통 보간 필터(41, 42)는 4차 보간 필터일 수 있으며, 4차 보간 필터의 전달 함수는 다음 수학식 2와 같다.In an embodiment of the present invention, the first and second common interpolation filters 41 and 42 may be fourth-order interpolation filters, and the transfer function of the fourth-order interpolation filter is expressed by Equation 2 below.

Figure 112008047230783-PAT00004
Figure 112008047230783-PAT00004

이와 같이, 본 발명의 일 실시예에서 보간 필터는 4차의 FIR 필터이므로, 5 탭의 필터 계수(coefficient)를 가진다. 여기서, 5개의 필터 계수 중 2개는 1이므로 구현 시 곱셈 연산을 수행하지 않아도 되고, 필터 계수가 대칭이므로 선형 위상의 특징을 가진다. 따라서, 4차 보간 필터는 CIC 필터의 선형 위상 특성을 그대로 유지할 수 있으므로 통신용으로 널리 사용될 수 있는 구조이다. As such, in an embodiment of the present invention, since the interpolation filter is a fourth-order FIR filter, the interpolation filter has a filter coefficient of 5 taps. Here, since two of the five filter coefficients are 1, the multiplication operation does not need to be performed at the time of implementation. Therefore, since the fourth-order interpolation filter can maintain the linear phase characteristics of the CIC filter, it can be widely used for communication.

상기 수학식 2에서 분모의 절대값은 4차 보간 필터의 DC 이득을 1로 맞추기 위한 스케일링 값이며, I는 보간 인수이다. 분모의 절대값과 보간 인수 I를 제외하여 상기 수학식 2를 간단히 하면 다음 수학식 3과 같다.In Equation 2, the absolute value of the denominator is a scaling value for setting the DC gain of the fourth-order interpolation filter to 1, and I is an interpolation factor. Equation 2 is simplified by eliminating the absolute value of the denominator and the interpolation factor I.

P(z) = 1+p1z-1+p2z-2+p1z-3+z-4 P (z) = 1 + p 1 z -1 + p 2 z -2 + p 1 z -3 + z -4

상기 수학식 3을 두 개의 필터로 인수 분해하면 다음 수학식 4와 같다.When factoring Equation 3 into two filters, Equation 4 is obtained.

P(z) = Q1(z)Q2(z) = (1+q1z-1+z-2)(1+q2z-1+z-2)P (z) = Q 1 (z) Q 2 (z) = (1 + q 1 z -1 + z -2 ) (1 + q 2 z -1 + z -2 )

여기서, Q1 및 Q2는 4차 보간 필터의 두 개의 파라미터들로서, Q1은 제1 파라미터이고 Q2는 제2 파라미터이다. 수학식 3 및 4를 참조하면, p1= q1+q2이고, p2= q1q2+2임을 알 수 있다. Here, Q 1 and Q 2 are two parameters of the fourth-order interpolation filter, where Q 1 is the first parameter and Q 2 is the second parameter. Referring to Equations 3 and 4, it can be seen that p 1 = q 1 + q 2 and p 2 = q 1 q 2 +2.

도 2는 도 1의 보간 필터링부에 이용되는 4차 보간 필터의 두 개의 파라미터의 극영점도를 나타낸다.FIG. 2 is a diagram showing polar zeros of two parameters of a fourth-order interpolation filter used in the interpolation filtering unit of FIG. 1.

도 1 및 2를 참조하면, Q1의 궤적(210)은 x축에 대칭으로 존재하고, Q2의 궤적(220)은 원점을 중심으로 하는 단위원의 형태이다. q1은 필터의 영점이 z 평면 상의 실수축 위에 놓이도록 조정해주며, 필터의 영점이 단위원 안에 놓이도록 조정한다. 다시 말해, q1은 CIC 필터의 저하된 통과대역 특성을 향상시키는 용도로 사용되고, q2는 저지대역의 감쇠 특성을 향상시키는 용도로 사용된다. 1 and 2, the trajectory 210 of Q 1 exists symmetrically on the x-axis, and the trajectory 220 of Q 2 is in the form of a unit circle around the origin. q 1 adjusts the filter zero so that it lies on the real axis on the z plane, and the filter zero lies within the unit circle. In other words, q 1 is used to improve the degraded passband characteristics of the CIC filter, and q 2 is used to improve the attenuation characteristics of the stopband.

종래에 이용되었던 2차 보간 필터의 전달 함수는 하나의 파라미터를 가지므로, 통과대역의 특성은 향상되지만, 저지대역의 리플은 줄어들지 않는다. 그러나, 본 발명의 일 실시예에 따른 4차 보간 필터는 2개의 파라미터를 가지므로 통과대역의 특성의 향상과 동시에 저지대역의 리플도 줄일 수 있다.Since the transfer function of the second-order interpolation filter conventionally used has one parameter, the passband characteristics are improved, but the stopband ripple is not reduced. However, since the fourth-order interpolation filter according to an embodiment of the present invention has two parameters, the ripple of the stopband may be reduced while improving the characteristics of the passband.

본 발명의 일 실시예에서, 4차 보간 필터를 설계할 때에는 저지대역의 특성 감쇠 향상을 위해 먼저 q2를 결정하고, q2를 고정시킨 상태에서 통과대역의 리플을 최소화하기 위해 q1을 결정한다. 그러나, 다른 실시예에서, 파라미터의 결정 순서는 변경될 수 있다.In an embodiment of the present invention, when designing the fourth-order interpolation filter, q 2 is first determined to improve the characteristic attenuation of the stopband, and q 1 is determined to minimize the ripple of the pass band with q 2 fixed. do. However, in other embodiments, the order of determination of the parameters may be changed.

다시 도 1을 참조하면, 제1 데시메이터(50)는 제1 I 신호용 데시메이터(51)와 제1 Q 신호용 데시메이터(52)를 포함하고, 제1 I 신호용 데시메이터(51)와 제1 Q 신호용 데시메이터(52)는 각각 제1 및 제2 공통 보간 필터(41, 42)에서 필터링된 신호에 대하여 데시메이션을 수행한다. 여기서, 데시메이션 인자가 M인 경우, 데시메이터는 M개의 샘플들 중 1개를 선택하고, 나머지 M-1개의 샘플들을 버리는 기 능을 수행한다. 예를 들어, 제1 데시메이터(50)의 데시메이션 인자는 4일 수 있다. 다시 말해, 4개의 샘플들 중 1개를 선택하고, 나머지 3개의 샘플들을 버리는 기능을 수행한다.Referring back to FIG. 1, the first decimator 50 includes a decimator 51 for the first I signal and a decimator 52 for the first Q signal, and includes a decimator 51 and a first I signal for the first I signal. The decimator 52 for Q signals decimates the signals filtered by the first and second common interpolation filters 41 and 42, respectively. Here, when the decimation factor is M, the decimator selects one of the M samples and performs a function of discarding the remaining M-1 samples. For example, the decimation factor of the first decimator 50 may be four. In other words, one of the four samples is selected and the remaining three samples are discarded.

반대역 필터링부(60)는 제1 데시메이터(50)에서 데시메이션된 신호의 통과대역의 특성을 최대한 유지시키면서 저지대역의 감쇠를 향상시킨다. 구체적으로, 반대역 필터링부(60)는 제1 및 제2 공통 반대역 필터(61, 62)를 포함하고, 제1 및 제2 공통 반대역 필터(61, 62)는 각각 제1 I 신호용 데시메이터(51)와 제1 Q 신호용 데시메이터(52)에서 데시메이션된 신호에 대하여 필터링을 수행한다. The inverse filtering unit 60 improves the attenuation of the stopband while maintaining the characteristics of the passband of the signal decimated by the first decimator 50 as much as possible. Specifically, the inverse filtering unit 60 includes first and second common inverse filters 61 and 62, and the first and second common inverse filters 61 and 62 are desiccated for the first I signal, respectively. Filtering is performed on the signal decimated by the mate 51 and the decimator 52 for the first Q signal.

여기서, 제1 공통 반대역 필터(61)는 복수의 모드들의 I 신호들에 공통으로 적용되는 공통 필터이고, 제2 공통 반대역 필터(62)는 복수의 모드들의 Q 신호들에 공통으로 적용되는 공통 필터이다. 또한, 제1 및 제2 공통 반대역 필터(61, 62)는 모드의 종류에 따라 서로 다른 필터 계수용 메모리를 참조하여 필터링을 수행한다. 이에 대한 상세한 설명은 이하에서 도 4를 참조하여 상술하기로 한다. Here, the first common inverse filter 61 is a common filter commonly applied to the I signals of the plurality of modes, and the second common inverse filter 62 is commonly applied to the Q signals of the plurality of modes. Common filter. In addition, the first and second common inverse filters 61 and 62 perform filtering with reference to different filter coefficient memories according to the type of mode. Detailed description thereof will be described below with reference to FIG. 4.

제2 데시메이터(70)는 제2 I 신호용 데시메이터(71) 및 제2 Q 신호용 데시메이터(72)를 포함하고, 제2 I 신호용 데시메이터(71)와 제2 Q 신호용 데시메이터(72)는 각각 제1 및 제2 반대역 필터(61, 62)에서 필터링된 신호에 대하여 데시메이션을 수행한다. 예를 들어, 제2 데시메이터(70)의 데시메이션 인자는 2일 수 있다. 다시 말해, 2개의 샘플들 중 1개를 선택하고, 나머지 1개의 샘플을 버리는 기능을 수행한다.The second decimator 70 includes a decimator 71 for the second I signal and a decimator 72 for the second Q signal, and includes a decimator 71 for the second I signal and a decimator 72 for the second Q signal. Decimates the signal filtered by the first and second inverse filters 61 and 62, respectively. For example, the decimation factor of the second decimator 70 may be two. In other words, one of two samples is selected, and the other one sample is discarded.

상술한 바와 같이, 도 1에 도시된 디지털 다운 컨버터는 보간 필터링부를 먼 저 적용한 후에 반대역 필터링부를 적용한다. 일반적으로, 반대역 필터는 보간 필터에 비해 차수가 높으므로, 보간 필터링부를 반대역 필터링부보다 먼저 적용하여 구현 면적을 줄일 수 있다. 그러나, 본 발명의 다른 실시예에서, 디지털 다운 컨버터는 반대역 필터링부를 먼저 적용한 후에 보간 필터링부를 적용할 수도 있다. As described above, the digital down converter shown in FIG. 1 applies the inverse filtering unit after first applying the interpolation filtering unit. In general, since the inverse filter is higher in order than the interpolation filter, the implementation area may be reduced by applying the interpolation filtering unit before the inverse filtering unit. However, in another embodiment of the present invention, the digital down converter may apply the inverse filtering unit first and then the interpolation filtering unit.

한편, 각각의 필터를 설계하는 단계에서는, 반대역 필터를 먼저 설계하여 반대역 필터의 계수들을 정하고, 그 다음 설계된 반대역 필터를 기초로 하여 보간 필터를 설계하여 보간 필터의 계수들을 정한다. On the other hand, in the step of designing each filter, the reverse filter is first designed to determine the coefficients of the reverse filter, and then the interpolation filter is designed based on the designed reverse filter to determine the coefficients of the interpolation filter.

도 3은 도 1의 보간 필터링부에 포함된 공통 4차 보간 필터의 구조를 나타내는 개략도이다.FIG. 3 is a schematic diagram illustrating a structure of a common fourth-order interpolation filter included in the interpolation filtering unit of FIG. 1.

도 3을 참조하면, 공통 4차 보간 필터는 제1 내지 제4 지연 수단들(310, 320, 330, 340), 스위칭부(350), 제1 및 제2 4차 보간 필터 계수용 메모리(360, 370), 곱셈기(380) 및 가산기(390)를 포함한다. 이하에서는, 편의상 2개의 4차 보간 필터 계수용 메모리를 예로 하여 설명하기로 한다. 또한, 도 3은 공통 4차 보간 필터의 동작은 설명하기 위하여 제1 및 제2 4차 보간 필터 계수용 메모리(360, 370)를 포함하는 공통 4차 보간 필터를 도시하였으나, 본 발명의 다른 실시예에서 공통 4차 보간 필터는 외부의 메모리에 저장된 4차 보간 필터 계수를 참조하여 필터링을 수행할 수 있다.Referring to FIG. 3, the common fourth-order interpolation filter includes first to fourth delay means 310, 320, 330, and 340, a switching unit 350, and a memory 360 for first and second fourth-order interpolation filter coefficients. 370, multiplier 380, and adder 390. Hereinafter, for convenience, two fourth-order interpolation filter coefficient memories will be described as an example. 3 illustrates a common fourth-order interpolation filter including memories 360 and 370 for first and second fourth-order interpolation filter coefficients to explain the operation of the common fourth-order interpolation filter, another embodiment of the present invention. In the common fourth-order interpolation filter, filtering may be performed by referring to fourth-order interpolation filter coefficients stored in an external memory.

제1 내지 제4 지연 수단들(310, 320, 330, 340)은 공통 CIC 필터에서 필터링된 신호(x[n])를 각각 단계적으로 지연한다. 4차 보간 필터는 차수가 4이므로, 복수의 모드들의 종류에 관계없이, 지연 수단들(310, 320, 330, 340)의 개수는 4개로 동일하다. 제1 내지 제4 지연 수단들(310, 320, 330, 340)은 각각 x[n-1], x[n-2], x[n-3], x[n-4]를 출력한다. 여기서, 보간 인수 I를 2로 설정한 경우를 예로 한 것이다. The first to fourth delay means 310, 320, 330, and 340 delay the signal x [n] filtered by the common CIC filter stepwise. Since the fourth-order interpolation filter is of order 4, the number of delay means 310, 320, 330, and 340 is equal to four, regardless of the plurality of modes. The first to fourth delay means 310, 320, 330, and 340 output x [n-1], x [n-2], x [n-3], and x [n-4], respectively. Here, the case where the interpolation factor I is set to 2 is taken as an example.

스위칭부(350)는 복수의 모드들 중 하나를 나타내는 모드 선택 정보를 공통 CIC 필터로부터 입력받고, 상기 모드 선택 정보에 따라, 복수의 4차 보간 필터 계수용 메모리들 중 하나를 선택한다. 제1 4차 보간 필터 계수용 메모리(360)는 IS-95의 스펙에 따른 4차 보간 필터 계수들을 저장하고, 제2 4차 보간 필터 계수용 메모리(370)는 WCDMA의 스펙에 따른 4차 보간 필터 계수들을 저장한다. The switching unit 350 receives mode selection information indicating one of a plurality of modes from a common CIC filter, and selects one of a plurality of fourth-order interpolation filter coefficient memories according to the mode selection information. The first fourth-order interpolation filter coefficient memory 360 stores the fourth-order interpolation filter coefficients according to the specification of IS-95, and the second fourth-order interpolation filter coefficient memory 370 is the fourth-order interpolation filter coefficient according to the specification of WCDMA. Save them.

구체적으로, 스위칭부(350)는 모드 선택 정보에 따라 제1 및 제2 4차 보간 필터 계수용 메모리(360, 370) 중 하나를 선택한다. 예를 들어, 공통 CIC 필터에서 IS-95의 신호에 대한 필터링을 수행한 경우에 모드 선택 정보는 IS-95를 나타내므로, 스위칭부(350)는 제1 4차 보간 필터 계수용 메모리(360)를 선택한다. 한편, 공통 CIC 필터에서 WCDMA의 신호에 대한 필터링을 수행한 경우에 모드 선택 정보는 WCDMA를 나타내므로, 스위칭부(360)는 제2 4차 보간 필터 계수용 메모리(370)를 선택한다. Specifically, the switching unit 350 selects one of the first and second fourth-order interpolation filter coefficient memories 360 and 370 according to the mode selection information. For example, when the filtering of the signal of the IS-95 is performed in the common CIC filter, the mode selection information indicates the IS-95. Therefore, the switching unit 350 may store the memory for the first fourth-order interpolation filter coefficients 360. Choose. On the other hand, since the mode selection information indicates WCDMA when the common CIC filter performs filtering on the WCDMA signal, the switching unit 360 selects the second fourth-order interpolation filter coefficient memory 370.

이와 같이, 본 발명의 일 실시예에서 공통 4차 보간 필터는 복수의 모드들에 대하여 공통 4차 보간 필터를 사용하고, 단지 각각에 대응되는 4차 보간 필터 계수용 메모리를 참조함으로써 구현 면적 및 구현 비용을 크게 줄일 수 있다.As such, in one embodiment of the present invention, the common fourth-order interpolation filter uses a common fourth-order interpolation filter for a plurality of modes, and merely refers to a memory for the fourth-order interpolation filter coefficients corresponding to each, thereby implementing an area and an implementation cost. Can be greatly reduced.

본 발명의 일 실시예에서, IS-95의 4차 보간 필터의 전달 함수는 다음 수학식 5와 같다.In an embodiment of the present invention, the transfer function of the fourth-order interpolation filter of IS-95 is expressed by Equation 5 below.

Figure 112008047230783-PAT00005
Figure 112008047230783-PAT00005

이 경우, 제1 4차 보간 필터 계수용 메모리(360)는 상기 수학식 5에 따라 IS-95의 4차 보간 필터의 전달 함수에서 5개의 탭의 계수들인 0.20777, -0.32474, -0.76605, -0.32474, 0.20777을 저장한다.In this case, the memory for the first fourth interpolation filter coefficients 360 is 0.20777, -0.32474, -0.76605, -0.32474, which are coefficients of five taps in the transfer function of the fourth-order interpolation filter of IS-95 according to Equation (5). Save 0.20777.

또한, 본 발명의 일 실시예에서, WCDMA의 4차 보간 필터의 전달 함수는 다음 수학식 6과 같다.In addition, in an embodiment of the present invention, the transfer function of the fourth-order interpolation filter of WCDMA is expressed by Equation 6 below.

Figure 112008047230783-PAT00006
Figure 112008047230783-PAT00006

이 경우, 제2 4차 보간 필터 계수용 메모리(370)는 상기 수학식 6에 따라 WCDMA의 4차 보간 필터의 전달 함수에서 5개의 탭의 계수들인 0.20396, -0.3045, -0.79889, -0.3045, 0.20396을 저장한다. In this case, the second fourth-order interpolation filter coefficient memory 370 uses the coefficients of five taps 0.20396, -0.3045, -0.79889, -0.3045, and 0.20396 in the transfer function of the fourth-order interpolation filter of WCDMA according to Equation (6). Save it.

이와 같이, 4차 보간 필터에서 IS-95와 WCDMA는 모두 5개의 탭을 가지는바, 제1 및 제2 4차 보간 필터 계수용 메모리(360, 370)에서 저장하는 계수의 개수는 5개로 동일하다. As described above, in the fourth-order interpolation filter, both the IS-95 and the WCDMA have five taps. The number of coefficients stored in the first and second fourth-order interpolation filter coefficient memories 360 and 370 is equal to five.

곱셈기(380)는 지연수단들(310, 320, 330, 340) 각각의 출력과 해당 4차 보간 필터 계수용 메모리에 저장된 필터 계수들에 대하여 곱셈 연산을 수행한다. 가산기(390)는 곱셈기(380)의 곱셈 연산 결과를 순차적으로 가산함으로써 4차 보간 필터에서 필터링된 출력을 제공한다.The multiplier 380 performs a multiplication operation on the output of each of the delay means 310, 320, 330, 340 and the filter coefficients stored in the memory for the fourth-order interpolation filter coefficients. The adder 390 sequentially adds the multiplication result of the multiplier 380 to provide the filtered output in the fourth-order interpolation filter.

도 4는 도 1의 반대역 필터링부에 포함된 공통 반대역 필터의 구조를 나타내는 개략도이다.4 is a schematic diagram illustrating a structure of a common reverse band filter included in the reverse band filter of FIG. 1.

도 4를 참조하면, 공통 반대역 필터는 복수의 지연 수단들(410), 제1 및 제2 스위칭부(430, 440), 제1 및 제2 반대역 필터 계수용 메모리(450, 460), 곱셈기(470) 및 가산기(480)를 포함한다. 이하에서는, 편의상 2개의 반대역 필터 계수용 메모리를 예로 하여 설명하기로 한다. 또한, 도 4는 반대역 필터의 동작은 설명하기 위하여 제1 및 제2 반대역 필터 계수용 메모리(450, 460)를 포함하는 반대역 필터를 도시하였으나, 본 발명의 다른 실시예에서 반대역 필터는 외부의 메모리에 저장된 반대역 필터 계수를 참조하여 필터링을 수행할 수 있다.Referring to FIG. 4, the common counterpass filter includes a plurality of delay means 410, first and second switching units 430 and 440, memories 450 and 460 for first and second counterpass filter coefficients, and a multiplier. 470 and adder 480. Hereinafter, for convenience, two opposite inverse filter coefficient memories will be described as an example. In addition, FIG. 4 illustrates a reverse filter including memory 450 and 460 for first and second reverse filter coefficients to explain the operation of the reverse filter. In another embodiment of the present invention, The filtering may be performed by referring to the inverse filter coefficients stored in the external memory.

복수의 지연 수단들(410)은 제1 데시메이터에서 데시메이션된 신호(x[n])를 각각 단계적으로 지연한다. 여기서, 공통 반대역 필터에서 복수의 모드들은 서로 다른 탭의 수를 가질 수 있으므로, 공통 반대역 필터는 복수의 모드들의 종류에 따라 이용되는 지연 수단들의 개수는 다를 수 있다. The plurality of delay means 410 sequentially delays the signal decimated by the first decimator x [n], respectively. Here, since the plurality of modes in the common reverse band filter may have different numbers of taps, the number of delay means used in the common reverse band filter may vary according to the types of the plurality of modes.

따라서, 본 발명의 일 실시예에서, 공통 반대역 필터는 복수의 모드들 중 가장 많은 수의 탭을 가지는 모드의 탭 수에 따라 지연 수단들(410)을 구비하고, 모드 선택 정보에 따라 필터링 연산에 이용되는 지연 수단들의 개수를 조정한다. 예를 들어, WCDMA의 탭 수는 44이고, IS-95의 탭 수는 22이다. 이 경우, 공통 반대역 필터는 44개의 지연 수단들(410)을 구비하고, 그 중 22번째까지의 지연 수단인 22개의 지연 수단들(420)을 IS-95의 신호에 이용할 수 있다.Thus, in one embodiment of the present invention, the common inverse filter comprises delay means 410 according to the number of taps of the mode having the largest number of taps among the plurality of modes, and filtering operation according to the mode selection information. Adjust the number of delay means used for. For example, the number of taps in WCDMA is 44, and the number of taps in IS-95 is 22. In this case, the common anti-pass filter has 44 delay means 410, of which 22 delay means 420, which are the 22nd delay means, can be used for the signal of the IS-95.

제1 스위칭부(430)는 모드 선택 정보에 따라 연산에 이용되는 지연 수단들의 개수를 선택한다. 즉, 모드 선택 정보가 IS-95를 나타내는 경우에는 22번째까지의 22개의 지연 수단들(420)만 선택하고, 모드 선택 정보가 WCDMA를 나타내는 경우에는 44개의 지연 수단들(410)을 모두 선택한다.The first switching unit 430 selects the number of delay means used for the calculation according to the mode selection information. That is, when the mode selection information indicates IS-95, only 22 delay means 420 up to the 22nd time are selected, and when the mode selection information indicates WCDMA, all 44 delay means 410 are selected. .

제2 스위칭부(440)는 모드 선택 정보에 따라 복수의 반대역 필터 계수용 메모리들 중 하나를 선택한다. 제1 반대역 필터 계수용 메모리(450)는 IS-95의 스펙에 따른 반대역 필터 계수들을 저장하고, 제2 반대역 필터 계수용 메모리(460)는 WCDMA의 스펙에 따른 반대역 필터 계수들을 저장한다. The second switching unit 440 selects one of a plurality of memory for counterpass filter coefficients according to the mode selection information. The first inverse filter coefficient memory 450 stores the inverse filter coefficients according to the specification of IS-95, and the second inverse filter coefficient memory 460 stores the inverse filter coefficients according to the specification of WCDMA.

구체적으로, 제2 스위칭부(440)는 모드 선택 정보에 따라 제1 및 제2 반대역 필터 계수용 메모리(450, 460) 중 하나를 선택한다. 예를 들어, 공통 4차 보간 필터에서 IS-95의 신호에 대한 필터링을 수행한 경우에 모드 선택 정보는 IS-95를 나타내므로, 제2 스위칭부(440)는 제1 반대역 필터 계수용 메모리(450)를 선택한다. 한편, 공통 4차 보간 필터에서 WCDMA의 신호에 대한 필터링을 수행한 경우에 모드 선택 정보는 WCDMA를 나타내므로, 제2 스위칭부(440)는 제2 반대역 필터 계수용 메모리(460)를 선택한다. In detail, the second switching unit 440 selects one of the first and second inverse filter coefficient memories 450 and 460 according to the mode selection information. For example, when the filtering of the signal of the IS-95 is performed in the common fourth-order interpolation filter, the mode selection information indicates the IS-95. Therefore, the second switching unit 440 may include a memory for the first inverse filter coefficient ( 450). On the other hand, when the filtering of the WCDMA signal is performed in the common fourth-order interpolation filter, since the mode selection information indicates WCDMA, the second switching unit 440 selects the second inverse filter coefficient memory 460.

이와 같이, 본 발명의 일 실시예에서 공통 반대역 필터는 복수의 모드들에 대하여 공통 반대역 필터를 사용하고, 단지 각각에 대응되는 반대역 필터 계수용 메모리를 참조함으로써 구현 면적 및 구현 비용을 크게 줄일 수 있다.As such, in one embodiment of the present invention, the common inverse filter uses a common inverse filter for a plurality of modes and greatly reduces the implementation area and the implementation cost by only referring to the memory for the inverse filter coefficients corresponding to each. Can be.

한편, 상술한 바와 같이 복수의 모드들의 종류에 따라 반대역 필터의 탭수는 다르므로, 이에 따라 반대역 필터 계수용 메모리에 저장되는 계수들의 개수도 서로 다르다. 상술한 바와 같이, 반대역 필터에서 IS-95는 22개의 탭을 갖고, WCDMA는 44개의 탭을 가지는바, 제1 반대역 필터 계수용 메모리(450)에서 저장하는 계수의 개수는 22개이고, 제2 반대역 필터 계수용 메모리(460)에서 저장하는 계수의 개수는 44개로 서로 다르다. Meanwhile, as described above, since the number of taps of the inverse filter is different according to the types of the plurality of modes, the number of coefficients stored in the memory for the inverse filter coefficients is also different. As described above, in the inverse filter, the IS-95 has 22 taps, and the WCDMA has 44 taps. The number of coefficients stored in the memory 450 for the first reverse band filter coefficient is 22, and the second The number of coefficients stored in the memory 460 for the inverse filter coefficients is different from each other.

곱셈기(470)는 지연수단들(410) 각각의 출력과 해당 반대역 필터 계수용 메모리에 저장된 필터 계수들에 대하여 곱셈 연산을 수행한다. 가산기(480)는 곱셈기(470)의 곱셈 연산의 결과를 가산함으로써 반대역 필터에서 필터링된 출력을 제공한다.The multiplier 470 performs a multiplication operation on the output of each of the delay means 410 and the filter coefficients stored in the memory for the corresponding inverse filter coefficient. Adder 480 provides the filtered output in the inverse filter by adding the result of the multiplication operation of multiplier 470.

도 5는 도 1의 CIC 필터에서 필터링된 신호의 주파수 응답을 나타내는 그래프이다.5 is a graph illustrating a frequency response of a signal filtered by the CIC filter of FIG. 1.

도 5를 참조하면, 가로축은 Hz 단위로 나타난 주파수이고, 세로축은 로그 스케일로 나타낸 크기(magnitude)이다. 도 5에 도시된 바와 같이, 통과 대역과 저지 대역의 주파수 응답은 각 모드의 스펙을 만족하지 못한다.Referring to FIG. 5, the horizontal axis represents frequencies in Hz, and the vertical axis represents magnitude in logarithmic scale. As shown in Fig. 5, the frequency response of the pass band and the stop band does not satisfy the specifications of each mode.

도 6a는 IS-95의 신호에 대한 디지털 다운 컨버터의 로그 스케일의 주파수 응답을 나타내는 그래프이고, 도 6b는 IS-95의 신호에 대한 디지털 다운 컨버터의 선형 스케일의 주파수 응답을 나타내는 그래프이다.FIG. 6A is a graph showing the frequency response of the logarithmic scale of the digital down converter to the signal of the IS-95, and FIG. 6B is a graph showing the frequency response of the linear scale of the digital down converter to the signal of the IS-95.

도 6a를 참조하면, 가로축은 Hz 단위로 나타난 주파수이고, 세로축은 로그 스케일로 나타낸 크기이다. 61은 CIC 필터만으로 구현된 디지털 다운 컨버터의 주파수 응답이고, 62는 4차 보간 필터만으로 구현된 디지털 다운 컨버터의 주파수 응답이다. 또한, 63은 CIC 필터와 반대역 필터로 구현된 디지털 다운 컨버터의 주파 수 응답이며, 64는 CIC 필터, 반대역 필터 및 4차 보간 필터로 구현된 디지털 다운 컨버터의 주파수 응답이다.Referring to FIG. 6A, the horizontal axis represents a frequency expressed in Hz and the vertical axis represents a logarithmic scale. 61 is the frequency response of the digital down converter implemented only with the CIC filter, and 62 is the frequency response of the digital down converter implemented only with the fourth-order interpolation filter. In addition, 63 is the frequency response of the digital down converter implemented with the CIC filter and the inverse filter, and 64 is the frequency response of the digital down converter implemented with the CIC filter, the inverse filter and the fourth-order interpolation filter.

도 6b를 참조하면, 가로축은 Hz 단위로 나타난 주파수이고, 세로축은 선형 스케일로 나타낸 크기이다. 65는 CIC 필터만으로 구현된 디지털 다운 컨버터의 주파수 응답이고, 66은 CIC 필터와 반대역 필터로 구현된 디지털 다운 컨버터의 주파수 응답이며, 67은 CIC 필터, 반대역 필터 및 4차 보간 필터로 구현된 디지털 다운 컨버터의 주파수 응답이다. 여기서, 점선으로 표시한 부분은 통과대역을 나타낸다.Referring to FIG. 6B, the horizontal axis is a frequency expressed in Hz and the vertical axis is a magnitude expressed in a linear scale. 65 is the frequency response of the digital down converter implemented with the CIC filter only, 66 is the frequency response of the digital down converter implemented with the CIC filter and the inverse filter, and 67 is implemented with the CIC filter, the inverse filter and the fourth-order interpolation filter. Frequency response of the digital down converter. Here, the part indicated by a dotted line indicates a pass band.

도 6a 및 6b에 도시된 바와 같이, CIC 필터만으로 구현된 디지털 다운 컨버터는 통과대역에서 원하는 크기보다 낮은 크기를 갖고, 저지 대역에서 원치 않은 크기를 갖는다. CIC 필터와 반대역 필터로 구현된 디지털 다운 컨버터는 저지 대역의 원치 않는 크기를 크게 줄여준다. CIC 필터, 반대역 필터 및 4차 보간 필터로 구현된 디지털 다운 컨버터는 통과대역의 보간과 저지대역의 감쇠를 동시에 만족한다. As shown in Figs. 6A and 6B, a digital down converter implemented only with a CIC filter has a size lower than a desired size in the passband and an unwanted size in the stopband. The digital down converter, implemented with a CIC filter and an inverse filter, significantly reduces the unwanted size of the stopband. The digital down converter, implemented with a CIC filter, an inverse filter and a fourth-order interpolation filter, simultaneously satisfies the passband interpolation and the stopband attenuation.

도 7a는 WCDMA의 신호에 대한 디지털 다운 컨버터의 로그 스케일의 주파수 응답을 나타내는 그래프이고, 도 7b는 WCDMA의 신호에 대한 디지털 다운 컨버터의 선형 스케일의 주파수 응답을 나타내는 그래프이다.FIG. 7A is a graph showing the logarithmic frequency response of the digital down converter to a signal of WCDMA, and FIG. 7B is a graph showing the frequency response of the linear down converter of a digital down converter to a signal of WCDMA.

도 7a를 참조하면, 가로축은 Hz 단위로 나타난 주파수이고, 세로축은 로그 스케일로 나타낸 크기이다. 71은 CIC 필터만으로 구현된 디지털 다운 컨버터의 주파수 응답이고, 72는 4차 보간 필터만으로 구현된 디지털 다운 컨버터의 주파수 응 답이다. 또한, 73은 CIC 필터와 반대역 필터로 구현된 디지털 다운 컨버터의 주파수 응답이며, 74는 CIC 필터, 반대역 필터 및 4차 보간 필터로 구현된 디지털 다운 컨버터의 주파수 응답이다.Referring to FIG. 7A, the horizontal axis represents a frequency expressed in Hz, and the vertical axis represents a logarithmic scale. 71 is the frequency response of the digital down converter implemented only with the CIC filter, and 72 is the frequency response of the digital down converter implemented only with the fourth-order interpolation filter. In addition, 73 is the frequency response of the digital down converter implemented with the CIC filter and the inverse filter, and 74 is the frequency response of the digital down converter implemented with the CIC filter, the inverse filter and the fourth-order interpolation filter.

도 7b를 참조하면, 가로축은 Hz 단위로 나타난 주파수이고, 세로축은 선형 스케일로 나타낸 크기이다. 75는 CIC 필터만으로 구현된 디지털 다운 컨버터의 주파수 응답이고, 76은 CIC 필터와 반대역 필터로 구현된 디지털 다운 컨버터의 주파수 응답이며, 77은 CIC 필터, 반대역 필터 및 4차 보간 필터로 구현된 디지털 다운 컨버터의 주파수 응답이다. 여기서, 점선으로 표시한 부분은 통과대역을 나타낸다.Referring to FIG. 7B, the horizontal axis is a frequency expressed in Hz and the vertical axis is a magnitude expressed in a linear scale. 75 is the frequency response of a digital down converter implemented only with a CIC filter, 76 is the frequency response of a digital down converter implemented with a CIC filter and an inverse filter, and 77 is a CIC filter, an inverse filter, and a fourth-order interpolation filter. Frequency response of the digital down converter. Here, the part indicated by a dotted line indicates a pass band.

도 7a 및 7b에 도시된 바와 같이, CIC 필터만으로 구현된 디지털 다운 컨버터는 통과대역에서 원하는 크기보다 낮은 크기를 갖고, 저지 대역에서 원치 않은 크기를 갖는다. CIC 필터와 반대역 필터로 구현된 디지털 다운 컨버터는 저지 대역의 원치 않는 크기를 크게 줄여준다. CIC 필터, 반대역 필터 및 4차 보간 필터로 구현된 디지털 다운 컨버터는 통과대역의 보간과 저지대역의 감쇠를 동시에 만족한다. As shown in Figs. 7A and 7B, a digital down converter implemented only with a CIC filter has a size smaller than a desired size in the passband and an unwanted size in the stopband. The digital down converter, implemented with a CIC filter and an inverse filter, significantly reduces the unwanted size of the stopband. The digital down converter, implemented with a CIC filter, an inverse filter and a fourth-order interpolation filter, simultaneously satisfies the passband interpolation and the stopband attenuation.

이와 같이, 본 발명의 일 실시예에 따라 공통 CIC 필터, 공통 반대역 필터 및 공통 4차 보간 필터로 구현된 디지털 다운 컨버터는 IS-95와 WCDMA 모두에 대하여 통과대역의 특성을 향상시키고, 저지대역을 감쇠시켜서 주파수 응답을 향상시키는 것을 알 수 있다.As such, a digital down converter implemented with a common CIC filter, a common inverse filter, and a common fourth-order interpolation filter according to an embodiment of the present invention improves the passband characteristics for both IS-95 and WCDMA, and stopband. It can be seen that attenuating improves the frequency response.

다음 표 1은 다양하게 구현된 디지털 다운 컨버터의 주파수 응답을 비교한 것이다.Table 1 below compares the frequency response of various implemented digital down converters.

구분division 통과대역 리플[dB]Passband Ripple [dB] 저지대역 감쇠[dB]Stopband Attenuation [dB] 멀티 모드 디지털 다운 컨버터   Multi Mode Digital Down Converter IS-95   IS-95 기존의 FIRTraditional FIR -0.1-0.1 -40-40 CICCIC -0.664-0.664 -2.56-2.56 CIC+HBFCIC + HBF -0.72-0.72 -44.3-44.3 CIC+HBF+ISOPCIC + HBF + ISOP -0.1382-0.1382 -41.52-41.52 CIC+HBF+IFOPCIC + HBF + IFOP -0.0901-0.0901 -59.29-59.29 WCDMA   WCDMA 기존의 FIRTraditional FIR -0.1-0.1 -40-40 CICCIC -0.718-0.718 -1.56-1.56 CIC+HBFCIC + HBF -0.774-0.774 -46.3-46.3 CIC+HBF+ISOPCIC + HBF + ISOP -0.1497-0.1497 -41.27-41.27 CIC+HBF+IFOPCIC + HBF + IFOP -0.0914-0.0914 -59.4-59.4

표 1을 참조하면, 본 발명의 일 실시예에 따른 CIC 필터, 반대역 필터 및 4차 보간 필터로 구현된 디지털 다운 컨버터(CIC+HBF+ISOP)는 IS-95 및 WCDMA 모두에서 다른 것들과 비교하여 통과대역 리플은 크게 줄고, 저지대역 감쇠는 크게 증가한 것을 알 수 있다.Referring to Table 1, a digital down converter (CIC + HBF + ISOP) implemented with a CIC filter, an inverse filter and a fourth-order interpolation filter according to an embodiment of the present invention is compared with others in both IS-95 and WCDMA. Therefore, the passband ripple is greatly reduced, and the stopband attenuation is greatly increased.

도 8은 본 발명의 일 실시예에 따른 다운 컨버팅 방법을 나타내는 흐름도이다.8 is a flowchart illustrating a down converting method according to an embodiment of the present invention.

도 8을 참조하면, 본 실시예에 따른 다운 컨버팅 방법은 도 1에 도시된 다운 컨버터에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하 생략된 내용이라 하더라도 도 1에 도시된 다운 컨버터에 관하여 이상에서 기술된 내용은 본 실시예에 따른 다운 컨버팅 방법에도 적용된다.Referring to FIG. 8, the down converting method according to the present embodiment includes steps that are processed in time series in the down converter shown in FIG. 1. Therefore, even if omitted below, the contents described above with respect to the down converter shown in FIG. 1 are also applied to the down converting method according to the present embodiment.

810 단계에서, 복수의 모드들 중 하나의 아날로그 신호를 수신하여 디지털 신호로 변환한다.In operation 810, an analog signal of one of a plurality of modes is received and converted into a digital signal.

820 단계에서, 상기 디지털 신호로부터 I(in-phase) 신호와 Q(quadrature-phase) 신호를 생성한다. 여기서, I 신호는 상기 디지털 신호를 제1 주파수와 혼합함으로써 생성하고, Q 신호는 상기 디지털 신호를 제1 주파수와 90도의 위상차를 가지는 제2 주파수와 혼합함으로써 생성할 수 있다.In step 820, an I (in-phase) signal and a Q (quadrature-phase) signal are generated from the digital signal. Here, the I signal may be generated by mixing the digital signal with a first frequency, and the Q signal may be generated by mixing the digital signal with a second frequency having a phase difference of 90 degrees with the first frequency.

830 단계에서, 상기 I 신호와 상기 Q 신호를 각각 소정의 주파수 이하의 저대역으로 필터링한다. 여기서, 상기 I 신호와 상기 Q 신호에 대하여 각각 CIC 필터링을 수행할 수 있다.In step 830, the I signal and the Q signal are respectively filtered to a low band below a predetermined frequency. Here, CIC filtering may be performed on the I signal and the Q signal, respectively.

840 단계에서, 복수의 모드들에 대응되는 복수의 제1 필터 계수용 메모리들을 참조하여 CIC 필터링된 신호의 주파수 특성을 향상시키도록 CIC 필터링된 신호를 필터링한다. 여기서, CIC 필터링된 신호에 대하여 4차 보간 필터링을 수행할 수 있다. 보다 상세하게는, CIC 필터링된 신호를 보간 인수에 따라 단계적으로 지연시키고, 복수의 모드들 중 하나를 나타내는 모드 선택 정보에 따라 복수의 제1 필터 계수용 메모리들 중 하나를 단계적으로 선택하며, 지연된 결과와 선택된 복수의 제1 필터 계수들에 대하여 곱셈 연산을 수행하고, 곱셈 연산의 결과를 순차적으로 가산하여 필터링을 수행할 수 있다. In operation 840, the CIC filtered signal is filtered to improve frequency characteristics of the CIC filtered signal with reference to the plurality of first filter coefficient memories corresponding to the plurality of modes. Here, fourth-order interpolation filtering may be performed on the CIC filtered signal. More specifically, the CIC filtered signal is gradually delayed according to the interpolation factor, and one of the plurality of first filter coefficient memories is gradually selected according to the mode selection information indicating one of the plurality of modes, and the delayed result. And a multiplication operation may be performed on the plurality of selected first filter coefficients, and the filtering may be performed by sequentially adding the result of the multiplication operation.

850 단계에서, 복수의 모드들에 대응되는 복수의 제2 필터 계수용 메모리들을 참조하여 4차 보간 필터링된 신호의 주파수 특성을 향상시키도록 4차 보간 필터링된 신호를 필터링하는 단계를 더 포함할 수 있다. 여기서, 4차 보간 필터링된 신호에 대하여 반대역 필터링을 수행할 수 있다. 보다 상세하게는, 4차 보간 필터링된 신호를 단계적으로 지연시키고, 모드 선택 정보에 따라 지연 결과 중 일부를 선택하며, 모드 선택 정보에 따라 복수의 제2 필터 계수용 메모리들 중 하나를 단계적으로 선택하고, 선택된 지연 결과와 선택된 제2 필터 계수용 메모리에 저장된 복수의 제2 필터 계수들에 대하여 곱셈 연산을 수행하며, 곱셈 연산의 결과를 순차적으로 가산함으로써 필터링을 수행할 수 있다.In operation 850, the method may further include filtering the fourth-order interpolated filtered signal to improve frequency characteristics of the fourth-order interpolated filtered signal with reference to the plurality of second filter coefficient memories corresponding to the plurality of modes. . Here, inverse filtering may be performed on the fourth-order interpolated filtered signal. More specifically, the fourth-order interpolation filtered signal is gradually delayed, a part of the delay result is selected according to the mode selection information, one of the plurality of second filter coefficient memories is selected in step according to the mode selection information, and The multiplication operation may be performed on the selected delay result and the plurality of second filter coefficients stored in the memory for the selected second filter coefficient, and filtering may be performed by sequentially adding the result of the multiplication operation.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이와 균등하거나 또는 등가적인 변형 모두는 본 발명 사상의 범주에 속한다 할 것이다. As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited to the above-described embodiments, which can be variously modified and modified by those skilled in the art to which the present invention pertains. Modifications are possible. Accordingly, the spirit of the invention should be understood only by the claims set forth below, and all equivalent or equivalent modifications will fall within the scope of the invention.

또한, 본 발명에 따른 시스템은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.In addition, the system according to the present invention can be embodied as computer readable codes on a computer readable recording medium. The computer-readable recording medium includes all kinds of recording devices in which data that can be read by a computer system is stored. Examples of the recording medium include a ROM, a RAM, a CD-ROM, a magnetic tape, a floppy disk, an optical data storage device, and the like, and also include a carrier wave (for example, transmission through the Internet). The computer readable recording medium can also be distributed over network coupled computer systems so that the computer readable code is stored and executed in a distributed fashion.

도 1은 본 발명의 일 실시예에 따른 디지털 다운 컨버터를 나타내는 블록도이다.1 is a block diagram illustrating a digital down converter according to an embodiment of the present invention.

도 2는 도 1의 보간 필터링부에 이용되는 4차 보간 필터의 두 개의 파라미터의 극영점도를 나타낸다.FIG. 2 is a diagram showing polar zeros of two parameters of a fourth-order interpolation filter used in the interpolation filtering unit of FIG. 1.

도 3은 도 1의 보간 필터링부에 포함된 공통 4차 보간 필터의 구조를 나타내는 개략도이다.FIG. 3 is a schematic diagram illustrating a structure of a common fourth-order interpolation filter included in the interpolation filtering unit of FIG. 1.

도 4는 도 1의 반대역 필터링부에 포함된 공통 반대역 필터의 구조를 나타내는 개략도이다.4 is a schematic diagram illustrating a structure of a common reverse band filter included in the reverse band filter of FIG. 1.

도 5는 도 1의 CIC 필터에서 필터링된 신호의 주파수 응답을 나타내는 그래프이다.5 is a graph illustrating a frequency response of a signal filtered by the CIC filter of FIG. 1.

도 6a는 IS-95의 신호에 대한 디지털 다운 컨버터의 로그 스케일의 주파수 응답을 나타내는 그래프이고, 도 6b는 IS-95의 신호에 대한 디지털 다운 컨버터의 선형 스케일의 주파수 응답을 나타내는 그래프이다.FIG. 6A is a graph showing the frequency response of the logarithmic scale of the digital down converter to the signal of the IS-95, and FIG. 6B is a graph showing the frequency response of the linear scale of the digital down converter to the signal of the IS-95.

도 7a는 WCDMA의 신호에 대한 디지털 다운 컨버터의 로그 스케일의 주파수 응답을 나타내는 그래프이고, 도 7b는 WCDMA의 신호에 대한 디지털 다운 컨버터의 선형 스케일의 주파수 응답을 나타내는 그래프이다.FIG. 7A is a graph showing the logarithmic frequency response of the digital down converter to a signal of WCDMA, and FIG. 7B is a graph showing the frequency response of the linear down converter of a digital down converter to a signal of WCDMA.

도 8은 본 발명의 일 실시예에 따른 다운 컨버팅 방법을 나타내는 흐름도이다.8 is a flowchart illustrating a down converting method according to an embodiment of the present invention.

Claims (25)

복수의 모드들 중 하나의 디지털 신호를 소정의 주파수 이하의 저대역으로 필터링하는 제1 공통 필터링부; 및A first common filtering unit filtering one digital signal of a plurality of modes to a low band below a predetermined frequency; And 상기 복수의 모드들에 대응되는 복수의 제2 필터 계수용 메모리들을 참조하여 상기 제1 공통 필터링부에서 필터링된 신호의 주파수 특성을 향상시키도록 상기 제1 공통 필터링부에서 필터링된 신호를 필터링하는 제2 공통 필터링부를 포함하는 것을 특징으로 하는 다운 컨버터.A second filter filtering the signal filtered by the first common filtering unit to improve a frequency characteristic of the signal filtered by the first common filtering unit by referring to the plurality of second filter coefficient memories corresponding to the plurality of modes; A down converter comprising a common filtering unit. 제1항에 있어서,The method of claim 1, 상기 제2 공통 필터링부는 상기 복수의 모드들 중 하나를 나타내는 모드 선택 정보에 따라 상기 복수의 제2 필터 계수용 메모리들 중 하나를 선택하고, 선택된 제2 필터 계수용 메모리에 저장된 복수의 제2 필터 계수들을 이용하여 상기 제1 공통 필터링부에서 필터링된 신호를 필터링하는 것을 특징으로 하는 다운 컨버터.The second common filtering unit selects one of the plurality of second filter coefficient memories according to mode selection information indicating one of the plurality of modes, and selects a plurality of second filter coefficients stored in the selected second filter coefficient memory. And down filtering the signal filtered by the first common filtering unit. 제2항에 있어서,The method of claim 2, 상기 제2 공통 필터링부는The second common filtering unit 상기 제1 공통 필터링부에서 필터링된 신호를 보간 인수에 따라 단계적으로 지연시키는 복수의 지연 수단들;A plurality of delay means for delaying the signal filtered by the first common filtering unit stepwise according to an interpolation factor; 상기 모드 선택 정보에 따라 상기 복수의 제2 필터 계수용 메모리들 중 하나 를 단계적으로 선택하는 스위칭부;A switching unit for gradually selecting one of the plurality of second filter coefficient memories according to the mode selection information; 상기 복수의 지연 수단들의 출력과 상기 스위칭부에 의해 선택된 제2 필터 계수용 메모리에 저장된 상기 복수의 제2 필터 계수들에 대하여 곱셈 연산을 수행하는 곱셈기; 및A multiplier for performing a multiplication operation on the outputs of the plurality of delay means and the plurality of second filter coefficients stored in a memory for a second filter coefficient selected by the switching unit; And 상기 곱셈기의 출력을 순차적으로 가산하는 가산기를 포함하는 것을 특징으로 하는 다운 컨버터. And an adder for sequentially adding the output of the multiplier. 제2항에 있어서,The method of claim 2, 상기 제1 공통 필터링부는 CIC(cascaded integrator comb) 필터를 포함하고, 상기 제2 공통 필터링부는 4차 보간 필터를 포함하는 것을 특징으로 하는 다운 컨버터.And the first common filtering unit comprises a cascaded integrator comb (CIC) filter, and the second common filtering unit comprises a fourth-order interpolation filter. 제3항에 있어서,The method of claim 3, 상기 복수의 제2 필터 계수용 메모리들 각각에 저장된 필터 계수의 개수는 상기 복수의 모드들에 관계없이 동일한 것을 특징으로 하는 다운 컨버터.And the number of filter coefficients stored in each of the plurality of second filter coefficient memories is the same regardless of the plurality of modes. 제1항에 있어서,The method of claim 1, 상기 복수의 모드들에 대응되는 복수의 제3 필터 계수용 메모리들을 참조하여 상기 제2 공통 필터링부에서 필터링된 신호의 주파수 특성을 향상시키도록 상기 제2 공통 필터링부에서 필터링된 신호를 필터링하는 제3 공통 필터링부를 더 포함 하는 것을 특징으로 하는 다운 컨버터.A third filter filtering the signal filtered by the second common filtering unit to improve frequency characteristics of the signal filtered by the second common filtering unit by referring to a plurality of third filter coefficient memories corresponding to the plurality of modes; The down converter further comprises a common filtering unit. 제6항에 있어서,The method of claim 6, 상기 제3 공통 필터링부는 상기 복수의 모드들 중 하나를 나타내는 모드 선택 정보에 따라 상기 복수의 제3 필터 계수용 메모리들 중 하나를 선택하고, 선택된 제3 필터 계수용 메모리에 저장된 복수의 제3 필터 계수들을 이용하여 상기 제2 공통 필터링부에서 필터링된 신호를 필터링하는 것을 특징으로 하는 다운 컨버터.The third common filtering unit selects one of the plurality of third filter coefficient memories according to mode selection information indicating one of the plurality of modes, and selects a plurality of third filter coefficients stored in the selected third filter coefficient memory. And down filtering the signal filtered by the second common filtering unit. 제6항에 있어서,The method of claim 6, 상기 제3 공통 필터링부는The third common filtering unit 상기 제2 공통 필터링부에서 필터링된 신호를 단계적으로 지연시키는 복수의 지연 수단들;A plurality of delay means for delaying the signal filtered by the second common filtering unit stepwise; 상기 모드 선택 정보에 따라 상기 복수의 지연 수단들 중 일부를 선택하는 제1 스위칭부;A first switching unit for selecting some of the plurality of delay means according to the mode selection information; 상기 모드 선택 정보에 따라 상기 복수의 제3 필터 계수용 메모리들 중 하나를 단계적으로 선택하는 제2 스위칭부;A second switching unit for stepwise selecting one of the plurality of third filter coefficient memories according to the mode selection information; 상기 제1 스위칭부에 의해 선택된 복수의 지연 수단들의 출력과 상기 제2 스위칭부에 의해 선택된 제3 필터 계수용 메모리에 저장된 상기 복수의 제3 필터 계수들에 대하여 곱셈 연산을 수행하는 곱셈기; 및A multiplier for performing a multiplication operation on the output of the plurality of delay means selected by the first switching unit and the plurality of third filter coefficients stored in the memory for the third filter coefficient selected by the second switching unit; And 상기 곱셈기의 출력을 순차적으로 가산하는 가산기를 포함하는 것을 특징으 로 하는 다운 컨버터.And an adder for sequentially adding the output of the multiplier. 제6항에 있어서,The method of claim 6, 상기 제1 필터링부는 CIC 필터를 포함하고, 상기 제2 필터링부는 4차 보간 필터를 포함하고, 상기 제3 필터링부는 반대역 필터를 포함하는 것을 특징으로 하는 다운 컨버터. And the first filtering part comprises a CIC filter, the second filtering part comprises a fourth-order interpolation filter, and the third filtering part comprises an inverse filter. 제4항 또는 제9항에 있어서,The method according to claim 4 or 9, 상기 4차 보간 필터의 전달 함수는 차수에 따른 제1 내지 제5 필터 계수를 갖고, 상기 제1 및 제5 필터 계수는 서로 동일하고, 제2 및 제4 필터 계수는 서로 동일한 것을 특징으로 하는 다운 컨버터.The transfer function of the fourth-order interpolation filter has first to fifth filter coefficients according to the order, wherein the first and fifth filter coefficients are the same, and the second and fourth filter coefficients are the same. Converter. 제10항에 있어서,The method of claim 10, 상기 4차 보간 필터는 보간 인수 I에 대하여,The fourth-order interpolation filter, for the interpolation factor I,
Figure 112008047230783-PAT00007
인 전달 함수를 갖는 것을 특징으로 하는 다운 컨버터.
Figure 112008047230783-PAT00007
Down converter having a transfer function. 제6항에 있어서,The method of claim 6, 상기 복수의 제3 필터 계수용 메모리들 각각에 저장된 필터 계수의 개수는 상기 복수의 모드들에 따라 서로 다른 것을 특징으로 하는 다운 컨버터. The number of filter coefficients stored in each of the plurality of third filter coefficient memories is different according to the plurality of modes. 제1항에 있어서,The method of claim 1, 상기 제2 공통 필터링부에서 필터링된 신호를 소정의 데시메이션 인자로 데시메이션하는 데시메이터를 더 포함하는 것을 특징으로 하는 다운 컨버터.And a decimator for decimating the signal filtered by the second common filtering unit with a predetermined decimation factor. 제6항에 있어서,The method of claim 6, 상기 제3 공통 필터링부에서 필터링된 신호를 소정의 데시메이션 인자로 데시메이션하는 데시메이터를 더 포함하는 것을 특징으로 하는 다운 컨버터. And a decimator for decimating the signal filtered by the third common filtering unit with a predetermined decimation factor. 제1항에 있어서,The method of claim 1, 상기 복수의 모드들 중 하나의 아날로그 신호를 수신하여 상기 디지털 신호로 변환하는 아날로그/디지털 컨버터;An analog / digital converter for receiving an analog signal of the plurality of modes and converting it into the digital signal; 상기 디지털 신호를 제1 주파수와 혼합하여 I(in-phase) 신호를 생성하는 제1 혼합기; 및A first mixer for mixing the digital signal with a first frequency to produce an in-phase signal; And 상기 디지털 신호를 상기 제1 주파수와 90도의 위상차를 가지는 제2 주파수와 혼합하여 Q(quadrature-phase) 신호를 생성하는 제2 혼합기를 더 포함하고,And a second mixer for mixing the digital signal with a second frequency having a phase difference of 90 degrees with the first frequency to generate a quadrature-phase signal. 상기 아날로그/디지털 컨버터, 상기 제1 및 제2 혼합기는 상기 제1 공통 필터링부의 전단에 연결되는 것을 특징으로 하는 다운 컨버터.And the analog / digital converter and the first and second mixers are connected to a front end of the first common filtering part. 제15항에 있어서,The method of claim 15, 상기 제1 공통 필터링부는 제1 공통 CIC 필터 및 제2 공통 CIC 필터를 포함하고, 상기 제1 공통 CIC 필터는 상기 I 신호를 필터링하고, 상기 제2 CIC 공통 필터는 상기 Q 신호를 필터링하는 것을 특징으로 하는 다운 컨버터.The first common filtering unit includes a first common CIC filter and a second common CIC filter, wherein the first common CIC filter filters the I signal, and the second CIC common filter filters the Q signal. Down converter. 제16항에 있어서,The method of claim 16, 상기 제2 공통 필터링부는 제1 공통 4차 보간 필터 및 제2 공통 4차 보간 필터를 포함하고, 상기 제1 공통 4차 보간 필터는 상기 제1 공통 CIC 필터에서 필터링된 신호를 필터링하고, 상기 제2 공통 4차 보간 필터는 상기 제2 공통 CIC 필터에서 필터링된 신호를 필터링하는 것을 특징으로 하는 다운 컨버터.The second common filtering unit includes a first common fourth-order interpolation filter and a second common fourth-order interpolation filter, wherein the first common fourth-order interpolation filter filters the signal filtered by the first common CIC filter, And a second common quadratic interpolation filter filters the signal filtered by the second common CIC filter. 제17항에 있어서,The method of claim 17, 상기 복수의 모드들에 대응되는 복수의 제3 필터 계수용 메모리들을 참조하여 상기 제2 공통 필터링부에서 필터링된 신호의 주파수 특성을 향상시키도록 상기 제2 공통 필터링부에서 필터링된 신호를 필터링하는 제3 공통 필터링부를 더 포함하고,A third filter filtering the signal filtered by the second common filtering unit to improve frequency characteristics of the signal filtered by the second common filtering unit by referring to a plurality of third filter coefficient memories corresponding to the plurality of modes; Further comprising a common filtering unit, 상기 제3 공통 필터링부는 제1 공통 반대역 필터 및 제2 공통 반대역 필터를 포함하고, 상기 제1 공통 반대역 필터는 상기 제1 공통 4차 보간 필터에서 필터링된 신호를 필터링하고, 상기 제2 공통 반대역 필터는 상기 제2 공통 4차 보간 필터에서 필터링된 신호를 필터링하는 것을 특징으로 하는 다운 컨버터.The third common filtering unit includes a first common inverse filter and a second common inverse filter, wherein the first common inverse filter filters the signal filtered by the first common fourth-order interpolation filter, and the second common inverse filter And a common inverse filter filters the signal filtered by the second common fourth-order interpolation filter. (a) 복수의 모드들 중 하나의 디지털 신호를 소정의 주파수 이하의 저대역으로 필터링하는 단계; 및(a) filtering one digital signal of the plurality of modes to a low band below a predetermined frequency; And (b) 상기 복수의 모드들에 대응되는 복수의 제1 필터 계수용 메모리들을 참조하여 상기 (a) 단계에서 필터링된 신호의 주파수 특성을 향상시키도록 상기 (a) 단계에서 필터링된 신호를 필터링하는 단계를 포함하는 것을 특징으로 하는 다운 컨버팅 방법.(b) filtering the filtered signal in step (a) to improve frequency characteristics of the signal filtered in step (a) with reference to a plurality of first filter coefficient memories corresponding to the plurality of modes; Down converting method comprising a. 제19항에 있어서,The method of claim 19, 상기 (b) 단계는Step (b) is 상기 (a) 단계에서 필터링된 신호를 보간 인수에 따라 단계적으로 지연시키는 단계;Stepwise delaying the signal filtered in step (a) according to an interpolation factor; 상기 복수의 모드들 중 하나를 나타내는 모드 선택 정보에 따라 상기 복수의 제1 필터 계수용 메모리들 중 하나를 단계적으로 선택하는 단계;Stepwise selecting one of the plurality of first filter coefficient memories according to mode selection information indicating one of the plurality of modes; 상기 지연된 결과와 상기 선택된 복수의 제1 필터 계수들에 대하여 곱셈 연산을 수행하는 단계; 및Performing a multiplication operation on the delayed result and the selected plurality of first filter coefficients; And 상기 곱셈 연산의 결과를 순차적으로 가산하는 단계를 포함하는 것을 특징으로 하는 다운 컨버팅 방법. And sequentially adding the results of the multiplication operation. 제20항에 있어서,The method of claim 20, (c) 상기 복수의 모드들에 대응되는 복수의 제2 필터 계수용 메모리들을 참조하여 상기 (b) 단계에서 필터링된 신호의 주파수 특성을 향상시키도록 상기 (b) 단계에서 필터링된 신호를 필터링하는 단계를 더 포함하는 것을 특징으로 하는 다운 컨버팅 방법.(c) filtering the filtered signal in step (b) to improve frequency characteristics of the signal filtered in step (b) with reference to a plurality of second filter coefficient memories corresponding to the plurality of modes; Down converting method characterized in that it further comprises. 제21항에 있어서,The method of claim 21, 상기 (c) 단계는Step (c) is 상기 (b) 단계에서 필터링된 신호를 단계적으로 지연시키는 단계;Stepwise delaying the signal filtered in step (b); 상기 모드 선택 정보에 따라 상기 지연 결과 중 일부를 선택하는 단계;Selecting a part of the delay result according to the mode selection information; 상기 모드 선택 정보에 따라 상기 복수의 제2 필터 계수용 메모리들 중 하나를 단계적으로 선택하는 단계;Stepwise selecting one of the plurality of second filter coefficient memories according to the mode selection information; 상기 선택된 지연 결과와 상기 선택된 제2 필터 계수용 메모리에 저장된 상기 복수의 제2 필터 계수들에 대하여 곱셈 연산을 수행하는 단계; 및Performing a multiplication operation on the selected delay result and the plurality of second filter coefficients stored in the selected second filter coefficient memory; And 상기 곱셈 연산의 결과를 순차적으로 가산하는 단계를 포함하는 것을 특징으로 하는 다운 컨버팅 방법.And sequentially adding the results of the multiplication operation. 제21항에 있어서,The method of claim 21, 상기 (a) 단계는 CIC 필터링을 수행하고, 상기 (b) 단계는 4차 보간 필터링을 수행하고, 상기 (c) 단계는 반대역 필터링을 수행하는 것을 특징으로 하는 다운 컨버팅 방법. Step (a) performs CIC filtering, step (b) performs fourth-order interpolation filtering, and step (c) performs inverse filtering. 제19항에 있어서,The method of claim 19, 상기 복수의 모드들 중 하나의 아날로그 신호를 수신하여 상기 디지털 신호로 변환하는 단계;Receiving an analog signal of the plurality of modes and converting it into the digital signal; 상기 디지털 신호를 제1 주파수와 혼합하여 I(in-phase) 신호를 생성하는 단계; 및Mixing the digital signal with a first frequency to generate an in-phase signal; And 상기 디지털 신호를 상기 제1 주파수와 90도의 위상차를 가지는 제2 주파수와 혼합하여 Q(quadrature-phase) 신호를 생성하는 단계를 더 포함하고,Mixing the digital signal with a second frequency having a phase difference of 90 degrees with the first frequency to generate a quadrature-phase (Q) signal, 상기 (a) 단계는 상기 디지털 신호로 변환하는 단계, 상기 I 신호를 생성하는 단계 및 상기 Q 신호를 생성하는 단계를 수행한 후에 수행되는 것을 특징으로 하는 다운 컨버팅 방법.And the step (a) is performed after converting to the digital signal, generating the I signal, and generating the Q signal. 제19항 내지 제24항 중 어느 하나의 다운 컨버팅 방법 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.A computer readable recording medium having recorded thereon a program for executing the down converting method of any one of claims 19 to 24.
KR1020080062856A 2008-06-30 2008-06-30 Digital down converter for multi-mode sdr terminal and method of the same KR20100002819A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080062856A KR20100002819A (en) 2008-06-30 2008-06-30 Digital down converter for multi-mode sdr terminal and method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080062856A KR20100002819A (en) 2008-06-30 2008-06-30 Digital down converter for multi-mode sdr terminal and method of the same

Publications (1)

Publication Number Publication Date
KR20100002819A true KR20100002819A (en) 2010-01-07

Family

ID=41812806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080062856A KR20100002819A (en) 2008-06-30 2008-06-30 Digital down converter for multi-mode sdr terminal and method of the same

Country Status (1)

Country Link
KR (1) KR20100002819A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315891B1 (en) * 2012-07-17 2013-10-14 숭실대학교산학협력단 Recursive half-band filter, and method for fitering using the filter
KR101453949B1 (en) * 2014-02-24 2014-10-23 엘아이지넥스원 주식회사 Digital down converter for multi-mode receiver
KR101453950B1 (en) * 2014-02-24 2014-11-04 엘아이지넥스원 주식회사 Operating method of digital down converter for multi-mode receiver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315891B1 (en) * 2012-07-17 2013-10-14 숭실대학교산학협력단 Recursive half-band filter, and method for fitering using the filter
KR101453949B1 (en) * 2014-02-24 2014-10-23 엘아이지넥스원 주식회사 Digital down converter for multi-mode receiver
KR101453950B1 (en) * 2014-02-24 2014-11-04 엘아이지넥스원 주식회사 Operating method of digital down converter for multi-mode receiver

Similar Documents

Publication Publication Date Title
US7035888B2 (en) Digital sampling rate converter for compensation for drop of in-band signal
CA2315940C (en) Decimation filtering apparatus and method
Yeung et al. The design and multiplier-less realization of software radio receivers with reduced system delay
JPH02253712A (en) Transmitting station for remote measurement and rcceiving station
US7047264B2 (en) Frequency converter
Mehra et al. FPGA-based design of high-speed CIC decimator for wireless applications
Kodali et al. DDC and DUC filters in SDR platforms
US7117235B2 (en) Digital decimation filter having finite impulse response (FIR) decimation stages
KR20100002819A (en) Digital down converter for multi-mode sdr terminal and method of the same
EP0657999B1 (en) Sampling frequency conversion
US5777908A (en) Comb filter with a smaller number of delay elements
US8693581B2 (en) Signal receiver with digital front end supporting multiple band and signal receiving method using the same
KR101452379B1 (en) Apparatus and method for digital up converter in mobile communication system
EP1067688A2 (en) Digital filter and method of providing channel isolation in a radio frequency communication system
Sheikh et al. Efficient sample rate conversion for multi-standard software defined radios
US7953783B2 (en) Interpolating cubic spline filter and method
Eghbali et al. A Farrow-structure-based multi-mode transmultiplexer
Hunter et al. Wideband digital downconverters for synthetic instrumentation
Sheikh et al. Sample rate conversion filter design for multi-standard software radios
Tsui et al. Design of complex-valued variable FIR digital filters and its application to the realization of arbitrary sampling rate conversion for complex signals
Chan et al. On the design and multiplier-less realization of digital IF for software radio receivers with prescribed output accuracy
JP2010130185A (en) Sampling rate conversion circuit
Wang et al. Sample rate conversion technology in software defined radio
KR101463022B1 (en) A wideband variable bandwidth channel filter and its filtering method
Owojori et al. Digital front-end for software defined radio wideband channelizer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application