JP2010072902A - Series regulator and semiconductor integrated circuit for power supply control - Google Patents

Series regulator and semiconductor integrated circuit for power supply control Download PDF

Info

Publication number
JP2010072902A
JP2010072902A JP2008239055A JP2008239055A JP2010072902A JP 2010072902 A JP2010072902 A JP 2010072902A JP 2008239055 A JP2008239055 A JP 2008239055A JP 2008239055 A JP2008239055 A JP 2008239055A JP 2010072902 A JP2010072902 A JP 2010072902A
Authority
JP
Japan
Prior art keywords
voltage
circuit
terminal
input
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008239055A
Other languages
Japanese (ja)
Other versions
JP5181960B2 (en
Inventor
Tomomitsu Ohara
智光 大原
Yoichi Takano
陽一 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2008239055A priority Critical patent/JP5181960B2/en
Publication of JP2010072902A publication Critical patent/JP2010072902A/en
Application granted granted Critical
Publication of JP5181960B2 publication Critical patent/JP5181960B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a series regulator equipped with an overvoltage protection function of an input, an adjustment function of an output voltage and on/off-control function by suppressing the increase of the number of external terminals. <P>SOLUTION: This series regulator is provided with a transistor (Q1) connected between an input terminal and an output terminal; a control circuit (AMP, Q2) for controlling the drive of the transistor for control; a first decision circuit (CMP1) for deciding the overvoltage state of the input voltage by monitoring the voltage of a prescribed external terminal with a first decision level as a reference; and a second decision circuit (CMP2) for deciding the state of an external control signal by monitoring the voltage of the prescribed external terminal with a second decision level different from the first decision level as a reference. The transistor for control is put in an off-state based on the output of the first decision circuit, and at least a portion of operations of the control circuit is stopped based on the output of the second decision circuit. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、定電圧電源回路さらにはシリーズレギュレータおよびそれを構成する電源制御用半導体集積回路(シリーズレギュレータIC)に関し、特にオン/オフ制御機能と入力の過電圧保護機能を備えたシリーズレギュレータICに利用して有効な技術に関する。   The present invention relates to a constant voltage power supply circuit, further to a series regulator, and a power supply control semiconductor integrated circuit (series regulator IC), and more particularly to a series regulator IC having an on / off control function and an input overvoltage protection function. And effective technology.

シリーズレギュレータにおいて過電圧状態からICの内部回路を保護するため、例えば特許文献1に記載されている図3に示すような入力の電圧監視回路を設けたシリーズレギュレータICがある。このシリーズレギュレータICは、電圧入力端子4と出力端子6との間に接続された制御用トランジスタQ11と、出力電圧Voutを抵抗R11,R12で分圧したフィードバック電圧VFBと参照電圧Vrefとの電位差に応じて前記制御用トランジスタQ11を制御するための誤差アンプOP11と、入力の過電圧を検出するコンパレータOP12などを備える。   In order to protect the internal circuit of the IC from an overvoltage state in the series regulator, for example, there is a series regulator IC provided with an input voltage monitoring circuit as shown in FIG. This series regulator IC has a potential difference between a control transistor Q11 connected between the voltage input terminal 4 and the output terminal 6, a feedback voltage VFB obtained by dividing the output voltage Vout by resistors R11 and R12, and a reference voltage Vref. Accordingly, an error amplifier OP11 for controlling the control transistor Q11 and a comparator OP12 for detecting an input overvoltage are provided.

図3のシリーズレギュレータICは、制御用トランジスタQ11で入力電圧を降圧し分圧抵抗R11,R12の抵抗比によって決まる所定の出力電圧を生成するものであり、分圧抵抗R11,R12を内蔵しているため出力電圧を変えることはできない。入力の過電圧保護機能を備えた図3のシリーズレギュレータICにおいては、電圧入力端子4と出力端子6とグランド端子9、および入力電圧Vinを抵抗R17,R18で分圧した電圧をコンパレータOP12に入力するための端子5、合わせて4個の外部端子が設けられている。
特開2000−305639号公報
The series regulator IC of FIG. 3 generates a predetermined output voltage determined by the resistance ratio of the voltage dividing resistors R11 and R12 by stepping down the input voltage by the control transistor Q11, and includes the voltage dividing resistors R11 and R12. Therefore, the output voltage cannot be changed. In the series regulator IC of FIG. 3 having the input overvoltage protection function, the voltage input terminal 4, the output terminal 6, the ground terminal 9, and the voltage obtained by dividing the input voltage Vin by the resistors R17 and R18 are input to the comparator OP12. A total of four external terminals are provided.
JP 2000-305639 A

上記従来のシリーズレギュレータは外部端子数が少ないという利点があるものの、出力電圧が固定されているとともに外部から動作を停止させる機能を備えていないため、ユーザの使い勝手が悪いという不具合がある。一方、入力の過電圧保護機能の他に、出力電圧の調整機能およびオン/オフ制御機能を設けたシリーズレギュレータICとして図4に示すような構成を備えたものが考えられる。   Although the conventional series regulator has an advantage that the number of external terminals is small, there is a problem in that the output voltage is fixed and the function of stopping the operation from the outside is not provided, so that the user's usability is poor. On the other hand, as a series regulator IC provided with an output voltage adjustment function and an on / off control function in addition to the input overvoltage protection function, one having a configuration as shown in FIG. 4 is conceivable.

図4のシリーズレギュレータICは、電圧入力端子INと出力端子OUTとの間に接続された制御用トランジスタQ1と、出力電圧Voutを外付けの抵抗R1,R2で分圧したフィードバック電圧VFBと参照電圧Vrefとの電位差に応じて前記制御用トランジスタQ1を制御するための誤差アンプAMPと、入力の過電圧および低電圧を検出するコンパレータCMP1およびCMP2などを設けたものである。このシリーズレギュレータは、外付けの抵抗R1,R2の比を変えることで入力電圧を降圧した任意の出力電圧を生成することができる。   The series regulator IC of FIG. 4 includes a control transistor Q1 connected between the voltage input terminal IN and the output terminal OUT, a feedback voltage VFB obtained by dividing the output voltage Vout by external resistors R1 and R2, and a reference voltage. An error amplifier AMP for controlling the control transistor Q1 in accordance with the potential difference from Vref, comparators CMP1 and CMP2 for detecting input overvoltage and undervoltage, and the like are provided. This series regulator can generate an arbitrary output voltage obtained by stepping down the input voltage by changing the ratio of the external resistors R1 and R2.

また、外部からの指令(オン/オフ制御信号)を判別するインバータINVを設けて、誤差アンプAMPにバイアスを与えるバイアス回路BIASをオフさせることで制御用トランジスタQ1の駆動を停止する機能を有するように構成されている。   Further, an inverter INV that discriminates an external command (on / off control signal) is provided, and the bias circuit BIAS that applies a bias to the error amplifier AMP is turned off to stop the driving of the control transistor Q1. It is configured.

入力の過電圧保護機能の他に、出力電圧の調整機能およびオン/オフ制御機能を設けた図4のようなシリーズレギュレータICにおいては、電圧入力端子INと出力端子OUTおよびグランド端子GNDの他に、フィードバック電圧VFBを入力するための端子FB、オン/オフ制御信号を入力するための制御端子CNT、入力電圧Vinを抵抗R3,R4で分圧した電圧をコンパレータCMP1に入力するための端子OVP、合わせて6個の外部端子が必要となる。そのため、チップサイズが増加しチップコストが高くなるという課題がある。   In the series regulator IC as shown in FIG. 4 provided with the output voltage adjustment function and the on / off control function in addition to the input overvoltage protection function, in addition to the voltage input terminal IN, the output terminal OUT, and the ground terminal GND, A terminal FB for inputting the feedback voltage VFB, a control terminal CNT for inputting an on / off control signal, a terminal OVP for inputting a voltage obtained by dividing the input voltage Vin by the resistors R3 and R4 to the comparator CMP1, and the like 6 external terminals are required. Therefore, there is a problem that the chip size increases and the chip cost increases.

この発明の目的は、外部端子数の増加が少なく、入力の過電圧保護機能、出力電圧の調整機能およびオン/オフ制御機能を備えたシリーズレギュレータを提供できるようにすることにある。   An object of the present invention is to provide a series regulator having a small increase in the number of external terminals and having an input overvoltage protection function, an output voltage adjustment function, and an on / off control function.

上記目的を達成するため、この発明は、入力端子と出力端子との間に接続された制御用トランジスタと、前記制御用トランジスタを駆動制御する制御回路と、所定の外部端子の電圧を、第1の判定レベルを基準にして監視して入力電圧の過電圧状態を判別する第1判定回路と、前記所定の外部端子の電圧を、前記第1の判定レベルとは異なる第2の判定レベルを基準にして監視して外部制御信号の状態を判別する第2判定回路と、を備え、前記第1判定回路の出力に基づいて前記制御用トランジスタをオフ状態にさせ、前記第2判定回路の出力に基づいて前記制御回路の少なくとも一部の動作を停止させるように構成したものである。   In order to achieve the above object, the present invention provides a control transistor connected between an input terminal and an output terminal, a control circuit for driving and controlling the control transistor, and a voltage at a predetermined external terminal. A first determination circuit that monitors an input voltage overvoltage state by monitoring with reference to the determination level, and a voltage of the predetermined external terminal based on a second determination level different from the first determination level. And a second determination circuit for determining the state of the external control signal by monitoring the control transistor, turning off the control transistor based on the output of the first determination circuit, and based on the output of the second determination circuit Thus, at least a part of the operation of the control circuit is stopped.

ここで、望ましくは、前記制御回路は、出力電圧を分圧した電圧と所定の参照電圧との電位差に応じた電圧を出力する誤差アンプを備え、前記第2判定回路の出力に基づいて前記誤差アンプの動作を停止させるように構成する。   Preferably, the control circuit includes an error amplifier that outputs a voltage corresponding to a potential difference between a voltage obtained by dividing the output voltage and a predetermined reference voltage, and the error is based on an output of the second determination circuit. It is configured to stop the operation of the amplifier.

上記した手段によれば、入力電圧の過電圧状態を判定する第1判定回路と外部制御信号の状態を判定する第2判定回路が共通の外部端子の電圧を監視してそれぞれの判定を行なうことができるため、本来2つ必要であった外部端子を1つ減らすことができる。   According to the above-described means, the first determination circuit that determines the overvoltage state of the input voltage and the second determination circuit that determines the state of the external control signal can monitor the voltage of the common external terminal and perform the respective determinations. Therefore, it is possible to reduce one external terminal which was originally required two.

また、望ましくは、出力電圧を分圧した電圧を受ける外部端子を備えるように構成する。これにより、出力電圧を分圧する抵抗の比を変えることで出力電圧を調整することができるため、所望のレベルの出力電圧を発生させることができる。   Desirably, an external terminal for receiving a voltage obtained by dividing the output voltage is provided. Thereby, since the output voltage can be adjusted by changing the ratio of the resistors that divide the output voltage, an output voltage at a desired level can be generated.

さらに、望ましくは、前記所定の外部端子の電圧を、前記第1の判定レベルおよび前記第2の判定レベルとは異なる第3の判定レベルを基準にして監視して入力電圧の低電圧状態を判別する第3判定回路を備え、前記第3判定回路の出力に基づいて前記制御用トランジスタをオフ状態にさせるように構成する。これにより、入力電圧の低電圧状態を検出する機能を持たせることができる上、そのように機能を増やしても外部端子数を増やす必要がないので、チップサイズの増大を抑制することができる。   Further preferably, the low voltage state of the input voltage is determined by monitoring the voltage of the predetermined external terminal on the basis of a third determination level different from the first determination level and the second determination level. And a third determination circuit configured to turn off the control transistor based on an output of the third determination circuit. As a result, it is possible to provide a function of detecting a low voltage state of the input voltage, and even if the function is increased in this way, it is not necessary to increase the number of external terminals, so that an increase in chip size can be suppressed.

また、上記のような構成を有する電源制御用半導体集積回路と、前記入力端子に印加される入力電圧を電源電圧とし前記外部制御信号を入力とする論理ゲート回路と、該論理ゲート回路の出力端子と接地点との間に接続され前記入力電圧を分圧する分圧手段と、を備え、前記分圧手段より分圧された電圧が前記所定の外部端子に外部より印加されるようにシリーズレギュレータを構成する。   Also, a power supply control semiconductor integrated circuit having the above-described configuration, a logic gate circuit using the input voltage applied to the input terminal as a power supply voltage and the external control signal as an input, and an output terminal of the logic gate circuit And a voltage dividing means that divides the input voltage, and is connected between the power supply and a ground point, and a series regulator is provided so that the voltage divided by the voltage dividing means is applied to the predetermined external terminal from the outside. Constitute.

あるいは、上記のような構成を有する電源制御用半導体集積回路と、該半導体集積回路の外部において前記入力端子と接地点との間に接続され入力電圧を分圧する分圧手段と、前記半導体集積回路の外部において前記所定の外部端子と接地点との間に接続されゲート端子もしくはベース端子に前記外部制御信号が入力されるスイッチ素子と、を備え、前記分圧手段より分圧された電圧が前記所定の外部端子に印加されるようにシリーズレギュレータを構成する。   Alternatively, a power supply control semiconductor integrated circuit having the above-described configuration, a voltage dividing means connected between the input terminal and a ground point outside the semiconductor integrated circuit, and the semiconductor integrated circuit A switching element that is connected between the predetermined external terminal and a ground point outside and is connected to the gate terminal or the base terminal, and the voltage divided by the voltage dividing means is A series regulator is configured to be applied to a predetermined external terminal.

これにより、外部端子数の少ない電源制御用半導体集積回路を用いて、入力の過電圧保護機能、出力電圧の調整機能およびオン/オフ制御機能を備えたシリーズレギュレータを実現することができ、システム全体のコストアップを抑えることができる。   This makes it possible to realize a series regulator with an input overvoltage protection function, output voltage adjustment function, and on / off control function using a power supply control semiconductor integrated circuit with a small number of external terminals. Cost increase can be suppressed.

本発明によると、外部端子数の増加が少なく、入力の過電圧保護機能、出力電圧の調整機能およびオン/オフ制御機能を備えたシリーズレギュレータを実現することができるという効果がある。   According to the present invention, an increase in the number of external terminals is small, and it is possible to realize a series regulator having an input overvoltage protection function, an output voltage adjustment function, and an on / off control function.

以下、本発明の好適な実施の形態を図面に基づいて説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.

図1は、本発明を適用したシリーズレギュレータの一実施形態を示す。なお、特に限定されるわけではないが、図1において一点鎖線Aで囲まれている範囲の回路を構成する素子は、1個の半導体チップ上に形成され、半導体集積回路(シリーズレギュレータIC)として構成される。C1は入力電圧Vinを安定化させる外付けの平滑コンデンサ、C2は出力電圧Voutを安定化させる外付けの平滑コンデンサである。   FIG. 1 shows an embodiment of a series regulator to which the present invention is applied. Although not particularly limited, the elements constituting the circuit in the range surrounded by the alternate long and short dash line A in FIG. 1 are formed on one semiconductor chip and are used as a semiconductor integrated circuit (series regulator IC). Composed. C1 is an external smoothing capacitor that stabilizes the input voltage Vin, and C2 is an external smoothing capacitor that stabilizes the output voltage Vout.

この実施形態におけるシリーズレギュレータICは、電圧入力端子INと出力端子OUTとの間に接続された制御用トランジスタQ1と、Q1のベース電圧を制御するオープンコレクタのトランジスタQ2と、出力電圧Voutを外付けの抵抗R1,R2で分圧したフィードバック電圧VFBと参照電圧Vrefとの電位差に応じて前記トランジスタQ2を介して制御用トランジスタQ1を制御するための誤差アンプAMPを備える。このシリーズレギュレータは、外付けの抵抗R1,R2の比を変えることで入力電圧を降圧した任意の出力電圧を生成することができる。   The series regulator IC in this embodiment has an externally connected control transistor Q1 connected between the voltage input terminal IN and the output terminal OUT, an open collector transistor Q2 for controlling the base voltage of Q1, and an output voltage Vout. And an error amplifier AMP for controlling the control transistor Q1 through the transistor Q2 in accordance with the potential difference between the feedback voltage VFB divided by the resistors R1 and R2 and the reference voltage Vref. This series regulator can generate an arbitrary output voltage obtained by stepping down the input voltage by changing the ratio of the external resistors R1 and R2.

また、入力の過電圧を検出するコンパレータCMP1および低電圧を検出するコンパレータCMP2を備え、該コンパレータCMP1およびCMP2の出力で、前記トランジスタQ2のベースと接地点との間に設けられたトランジスタQ3をオンさせることによってQ2をオフさせて制御用トランジスタQ1をオフさせることができるように構成されている。   Further, a comparator CMP1 for detecting an input overvoltage and a comparator CMP2 for detecting a low voltage are provided, and a transistor Q3 provided between the base of the transistor Q2 and the ground point is turned on by the outputs of the comparators CMP1 and CMP2. Accordingly, the control transistor Q1 can be turned off by turning off Q2.

さらに、外部からの指令(オン/オフ制御信号)CEを判別するコンパレータCMP3を備え、該コンパレータCMP3の出力で誤差アンプAMPにバイアスを与えるバイアス回路BIASをオフさせることによって制御用トランジスタQ1の駆動を停止する機能を有するように構成されている。コンパレータCMP1〜CMP3は、入力電圧Vinを電源電圧として動作する。   Further, a comparator CMP3 that discriminates an external command (on / off control signal) CE is provided, and the control transistor Q1 is driven by turning off the bias circuit BIAS that applies a bias to the error amplifier AMP by the output of the comparator CMP3. It is configured to have a function of stopping. The comparators CMP1 to CMP3 operate using the input voltage Vin as a power supply voltage.

この実施形態のシリーズレギュレータICにおいては、入力電圧Vinを抵抗R3,R4で分圧した電圧をコンパレータCMP1,CMP2に入力するための端子と前記オン/オフ制御信号CEを入力するコンパレータCMP3に入力するための端子とを共用させている。コンパレータCMP1〜CMP3の非反転入力端子に印加される参照電圧Vref1,Vref2,Vref3を変えることによって1つの端子の入力をそれぞれの判定レベルで判別することが可能となる。ここでは、例えばVref1>Vref2>Vref3となるように設定される。   In the series regulator IC of this embodiment, a voltage obtained by dividing the input voltage Vin by the resistors R3 and R4 is input to a terminal for inputting to the comparators CMP1 and CMP2 and a comparator CMP3 for inputting the on / off control signal CE. The terminal is shared. By changing the reference voltages Vref1, Vref2, and Vref3 applied to the non-inverting input terminals of the comparators CMP1 to CMP3, it becomes possible to determine the input of one terminal at each determination level. Here, for example, Vref1> Vref2> Vref3 is set.

入力電圧Vinを抵抗R3,R4で分圧した電圧を入力するための端子とオン/オフ制御信号CEを入力するための端子とを共用可能にするため、この実施形態では、前段に入力電圧Vinを電源電圧とするインバータINV1を設けるとともに、このインバータINV1の出力端子と接地点との間に分圧用の抵抗R3,R4を直列に接続し、R3,R4で分圧した電圧を共用端子CNT/OVPに入力するように構成されている。   In order to make it possible to share a terminal for inputting a voltage obtained by dividing the input voltage Vin with the resistors R3 and R4 and a terminal for inputting the on / off control signal CE, in this embodiment, the input voltage Vin is provided in the preceding stage. Is provided with an inverter INV1 having a power source voltage, and resistors R3 and R4 for voltage division are connected in series between the output terminal of the inverter INV1 and a ground point, and the voltage divided by R3 and R4 is used as a common terminal CNT / It is configured to input to the OVP.

このように構成されている場合、インバータINV1にオン/オフ制御信号CEを入力させ、制御信号CEをロウレベルにすると、インバータINV1の出力がハイレベルに変化して抵抗R3,R4に入力電圧Vinと同じ電圧を印加できるので、端子を別々に設けている図4の端子OVPと同じ状態になる。つまり、CE=“L”でレギュレータICは入力電圧を監視する動作状態となる。   In this configuration, when the ON / OFF control signal CE is input to the inverter INV1 and the control signal CE is set to the low level, the output of the inverter INV1 changes to the high level and the input voltage Vin is applied to the resistors R3 and R4. Since the same voltage can be applied, the same state as that of the terminal OVP in FIG. That is, when CE = “L”, the regulator IC enters an operation state in which the input voltage is monitored.

一方、制御信号CEをハイレベルにすると、インバータINV1の出力がロウレベルに変化して抵抗R3,R4に接地電位(0V)が印加されて、端子CNT/OVPは0Vにされるため、コンパレータCMP3はオン/オフ制御信号CEがハイレベルにされたことを検知することができる。コンパレータCMP3は制御信号CEがハイレベルのときにロウレベルの信号を出力して、バイアス回路BIASが誤差アンプAMPへのバイアスの供給を停止するように構成することによって、CE=“H”でレギュレータICは出力停止状態となる。   On the other hand, when the control signal CE is set to the high level, the output of the inverter INV1 changes to the low level, the ground potential (0V) is applied to the resistors R3 and R4, and the terminal CNT / OVP is set to 0V. It can be detected that the on / off control signal CE is set to the high level. The comparator CMP3 outputs a low level signal when the control signal CE is at a high level, and the bias circuit BIAS is configured to stop supplying the bias to the error amplifier AMP, whereby CE = “H” and the regulator IC Becomes the output stop state.

これによって、本実施形態のシリーズレギュレータICの外部端子は、電圧入力端子INと出力端子OUTおよびグランド端子GNDと、フィードバック電圧VFBを入力するための端子FB、オン/オフ制御信号CEを入力するための共用端子CNT/OVP、合わせて5個の外部端子で済むようになる。従って、同じ機能を有する図4のレギュレータICよりも外部端子数を1つ少なくすることができる。   Thus, the external terminal of the series regulator IC of the present embodiment inputs the voltage input terminal IN, the output terminal OUT, the ground terminal GND, the terminal FB for inputting the feedback voltage VFB, and the on / off control signal CE. The common terminals CNT / OVP, a total of five external terminals are sufficient. Therefore, the number of external terminals can be reduced by one as compared with the regulator IC of FIG. 4 having the same function.

図2には、図1の実施形態のシリーズレギュレータの変形例を示す。図1では入力電圧の過電圧状態検出用の分圧抵抗R3,R4をインバータINV1の出力端子と接地点との間に接続しているのに対し、この変形例では過電圧検出用の分圧抵抗R3,R4を入力ラインもしくは入力端子INと接地点との間に接続している。また、インバータINV1を設ける代わりに、分圧抵抗R3とR4との接続ノードと接地点との間にNチャネルMOSFET(絶縁ゲート型電界効果トランジスタ)からなるスイッチトランジスタSW1を設け、そのゲート端子にオン/オフ制御信号CEを入力するように構成している。   FIG. 2 shows a modification of the series regulator of the embodiment of FIG. In FIG. 1, the voltage dividing resistors R3 and R4 for detecting the overvoltage state of the input voltage are connected between the output terminal of the inverter INV1 and the ground point, whereas in this modification, the voltage dividing resistor R3 for detecting the overvoltage. , R4 are connected between the input line or input terminal IN and the grounding point. Further, instead of providing the inverter INV1, a switch transistor SW1 composed of an N-channel MOSFET (insulated gate field effect transistor) is provided between the connection node of the voltage dividing resistors R3 and R4 and the ground point, and the gate terminal is turned on. / Off control signal CE is input.

この変形例の場合、オン/オフ制御信号CEをロウレベルにすると、スイッチトランジスタSW1がオフ状態にされ、抵抗R4に電流が流れR3とR4の抵抗比で入力電圧Vinを分圧した電圧を共用端子CNT/OVPに印加するので、端子を別々に設けている図4の端子OVPと同じ状態になる。つまり、CE=“L”でレギュレータICは入力電圧を監視する動作状態となる。   In this modification, when the on / off control signal CE is set to the low level, the switch transistor SW1 is turned off, a current flows through the resistor R4, and a voltage obtained by dividing the input voltage Vin by the resistance ratio of R3 and R4 is shared terminal. Since it is applied to CNT / OVP, the same state as the terminal OVP of FIG. That is, when CE = “L”, the regulator IC enters an operation state in which the input voltage is monitored.

一方、制御信号CEをハイレベルにすると、スイッチトランジスタSW1がオン状態にされ、抵抗R3とR4との接続ノードの電位が接地電位(0V)に引き下げられて、端子CNT/OVPは0Vに近い電位にされるため、コンパレータCMP3はオン/オフ制御信号CEがハイレベルにされたことを検知することができる。CEがハイレベルのときにコンパレータCMP3はロウレベルを出力して、バイアス回路BIASが誤差アンプAMPへのバイアスの供給を停止するように構成されているため、CE=“H”でレギュレータICは出力停止状態となる。   On the other hand, when the control signal CE is set to the high level, the switch transistor SW1 is turned on, the potential of the connection node between the resistors R3 and R4 is lowered to the ground potential (0V), and the terminal CNT / OVP is at a potential close to 0V. Therefore, the comparator CMP3 can detect that the on / off control signal CE is set to the high level. The comparator CMP3 outputs a low level when CE is at a high level, and the bias circuit BIAS is configured to stop supplying a bias to the error amplifier AMP. Therefore, the output of the regulator IC is stopped when CE = “H”. It becomes a state.

この変形例においても、レギュレータICの外部端子数を5個とすることができ、同じ機能を有する図4のレギュレータICよりも外部端子数を1つ少なくすることができる。   Also in this modification, the number of external terminals of the regulator IC can be five, and the number of external terminals can be reduced by one as compared with the regulator IC of FIG. 4 having the same function.

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば前記実施形態では、入力電圧Vinの過電圧状態と低電圧状態およびオン/オフ制御信号CEのハイレベル状態(オフ指令状態)を判別する判定回路としてそれぞれコンパレータを使用しているが、分圧抵抗R3,R4の抵抗比や参照電圧Vref2を適当に設定し、CMOSインバータのP−MOSまたはN−MOSを定電流源あるいは抵抗に置き換えることで電源依存性の少ない論理しきい値を有するようにしたインバータを使用することによって、コンパレータCMP1またはCMP2をインバータで置き換えることも可能である。   Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the above embodiment. For example, in the above-described embodiment, the comparator is used as the determination circuit for determining the overvoltage state and the low voltage state of the input voltage Vin and the high level state (off command state) of the on / off control signal CE. By appropriately setting the resistance ratio of R3 and R4 and the reference voltage Vref2, and replacing the P-MOS or N-MOS of the CMOS inverter with a constant current source or a resistor, a logic threshold with less power supply dependency is provided. It is also possible to replace the comparator CMP1 or CMP2 with an inverter by using an inverter.

また、図1や図2のレギュレータにおいて、コンパレータCMP1〜CMP3の後段にこれらの出力を判定して内部制御信号を生成するロジック回路を設けるようにしても良い。さらに、前記実施形態では、入力電圧の低電圧状態を検出するコンパレータCMP2を設けているが、このコンパレータ(低電圧検出機能)を省略して入力電圧の過電圧状態を検出する過電圧保護機能のみを備えるように構成してもよい。   In the regulator of FIGS. 1 and 2, a logic circuit that determines these outputs and generates an internal control signal may be provided after the comparators CMP1 to CMP3. Further, in the embodiment, the comparator CMP2 for detecting the low voltage state of the input voltage is provided. However, the comparator (low voltage detection function) is omitted, and only the overvoltage protection function for detecting the overvoltage state of the input voltage is provided. You may comprise as follows.

また、前記実施形態では、出力電圧を分圧してフィードバック電圧を生成する抵抗R1,R2を外部素子で構成するとともに、分圧された電圧を受けるフィードバック端子FBをチップに設けたレギュレータICを示したが、分圧抵抗R1,R2をチップ内に有するレギュレータICにも適用することができる。その場合、5個の外部端子が必要になるところが、本発明を適用することで、4個の外部端子で済むようになる。   In the above-described embodiment, the resistors R1 and R2 that divide the output voltage to generate the feedback voltage are configured by external elements, and the regulator IC is provided with the feedback terminal FB that receives the divided voltage on the chip. However, the present invention can also be applied to a regulator IC having voltage dividing resistors R1 and R2 in the chip. In that case, five external terminals are required, but by applying the present invention, four external terminals can be used.

以上の説明では、本発明をシリーズレギュレータICに適用した例を説明したが、本発明にそれに限定されるものではなく、入力電圧の監視機能および外部からのオン/オフ制御機能を持たせたい定電圧電源回路や充電制御用ICにも利用することができる。   In the above description, the example in which the present invention is applied to the series regulator IC has been described. However, the present invention is not limited to the present invention, and the input voltage monitoring function and the external on / off control function are desired to be provided. It can also be used for a voltage power supply circuit and a charge control IC.

本発明を適用したシリーズレギュレータICの一実施形態を示す回路構成図である。It is a circuit block diagram which shows one Embodiment of the series regulator IC to which this invention is applied. 図1のシリーズレギュレータICの変形例を示す回路構成図である。FIG. 6 is a circuit configuration diagram showing a modification of the series regulator IC of FIG. 1. 従来のシリーズレギュレータICの一例を示す回路構成図である。It is a circuit block diagram which shows an example of the conventional series regulator IC. 本発明に先立って検討したシリーズレギュレータICの一例を示す回路構成図である。It is a circuit block diagram which shows an example of the series regulator IC examined prior to this invention.

符号の説明Explanation of symbols

AMP 誤差アンプ
CMP1 過電圧監視用のコンパレータ(第1判定回路)
CMP2 低電圧監視用のコンパレータ(第3判定回路)
CMP3 オン/オフ制御信号監視用のコンパレータ(第2判定回路)
Q1 制御用トランジスタ
AMP error amplifier CMP1 comparator for overvoltage monitoring (first determination circuit)
CMP2 Low voltage monitoring comparator (third judgment circuit)
CMP3 On / off control signal monitoring comparator (second determination circuit)
Q1 Control transistor

Claims (6)

入力端子と出力端子との間に接続された制御用トランジスタと、
前記制御用トランジスタを駆動制御する制御回路と、
所定の外部端子の電圧を、第1の判定レベルを基準にして監視して入力電圧の過電圧状態を判別する第1判定回路と、
前記所定の外部端子の電圧を、前記第1の判定レベルとは異なる第2の判定レベルを基準にして監視して外部制御信号の状態を判別する第2判定回路と、
を備え、前記第1判定回路の出力に基づいて前記制御用トランジスタをオフ状態にさせ、前記第2判定回路の出力に基づいて前記制御回路の少なくとも一部の動作を停止させるように構成されていることを特徴とする電源制御用半導体集積回路。
A control transistor connected between the input terminal and the output terminal;
A control circuit for driving and controlling the control transistor;
A first determination circuit that monitors a voltage of a predetermined external terminal with reference to a first determination level to determine an overvoltage state of the input voltage;
A second determination circuit for monitoring the voltage of the predetermined external terminal with reference to a second determination level different from the first determination level to determine the state of the external control signal;
And configured to turn off the control transistor based on the output of the first determination circuit and stop at least part of the operation of the control circuit based on the output of the second determination circuit. A power supply controlling semiconductor integrated circuit.
前記制御回路は、出力電圧を分圧した電圧と所定の参照電圧との電位差に応じた電圧を出力する誤差アンプを備え、前記第2判定回路の出力に基づいて前記誤差アンプの動作を停止させるように構成されていることを特徴とする請求項1に記載の電源制御用半導体集積回路。   The control circuit includes an error amplifier that outputs a voltage corresponding to a potential difference between a voltage obtained by dividing the output voltage and a predetermined reference voltage, and stops the operation of the error amplifier based on the output of the second determination circuit. The power supply control semiconductor integrated circuit according to claim 1, wherein the power supply control semiconductor integrated circuit is configured as described above. 出力電圧を分圧した電圧を受ける外部端子を備えることを特徴とする請求項2に記載の電源制御用半導体集積回路。   3. The semiconductor integrated circuit for power control according to claim 2, further comprising an external terminal for receiving a voltage obtained by dividing the output voltage. 前記所定の外部端子の電圧を、前記第1の判定レベルおよび前記第2の判定レベルとは異なる第3の判定レベルを基準にして監視して入力電圧の低電圧状態を判別する第3判定回路を備え、前記第3判定回路の出力に基づいて前記制御用トランジスタをオフ状態にさせるように構成されていることを特徴とする請求項1〜3のいずれかに記載の電源制御用半導体集積回路。   A third determination circuit for monitoring the voltage of the predetermined external terminal with reference to a third determination level different from the first determination level and the second determination level to determine a low voltage state of the input voltage 4. The power supply control semiconductor integrated circuit according to claim 1, wherein the control transistor is configured to be turned off based on an output of the third determination circuit. . 請求項1〜4のいずれかに記載の電源制御用半導体集積回路と、前記入力端子に印加される入力電圧を電源電圧とし前記外部制御信号を入力とする論理ゲート回路と、該論理ゲート回路の出力端子と接地点との間に接続され前記入力電圧を分圧する分圧手段と、を備え、前記分圧手段より分圧された電圧が前記所定の外部端子に外部より印加されていることを特徴とするシリーズレギュレータ。   5. The semiconductor integrated circuit for power control according to claim 1, a logic gate circuit using the input voltage applied to the input terminal as a power supply voltage and the external control signal as input, and the logic gate circuit A voltage dividing means connected between the output terminal and a ground point for dividing the input voltage, and the voltage divided by the voltage dividing means is applied to the predetermined external terminal from the outside. Characteristic series regulator. 請求項1〜4のいずれかに記載の電源制御用半導体集積回路と、該半導体集積回路の外部において前記入力端子と接地点との間に接続され入力電圧を分圧する分圧手段と、前記半導体集積回路の外部において前記所定の外部端子と接地点との間に接続されゲート端子もしくはベース端子に前記外部制御信号が入力されるスイッチ素子と、を備え、前記分圧手段より分圧された電圧が前記所定の外部端子に印加されていることを特徴とするシリーズレギュレータ。   5. The semiconductor integrated circuit for power supply control according to claim 1, the voltage dividing means connected between the input terminal and a ground point outside the semiconductor integrated circuit, and the semiconductor A switching element connected between the predetermined external terminal and a grounding point outside the integrated circuit and having the gate terminal or the base terminal input the external control signal, and the voltage divided by the voltage dividing means Is applied to the predetermined external terminal.
JP2008239055A 2008-09-18 2008-09-18 Series regulator and semiconductor integrated circuit for power control Active JP5181960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008239055A JP5181960B2 (en) 2008-09-18 2008-09-18 Series regulator and semiconductor integrated circuit for power control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008239055A JP5181960B2 (en) 2008-09-18 2008-09-18 Series regulator and semiconductor integrated circuit for power control

Publications (2)

Publication Number Publication Date
JP2010072902A true JP2010072902A (en) 2010-04-02
JP5181960B2 JP5181960B2 (en) 2013-04-10

Family

ID=42204627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008239055A Active JP5181960B2 (en) 2008-09-18 2008-09-18 Series regulator and semiconductor integrated circuit for power control

Country Status (1)

Country Link
JP (1) JP5181960B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255028A (en) * 1995-03-17 1996-10-01 Toko Inc Serial control type regulator
JPH0962376A (en) * 1995-08-18 1997-03-07 Matsushita Electric Ind Co Ltd Constant voltage power source
JPH11271365A (en) * 1998-03-20 1999-10-08 Yokogawa Electric Corp Malfunction prevention circuit and ic using the same
JP2000174613A (en) * 1998-12-03 2000-06-23 Seiko Epson Corp Multi-value input circuit
JP2000305639A (en) * 1999-04-23 2000-11-02 Sony Corp Constant voltage regulator circuit
JP2003058260A (en) * 2001-08-10 2003-02-28 Sharp Corp Dc stabilized power source circuit
JP2007215359A (en) * 2006-02-10 2007-08-23 Toshiba Corp Dc power supply device of refrigerator

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255028A (en) * 1995-03-17 1996-10-01 Toko Inc Serial control type regulator
JPH0962376A (en) * 1995-08-18 1997-03-07 Matsushita Electric Ind Co Ltd Constant voltage power source
JPH11271365A (en) * 1998-03-20 1999-10-08 Yokogawa Electric Corp Malfunction prevention circuit and ic using the same
JP2000174613A (en) * 1998-12-03 2000-06-23 Seiko Epson Corp Multi-value input circuit
JP2000305639A (en) * 1999-04-23 2000-11-02 Sony Corp Constant voltage regulator circuit
JP2003058260A (en) * 2001-08-10 2003-02-28 Sharp Corp Dc stabilized power source circuit
JP2007215359A (en) * 2006-02-10 2007-08-23 Toshiba Corp Dc power supply device of refrigerator

Also Published As

Publication number Publication date
JP5181960B2 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
JP5078866B2 (en) Voltage regulator
US8847569B2 (en) Semiconductor integrated circuit for regulator
TWI498702B (en) Voltage regulator
JP5516286B2 (en) Current voltage detection circuit and current control circuit
US20150188421A1 (en) Voltage regulator
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
JP2013012000A (en) Semiconductor integrated circuit for regulator
US8076959B2 (en) Circuits and methods for voltage detection
JP2011150703A (en) Method and apparatus for mode selection for high voltage integrated circuit
JP2010191619A (en) Voltage regulator
JP2009169503A (en) Overcurrent protection circuit and constant voltage circuit equipped with its overcurrent protection circuit
JP2009176008A (en) Voltage regulator
JP2006105603A (en) Method and circuit for detecting overcurrent
US10761549B2 (en) Voltage sensing mechanism to minimize short-to-ground current for low drop-out and bypass mode regulators
US7538529B2 (en) Power-supply apparatus
JP2005241463A (en) Current detection circuit and protection circuit
JP2006115594A (en) Malfunction preventing circuit
JP5806972B2 (en) Output driver circuit
JP2010282432A (en) Regulator circuit
JPWO2019003421A1 (en) Control circuit and ideal diode circuit
JP4756201B2 (en) Power circuit
JP2014057404A (en) Overcurrent detection circuit and current limit circuit
JP5181960B2 (en) Series regulator and semiconductor integrated circuit for power control
US8957646B2 (en) Constant voltage circuit and electronic device including same
JP2005293067A (en) Voltage regulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R150 Certificate of patent or registration of utility model

Ref document number: 5181960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3